JP2009283620A - Iii族窒化物半導体発光素子及びその製造方法、並びにランプ - Google Patents
Iii族窒化物半導体発光素子及びその製造方法、並びにランプ Download PDFInfo
- Publication number
- JP2009283620A JP2009283620A JP2008133199A JP2008133199A JP2009283620A JP 2009283620 A JP2009283620 A JP 2009283620A JP 2008133199 A JP2008133199 A JP 2008133199A JP 2008133199 A JP2008133199 A JP 2008133199A JP 2009283620 A JP2009283620 A JP 2009283620A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- iii nitride
- nitride semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Abstract
【解決手段】基板101上に形成された単結晶の下地層103上にLED構造20が形成されてなり、基板101は、(0001)C面からなる平面11と複数の凸部12とからなる主面10を有するものであるとともに、凸部12の基部幅が0.05〜1.5μmとされており、下地層103は、基板101の主面10上に、平面11及び凸部12を覆うようにIII族窒化物半導体がエピタキシャル成長することによって形成されたものであり、LED構造20における発光波長が490〜570nmの範囲である。
【選択図】図3
Description
しかしながら、機械的加工又は化学的加工によって光取り出し面に凹凸を形成した発光素子では、光取り出し面に加工を施すことで半導体層に負荷を掛けることになり、発光層にダメージを残してしまう。また、光取り出し面に凹凸が形成されるような条件で半導体層を成長した発光素子では、半導体層の結晶性が劣化してしまうため、発光層が欠陥を含んだものになる。このため、光取り出し面に凹凸を形成した場合、光取り出し効率は向上するものの、内部量子効率が低下してしまい、発光強度を増加させることができないという問題がある。
さらに、本発明は、上記III族窒化物半導体発光素子が用いられてなり、発光特性に優れたランプを提供することを目的とする。
[2] 前記凸部は、前記C面に非並行の表面からなることを特徴とする上記[1]に記載のIII族窒化物半導体発光素子。
[3] 前記凸部は、前記基部幅が0.05〜1μmとされており、高さが0.05〜1μmの範囲で且つ前記基部幅の1/4以上とされており、隣接する前記凸部間の間隔が前記基部幅の0.5〜5倍とされていることを特徴とする上記[1]又は[2]に記載のIII族窒化物半導体発光素子。
[4] 前記凸部が上部に向かって徐々に外形が小さくなる形状であることを特徴とする上記[1]〜[3]の何れか1項に記載のIII族窒化物半導体発光素子。
[5] 前記凸部が略円錐状ないし略多角錐状であることを特徴とする上記[1]〜[4]の何れか1項に記載のIII族窒化物半導体発光素子。
[6] 前記凸部が、前記基板のC面上に設けられた酸化物又は窒化物からなることを特徴とする上記[1]〜[5]の何れか1項に記載のIII族窒化物半導体発光素子。
[7] 前記凸部が、SiO2、Al2O3、SiN、ZnOの何れかからなることを特徴とする上記[6]に記載のIII族窒化物半導体発光素子。
[8] 前記基板がサファイア基板であることを特徴とする上記[1]〜[7]の何れか1項に記載のIII族窒化物半導体発光素子。
[10] 前記LED構造に備えられる発光層のIn濃度が7質量%以上であることを特徴とする上記[9]に記載のIII族窒化物半導体発光素子。
[11] 前記基板の主面上に、多結晶のAlxGa1−xN(0≦x≦1)からなり、厚さが0.01〜0.5μmとされたバッファ層がスパッタ法によって積層され、該バッファ層上に前記III族窒化物半導体層が積層されていることを特徴とする上記[1]〜[10]の何れか1項に記載のIII族窒化物半導体発光素子。
[12] 前記基板の主面上に、単結晶のAlxGa1−xN(0≦x≦1)からなり、厚さが0.01〜0.5μmとされたバッファ層がスパッタ法によって積層され、該バッファ層上に前記III族窒化物半導体層が積層されていることを特徴とする上記[1]〜[10]の何れか1項に記載のIII族窒化物半導体発光素子。
[13] 前記n型半導体層にn型クラッド層が備えられているとともに、前記p型半導体層にはp型クラッド層が備えられており、前記n型クラッド層及び/又は前記p型クラッド層が、少なくとも超格子構造を含むことを特徴とする上記[8]〜[12]の何れか1項に記載のIII族窒化物半導体発光素子。
[14] 前記III族窒化物半導体層の(10−10)面におけるX線ロッキングカーブ(XRC)半値幅が150arcsec以上であることを特徴とする上記[1]〜[13]の何れか1項に記載のIII族窒化物半導体発光素子。
[16] 前記基板加工工程は、前記凸部を、前記C面に非並行の表面からなるように形成することを特徴とする上記[15]に記載のIII族窒化物半導体発光素子の製造方法。
[17] 前記基板加工工程は、前記凸部を、前記基部幅が0.05〜1μm、高さが0.05〜1μmの範囲で且つ前記基部幅の1/4以上、隣接する前記凸部間の間隔が前記基部幅の0.5〜5倍となるように形成することを特徴とする上記[15]又は[16]に記載のIII族窒化物半導体発光素子の製造方法。
[18] 前記基板加工工程は、前記凸部を、上部に向かって徐々に外形が小さくなる形状として形成することを特徴とする上記[15]〜[17]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[19] 前記基板加工工程は、前記凸部を、略円錐状ないし略多角錐状として形成することを特徴とする上記[15]〜[18]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[20] 前記基板がサファイア基板であることを特徴とする上記[15]〜[19]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[21] 前記基板加工工程は、前記凸部を、前記基板の(0001)C面上に、ステッパー露光法、ナノインプリント法、電子ビーム(EB)露光法、レーザー露光法の内の何れかを用いてマスクパターンを形成した後、前記基板をエッチングすることによって形成することを特徴とする上記[15]〜[20]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[22] 前記凸部を、前記基板のC面上に、酸化物又は窒化物から形成することを特徴とする上記[15]〜[20]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[23] 前記凸部を、SiO2、Al2O3、SiN、ZnOの何れかから形成することを特徴とする上記[22]に記載のIII族窒化物半導体発光素子の製造方法。
[25] 前記LED積層工程は、前記LED構造に備えられる発光層のIn濃度を7質量%以上として形成することを特徴とする上記[24]に記載のIII族窒化物半導体発光素子の製造方法。
[26] 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする上記[15]〜[25]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[27] 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に単結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする上記[15]〜[25]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[28] 前記LED積層工程は、前記n型半導体層をn型クラッド層が含まれる層として形成するとともに、前記p型半導体層をp型クラッド層が含まれる層として形成し、且つ、前記n型クラッド層及び/又は前記p型クラッド層を、少なくとも超格子構造を含む層として形成することを特徴とする上記[24]〜[27]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[29] 前記エピタキシャル工程において、前記凸部を備えた前記基板の主面上に前記III族窒化物半導体層を形成した後の、該III族窒化物半導体層の(10−10)面におけるX線ロッキングカーブ(XRC)半値幅が150arcsec以上であることを特徴とする上記[15]〜[28]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[31] 上記[1]〜[14]、及び[30]の何れか1項に記載のIII族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
また、基板に備えられる凸部が、C面に非並行の表面からなる構成とすることにより、上記効果がより顕著となり、格別な効果が得られる。
これにより、緑色発光を呈するLED構造に歪み等が生じることが無く、内部量子効率の低下やリーク電流が生じるのを抑制することができるので、電気的特性に優れるとともに発光出力が高いIII族窒化物半導体発光素子が得られる。また、基板とIII族窒化物半導体層との界面が凹凸とされることで、光の乱反射によって発光素子の内部への光の閉じ込めが低減されるため、光取り出し効率に優れたIII族窒化物半導体発光素子を実現できる。
さらに、本発明においては、n型クラッド層及び/又はp型クラッド層を、超格子構造を含む層構成とすることで出力が格段に向上し、電気特性に優れた発光素子とすることができる。
また、基板加工工程を、凸部をC面に非並行の表面からなるように形成する方法とすることにより、上記効果がより顕著となり、格別な効果が得られる。
これにより、緑色発光を呈するLED構造を形成する場合においても、内部量子効率及び光取り出し効率に優れ、高い発光特性を有するIII族窒化物半導体発光素子を製造することが可能となる。
さらに、本発明に係るランプは、本発明のIII族窒化物半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。
図1は、本発明に係る発光素子1の一要部を説明するための図であり、基板101の主面10上に、バッファ層102と単結晶の下地層(III族窒化物半導体層)103とが形成された積層構造を示した断面図であり、図2は、図1に示す基板101を説明するための斜視図である。また、図3は、図1に示す積層構造の下地層(III族窒化物半導体層)103上にLED構造20が形成されてなる発光素子1を説明するための断面図であり、図中、符号107は正極ボンディングパッドを示し、符号108は負極ボンディングパッドを示している。また、図4は、図3に示す発光素子1の内、n型半導体層104、発光層105及びp型半導体層106を示す部分断面図である。
本発明に係る発光素子1は、図1〜図4に示す一例のように、基板101上に形成された単結晶の下地層(III族窒化物半導体層)103上にLED構造20が形成されてなり、基板101は、(0001)C面からなる平面11と、C面に非平行の表面12cからなる複数の凸部12とからなる主面10を有するものであるとともに、凸部12の基部幅が0.05〜3μmとされており、下地層103は、基板101の主面10上に、平面11及び凸部12を覆うようにIII族窒化物半導体がエピタキシャル成長することによって形成されたものであり、LED構造20における発光波長が490〜570nmの範囲とされ、概略構成されている。また、図示例においては、基板101上にバッファ層102が設けられ、このバッファ層102上に下地層103が形成されている。
以下、発光素子1の積層構造について詳しく説明する。
(基板の材料)
本実施形態の発光素子において、上述したような基板101に用いることができる材料としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
また、上記基板材料の中でも、特に、サファイアを用いることが好ましく、サファイア基板のc面上に中間層(バッファ層)102が形成されていることが望ましい。
また、バッファ層102をスパッタ法により形成した場合、基板101の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板101を用いた場合でも、基板101にダメージを与えることなく基板上への各層の成膜が可能である。
本実施形態で用いられる基板101は、図2に示す例のように、複数の凸部12が形成されている。そして、基板101の主面10において凸部12の形成されていない部分は、(0001)C面からなる平面11とされている。従って、図2及び図3に示す例のように、基板101の主面10は、C面からなる平面11と、複数の凸部12とから構成されている。
また、凸部12の平面配置は、図1及び図2に示すように、碁盤目状に等間隔に配置されている。
また、基部幅d1は、上記範囲内においてより小さい構成とすれば、発光素子の発光出力がさらに向上するという効果が得られる。
また、基部幅d1は0.05〜1μmとされることがより好ましい。
また、凸部12の平面配置も、図1及び図2に示す例に限定されるものではなく、等間隔であってもよいし、等間隔でなくてもよい。また、凸部12の平面配置は、四角形状であってもよいし、三角形状であってもよいし、ランダムであってもよい。
本発明においては、基板101の主面10上にバッファ層102を形成し、その上に後述の下地層103を形成することが好ましい。
バッファ層102は、AlXGa1−XN(0≦x≦1)なる組成で基板101上に積層され、例えば、V族元素を含むガスと金属材料とをプラズマで活性化して反応させる反応性スパッタ法によって形成することができる。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
本実施形態では、バッファ層102が、上記AlXGa1−XN(0≦x≦1)なる組成からなることが好ましく、AlNであることがより好ましい。一般に、基板上に積層させるバッファ層としては、Alを含有する組成とされていることが好ましく、一般式AlXGa1−XN(0≦x≦1)で表されるIII族窒化物化合物であれば、如何なる材料でも用いることができ、さらに、V族としてAsやPが含有される組成とすることもできる。なかでも、バッファ層を、Alを含んだ組成とした場合、GaAlNとすることが好ましく、この場合には、Alの組成が50%以上とされていることがより好ましい。また、バッファ層102は、AlNからなる構成とすることが最も好ましい。
また、バッファ層102を構成する材料としては、III族窒化物半導体と同じ結晶構造を有するものを用いることができるが、格子の長さが後述の下地層を構成するIII族窒化物半導体に近いものが好ましく、特に周期表のIIIa族元素の窒化物が好適である。
バッファ層をなすIII族窒化物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。また、III族窒化物の結晶は、上記成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶(多結晶)とすることも可能である。なお、ここで説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
バッファ層102の膜厚は、0.01〜0.5μmの範囲とされていることが好ましい。バッファ層102の膜厚をこの範囲とすることにより、良好な配向性を有し、バッファ層102上にIII族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層102が得られる。バッファ層102の膜厚が0.01μm未満だと、上述したコート層としての充分な機能が得られず、また、基板101と下地層103との間の格子定数の違いを緩和するバッファ作用が充分に得られない場合がある。また、0.5μmを超える膜厚でバッファ層102を形成した場合、バッファ作用やコート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層102の膜厚は、0.02〜0.1μmの範囲とされていることがより好ましい。
本発明の発光素子1に備えられる下地層(III族窒化物半導体層)103は、上述したようにIII族窒化物半導体からなり、従来公知のMOCVD法によってバッファ層102上に積層して成膜することができる。また、本例で説明する下地層103は、上述したように、基板101の主面10上に、バッファ層102を介して、平面11及び凸部12を覆うようにIII族窒化物半導体がエピタキシャル成長することによって形成されるものである。
下地層103の材料としては、例えば、下地層103に、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を用いることができるが、AlyGa1―yN層(0≦y≦1、好ましくは0≦y≦0.5、さらに好ましくは0≦y≦0.1)を用いることが、結晶性の良好な下地層103を形成できる点でより好ましい。
また、下地層103の材料は、上述のように、バッファ層102と異なる材料を用いても良いが、バッファ層102と同じ材料を用いることも可能である。
基板101が導電性である場合には、下地層103にドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板101に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層103はドープしない結晶とした方が、結晶性が良好となるので好ましい。
下地層103にドープされるn型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
下地層103の厚さは、1〜8μmの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、2〜5μmの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
また、図4に示す下地層103の最大厚さHは、基板101の凸部12の高さhの2倍以上とすることが、表面103aの平坦な下地層103が得られるため好ましい。下地層103の最大厚さHが、凸部12の高さhの2倍より小さいと、凸部12を覆うように成長した下地層103の表面103aの平坦性が不充分となり、下地層103上に積層され、LED構造20を構成する各層の結晶性が低下する虞がある。
本発明に係る発光素子1では、下地層103の(10−10)面のX線ロッキングカーブ(XRC)半値幅が150arcsec以上であることが好ましい。下地層103のXRC半値幅が150arcsec以上であれば、下地層103の結晶性が高くなり過ぎず適正範囲に制御されるので、表面103a上に積層されるLED構造20、特に発光層105に備えられる井戸層105bに歪等が生じることが無く、良好な結晶層となる。
本発明においては、下地層103の(10−10)面におけるX線ロッキングカーブ(XRC)半値幅を150arcsec以上に規定することで、下地層103の結晶性が適正範囲として良好に制御される。これにより、緑色発光を得るため、LED構造20に備えられる発光層105の井戸層105bのIn濃度を高めた場合であっても、下地層103と井戸層105bとの間で大きな格子不整合が生じるのが抑制される。従って、井戸層105bに歪み等の欠陥が生じるのが抑制され、内部量子効率が低下することが無いので、高い発光出力を有する発光素子1が実現できる。
一方、基板に凸部を形成せずにC面のみからなる主面上に下地層を形成した場合、光取り出し効率が低下するため、好ましくない。また、基板の凸部の基部幅を2μmとした場合には、下地層のXRC半値幅は100arcsec以上150arcsec未満程度となり、下地層の結晶性が非常に高められた状態となる。しかしながら、このような結晶性の非常に高い下地層の上層として高濃度でInを含有する井戸層を形成した場合には、下地層と井戸層との間の格子不整合が大きくなり、上述のように、井戸層に歪み等の結晶欠陥が生じてしまう。
このため、本発明においては、下地層103の(10−10)面のXRC半値幅を150arcsec以上とすることが、下地層103の結晶性が適正に制御される点から好ましい。なお、下地層のXRC半値幅が250arcsecを超えると結晶性が低下し過ぎるので、250arcsec以下となるように制御することが好ましい。
LED構造20は、III族窒化物半導体から各々なるn型半導体層104と発光層105とp型半導体層106とを有する。このようなLED構造20の各層は、MOCVD法で形成することにより、より結晶性の高いものが得られる。
n型半導体層104は、通常n型コンタクト層104aとn型クラッド層104bとから構成される。n型コンタクト層104aはn型クラッド層104bを兼ねることも可能である。
上述のように、n型クラッド層104bを、超格子構造を含む層構成とすることで、発光出力が格段に向上し、電気特性に優れた発光素子1とすることが可能となる。
n型半導体層104の上に積層される発光層105としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層105がある。図4に示すような、量子井戸構造の井戸層としては、青色発光を呈する構成とする場合には、通常、Ga1−yInyN(0<y<0.4)なる組成のIII族窒化物半導体が用いられるが、本発明のような緑色発光を呈する井戸層105bの場合には、Ga1−yInyN0.07<y<0.20等、インジウムの組成が高められたものが用いられる。
また、井戸層105bおよび障壁層105aには、設計により不純物をドープしてもしなくてもよい。
このため、本発明の発光素子1においては、発光層105を形成する井戸層105bのIn濃度を7質量%以上とすることが好ましい。井戸層105bのIn濃度がこの範囲であれば、発光波長が490〜570nmの良好な緑色発光が得られる。
p型半導体層106は、通常、p型クラッド層106aおよびp型コンタクト層106bから構成される。また、p型コンタクト層106bがp型クラッド層106aを兼ねることも可能である。
また、p型クラッド層106aは、複数回積層した超格子構造としてもよい。
上述のように、p型クラッド層105aを、超格子構造を含む層構成とすることで、発光出力が格段に向上し、電気特性に優れた発光素子1とすることが可能となる。
正極ボンディングパッド107は、p型半導体層106と接する透光性導電酸化膜層からなる透光性正極109上の一部に設けられている。
透光性正極109は、ITO(In2O3−SnO2)、AZnO(ZnO−Al2O3)、IZnO(In2O3−ZnO)、GZO(ZnO−Ga2O3)から選ばれる少なくとも一種類を含んだ材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、透光性正極109の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透光性正極109は、p型半導体層106上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性正極109を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
本発明に係るIII族窒化物半導体発光素子の製造方法は、基板101上に単結晶の下地層(III族窒化物半導体層)103を形成し、該下地層103上にLED構造20を形成する方法であり、基板101の(0001)C面からなる平面11上に、基部幅が0.05〜3μmである複数の凸部12を形成することにより、基板101上に平面11と凸部12とからなる主面10を形成する基板加工工程と、基板101の主面10上にIII族窒化物半導体をエピタキシャル成長させることにより、平面11及び凸部12を覆うようにして下地層103を形成するエピタキシャル工程と、LED構造20を、該LED構造20における発光波長を490〜570nmの範囲として形成するLED積層工程と、が備えられた方法である。
以下、本発明の製造方法に備えられる各工程について詳しく説明する。
図2は、図1の模式図に示す積層構造を製造する工程の一例を説明するための図であり、本実施形態の製造方法において用意する基板101を示す斜視図である。この基板101は、C面からなる平面11と、C面上に形成される複数の凸部12とからなる主面10を有してなる。以下、図2に示すような基板101を加工する方法の一例を説明する。
例えば、基板101がサファイア単結晶からなるものである場合、250℃以上の高温とした燐酸と硫酸との混酸等を用いることにより、ウェットエッチングすることができる。
ウェットエッチング法とドライエッチング法と組み合わせた方法としては、例えば、マスクが消失するまで基板101をドライエッチングした後、高温の酸を用いて所定量のウェットエッチングを行なうことにより凸部12を形成することができる。このような方法を用いて凸部12を形成することにより、凸部12の側面を構成する斜面に結晶面が露出され、再現性よく凸部12の側面を構成する斜面の角度を形成することができる。また、主面10に良好な結晶面を再現性よく露出させることができる。
また、ウェットエッチング法とドライエッチング法と組み合わせた方法としては、上記方法の他、SiO2等の酸に対して耐性を有する材料からなるマスクを形成してウェットエッチングを行なった後、マスクを剥離し、横方向のエッチングを促進させるための所定の条件でドライエッチングを行なう方法でも、凸部12を形成することができる。このような方法で形成された凸部12は、高さ寸法の面内均一性に優れたものとなる。また、このような方法を用いて凸部12を形成した場合においても、再現性よく凸部12の側面を構成する斜面の角度を形成することができる。
また、凸部を酸化物もしくは窒化物で形成する場合には、基板上に材料を堆積させた後、ナノインプリント等の方法でパターニングされたマスクを形成させ、ドライエッチングもしくはウェットエッチングにより凸部を形成する方法とすることができる。
次に、バッファ層形成工程では、上記方法によって準備された基板101の主面10上に、図1(図3も参照)に示すようなバッファ層102を積層する。
本実施形態で説明する例では、基板加工工程の後、エピタキシャル工程の前にバッファ層形成工程を行なうことにより、基板101の主面10上に図1に示すようなバッファ層102を積層する。
また、本発明においては、上述したようにバッファ層を省略した構成とすることも可能なので、この場合にはバッファ層形成工程を行なわなくても良い。
本実施形態では、基板101をスパッタ装置のチャンバ内に導入した後、バッファ層102を形成する前に、プラズマ処理による逆スパッタ等の方法を用いて前処理を行うことが望ましい。具体的には、基板101をArやN2のプラズマ中に曝す事によって表面を整えることができる。例えば、ArガスやN2ガスなどのプラズマを基板101表面に作用させる逆スパッタにより、基板101表面に付着した有機物や酸化物を除去することができる。この場合、基板101とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板101に作用する。このような前処理を基板101に施すことにより、基板101の表面全面にバッファ層102を成膜することができ、その上に成膜されるIII族窒化物半導体からなる膜の結晶性を高めることが可能となる。また、基板101には、上述のような逆スパッタによる前処理を行なう前に、湿式の前処理を施すことがより好ましい。
ここで、基板の表面から有機物や酸化物等のコンタミを除去する際、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。本実施形態においては、基板101への前処理を、上述のようなイオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用いた方法とし、基板101に適度なエネルギーを持つ反応種を作用させることにより、基板101表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板101表面に与えるダメージが抑制されることと、基板101表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。
基板101に前処理を行なった後、基板101上に、反応性スパッタ法により、AlXGa1−XN(0≦X≦1)なる組成のバッファ層102を成膜する。反応性スパッタ法によって単結晶構造を有するバッファ層102を形成する場合、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が50〜100%の範囲となるように制御することが好ましく、75%程度とすることがより好ましい。
また、柱状結晶(多結晶)構造を有するバッファ層102を形成する場合には、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が1〜50%の範囲となるように制御することが好ましく、25%程度とすることがより好ましい。
次に、エピタキシャル工程では、上記バッファ層形成工程の後、図1(図3も参照)に示すように、基板101の主面10上に形成されたバッファ層102に、単結晶のIII族窒化物半導体をエピタキシャル成長させて、主面10を覆うように下地層(III族窒化物半導体層)103を形成するエピタキシャル工程を行なう。
また、本発明においては、エピタキシャル工程においてIII族窒化物半導体からなる下地層103を形成した後、LED積層工程において、下地層103上に、n型半導体層104、発光層105及びp型半導体層106の各層からなるLED構造20を形成する。
なお、本実施形態においては、それぞれIII族窒化物半導体を用いて各層を成膜するエピタキシャル工程及びLED積層工程について、両工程に共通する構成については、一部、説明を省略することがある。
また、上述したような窒化ガリウム系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、及びBe等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
本発明においては、上記各方法の中でも、結晶性の良好な膜が得られる点からMOCVD法を用いることが好ましく、本実施形態では、エピタキシャル工程及びLED積層工程においてMOCVD法を用いた例について説明する。
エピタキシャル工程では、図1に示すように、基板101上に形成されたバッファ層102の上に、下地層103を、従来公知のMOCVD法を用いて、基板101の主面10をなす平面11及び凸部12を覆うようにして形成する。
本実施形態の製造方法では、MOCVD法を用いて下地層103を形成しているが、下地層103を積層する方法としては特に限定されず、転位のループ化を生じさせることができる結晶成長方法であれば、何ら制限なく用いることができる。特に、MOCVD法やMBE法、VPE法等は、マイグレーションを生じさせることができるため、結晶性の良好な膜を形成することが可能となる点で好適である。中でも、MOCVD法は、特に結晶性の良好な膜を得ることができる点で、より好適に用いることができる。
前半成膜においては、成長圧力を40kPa以上とすることが好ましく、60kPa程度とすることがより好ましい。成長圧力を40kPa以上とすると、ファセット成長モード(△形状)になり、転位が横方向に屈曲し、エピタキシャル表面に貫通しない。このため、成長圧力を高くすると、低転位化され、結晶性が良好となると推定される。また、成長圧力を40kPa未満とすると、結晶性が悪化し、X線ロッキングカーブの半値幅(XRC−FWHM)が大きくなるため好ましくない。
また、反応性スパッタ法を用いてIII族窒化物半導体からなる下地層103を成膜することも可能である。スパッタ法を用いる場合には、MOCVD法やMBE法等と比較して、装置を簡便な構成とすることが可能となる。
本発明に係るIII族窒化物半導体発光素子の製造方法では、上述したような基板加工工程に次いで、主面10上に、平面11及び凸部12を覆うようにして下地層103を成長させるエピタキシャル工程を備えているので、下地層103の結晶中に転位などの結晶欠陥が生じにくく、結晶性が適正な範囲で良好に制御された下地層103が形成できる。
また、基板101と下地層103との界面が、バッファ層102を介して凹凸とされることで、光の乱反射によって発光素子の内部への光の閉じ込めが低減されるため、発光素子1の光取り出し効率をより向上させることが可能となる。
本発明においては、上述したように、エピタキシャル工程により、凸部12を備えた基板101の主面10上にIII族窒化物半導体からなる下地層103を形成した状態での、下地層103の(10−10)面におけるX線ロッキングカーブ(XRC)半値幅が150arcsec以上であることが好ましい。下地層103の(10−10)面におけるX線ロッキングカーブ(XRC)半値幅がこのような数値であれば、下地層103の結晶性が適正範囲で良好に制御され、この上に形成されるLED構造20と間で格子不整合が生じるのを抑制できる。これにより、後述のLED積層工程において、井戸層105bにインジウム(In)を高濃度で添加し、高温で成長させた場合であっても、井戸層105bに歪み等の結晶欠陥が生じるのを抑制することが可能となる。
次に、LED積層工程においては、上記エピタキシャル工程の後、図3に示すように、下地層103の上に、n型半導体層104、発光層105及びp型半導体層106の各層からなるLED構造20を、従来公知のMOCVD法を用いて積層する。
上記エピタキシャル工程で形成された下地層103の上に、従来公知のMOCVD法を用いて、n型コンタクト層104a及びn型クラッド層104bを順次積層することにより、n型半導体層104を形成する。n型コンタクト層104a及びn型クラッド層104bを形成する成膜装置としては、上述の下地層103や後述の発光層105の成膜に用いるMOCVD装置を、各種条件を適宜変更して用いることが可能である。また、n型コンタクト層104a及びn型クラッド層104bを反応性スパッタ法で形成することも可能である。
次いで、n型クラッド層104b(n型半導体層104)上に、発光層105を、従来公知のMOCVD法によって形成する。本実施形態で形成する発光層105は、図4に例示するように、GaN障壁層に始まりGaN障壁層に終わる積層構造を有しており、GaNからなる7層の障壁層105aと、ノンドープのGa0.8In0.2Nからなる6層の井戸層105bとを交互に積層して形成する。また、本実施形態の製造方法では、上述したn型半導体層104の成膜に用いる成膜装置(MOCVD装置)と同じものを使用して発光層105を成膜することができる。
次いで、発光層105上、つまり、発光層105の最上層となる障壁層105aの上に、p型クラッド層106a及びp型コンタクト層106bからなるp型半導体層106を、従来公知のMOCVD法を用いて形成する。p型半導体層106の形成には、n型半導体層104及び発光層105の形成に用いるMOCVD装置と同じ装置を、各種条件を適宜変更して用いることが可能である。また、p型半導体層106を構成するp型クラッド層106a及びp型コンタクト層106bを、反応性スパッタ法を用いて形成することも可能である。
次に、LED積層工程おいてLED構造20が形成されたウェーハに対し、図3に例示するように、p型半導体層106上の所定の位置に透光性正極109を形成した後、該透光性正極109の各々の上に正極ボンディングパッド107を形成するとともに、LED構造20の所定の位置をエッチング除去することにより、n型半導体層104を露出させて露出領域104cを形成し、該露出領域104cに負極ボンディングパッド108を形成する。
まず、上記方法によって各層が形成されてなる積層半導体10のp型コンタクト層106b上に、ITOからなる透光性正極109を形成する。
透光性正極109の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
次いで、積層半導体10上に形成された透光性正極109上に、さらに、正極ボンディングパッド107を形成する。この正極ボンディングパッド107は、例えば、透光性正極109の表面側から順に、Ti、Al、Auの各材料を、従来公知の方法で積層することによって形成することができる。
本発明のランプは、本発明のIII族窒化物半導体発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明のIII族窒化物半導体発光素子と蛍光体とを組み合わせてなるものを挙げることができる。III族窒化物半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、III族窒化物半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
なお、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
サファイア基板の(0001)C面上に、表1に示す「基部幅」「高さ」「基部幅/4」「隣接する凸部間の間隔」「凸部表面C面の有無」の複数の凸部を、以下に示すようにして形成することにより、実施例1〜2及び比較例1の基板を形成した(基板加工工程)。すなわち、直径2インチのC面サファイア基板に公知のフォトリソグラフィー法でマスクを形成し、ドライエッチング法でサファイア基板をエッチングすることにより凸部を形成した。なお、露光法として、紫外光を用いたステッパー露光法を用いた。また、ドライエッチングにはBCl3とCl2の混合ガスを用いた。
また、同様の手順を用いて、凸部の無い比較例2の基板の主面上にも、単結晶構造を有するAlNからなる厚さ50nmバッファ層を形成した。
まず、スパッタ成膜装置から取り出したバッファ層まで形成された基板を、MOCVD法によるIII族窒化物半導体層の成長のための反応炉内に導入し、高周波(RF)誘導加熱式ヒータで成膜温度に加熱される半導体用高純度グラファイト製のサセプタ(susceptor)上に載置した。その後、ステンレス鋼製の気相成長反応炉内に窒素ガスを流通し、反応炉内をパージした。
また、凸部の形成されていない基板の主面上にバッファ層を介して下地層が形成された比較例2のサンプルは、(10−10)面のXRC半値幅が220arcsec、(0002)面のXRC半値幅が36arcsecであり、下地層の結晶性が劣っていることがわかる。
次に、上記実施例1〜2及び比較例1〜2と同様の方法で作製したIII族窒化物半導体からなる下地層上に、以下に示す方法により、LED構造を構成するn型半導体層、発光層、p型半導体層の各層をこの順で積層し、図3(図4も参照)に示すような発光素子を作製し、さらに、図5に示すような発光素子が用いられてなるランプ(発光ダイオード:LED)を作製した。
下地層103の形成に引き続き、同じMOCVD装置によってGaNからなるn型コンタクト層104aの初期層を形成した。この際、n型コンタクト層104aにはSiをドープした。結晶成長は、Siのドーパント原料としてSiH4を流通させた以外は、下地層と同じ条件によって行った。
上記手順で作製したn型コンタクト層104a上に、MOCVD法により、n型クラッド層104bを積層した。
まず、上記手順でn型コンタクト層104aを成長させた基板をMOCVD装置に導入した後、アンモニアを流通させながら、キャリアガスを窒素として、基板温度を760℃へ低下させた。この際、炉内の温度の変更を待つ間に、SiH4の供給量を設定した。流通させるSiH4の量については事前に計算を行い、Siドープ層の電子濃度が4×1018cm−3となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。
次いで、上記手順で作製したn型クラッド層104b上に、MOCVD法によって発光層105を積層した。
発光層105は、GaNからなる障壁層105aと、Ga0.85In0.15Nからなる井戸層105bとから構成され、多重量子井戸構造を有する。この発光層105の形成にあたっては、SiドープのGaInNとGaNの超格子構造からなるn型クラッド層104c上に、まず、障壁層105aを形成し、この障壁層105a上に、Ga0.85In0.15Nからなる井戸層105bを形成した。このような積層手順を6回繰り返した後、6番目に積層した井戸層105b上に、7番目の障壁層105aを形成し、多重量子井戸構造を有する発光層105の両側に障壁層105aを配した構造とした。
そして、Ga0.85In0.15Nからなる井戸層105bの成長終了後、TEGaの供給量の設定を変更した。引き続いて、TEGaおよびSiH4の供給を再開し、2層目の障壁層105aの形成を行なった。
上述の各工程に引き続き、同じMOCVD装置を用いて、4層のノンドープのAl0.06Ga0.94Nと3層のMgをドープしたGaNよりなる超格子構造を持つp型クラッド層106aを成膜し、更に、その上に膜厚が200nmのMgドープGaNからなるp型コンタクト層106bを成膜し、p型半導体層106とした。
以上のような操作を3回繰り返し、最後にアンドープAl0.06Ga0.94Nの層を形成することにより、超格子構造よりなるp型クラッド層106aを形成した。
このようにして、実施例1〜2及び比較例1〜2と同様の方法で作製した下地層上に、LED構造を構成するn型半導体層、発光層、p型半導体層の各層をこの順で形成し、実施例3〜4及び比較例3〜4のサンプルを作製した。
まず、公知のフォトリソグラフィー技術によって、LED構造となる各層の形成された基板のp型コンタクト層上に、ITOからなる透光性正極と、この透光性正極上にTi、Al及びAuを順に積層した構造を持つ正極ボンディングパッドを形成した。
続いて、正極ボンディングパッドの形成された基板にドライエッチングを行い、負極ボンディングパッドを形成する部分のn型半導体層を露出させ、露出したn型半導体層上にNi、Al、Ti及びAuの4層よりなる負極ボンディングパッドを形成した。
そして、このチップを、正極ボンディングパッド及び負極ボンディングパッドが上になるようにリードフレーム上に載置し、金線でリードフレームに結線することによってランプ(図5参照)を作製した。
また、基板に凸部を形成しなかった従来の構成を有する比較例4のサンプルは、駆動電圧Vfが3.35Vであり、また、発光出力Poが7.7mWと、実施例3〜4のサンプルに比べて発光特性が劣っている。
上記実施例3〜4と同様の方法で、350μm角の正方形とされたIII族窒化物半導体発光素子のチップを作製し、同様に、正極ボンディングパッド及び負極ボンディングパッドが上になるようにリードフレーム上に載置し、金線でリードフレームに結線し、発光素子サンプルを作製した。この際、基板の凸部の基部幅を1μmとしたサンプルを実験例1とし、また、凸部の基部幅を2μmとしたサンプルを実験例2として、各々5個のサンプルを作製した。
そして、これら各サンプルの発光強度を、チップ上面に対して垂直方向に検知器を移動させながら測定し、この測定結果を図6(a)、(b)のグラフに示した。
Claims (31)
- 基板上に形成された単結晶のIII族窒化物半導体層上にLED構造が形成されてなるIII族窒化物半導体発光素子であって、
前記基板は、(0001)C面からなる平面と複数の凸部とからなる主面を有するものであるとともに、前記凸部の基部幅が0.05〜1.5μmとされており、
前記III族窒化物半導体層は、前記基板の主面上に、前記平面及び前記凸部を覆うようにIII族窒化物半導体がエピタキシャル成長することによって形成されたものであり、
前記LED構造における発光波長が490〜570nmの範囲であることを特徴とするIII族窒化物半導体発光素子。 - 前記凸部は、前記C面に非並行の表面からなることを特徴とする請求項1に記載のIII族窒化物半導体発光素子。
- 前記凸部は、前記基部幅が0.05〜1μmとされており、高さが0.05〜1μmの範囲で且つ前記基部幅の1/4以上とされており、隣接する前記凸部間の間隔が前記基部幅の0.5〜5倍とされていることを特徴とする請求項1又は請求項2に記載のIII族窒化物半導体発光素子。
- 前記凸部が上部に向かって徐々に外形が小さくなる形状であることを特徴とする請求項1〜請求項3の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記凸部が略円錐状ないし略多角錐状であることを特徴とする請求項1〜請求項4の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記凸部が、前記基板のC面上に設けられた酸化物又は窒化物からなることを特徴とする請求項1〜請求項5の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記凸部が、SiO2、Al2O3、SiN、ZnOの何れかからなることを特徴とする請求項6に記載のIII族窒化物半導体発光素子。
- 前記基板がサファイア基板であることを特徴とする請求項1〜請求項7の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記LED構造は、前記基板の主面上において、III族窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層をこの順で備えることを特徴とする請求項1〜請求項8の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記LED構造に備えられる発光層のIn濃度が7質量%以上であることを特徴とする請求項9に記載のIII族窒化物半導体発光素子。
- 前記基板の主面上に、多結晶のAlxGa1−xN(0≦x≦1)からなり、厚さが0.01〜0.5μmとされたバッファ層がスパッタ法によって積層され、該バッファ層上に前記III族窒化物半導体層が積層されていることを特徴とする請求項1〜請求項10の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記基板の主面上に、単結晶のAlxGa1−xN(0≦x≦1)からなり、厚さが0.01〜0.5μmとされたバッファ層がスパッタ法によって積層され、該バッファ層上に前記III族窒化物半導体層が積層されていることを特徴とする請求項1〜請求項10の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記n型半導体層にn型クラッド層が備えられているとともに、前記p型半導体層にはp型クラッド層が備えられており、前記n型クラッド層及び/又は前記p型クラッド層が、少なくとも超格子構造を含むことを特徴とする請求項9〜請求項12の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記III族窒化物半導体層の(10−10)面におけるX線ロッキングカーブ(XRC)半値幅が150arcsec以上であることを特徴とする請求項1〜請求項13の何れか1項に記載のIII族窒化物半導体発光素子。
- 基板上に単結晶のIII族窒化物半導体層を形成し、該III族窒化物半導体層上にLED構造を形成するIII族窒化物半導体層の製造方法であって、
前記基板の(0001)C面からなる平面上に、基部幅が0.05〜1.5μmである複数の凸部を形成することにより、前記基板上に前記平面と前記凸部とからなる主面を形成する基板加工工程と、
前記基板の主面上に前記III族窒化物半導体をエピタキシャル成長させることにより、前記平面及び前記凸部を覆うようにして前記III族窒化物半導体層を形成するエピタキシャル工程と、
前記LED構造を、該LED構造における発光波長を490〜570nmの範囲として形成するLED積層工程と、が備えられていることを特徴とするIII族窒化物半導体発光素子の製造方法。 - 前記基板加工工程は、前記凸部を、前記C面に非並行の表面からなるように形成することを特徴とする請求項15に記載のIII族窒化物半導体発光素子の製造方法。
- 前記基板加工工程は、前記凸部を、前記基部幅が0.05〜1μm、高さが0.05〜1μmの範囲で且つ前記基部幅の1/4以上、隣接する前記凸部間の間隔が前記基部幅の0.5〜5倍となるように形成することを特徴とする請求項15又は請求項16に記載のIII族窒化物半導体発光素子の製造方法。
- 前記基板加工工程は、前記凸部を、上部に向かって徐々に外形が小さくなる形状として形成することを特徴とする請求項15〜請求項17の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記基板加工工程は、前記凸部を、略円錐状ないし略多角錐状として形成することを特徴とする請求項15〜請求項18の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記基板がサファイア基板であることを特徴とする請求項15〜請求項19の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記基板加工工程は、前記凸部を、前記基板の(0001)C面上に、ステッパー露光法、ナノインプリント法、電子ビーム(EB)露光法、レーザー露光法の内の何れかを用いてマスクパターンを形成した後、前記基板をエッチングすることによって形成することを特徴とする請求項15〜請求項20の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記凸部を、前記基板のC面上に、酸化物又は窒化物から形成することを特徴とする請求項15〜請求項20の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記凸部を、SiO2、Al2O3、SiN、ZnOの何れかから形成することを特徴とする請求項22に記載のIII族窒化物半導体発光素子の製造方法。
- 前記LED積層工程は、前記基板の主面上に、III族窒化物半導体から各々なるn型半導体層、発光層及びp型半導体層をこの順で積層して前記LED構造を形成することを特徴とする請求項15〜請求項23の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記LED積層工程は、前記LED構造に備えられる発光層のIn濃度を7質量%以上として形成することを特徴とする請求項24に記載のIII族窒化物半導体発光素子の製造方法。
- 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする請求項15〜請求項25の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に単結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする請求項15〜請求項25の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記LED積層工程は、前記n型半導体層をn型クラッド層が含まれる層として形成するとともに、前記p型半導体層をp型クラッド層が含まれる層として形成し、且つ、前記n型クラッド層及び/又は前記p型クラッド層を、少なくとも超格子構造を含む層として形成することを特徴とする請求項24〜請求項27の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記エピタキシャル工程において、前記凸部を備えた前記基板の主面上に前記III族窒化物半導体層を形成した後の、該III族窒化物半導体層の(10−10)面におけるX線ロッキングカーブ(XRC)半値幅が150arcsec以上であることを特徴とする請求項15〜請求項28の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 請求項15〜請求項29の何れか1項に記載の製造方法によって得られるIII族窒化物半導体発光素子。
- 請求項1〜請求項14、及び請求項30の何れか1項に記載のIII族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008133199A JP2009283620A (ja) | 2008-05-21 | 2008-05-21 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
PCT/JP2009/059357 WO2009142265A1 (ja) | 2008-05-21 | 2009-05-21 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008133199A JP2009283620A (ja) | 2008-05-21 | 2008-05-21 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009283620A true JP2009283620A (ja) | 2009-12-03 |
Family
ID=41340192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008133199A Pending JP2009283620A (ja) | 2008-05-21 | 2008-05-21 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2009283620A (ja) |
WO (1) | WO2009142265A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176130A (ja) * | 2010-02-24 | 2011-09-08 | Toshiba Corp | 結晶成長方法 |
JP2011216525A (ja) * | 2010-03-31 | 2011-10-27 | Yamaguchi Univ | 半導体発光素子及びその製造方法 |
JP2012028495A (ja) * | 2010-07-22 | 2012-02-09 | Showa Denko Kk | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 |
JP2014038941A (ja) * | 2012-08-16 | 2014-02-27 | Toyoda Gosei Co Ltd | 半導体発光素子、発光装置 |
US8957433B2 (en) | 2012-03-28 | 2015-02-17 | Nichia Corporation | Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element |
US9496459B2 (en) | 2012-10-11 | 2016-11-15 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
JP2018050063A (ja) * | 2017-11-02 | 2018-03-29 | ローム株式会社 | 半導体発光素子 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084832A (ja) * | 2011-10-12 | 2013-05-09 | Sharp Corp | 窒化物半導体構造の製造方法 |
DE102014108301A1 (de) * | 2014-06-12 | 2015-12-17 | Osram Opto Semiconductors Gmbh | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019318A (ja) * | 2005-07-08 | 2007-01-25 | Sumitomo Chemical Co Ltd | 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法 |
JP2007273659A (ja) * | 2006-03-31 | 2007-10-18 | Showa Denko Kk | GaN系半導体発光素子およびランプ |
JP2007329312A (ja) * | 2006-06-08 | 2007-12-20 | Showa Denko Kk | Iii族窒化物半導体積層構造体の製造方法 |
JP2008091608A (ja) * | 2006-10-02 | 2008-04-17 | Sony Corp | 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
-
2008
- 2008-05-21 JP JP2008133199A patent/JP2009283620A/ja active Pending
-
2009
- 2009-05-21 WO PCT/JP2009/059357 patent/WO2009142265A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019318A (ja) * | 2005-07-08 | 2007-01-25 | Sumitomo Chemical Co Ltd | 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法 |
JP2007273659A (ja) * | 2006-03-31 | 2007-10-18 | Showa Denko Kk | GaN系半導体発光素子およびランプ |
JP2007329312A (ja) * | 2006-06-08 | 2007-12-20 | Showa Denko Kk | Iii族窒化物半導体積層構造体の製造方法 |
JP2008091608A (ja) * | 2006-10-02 | 2008-04-17 | Sony Corp | 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176130A (ja) * | 2010-02-24 | 2011-09-08 | Toshiba Corp | 結晶成長方法 |
JP2011216525A (ja) * | 2010-03-31 | 2011-10-27 | Yamaguchi Univ | 半導体発光素子及びその製造方法 |
JP2012028495A (ja) * | 2010-07-22 | 2012-02-09 | Showa Denko Kk | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 |
US8957433B2 (en) | 2012-03-28 | 2015-02-17 | Nichia Corporation | Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element |
US9337390B2 (en) | 2012-03-28 | 2016-05-10 | Nichia Corporation | Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element |
US9711685B2 (en) | 2012-03-28 | 2017-07-18 | Nichia Corporation | Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element |
JP2014038941A (ja) * | 2012-08-16 | 2014-02-27 | Toyoda Gosei Co Ltd | 半導体発光素子、発光装置 |
US8963122B2 (en) | 2012-08-16 | 2015-02-24 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
US9496459B2 (en) | 2012-10-11 | 2016-11-15 | Toyoda Gosei Co., Ltd. | Semiconductor light emitting element and light emitting device |
JP2018050063A (ja) * | 2017-11-02 | 2018-03-29 | ローム株式会社 | 半導体発光素子 |
Also Published As
Publication number | Publication date |
---|---|
WO2009142265A1 (ja) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908381B2 (ja) | Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
WO2009154215A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP5556657B2 (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ | |
JP5521981B2 (ja) | 半導体発光素子の製造方法 | |
KR101067122B1 (ko) | Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 | |
WO2010032423A1 (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ | |
WO2010100949A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
KR101071450B1 (ko) | Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 | |
JP2009081406A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
WO2009142265A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2009123718A (ja) | Iii族窒化物化合物半導体素子及びその製造方法、iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ | |
JP2007103774A (ja) | Iii族窒化物半導体積層構造体およびその製造方法 | |
JP2008034444A (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子及びランプ | |
JP2011082570A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP2008115463A (ja) | Iii族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ | |
JP5094493B2 (ja) | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ | |
JP2008135463A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2011082248A (ja) | 半導体発光素子及びその製造方法、並びにランプ | |
JP5094488B2 (ja) | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ | |
JP2011091442A (ja) | 窒化ガリウム系化合物半導体発光ダイオード | |
JP2009054767A (ja) | Iii族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |