JP5094493B2 - Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ - Google Patents

Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ Download PDF

Info

Publication number
JP5094493B2
JP5094493B2 JP2008078292A JP2008078292A JP5094493B2 JP 5094493 B2 JP5094493 B2 JP 5094493B2 JP 2008078292 A JP2008078292 A JP 2008078292A JP 2008078292 A JP2008078292 A JP 2008078292A JP 5094493 B2 JP5094493 B2 JP 5094493B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008078292A
Other languages
English (en)
Other versions
JP2009231745A (ja
Inventor
久幸 三木
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008078292A priority Critical patent/JP5094493B2/ja
Publication of JP2009231745A publication Critical patent/JP2009231745A/ja
Application granted granted Critical
Publication of JP5094493B2 publication Critical patent/JP5094493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、III族窒化物半導体発光素子、III族窒化物半導体発光素子の製造方法、及びランプに関し、特に、発光層からの発光が効率的に素子の外部に取り出される高輝度のIII族窒化物半導体発光素子、III族窒化物半導体発光素子の製造方法、及びランプに関する。
従来から、青色又は緑色等の短波長光を出射する発光ダイオード(英略称:LED)やレーザダイオード(英略称:LD)は、窒化アルミニウム・ガリウム(組成式AlGa1−XN:0≦X≦1)や窒化ガリウム・インジウム(組成式GaIn1−XN:0≦X≦1)等のIII族窒化物半導体材料からなるIII族窒化物半導体層を使用して構成されている(例えば、特許文献1参照)。
このようなIII族窒化物半導体層を、例えば、サファイア(α−Al単結晶)などの基板の表面上に設けてIII族窒化物半導体発光素子を構成するに際し、AlGa1−XN(0≦X≦1)は、例えば、緩衝(バッファ(buffer))層や、クラッド(clad)層、量子井戸構造に於ける障壁層(バリア(barrier))層を構成するために使用されている(例えば、特許文献2参照)。また、GaIn1−XN(0≦X≦1)は、例えば、発光層を構成するために使用されている(例えば、特許文献1参照)。
最近では、GaInNを発光層として用いるIII族窒化物半導体発光素子にあって、素子の外部への発光の取り出し効率を向上させる目的で、その発光素子を構成する積層構造体の最表層をなすp形III族窒化物半導体層に、逆六角錘形状の多数の穴(ピット)を設ける技術が開示されている(例えば、特許文献3参照)。
また、III族窒化物半導体発光素子を構成する積層構造体の表面ではなく、サファイア基板の一表面側の表面に、凹凸を有する光取り出し膜を形成することによりLEDの高輝度化を図る技術が開示されている(例えば、特許文献4参照)。
特公昭55−3834号公報 特開昭60−173829号公報 特開2006−100475号公報 特開2006−222288号公報
しかしながら、III族窒化物半導体発光素子にあって、外部への発光の取り出し効率を向上させることを目的とする従来の技術手段は、基板上にIII族窒化物半導体層を積層させて発光素子用途の積層構造体を形成する工程の後、積層構造体を加工するための加工工程を必要とするなど発光素子の作製工程が複雑で冗長である。このため、外部への発光の取り出し効率に優れる高輝度のIII族窒化物半導体発光素子を容易に製造することができなかった。
また、従来、外部への発光の取り出し効率を高めるために、積層構造体の表面又は基板の表面に微細な形状加工を行う技術では、煩瑣で精密な形状加工技術が要求される上に、例えば、大きさや形状が一定である微細な形状加工を安定して行なうことが技術的に難しいという不都合があった。従って、従来の形状加工技術では、外部への発光の取り出し効率を向上させるための構造を充分に安定して形成できず、高輝度のIII族窒化物半導体発光素子を安定して供給することは困難であった。
また、基板上に発光素子用途の積層構造体の最表層をなすIII族窒化物半導体層を成長させる際に同層の内部に発生する逆六角錘形状の穴(ピット)を使用して、外部への発光の取り出し効率を向上させる従来の技術を利用したとしても、形成された穴の大きさや密度などが不安定であった。従って、外部への発光の取り出し効率に優れる高輝度のIII族窒化物半導体発光素子を充分に安定して供給することは困難であった。
本発明は、上記課題に鑑みてなされたものであり、煩瑣で複雑な従来の基板の精密加工技術などを用いることなく製造でき、発光層からの発光が効率的に発光素子の外部に取り出される高輝度のIII族窒化物半導体発光素子を提供することを目的とする。
また、本発明のIII族窒化物半導体発光素子を容易に得ることができるIII族窒化物半導体発光素子の製造方法、及び本発明のIII族窒化物半導体発光素子が用いられてなる高輝度のランプを提供することを目的とする。
本発明は以下に関する。
[1]基板と、前記基板の表面上に設けられたIII族窒化物半導体材料からなる緩衝層と、前記緩衝層上に設けられたIII族窒化物半導体材料からなる第1伝導形の第1障壁層と、前記第1障壁層上に設けられたIII族窒化物半導体材料からなる発光層と、前記発光層上に設けられたIII族窒化物半導体材料からなる第2伝導形の第2障壁層とを備えてなるIII族窒化物半導体発光素子において、前記緩衝層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、さらに前記第1障壁層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであることを特徴とするIII族窒化物半導体発光素子。
[2]前記第2障壁層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであることを特徴とする[1]に記載のIII族窒化物半導体発光素子。
[3]前記柱状結晶の天面が、(3×1)又は(6×2)再配列構造を有することを特徴とする[1]、[2]のいずれかに記載のIII族窒化物半導体発光素子。
[4]前記第2障壁層上に、第2伝導形のための電極が備えられていることを特徴とする[3]に記載のIII族窒化物半導体発光素子。
[5]前記間隙の密度が1×10/cm−2以上1×1010/cm−2以下であることを特徴とする[1]〜[4]のいずれかに記載のIII族窒化物半導体発光素子。
[6][1]〜[5]のいずれかに記載のIII族窒化物半導体発光素子の製造方法であって、前記緩衝層をスパッタ法で形成することを特徴とするIII族窒化物半導体発光素子の製造方法。
[7]前記第1障壁層をスパッタ法で形成することを特徴とする[6]に記載のIII族窒化物半導体発光素子の製造方法。
[8]前記発光層をMOCVD法で形成することを特徴とする[6]または[7]に記載のIII族窒化物半導体発光素子の製造方法。
[9][1]〜[5]のいずれかに記載のIII族窒化物半導体発光素子が用いられてなることを特徴とするランプ。

本発明のIII族窒化物半導体発光素子(以下、「発光素子」と略記する場合がある。)は、緩衝層が、基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙(キャビティ(cavity))を有するものであるので、以下に示すように、発光層からの発光が効率的に発光素子の外部に取り出される高輝度のIII族窒化物半導体発光素子となる。
屈折率の異なる材料が接触してなる界面に一方の材料側から光が侵入した場合、界面に対する光の角度によって、一方の材料側から侵入した光が一方の材料側に反射されるか、他方の材料の側に取り出されるかが決定される。III族窒化物半導体発光素子の発光層で発生した光が、モールド樹脂などの発光素子の外部と発光素子との界面に入射した場合においては、光と界面との角度が小さい(言い換えると、光の入射方向が界面と平行に近い)ほど、光が発光素子側に反射されやすく、光と界面との角度が大きい(言い換えると、光の入射方向が界面と垂直に近い)ほど、光が外部側に取り出されやすい。
本発明のIII族窒化物半導体発光素子では、緩衝層が、基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであるので、発光層において発生したランダムな方向の光が、緩衝層の間隙で効率よく反射されることによって、基板の表面に対して垂直に近い方向の光の割合が増加されて、基板の表面に対して水平な発光素子と発光素子の外部との界面である光取り出し界面に入射するものとなる。基板の表面に対して垂直に近い方向の光は、基板の表面に対して水平な光取り出し界面から、取り出されやすい光であるため、本発明のIII族窒化物半導体発光素子では、発光層で発生した光が、基板の表面に対して水平な光取り出し界面から外部側に効率よく取り出されるものとなる。
さらに、本発明のIII族窒化物半導体発光素子では、緩衝層が、基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであるので、発光層で発生した光が発光素子内で反射する反射面の表面積が広いものとなり、発光層で発生した光が、発光素子から効率よく取り出されるものとなる。
また、本発明のIII族窒化物半導体発光素子において、第1障壁層が、基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものとすることで、発光層において発生したランダムな方向の光が、緩衝層および第1障壁層の間隙で効率よく反射されることの相乗効果によって、基板の表面に対して垂直に近い方向の光の割合が効果的に増加されて、基板の表面に対して水平な光取り出し界面に入射するものとなる。したがって、発光層で発生した光が、発光素子からより一層効率よく取り出されるものとなる。
また、本発明のIII族窒化物半導体発光素子において、第2障壁層が、基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものとすることで、発光層において発生したランダムな方向の光が、緩衝層および第2障壁層の間隙で効率よく反射されることの相乗効果によって、基板の表面に対して垂直に近い方向の光の割合が効果的に増加されて、基板の表面に対して水平な光取り出し界面に入射するものとなる。したがって、発光層で発生した光が、発光素子からより一層効率よく取り出されるものとなる。
また、本発明のIII族窒化物半導体発光素子において、柱状結晶の天面が、(3×1)又は(6×2)再配列構造を有するものとすることで、例えば、柱状結晶上にスパッタ法によりIII族窒化物半導体材料層を設けた場合に、隣接する柱状結晶の側面間の間隙が、柱状結晶上に設けられたIII族窒化物半導体材料層に受け継がれるものとなる。したがって、柱状結晶上に、間隙を有するIII族窒化物半導体材料層を容易に形成できる。
また、柱状結晶の天面が、(3×1)又は(6×2)再配列構造を有するものとすることで、柱状結晶の天面上に接触抵抗の小さなオーミック(Ohmic)性電極を形成することができるものとなる。したがって、高輝度で、且つ順方向電圧の低い優れたIII族窒化物半導体発光素子を提供できる。
また、本発明のIII族窒化物半導体発光素子の製造方法によれば、緩衝層をスパッタ法で形成するので、本発明のIII族窒化物半導体発光素子を容易に得ることができる。
また、本発明のランプは、本発明のIII族窒化物半導体発光素子が用いられてなるものであるので、高輝度のものとなる。
以下、本発明に係るIII族窒化物半導体発光素子、III族窒化物半導体発光素子の製造方法及びランプの一実施形態について、図面を参照して説明する。
[III族窒化物半導体発光素子]
図1は、本発明に係るIII族窒化物半導体発光素子の一例を模式的に示した概略断面図である。また、図2は、図1に示すIII族窒化物半導体発光素子の平面構造を示す概略図である。
本実施形態の発光素子1は、図1における上方向に光を取り出すものであって、発光素子1の上面全面が、発光素子1と発光素子1の外部との主たる光取り出し界面とされており、光取り出し界面が基板11の表面に対して水平とされたものである。また、図1に示す発光素子1は、一面電極型のものであり、基板11上に、III族窒化物半導体からなるバッファ層12と、III族元素としてGaを含有するIII族窒化物半導体からなる半導体層20が形成されているものである。半導体層20は、図1に示すように、n型半導体層14、発光層15及びp型半導体層16の各層がこの順で積層されてなるものである。
[発光素子の積層構造]
<基板>
本実施形態の発光素子1において、基板11に用いることができる材料としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイアや酸化亜鉛(ZnO)等の酸化物結晶、シリコン(Si)やリン化ガリウム(GaP)等の元素半導体結晶又は化合物半導体結晶、4H又は6H又は3C型の炭化珪素(SiC)等の炭化物結晶、窒化アルミニウム(AlN)等の窒化物半導体結晶などが挙げられる。また、比較的に低温でIII族窒化物半導体を成長させる場合には、ガラスなどの非晶質な材料を基板11として使用してもよい。
また、基板11は、バッファ層12によって反射されずに基板11側へ洩れてくる光を、基板11を透過させて発光素子の外部へ取り出せるように、発光層15から出射される光を透過する禁止帯幅の大きな材料であることが好ましい。
また、基板11として、例えば、サファイアからなるものを用いる場合、基板11の表面は(0001)面(c面)、(11−20)面(a面)、(1−102)面(r面)、(10−10)面(m面)のいずれかであることが好ましい。なお、本明細書においては、ミラー指数の数字の上に付す(−)を数字の前に付して表記する。
<バッファ層(緩衝層)>
本実施形態の発光素子1においては、基板11上にバッファ層12が成膜されている。図3は、本実施形態のバッファ層を構成する結晶構造を模式的に示した概略図であり、図3(a)は平面図であり、図3(b)は図3(a)のA−A’線に対応する断面図である。図3(a)および図3(b)に示すように、バッファ層12は基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶112の集合体からなる。柱状結晶112は、隣接する柱状結晶112の側面12a間に、基板11の表面に対して略垂直方向に形成された六角形状又は三角形状の間隙12b(図3(a)においては斜線で示す)を有するものである。
間隙12bの横幅Wや深さdは、例えば、TEMを使用する断面TEM分析法などで観察できる。間隙12bの横幅(基板11の表面に平行な方向の幅)Wは、20nm〜100nmであることが好ましい。また、間隙12bの横幅Wは、発光層15から出射される光を効率的に且つ安定して反射させるために、ばらつきが少ないほど好ましい。
また、図3(b)に示すように、間隙12bは、基板11の表面を底面としてバッファ層12を貫通する多数の貫通孔12eと、バッファ層12中に底面が形成された少数の非貫通穴12fとからなる。非貫通穴12fは、柱状結晶112を成長させる際に柱状結晶112の横幅が変化することによって生成されるものであるため、バッファ層12の厚みが厚いほど多く生成される。非貫通穴12fは、存在していてもよいが、発光層15から出射される光を効率的に且つ安定して反射させるためには、バッファ層12の厚み方向のばらつきが少ないほど好ましいので、貫通孔12eが多く非貫通穴12fが少ない程好ましい。
間隙12bの密度は、1×10/cm−2以上1×1010/cm−2以下であることが好ましい。間隙12bの数が多いほど、発光層15において発生した光を効率よく反射させることができ好ましい。間隙12bの密度が、上記範囲未満であると、発光層15において発生した光を間隙12bによって十分に反射させることができない場合がある。しかし、間隙12bの数が多いと、発光素子1を動作させるための素子動作電流を通流できる領域が減少するため、例えば、発光素子1を用いたLEDにおいて順方向電圧を増加させるなどの不都合が生じる場合がある。したがって、間隙12bの密度は、1×1010/cm−2以下であることが好ましい。
また、間隙12bは、バッファ層12中に周期的に配列されていることが好ましい。ここで、間隙12bが周期的に配列されているとは、柱状結晶112の幅および間隙12bの横幅Wがほぼ均一であることにより、間隙12bが、基板11の表面に水平方向に、周期的に配列された状態とされていることを意味する。
このようにバッファ層12中に間隙12bが周期的に配列されていることにより、屈折率の異なる領域が周期的に配列されることになり、フォトニック結晶としての光学的な特性を効果的に発現させることができる。このことにより、発光層15において発生したランダムな方向の光がバッファ層12に反射されることによって、光取り出し界面に対して垂直に近い方向の光の割合がより効果的に増加されて、光取り出し界面に入射するものとなる。したがって、発光層15で発生した光が、発光素子1からより一層効率よく取り出されるものとなる。
また、柱状結晶112の天面12cは、(3×1)又は(6×2)再配列構造を有するものであることが好ましい。バッファ層12の柱状結晶112の天面12cの再配列構造は高速反射電子回析(RHEED)法などの分析方法を用いて確認できる。なお、RHEED法は、一般に真空環境を使用して分析するので、スパッタ法や分子線エピタキシャル(MBE)法などの真空環境下で結晶を形成する方法により柱状結晶を成長させた場合には、得られた柱状結晶の天面の再配列構造を簡便に確認できる。
また、バッファ層12は、発光層15から出射される発光を透過するIII族窒化物半導体材料からなり、Alを含有する組成とされていることが好ましく、AlNからなる構成とすることにより、効率的に柱状結晶112の集合体とすることができ、より好ましい。
なお、バッファ層12を構成する材料としては、一般式AlGaInNで表されるIII族窒化物半導体であれば、どのような材料でも用いることができる。さらに、V族として、AsやPが含有される構成としても良い。また、バッファ層12を、Alを含んだ組成とした場合、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。
また、電気的絶縁性の高いサファイア等の酸化物結晶やAlNなどからなる基板11上にバッファ層12を設ける場合、バッファ層12は、絶縁性の層であっても良いし、n型層であってもよい。
また、バッファ層12の膜厚は、5〜500nmの範囲とされていることが好ましく、10〜100nmの範囲とされていることがより好ましい。
バッファ層12の膜厚が5nm未満であると、間隙12bの深さdが不十分となり、間隙12bによる発光層15からの光の反射効果が十分に得られない場合がある。また、500nmを超える膜厚でバッファ層12を形成した場合、成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層12の厚みが500nmを超えると、バッファ層12を構成する柱状結晶112の形状が、基板11の表面から遠ざかるに従って基板11の表面に水平な方向に徐々に拡幅されたものとなり、間隙12bが充填されて消失し、発光層15からの光を反射する間隙12bの密度が小さくなってしまうという不都合が生じる。
なお、バッファ層12の膜厚についても、上述したような断面TEM分析法により、測定することが可能である。
<半導体層>
図1に示すように、半導体層20は、n型半導体層14、発光層15及びp型半導体層16を備えている。
「n型半導体層(第1伝導形の第1障壁層)」
本実施形態のn型半導体層14は、図1に示すように、下地層14aとn型コンタクト層14bとn型クラッド層14cとが、バッファ層12上に順に積層されたものである。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能である。
(下地層)
本実施形態のn型半導体層14の下地層14aは、III族窒化物半導体からなる。下地層14aの材料は、バッファ層12と同じであっても異なっていても構わないが、Gaを含むIII族窒化物半導体、即ちGaN系化合物半導体が好ましく、AlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることがより好ましい。
また、下地層14aの膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlGa1―XN層が得られやすい。
下地層14aには、必要に応じて、n型不純物を1×1017〜1×1019/cmの範囲内であればドープしても良いが、アンドープ(<1×1017/cm)とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板11およびバッファ層12が導電性を有する場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子1の上下に電極を形成することができる。一方、基板11および/またはバッファ層12として絶縁性の材料を用いる場合には、発光素子1の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板11直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
(n型コンタクト層)
n型コンタクト層14bは、III族窒化物半導体からなる。n型コンタクト層14bは、下地層14aと同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
また、n型コンタクト層14bには、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm、好ましくは1×1018〜1×1019/cmの濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。
なお、下地層14a及びn型コンタクト層14bを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を0.1〜20μm、好ましくは0.5〜15μm、さらに好ましくは1〜12μmの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
(n型クラッド層)
n型コンタクト層14bと発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を修復することできる。n型クラッド層14cは、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。n型クラッド層14cをGaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
n型クラッド層14cの膜厚は、特に限定されないが、好ましくは5〜500nmの範囲であり、より好ましくは5〜100nmの範囲である。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020/cmの範囲が好ましく、より好ましくは1×1018〜1×1019/cmの範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
また、本実施形態のn型半導体層14を構成する下地層14a、n型コンタクト層14b、n型クラッド層14cの各層は、図3(a)および図3(b)に示すバッファ層12の間隙12bが受け継がれているものである。また、n型半導体層14を構成する下地層14a、n型コンタクト層14b、n型クラッド層14cの各層は、バッファ層12と同様に、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に、基板11の表面に対して略垂直方向に形成された六角形状又は三角形状の間隙を有するものである。
また、n型半導体層14を構成する柱状結晶においても、バッファ層12と同様に、天面が(3×1)又は(6×2)再配列構造を有するものであることが好ましい。
また、n型半導体層14は、発光層15からの発光波長が400nm〜500nmである場合には、発光層15からの発光波長以上の厚みを有するものであることが好ましい。n型半導体層14の厚みが発光層15からの発光波長未満である場合、発光層15からの光が、n型半導体層14を構成する間隙によって効率よく反射されない場合があるため好ましくない。また、n型半導体層14の厚みは、10μm以下であることが好ましい。n型半導体層14の厚みが10μmを超えると、n型半導体層14の形成に要する時間が長時間となるため好ましくない。また、n型半導体層14の厚みが10μmを超えると、n型半導体層14を構成する柱状結晶の形状が、基板11の表面から遠ざかるに従って基板11の表面に水平な方向に徐々に拡幅されたものとなり、間隙が充填されて消失し、発光層15からの光を反射する間隙の密度が小さくなってしまうという不都合が生じる。
また、n型半導体層14は、発光層15から出射される光を透過するIII族窒化物半導体材料からなり、発光層15を構成するIII族窒化物半導体よりも屈折率の大きい材料で形成されていることが好ましい。
<発光層>
本実施形態において、発光層15は、基板11の表面方向に発達した連続性のあるIII族窒化物半導体の結晶からなる。発光層15は、n型半導体層14の表面に露出している間隙を天蓋の如く覆うように形成されることにより、バッファ層12およびn型半導体層14と比較して大きな平面積を有するものとされている。
発光層15は、例えば、インジウム(In)組成を相違する複数の相(phase)を従属的に含む窒化ガリウム・インジウム(GaIn1−XN:0<X<1)などから構成できる。また、発光層15は、窒素とは別のV族元素であるリン(元素記号:P)や砒素(元素記号:As)を含む窒化リン化ガリウム・インジウム(GaIn1−X1−Y:0<X<1,0<Y<1)などから構成されていてもよい。
また、発光層15は、数量的に単一な第1又は第2の伝導形の単一の層から構成しても構わない。さらに、発光層15は、井戸(well)層を含む単一量子井戸構造(英略称:SQW)又は多重量子井戸構造(英略称:MQW)から構成しても構わない。発光層15が多重量子井戸構造である場合、井戸層の数量は、高強度の発光を安定して得る観点から5以上20以下が適する。
本実施形態において、発光層15は、図1に示すように、窒化ガリウム系化合物半導体からなる障壁(barrier)層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層され、且つ、n型半導体層14側及びp型半導体層16側に障壁層15aが配されている。図1に示す例では、発光層15は、6層の障壁層15aと5層の井戸層15bとが交互に繰り返して積層され、発光層15の最上層及び最下層に障壁層15aが配され、各障壁層15a間に井戸層15bが配される構成とされている。
障壁層15aは、井戸層15bよりも大きな禁止幅(バンドギャップエネルギー)を有するIII族窒化物半導体材料から構成することが好ましい。具体的には、例えば、障壁層15aとして、井戸層15bよりもバンドギャップエネルギーが大きいAlGa1−cN(0≦c<0.3)等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
発光層15の膜厚は、1〜500nmの範囲であることが好ましく、100nm前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
<p型半導体層(第2伝導形の第2障壁層)>
本実施形態のp型半導体層16は、図1に示すように、p型クラッド層16aとp型コンタクト層16bとから構成されている。なお、p型コンタクト層がp型クラッド層を兼ねる構成であってもよい。
(p型クラッド層)
p型クラッド層16aとしては、発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AlGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。
p型クラッド層16aのp型ドープ濃度は、1×1018〜1×1021/cmが好ましく、より好ましくは1×1019〜1×1020/cmである。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
(p型コンタクト層)
p型コンタクト層16bは、少なくともAlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
また、p型コンタクト層16bは、p型ドーパントを1×1018〜1×1021/cmの範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cmの範囲である。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
また、本実施形態のp型半導体層16を構成するp型クラッド層16aおよびp型コンタクト層16bは、図3(a)および図3(b)に示すバッファ層12およびn型半導体層14と同様に、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に、基板11の表面に対して略垂直方向に形成された六角形状又は三角形状の間隙を有するものである。
また、p型半導体層16のp型クラッド層16aおよびp型コンタクト層16bを構成する柱状結晶においても、バッファ層12およびn型半導体層14と同様に、天面が(3×1)又は(6×2)再配列構造を有するものであることが好ましい。
例えば、p型半導体層16を、MgをドーピングしたAlGa1−XNからそれぞれなるp型クラッド層16aとp型コンタクト層16bとからなるものとした場合、p型クラッド層16aの膜厚とp型コンタクト層16bの膜厚との合計寸法(p型半導体層16の膜厚)は、0.05μm〜0.5μmとすることが望ましい。p型半導体層16の膜厚が0.05μm未満であると、発光層15に十分なキャリアを注入できない場合がある。また、p型半導体層16の膜厚が0.5μmを超えると、発光層15からの光を吸収してしまう場合があるため、好ましくない。
また、p型半導体層16を、MgをドーピングしたAlGa1−XNからそれぞれなるp型クラッド層16aとp型コンタクト層16bとからなるものとした場合、p型クラッド層16aおよびp型コンタクト層16bのMgのドーピング濃度が5×1020原子/cmを超えることは望ましくない。Mgのドーピング濃度が上記範囲を超えると、p型半導体層16を構成する柱状結晶の合着部に在る粒界にMgが蓄積され、粒界に蓄積したMgを介して発光素子を動作させるための動作電流が漏洩してしまい、光電変換効率に優れる発光素子1を得るに不都合となるからである。
なお、本発明の発光素子1を構成する半導体層20は、上述した実施形態のものに限定されるものではない。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、III族元素としてGaを含有するIII族窒化物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P及びAs等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
<透光性正極>
透光性正極17は、p型半導体層16上に形成された透光性を有する電極である。
透光性正極17の材質としては、特に限定されず、ITO(In−SnO)、AZnO(ZnO−Al)、IZO(In−ZnO)、GZO(ZnO−Ga)等の材料を用いることができる。また、透光性正極17としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17は、p型半導体層16上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
<正極ボンディングパッド>
正極ボンディングパッド18は、図2に示すように透光性正極17上に形成された略円形の電極である。
正極ボンディングパッド18の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
<負極>
負極19は、半導体層20を構成するn型半導体層14のn型コンタクト層14bに接するものである。このため、負極19は、図1および図2に示すように、p型半導体層16、発光層15及びn型半導体層14の一部を除去してn型コンタクト層14bを露出させてなる露出領域14dの上に略円形状に形成されている。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
また、本実施形態においては、柱状結晶の天面が(3×1)又は(6×2)再配列構造を有するn型半導体層14のn型コンタクト層14bを露出させてなる露出領域14d上に、負極19が備えられているので、n型コンタクト層14bがIII族窒化物半導体からなる場合であっても、n型コンタクト層14bと負極19となる金属との反応による窒化物の生成が抑制される。したがって、本実施形態においては、負極19の材料として、Ti、Al、Hfなどの窒化物を形成しやすい金属を用いた場合であっても、接触抵抗の高い窒化物の生成が抑制されて、接触抵抗の小さいオーミック性電極を形成できる。
[発光素子の製造方法]
図1に示す発光素子1を製造するには、まず、基板11上に半導体層20の形成された図4に示す積層半導体10を形成する。
本実施形態においては、基板11上にバッファ層12を成膜する前に、基板11に前処理を施すことが好ましい。基板11に前処理を施すことにより、成膜プロセスが安定する。基板11の前処理は、例えば、スパッタ装置のチャンバ内に基板11を配置し、バッファ層12を形成する前にスパッタする方法によって行うことができる。具体的には、チャンバ内において、基板11をArガスやNガスのプラズマ中に曝す事によって基板11の表面を洗浄することができる。ArガスやNガスなどのプラズマを基板11の表面に作用させることで、基板11表面に付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11の洗浄に作用する。
なお、基板11の前処理は、上述した方法に限定されるものでなく、湿式の方法を用いることができる。
基板11に前処理を行なった後、基板11上に、バッファ層12と、n型半導体層14(下地層14a、n型コンタクト層14b、n型クラッド層14c)とを成膜する。
本実施形態のバッファ層12およびn型半導体層14は、スパッタ法やレーザーアブレーション法やイオンビーム蒸着法などの物理的堆積手段、ハライド(halyde)気相堆積法やハイドライド(hydride)気相堆積法や有機金属化学的気相堆積(英略称:MOCVD)法などの化学的堆積手段、分子線エピタキシャル(英略称:MBE)法などによって形成できる。これらの形成方法の中でも、基板11の表面での成膜原料の拡散性が小さく、柱状結晶112を成長させる際における柱状結晶112の横幅Wの変化が少なく、基板11の表面を底とする深い間隙12bを安定して形成できるスパッタ法や分子線エピタキシャル法などが適する。さらに、スパッタ法は、容易に本実施形態のバッファ層12を形成できるため好ましい。
スパッタ法としては、例えば、高周波マグネトロンスパッタリング法、電子サイクロトロン(ECR)共鳴型スパッタリング法、リアクティブイオンスパッタリング法などを用いることができる。また、スパッタ装置としては、RHEED分析装置を備えたスパッタ装置を用いることが好ましい。RHEED分析装置を備えたスパッタ装置を用いてバッファ層12とn型半導体層14とを連続して形成することで、バッファ層12およびn型半導体層14の再配列構造を確認しつつ、バッファ層12とn型半導体層14を簡便に形成できる。
本実施形態においては、高周波リアクティブイオンスパッタリング法により、基板11上にIII族窒化物半導体層からなるバッファ層12、n型半導体層14の下地層14aとn型コンタクト層14bとを形成する。また、本実施形態において、バッファ層12、下地層14a、n型コンタクト層14bを形成するには、窒素原料を含まないガス雰囲気中でスパッタを行なう初期スパッタ工程と、初期スパッタ工程後に窒素原料を含むガス雰囲気中でスパッタを行なう本スパッタ工程とを行なう。
初期スパッタ工程は、窒素原料を含まないガス雰囲気中でAlやGa等のIII族元素をスパッタリングする工程であり、例えば、ガス雰囲気がArとNとの混合ガスである場合には、ガス雰囲気をArのみとしてIII族元素をスパッタリングする。初期スパッタ工程を行なうことにより、隣接する柱状結晶の側面間に間隙を有し、かつ、互いに合着した柱状結晶が集合してなるIII族窒化物半導体層を形成できる。
初期スパッタ工程を行なう時間、すなわち、スパッタを開始してから窒素原料を含むガス雰囲気とするまでの時間は、スパッタリングされるIII族元素の量が多いほど短時間とされ、少ないほど長時間とされる。具体的には、高周波(RF)スパッタリング法によりIII族窒化物半導体層からなるバッファ層12を形成する場合には、雰囲気ガスをプラズマ化させるために印加する高周波(RF)電力(パワー)を大きくして、スパッタリングされるIII族元素の量を増加させる程、初期スパッタ工程を行なう時間が短時間とされる。
例えば、スパッタ法によりAlNからなるバッファ層12を形成するに際し、金属Alターゲットに印加する高周波(RF)電力を1W/cmとし、ガス雰囲気をArのみとして初期スパッタ工程を行なう場合、初期スパッタ工程を行なう時間は、3秒以上30秒以下であることが望ましい。この場合、初期スパッタ工程を行なう時間が3秒未満であると、AlNの柱状結晶を形成するための成長核を、基板11上に低い密度でしか形成できず、疎らにしか柱状結晶を形成できないため、互いに合着した柱状結晶の集合体からなるバッファ層12を形成できない恐れがある。また、初期スパッタ工程を行なう時間が30秒を超えると、AlNの柱状結晶を形成するための成長核が、基板11上に高い密度で形成されすぎて、間隙が形成されにくくなり、発光層15からの光を反射する間隙の密度が小さくなるため、好ましくない。
また、例えば、基板11としてサファイアからなる基板11を用い、サファイア基板の(0001)表面上に、AlNからなるバッファ層12を堆積する場合、初期スパッタ工程および本スパッタ工程は、以下の条件で行なうことが好ましい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10パスカル(Pa)、(3)印加電力(金属Alのターゲットに印加する電力)=0.1〜10キロワット(kw)。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。また、本スパッタ工程におけるガス雰囲気は、比較的大きな成膜速度が得られるアンモニアを含むものであってもよい。
初期スパッタ工程および本スパッタ工程を上記の条件で行なうことで、基板11上に、図3(a)および図3(b)に示すように、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、柱状結晶112の天面12cが(3×1)又は(6×2)再配列構造を有するAlNからなるバッファ層12が形成される。
また、例えば、スパッタ法によりバッファ層12上にアンドープのGaNからなる下地層14aを形成するに際し、金属Gaターゲットに印加する高周波(RF)電力を1W/cmとし、ガス雰囲気をArのみとして初期スパッタ工程を行なう場合、初期スパッタ工程を行なう時間は、1秒以上60秒以下であることが望ましい。
また、バッファ層12上に、アンドープのGaNからなる下地層14aを堆積する場合、初期スパッタ工程および本スパッタ工程は、以下の条件で行なうことが好ましい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力(金属Gaのターゲットに印加する電力)=0.1〜10kw。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。また、本スパッタ工程におけるガス雰囲気は、比較的大きな成膜速度が得られるアンモニアを含むものであってもよい。
初期スパッタ工程および本スパッタ工程を上記の条件で行なうことで、バッファ層12上に、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、柱状結晶の天面が(3×1)又は(6×2)再配列構造を有するアンドープのGaNからなる下地層14aを効率よく形成できる。
本実施形態においては、バッファ層12の上に、バッファ層12を形成する場合と同様にして下地層14aを形成するので、バッファ層12の内部に存在する間隙12bが、下地層14aの内部に受け継がれる。また、本実施形態においては、柱状結晶112の天面12cが(3×1)又は(6×2)再配列構造を有するバッファ層12の上に、下地層14aを形成するので、下地層14aの結晶性が良好なものとなる。
また、例えば、スパッタ法により下地層14a上にSiドープのGaNからなるn型コンタクト層14bを形成するに際し、金属Gaターゲットに印加する高周波(RF)電力を1W/cmとし、ガス雰囲気をArのみとして初期スパッタ工程を行なう場合、初期スパッタ工程を行なう時間は、1秒以上60秒以下であることが望ましい。
また、下地層14a上にSiドープのGaNからなるn型コンタクト層14bを形成する場合、初期スパッタ工程および本スパッタ工程は、以下の条件で行なうことが好ましい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力(金属Gaのターゲットに印加する電力)=0.1〜10kw。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。また、本スパッタ工程におけるガス雰囲気は、比較的大きな成膜速度が得られるアンモニアを含むものであってもよい。
初期スパッタ工程および本スパッタ工程を上記の条件で行なうことで、下地層14a上に、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、柱状結晶の天面が(3×1)又は(6×2)再配列構造を有するSiドープのGaNからなるn型コンタクト層14bを効率よく形成できる。
本実施形態においては、柱状結晶の天面が(3×1)又は(6×2)再配列構造を有する下地層14aの上に、n型コンタクト層14bを形成することにより、下地層14aの内部に存在する間隙が、n型コンタクト層14bの内部に受け継がれる。
次に、n型半導体層14のn型コンタクト層14b上に、SiドープのInGaNからなるn型半導体層14のn型クラッド層14cを形成する場合について説明する。n型クラッド層14cは、膜厚制御性と結晶性の観点で好ましいMOCVD(有機金属化学気相成長法)法を用いて形成する。
本実施形態においては、nクラッド層14cを成膜する下地となるn型コンタクト層14bが、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に基板11の表面に対して略垂直方向に形成された六角形状又は三角形状の間隙を有するものであるので、nクラッド層14cとして形成される結晶にn型コンタクト層14bを構成する結晶が引き継がれる。したがって、MOCVD法でInGaNを成膜するときの通常の条件で成膜することにより、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に基板11の表面に対して略垂直方向に形成された六角形状又は三角形状の間隙を有するnクラッド層14cを形成できる。
MOCVD法でnクラッド層14cを形成する場合、具体的には、例えば、以下の条件とすることができる。すなわち、TMIとTMGまたはTEGおよびNHを原料とし、キャリアガスとして窒素ガスを用い、温度を600℃〜900℃の範囲とし、圧力を50mbar〜980mbarの範囲とする。
また、nクラッド層14cは、MOCVD法に限らず、スパッタ法を用いて形成してもよい。この場合、初期スパッタ工程および本スパッタ工程は、以下の条件で行なうことが好ましい。(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力=0.1〜10kW。また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。
MOCVD法またはスパッタ法を用い、上記の条件で成膜を行なうことで、n型コンタクト層14b上に、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に基板11の表面に対して略垂直方向に形成された六角形状又は三角形状の間隙を有し、柱状結晶の天面が(3×1)又は(6×2)再配列構造を有するSiドープのInGaNからなるn型クラッド層14cを形成できる。
次に、n型半導体層14のn型クラッド層14c上に、障壁層15aと井戸層15bとからなる発光層15を形成する。発光層15は、膜厚制御性の観点で好ましいMOCVD(有機金属化学気相成長法)法などの化学的気相成長法を用いて形成する。
MOCVD法では、キャリアガスとして水素(H)または窒素(N)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などが用いられる。
次に、高周波リアクティブイオンスパッタリング法により、発光層15上に、p型半導体層16のp型クラッド層16aおよびp型コンタクト層16bを形成する。
本実施形態において、p型半導体層16を形成するには、バッファ層12およびn型半導体層14と同様に、初期スパッタ工程と本スパッタ工程とを行なう。
例えば、スパッタ法により発光層15上にMgドープのAlGaNからなるp型クラッド層16aを形成するに際し、金属Gaターゲットに印加する高周波(RF)電力を1W/cmとし、金属Alターゲットに印加する高周波(RF)電力を1W/cmとし、ガス雰囲気をArのみとして初期スパッタ工程を行なう場合、初期スパッタ工程を行なう時間は、1秒以上60秒以下であることが望ましい。
また、例えば、発光層15上にMgドープのAlGaNからなるp型クラッド層16aを堆積する場合、初期スパッタ工程および本スパッタ工程は、以下の条件で行なうことが好ましい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力(金属Alのターゲットに印加する電力)=0.1〜10kw、(4)印加電力(金属Gaのターゲットに印加する電力)=0.1〜10kw。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。
初期スパッタ工程および本スパッタ工程を上記の条件で行なうことで、発光層15上に、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、柱状結晶の天面が(3×1)又は(6×2)再配列構造を有するMgドープのAlGaNからなるp型クラッド層16aを効率よく形成できる。
例えば、スパッタ法によりp型クラッド層16a上にMgドープのAlGaNからなるp型コンタクト層16bを形成するに際し、金属Gaターゲットおよび金属Alターゲットに印加する高周波(RF)電力を1W/cmとし、ガス雰囲気をArのみとして初期スパッタ工程を行なう場合、初期スパッタ工程を行なう時間は、1秒以上60秒以下であることが望ましい。
また、例えば、p型クラッド層16a上にMgドープのAlGaNからなるp型コンタクト層16bを堆積する場合、初期スパッタ工程および本スパッタ工程は、以下の条件で行なうことが好ましい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力(金属Alのターゲットに印加する電力)=0.1〜10kw、(4)印加電力(金属Gaのターゲットに印加する電力)=0.1〜10kw。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。
初期スパッタ工程および本スパッタ工程を上記の条件で行なうことで、p型クラッド層16a上に、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、柱状結晶の天面が(3×1)又は(6×2)再配列構造を有するAlGaNからなるMgドープのp型コンタクト層16bを効率よく形成できる。
本実施形態においては、柱状結晶の天面が(3×1)又は(6×2)再配列構造を有するp型クラッド層16aの上に、p型コンタクト層16bを形成することにより、p型クラッド層16aの内部に存在する間隙が、p型コンタクト層16bの内部に受け継がれる。
このようにして得られた図4に示す積層半導体10のp型コンタクト層16b上に、フォトリソグラフィー法を用いて透光性正極17および正極ボンディングパッド18を順次形成する。
次いで、透光性正極17および正極ボンディングパッド18の形成された積層半導体10をドライエッチングすることにより、n型コンタクト層14b上の露出領域14dを露出させる。
その後、露出領域14d上に、フォトリソグラフィー法を用いて負極19を形成することにより、図1および図2に示す発光素子1が得られる。
本実施形態の発光素子1は、バッファ層12が、図3(a)および図3(b)に示すように、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶112の集合体からなり、且つ、隣接する柱状結晶112の側面12a間に間隙12bを有するものであるので、発光層15において発生したランダムな方向の光が、バッファ層12の間隙12bで効率よく反射されることによって、基板11の表面に対して垂直に近い方向の光の割合が増加されて、基板11の表面に対して水平な発光素子1と外部との光取り出し界面に入射するものとなる。基板11の表面に対して垂直に近い方向の光は、基板11の表面に対して水平な発光素子1と外部との光取り出し界面から、取り出されやすい光であるため、本実施形態の発光素子1では、発光層15で発生した光が、基板11の表面に対して水平な発光素子1と外部との界面から外部側に効率よく取り出されるものとなる。
また、本実施形態の発光素子1は、n型半導体層14が、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであるので、発光層15において発生したランダムな方向の光が、バッファ層12およびn型半導体層14の間隙で効率よく反射されることの相乗効果によって、基板11の表面に対して垂直に近い方向の光の割合が効果的に増加されて、基板11の表面に対して水平な発光素子1と外部との光取り出し界面に入射するものとなる。したがって、発光層15で発生した光が、発光素子1からより一層効率よく取り出されるものとなる。
さらに、本実施形態の発光素子1は、p型半導体層16が、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであるので、発光層15において発生したランダムな方向の光のうち、基板11側に出射された光がバッファ層12およびn型半導体層14の間隙で反射されることと、基板11と反対側に出射された光がp型半導体層16の間隙で反射されることの相乗効果によって、基板11の表面に対して垂直に近い方向の光の割合が効果的に増加されて、基板11の表面に対して水平な発光素子1と外部との光取り出し界面に入射するものとなる。したがって、発光層15で発生した光が、発光素子1から非常に効率よく取り出されるものとなる。
また、本実施形態の発光素子1では、バッファ層12の柱状結晶112の天面が、(3×1)又は(6×2)再配列構造を有するものであるので、バッファ層12上にスパッタ法によりn型半導体層14の下地層14aを設けることにより、バッファ層12の間隙12bが、下地層14aに受け継がれるものとなり、柱状結晶の側面間に間隙を有する下地層14aをバッファ層12上に容易に形成できる。
また、本実施形態の発光素子1では、n型半導体層14の柱状結晶の天面が、(3×1)又は(6×2)再配列構造を有するものであるので、柱状結晶の天面が窒素リッチな表面である良好な結晶からなるn型半導体層14となる。したがって、良好な結晶性を有するn型半導体層14上に高輝度の発光を呈する発光層15が形成できる。
また、本実施形態の発光素子1では、n型半導体層14のn型コンタクト層14bの柱状結晶の天面が、(3×1)又は(6×2)再配列構造を有するものであるので、n型コンタクト層14b上に接触抵抗の小さなオーミック(Ohmic)性電極を形成することができる。したがって、高輝度で、且つ順方向電圧の低い優れた発光素子1を提供できる。
また、本実施形態の発光素子1では、発光層15が、基板11の表面方向に発達した連続性のあるIII族窒化物半導体の結晶からなり、n型クラッド層14cの表面に露出している間隙を天蓋の如く覆うように形成され、バッファ層12およびn型半導体層14と比較して大きな平面積を有するものであるので、電流を注入した際に発光する面積を大きくすることができ、本実施形態の発光素子1を用いて得られた発光ダイオードの発光出力を向上できる。また、n型クラッド層14cの間隙を天蓋のごとく覆う発光層15上に、p型半導体層16を形成することで、発光層15と連続した膜としてp型半導体層16を形成できるので、電流を平面方向に効率的に広げることが可能となる。
また、本実施形態の発光素子1の製造方法によれば、バッファ層12、n型半導体層14、p型半導体層16をスパッタ法で形成するので、基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するバッファ層12、n型半導体層14、p型半導体層16を有する本実施形態の発光素子1を容易に得ることができる。
また、本実施形態の発光素子1の製造方法において、RHEED分析装置を備えたスパッタ装置を用いて、バッファ層12とn型半導体層14とを連続して形成した場合、再配列構造を確認しつつ、バッファ層12及びn型半導体層14を簡便に形成できる。
また、バッファ層12とn型半導体層14とを連続してスパッタ法で形成することで、バッファ層12の間隙12bを受け継いで生じた間隙を有するn型半導体層14の下地層14aを容易に形成でき、バッファ層12に含まれる間隙12bと平面形状が同じで、且つ、間隙12bの横幅も略同一の間隙12bを有する下地層14aを形成できる。
なお、本実施形態の製造方法では、発光素子1の半導体層20のうち、バッファ層12、n型半導体層14、p型半導体層16をスパッタ法によって形成する方法を例に挙げて説明したが、本発明の製造方法は上述した例に限定されるものではなく、少なくともバッファ層12がスパッタ法によって形成されていればよい。具体的には、例えば、n型半導体層14およびp型半導体層16は、MOCVD(有機金属化学気相成長法)法などの化学的気相成長法を用いて形成されていてもよい。
また、本実施形態では、第1の伝導形をn形、第2の伝導形をp形とした場合を例に挙げて説明したが、本発明は上述した例に限定されるものではなく、第1の伝導形をp形、第2の伝導形をn形としてもよい。第1の伝導形をp形、第2の伝導形をn形とし、第2の障壁層をスパッタ法で形成する場合には、ガス雰囲気がアンモニア(NH)などの水素原子を含む窒素源を含むものであってもよい。
また、本発明のIII族窒化物半導体発光素子は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、HBTやHEMT等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るIII族窒化物半導体発光素子の構造は、これら周知の素子構造を含めて何ら制限されない。
[ランプ]
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
例えば、ランプに用いる蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
図5は、本発明に係るIII族窒化物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図5に示すランプ3は、砲弾型のものであり、図1に示す発光素子1が用いられている。図5に示すように、発光素子1の正極ボンディングパッド(図2に示す符号18参照)がワイヤー33で2本のフレーム31、32の内の一方(図4ではフレーム31)に接着され、発光素子1の負極(図2に示す符号19参照)がワイヤー34で他方のフレーム32に接合されることにより、発光素子1が実装されている。また、発光素子1の周辺は、透明な樹脂からなるモールド35で封止されている。
本発明のランプは、本発明の発光素子が用いられてなるものであるので、優れた発光特性を備えた高輝度のものとなる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
以下、本発明を、実施例を示してより詳細に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
図1および図2に示す発光素子1を以下に示すように製造した。
まず、スパッタ法を用いて、第一のスパッタチャンバ内で、サファイアからなる基板11のc面上に、AlN層からなるバッファ層12を形成し、第二のスパッタチャンバ内で、アンドープのGaN層からなる下地層14aと、SiドープのGaN層からなるnコンタクト層14bとを形成した。
より詳細には、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイアからなる基板11を用意し、湿式の前処理を行わずに第一のスパッタチャンバ内へ導入した。バッファ層12の成膜に使用するスパッタ装置としては、高周波式の電源を持ち、ターゲット内でマグネットを回転させることにより、磁場の掛かる位置を動かすことができる機構を持つものを用いた。
そして、第一のスパッタチャンバ内で基板11を750℃まで加熱し、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を0.08Paに保持して、基板11側に50Wの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。
続いて、アルゴンおよび窒素ガスを導入し、基板11の温度を500℃まで低下させた。
その後、1kWの高周波バイアスを金属Alターゲットに印加し、炉内の圧力を0.5Paに保ち、Arガスを20sccm流通させた条件で、初期スパッタ工程を5秒間行った。
その後、2000Wの高周波バイアスを金属Alターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを15sccm、窒素ガスを5sccm流通させた条件(ガス全体に対する窒素の比は25%)で、基板11上にAlN層からなるバッファ層12を成膜した。成長速度は0.12nm/sであった。なお、ターゲット内のマグネットは、基板11の洗浄の際もバッファ層12の成膜の際も回転させておいた。そして、50nmのAlN層を成膜後、プラズマを立てるのを止めた。
続いて、バッファ層12の成膜された基板11を第二のスパッタチャンバ内に搬送した。下地層14aおよびnコンタクト層14bの成膜に使用するスパッタ装置としては、高周波式の電源を持ち、四角形のGaターゲット内をマグネットがスイープすることで磁場の掛かる位置を動かすことができる機構を持つものを用いた。また、Gaターゲット内に冷媒を流通させるための配管を設置し、配管内に20℃に冷却した冷媒を流通させて、熱によるGaの融解を防いだ。
その後、1kWの高周波バイアスを金属Gaターゲットに印加し、炉内の圧力を0.5Paに保ち、Arガスを20sccm流通させた条件で、初期スパッタ工程を5秒間行った。
その後、バッファ層12の成膜された基板11の設置された第二のスパッタチャンバ内に、アルゴンおよび窒素ガスを導入し、基板11の温度を1000℃まで上昇させた。そして、2000Wの高周波バイアスを金属Gaターゲット側に印加し、炉内の圧力を0.5Paに保ち、Arガスを15sccm、窒素ガスを5sccm流通させた条件(ガス全体に対する窒素の比は25%)で、バッファ層12上にアンドープのGaN層からなる下地層14aを成膜した。成長速度は、おおよそ1nm/sであった。そして、6μmのアンドープのGaN層を成膜後、プラズマを立てるのを止めた。
その後、1kWの高周波バイアスを金属Gaターゲットに印加し、炉内の圧力を0.5Paに保ち、Arガスを20sccm流通させた条件で、初期スパッタ工程を5秒間行った。
続いて、同じ第二のスパッタチャンバ内で、基板11の温度、金属Gaターゲットに印加するパワー、炉内の圧力、ガス雰囲気の各条件を下地層14aの成膜時と同じとしたまま、第二のスパッタチャンバ内に設置したSiターゲットへパワーを導入して、金属Gaターゲットと同時にSiターゲットをスパッタすることによってSiを気相中に取り出し、GaN結晶中にSiをドープした。これにより、1×1019cm−3の電子濃度を持つ2μmのSiドープGaN層からなるnコンタクト層14bを成膜した。成長速度は1nm/secであった。その後、上記の成長方法で作製したnコンタクト層14bまでの各層が形成された基板11を第二のスパッタチャンバから取り出した。
以上の工程により、下から順に、バッファ層12、下地層14a、nコンタクト層14bの形成された基板11を得た。ここで得られたnコンタクト層14bまでの各層が形成された基板11は無色透明のミラー状を呈した。
そして、上記の成長方法で作製した下地層14aを構成するアンドープのGaN層のX線ロッキングカーブ(XRC)測定を行った。この測定は、Cuβ線X線発生源を光源として用い、対称面である(0002)面と非対称面である(10−10)面で行った。一般的に、III族窒化物化合物半導体の場合、(0002)面のXRCスペクトル半値幅は結晶の平坦性(モザイシティ)の指標となり、(10−10)面のXRCスペクトル半値幅は転位密度(ツイスト)の指標となる。
X線ロッキングカーブ(XRC)測定の結果、実施例1の方法で作製した下地層14aは、(0002)面の測定では半値幅20arcsec、(10−10)面では半値幅800arcsecを示した。
また、上記の成長方法で作製したnコンタクト層14bまでの各層が形成された基板11を一般的な断面透過型電子顕微鏡(英略号:TEM)にて観察した。断面からTEMにて観察した結果、バッファ層12からnコンタクト層14bにかけて一様な結晶膜とはなっておらず、バッファ層12からnコンタクト層14bの全ての層が、図3(b)に示すような基板11の表面の垂直方向を長軸方向とした柱状結晶の集合体であって、隣接する柱状結晶の側面間に間隙を有していることが確認できた。また、同じサンプルを平面方向に薄膜化してTEMにて観察した結果、各柱状結晶が、図3(a)に示すような六角柱状であって、六角柱状の柱状結晶が集合して集合体とされていることが確認できた。
更に、上記の成長方法でアンドープのGaN層からなる下地層14aまでの各層が形成された基板11を真空中に導入し、反射式高エネルギー電子線回折(英略号:RHEED)と呼ばれる方法にて下地層14aを構成する結晶の配列を調査した。その結果、下地層14aを構成する柱状結晶の天面が(3×1)又は(6×2)再配列構造を有することが確認できた。
その後、nコンタクト層14bまでの各層が形成された基板11の上に、n型クラッド層14c、発光層15、p型クラッド層16a、p型コンタクト層16bをMOCVD法にて連続して形成した。
まず、nコンタクト層14bまでの各層が形成された基板11を、MOCVDチャンバ内へ搬送した。その後、チャンバ内を窒素で置換した状態で、基板11の温度を1000℃まで上昇させ、nコンタクト層14bの最表面に付着した汚れを昇華させて除去した。昇温中、300℃から原料ガスであるアンモニアの流通を開始した。
その後、炉内の圧力を400mbarとし、基板11の温度を750℃とし、キャリアガスを窒素にした。そして、炉内の圧力と温度が安定するのを待って、バルブを切り替えて、原料であるTEG、TMIの炉内への供給を開始し、SiドープのIn0.01Ga0.99N層からなるn型クラッド層14cの成長を行った。これにより、20nmのSiをドープしたIn0.01Ga0.99N層からなるn型クラッド層14cを形成した。
続いて、n型クラッド層14c上に、GaN層からなる障壁層15aとInGaN層からなる井戸層15bとからなる多重量子井戸構造の発光層15を作製した。多重量子井戸構造の作製にあたっては、SiドープしたInGaN層からなるn型クラッド層14c上に、始めにGaNからなる障壁層15aを形成し、その障壁層15a上にInGaN層からなる井戸層15bを形成した。この構造を5回繰り返し積層したのち、5番目の井戸層15b上に、6番目の障壁層15aを形成し、多重量子井戸構造20の両側が障壁層15aからなる構造とした。
すなわち、n型クラッド層14cの最表面に付着した汚れを除去した後、基板11の温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGのバルブを切り替えてTEGの炉内への供給を行い、GaN層からなる障壁層15aを成長した。これにより、16nmの膜厚を成す障壁層15aを形成した。
その後、基板11の温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGとTMIのバルブを切り替えてTEGとTMIの炉内への供給を行い、In0.2Ga0.8N層からなる井戸層15bを成長した。これにより3nmの膜厚を成すIn0.2Ga0.8N層からなる井戸層15bを形成した。
そして、井戸層15bの成長終了後、再び障壁層15aの成長を行った。このような手順を5回繰り返し、5層の障壁層15aと5層の井戸層15bを作製した。更に、最後の井戸層15b上に障壁層15aを形成して、発光層15とした。
このようにして得られた発光層15上に、引き続きMOCVD法を用いて、MgをドープしたAl0.07Ga0.93N層からなるp型クラッド層16aを作製した。
まず、炉内の圧力を200mbar、基板11の温度を1020℃とし、キャリアガスを窒素から水素に変更した。そして、炉内の圧力と温度が安定するのを待って、TEGとTMAとCpMgのバルブを切り替え、これらの原料の炉内への供給を開始し、MgドープのAl0.07Ga0.93N層からなるp型クラッド層16aの成長を行った。これにより、5nmのMgをドープしたAl0.07Ga0.93N層からなるp型クラッド層16aを形成した。
このようにして得られたp型クラッド層16a上に、MgドープのAl0.02Ga0.98N層からなるp型コンタクト層16bを作製した。
すなわち、温度、圧力、キャリアガスをp型クラッド層16aの成長時と同じに保ったまま、TMAとTMGとCpMgの炉内への供給を開始し、p型コンタクト層16bの成長を行った。CpMgを流通させる量は事前に検討してあり、MgドープAl0.02Ga0.98N層からなるp型コンタクト層16bの正孔濃度が8×1017cm−3となるように調整した。これにより、膜厚0.2μmの膜厚を成すMgドープAl0.02Ga0.98N層からなるp型コンタクト層16bを形成した。
p型コンタクト層16bの成長を終了した後、ヒータを停止して、基板11の温度を室温まで20分をかけて降温した。また、p型コンタクト層16bの成長を終了した直後、NHの流量を1/50に減量してキャリアを水素から窒素に切り替えた。その後950℃にてNHを完全に停止した。そして、基板11の温度が300℃近くまで降温したのを確認して、ロードロックを通じてウェーハをウエーハトレイごと大気中に取り出した。
以上の工程により、図4に示す積層半導体10を得た。得られた積層半導体10は、c面を有するサファイアからなる基板11上に、基板11側から順に、50nmのAlN層からなるバッファ層12、6μmのアンドープGaN層からなる下地層14a、1×1019cm−3の電子濃度を持つ2μmのSiドープGaN層からなるnコンタクト層14b、1×1018cm−3の電子濃度を持つ20nmのIn0.01Ga0.99N層からなるnクラッド層14c、GaN障壁層に始まりGaN障壁層に終わる、層厚を16nmとしたGaNからなる6層の障壁層15aと、層厚を3nmとした5層のノンドープのIn0.2Ga0.8Nからなる井戸層15bとからなる多重量子井戸構造の発光層15、5nmのMgをドープしたAl0.07Ga0.93N層からなるp型クラッド層16a、膜厚0.2μmのMgドープAl0.02Ga0.98N層からなるp型コンタクト層16bを積層した構造を有するものであった。
得られた積層半導体10を構成するp型クラッド層16aおよびp型コンタクト層16bは、p型キャリアを活性化するためのアニール処理を行わなくてもp型を示した。
次に、積層半導体10を用いて図1および図2に示す発光素子1を作製した。
まず、積層半導体10のp型コンタクト層16bの表面上に、公知のフォトリソグラフィーによって、ITOからなる透光性正極17と、その上に透光性正極17の表面側から順にTi、Al、Auを積層した構造を有する正極ボンディングパッド18とを形成し、p側電極とした。
その後、透光性正極17および正極ボンディングパッド18の形成された積層半導体10をドライエッチングすることにより、n型コンタクト層14b上の露出領域14dを露出させた。その後、露出領域14d上に、フォトリソグラフィー法を用いてNi、Al、Ti、及びAuの4層よりなる負極19を形成し、n側電極とすることにより、図1および図2に示す発光素子1を得た。
このようにして得られた発光素子1の基板11の裏側を、研削及び研磨してミラー状の面とし、350μm角の正方形のチップに切断した。その後、得られたチップを各電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、発光ダイオードとした。
この発光ダイオードの正極ボンディングパッド18及び負極19の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性正極17を通して発光状態を観察したところ、発光波長は470nmであり、発光出力は15mWを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
図1は、本発明に係るIII族窒化物半導体発光素子の一例を模式的に示した概略断面図である。 図2は、図1に示すIII族窒化物半導体発光素子の平面構造を示す概略図である。 図3は、本実施形態のバッファ層を構成する結晶構造を模式的に示した概略図であり、図3(a)は平面図であり、図3(b)は図3(a)のA−A’線に対応する断面図である。 図4は、図1に示すIII族窒化物半導体発光素子の製造方法を説明するための図であり、積層半導体を模式的に示した概略断面図である。 図5は、本発明に係るIII族窒化物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。
符号の説明
1…III族窒化物半導体発光素子(発光素子)、3…ランプ、10…積層半導体、11…基板、12…バッファ層(緩衝層)、12a…側面、12b…間隙、14…n型半導体層(第1伝導形の第1障壁層)、14a…下地層、14b…n型コンタクト層、14c…n型クラッド層、15…発光層、16…p型半導体層(第2伝導形の第2障壁層)、16a…p型クラッド層、16b…p型コンタクト層、17…透光性正極、18…正極ボンディングパッド、19…負極、112…柱状結晶。

Claims (9)

  1. 基板と、
    前記基板の表面上に設けられたIII族窒化物半導体材料からなる緩衝層と、
    前記緩衝層上に設けられたIII族窒化物半導体材料からなる第1伝導形の第1障壁層と、
    前記第1障壁層上に設けられたIII族窒化物半導体材料からなる発光層と、
    前記発光層上に設けられたIII族窒化物半導体材料からなる第2伝導形の第2障壁層とを備えてなるIII族窒化物半導体発光素子において、
    前記緩衝層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、
    さらに前記第1障壁層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであることを特徴とするIII族窒化物半導体発光素子。
  2. 前記第2障壁層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであることを特徴とする請求項1に記載のIII族窒化物半導体発光素子。
  3. 前記柱状結晶の天面が、(3×1)又は(6×2)再配列構造を有することを特徴とする請求項1、請求項2のいずれかに記載のIII族窒化物半導体発光素子。
  4. 前記第2障壁層上に、第2伝導形のための電極が備えられていることを特徴とする請求項3に記載のIII族窒化物半導体発光素子。
  5. 前記間隙の密度が1×10 /cm −2 以上1×10 10 /cm −2 以下であることを特徴とする請求項1〜請求項4のいずれかに記載のIII族窒化物半導体発光素子。
  6. 請求項1〜請求項5のいずれかに記載のIII族窒化物半導体発光素子の製造方法であって、
    前記緩衝層をスパッタ法で形成することを特徴とするIII族窒化物半導体発光素子の製造方法。
  7. 前記第1障壁層をスパッタ法で形成することを特徴とする請求項6に記載のIII族窒化物半導体発光素子の製造方法。
  8. 前記発光層をMOCVD法で形成することを特徴とする請求項6または請求項7に記載のIII族窒化物半導体発光素子の製造方法。
  9. 請求項1〜請求項5のいずれかに記載のIII族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
JP2008078292A 2008-03-25 2008-03-25 Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ Expired - Fee Related JP5094493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008078292A JP5094493B2 (ja) 2008-03-25 2008-03-25 Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078292A JP5094493B2 (ja) 2008-03-25 2008-03-25 Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ

Publications (2)

Publication Number Publication Date
JP2009231745A JP2009231745A (ja) 2009-10-08
JP5094493B2 true JP5094493B2 (ja) 2012-12-12

Family

ID=41246782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078292A Expired - Fee Related JP5094493B2 (ja) 2008-03-25 2008-03-25 Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ

Country Status (1)

Country Link
JP (1) JP5094493B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089651A (ja) * 2010-10-19 2012-05-10 Showa Denko Kk Iii族窒化物半導体素子、多波長発光iii族窒化物半導体層及び多波長発光iii族窒化物半導体層の形成方法
WO2014185062A1 (ja) * 2013-05-13 2014-11-20 パナソニック株式会社 二酸化炭素還元装置および二酸化炭素を還元する方法
WO2024075388A1 (ja) * 2022-10-05 2024-04-11 株式会社ジャパンディスプレイ 発光素子および発光素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Iii族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
JP2007103774A (ja) * 2005-10-06 2007-04-19 Showa Denko Kk Iii族窒化物半導体積層構造体およびその製造方法
JP2007235100A (ja) * 2006-01-26 2007-09-13 Matsushita Electric Ind Co Ltd 窒化物半導体素子及びその製造方法
JP2008047763A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ

Also Published As

Publication number Publication date
JP2009231745A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
JP4908381B2 (ja) Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
TWI300245B (ja)
JP4191227B2 (ja) Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
JP5702739B2 (ja) ホウ素導入iii族窒化物発光ダイオード装置
JP5201563B2 (ja) Iii族窒化物半導体発光素子
WO2013005789A1 (ja) 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
JPWO2007129773A1 (ja) Iii族窒化物化合物半導体積層構造体
JP2008047762A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JPWO2015146069A1 (ja) 発光ダイオード素子
JP2009283620A (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
JP5041883B2 (ja) Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP5094493B2 (ja) Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ
JP4974635B2 (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP2009016505A (ja) Iii族窒化物化合物半導体発光素子
JP2005340762A (ja) Iii族窒化物半導体発光素子
JP2008106316A (ja) Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP2008226868A (ja) Iii族窒化物化合物半導体積層構造体
JP2008028385A (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
JP2008098245A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP2007324546A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees