JP5094493B2 - Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ - Google Patents
Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ Download PDFInfo
- Publication number
- JP5094493B2 JP5094493B2 JP2008078292A JP2008078292A JP5094493B2 JP 5094493 B2 JP5094493 B2 JP 5094493B2 JP 2008078292 A JP2008078292 A JP 2008078292A JP 2008078292 A JP2008078292 A JP 2008078292A JP 5094493 B2 JP5094493 B2 JP 5094493B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- group iii
- iii nitride
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
また、III族窒化物半導体発光素子を構成する積層構造体の表面ではなく、サファイア基板の一表面側の表面に、凹凸を有する光取り出し膜を形成することによりLEDの高輝度化を図る技術が開示されている(例えば、特許文献4参照)。
また、本発明のIII族窒化物半導体発光素子を容易に得ることができるIII族窒化物半導体発光素子の製造方法、及び本発明のIII族窒化物半導体発光素子が用いられてなる高輝度のランプを提供することを目的とする。
[1]基板と、前記基板の表面上に設けられたIII族窒化物半導体材料からなる緩衝層と、前記緩衝層上に設けられたIII族窒化物半導体材料からなる第1伝導形の第1障壁層と、前記第1障壁層上に設けられたIII族窒化物半導体材料からなる発光層と、前記発光層上に設けられたIII族窒化物半導体材料からなる第2伝導形の第2障壁層とを備えてなるIII族窒化物半導体発光素子において、前記緩衝層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、さらに前記第1障壁層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであることを特徴とするIII族窒化物半導体発光素子。
[4]前記第2障壁層上に、第2伝導形のための電極が備えられていることを特徴とする[3]に記載のIII族窒化物半導体発光素子。
[5]前記間隙の密度が1×109/cm−2以上1×1010/cm−2以下であることを特徴とする[1]〜[4]のいずれかに記載のIII族窒化物半導体発光素子。
[7]前記第1障壁層をスパッタ法で形成することを特徴とする[6]に記載のIII族窒化物半導体発光素子の製造方法。
[9][1]〜[5]のいずれかに記載のIII族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
屈折率の異なる材料が接触してなる界面に一方の材料側から光が侵入した場合、界面に対する光の角度によって、一方の材料側から侵入した光が一方の材料側に反射されるか、他方の材料の側に取り出されるかが決定される。III族窒化物半導体発光素子の発光層で発生した光が、モールド樹脂などの発光素子の外部と発光素子との界面に入射した場合においては、光と界面との角度が小さい(言い換えると、光の入射方向が界面と平行に近い)ほど、光が発光素子側に反射されやすく、光と界面との角度が大きい(言い換えると、光の入射方向が界面と垂直に近い)ほど、光が外部側に取り出されやすい。
また、柱状結晶の天面が、(3×1)又は(6×2)再配列構造を有するものとすることで、柱状結晶の天面上に接触抵抗の小さなオーミック(Ohmic)性電極を形成することができるものとなる。したがって、高輝度で、且つ順方向電圧の低い優れたIII族窒化物半導体発光素子を提供できる。
また、本発明のランプは、本発明のIII族窒化物半導体発光素子が用いられてなるものであるので、高輝度のものとなる。
[III族窒化物半導体発光素子]
図1は、本発明に係るIII族窒化物半導体発光素子の一例を模式的に示した概略断面図である。また、図2は、図1に示すIII族窒化物半導体発光素子の平面構造を示す概略図である。
<基板>
本実施形態の発光素子1において、基板11に用いることができる材料としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイアや酸化亜鉛(ZnO)等の酸化物結晶、シリコン(Si)やリン化ガリウム(GaP)等の元素半導体結晶又は化合物半導体結晶、4H又は6H又は3C型の炭化珪素(SiC)等の炭化物結晶、窒化アルミニウム(AlN)等の窒化物半導体結晶などが挙げられる。また、比較的に低温でIII族窒化物半導体を成長させる場合には、ガラスなどの非晶質な材料を基板11として使用してもよい。
また、基板11は、バッファ層12によって反射されずに基板11側へ洩れてくる光を、基板11を透過させて発光素子の外部へ取り出せるように、発光層15から出射される光を透過する禁止帯幅の大きな材料であることが好ましい。
本実施形態の発光素子1においては、基板11上にバッファ層12が成膜されている。図3は、本実施形態のバッファ層を構成する結晶構造を模式的に示した概略図であり、図3(a)は平面図であり、図3(b)は図3(a)のA−A’線に対応する断面図である。図3(a)および図3(b)に示すように、バッファ層12は基板11の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶112の集合体からなる。柱状結晶112は、隣接する柱状結晶112の側面12a間に、基板11の表面に対して略垂直方向に形成された六角形状又は三角形状の間隙12b(図3(a)においては斜線で示す)を有するものである。
このようにバッファ層12中に間隙12bが周期的に配列されていることにより、屈折率の異なる領域が周期的に配列されることになり、フォトニック結晶としての光学的な特性を効果的に発現させることができる。このことにより、発光層15において発生したランダムな方向の光がバッファ層12に反射されることによって、光取り出し界面に対して垂直に近い方向の光の割合がより効果的に増加されて、光取り出し界面に入射するものとなる。したがって、発光層15で発生した光が、発光素子1からより一層効率よく取り出されるものとなる。
なお、バッファ層12を構成する材料としては、一般式AlGaInNで表されるIII族窒化物半導体であれば、どのような材料でも用いることができる。さらに、V族として、AsやPが含有される構成としても良い。また、バッファ層12を、Alを含んだ組成とした場合、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。
また、電気的絶縁性の高いサファイア等の酸化物結晶やAlNなどからなる基板11上にバッファ層12を設ける場合、バッファ層12は、絶縁性の層であっても良いし、n型層であってもよい。
バッファ層12の膜厚が5nm未満であると、間隙12bの深さdが不十分となり、間隙12bによる発光層15からの光の反射効果が十分に得られない場合がある。また、500nmを超える膜厚でバッファ層12を形成した場合、成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層12の厚みが500nmを超えると、バッファ層12を構成する柱状結晶112の形状が、基板11の表面から遠ざかるに従って基板11の表面に水平な方向に徐々に拡幅されたものとなり、間隙12bが充填されて消失し、発光層15からの光を反射する間隙12bの密度が小さくなってしまうという不都合が生じる。
なお、バッファ層12の膜厚についても、上述したような断面TEM分析法により、測定することが可能である。
図1に示すように、半導体層20は、n型半導体層14、発光層15及びp型半導体層16を備えている。
「n型半導体層(第1伝導形の第1障壁層)」
本実施形態のn型半導体層14は、図1に示すように、下地層14aとn型コンタクト層14bとn型クラッド層14cとが、バッファ層12上に順に積層されたものである。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能である。
本実施形態のn型半導体層14の下地層14aは、III族窒化物半導体からなる。下地層14aの材料は、バッファ層12と同じであっても異なっていても構わないが、Gaを含むIII族窒化物半導体、即ちGaN系化合物半導体が好ましく、AlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることがより好ましい。
例えば、基板11およびバッファ層12が導電性を有する場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子1の上下に電極を形成することができる。一方、基板11および/またはバッファ層12として絶縁性の材料を用いる場合には、発光素子1の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板11直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
n型コンタクト層14bは、III族窒化物半導体からなる。n型コンタクト層14bは、下地層14aと同様にAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
また、n型コンタクト層14bには、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm3、好ましくは1×1018〜1×1019/cm3の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。
n型コンタクト層14bと発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を修復することできる。n型クラッド層14cは、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。n型クラッド層14cをGaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020/cm3の範囲が好ましく、より好ましくは1×1018〜1×1019/cm3の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
また、n型半導体層14を構成する柱状結晶においても、バッファ層12と同様に、天面が(3×1)又は(6×2)再配列構造を有するものであることが好ましい。
本実施形態において、発光層15は、基板11の表面方向に発達した連続性のあるIII族窒化物半導体の結晶からなる。発光層15は、n型半導体層14の表面に露出している間隙を天蓋の如く覆うように形成されることにより、バッファ層12およびn型半導体層14と比較して大きな平面積を有するものとされている。
発光層15は、例えば、インジウム(In)組成を相違する複数の相(phase)を従属的に含む窒化ガリウム・インジウム(GaXIn1−XN:0<X<1)などから構成できる。また、発光層15は、窒素とは別のV族元素であるリン(元素記号:P)や砒素(元素記号:As)を含む窒化リン化ガリウム・インジウム(GaXIn1−XNYP1−Y:0<X<1,0<Y<1)などから構成されていてもよい。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInsN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
本実施形態のp型半導体層16は、図1に示すように、p型クラッド層16aとp型コンタクト層16bとから構成されている。なお、p型コンタクト層がp型クラッド層を兼ねる構成であってもよい。
(p型クラッド層)
p型クラッド層16aとしては、発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。
p型コンタクト層16bは、少なくともAleGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
また、p型半導体層16のp型クラッド層16aおよびp型コンタクト層16bを構成する柱状結晶においても、バッファ層12およびn型半導体層14と同様に、天面が(3×1)又は(6×2)再配列構造を有するものであることが好ましい。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式AlXGaYInZN1−AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、III族元素としてGaを含有するIII族窒化物半導体は、Al、GaおよびIn以外に他のIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P及びAs等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
透光性正極17は、p型半導体層16上に形成された透光性を有する電極である。
透光性正極17の材質としては、特に限定されず、ITO(In2O3−SnO2)、AZnO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−Ga2O3)等の材料を用いることができる。また、透光性正極17としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17は、p型半導体層16上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
正極ボンディングパッド18は、図2に示すように透光性正極17上に形成された略円形の電極である。
正極ボンディングパッド18の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
負極19は、半導体層20を構成するn型半導体層14のn型コンタクト層14bに接するものである。このため、負極19は、図1および図2に示すように、p型半導体層16、発光層15及びn型半導体層14の一部を除去してn型コンタクト層14bを露出させてなる露出領域14dの上に略円形状に形成されている。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
図1に示す発光素子1を製造するには、まず、基板11上に半導体層20の形成された図4に示す積層半導体10を形成する。
本実施形態のバッファ層12およびn型半導体層14は、スパッタ法やレーザーアブレーション法やイオンビーム蒸着法などの物理的堆積手段、ハライド(halyde)気相堆積法やハイドライド(hydride)気相堆積法や有機金属化学的気相堆積(英略称:MOCVD)法などの化学的堆積手段、分子線エピタキシャル(英略称:MBE)法などによって形成できる。これらの形成方法の中でも、基板11の表面での成膜原料の拡散性が小さく、柱状結晶112を成長させる際における柱状結晶112の横幅Wの変化が少なく、基板11の表面を底とする深い間隙12bを安定して形成できるスパッタ法や分子線エピタキシャル法などが適する。さらに、スパッタ法は、容易に本実施形態のバッファ層12を形成できるため好ましい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10パスカル(Pa)、(3)印加電力(金属Alのターゲットに印加する電力)=0.1〜10キロワット(kw)。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N2)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。また、本スパッタ工程におけるガス雰囲気は、比較的大きな成膜速度が得られるアンモニアを含むものであってもよい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力(金属Gaのターゲットに印加する電力)=0.1〜10kw。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N2)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。また、本スパッタ工程におけるガス雰囲気は、比較的大きな成膜速度が得られるアンモニアを含むものであってもよい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力(金属Gaのターゲットに印加する電力)=0.1〜10kw。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N2)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。また、本スパッタ工程におけるガス雰囲気は、比較的大きな成膜速度が得られるアンモニアを含むものであってもよい。
MOCVD法でnクラッド層14cを形成する場合、具体的には、例えば、以下の条件とすることができる。すなわち、TMIとTMGまたはTEGおよびNH3を原料とし、キャリアガスとして窒素ガスを用い、温度を600℃〜900℃の範囲とし、圧力を50mbar〜980mbarの範囲とする。
また、nクラッド層14cは、MOCVD法に限らず、スパッタ法を用いて形成してもよい。この場合、初期スパッタ工程および本スパッタ工程は、以下の条件で行なうことが好ましい。(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力=0.1〜10kW。また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N2)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。
本実施形態において、p型半導体層16を形成するには、バッファ層12およびn型半導体層14と同様に、初期スパッタ工程と本スパッタ工程とを行なう。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力(金属Alのターゲットに印加する電力)=0.1〜10kw、(4)印加電力(金属Gaのターゲットに印加する電力)=0.1〜10kw。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N2)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。
(1)基板の温度=400〜900℃、(2)圧力=0.05〜10Pa、(3)印加電力(金属Alのターゲットに印加する電力)=0.1〜10kw、(4)印加電力(金属Gaのターゲットに印加する電力)=0.1〜10kw。
また、本スパッタ工程におけるガス雰囲気は、アルゴン(Ar)と窒素(N2)との混合ガスであって、ガスの合計の流量に占める窒素の体積分率が50%以下である混合ガス雰囲気であることが好ましい。
次いで、透光性正極17および正極ボンディングパッド18の形成された積層半導体10をドライエッチングすることにより、n型コンタクト層14b上の露出領域14dを露出させる。
その後、露出領域14d上に、フォトリソグラフィー法を用いて負極19を形成することにより、図1および図2に示す発光素子1が得られる。
また、バッファ層12とn型半導体層14とを連続してスパッタ法で形成することで、バッファ層12の間隙12bを受け継いで生じた間隙を有するn型半導体層14の下地層14aを容易に形成でき、バッファ層12に含まれる間隙12bと平面形状が同じで、且つ、間隙12bの横幅も略同一の間隙12bを有する下地層14aを形成できる。
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
(実施例1)
図1および図2に示す発光素子1を以下に示すように製造した。
まず、スパッタ法を用いて、第一のスパッタチャンバ内で、サファイアからなる基板11のc面上に、AlN層からなるバッファ層12を形成し、第二のスパッタチャンバ内で、アンドープのGaN層からなる下地層14aと、SiドープのGaN層からなるnコンタクト層14bとを形成した。
そして、第一のスパッタチャンバ内で基板11を750℃まで加熱し、窒素ガスを15sccmの流量で導入した後、チャンバ内の圧力を0.08Paに保持して、基板11側に50Wの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。
その後、1kWの高周波バイアスを金属Alターゲットに印加し、炉内の圧力を0.5Paに保ち、Arガスを20sccm流通させた条件で、初期スパッタ工程を5秒間行った。
その後、1kWの高周波バイアスを金属Gaターゲットに印加し、炉内の圧力を0.5Paに保ち、Arガスを20sccm流通させた条件で、初期スパッタ工程を5秒間行った。
続いて、同じ第二のスパッタチャンバ内で、基板11の温度、金属Gaターゲットに印加するパワー、炉内の圧力、ガス雰囲気の各条件を下地層14aの成膜時と同じとしたまま、第二のスパッタチャンバ内に設置したSiターゲットへパワーを導入して、金属Gaターゲットと同時にSiターゲットをスパッタすることによってSiを気相中に取り出し、GaN結晶中にSiをドープした。これにより、1×1019cm−3の電子濃度を持つ2μmのSiドープGaN層からなるnコンタクト層14bを成膜した。成長速度は1nm/secであった。その後、上記の成長方法で作製したnコンタクト層14bまでの各層が形成された基板11を第二のスパッタチャンバから取り出した。
X線ロッキングカーブ(XRC)測定の結果、実施例1の方法で作製した下地層14aは、(0002)面の測定では半値幅20arcsec、(10−10)面では半値幅800arcsecを示した。
まず、nコンタクト層14bまでの各層が形成された基板11を、MOCVDチャンバ内へ搬送した。その後、チャンバ内を窒素で置換した状態で、基板11の温度を1000℃まで上昇させ、nコンタクト層14bの最表面に付着した汚れを昇華させて除去した。昇温中、300℃から原料ガスであるアンモニアの流通を開始した。
その後、炉内の圧力を400mbarとし、基板11の温度を750℃とし、キャリアガスを窒素にした。そして、炉内の圧力と温度が安定するのを待って、バルブを切り替えて、原料であるTEG、TMIの炉内への供給を開始し、SiドープのIn0.01Ga0.99N層からなるn型クラッド層14cの成長を行った。これにより、20nmのSiをドープしたIn0.01Ga0.99N層からなるn型クラッド層14cを形成した。
その後、基板11の温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGとTMIのバルブを切り替えてTEGとTMIの炉内への供給を行い、In0.2Ga0.8N層からなる井戸層15bを成長した。これにより3nmの膜厚を成すIn0.2Ga0.8N層からなる井戸層15bを形成した。
まず、炉内の圧力を200mbar、基板11の温度を1020℃とし、キャリアガスを窒素から水素に変更した。そして、炉内の圧力と温度が安定するのを待って、TEGとTMAとCp2Mgのバルブを切り替え、これらの原料の炉内への供給を開始し、MgドープのAl0.07Ga0.93N層からなるp型クラッド層16aの成長を行った。これにより、5nmのMgをドープしたAl0.07Ga0.93N層からなるp型クラッド層16aを形成した。
すなわち、温度、圧力、キャリアガスをp型クラッド層16aの成長時と同じに保ったまま、TMAとTMGとCp2Mgの炉内への供給を開始し、p型コンタクト層16bの成長を行った。Cp2Mgを流通させる量は事前に検討してあり、MgドープAl0.02Ga0.98N層からなるp型コンタクト層16bの正孔濃度が8×1017cm−3となるように調整した。これにより、膜厚0.2μmの膜厚を成すMgドープAl0.02Ga0.98N層からなるp型コンタクト層16bを形成した。
まず、積層半導体10のp型コンタクト層16bの表面上に、公知のフォトリソグラフィーによって、ITOからなる透光性正極17と、その上に透光性正極17の表面側から順にTi、Al、Auを積層した構造を有する正極ボンディングパッド18とを形成し、p側電極とした。
その後、透光性正極17および正極ボンディングパッド18の形成された積層半導体10をドライエッチングすることにより、n型コンタクト層14b上の露出領域14dを露出させた。その後、露出領域14d上に、フォトリソグラフィー法を用いてNi、Al、Ti、及びAuの4層よりなる負極19を形成し、n側電極とすることにより、図1および図2に示す発光素子1を得た。
この発光ダイオードの正極ボンディングパッド18及び負極19の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.0Vであった。また、p側の透光性正極17を通して発光状態を観察したところ、発光波長は470nmであり、発光出力は15mWを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
Claims (9)
- 基板と、
前記基板の表面上に設けられたIII族窒化物半導体材料からなる緩衝層と、
前記緩衝層上に設けられたIII族窒化物半導体材料からなる第1伝導形の第1障壁層と、
前記第1障壁層上に設けられたIII族窒化物半導体材料からなる発光層と、
前記発光層上に設けられたIII族窒化物半導体材料からなる第2伝導形の第2障壁層とを備えてなるIII族窒化物半導体発光素子において、
前記緩衝層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有し、
さらに前記第1障壁層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであることを特徴とするIII族窒化物半導体発光素子。 - 前記第2障壁層が、前記基板の表面の垂直方向を長軸方向とした略六角柱状の柱状結晶の集合体からなり、且つ、隣接する柱状結晶の側面間に間隙を有するものであることを特徴とする請求項1に記載のIII族窒化物半導体発光素子。
- 前記柱状結晶の天面が、(3×1)又は(6×2)再配列構造を有することを特徴とする請求項1、請求項2のいずれかに記載のIII族窒化物半導体発光素子。
- 前記第2障壁層上に、第2伝導形のための電極が備えられていることを特徴とする請求項3に記載のIII族窒化物半導体発光素子。
- 前記間隙の密度が1×10 9 /cm −2 以上1×10 10 /cm −2 以下であることを特徴とする請求項1〜請求項4のいずれかに記載のIII族窒化物半導体発光素子。
- 請求項1〜請求項5のいずれかに記載のIII族窒化物半導体発光素子の製造方法であって、
前記緩衝層をスパッタ法で形成することを特徴とするIII族窒化物半導体発光素子の製造方法。 - 前記第1障壁層をスパッタ法で形成することを特徴とする請求項6に記載のIII族窒化物半導体発光素子の製造方法。
- 前記発光層をMOCVD法で形成することを特徴とする請求項6または請求項7に記載のIII族窒化物半導体発光素子の製造方法。
- 請求項1〜請求項5のいずれかに記載のIII族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078292A JP5094493B2 (ja) | 2008-03-25 | 2008-03-25 | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078292A JP5094493B2 (ja) | 2008-03-25 | 2008-03-25 | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231745A JP2009231745A (ja) | 2009-10-08 |
JP5094493B2 true JP5094493B2 (ja) | 2012-12-12 |
Family
ID=41246782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008078292A Expired - Fee Related JP5094493B2 (ja) | 2008-03-25 | 2008-03-25 | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5094493B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012089651A (ja) * | 2010-10-19 | 2012-05-10 | Showa Denko Kk | Iii族窒化物半導体素子、多波長発光iii族窒化物半導体層及び多波長発光iii族窒化物半導体層の形成方法 |
WO2014185062A1 (ja) * | 2013-05-13 | 2014-11-20 | パナソニック株式会社 | 二酸化炭素還元装置および二酸化炭素を還元する方法 |
WO2024075388A1 (ja) * | 2022-10-05 | 2024-04-11 | 株式会社ジャパンディスプレイ | 発光素子および発光素子の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4613373B2 (ja) * | 1999-07-19 | 2011-01-19 | ソニー株式会社 | Iii族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法 |
JP2007103774A (ja) * | 2005-10-06 | 2007-04-19 | Showa Denko Kk | Iii族窒化物半導体積層構造体およびその製造方法 |
JP2007235100A (ja) * | 2006-01-26 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 窒化物半導体素子及びその製造方法 |
JP2008047763A (ja) * | 2006-08-18 | 2008-02-28 | Showa Denko Kk | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
-
2008
- 2008-03-25 JP JP2008078292A patent/JP5094493B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009231745A (ja) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI413279B (zh) | Iii族氮化物半導體發光元件及其製造方法、以及燈 | |
JP4908381B2 (ja) | Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
TWI300245B (ja) | ||
JP4191227B2 (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
JP5702739B2 (ja) | ホウ素導入iii族窒化物発光ダイオード装置 | |
JP5201563B2 (ja) | Iii族窒化物半導体発光素子 | |
WO2013005789A1 (ja) | 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子 | |
JPWO2007129773A1 (ja) | Iii族窒化物化合物半導体積層構造体 | |
JP2008047762A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JPWO2015146069A1 (ja) | 発光ダイオード素子 | |
JP2009283620A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP4959184B2 (ja) | 窒化物系半導体発光素子の製造方法 | |
JP5041883B2 (ja) | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法 | |
JP2008047763A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP5094493B2 (ja) | Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ | |
JP4974635B2 (ja) | Iii族窒化物化合物半導体積層構造体の成膜方法 | |
JP2009016505A (ja) | Iii族窒化物化合物半導体発光素子 | |
JP2005340762A (ja) | Iii族窒化物半導体発光素子 | |
JP2008106316A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2008135463A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2008226868A (ja) | Iii族窒化物化合物半導体積層構造体 | |
JP2008028385A (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 | |
JP2008098245A (ja) | Iii族窒化物化合物半導体積層構造体の成膜方法 | |
JP2007324546A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
JP2005252086A (ja) | 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120918 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |