JP2008047762A - Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ - Google Patents

Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ Download PDF

Info

Publication number
JP2008047762A
JP2008047762A JP2006223260A JP2006223260A JP2008047762A JP 2008047762 A JP2008047762 A JP 2008047762A JP 2006223260 A JP2006223260 A JP 2006223260A JP 2006223260 A JP2006223260 A JP 2006223260A JP 2008047762 A JP2008047762 A JP 2008047762A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
compound semiconductor
nitride compound
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006223260A
Other languages
English (en)
Inventor
Hisayuki Miki
久幸 三木
Kenzo Hanawa
健三 塙
Yasumasa Sasaki
保正 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006223260A priority Critical patent/JP2008047762A/ja
Priority to PCT/JP2007/065902 priority patent/WO2008020599A1/ja
Priority to KR1020097002962A priority patent/KR20090048590A/ko
Priority to US12/373,655 priority patent/US8227284B2/en
Priority to TW096130186A priority patent/TWI408733B/zh
Priority to CN200780030345XA priority patent/CN101506946B/zh
Priority to EP07792537.8A priority patent/EP2056339B1/en
Publication of JP2008047762A publication Critical patent/JP2008047762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

【課題】生産性に優れるとともに、優れた発光特性を備えたＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプを提供する。
【解決手段】基板１１上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含む製造方法であり、基板１１とスパッタターゲットとを対向して配置するとともに、基板１１とスパッタターゲットとの間隔を２０〜１００ｍｍの範囲とする。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に好適に用いられるＩＩＩ族窒化物化合物半導体発光素子の製造方法に関し、特に、結晶性の良好なＩＩＩ族窒化物化合物半導体結晶を基板上にエピタキシャル成長させることが可能なＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプに関する。
ＩＩＩ族窒化物半導体発光素子は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、ＬＥＤやＬＤ等の発光素子として用いられている。
また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体発光素子は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
このようなＩＩＩ族窒化物化合物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、ＭＯＣＶＤ法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で分解することにより、結晶を成長させる方法である。
従来、ＩＩＩ−Ｖ族化合物半導体の単結晶ウェーハとしては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア（Ａｌ２Ｏ３）基板上に窒化ガリウム（ＧａＮ）を成長させた場合、両者の間には１６％の格子不整合が存在し、ＳｉＣ基板上に窒化ガリウムを成長させた場合には、両者の間に６％の格子不整合が存在する。
一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。
そこで、有機金属化学気相成長（ＭＯＣＶＤ）法により、サファイア単結晶基板もしくはＳｉＣ単結晶基板の上に、ＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際、基板上に、まず、窒化アルミニウム（ＡｌＮ）やＡｌＧａＮからなる低温バッファ層と呼ばれる層を積層し、その上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が提案されており、一般に行われている（例えば、特許文献１、２）。
一方、ＩＩＩ族窒化物化合物半導体結晶をスパッタによって製造する研究も行われており、例えば、Ｎ２ガスを用いた高周波マグネトロンスパッタリングにより、Ｓｉの（１００）面、及びＡｌ２Ｏ３の（０００１）面上にＧａＮ膜を成膜する方法が提案されている（例えば、非特許文献１）。非特許文献１に記載の方法では、成膜の条件として、全ガス圧力を２ｍＴｏｒｒ、投入電力を１００Ｗとし、基板温度をＲＴ〜９００℃まで変化させており、また、スパッタ装置として、ターゲットと基板とを対向させたものが用いられている。
また、カソードとターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入れた装置を用いてＧａＮを成膜する方法が提案されている（例えば、非特許文献２）。非特許文献２に記載の方法では、成膜条件として、Ｎ２ガス中で圧力を０．６７Ｐａとし、基板温度を８４〜６００℃とし、投入電力を１５０Ｗ、基板とターゲットとの間の距離を８０ｍｍとしている。
また、ターゲット同士を向かい合わせた対面カソードと呼ばれる方式で、基板上にＡｌＮを成膜する方法が提案されている（例えば、非特許文献３）。
また、ＤＣマグネトロンスパッタリング法を用いて、基板上にＡｌＮを成膜する方法が提案されている（例えば、非特許文献４）。非特許文献４に記載の方法では、基板とターゲットとを対向させ、ＡｒとＮ２の混合ガス雰囲気中でスパッタを行なっており、成膜条件として、圧力を０．２〜０．８Ｐａの範囲、基板とターゲットとの距離を６０〜１８０ｍｍの間で変化させている。
また、バッファ層としてＡｌＮ等の層をＭＯＣＶＤ以外の方法で成膜し、その上に成膜される層をＭＯＣＶＤ法で成膜する方法に関し、例えば、高周波スパッタで成膜したバッファ層上に、ＭＯＣＶＤ法で同じ組成の結晶を成長させる方法が提案されている（例えば、特許文献３）。しかしながら、特許文献３に記載の方法では、安定して良好な結晶を得ることができないという問題がある（特許文献４、５を参照）。
そこで、安定して良好な結晶を得るため、例えば、バッファ層成長後にアンモニアと水素からなる混合ガス中でアニールする方法（例えば、特許文献４）や、バッファ層を４００℃以上の温度でＤＣスパッタにより成膜する方法（例えば、特許文献５）が提案されている。
また、特許文献４及び５に記載の方法では、基板材料として、サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、ＩＩＩ族窒化物系化合物半導体単結晶等が用いられ、中でもサファイアのａ面基板が好適とされている。
特許第３０２６０８７号公報 特開平４−２９７０２３号公報 特公平５−８６６４６号公報 特許第３４４０８７３号公報 特許第３７００４９２号公報 牛玖 由紀子（Ｙ．ＵＳＨＩＫＵ）他、「２１世紀連合シンポジウム論文集」、Ｖｏｌ．２ｎｄ、ｐ２９５（２００３）、 ティー・キクマ（Ｔ．Ｋｉｋｕｍａ）他、「バキューム（Ｖａｃｕｕｍ）」、Ｖｏｌ．６６、Ｐ２３３（２００２） キクオ・トミナガ（Ｋｉｋｕｏ Ｔｏｍｉｎａｇａ）他、「ジャパニーズ・ジャーナル・オブ・アプライド・オブ・フィジックス（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）」、Ｖｏｌ．２８、ｐ７（１９８９） エム・イシハラ（Ｍ．Ｉｓｈｉｈａｒａ）他、「スィン・ソリッド・フィルム（Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ）」、ｖｏｌ．３１６、ｐ１５２（１９９８）
しかしながら、本出願人等が鋭意実験、検討を行なった結果、特許文献４及び５に記載の条件で成膜を行なった場合でも、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体を、安定して良好な結晶で得ることができないことが明らかとなった。即ち、特許文献４、５に記載の方法では、スパッタ法で成膜されたバッファ層上にＭＯＣＶＤ法によってＧａＮ層を成膜している。スパッタ法によってバッファ層を成膜した場合、成膜速度が速い反面、成膜条件によっては、結晶性に劣るバッファ層となる場合がある。このような結晶性の低いバッファ層上に、ＭＯＣＶＤ法によってＧａＮ層を成長させると、ＧａＮ層の結晶性が大幅に低下する虞があった。
また、非特許文献１、２に記載の条件を用いて、スパッタ法でＧａＮ層を成膜した場合であっても、バッファ層上に結晶性の良好なＧａＮ層を形成するのが困難であるという問題があった。
本発明は上記課題に鑑みてなされたものであり、均一性の良好なＩＩＩ族窒化物化合物半導体からなる結晶膜を、安定して短時間で形成することができ、生産性に優れるとともに、優れた発光特性を備えたＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。
即ち、本発明は以下に関する。
［１］ 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記基板とスパッタターゲットとを対向して配置するとともに、前記基板と前記スパッタターゲットとの間隔を２０〜１００ｍｍの範囲としたことを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［２］ 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記半導体層を成膜する際にスパッタターゲットに印加するパワーを、高周波方式、又はパルスＤＣ方式によって印加することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［３］ 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記半導体層を成膜する際、予め、スパッタに用いるチャンバ内の真空度を１．０×１０−３Ｐａ以下とした後、前記チャンバ内に原料を供給することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［４］基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記基板とスパッタターゲットとの位置関係を対面式としたことを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［５］ 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記半導体層を成膜する際、スパッタターゲットに対し、磁場を回転させるか、又は磁場を揺動させることを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［６］ 窒化物原料をリアクタ内に流通させるリアクティブスパッタ法によって前記半導体層を成膜することを特徴とする［１］〜［５］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［７］ 前記窒化物原料として窒素を用いることを特徴とする［６］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［８］ 前記基板と前記半導体層との間に、柱状結晶からなるバッファ層を形成することを特徴とする［１］〜［７］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［９］ 前記バッファ層を、スパッタ法で形成することを特徴とする［８］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１０］ 前記バッファ層を、ＩＩＩ族元素としてＡｌを含有するＩＩＩ族窒化物化合物で形成することを特徴とする［８］又は［９］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１１］ 前記バッファ層を、ＡｌＮで形成することを特徴とする［１０］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１２］ 前記バッファ層を、前記基板の表面の少なくとも９０％以上を覆うように形成することを特徴とする［８］〜［１１］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１３］ 前記バッファ層を構成する柱状結晶の幅が０．１〜１００ｎｍの範囲であることを特徴とする［８］〜［１２］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１４］ 前記バッファ層の膜厚が１０〜５００ｎｍの範囲であることを特徴とする［８］〜［１３］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１５］ 前記バッファ層をＡｌＮで形成するとともに、ＩＩＩ族窒化物化合物からなる前記半導体層をＧａＮで形成することを特徴とする［８］〜［１４］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１６］ 前記基板にサファイアを用いることを特徴とする［１］〜［１５］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１７］ 上記［１］〜［１６］の何れかに記載の製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子。
［１８］ 上記［１７］に記載のＩＩＩ族窒化物化合物半導体発光素子が用いられてなるランプ。
本発明のＩＩＩ族窒化物化合物半導体発光素子の製造方法によれば、上記構成により、均一性の良好な結晶膜を、スパッタ法によって短時間で形成することができる。これにより、結晶性の良好なＩＩＩ族窒化物化合物半導体層を、安定して形成することが可能となる。従って、生産性に優れるとともに、優れた発光特性を備えたＩＩＩ族窒化物化合物半導体発光素子が得られる。
以下に、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプの一実施形態について、図１〜７を適宜参照しながら説明する。
本実施形態のＩＩＩ族窒化物化合物半導体発光素子（以下、発光素子と略称することがある）の製造方法は、基板上に、少なくともスパッタ法を用いてＩＩＩ族窒化物化合物半導体からなる半導体層を成膜する方法であって、ＩＩＩ族窒化物化合物半導体としてＧａを含有する化合物を用いる方法である。
本実施形態の製造方法によって得られる発光素子の積層構造を、図１に例示する積層半導体１０を用いて説明する。この積層半導体１０は、基板１１上にＩＩＩ族窒化物化合物からなるバッファ層１２が積層され、該バッファ層１２上に、ｎ型半導体層１４、発光層１５、及びｐ型半導体層１６が順次積層されてなる半導体層２０が形成されている。
そして、本実施形態の積層半導体１０は、図２及び図３に示す例のように、ｐ型半導体層１６上に透光性正極１７が積層され、その上に正極ボンディングパッド１８形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９が積層されてなる発光素子１を構成することができる。
［スパッタ法を用いた半導体層の成膜］
本発明に係る発光素子の製造方法は、上述したように、少なくともスパッタ法を用いて基板１１上に半導体層２０を構成する層を成膜する方法であり、本実施形態では、半導体層２０の内、ｎ型半導体層１４を構成する下地層１４ａ及びｎ型コンタクト層１４ｂを、スパッタ法によって成膜する方法としている。
結晶性に優れたＩＩＩ族窒化物化合物半導体を、スパッタ法を用いて基板上に成膜するためには、よりエネルギーの高い反応種を生成して基板上におけるマイグレーションを活発にする必要があることから、本実施形態では以下に詳述するような方法としている。
本実施形態の製造方法で用いるスパッタ法としては、ＲＦ（高周波）スパッタ法、又はＤＣスパッタ法を用いることにより、スパッタターゲットに対してパワーを印加することが好ましい。
また、一般に、後述するリアクティブスパッタ法を用いた場合には、成膜レートを容易にコントロールできる点から、ＲＦスパッタ法を用いることがより好ましい。
また、ＤＣスパッタ法では、リアクティブスパッタ法を用いる場合、ＤＣで電場を連続してかけた状態にするとスパッタターゲットがチャージアップしてしまい、成膜レートを高くすることが困難になるため、パルス的にバイアスを与えるパルス式ＤＣスパッタ法とすることが好ましい。
また、半導体層をスパッタ法によって成膜する場合、窒化物原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。
また、本実施形態では、スパッタ法で半導体層を成膜する際、金属ターゲット４７に対し、磁場を回転させるか、又は磁場を揺動させることが好ましい。
特に、ＲＦスパッタを用いた場合、チャージアップを回避する方法として、マグネットの位置をターゲット（スパッタターゲット）内で移動させつつ成膜することが好ましい。具体的なマグネットの運動方法は、スパッタ装置の種類によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
図７に例示するスパッタ装置４０では、金属ターゲット（スパッタターゲット）４７の下方（図７の下方）にマグネット４２が配され、該マグネット４２が図示略の駆動装置により、金属ターゲット４７の下方で、ターゲット台４３に沿って揺動する。チャンバ４１には窒素ガス、及びアルゴンガスが供給され、ヒータ４４に取り付けられた基板１１上に、スパッタ法によって半導体層が成膜される。
また、図８に例示するスパッタ装置５０では、金属ターゲット４７の下方（図８の下方）に、楕円形のマグネット５２が配され、このマグネット５２は、金属ターゲット４７が収容される円形のターゲット台５３の中心軸５３ａを回転軸として、金属ターゲット４７の下方で回転する（図８中の矢印Ｒ方向）。
この際、マグネット５２は、該マグネット５２によって発生する磁場でプラズマを閉じ込めた状態で金属ターゲット４７の下方で回転するので、プラズマが金属ターゲット４７表面を周回するような形になり、金属ターゲット４７を満遍無く使用することができる。また、金属ターゲット４７表面が反応生成物によって覆われてしまうのを防止できるので、金属ターゲット４７から基板１１に対して、スパッタ粒子が色々な方向から飛びし、基板１１に効率的に付着するという効果がある。
本実施形態では、スパッタ法を用いた成膜における重要なパラメータとして、炉内の圧力、窒素分圧、成膜レート、基板温度やバイアス等が挙げられる。
本実施形態の製造方法では、半導体層２０を成膜する際、予め、スパッタ装置４０のチャンバ４１内の真空度を１．０×１０−３Ｐａ以下とした後、チャンバ４１内に原料を供給し、成膜することが好ましい。
上記スパッタ装置４０のチャンバ４１内における真空度を上記とすることにより、チャンバ４１内が低圧となり、チャンバ４１内の不純物が低減された状態となる。この状態でチャンバ４１内に原料を供給し、半導体層２０の成膜を行なうことにより、不純物が混入することなく、結晶性の良好な半導体層２０が得られる。
なお、スパッタ法で半導体層２０を成膜する際のチャンバ４１内の圧力は、０．３Ｐａ以上であることが好ましい。チャンバ４１内の圧力を０．３Ｐａ未満とすると、窒素の存在量が小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板１１上に付着する虞がある。また、チャンバ４１内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
また、窒素（Ｎ２）とＡｒの流量に対する窒素流量の比は、Ｎ２が２０％以上９８％以下の範囲であることが好ましい。この範囲を下回る流量比だと、スパッタ金属が金属のまま基板に付着してしまう。また、上記範囲を上回る流量比だと、Ａｒの量が少な過ぎるためにスパッタレートが低下してしまう。
窒素（Ｎ２）とＡｒの流量に対する窒素流量の比は、特に好ましくは、２５％以上９０％以下の範囲である。
本実施形態の製造方法では、上述のように、スパッタ装置のチャンバ内におけるガス中の窒素濃度を高くし、さらに、重量の大きな気体であるＡｒを上記流量比で混合している。チャンバ内のガスが窒素のみの場合だと、金属ターゲット４７を叩く力が弱いために、成膜レートが制限されてしまうところ、本実施形態では、重量の大きなＡｒと上記流量比で混合することにより、成膜レートを向上させるとともに、基板１１上におけるマイグレーションを活発にすることができる。
本実施形態で用いる窒素原料としては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素（Ｎ２）は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を安定性の高いものにする必要がある。
また、窒素（Ｎ２）を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、最も好適な窒素源である。
スパッタ法を用いた成膜の際の成膜レートは、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲とすることが好ましい。成膜レートが０．０１ｎｍ／ｓ未満だと、成膜プロセスが長時間となってしまい、工業生産的に無駄が大きくなる。成膜レートが１０ｎｍ／ｓを超えると、良好な膜を得ることが困難となる。
本実施形態の製造方法では、少なくともスパッタ法を用いて半導体層２０の内、ｎ型半導体層１４を構成する下地層１４ａ及びｎ型コンタクト層１４ｂを成膜するので、成膜レートを高くすることができ、成膜（製造）時間を短縮することが可能となる。製造時間が短縮されることにより、スパッタ装置内のチャンバ内に不純物が入り込むのを最小限に抑制することができる。
基板１１は、湿式の前処理を行うことが望ましい。例えば、シリコンからなる基板１１に対しては、よく知られたＲＣＡ洗浄方法などを行い、表面を水素終端させておくことにより、成膜プロセスが安定する。
また、基板１１は、反応器の中に導入した後、バッファ層１２を形成する前に、スパッタ法等の方法を用いて前処理を行うことができる。具体的には、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を整えることができる。例えば、ＡｒガスやＮ２ガスなどのプラズマを基板１１表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。
本発明者等が鋭意実験、検討を行なったところ、成膜時の基板１１の温度は、室温〜１２００℃の範囲とすることが好ましく、３００〜１０００℃の範囲とすることがより好ましく、５００〜８００℃の範囲とすることが最も好ましい。
基板１１の温度が上記下限未満だと、基板１１上でのマイグレーションが抑制され、結晶性の良いＩＩＩ族窒化物化合物半導体結晶を成膜することができない。基板１１の温度が上記上限を超えると、ＩＩＩ族窒化物化合物半導体結晶が分解する虞がある。
なお、本発明で説明する室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、０〜３０℃の範囲である。
本実施形態の製造方法では、スパッタ法による成膜時の基板１１の温度を上記範囲とし、基板温度を高くすることにより、基板１１に到達した反応種（金属ターゲット４７から取り出された金属）の、結晶表面での運動を活性化することができる。
スパッタ法を用いて混晶を成膜する際には、ターゲットとなる金属を予め金属材料の混合物（必ずしも、合金を形成していなくても構わない）として行う方法もあるし、また、異なる材料からなる２つのターゲットを用意して同時にスパッタする方法としても良い。
例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれば良い。
本実施形態の製造方法では、基板１１と金属ターゲット（スパッタターゲット）４７とを対向して配置するとともに、基板１１と金属ターゲット４７との間隔を２０〜１００ｍｍの範囲とすることが好ましく、３０〜５０ｍｍの範囲がより好ましい。
基板１１と金属ターゲット４７との間隔を上記範囲とすることにより、基板１１に対してより高いエネルギーの反応種が供給され、基板上におけるマイグレーションが活発になり、結晶性に優れたＩＩＩ族窒化物化合物半導体を成膜することが可能となる。
本実施形態の製造方法では、基板１１と金属ターゲット４７との位置関係を対面式とすることが好ましい。
上述したように、スパッタ装置４０のチャンバ４１内におおいて、基板１１をプラズマ中に配置した構成とすることにより、より高いエネルギーが基板１１に供給されるので、基板１１上におけるマイグレーションが活発になり、転位のループ化が容易に進行する。これにより、結晶性に優れたＩＩＩ族窒化物化合物半導体を成膜することができる。
本実施形態の製造方法では、上記条件下において、少なくともスパッタ法を用いて半導体層２０の内、ｎ型半導体層１４を構成する下地層１４ａ及びｎ型コンタクト層１４ｂを成膜することにより、高バイアス、又はパワーが大きい反応種を生成し、また、この反応種を高い運動エネルギーで基板１１へ供給できるので、基板１１上でマイグレーションを生じさせ、転位をループ化させるのが容易になる。これにより、半導体層２０を構成するｎ型半導体層１４の下地層１４ａは、基板１１上に成膜された柱状結晶の集合体であるバッファ層１２の結晶性をそのまま引き継ぐことが無い。従って、成膜効率が高く生産性に優れ、また、結晶性に優れたＩＩＩ族窒化物化合物半導体を成膜することができる。
［発光素子の積層構造］
以下、上述のように、基板１１上に、少なくともスパッタ法を用いて半導体層２０を成膜する本実施形態の製造方法で得られる発光素子１の構成について詳述する。
＜基板＞
本実施形態において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
なお、アンモニアを使用せずにバッファ層を成膜するとともに、アンモニアを使用する方法で後述のｎ型半導体層を構成する下地層を成膜し、さらに、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、本実施形態のバッファ層がコート層としても作用するので、基板の化学的な変質を防ぐ点で効果的である。
また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
＜バッファ層＞
本実施形態の積層半導体１０は、基板１１上に、スパッタ法によってＩＩＩ族窒化物化合物からなるバッファ層１２が成膜されている。バッファ層１２は、スパッタ法により、例えば、金属原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することで成膜される。
本実施形態のＩＩＩ族窒化物化合物半導体発光素子１の積層半導体１０では、基板１１上にＩＩＩ族窒化物化合物半導体結晶をエピタキシャル成長させるに際し、柱状結晶の集合体からなるバッファ層１２を、ＩＩＩ族金属原料と窒素元素を含むガスとをプラズマによって活性化するスパッタ法によって成膜し、その上に、ｎ型半導体層１４を構成する下地層１４ａ、及びｎ型コンタクト層１４ｂをスパッタ法で形成することができる。
ＩＩＩ族窒化物化合物半導体の結晶は、六方晶系の結晶構造を持ち、六角柱を基本とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いた成膜方法によって形成した膜は柱状結晶となりやすい。ここで、本発明で説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、自身は縦断面形状として柱状になっている結晶のことをいう。
図５は、後述する実施例１におけるＩＩＩ族窒化物化合物半導体積層構造体の断面の透過型電子顕微鏡（ＴＥＭ）写真であり、図６は、図５を模式化した図である。バッファ層１２は、図６中に実線で示したような境界によって区切られており、境界と境界の間にある個々の結晶塊は六角形の柱の形状をしている。本発明では、このような結晶形態を柱状結晶の集合体と呼ぶ。なお、図５及び図６から判るように、このような結晶形態は、境界で区切られた層ということもできるが、本発明では、このような層も含めて柱状結晶の集合体として説明する。
上述のような柱状結晶からなるバッファ層１２が基板１１上に成膜された場合には、その上に成膜されるＩＩＩ族窒化物化合物半導体からなる半導体層は、良好な結晶性を持つ結晶膜となる。
バッファ層１２は、基板１１の表面１１ａの少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが好ましい。また、バッファ層１２は、表面１１ａの１００％、即ち、基板１１の表面１１ａ上を隙間無く覆うように形成されていることが最も好ましい。
バッファ層１２が基板１１の表面１１ａを覆う領域が小さくなると、基板１１が大きく露出した状態となり、バッファ層１２上に成膜される下地層１４ａと基板１１上に直接成膜される下地層１４ａとでは格子定数が異なるため、均一な結晶とならず、ヒロックやピットを生じてしまう。
また、バッファ層１２が基板１１の表面１１ａを覆う割合は、図５に示すような断面ＴＥＭ写真から測定することができる。特に、バッファ層１２と下地層１４ａの材料が異なる場合には、ＥＤＳなどを用いて基板１１と該基板１１上の層との界面を、基板１１の表面と平行にスキャンすることにより、バッファ層１２が形成されていない領域の比を見積もることができる。
また、本実施形態では、上述のように、断面ＴＥＭ写真から基板１１の露出した面積を測定しているが、バッファ層１２のみを成膜した試料を用意し、ＡＦＭ等の方法によって基板１１の露出した面積を測定することも可能である。
また、基板１１上にバッファ層１２を形成する際、図１に示す例のように、基板１１の表面１１ａのみを覆うように形成しても良いが、基板１１の表面１１ａ及び側面を覆うように形成しても良い。また、基板１１の表面１１ａ、側面及び裏面を覆うようにして形成しても良い。
バッファ層１２は、柱状結晶の集合体からなることが、バッファ機能の面から好ましい。
ＩＩＩ族窒化物化合物半導体の結晶は、六方晶系の結晶構造を有し、六角柱を基本とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いる成膜方法によって形成された膜は、柱状結晶となりやすい。
このような、柱状結晶からなるバッファ層１２を基板１１上に成膜した場合、バッファ層１２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物化合物半導体は良好な結晶性を持つ結晶膜となる。
また、バッファ層１２は、前記柱状結晶の各々のグレインの幅の平均値が、０．１〜１００ｎｍの範囲とされていることが、バッファ機能の面から好ましく、１〜７０ｎｍの範囲とされていることがより好ましい。
ＩＩＩ族窒化物化合物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。
各柱状結晶のグレインの幅は、断面ＴＥＭ観察などにより容易に測定することが可能である。即ち、図６に示す模式図における各柱状結晶の境界の間隔が、各柱状結晶のグレインの幅である。また、図５に示すＴＥＭ写真でも判るように、各柱状結晶の幅は精密に規定できるものではなく、ある程度の幅の分布を有する。従って、各柱状結晶のグレインの幅が、上記範囲から外れる結晶が例えば数％程度あったとしても、本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、９０％以上が上記範囲に入っていることが好ましい。
結晶のグレインは、上述したように、略柱状の形状をしていることが好ましく、バッファ層１２は、柱状のグレインが集合して層を成していることが望ましい。
ここで、上述したグレインの幅とは、バッファ層１２が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい部分の大きさを言う。
バッファ層１２の膜厚は、１０〜５００ｎｍの範囲とされていることが好ましく、２０〜１００ｎｍの範囲とされていることがより好ましい。
バッファ層１２の膜厚が１０ｎｍ未満だと、上述したようなバッファ機能が充分でなくなる。また、５００ｎｍを超える膜厚でバッファ層１２を形成し場合、コート層としての機能には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞がある。
なお、バッファ層１２の層厚についても、上述した断面ＴＥＭ写真により、容易に測定することが可能である。
バッファ層１２は、Ａｌを含有する組成とされていることが好ましく、ＡｌＮからなる構成とすることが特に好ましい。
また、バッファ層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物化合物半導体であれば、どのような材料でも用いることができる。さらに、Ｖ族として、ＡｓやＰが含有される構成としても良い。
バッファ層１２を、Ａｌを含んだ組成とした場合、中でも、ＧａＡｌＮとすることが好ましく、この際、Ａｌの組成が５０％以上とされていることが好ましい。
また、バッファ層１２は、ＡｌＮからなる構成とすることにより、効率的に柱状結晶集合体とすることができるので、より好ましい。
また、上述したように、バッファ層１２は、基板１１の表面１１ａに加え、側面１１ｂを覆うようにして形成しても良く、さらに、基板１１の裏面１１ｃを覆うようにして形成しても良い。しかしながら、従来の成膜方法でバッファ層を成膜した場合、最大で６回から８回程度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以外の成膜方法としては、基板を保持せずにチャンバ内に設置することにより、基板全面に成膜する方法も考えられるが、基板を加熱する必要がある場合には装置が複雑になる虞がある。
そこで、例えば、基板を揺動させたり又は回転運動させたりすることにより、基板の位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜する方法が考えられる。このような方法とすることにより、基板の表面及び側面を一度の工程で成膜することが可能となり、次いで基板裏面への成膜工程を行うことにより、計２回の工程で基板全面を覆うことが可能となる。
また、成膜材料源が、大きな面積の発生源から生じる構成とし、且つ、材料の発生位置を移動させることにより、基板を移動させずに基板全面に成膜する方法としても良い。このような方法としては、上述したように、マグネットを揺動させたり又は回転運動させたりすることにより、カソードのマグネットの位置をターゲット内で移動させつつ成膜する、ＲＦスパッタ法が挙げられる。また、このようなＲＦスパッタ法で成膜を行なう場合、基板側とカソード側の両方を移動させる方法としても良い。さらに、材料の発生源であるカソードを基板近傍に配することにより、発生するプラズマを基板に対してビーム状に供給するのではなく、基板を包み込むように供給するような構成とすれば、基板表面及び側面の同時成膜が可能となる。
＜半導体層＞
図１に示すように、本実施形態の積層半導体１０は、基板１１上に、上述のようなバッファ層１２を介して、窒化物系化合物半導体からなり、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を備える半導体層２０が積層されている。
そして、ｎ型半導体層１４には、少なくともスパッタ法によって成膜され、ＩＩＩ族窒化物化合物半導体からなる下地層１４ａ及びｎ型コンタクト層１４ｂが備えられており、バッファ層１２上に下地層１４ａが積層されている。
ＩＩＩ族窒化物化合物半導体からなる下地層１４ａの上には、上述したように、図１に示す積層半導体１０のような機能性を持つ結晶積層構造が積層された構成とすることができる。例えば、発光素子のための半導体積層構造を形成する場合、Ｓｉ、Ｇｅ、Ｓｎ等のｎ型ドーパントをドープしたｎ型導電性の層や、マグネシウムなどのｐ型ドーパントをドープしたｐ型導電性の層等を積層して形成することができる。また、材料としては、発光層等にはＩｎＧａＮを用いることができ、クラッド層等にはＡｌＧａＮを用いることができる。このように、下地層１４ａ上に、さらに機能を持たせたＩＩＩ族窒化物半導体結晶層を形成することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作製に用いられる、半導体積層構造を有するウェーハを作製することが出来る。
以下に、積層半導体１０について詳述する。
窒化物系化合物半導体としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
これらの窒化ガリウム系化合物半導体の成長方法は特に限定されず、上述したスパッタ法の他、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
「ｎ型半導体層」
ｎ型半導体層１４は、通常、前記バッファ層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成される。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層、及び／又は、ｎ型クラッド層を兼ねることも可能である。
（下地層）
本実施形態の下地層１４ａはＩＩＩ族窒化物化合物半導体からなり、上述したようなスパッタ法によってバッファ層１２上に積層して成膜される。
下地層１４ａの材料としては、必ずしも基板１１上に成膜されたバッファ層１２と同じである必要はなく、異なる材料を用いても構わないが、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
本発明者等が実験したところ、下地層１４ａに用いる材料として、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が好ましいことが明らかとなった。
前記バッファ層１２をＡｌＮからなる構成とした場合、下地層１４ａは、柱状結晶の集合体であるバッファ層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。転位のループ化を生じやすい材料としては、Ｇａを含むＧａＮ系化合物半導体が挙げられ、特に、ＡｌＧａＮ、又はＧａＮが好適である。
下地層１４ａの膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層１４ａには、必要に応じて、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
基板１１が導電性である場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となる。
ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
基板１１に導電性の基板を用いる場合には、上述したように、下地層１４ａをドーピングして、下地層１４ａの層構造を縦方向に電流が流れるようにすることにより、発光素子のチップ両面に電極を設ける構造とすることができる。
また、基板１１に絶縁性の基板を用いる場合には、発光素子のチップの同じ面に電極が形成されるチップ構造を採用することになるので、基板１１上にバッファ層１２を介して積層される下地層１４ａはドープしない結晶とした方が、結晶性が良好となる。
下地層１４ａをスパッタ法によって成膜する場合、窒化物原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。
また、下地層１４ａをスパッタ法によって成膜する場合には、ＭＯＣＶＤ法やＭＢＥ法等と比較して、装置を簡便な構成とすることが可能となる。
下地層１４ａを成膜する際の基板１１の温度、つまり、下地層１４ａの成長温度は、８００℃以上の温度とすることが好ましい。これは、下地層１４ａを成膜する際の基板１１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからである。また、下地層１４ａを成膜する際の基板１１の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層１４ａを成膜する際の基板１１の温度が上記温度範囲内であれば、結晶性の良い下地層１４ａが得られる。
（ｎ型コンタクト層）
本実施形態のｎ型コンタクト層１４ｂはＩＩＩ族窒化物化合物半導体からなり、上述したようなスパッタ法によって下地層１４ａ上に積層して成膜される。
ｎ型コンタクト層１４ｂとしては、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。成長温度は下地層と同様である。また、上述したように、ｎ型コンタクト層１４ｂは、下地層を兼ねた構成とすることもできる。
下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
（ｎ型クラッド層）
上述のｎ型コンタクト層１４ｂと後述の発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を埋めることできる。ｎ型クラッド層１４ｃは、従来公知のＭＯＣＶＤ法等を用いて、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
「ｐ型半導体層」
ｐ型半導体層１６は、通常、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成としてもよい。
（ｐ型クラッド層）
ｐ型クラッド層１６ａとしては、詳細を後述する発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
（ｐ型コンタクト層）
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
また、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。
ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
＜発光層＞
発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層であり、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、発光層１５は、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成される。
また、図１に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
また、発光層１５全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
＜透光性正極＞
透光性正極１７は、上述のようにして作製される積層半導体１０のｐ型半導体層１６上に形成される透光性の電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
透光性正極１７は、Ｍｇドープｐ型半導体層１６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性正極１７を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
＜正極ボンディングパッド及び負極＞
正極ボンディングパッド１８は、上述の透光性正極１７上に形成される電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
負極１９は、基板１１上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ｂに接するように形成される。
このため、負極ボンディングパッド１７を形成する際は、発光層１５、ｐ型半導体層１６、及びｎ型半導体層１４の一部を除去してｎ型コンタクト層１４ｂの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物化合物半導体発光素子の製造方法によれば、上記構成により、均一性の良好な結晶膜を、スパッタ法によって短時間で形成することができる。これにより、結晶性の良好なＩＩＩ族窒化物化合物半導体層を、安定して形成することが可能となる。
本実施形態の製造方法では、上記条件下において、少なくともスパッタ法を用いて半導体層２０を構成する層の内、ｎ型半導体層１４を構成する下地層１４ａ及びｎ型コンタクト層１４ｂを成膜することにより、高バイアス、又はパワーが大きい反応種を生成し、また、この反応種を高い運動エネルギーで基板１１へ供給できるので、基板１１上でマイグレーションを生じさせ、転位をループ化させるのが容易になる。これにより、ｎ型半導体層１４の下地層１４ａは、基板１１上に成膜された柱状結晶の集合体であるバッファ層１２の結晶性をそのまま引き継ぐことが無い。これにより、結晶性の良好なＩＩＩ族窒化物化合物からなる半導体層を成膜することができる。
また、本実施形態では、少なくともスパッタ法を用いて半導体層を成膜するので、成膜レートを高くすることができ、成膜（製造）時間を短縮することが可能となる。さらに、製造時間が短縮されることにより、スパッタ装置内のチャンバ内に不純物が入り込むのを最小限に抑制することができる。
従って、生産性に優れるとともに、優れた発光特性を備えたＩＩＩ族窒化物化合物半導体発光素子が得られる。
［ランプ］
以上説明したような、本発明に係るＩＩＩ族窒化物化合物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図４に示す例のように、同一面電極型のＩＩＩ族窒化物化合物半導体発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図４ではフレーム３１）に発光素子１を接着し、また、発光素子１の負極（図３に示す符号１９参照）をワイヤー３４でフレーム３２に接合し、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）をワイヤー３３でフレーム３１に接合する。そして、透明な樹脂からなるモールド３５で発光素子１の周辺をモールドすることにより、図４に示すような砲弾型のランプ３を作成することができる。
また、本発明に係るＩＩＩ族窒化物化合物半導体発光素子は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の積層構造体の素子構造は、これら周知の素子構造を含めて何ら制限されない。
次に、本発明のＩＩＩ族窒化物化合物半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
図１に、本実験例で作製したＩＩＩ族窒化物化合物半導体発光素子の積層半導体の断面模式図を示す。
本例では、サファイアからなる基板１１のｃ面上に、バッファ層１２としてＲＦスパッタ法を用いてＡｌＮからなる柱状結晶の集合体を形成し、その上に、下地層１４ａとして、ＲＦスパッタ法を用いてＧａＮからなる層を形成した。
まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイアからなる基板１１を、特に湿式等の前処理を行わずにスパッタ装置の中へ導入した。ここで、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有する装置を使用した。
そして、スパッタ装置内で基板１１を７５０℃まで加熱し、窒素ガスのみを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．０８Ｐａに保持し、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことによって基板１１表面を洗浄した。
次いで、スパッタ装置内にアルゴン及び窒素ガスを導入した後、基板１１の温度を５００℃まで低下させた。そして、基板１１側に０．５Ｗ／ｃｍ２の高周波バイアスを印加するとともに、１Ｗ／ｃｍ２のパワーを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件下（ガス全体における窒素の比は７５％）で、サファイアからなる基板１１上にＡｌＮからなるバッファ層１２を成膜した。成長レートは０．１２ｎｍ／ｓであった。
ターゲット内のマグネットは、基板１１の洗浄時、及び成膜時の何れにおいても回転させた。
そして、予め測定した成膜速度に従い、規定した時間の処理を行い、５０ｎｍのＡｌＮ（バッファ層１２）を成膜後、プラズマ動作を停止し、基板１１の温度を低下させた。
次いで、バッファ層１２が成膜された基板１１をスパッタ装置から取り出して別のスパッタ装置に搬送し、ＧａＮ層（ＩＩＩ族窒化物半導体）が成膜された試料を、スパッタ法を用いて以下の手順で作製した。ここで、ＧａＮ層を成膜するスパッタ装置としては、高周波式の電源を備え、四角形のＧａターゲット内をマグネットがスイープすることにより、磁場のかかる位置を動かすことができる機構を有する装置を使用した。また、Ｇａターゲット内には冷媒を流通させるための配管を設置し、配管内を２０℃に冷却した冷媒を流通させ、熱によるＧａの融解を防止した。
まず、チャンバ内にアルゴン及び窒素ガスを導入した後、基板１１の温度を１０００℃まで昇温させた。そして、基板１１側に０．５Ｗ／ｃｍ２の高周波バイアスを印加するとともに、１Ｗ／ｃｍ２のパワーを金属Ｇａターゲット側に印加し、チャンバ内の圧力を０．５Ｐａに保ちながら、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件（ガス全体に対する窒素の比は７５％）で、サファイアからなる基板１１上にＧａＮからなる層を成膜した。この際の成長速度は、おおよそ１ｎｍ／ｓであった。そして、６μｍのＧａＮ層を成膜後、プラズマを立てるのを停止した。
次いで、同様の条件にて、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮ層を成膜した。成膜の各条件はアンドープＧａＮ層と同様とし、チャンバ内に設置したＳｉターゲットに向けて、イオン銃から放出したイオンを照射してＳｉを取り出し、Ｓｉをドープした。
以上の工程により、サファイアからなる基板１１上に、柱状構造を有し、ＡｌＮからなるバッファ層１２を形成し、その上に、アンドープで６μｍの膜厚のＧａＮ層（下地層１４ａ）を形成し、さらにその上に、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮ層（ｎ型コンタクト層１４ｂ）を形成し、実施例１の試料を作製した。この試料は、表面が無色透明のミラー状を呈した。
そして、上記方法で得られたアンドープＧａＮ層（下地層１４ａ）のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定器（パナリティカル社製；四結晶Ｘ線測定装置、型番：Ｘ‘ｐｅｒｔ）を用いて測定した。この測定は、Ｃｕβ線Ｘ線発生源を光源として用い、対称面である（０００２）面と非対称面である（１１−２０）面で行った。一般的に、ＩＩＩ族窒化物化合物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶の平坦性（モザイシティ）の指標となり、（１１−２０）面のＸＲＣスペクトル半値幅は転位密度（ツイスト）の指標となる。この測定の結果、本発明の製造方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅１８０ａｒｃｓｅｃ、（１１−２０）面では半値幅３００ａｒｃｓｅｃを示した。
［実施例２］
本例では、実施例１と同じ条件で成膜した６μｍのアンドープＧａＮ結晶（下地層１４ａ）上に、同じスパッタ装置を用いて、Ｓｉをドーパントとしたｎ型コンタクト層１４ｂを成膜した。
そして、試料をＭＯＣＶＤ炉に導入して、この上の各層を成膜し、最終的に、図１に示すようなＩＩＩ族窒化物化合物半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハ（積層半導体１０）を作製した。
このエピタキシャルウェーハは、ｃ面を有するサファイアからなる基板１１上に、実施例１と同様の成長方法により、柱状構造を有するＡｌＮからなるバッファ層１２を成膜した後、基板１１側から順に、６μｍのアンドープＧａＮからなる下地層１４ａ、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮからなるｎ型コンタクト層１４ｂ、１×１０１８ｃｍ−３の電子濃度を持つ２０ｎｍのＩｎ０．１Ｇａ０．９Ｎ型クラッド層（ｎ型クラッド層１４ｃ）、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造であって、層厚を１６ｎｍとしたＧａＮからなる６層の障壁層１５ａと、層厚を３ｎｍとしたノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとが交互に積層されてなる発光層（多重量子井戸構造）１５、５ｎｍのＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａ、及び膜厚２００ｎｍのＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂとを具備したｐ型半導体層１６を積層した構造を有する。
以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここで、ＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂは、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型特性を示した。
次いで、上述のようなサファイアからなる基板１１上にエピタキシャル層構造が積層されたエピタキシャルウェーハ（図１の積層半導体１０参照）を用いて、半導体発光素子の一種である発光ダイオードを作製した（図２及び３の発光素子１を参照）。
まず、作製したウェーハについて、公知のフォトリソグラフィーによってＭｇドープＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂの表面上に、ＩＴＯからなる透光性正極１７と、その上に正極表面側から順にＴｉ、Ａｌ、Ａｕを積層した構造を有する正極ボンディングパッド１８を形成した。また、ウェーハの一部にドライエッチングを施し、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させ、この部分にＮｉ、Ａｌ、Ｔｉ、及びＡｕの４層よりなる負極１９を作製した。これらの工程により、ウェーハ上に、図２及び３に示すような形状を持つ各電極を作製した。
上述のようにしてｐ型半導体層及びｎ型半導体層の両方に電極を形成したウェーハについて、基板１１の裏側を研削及び研磨してミラー状の面として３５０μｍ角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、半導体発光素子とした。この半導体発光素子（発光ダイオード）の正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性正極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１５ｍＷを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
［実施例３］
本例では、サファイアからなる基板のｃ面上に、バッファ層として、回転カソード式のＲＦスパッタ装置を用いてＡｌＮの柱状結晶の集合体を形成し、その上に、下地層として、ＡｌＮからなるバッファ層を成膜したのと同じスパッタ装置でＧａＮ層（ｎ型コンタクト層１４ｂ）を形成した。そして、その上にＭＯＣＶＤ法により、実施例２と同様に発光素子半導体積層構造を形成した。
バッファ層をスパッタする際の基板の温度は７００℃とし、下地層を成膜する際の基板の温度は９００℃とした。その他の成膜条件は、全て実施例２と同一とした。
そして、反応装置からウェーハを取り出したところ、ウェーハの表面が鏡面であることが確認できた。
そして、断面ＴＥＭ法を用いて上記ウェーハを観察した。ＲＦスパッタにて成膜したＡｌＮ層（バッファ層）は、グレインの幅が５０ｎｍ程度の柱状結晶となっていることが確認できた。また、バッファ層は基板全面を覆って形成されていた。
次いで、上述のようにして作製したウェーハを、実施例２と同様にして発光ダイオードチップとした。電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．１Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４６０ｎｍであり、発光出力は１３ｍＷを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
［実施例４］
本例では、Ｓｉ（１１１）基板上に、バッファ層として、回転カソード式のＲＦスパッタ装置を用いてＡｌＧａＮの柱状結晶の集合体を形成し、その上に、下地層として、実施例１同じ装置を用いてＳｉをドープしたＡｌＧａＮの層を形成し、さらにその上に、実施例２と同様の発光素子半導体積層構造を形成した。ここで、バッファ層のＡｌ組成は７０％とし、下地層のＡｌ組成は１５％とした。また、スパッタ時の基板の温度は５００℃とし、下地層の成膜温度は７００℃とした。その他の成膜条件は、実施例１と同一である。
実施例４では、発光素子半導体積層構造を成長させた後、反応装置からウェーハを取り出したところ、ウェーハ表面が鏡面であることが確認できた。
そして、断面ＴＥＭ法を用いて上記ウェーハを観察した。ＲＦスパッタにて成膜したＧａＡｌＮ層（バッファ層）は、グレインの幅が３０ｎｍ程度の柱状結晶となっていることが確認できた。また、バッファ層は基板全面を覆って形成されていた。
次いで、上記のようにして作製したウェーハを、実施例２と同様にして発光ダイオードチップとした。本例では、各電極を、半導体積層構造側と基板側の上下に設置した。電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は２．９Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４６０ｎｍであり、発光出力は１０ｍＷを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
［実施例５］
本例では、ＺｎＯ（０００１）基板上に、バッファ層として、ＲＦマグネトロンスパッタ法を用いてＧａＮの柱状結晶の集合体を形成し、その上に、下地層として、実施例１と同じ装置を用いて、ＧｅをドープしたＡｌＧａＮの層を形成し、さらにその上に、実施例２と同様の方法で発光素子半導体積層構造を形成した。ここで、下地層のＡｌ組成は１０％とした。また、バッファ層のスパッタ時の基板の温度は室温とし、下地層の成膜時の基板の温度は７５０℃とした。また、本例では、５２５ｎｍ付近の緑色ＬＥＤの作製を試みたため、発光層に含有されるＩｎの原料流量を増量した。
実施例５では、発光素子半導体積層構造を成長させた後、反応装置からウェーハを取り出したところ、ウェーハ表面が鏡面であることが確認できた。
そして、断面ＴＥＭ法を用いて上記ウェーハを観察した。ＧａＮ層は、グレインの幅が５ｎｍ程度の柱状結晶となっていることが確認できた。また、バッファ層は基板全面を覆って形成されていた。
上述のようにして作製したウェーハを、実施例２と同様の方法で発光ダイオードチップとし、また、実施例４と同様に、各電極を積層構造側と基板側の上下に設置した。そして、電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．３Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は５２５ｎｍであり、発光出力は１０ｍＷを示した。このような発光ダイオードの発光特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
以上の結果により、本発明に係るＩＩＩ族窒化物化合物半導体発光素子が、生産性に優れ、また、優れた発光特性を備えていることが明らかである。
本発明で得られるＩＩＩ族窒化物化合物半導体発光素子は、良好な結晶性を持つＩＩＩ族窒化物化合物半導体結晶からなる表面層を有している。
従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが可能となる。
本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に説明する図であり、平面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に説明する図であり、断面構造を示す透過型電子顕微鏡（ＴＥＭ）写真である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に説明する図であり、図５に示すＴＥＭ写真を模式化して示す図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造方法の一例を模式的に説明する図であり、揺動式のスパッタ装置の構造を示す概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造方法の一例を模式的に説明する図であり、回転式のスパッタ装置の構造を示す概略図である。
符号の説明
１…ＩＩＩ族窒化物化合物半導体発光素子、１０…積層半導体、１１…基板、１１ａ…表面、１２…バッファ層、１３…下地層、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、３…ランプ

Claims (18)

  1. 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    前記基板とスパッタターゲットとを対向して配置するとともに、前記基板と前記スパッタターゲットとの間隔を２０〜１００ｍｍの範囲としたことを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  2. 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    前記半導体層を成膜する際にスパッタターゲットに印加するパワーを、高周波方式、又はパルスＤＣ方式によって印加することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  3. 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    前記半導体層を成膜する際、予め、スパッタに用いるチャンバ内の真空度を１．０×１０−３Ｐａ以下とした後、前記チャンバ内に原料を供給することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  4. 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    前記基板とスパッタターゲットとの位置関係を対面式としたことを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  5. 基板上に、ＩＩＩ族元素としてＧａを含むＩＩＩ族窒化物化合物半導体からなる半導体層をスパッタ法によって成膜する工程を含むＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    前記半導体層を成膜する際、スパッタターゲットに対し、磁場を回転させるか、又は磁場を揺動させることを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  6. 窒化物原料をリアクタ内に流通させるリアクティブスパッタ法によって前記半導体層を成膜することを特徴とする請求項１〜５の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  7. 前記窒化物原料として窒素を用いることを特徴とする請求項６に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  8. 前記基板と前記半導体層との間に、柱状結晶からなるバッファ層を形成することを特徴とする請求項１〜７の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  9. 前記バッファ層を、スパッタ法で形成することを特徴とする請求項８に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  10. 前記バッファ層を、ＩＩＩ族元素としてＡｌを含有するＩＩＩ族窒化物化合物で形成することを特徴とする請求項８又は９に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  11. 前記バッファ層を、ＡｌＮで形成することを特徴とする請求項１０に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  12. 前記バッファ層を、前記基板の表面の少なくとも９０％以上を覆うように形成することを特徴とする請求項８〜１１の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  13. 前記バッファ層を構成する柱状結晶の幅が０．１〜１００ｎｍの範囲であることを特徴とする請求項８〜１２の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  14. 前記バッファ層の膜厚が１０〜５００ｎｍの範囲であることを特徴とする請求項８〜１３の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  15. 前記バッファ層をＡｌＮで形成するとともに、ＩＩＩ族窒化物化合物からなる前記半導体層をＧａＮで形成することを特徴とする請求項８〜１４の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  16. 前記基板にサファイアを用いることを特徴とする請求項１〜１５の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  17. 請求項１〜１６の何れか１項に記載の製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子。
  18. 請求項１７に記載のＩＩＩ族窒化物化合物半導体発光素子が用いられてなるランプ。

JP2006223260A 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ Pending JP2008047762A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006223260A JP2008047762A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
PCT/JP2007/065902 WO2008020599A1 (en) 2006-08-18 2007-08-15 Method for manufacturing group iii nitride compound semiconductor light-emitting device, group iii nitride compound semiconductor light-emitting device, and lamp
KR1020097002962A KR20090048590A (ko) 2006-08-18 2007-08-15 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
US12/373,655 US8227284B2 (en) 2006-08-18 2007-08-15 Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
TW096130186A TWI408733B (zh) 2006-08-18 2007-08-15 Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
CN200780030345XA CN101506946B (zh) 2006-08-18 2007-08-15 Ⅲ族氮化物化合物半导体发光元件的制造方法、ⅲ族氮化物化合物半导体发光元件和灯
EP07792537.8A EP2056339B1 (en) 2006-08-18 2007-08-15 Method for manufacturing group iii nitride compound semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006223260A JP2008047762A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Publications (1)

Publication Number Publication Date
JP2008047762A true JP2008047762A (ja) 2008-02-28

Family

ID=39181189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006223260A Pending JP2008047762A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Country Status (2)

Country Link
JP (1) JP2008047762A (ja)
CN (1) CN101506946B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315067A1 (en) * 2008-06-24 2009-12-24 Advanced Optoelectronic Technology Inc. Semiconductor device fabrication method and structure thereof
JP2012505968A (ja) * 2008-10-17 2012-03-08 アプライド マテリアルズ インコーポレイテッド スパッタターゲットへの円対称のｒｆ供給およびｄｃ供給を用いる物理蒸着リアクタ
JP2013072134A (ja) * 2011-09-29 2013-04-22 Ulvac Japan Ltd 窒化アルミニウム膜の形成方法
KR20140069037A (ko) * 2011-09-30 2014-06-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
JP2015162606A (ja) * 2014-02-27 2015-09-07 東ソー株式会社 窒化ガリウム膜ならびにその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2862198A1 (en) * 2012-06-15 2015-04-22 Oerlikon Advanced Technologies AG Method for depositing a group iii nitride semiconductor film
KR101650353B1 (ko) * 2012-06-26 2016-08-23 캐논 아네르바 가부시키가이샤 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
CN104428441B (zh) * 2012-07-02 2017-04-12 应用材料公司 由物理气相沉积形成的氮化铝缓冲层和活性层
CN103779449A (zh) * 2012-10-17 2014-05-07 江苏汉莱科技有限公司 一种生长氮化镓系薄膜的复合衬底及其制备方法和应用
WO2017094028A1 (en) * 2015-12-02 2017-06-08 Indian Institute Of Technology Bombay Method and apparatus for forming silicon doped gallium nitride (gan) films by a co-sputtering technique
CN109841708B (zh) * 2017-11-28 2022-05-31 中国科学院半导体研究所 半导体器件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043482A (ja) * 1983-08-20 1985-03-08 Fujitsu Ltd スパツタリング装置
JPH1161404A (ja) * 1997-08-21 1999-03-05 Hitachi Ltd 静電吸着装置及びその製造方法並びにそれを用いた加工装置
JP2000064037A (ja) * 1998-08-25 2000-02-29 Showa Shinku:Kk スパッタ装置における膜厚分布制御方法とその装置
JP2001035805A (ja) * 1999-07-19 2001-02-09 Sony Corp Ｉｉｉ族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法
JP2001176804A (ja) * 1999-12-14 2001-06-29 Inst Of Physical & Chemical Res 半導体層の形成方法
JP2001254167A (ja) * 2000-03-10 2001-09-18 Ricoh Co Ltd スパッタ装置の防着面清掃方法及び防着板
JP2001308010A (ja) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2006108656A (ja) * 2004-09-13 2006-04-20 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043482A (ja) * 1983-08-20 1985-03-08 Fujitsu Ltd スパツタリング装置
JPH1161404A (ja) * 1997-08-21 1999-03-05 Hitachi Ltd 静電吸着装置及びその製造方法並びにそれを用いた加工装置
JP2000064037A (ja) * 1998-08-25 2000-02-29 Showa Shinku:Kk スパッタ装置における膜厚分布制御方法とその装置
JP2001035805A (ja) * 1999-07-19 2001-02-09 Sony Corp Ｉｉｉ族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法
JP2001176804A (ja) * 1999-12-14 2001-06-29 Inst Of Physical & Chemical Res 半導体層の形成方法
JP2001254167A (ja) * 2000-03-10 2001-09-18 Ricoh Co Ltd スパッタ装置の防着面清掃方法及び防着板
JP2001308010A (ja) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP2006108656A (ja) * 2004-09-13 2006-04-20 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315067A1 (en) * 2008-06-24 2009-12-24 Advanced Optoelectronic Technology Inc. Semiconductor device fabrication method and structure thereof
US8202752B2 (en) * 2008-06-24 2012-06-19 Advanced Optoelectronic Technology, Inc. Method for fabricating light emitting semiconductor device for reducing defects of dislocation in the device
JP2012505968A (ja) * 2008-10-17 2012-03-08 アプライド マテリアルズ インコーポレイテッド スパッタターゲットへの円対称のｒｆ供給およびｄｃ供給を用いる物理蒸着リアクタ
JP2013072134A (ja) * 2011-09-29 2013-04-22 Ulvac Japan Ltd 窒化アルミニウム膜の形成方法
KR20140069037A (ko) * 2011-09-30 2014-06-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
JP2015501526A (ja) * 2011-09-30 2015-01-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
US9343615B2 (en) 2011-09-30 2016-05-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US9647174B2 (en) 2011-09-30 2017-05-09 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
KR20180100246A (ko) * 2011-09-30 2018-09-07 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
KR101997416B1 (ko) 2011-09-30 2019-07-05 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
KR102009535B1 (ko) * 2011-09-30 2019-08-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩을 생성하기 위한 방법 및 광전자 반도체 칩
JP2015162606A (ja) * 2014-02-27 2015-09-07 東ソー株式会社 窒化ガリウム膜ならびにその製造方法

Also Published As

Publication number Publication date
CN101506946B (zh) 2012-11-21
CN101506946A (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
JP5272390B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4714712B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JPWO2007129773A1 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2008075679A1 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4912843B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP5304070B2 (ja) Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120918