TWI408733B - Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈 - Google Patents

Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈 Download PDF

Info

Publication number
TWI408733B
TWI408733B TW096130186A TW96130186A TWI408733B TW I408733 B TWI408733 B TW I408733B TW 096130186 A TW096130186 A TW 096130186A TW 96130186 A TW96130186 A TW 96130186A TW I408733 B TWI408733 B TW I408733B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
group iii
nitride compound
compound semiconductor
Prior art date
Application number
TW096130186A
Other languages
English (en)
Other versions
TW200834670A (en
Inventor
Hisayuki Miki
Kenzo Hanawa
Yasumasa Sasaki
Original Assignee
Toyoda Gosei Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006223260A external-priority patent/JP2008047762A/ja
Priority claimed from JP2006223261A external-priority patent/JP2008047763A/ja
Priority claimed from JP2006291082A external-priority patent/JP2008106316A/ja
Application filed by Toyoda Gosei Kk filed Critical Toyoda Gosei Kk
Publication of TW200834670A publication Critical patent/TW200834670A/zh
Application granted granted Critical
Publication of TWI408733B publication Critical patent/TWI408733B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

III族氮化物化合物半導體發光元件之製造方法、及III族氮化物化合物半導體發光元件、以及燈
本發明係關於一種適用於發光二極體(LED)、雷射二極體(LD)、電子顯示器等之III族氮化物化合物半導體發光元件之製造方法，特別是關於可以使結晶性良好的III族氮化物化合物半導體結晶磊晶成長於基板上之III族氮化物化合物半導體發光元件之製造方法及III族氮化物化合物半導體發光元件、以及燈。
本案係基於2006年8月18日原本在日本申請的特願2006－223260號及特願2006－223261號，以及2006年10月26日原本在日本申請的特願2006－291082號，主張優先權，援用這些的內容。
III族氮化物半導體發光元件，由於具有相當於可見光至紫外光區域範圍之能量的直接遷移型能帶隙，發光效率佳，被使用作為LED、LD等的發光元件。
而且，即使是用於電子顯示器，III族氮化物半導體發光元件，與用於傳統的III－V族化合物半導體的情況比較，可得具有優異的特性之電子顯示器。
如此的III族氮化物化合物半導體，一般係以三甲基鎵、三甲基鋁及氨作為原料，藉由MOCVD法製造。
MOCVD法係使傳送氣體含有原料的蒸氣，搬送至基板表面，藉由與加熱的基板反應分解而使結晶成長的方法。
傳統作為III－V族化合物半導體的單結晶晶圓，一般係於不同材料的單結晶晶圓上使結晶成長而得之方法。如此不同種類的基板與其上磊晶成長的III族氮化物半導體結晶之間，存在大的晶格不匹配。例如於藍寶石(Al2 O3 )基板上使氮化鎵(GaN)成長的情況，兩者之間存在16%的晶格不匹配，於SiC基板上使氮化鎵(GaN)成長的情況，兩者之間存在6%的晶格不匹配。
一般存在如上述大的晶格不匹配的情況下，在基板上使結晶直接磊晶成長變得困難，且即使是使其成長的情況，也有無法得到結晶性良好的結晶之問題。
因此，已有提案藉由有機金屬化學氣相成長(MOCVD)法，於藍寶石單結晶基板或SiC單結晶基板上，使III族氮化物半導體結晶磊晶成長時，於基板上，首先層合由氮化鋁(AlN)、AlGaN所構成的稱為低溫緩衝層的層，於其上，在高溫下使III族氮化物半導體結晶磊晶成長的方法，一般已實施(例如專利文獻1、2)。
另一方面，III族氮化物化合物半導體結晶藉由濺鍍製造的研究也在進行，例如提案藉由使用氮氣的高頻磁控式濺鍍，於Si的(100)面及Al2 O3 的(0001)面上，使GaN膜成膜的方法(例如非專利文獻1)。於非專利文獻1所記載的方法，成膜條件係全部氣體壓力為2mTorr、輸入電力100W、基板溫度由RT~900℃變化，且使用濺鍍靶與基板對向者作為濺鍍裝置。
而且，已提案使用陰極與濺鍍靶對向組合、基板與濺鍍靶之間放置網狀物(mesh)的裝置，使GaN成膜之方法(例如非專利文獻2)。於非專利文獻2所記載的方法，成膜條件係在氮氣中，壓力為0.67Pa、基板溫度為84~600℃、輸入電力150W、基板與濺鍍靶之間的距離為80mm。
而且，提案以稱為濺鍍靶彼此對向組合之對面陰極的方式，於基板上使AlN成膜的方法(例如非專利文獻3)。
而且，提案使用DC磁控式濺鍍法，於基板上使AlN成膜的方法(例如非專利文獻4)。於非專利文獻4所記載的方法，使基板與濺鍍靶對向，在Ar及N2 的混合氣體環境中，進行濺鍍，成膜條件係使壓力為0.2~0.8Pa的範圍、基板與濺鍍靶之間的距離在60~180mm之間變化。
而且，提案關於以MOCVD以外的方法使作為緩衝層之AlN等的層成膜，於其上成膜的層以MOCVD法使其成膜的方法，例如以高頻濺鍍成膜的緩衝層上，以MOCVD法使相同組成的結晶成長的方法(例如專利文獻3)。但是，於專利文獻3所記載的方法，有無法得到安定的、良好的結晶之問題(參照專利文獻4、5)。
所以，為了得到安定良好的結晶，例如提案於緩衝層成長後，在氨及氫所構成的混合氣體中退火的方法(例如專利文獻4)、在400℃以上的溫度以DC濺鍍法使緩衝層成膜的方法(例如專利文獻5)。
而且，於專利文獻4及5所記載的方法，使用藍寶石、矽、碳化矽、氧化鋅、磷化鎵、砷化鎵、氧化鎂、氧化錳、III族氮化物系化合物半導體單結晶等，作為基板材料，其中以藍寶石的a面基板較適合。
〔專利文獻1〕專利第3026087號公報〔專利文獻2〕特開平4－297023號公報〔專利文獻3〕特公平5－86646號公報〔專利文獻4〕專利第3440873號公報〔專利文獻5〕專利第3700492號公報
〔非專利文獻1〕牛玖 由紀子(Y.USHIKU)等，「21世紀聯合研討會論文集」，第2冊，295頁(2003)〔非專利文獻2〕T.菊間(T.Kikuma)等，「真空(Vacuum)」，Vol.66,p233(2002)〔非專利文獻3〕菊雄富永(Kikuo Tominaga)等，「日本應用物理期刊(Japanese Journal of Applied Physics)」，Vol.28,p7(1989)〔非專利文獻4〕M.石原(M.Ishihara)等，「薄固態膜(Thin solid films)」，Vol.316,p152(1998)
但是，本案申請人等專心實驗，進行檢討的結果，發現即使在專利文獻4及5記載的條件下進行成膜時，含有作為III族元素的Ga之III族氮化物化合物半導體，無法得到安定的、良好的結晶。亦即，於專利文獻4、5所記載的方法，係以濺鍍法成膜的緩衝層上，藉由MOCVD法使GaN層成膜。藉由濺鍍使緩衝層成膜時，成膜速度快的相反面，隨成膜條件而有變成結晶性差的緩衝層的情形。於如此的結晶性低的緩衝層上，藉由MOCVD法使GaN層成長時，有GaN層的結晶性大幅地降低之虞。
而且，即使是使用非專利文獻1、2所記載的條件，以濺鍍法使GaN層成膜的情況下，難以在緩衝層上形成結晶性良好的GaN層。
本發明有鑑於上述課題，係以提供可安定地、短時間下形成均勻性良好的III族氮化物化合物半導體所構成的結晶膜，生產性佳的同時，具備優異的發光特性之III族氮化物化合物半導體發光元件的製造方法及III族氮化物化合物半導體發光元件、以及燈為目的。
本發明人為了解決上述問題，專心檢討的結果，因而完成本發明。
亦即，本發明係關於如下。
〔1〕一種III族氮化物化合物半導體發光元件之製造方法，其係包含在基板上藉由濺鍍法，形成由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層的成膜步驟之III族氮化物化合物半導體發光元件之製造方法，其特徵為該基板與濺鍍靶對向配置的同時，使該基板與該濺鍍靶的間隔為20~100mm的範圍。
〔2〕一種III族氮化物化合物半導體發光元件之製造方法，其係包含在基板上藉由濺鍍法，形成由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層的成膜步驟之III族氮化物化合物半導體發光元件之製造方法，其特徵為使該半導體層成膜時，外加於濺鍍靶的功率，係藉由高頻方式或脈衝DC方式施加。
〔3〕一種III族氮化物化合物半導體發光元件之製造方法，其係包含在基板上藉由濺鍍法，形成由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層的成膜步驟之III族氮化物化合物半導體發光元件之製造方法，其特徵為使該半導體層成膜時，於濺鍍所使用的腔體內的真空度為1.0×10－3 Pa以下後，供應原料至該腔體內。
〔4〕一種III族氮化物化合物半導體發光元件之製造方法，其係包含在基板上藉由濺鍍法，形成由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層的成膜步驟之III族氮化物化合物半導體發光元件之製造方法，其特徵為該基板與濺鍍靶的位置關係為對面式。
〔5〕一種III族氮化物化合物半導體發光元件之製造方法，其係包含在基板上藉由濺鍍法，形成由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層的成膜步驟之III族氮化物化合物半導體發光元件之製造方法，其特徵為使該半導體層成膜時，對濺鍍靶，使磁場旋轉或使磁場搖擺。
〔6〕如〔1〕~〔5〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中使氮化物原料流通於反應器內，藉由反應性濺鍍，使該半導體層成膜。
〔7〕如〔6〕記載之III族氮化物化合物半導體發光元件之製造方法，其中使用氮作為該氮化物原料。
〔8〕如〔1〕~〔7〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中於該基板與該半導體層之間，形成由柱狀結晶所構成的緩衝層。
〔9〕如〔8〕記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層係以濺鍍法形成。
〔10〕如〔8〕或〔9〕項記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層，係以含有作為III族元素的Al之III族氮化物化合物形成。
〔11〕如〔10〕記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層，係以AlN形成。
〔12〕如〔8〕~〔11〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層以至少覆蓋該基板的表面之90%以上而形成。
〔13〕如〔8〕~〔12〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中構成該緩衝層的柱狀結晶的寬度為0.1~100nm的範圍。
〔14〕如〔8〕~〔13〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層的膜厚為10~500nm的範圍。
〔15〕如〔8〕~〔14〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層以AlN形成的同時，由III族氮化物化合物所構成的該半導體層以GaN形成。
〔16〕如〔1〕~〔15〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中該基板使用藍寶石。
〔17〕.一種III族氮化物化合物半導體發光元件，其特徵為以如〔1〕~〔16〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法製造而得。
〔18〕一種燈，其特徵為使用如〔17〕記載之III族氮化物化合物半導體發光元件所成。
〔19〕一種III族氮化物化合物半導體發光元件之製造方法，其係包含在基板上藉由濺鍍法，形成由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層的成膜步驟之III族氮化物化合物半導體發光元件之製造方法，其特徵為以濺鍍法使該半導體層成膜時，外加於該基板的偏壓值為0.1W/cm2 以上。
〔20〕一種III族氮化物化合物半導體發光元件之製造方法，其係包含在基板上藉由濺鍍法，形成由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層的成膜步驟之III族氮化物化合物半導體發光元件之製造方法，其特徵為：以濺鍍法使該半導體層成膜時，外加於濺鍍靶的功率為0.1 W/cm2 ~100 W/cm2 的範圍。
〔21〕如〔19〕或〔20〕記載之III族氮化物化合物半導體發光元件之製造方法，其中使氮化物原料流通於反應器內，藉由反應性濺鍍，使該半導體層成膜。
〔22〕如〔21〕記載之III族氮化物化合物半導體發光元件之製造方法，其中使用氮作為該氮化物原料。
〔23〕如〔19〕~〔22〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中於該基板與該半導體層之間，形成由柱狀結晶所構成的緩衝層。
〔24〕如〔23〕記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層係以濺鍍法形成。
〔25〕如〔23〕或〔24〕記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層，係用含有鋁之III族氮化物化合物形成。
〔26〕如〔25〕記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層，係以AlN形成。
〔27〕如〔23〕~〔26〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層以至少覆蓋該基板表面的90%以上而形成。
〔28〕如〔23〕~〔27〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中構成該緩衝層的柱狀結晶的寬度為0.1~100nm的範圍。
〔29〕如〔23〕~〔28〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層的膜厚為10~500nm的範圍。
〔30〕如〔23〕~〔29〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層以AlN形成的同時，由III族氮化物化合物所構成的該半導體層以GaN形成。
〔31〕如〔19〕~〔30〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法，其中該基板使用藍寶石。
〔32〕一種III族氮化物化合物半導體發光元件，其特徵為以如〔19〕~〔31〕中任一項記載之III族氮化物化合物半導體發光元件之製造方法製造而得。
〔33〕一種燈，其特徵為使用如〔32〕記載之III族氮化物化合物半導體發光元件所成。
根據本發明的III族氮化物化合物半導體發光元件之製造方法，由上述構成，藉由濺鍍法可在短時間形成均勻性良好的結晶膜。藉此，可安定形成結晶性良好的III族氮化物化合物半導體層。所以生產性佳的同時，可得具備優異的發光特性之III族氮化物化合物半導體發光元件。
 (第一實施態樣)
以下，一邊適當地參照圖1~7，說明關於本發明的III族氮化物化合物半導體發光元件的製造方法及III族氮化物化合物半導體發光元件、以及燈的實施態樣。
本實施態樣之III族氮化物化合物半導體發光元件(以下簡稱為發光元件)的製造方法，其係在基板上，至少使用濺鍍法，使含有III族氮化物化合物半導體所構成的半導體層成膜的方法，使用含有Ga的化合物作為III族氮化物化合物半導體之方法。
根據本實施態樣的製造方法所得的發光元件的層合構造，使用圖1所示的層合半導體10加以說明。該層合半導體10，係於基板11上層合III族氮化物化合物所構成的緩衝層12，在該緩衝層12上，形成依序層合n型半導體層14、發光層15、及p型半導體層16所構成的半導體層20。
於是，本實施態樣的層合半導體10，如圖2及圖3所示，在p型半導體層16上層合透光性正極17，於其上形成正極焊墊18的同時，於n型半導體層14的n型接觸層14b所形成的露出區域14d，層合負極19，而構成發光元件1。
〔使用濺鍍法之半導體層的成膜〕
關於本發明的發光元件之製造方法，如上述係至少使用濺鍍法，於基板11上使構成半導體層20的層成膜之方法，於本實施態樣，半導體層20內，構成n型半導體層14的底層14a及n型接觸層14b係藉由濺鍍法作為成膜的方法。
為了使用濺鍍法，於基板上使結晶性佳的III族氮化物化合物半導體成膜，由於必須生成能量更高的反應物種而使在基板上之遷移活躍，於本實施態樣，以下詳述如此的方法。
作為本實施態樣的製造方法所使用之濺鍍法，藉由使用RF(高頻)濺鍍法或DC濺鍍法，對濺鍍靶外加功率較理想。
而且，一般於使用後述的反應性濺鍍法的情況，從成膜速度容易控制的點，使用RF濺鍍法更理想。
而且，於DC濺鍍法，使用反應性濺鍍法的情況下，以DC連續外加電場的狀態時，因濺鍍靶被充電而難以提高成膜速度，賦予脈衝式偏壓之脈衝式DC濺鍍法較理想。
而且，於半導體層藉由濺鍍法成膜的情況，藉由使氮化物原料流通於反應器內之反應性濺鍍而成膜的方法，藉由控制反應可保持良好的結晶性，因可安定地再現其良好的結晶性的點，所以較理想。
而且，於本實施態樣，以濺鍍法使半導體層成膜時，使磁場對金屬濺鍍靶47旋轉或搖動較理想。
特別於使用RF濺鍍的情況，作為避免充電的方法，一邊使磁鐵的位置在靶(濺鍍靶)內移動，一邊進行成膜較理想。
具體地磁鐵的運動方法，隨濺鍍裝置的種類可適當地選擇，例如使磁鐵搖動或旋轉運動。
於圖7所示的濺鍍裝置40，在金屬濺鍍靶(濺鍍靶)47的下方(圖7的下方)，配置磁鐵42，該磁鐵42藉由圖示省略的驅動裝置，在金屬濺鍍靶47的下方，沿濺鍍靶台43搖動。於腔體41，供應氮氣及氬氣，安裝於加熱器44之基板11上，藉由濺鍍法使半導體層成膜。
另外，於圖8所示的濺鍍裝置50，在金屬濺鍍靶47的下方(圖8的下方)，配置橢圓形磁鐵52，該磁鐵52係以收納於金屬濺鍍靶47的圓形濺鍍靶台53的中心軸53a作為旋轉軸，在金屬濺鍍靶47的下方旋轉(圖8中箭頭R的方向)。
此時，磁鐵52係藉由該磁鐵52所產生的磁場，圍繞電漿的狀態下，在金屬濺鍍靶47的下方旋轉，電漿成為環繞金屬濺鍍靶47表面的形狀，不佈滿地使用金屬濺鍍靶47。
而且，因可防止金屬濺鍍靶47表面覆蓋反應生成物，從金屬濺鍍靶47對基板11，濺鍍粒子從各種方向飛來，具有所謂有效地附著於基板11的效果。
於本實施態樣，作為使用濺鍍法成膜之重要參數，例如爐內的壓力、氮氣分壓、成膜速度、基板溫度、偏壓等。
於本實施態樣的製造方法，使半導體層20成膜時，預先使濺鍍裝置40的腔體41內之真空度為1.0×10－3 Pa以下後，供應原料至腔體41內，進行成膜較理想。
藉由上述濺鍍裝置40的腔體41內之真空度為上述，腔體41內變成低壓，腔體41內的雜質變成減少的狀態。在該狀態，供應原料至腔體41內，進行半導體層20的成膜，不混入雜質，可得結晶性良好的半導體層20。
而且，以濺鍍法使半導體層20成膜時之腔體41內的壓力為0.3Pa以上較理想。腔體41內的壓力未達0.3Pa時，氮的存在量太小，濺鍍的金屬恐怕無法在成為氮化物的狀態下，附著於基板11上。而且，腔體41內的壓力的上限無特別限制，必須抑制在可產生電漿的程度之壓力。
而且，對氮(N2 )與Ar的流量之氮的流量比，N2 為20%以上98%以下的範圍較理想。低於該範圍的流量比時，濺鍍金屬會以原樣的金屬附著於基板。此外，高於上述範圍的流量比時，因Ar的量太少，濺鍍速率降低。
對氮(N2 )與Ar的流量之氮的流量比，特別理想為25%以上90%以下的範圍。
於本實施態樣的製造方法，如上述濺鍍裝置的腔體內之氣體中氮氣濃度高，又作為重量大的氣體之Ar，以上述流量比混合。腔體內的氣體只有氮的情況時，因對金屬濺鍍靶47敲擊力弱，成膜速度受限制，於本實施態樣，藉由重量大的Ar及以上述流量比混合，可提高成膜速度的同時，可使基板11上的遷移活躍。
作為本實施態樣所使用的氮原料，無任何限制，可使用一般習知的氮化合物，氨、氮(N2 )因取用方便的同時，可以較低價取得，所以較理想。
氨雖然分解效率良好，可以高成長速度進行成膜，因反應性高、毒性高，必須有除害裝置、氣體感測器，且反應裝置所使用的零件的材料，必須為化學上安定性高者。
另外，使用氮(N2 )作為原料的情況，雖可使用簡便的裝置，但無法得到高反應速度。但是，若將氮藉由電場、熱等分解後，導入裝置之方法，雖比氨低，因可得工業生產上可能利用的程度之成膜速度，同時考慮設備的成本時，氮為較理想的氮元素源。
使用濺鍍法成膜時的成膜速度為0.01nm/s~10 nm/s的範圍較理想。成膜速度未達0.01 nm/s時，成膜製程的時間變長，工業生產上太浪費。成膜速度超過10 nm/s時，難以得到良好的膜。
於本實施態樣的製造方法，至少使用濺鍍法，使半導體層20內之構成n型半導體層14的底層14a及n型接觸層14b成膜，可提高成膜速度，可縮短成膜(製造)時間。藉由縮短製造時間，可抑制濺鍍裝置內之腔體內的雜質混入至最小限度。
基板11期望進行濕式的前處理。例如對矽所構成的基板11，進行習知的RCA洗淨方法，藉由先使表面成為氫末端，可安定成膜製程。
而且，基板11導入反應器中後，形成緩衝層12前，使用濺鍍法等的方法，可進行前處理。具體地，藉由將基板11暴露於氬氣、氮氣的電漿中，可調整表面。例如，藉由氬氣、氮氣等的電漿作用於基板11的表面，可除去附著於基板11的有機物、氧化物。於該情況，基板11與腔體間施加電壓時，可有效地使電漿粒子對基板11作用。
本發明人等專心實驗，進行檢討後，成膜時基板11的溫度為室溫~1200℃的範圍較理想，300~1000℃的範圍更理想，500~800℃的範圍更加理想。
基板11的溫度未達上述的下限時，會抑制在基板11上的遷移，無法使結晶性良好的III族氮化物化合物半導體結晶成膜。基板11的溫度超過上述的上限時，III族氮化物化合物半導體結晶恐會有分解之虞。
此外，本發明所說明的室溫，雖為受步驟的環境等影響的溫度，具體的溫度為0~30℃的範圍。
於本實施態樣的製造方法，藉由濺鍍法成膜時，基板的溫度為上述範圍，藉由提高基板溫度，到達基板11之反應物種(從金屬濺鍍靶47被取出的金屬)，可以活性化在結晶表面的運動。
使用濺鍍法，使混合結晶成膜時，也有構成濺鍍靶的金屬預先準備為金屬材料的混合物(不一定，也可不形成合金)之方法，或者也可使用不同材料構成的2個濺鍍靶而同時進行濺鍍之方法。
例如於使一定組成的膜成膜的情況，使用混合材料的濺鍍靶，於使組成相異的多種類的膜成膜的情況，可設置複數濺鍍靶於腔體內。
於本實施態樣的製造方法，基板11與金屬濺鍍靶(濺鍍靶)47對向配置的同時，使基板11與金屬濺鍍靶47的間隔為20~100mm的範圍較理想，30~50mm的範圍更理想。
藉由使基板11與金屬濺鍍靶47的間隔為上述範圍，對基板11供應能量更高的反應物種，基板上之遷移變得活躍，可使結晶性良好的III族氮化物化合物半導體成膜。
於本實施態樣的製造方法，基板11與金屬濺鍍靶47的位置關係為對面式較理想。
如上述，濺鍍裝置40的腔體41內，藉由基板11配置於電漿中之構成，因可供應能量更高的反應物種給基板11，使基板11上之遷移變得活躍，差排環化容易進行。
藉此，可使結晶性良好的III族氮化物化合物半導體成膜。
於本實施態樣的製造方法，於上述條件下，至少使用濺鍍法，使半導體層20內之構成n型半導體層14的底層14a及n型接觸層14b成膜，因生成高偏壓或功率大的反應物種，且該反應物種以高運動能量供應給基板11，在基板11上產生遷移，差排環化變得容易。藉此，構成半導體層20之n型半導體層14的底層14a係與成膜於基板11上的柱狀結晶的集合體之緩衝層12的結晶性沒有依照原樣連續。所以，成膜效率高，生產性佳，且可使結晶性良好的III族氮化物化合物半導體成膜。
〔發光元件的層合構造〕
以下，詳細敘述如上述之於基板11上，至少使用濺鍍法而使半導體層20成膜之本實施態樣的製造方法所得的發光元件1的構成。
<基板>於本實施態樣，作為用於基板11之材料，只要是III族氮化物化合物半導體結晶可磊晶成長於表面之基板材料即可，無特別限制，可選擇各種材料使用。例如藍寶石、SiC、矽、氧化鋅、氧化鎂、氧化錳、氧化鋯、氧化錳鋅鐵、氧化鎂鋁、硼化鋯、氧化鎵、氧化銦、氧化鋰鎵、氧化鋰鋁、氧化釹鎵、氧化鑭鍶鋁鉭、氧化鍶鈦、氧化鈦、鉿、鎢、鉬等。
而且，不使用氨形成緩衝層的同時，以使用氨的方法使構成後述的n型半導體層之底層成膜，又於上述基板材料中，使用在高溫下與氨接觸引起化學上改性之氧化物基板、金屬基板等的情況下，因本實施態樣的緩衝層作為包覆層之作用，可有效防止基板在化學上的變質。
而且，一般因濺鍍法可抑制使基板的溫度低，即使是使用高溫下具有分解的性質之材料所構成的基板的情況，可不破壞基板11，在基板上形成各層。
<緩衝層>本實施態樣的層合半導體10係於基板11上，藉由濺鍍法，使III族氮化物化合物所構成的緩衝層12成膜。緩衝層12係藉由濺鍍法，例如含有金屬原料與V族原料之氣體，以電漿使其活性化進行反應而成膜。
於本實施態樣的III族氮化物化合物半導體發光元件1的層合半導體10，基板11上使III族氮化物化合物半導體結晶磊晶成長時，藉由將含有III族金屬原料與氮元素之氣體，以電漿活性化之濺鍍法，使由柱狀結晶的集合體所構成的緩衝層12成膜，於其上，以濺鍍法可形成構成n型半導體層14的底層14a及n型接觸層14b。
III族氮化物化合物半導體的結晶，具有六方晶系的結晶構造，容易形成以六角柱為基本之集合組織。特別是使用電漿化的金屬材料成膜之方法所形成的膜，容易成為柱狀結晶。此處，本發明說明的所謂柱狀結晶，係指與鄰接的結晶粒之間形成結晶粒界而可分隔，本身的縱剖面形狀為柱狀的結晶。
圖5表示後述實施例1中III族氮化物化合物半導體層合構造體之剖面的穿透式電子顯微鏡(TEM)的相片，圖6為圖5的模型化圖。緩衝層12係被圖6中實線所示的疆界劃分，疆界與疆界間之各結晶塊為六角形的柱狀。於本發明，如此的結晶形態稱為柱狀結晶的集合體。而且，由圖5及圖6可判定如此的結晶形態，雖可稱為被疆界劃分的層，於本發明，包含如此的層也以柱狀結晶的集合體說明。
使如上述柱狀結晶所構成的緩衝層12成膜於基板11上的情況下，於其上成膜之III族氮化物化合物半導體所構成的半導體層，可成為具有良好結晶性的結晶膜。
緩衝層12必須以覆蓋基板11的表面11a的至少60%以上而形成，較理想為覆蓋80%以上，90%以上更加理想。
而且，緩衝層12，以覆蓋表面11a的100%而形成，亦即無間隙地覆蓋基板11的表面11a上最理想。
緩衝層12覆蓋基板11的表面11a的區域變小時，基板11變成露出部分大的狀態，在緩衝層12上成膜之底層14a及基板11上直接成膜之底層14a，因晶格常數不同，無法成為均勻的結晶，產生凸塊(hillock)、凹處(pit)。
而且，緩衝層12覆蓋基板11的表面11a的比例，可由圖5所示的剖面TEM相片測定。特別是緩衝層12與底層14a的材料相異的情況下，使用EDS等，藉由將基板11與該基板11上的層之界面，平行於基板11的表面地進行掃描，可估計沒有形成緩衝層12的區域比。
而且，於本實施態樣，如上述從剖面TEM相片可測定基板11的露出面積，使用只使緩衝層12成膜的樣品，藉由AFM等方法，也可測定基板11的露出面積。
而且，於基板11上形成緩衝層12時，如圖1所示的例子，可形成只覆蓋基板11的表面11a，也可形成覆蓋基板11的表面11a及側面。而且也可形成覆蓋基板11的表面11a、側面及背面。
緩衝層12雖由柱狀結晶的集合體所構成，從緩衝功能的面較理想。
III族氮化物化合物半導體的結晶，具有六方晶系的結晶構造，容易形成以六角柱為基本之集合組織。特別是使用電漿化的金屬材料成膜之方法所形成的膜，容易成為柱狀結晶。
於如此使由柱狀結晶所構成的緩衝層12成膜於基板11上的情況，因緩衝層12的緩衝功能有效地作用，於其上成膜的III族氮化物化合物半導體，成為具有良好結晶性的結晶膜。
而且，緩衝層12之前述柱狀結晶的各晶粒的寬度平均值為0.1~100nm的範圍，從緩衝功能的面較理想，1~70 nm的範圍更理想。
為了使III族氮化物化合物半導體的結晶層的結晶性良好，柱狀結晶的各結晶之晶粒的寬度必須適當控制，具體地上述範圍內較理想。
各柱狀結晶的晶粒的寬度，可藉由剖面TEM的觀察等容易地測定。亦即，圖6所示的模型圖中各柱狀結晶的疆界的間隔為各柱狀結晶的晶粒的寬度。而且，由圖5所示的TEM相片可判定各柱狀結晶的寬度無法精密地規定，而是具有某種程度的寬度分佈。所以，各柱狀結晶的晶粒的寬度脫離上述範圍之結晶，即使有例如數百分比的程度，也不影響本發明的效果。而且，各柱狀結晶的晶粒的寬度，90%以上為上述範圍較理想。
結晶的晶粒係如上述為略呈柱狀的形狀較理想，緩衝層12期望為由柱狀的晶粒所集合的層所構成。
此處，上述所謂晶粒的寬度，係指緩衝層12為柱狀晶粒的集合體的情況下，結晶的界面與界面的距離。另一方面，晶粒為散佈成島狀的情況下，所謂晶粒的寬度，係指結晶晶粒連接基板面的面之最大部分之對角線的長度。
緩衝層12的膜厚為10~500nm的範圍較理想，20~100nm的範圍更理想。
緩衝層12的膜厚未達10nm時，上述的緩衝功能變得不足。而且，超過500 nm的膜厚形成緩衝層12的情況下，雖無關作為包覆層的功能沒有改變，但成膜處理時間變長，有生產性降低之虞。
而且，緩衝層12的層厚，可由上述剖面TEM相片容易地測定。
緩衝層12為含有Al的組成較理想，由AlN所成的構成特別理想。
作為構成緩衝層12的材料，只要是一般式AlGaInN所表示的III族氮化物化合物半導體，可使用任何材料。再者，作為V族也可以為含有As、P的構成。
於緩衝層12為含有Al的組成的情況，其中以GaAlN較理想，此時Al的組成為50%以上較理想。
而且，藉由緩衝層12為AlN所構成，因可有效地成為柱狀結晶集合體，更理想。
而且，如上述緩衝層12，除以覆蓋基板11的表面11a而形成，也可覆蓋側面11b，再者也可以覆蓋基板11的背面11c而形成。但是，以傳統的成膜方法使緩衝層成膜的情況下，必須進行最多6次至8次的成膜處理，變成時間長的步驟。作為除此之外的成膜方法，雖考慮藉由不保持基板設置於腔體內，對基板全面成膜之方法，但是在必須加熱基板的情況，裝置恐會變得複雜。
所以，考慮例如藉由使基板搖動或旋轉運動，一邊改變基板的位置對成膜材料的濺鍍方向一邊成膜的方法。藉由如此的方法，基板的表面及側面可能以1次的步驟成膜，然後藉由進行基板背面的成膜步驟，以共計2次的步驟可能覆蓋基板全面。
而且，成膜材料源係由大面積的產生源的構成，且藉由使材料產生的位置移動，不移動基板而使基板全面成膜之方法也可。作為如此的方法，例如上述藉由使磁鐵搖動或旋轉運動，一邊使陰極的磁鐵的位置在濺鍍靶內移動一邊進行成膜之RF濺鍍法。而且，如此以RF濺鍍法進行成膜的情況下，也可使基板側與陰極側兩者移動的方法。再者，藉由材料的產生源之陰極配置於基板附近，所產生的電漿對基板不供應成束狀，而是包圍基板地供應之構成，基板表面及側面可能同時成膜。
<半導體層>如圖1所示，本實施態樣的層合半導體10係於基板11上，介由上述的緩衝層12，層合氮化物系化合物半導體所構成之具備n型半導體層14、發光層15及p型半導體層16之半導體層20。
所以，於n型半導體層14，具備至少藉由濺鍍法成膜之III族氮化物化合物半導體所構成的底層14a及n型接觸層14b，在緩衝層12上層合底層14a。
於III族氮化物化合物半導體所構成的底層14a上，係層合具有如上述圖1所示層合半導體10之功能性的結晶層之構成。例如於形成發光元件用之半導體層合構造的情況，可層合Si、Ge、Sn等n型摻雜物摻雜之n型導電性層、鎂等的p型摻雜物摻雜的p型導電性層等而形成。而且，作為材料，於發光層等可使用InGaN，於包覆(clad)層等可使用AlGaN。如此，於底層14a上，藉由形成具有功能之III族氮化物半導體結晶層，可用於發光二極體、雷射二極體或電子顯示器等的製作，可製作具有半導體層合構造之晶圓。
以下，詳述層合半導體10。
作為氮化物系化合物半導體，例如多數已知的一般式AlX GaY InZ N1－A MA (0X1、0Y1、0Z1且X＋Y＋Z＝1。記號M表示不同於氮(N)之其他第V族元素，0A<1)所表示之氮化鎵系化合物半導體，於本發明，可使用包含這些習知的氮化鎵系化合物半導體之一般式AlX GaY InZ N1－A MA (0X1、0Y1、0Z1且X＋Y＋Z＝1。記號M表示不同於氮(N)之其他第V族元素，0A<1)所表示之氮化鎵系化合物半導體，無任何限制。
氮化鎵系化合物半導體，除Al、Ga及In以外，可含有其他III族元素，依需要可含有Ge、Si、Mg、Ca、Zn、Be、P、As及B等元素。再者，不限制故意添加的元素，也有隨成膜條件等必然含有的雜質、及含於原料、反應管材質之微量雜質的情況。
這些氮化鎵系化合物半導體的成長方法，無特別限制，除上述的濺鍍法，可適用已知的MOCVD(有機金屬化學氣相成長法)、HVPE(氫化物氣相成長法)、MBE(分子束磊晶法)等使氮化物半導體成長的全部方法。作為較理想的成長方法，從膜厚控制性、量產性的觀點為MOCVD法。於MOCVD法，使用傳送氣體為氫氣(H2 )或氮氣(N2 )，作為III族原料之Ga來源為三甲基鎵(TMG)或三乙基鎵(TEG)，Al來源為三甲基鋁(TMA)或三乙基鋁(TEA)，In來源為三甲基銦(TMI)或三乙基銦(TEI)，作為V族原料之N來源為氨(NH3)、聯氨(N2 H4 )等。而且，作為摻雜物，於n型可利用單矽烷(SiH4 )或二矽烷(Si2 H6 )作為Si原料，可利用鍺氣(GeH4 )、四甲基鍺((CH3 )4 Ge)或四乙基鍺((C2 H5 )4 Ge)等有機鍺化合物作為Ge原料。於MBE法，可利用元素狀的鍺作為摻雜物源。於p型，使用例如雙環戊二烯基鎂(Cp2 Mg)或雙乙基環戊二烯基鎂(Et Cp2 Mg)作為Mg原料。
「n型半導體層」
n型半導體層14通常層合於上述緩衝層12上，由底層14a、n型接觸層14b及n型包覆層14c所構成。而且，n型接觸層14b可兼任底層及/或n型包覆(clad)層。
(底層)本實施態樣的底層14a係由III族氮化物化合物半導體所構成，藉由如上述的濺鍍法層合於緩衝層12上而成膜。
作為底層14a的材料，不一定要與基板11上成膜的緩衝層12相同，也可使用不同的材料，由Alx Ga1－x N層(0x1、較理想為0x0.5、更理想為0x0.1)所構成較理想。
本發明人等實驗後，得知作為底層14a所使用的材料，以含有Ga之III族氮化物化合物，亦即GaN系化合物半導體較理想。
於上述緩衝層12是由AlN構成的情況，必須使底層14a不持續依照柱狀結晶的集合體之緩衝層12的結晶性，藉由遷移而差排環化。作為容易差排環化(dislocation looping)的材料，例如含有Ga之GaN系化合物半導體，特別是AlGaN或GaN。
底層14a的膜厚為0.1μm以上較理想，更理想為0.5μm以上，最理想為1μm以上。該膜厚以上者，容易得到結晶性良好的Alx Ga1－x N層。
於底層14a，依據需要也可摻雜1×1017 ~1×1019 /cm3 的範圍內之n型雜質，也可為不摻雜(<1×1017 /cm3 )，不摻雜者因維持良好的結晶性之點較理想。
於基板11具有導電性的情況，藉由將摻雜物摻雜於底層14a，成為具導電性，可於發光元件的上下形成電極。另一方面，於基板11使用絕緣性材料的情況，因變成在發光元件相同的面上設置正極及負極各電極之晶片構造，底層14a無需摻雜，不摻雜者結晶性變好，所以較理想。
作為n型雜質，雖無特別限制，例如Si、Ge及Sn等，較理想為Si及Ge。
於基板11使用導電性基板的情況，如上述，對底層14a進行摻雜，藉由使電流在底層14a的層構造的縱方向流動，可成為發光元件的晶片兩面上設置電極之構造。
此外，於基板11使用絕緣性基板的情況，因採用發光元件相同的面上形成電極之晶片構造，於基板11上，介由緩衝層12層合的底層14a為不摻雜之結晶者，結晶性變好。
於底層14a藉由濺鍍法成膜的情況，係藉由氮化物原料流通於反應器內之反應性濺鍍法成膜之方法，藉由控制反應而可保持良好的結晶性，從其良好的結晶性可安定地再現的點，更理想。
而且，於底層14a藉由濺鍍法成膜的情況，與MOCVD法、MBE法等比較，裝置可成為簡便的構成。
底層14a成膜時的基板11的溫度，亦即底層14a的成長溫度為800℃以上的溫度較理想。此係藉由提高底層14a成膜時的基板11的溫度，容易產生原子的遷移，差排環化容易進行。而且，底層14a成膜時的基板11的溫度，因必須比結晶分解的溫度低，未達1200℃較理想。只要底層14a成膜時的基板11的溫度為上述溫度範圍內，可得結晶性良好的底層14a。
(n型接觸層)本實施態樣的n型接觸層14b係由III族氮化物化合物半導體所構成，藉由上述濺鍍法，層合於底層14a上而成膜。
作為n型接觸層14b，與底層14a同樣地由Alx Ga1－x N層(0x1、較理想為0x0.5、更理想為0x0.1)所構成較理想。摻雜n型雜質較理想，含有1×1017 ~1×1019 /cm3 ，較理想為1×1018 ~1×1019 /cm3 的濃度之n型雜質時，從維持與負極良好的歐姆接觸、抑制破裂的產生、維持良好的結晶性的點，較理想。作為n型雜質，雖無特別限制，例如Si、Ge及Sn等，較理想為Si及Ge。成長溫度與底層相同。而且，如上述n型接觸層14b可為兼具底層的構成。
構成底層14a及n型接觸層14b之III族氮化物化合物半導體為相同組成較理想，這些的總厚度設定為0.1~20μm，較理想為0.5~15μm，更理想為1~12μm的範圍。膜厚為上述範圍時，可維持良好的半導體的結晶性。
(n型包覆層)上述n型接觸層14b與後述的發光層15之間，設置n型包覆層14c較理想。藉由設置n型包覆層14c，可埋藏n型接觸層14b的最表面所產生的平坦性的惡化。n型包覆層14c，係使用傳統習知的MOCVD法等，可以AlGaN、GaN、GaInN等成膜。而且，可為這些構造的異種接合、複數次層合的超晶格構造。於GaInN的情況，當然期望比發光層15的GaInN的能帶隙大。
n型包覆層14c的膜厚雖無特別限制，較理想為5~500nm的範圍，更理想為5~100nm的範圍。
而且，n型包覆層14c的n型摻雜濃度為1×1017 ~1×1020 /cm3 的範圍較理想，更理想為1×1018 ~1×1019 /cm3 的範圍。摻雜濃度為該範圍時，從維持良好的結晶性及降低發光元件的操作電壓的點較理想。
「p型半導體層」
p型半導體層16通常由p型包覆層16a及p型接觸層16b所構成，可使用傳統習知的MOCVD法等成膜。而且p型接觸層也可為兼具p型包覆層之構成。
(p型包覆層)作為p型包覆層16a，係比後面詳述之發光層15的能帶隙大之組成，只要可將載子關入發光層15者即可，無特別限制，較理想為Ald Ga1－d N(0<d0.4，較理想為0.1d0.3)者。p型包覆層16a以如此的AlGaN構成時，從可將載子關入發光層15的點較理想。p型包覆層16a的膜厚雖無特別限制，較理想為1~400nm，更理想為5~100nm。p型包覆層16a的p型摻雜濃度為1×1018 ~1×1021 /cm3 較理想，更理想為1×1019 ~1×1020 /cm3 。p型摻雜濃度為上述範圍時，不降低結晶性，可得良好的p型結晶。
(p型接觸層)p型接觸層16b係至少含有Ale Ga1－e N(0e<0.5，較理想為0e0.2，更理想為0e0.1)所構成的氮化鎵系化合物半導體。Al組成為上述範圍時，從維持良好的結晶性及與p歐姆電極(參照後述的透光性電極17)的良好歐姆接觸的點較理想。
而且，含有1×1018 ~1×1021 /cm3 的範圍濃度之p型摻雜物時，從維持良好的歐姆接觸、防止破裂的產生、維持良好的結晶性的點較理想，更理想為5×1019 ~5×1020 /cm3 的範圍。
作為p型雜質無特別限制，例如Mg較理想。
p型接觸層16b的膜厚無特別限制，10~500nm較理想，更理想為50~200nm。膜厚為該範圍時，從發光功率的點，較理想。
<發光層>發光層15係層合於n型半導體層14上的同時，p型半導體層16層合於其上的層，可使用傳統習知的MOCVD法等成膜。而且，發光層15係如圖1所示，由氮化鎵系化合物半導體所構成的障壁層(barrier layer)15a及含有銦的氮化鎵系化合物半導體所構成的阱層(well layer)15b交替重複層合，且於n型半導體層14側及p型半導體層16側，配置障壁層15a，依序進行層合所形成。
而且，於圖1的例示，發光層15係由6層的障壁層15a及5層的阱層15b交替重複進行層合，在發光層15的最上層及最下層，配置障壁層15a，各障壁層15a之間配置阱層15b所構成。
作為障壁層15a，可適合使用例如比含有銦的氮化鎵系化合物半導體所構成的阱層15b的能帶隙大之Alc Ga1－c N(0c<0.3)等氮化鎵系化合物半導體。
而且，於阱層15b，作為含有銦的氮化鎵系化合物半導體，可使用例如Ga1－s Ins N(0<s<0.4)等氮化鎵銦。
而且，作為發光層15全體的膜厚，雖無特別限制，以可得量子效果的程度之膜厚，亦即臨界膜厚較理想。例如發光層15的膜厚為1~500nm的範圍較理想，以100nm左右的膜厚，更理想。膜厚為上述範圍時，對發光功率的提高有貢獻。
<透光性正極>透光性正極17，係形成於上述所製作的層合半導體10的p型半導體層16上之透光性電極。
作為透光性正極17的材質，無特別限制，可以該技術領域習知慣用的手段設置ITO(In2 O3 －SnO2 )、AZnO(ZnO－Al2 O3 )、IZnO(In2 O3 －ZnO)、GZO(ZnO－Ga2 O3 )等的材料。
而且，其構造也可無限制地使用包含傳統習知的構造之任何構造。
透光性正極17，也可以覆蓋Mg摻雜的p型半導體層16上的全部表面而形成，也可以空出間隙之格子狀、樹形狀而形成。形成透光性正極17後，也有以合金化、透明化為目的，進行退火的情況，也可不進行。
<正極焊墊及負極>正極焊墊18係形成於上述的透光性正極17上的電極。
作為正極焊墊18的材料，已知使用Au、Al、Ni及Cu等各種構造，可無限制地使用這些習知的材料、構造者。
正極焊墊18的厚度為100~1000nm的範圍內較理想。而且，焊墊的特性上、厚度大者，因結合性(bondability)變高，正極焊墊18的厚度為300nm以上更理想。再者，從製造成本的觀點，500nm以下較理想。
負極19係基板11上依序層合n型半導體層14、發光層15及p型半導體層16之半導體層中，與n型半導體層14的n型接觸層14b連接而形成。
所以，形成負極焊墊17時，除去發光層15、p型半導體層16及n型半導體層14一部分，形成n型接觸層14b的露出區域14d，於其上形成負極19。
作為負極19的材料，已知各種組成及構造的負極，可無限制地使用這些習知的負極，可以該技術領域習知慣用的手段設置。
如上述說明，根據本實施態樣的III族氮化物化合物半導體發光元件之製造方法，藉由上述構成，可短時間藉由濺鍍法形成均勻性良好的結晶膜。藉此，可安定、形成結晶性良好的III族氮化物化合物半導體層。
於本實施態樣的製造方法，於上述條件下，藉由至少使用濺鍍法，使構成半導體層20的層內之構成n型半導體層14的底層14a及n型接觸層14b成膜，因生成高偏壓或功率大的反應物種，且該反應物種以高運動能量供應給基板11，在基板11上產生遷移，差排環化變得容易。藉此，n型半導體層14的底層14a係與形成於基板11上的柱狀結晶的集合體之緩衝層12的結晶性沒有依照原樣連續。藉此，可使結晶性良好的III族氮化物化合物所構成的半導體層成膜。
而且，於本實施態樣，因至少使用濺鍍法使半導體層成膜，可提高成膜速度，可縮短成膜(製造)時間。再者，藉由縮短製造時間，可抑制濺鍍裝置內之腔體內的雜質混入至最小限度。
所以，生產性佳的同時，可得具備良好的發光特性之III族氮化物化合物半導體發光元件。
〔燈〕
如以上的說明，藉由組合關於本發明的III族氮化物化合物半導體發光元件及螢光體，以該業者習知的手段可構成燈。傳統上，已知藉由組合發光元件及螢光體改變發光色的技術，可無限制地採用如此的技術。
例如藉由選擇適當的螢光體，可得比發光元件長波長的發光，而且藉由混合發光元件本身的發光波長及由螢光體變換的波長，可得呈白色發光的燈。
而且，燈可使用於一般用途的砲彈型、攜帶的背光用途的側視型、顯示器用的上視型等任一種用途。
例如，如圖4所示的例子，於同一面電極型III族氮化物化合物半導體發光元件1封裝成砲彈型的情況，於2個框架中之一(圖4的框架31)與發光元件1接合，且發光元件1的負極(參照圖3所示的符號19)以金屬線34與框架32接合，發光元件1的正極焊墊(參照圖3所示的符號18)以金屬線33與框架31接合。所以，藉由以透明的樹脂構成的模製品35塑造於發光元件1的周圍，可製成圖4所示的砲彈型燈3。
而且，關於本發明的III族氮化物化合物半導體發光元件，除上述發光元件外，可用於雷射元件、受光元件等的光電轉換元件、或HBT、HEMT等電子顯示器等。這些半導體元件，已知有各種構造，關於本發明的III族氮化物化合物半導體發光元件的層合構造體之元件構造，包含這些習知的元件構造，無任何限制。
〔實施例〕
然後，藉由實施例更詳細地說明本發明的III族氮化物化合物半導體發光元件的製造方法，但本發明不只限於這些實施例。
〔實施例1〕
圖1表示本實驗例所製作的III族氮化物化合物半導體發光元件的層合半導體的剖面模型圖。
於本例，藍寶石所構成的基板11的c面上，使用RF濺鍍法，形成AlN所構成的柱狀結晶的集合體，作為緩衝層12，於其上，使用RF濺鍍法，形成GaN所構成的層，作為底層14a。
首先，只有單面進行鏡面研磨至可用於磊晶成長的程度之藍寶石所構成的基板11，不特別進行濕式等的前處理，導入濺鍍裝置中。此處，作為濺鍍裝置，係使用具有高頻式電源且濺鍍靶內具有磁鐵位置可移動的機制之裝置。
接著，在濺鍍裝置內，加熱基板11至750℃，以15sccm(每分鐘標準毫升)的流量只導入氮氣後，腔體內的壓力保持於0.08Pa，於基板11側，施加50W的高頻偏壓，藉由暴露於氮氣電漿，洗淨基板11的表面。
然後，於濺鍍裝置內導入氬氣及氮氣後，使基板11的溫度降至500℃。然後，於基板11側，施加0.5W/cm2 的高頻偏壓的同時，1W/cm2 的功率加於金屬Al濺鍍靶側，爐內的壓力保持於0.5Pa，在氬氣5sccm、氮氣15sccm流通的條件下(氣體全部之氮的比為75%)，在藍寶石所構成的基板11上，使AlN所構成的緩衝層12成膜。成長速度為0.12nm/s。
濺鍍靶內的磁鐵，在洗淨基板11時及成膜時任一情況下都旋轉。
於是，根據預先測定的成膜速度，進行規定的時間之處理，使50nm的AlN(緩衝層12)成膜後，停止電漿動作，使基板11的溫度降低。
然後，將成膜緩衝層12的基板11，從濺鍍裝置取出，搬送至另外的濺鍍裝置，將GaN層成膜(III族氮化物半導體)的試樣，使用濺鍍法，由以下的順序製作。此處，作為GaN層成膜的濺鍍裝置，使用具備高頻式電源、具有在四方形的Ga濺鍍靶內磁鐵藉由移動而使磁場的相關位置移動的機制之裝置。而且，於Ga濺鍍靶設置使冷媒流通的配管，配管內流通冷卻至20℃的冷媒，防止Ga因熱熔解。
首先，於腔體內導入氬氣及氮氣後，使基板11的溫度升溫至1000℃。於是，於基板11側，施加0.5W/cm2 的高頻偏壓的同時，1W/cm2 的功率加於金屬Ga濺鍍靶側，一邊腔體內的壓力保持於0.5Pa，一邊在氬氣5sccm、氮氣15sccm流通的條件下(氣體全部之氮的比為75%)，在藍寶石所構成的基板11上，使GaN所構成的層成膜。此時，成長速度約為1nm/s。於是，使6μm的GaN層成膜後，停止產生電漿。
然後，以相同條件，使具有1×1019 cm-3 的電子濃度之2μm的摻雜Si的GaN層成膜。成膜的各條件與不摻雜的GaN相同，面向設置於腔體內Si濺鍍靶，照射從離子槍放出的離子，抽出Si而摻雜Si。
藉由以上的步驟，於藍寶石所構成的基板11上，形成具有柱狀構造之由AlN所構成的緩衝層12，於其上，形成不摻雜之6μm膜厚的GaN層(底層14a)，再於其上，形成具有1×1019 cm-3 的電子濃度2μm的之摻雜Si的GaN層(n型接觸層14b)，製作實施例1的試樣。該試樣的表面呈無色透明的鏡面狀。
於是，以上述方法所得的不摻雜的GaN層(底層14a)的X射線回擺曲線(XRC；X-ray rocking curve)使用X射線測定器(PANalytical公司製；四結晶X射線測定裝置，型號：X‘pert)進行測定。該測定係使用Cuβ線X射線產生源作為光源，在作為對稱面的(0002)面及作為非對稱面的(11-20)面進行。一般於III族氮化物化合物半導體的情況，(0002)面的XRC光譜的半值寬度為結晶平坦性(形態；morphology)的指標，(11-20)面的XRC光譜的半值寬度為差排密度(扭曲；twist)的指標。該測定結果，顯示本發明的製造方法所製作之不摻雜的GaN層，(0002)面的測定之半值寬度為180 arcsec，(11－20)面的測定之半值寬度為300 arcsec。
〔實施例2〕
於本例，以與實施例1相同的條件成膜之6μm的不摻雜的GaN層(底層14a)上，使用相同的濺鍍裝置，使摻雜Si的n型接觸層14b成膜。
於是，將試樣導入MOCVD爐，使其上的各層成膜，最後製作如圖1所示的III族氮化物化合物半導體發光元件用的具有磊晶層構造之磊晶晶圓(層合半導體10)。
該磊晶晶圓，係於具有c面的藍寶石所構成的基板11上，藉由與實施例1相同的成長方法，使具有柱狀構造之由AlN所構成的緩衝層12成膜後，具有從基板11側依序層合6μm的不摻雜的GaN所構成的底層14a、具有1×1019 cm－3 的電子濃度之2μm的摻雜Si的GaN所構成的n型接觸層14b、具有1×1018 cm－3 的電子濃度之20nm的In0.1 Ga0.9 N型包覆層(n型包覆層14c)、GaN障壁層開始GaN障壁層結束之層合構造之層厚為16nm之由GaN所構成的6層的障壁層15a及層厚為3nm之In0.2 Ga0.8 N所構成的5層阱層15b交替層合所構成之發光層(多重量子阱構造)15、具備5nm的摻雜Mg之Al0.1 Ga0.9 N所構成的p型包覆層16a及膜厚200nm的摻雜Mg之Al0.02 Ga0.98 N所構成的p型接觸層16b之p型半導體層16之構造。
由以上的順序，製作具有半導體發光元件用的磊晶層構造之磊晶晶圓。此處，摻雜Mg之Al0.02 Ga0.98 N所構成的p型接觸層16b，即使不進行用以活性化p型載子的退火處理，也顯示p型特性。
然後，使用上述藍寶石所構成的基板11上層合磊晶層構造之磊晶晶圓(參照圖1的層合半導體10)，製作半導體發光元件的一種之發光二極體(參照圖2及3的發光元件1)。
首先，對所製作的晶圓，藉由習知的微影法，於摻雜Mg之Al0.02 Ga0.98 N所構成的p型接觸層16b的表面上，形成ITO所構成的透光性正極17以及具有於其上從正極表面側依序層合Ti、Al、Au的構造之正極焊墊18。而且，於晶圓的一部分施以乾式蝕刻，使n型接觸層14b上的露出區域14d露出，於該部分製作由Ni、Al、Ti及Au的4層所構成的負極19。藉由這些步驟，於晶圓上，製作具有如圖2及3所示的形狀之各電極。
對如上述於p型半導體層及n型半導體層的兩者形成電極之晶圓，研削及研磨基板11的背面，成為鏡面狀的面，切斷成350μm邊長的正方形的晶片，使各電極在上面地載置於導線架上，以金線與導線架連結，成為半導體發光元件。該半導體發光元件(發光二極體)的正極焊墊18及負極19的電極間，使電流順向流過時，電流20mA之順向電壓為3.0V。而且，通過p側透光性正極17，觀察發光狀態時，發光波長為470nm，顯示發光功率為15mW。從製作的晶圓的幾乎全面所製作的發光二極體，皆可均勻地得到如此的發光二極體的發光特性。
〔實施例3〕
於本例，在藍寶石基板的c面上，使用旋轉陰極式RF濺鍍裝置，形成AlN的柱狀結晶的集合體，作為緩衝層，於其上，以AlN所構成的緩衝層成膜相同的濺鍍裝置，形成GaN層(底層14a及n型接觸層14b)。然後，於其上藉由MOCVD法，形成與實施例2同樣的發光元件半導體層合構造。
濺鍍緩衝層時的基板溫度為700℃，底層成膜時的基板溫度為900℃。其他的成膜條件，全部與實施例2相同。
然後，將晶圓從反應裝置取出時，可確認晶圓的表面為鏡面。
然後，使用剖面TEM法，觀察上述晶圓。以RF濺鍍成膜之AlN層(緩衝層)，可確認晶粒的寬度為50nm程度的柱狀結晶。而且，緩衝層係以覆蓋基板全面而形成。
接著，將上述所製作的晶圓，與實施例2同樣地方式成為發光二極體晶片。電極間流過順向電流時，電流20mA之順向電壓為3.1V。而且，通過p側透光性正極，觀察發光狀態時，發光波長為460nm，顯示發光功率為13mW。從製作的晶圓的幾乎全面所製作的發光二極體，皆可均勻地得到如此的發光二極體的發光特性。
〔實施例4〕
於本例，在Si(111)基板上，使用旋轉陰極式RF濺鍍裝置，形成AlGaN的柱狀結晶的集合體，作為緩衝層，於其上，使用與實施例1相同的裝置，形成摻雜Si的AlGaN層，作為底層，再於其上，形成與實施例2同樣的發光元件半導體層合構造。此處，緩衝層的Al的組成為70%，底層的Al的組成為15%。而且，濺鍍時基板的溫度為500℃，底層的成膜溫度為700℃。其他的成膜條件，全部與實施例1相同。
於實施例4，發光元件半導體層合構造成長後，從反應裝置取出晶圓時，可確認晶圓的表面為鏡面。
然後，使用剖面TEM法，觀察上述晶圓。以RF濺鍍成膜之GaAlN層(緩衝層)，可確認晶粒的寬度為30nm程度的柱狀結晶。而且，緩衝層係以覆蓋基板全面而形成。
接著，將上述所製作的晶圓，與實施例2同樣地方式成為發光二極體晶片。於本例，各電極設置於半導體層合構造側與基板側的上下。電極間流過順向電流時，電流20mA之順向電壓為2.9V。
而且，通過p側透光性正極，觀察發光狀態時，發光波長為460nm，顯示發光功率為10mW。從製作的晶圓的幾乎全面所製作的發光二極體，皆可均勻地得到如此的發光二極體的發光特性。
〔實施例5〕
於本例，在ZnO(0001)基板上，使用RF磁控式濺鍍法，形成GaN的柱狀結晶的集合體，作為緩衝層，於其上，使用與實施例1相同的裝置，形成摻雜Ge的AlGaN層，作為底層，再於其上，藉由與實施例2同樣的方法，形成發光元件半導體層合構造。
此處，緩衝層的Al的組成為10%。而且，緩衝層濺鍍時的基板溫度為室溫，底層成膜時的基板溫度為750℃。而且，為了嘗試製作525nm附近的綠色LED，使含於發光層的In的原料流量增加。
於實施例5，發光元件半導體層合構造成長後，從反應裝置取出晶圓時，可確認晶圓的表面為鏡面。
然後，使用剖面TEM法，觀察上述晶圓。可確認GaN層的晶粒的寬度為5nm程度的柱狀結晶。而且，緩衝層係以覆蓋基板全面而形成。
將上述所製作的晶圓，藉由與實施例2相同的方法，成為發光二極體晶片，而且，與實施例4同樣地，各電極設置於半導體層合構造側與基板側的上下。電極間流過順向電流時，電流20mA之順向電壓為3.3V。而且，通過p側透光性正極，觀察發光狀態時，發光波長為525nm，顯示發光功率為10mW。從製作的晶圓的幾乎全面所製作的發光二極體，皆可均勻地得到如此的發光二極體的發光特性。
由以上的結果，得知關於本發明的III族氮化物化合物半導體發光元件，生產性佳且具備優異的發光特性。
(第二實施態樣)於本實施態樣，除以下記載的事項以外，與上述第一實施態樣相同。
於本實施態樣，作為使用濺鍍法成膜之重要參數，例如偏壓、施加於濺鍍靶的功率、基板溫度、爐內壓力、氮氣分壓、成膜速度等。
於本實施態樣的製造方法，以濺鍍法使半導體層成膜時，外加於基板11的偏壓值為0.1W/cm2 以上較理想，0.2 W/cm2 以上更理想，0.5 W/cm2 以上最理想。
藉由外加於基板11的偏壓值為上述時，因生成高偏壓的反應物種，且該反應物種以高運動能量供應給基板11，在基板11上之遷移活躍，使差排環化變得容易。
於本實施態樣的製造方法，以濺鍍法使半導體層成膜時，外加於金屬濺鍍靶(濺鍍靶)47的功率為0.1 W/cm2 ~100 W/cm2 的範圍較理想，1 W/cm2 ~50 W/cm2 的範圍更理想，1.5 W/cm2 ~50 W/cm2 的範圍最理想。
藉由外加於金屬濺鍍靶47的功率為上述範圍，因生成高偏壓的反應物種，且該反應物種以高運動能量供應給基板11，在基板11上之遷移活躍，使差排環化變得容易。
(第三實施態樣)除以下記載的事項以外，與上述第一實施態樣相同。
本實施形態之製造方法為，於前述半導體層成膜之際，於使用濺鍍之腔體(圖7中符號41)內，供應氮氣(N2 )及氬氣(Ar)以進行濺鍍之方法。
本實施態樣的製造方法，係使前述半導體層成膜時，濺鍍所使用的腔體內的壓力為10Pa以下之方法。
而且，本實施態樣的製造方法，係使前述半導體層成膜時，前述基板的溫度為400℃以上1300℃以下之方法。
而且，本實施態樣的製造方法，係前述半導體層成膜時的成膜速度為0.1~10nm/秒的範圍之方法。
而且，緩衝層12，除以覆蓋基板11的表面11a而形成，也可覆蓋側面，再者，也可覆蓋基板11的背面而形成。
負極19係於基板11上依序層合n型半導體層14、發光層15及p型半導體層16之半導體層，連接n型半導體層14的n型接觸層14b而形成。
所以，設置負極19時，藉由除去p型半導體層16、發光層15及n型半導體層14的一部分，形成n型接觸層14b的露出區域14d，於其上形成負極19。
作為負極19的材料，已知各種組成及構造的負極，可無限制地使用這些習知的負極，可以該技術領域習知慣用的手段設置。
〔發光元件的製造方法〕以下說明圖2及圖3所示之發光元件的製造方法之一例。
關於本發明的發光元件的製造方法，如上述係包含在基板11上藉由濺鍍法，形成由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層的成膜步驟之方法。
為了使結晶性佳的III族氮化物化合物半導體，使用濺鍍法成膜於基板上，必須生成更高能量的反應物種，使基板上的遷移活躍，本實施態樣以下詳述如此的方法。
<層合半導體的製造方法>於實施態樣的製造方法，於基板11上使III族氮化物化合物半導體結晶磊晶成長，形成如圖1所示之層合半導體10時，於基板11上使緩衝層12成膜，於其上形成半導體層20。於本實施態樣，構成半導體層20之各層內，構成n型半導體層14的底層14a及n型接觸層14b，係以濺鍍法形成。然後，於其上，構成n型半導體層14的n型包覆層14c、發光層15、及構成p型半導體層16之p型包覆層16a及p型接觸層16b的各層，使用MOCVD法形成。
「緩衝層的形成」使緩衝層12成膜於基板11上時，期望基板11進行濕式的前處理。例如對矽所構成的基板11，進行習知的RCA洗淨方法，藉由先使表面成為氫末端，可安定成膜製程。
而且，基板11導入反應器中後，形成緩衝層12前，使用濺鍍法等方法，可進行前處理。具體地，藉由將基板11暴露於氬氣、氮氣的電漿中，可調整表面。例如，藉由氬氣、氮氣等的電漿作用於基板11的表面，可除去附著於基板11的有機物、氧化物。於該情況，基板11與腔體間施加電壓時，可有效地使電漿粒子對基板11作用。
進行基板11表面的前處理後，於濺鍍裝置內導入氬氣及氮氣後，使基板11的溫度降至500℃。然後，於基板11側，施加高頻偏壓的同時，於金屬Al濺鍍靶側外加功率，一邊使爐內的壓力保持一定，一邊使AlN所構成的緩衝層12成膜於基板11上。
使緩衝層12成膜於基板11上之方法，無特別限制，除濺鍍法外，例如MOCVD法、脈衝雷射沈積法(PLD)法、脈衝電子線沈積(PED)法等，可適當選擇使用，因濺鍍法最簡便也適合量產，為較適合的方法。而且，於使用DC濺鍍的情況，因導致濺鍍靶表面的充電，成膜速度可能不安定，期望為脈衝式DC濺鍍法、RF濺鍍法。
成膜於基板11之緩衝層12，以含有Al的組成成膜較理想，以含有AlN的組成成膜特別理想。而且，作為緩衝層12所使用的材料，只要是一般式AlGaInN所表示的III族氮化物化合物半導體，可使用任何材料。再者，作為V族，也可以為含有As、P的組成成膜。
於緩衝層12為含有Al的組成的情況，其中以GaAlN較理想，此時Al的組成為50%以上較理想。
而且，藉由緩衝層12以AlN成膜，因可有效地成為柱狀結晶集合體，更理想。
而且，如上所述般，緩衝層12，除以覆蓋於基板11的表面11a而形成外，也可覆蓋於側面，再者也可以覆蓋於基板11的背面而形成。
但是，以傳統的成膜方法形成緩衝層的情況下，必須進行最多6次至8次的成膜處理，變成時間長的步驟。作為除此之外的成膜方法，雖考慮藉由不保持基板、設置於腔體內，對基板全面成膜之方法，但是在必須加熱基板的情況，裝置恐會變得複雜。
所以，考慮例如藉由使基板搖動或旋轉運動，一邊改變基板的位置對成膜材料的濺鍍方向一邊成膜的方法。藉由如此的方法，基板的表面及側面可能以1次的步驟成膜，然後藉由進行基板背面的成膜步驟，以共計2次的步驟可能覆蓋基板全面。
而且，成膜材料源(濺鍍靶)係由大面積的產生源的構成，且藉由使材料產生的位置移動，不移動基板而使基板全面成膜之方法也可。作為如此的方法，例如上述藉由使磁鐵搖動或旋轉運動，一邊使陰極的磁鐵的位置在濺鍍靶內移動一邊進行成膜之RF濺鍍法。
而且，如此以RF濺鍍法進行成膜的情況下，也可使基板側與陰極側兩者移動的方法。再者，藉由材料的產生源之陰極配置於基板附近，產生的電漿對基板不供應成束狀，而是包圍基板地供應之構成，基板表面及側面可能同時成膜。
〔半導體層的形成〕
於緩衝層12上，藉由依序層合n型半導體層14、發光層15及p型半導體層16，形成半導體層20。於本實施態樣的製造方法，如上述，構成半導體層20之各層內，構成n型半導體層14的底層14a及n型接觸層14b，係以濺鍍法形成，且n型包覆層14c、發光層15及p型半導體層16，使用MOCVD法形成。
作為氮化鎵系化合物半導體的成長方法，例如濺鍍法，MOCVD(有機金屬化學氣相成長法)、HVPE(氫化物氣相成長法)、MBE(分子束磊晶法)等，從膜厚控制性、量產性的觀點，MOCVD法較適合。於MOCVD法，使用傳送氣體為氫氣(H2 )或氮氣(N2 )，作為III族原料之Ga來源為三甲基鎵(TMG)或三乙基鎵(TEG)，Al來源為三甲基鋁(TMA)或三乙基鋁(TEA)，In來源為三甲基銦(TMI)或三乙基銦(TEI)，作為V族原料之N來源為氨(NH3 )、聯氨(N2 H4 )等。而且，作為摻雜物，於n型可利用單矽烷(SiH4 )或二矽烷(Si2 H6 )作為Si原料，可利用鍺氣(GeH4 )、四甲基鍺((CH3 )4 Ge或四乙基鍺((C2 H5 )4 Ge)等有機鍺化合物作為Ge原料。於MBE法，可利用元素狀的鍺作為摻雜物源。於p型，使用 例如雙環戊二烯基鎂(Cp2 Mg)或雙乙基環戊二烯基鎂(Et Cp2 Mg)作為Mg原料。
(底層及n型接觸層的形成)
形成本實施態樣的半導體層20時，首先n型半導體層14的底層14a，藉由濺鍍法層合於上述緩衝層12上而成膜。而且，再於底層14a上，藉由濺鍍法層合n型接觸層14b而成膜。
於本實施態樣的製造方法，成膜底層14a及n型接觸層14b時，於濺鍍所使用的腔體內，供應氮氣及氬氣，進行濺鍍之步驟。
於本實施態樣的製造方法，例如使用圖7所示的濺鍍裝置40，可使底層14a及n型接觸層14b成膜。圖示的濺鍍裝置40，係於濺鍍靶47的下方(圖7的下方)配置磁鐵42，該磁鐵42藉由圖示省略的驅動裝置，在濺鍍靶47的下方，沿濺鍍靶台43搖動。於腔體41內，供應氮氣及氬氣，安裝於加熱器44的基板11上，藉由濺鍍法使半導體層成膜。
以下說明使用圖7例示的濺鍍裝置40的情況下，底層14a及n型接觸層14b成膜的方法。
首先，腔體41內導入氬氣及氮氣後，使基板11的溫度升溫至1000℃。於是，於基板11側施加高頻偏壓的同時，對金屬Ga所構成的濺鍍靶47側外加功率，一邊腔體內的壓力保持於0.5Pa，一邊在基板11上，使不摻雜的GaN所構成的底層14a成膜。
然後，以與底層14a相同的條件，使摻雜Si的GaN所構成的n型接觸層14b成膜。此時，面向設置於腔體41內之圖示省略的Si濺鍍靶，照射從離子槍放出的離子，抽出Si，對GaN摻雜Si。藉由如此的步驟，於緩衝層12上，形成不摻雜的GaN所構成的底層14a，再於其上形成摻雜Si的GaN所構成的n型接觸層14b。
本實施態樣的製造方法所使用的濺鍍法，藉由使用RF(高頻)濺鍍法或DC濺鍍法，對濺鍍靶外加功率較理想。
而且，一般使用後述的反應性濺鍍法的情況，從成膜速度容易控制的點，使用RF濺鍍法更理想。
而且，於DC濺鍍法，使用反應性濺鍍法的情況下，以DC連續外加電場的狀態時，因濺鍍靶被充電而難以提高成膜速度，賦予脈衝式偏壓之脈衝式DC濺鍍法較理想。
而且，於半導體層(於本實施態樣為底層14a及n型接觸層14b)藉由濺鍍法成膜的情況，藉由使氮化物原料流通於反應器內之反應性濺鍍而成膜的方法，藉由控制反應可保持良好的結晶性，因可安定地再現其良好的結晶性的點，所以較理想。
而且，以濺鍍法使半導體層成膜時，如圖7所示的濺鍍裝置40，使磁場對金屬濺鍍靶47旋轉或搖動較理想。
特別於使用RF濺鍍的情況，作為得到均勻膜厚的方法，一邊使磁鐵的位置在靶(濺鍍靶)內移動，一邊進行成膜較理想。具體地磁鐵的運動方法，隨濺鍍裝置的種類可適當地選擇，例如使磁鐵搖動或旋轉運動。
而且，使用濺鍍法使混合結晶成膜時，也有構成濺鍍靶的金屬預先製作成為金屬材料的混合物(不一定，也可不形成合金)之方法，或者也可使用不同材料構成的2個濺鍍靶，同時進行濺鍍之方法。例如於使一定組成的膜成膜的情況，使用混合材料的濺鍍靶，於使組成相異的多種類的膜成膜的情況，可設置複數濺鍍靶於腔體內。
於底層14a及n型接觸層14b藉由濺鍍法成膜的情況，係藉由氮化物原料流通於反應器內之反應性濺鍍法成膜之方法，藉由控制反應而可保持良好的結晶性，從其良好的結晶性可安定地再現的點，更理想。而且，於底層14a及n型接觸層14b藉由濺鍍法成膜的情況，與MOCVD法、MBE法等比較，裝置可成為簡便的構成。
於本實施態樣的製造方法，對氮(N2 )與Ar的流量，氮的流量比為20%以上98%以下的範圍較理想。低於該範圍的N2 流量比時，濺鍍金屬會以原樣的金屬附著於基板。此外，高於上述範圍的流量比時，因Ar的量太少，濺鍍速率降低。
對氮(N2 )與Ar的流量之氮的流量比，特別理想為25%以上90%以下的範圍。
於本實施態樣的製造方法，如上述濺鍍裝置的腔體內之氣體中氮氣濃度高，又作為重量大的氣體之Ar，以上述流量比混合。腔體內的氣體只有氮的情況時，因對金屬濺鍍靶47敲擊力弱，成膜速度受限制，於本實施態樣，藉由重量大的Ar及以上述流量比混合，可提高成膜速度的同時，可使基板11上的遷移活躍。
作為本實施態樣所使用的氮原料，無任何限制，可使用一般習知的氮化合物，氨、氮(N2 )因取用方便的同時，可以較低價取得，所以較理想。
氨，雖然分解效率良好，可以高成長速度進行成膜，因反應性高、毒性高，必須有除害裝置、氣體感測器，且反應裝置所使用的零件的材料，必須為化學上安定性高者。
另外，使用氮氣(N2 )作為原料的情況，雖可使用簡便的裝置，但無法得到高反應速度。但是，若將氮藉由電場、熱等分解後，導入裝置之方法，雖比氨低，因可得工業生產上可能利用的程度之成膜速度，同時考慮設備的成本時，氮為較理想的氮元素源。
於本實施態樣的製造方法，使底層14a及n型接觸層14b成膜時，腔體41內的壓力為10Pa以下較理想，且5 Pa以下更理想，1 Pa以下更加理想。腔體41內的壓力為上述範圍時，可高效率地使結晶性良好的底層14a及n型接觸層14b成膜。腔體41內的壓力超過10Pa時，恐有無法得到結晶性良好的底層14a及n型接觸層14b之虞。
而且，以濺鍍法使半導體層成膜時之腔體41內的壓力為0.3Pa以上較理想。腔體41內的壓力未達0.3Pa時，氮的存在量太小，濺鍍的金屬恐怕無法在成為氮化物的狀態下，附著於基板11上。
本發明人等專心實驗，進行檢討後，得知半導體層以濺鍍法成膜時，基板11的溫度為400~1300℃的範圍較理想。此係，藉由底層14a及n型接觸層14b成膜時之基板11的溫度高，容易產生原子的遷移，差排環化容易進行。而且，底層14a及n型接觸層14b成膜時之基板11的溫度，因必須比結晶的分解溫度低，未達1300℃較理想。
藉由基板11的溫度為上述溫度範圍內進行濺鍍，可得結晶性良好的底層14a及n型接觸層14b。
於本實施態樣的製造方法，藉由濺鍍法使半導體層成膜時，基板11的溫度為上述範圍，藉由提高基板溫度，可使到達基板11的反應物種(從金屬濺鍍靶47取出的金屬)在結晶表面的運動活性化。
而且，於本實施態樣的製造方法，藉由濺鍍法使半導體層成膜時的成膜速度為0.1nm/s~10 nm/s的範圍較理想。
成膜速度未達0.1 nm/s時，成膜製程變成時間長，工業生產上太浪費。成膜速度超過10 nm/s時，難以得到良好的膜。
根據本實施態樣的製造方法，於上述條件下，使用濺鍍法，於腔體內供應氮氣及氬氣，使半導體層20內之構成n型半導體層14的底層14a及n型接觸層14b成膜，因生成高偏壓或功率大的反應物種，且該反應物種以高運動能量供應給緩衝層12的表面，在緩衝層12上產生遷移，差排環化變得容易。藉此，構成半導體層20之n型半導體層14的底層14a係與成膜於基板11上的柱狀結晶的集合體之緩衝層12的結晶性沒有依照原樣連續。所以，可成膜效率高地，生產性佳地使結晶性良好的III族氮化物化合物半導體成膜。
而且，於本實施態樣的製造方法，因使用濺鍍法，於腔體內供應氮氣及氬氣，使底層14a及n型接觸層14b成膜，與MOCVD法比較，可提高成膜速度，縮短成膜(製造)時間。
藉由縮短製造時間，可抑制濺鍍裝置內之腔體內的雜質混入至最小限度。
(n型包覆層的形成)於本實施態樣，在藉由濺鍍法成膜之n型接觸層14b上，使用MOCVD法使n型包覆層14c成膜。
此時，將如上述所得的以緩衝層12、底層14a、n型接觸層14b的順序層合之基板11，導入MOCVD爐，於n型接觸層14b上，藉由習知的方法，可使In0.1 Ga0.9 N所構成的n型包覆層14c成膜。
(發光層的形成)於n型包覆層14c上，藉由MOCVD法形成發光層15。
於本實施態樣形成之圖1例示的發光層15，具有障壁層(barrier layer)開始障壁層結束之層合構造，由GaN所構成的6層障壁層15a及不摻雜之In0.2 Ga0.8 N所構成的5層阱層(well layer)15b交替層合所形成。
而且，於本實施態樣之製造方法，藉由使用與n型包覆層14c成膜所使用的MOCVD爐相同者，以傳統習知的MOCVD法，使發光層15成膜。
(p型包覆層及p型接觸層的形成)於發光層15上，即發光層的最上層所構成的障壁層15a上，藉由MOCVD法，形成p型包覆層16a及p型接觸層16b所構成的p型半導體層16。
於本實施態樣，摻雜Mg之Al0.1 Ga0.9 N所構成的p型包覆層16a形成於發光層15(最上層的障壁層15a)上，再於其上，形成摻雜Mg之Al0.02 Ga0.98 N所構成的p型接觸層16b。
於本實施態樣的製造方法，藉由使用n型包覆層14c及發光層15成膜所使用的MOCVD爐相同者，以傳統習知的MOCVD法，使p型半導體層16成膜。
<透光性正極的形成>藉由上述的方法，於基板11上層合緩衝層12及半導體層之層合半導體10的p型半導體層16上，形成ITO所構成的透光性正極17。
作為透光性正極17的形成方法，無特別限制，可以該技術領域習知慣用的手段設置。而且，其構造也可無限制地使用包含傳統習知的構造之任何構造。
而且，本實施態樣的透光性正極17，可使用ITO(In2 O3 －SnO2 )形成，但不限於此，也可使用例如AZO(ZnO－Al2 O3 )、IZO(In2 O3 －ZnO)、GZO(ZnO－Ga2 O3 )等的材料形成。
形成透光性正極17後，也有以合金化、透明化為目的，進行退火的情況，也可不進行。
<正極及負極的形成>於形成於層合半導體10上之透光性正極17上，再形成正極焊墊18。
該正極焊墊18，可例如從透光性正極17的表面側，藉由依序將Ti、Al、Au各材料以傳統習知的方法進行層合而形成。
此外，形成負極19時，首先藉由乾式蝕刻等方法除去形成於基板11上之p型半導體層16、發光層15及n型半導體層14一部分，形成n型接觸層14b的露出區域14d(參照圖2及圖3)。
然後，於該露出區域14d上，例如從露出區域14d的表面側依序將Ni、Al、Ti及Au各材料以傳統習知的方法進行層合，可形成4層構造的負極19。
然後，如上述將層合半導體10上設置透光性正極17、正極焊墊18及負極19之晶圓，研削及研磨基板11的背面，成為鏡面狀後，例如藉由切斷成350μm邊長之正方形，可成為發光元件晶片(發光元件1)。
如以上的說明，根據本發明的III族氮化物化合物半導體發光元件的製造方法，藉由上述的構成，可以濺鍍法，在短時間形成均勻性良好的結晶膜。藉此，可安定、形成結晶性良好的III族氮化物化合物半導體層。
根據本實施態樣的製造方法，於上述條件下，構成含有Ga之III族氮化物化合物所構成的半導體層20的層內，使構成n型半導體層14的底層14a及n型接觸層14b成膜時，於腔體41內供應氮氣及氬氣，藉由進行濺鍍，因生成高偏壓或功率大的反應物種，且該反應物種以高運動能量供應給基板11，在緩衝層12上產生遷移，差排環化變得容易。藉此，n型半導體層14的底層14a係與形成於基板11上的柱狀結晶的集合體之緩衝層12的結晶性沒有依照原樣連續。所以，可成膜效率高地，生產性佳地使結晶性良好的III族氮化物化合物所構成的半導體層成膜。
而且，於本實施態樣，如上述，因於腔體41內供應氮氣及氬氣，藉由進行濺鍍，使底層14a及n型接觸層14b成膜，可提高半導體層20的成膜速度，縮短成膜(製造)時間。再者，藉由縮短製造時間，可抑制濺鍍裝置內之腔體內的雜質混入至最小限度。
所以，生產性佳的同時，可得具備優異的發光特性之III族氮化物化合物半導體發光元件。
〔燈〕如以上的說明，藉由組合關於本發明的III族氮化物化合物半導體發光元件及螢光體，以該業者習知的手段可構成燈。傳統上，已知藉由組合發光元件及螢光體改變發光色的技術，可無限制地採用如此的技術。
例如藉由選擇適當的螢光體，可得比發光元件長波長的發光，而且藉由混合發光元件本身的發光波長及由螢光體變換的波長，可得呈白色發光的燈。
而且，燈可使用於一般用途的砲彈型、攜帶的背光用途的側視型、顯示器用的上視型等任一種用途。
例如，圖4所示的例子，於同一面電極型III族氮化物化合物半導體發光元件1封裝成砲彈型的情況，於2個框架中之一(圖4的框架31)與發光元件1接合，且發光元件1的負極(參照圖3所示的符號19)以金屬線34與框架32接合，發光元件1的正極焊墊(參照圖3所示的符號18)以金屬線33與框架31接合。然後，藉由以透明的樹脂構成的模製品35塑造於發光元件1的周圍，可製成圖4所示的砲彈型燈3。
而且，關於本發明的III族氮化物化合物半導體發光元件，除上述發光元件外，可用於雷射元件、受光元件等的光電轉換元件、或HBT、HEMT等電子顯示器等。這些半導體元件，已知有各種構造，關於本發明的III族氮化物化合物半導體發光元件的層合構造體之元件構造，包含這些習知的元件構造，無任何限制。
〔實施例〕
然後，藉由實施例更詳細地說明本發明的III族氮化物化合物半導體發光元件的製造方法，但本發明不只限於這些實施例。
〔實施例6〕
圖1表示本實驗例所製作的III族氮化物化合物半導體發光元件的層合半導體的剖面模型圖。
於本例，藍寶石所構成的基板11的c面上，使用RF濺鍍法，形成AlN所構成的柱狀結晶的集合體，作為緩衝層12，於其上，使用RF濺鍍法，形成由GaN所構成的層，作為底層14a及n型接觸層14b。
首先，只有單面進行鏡面研磨至可用於磊晶成長的程度之藍寶石所構成的基板11，不特別進行濕式等的前處理，導入濺鍍裝置中。此處，作為濺鍍裝置，係使用具有高頻式電源且濺鍍靶內具有磁鐵位置可移動的機制之裝置。
接著，在濺鍍裝置內，加熱基板11至750℃，以15sccm(每分鐘標準毫升)的流量只導入氮氣後，腔體內的壓力保持於0.08Pa，於基板11側，施加50W的高頻偏壓，藉由暴露於氮氣電漿，洗淨基板11的表面。
然後，於濺鍍裝置內導入氬氣及氮氣後，使基板11的溫度降至500℃。然後，於基板11側，施加0.5W/cm2 的高頻偏壓的同時，1W/cm2 的功率加於金屬Al濺鍍靶側，爐內的壓力保持於0.5Pa，在氬氣5sccm、氮氣15sccm流通的條件下(氣體全部之氮的比為75%)，在藍寶石所構成的基板11上，使AlN所構成的緩衝層12成膜。
濺鍍靶內的磁鐵，在洗淨基板11時及成膜時任一情況下都在旋轉。
於是，根據預先測定的成膜速度(0.12nm/s)，進行規定的時間之處理，使50nm的AlN(緩衝層12)成膜後，停止電漿動作，使基板11的溫度降低。
然後，將成膜緩衝層12的基板11，從濺鍍裝置取出，搬送至另外的濺鍍裝置，將GaN層成膜(III族氮化物半導體)的試樣，使用濺鍍法，由以下的順序製作。此處，作為GaN層成膜的濺鍍裝置，使用具備高頻式電源、具有在四方形的Ga濺鍍靶內磁鐵藉由移動而移動磁場的相關位置的機制之裝置。而且，於Ga濺鍍靶設置使冷媒流通的配管，配管內流通冷卻至20℃的冷媒，防止Ga因熱熔解。
首先，腔體內導入氬氣及氮氣後，使基板11的溫度升溫至1000℃。於是，於基板11側，施加0.5W/cm2 的高頻偏壓的同時，1W/cm2 的功率加於金屬Ga濺鍍靶側，一邊腔體內的壓力保持於0.5Pa，一邊在氬氣5sccm、氮氣15sccm流通的條件下(氣體全部之氮的比為75%)，在基板11上，使GaN所構成的層(底層14a)成膜。此時，成長速度約為1nm/s。於是，6μm的GaN層成膜後，停止產生電漿。
然後，以相同條件，使具有1×1019 cm－3 的電子濃度之2μm的摻雜Si的GaN層(n型接觸層14b)成膜。成膜的各條件與不摻雜的GaN相同，面向設置於腔體內Si濺鍍靶，照射從離子槍放出的離子，抽出Si而摻雜Si。
藉由以上的步驟，於藍寶石所構成的基板11上，形成具有柱狀構造之AlN所構成的緩衝層12，於其上，形成6μm膜厚的GaN層(底層14a)，再於其上，形成具有1×1019 cm－3 的電子濃度2μm的之摻雜Si的GaN層(n型接觸層14b)，製作實施例6的試樣。該試樣的表面呈無色透明的鏡面狀。
於是，以上述方法所得的不摻雜的GaN層(底層14a)的X射線回擺曲線(XRC；X－ray rocking curve)使用X射線測定器(PANalytical公司製；四結晶X射線測定裝置，型號：X’pert)進行測定。該測定係使用Cuβ線X射線產生源作為光源，在作為對稱面的(0002)面及作為非對稱面的(10－10)面進行。一般於III族氮化物化合物半導體的情況，(0002)面的XRC光譜的半值寬度為結晶平坦性(形態；morphology)的指標，(10－10)面的XRC光譜的半值寬度為差排密度(扭曲；twist)的指標。該測定結果，顯示本發明的製造方法所製作之不摻雜的GaN層，(0002)面的測定之半值寬度為80 arcsec，(10－10)面的測定之半值寬度為250 arcsec。
〔實施例7〕
於本例，以與實施例6相同的條件成膜之6μm的不摻雜的GaN層(底層14a)上，使用相同的濺鍍裝置，使摻雜Si的n型接觸層14b成膜。
於是，將試樣導入MOCVD爐，使其上的各層成膜，最後製作如圖1所示的III族氮化物化合物半導體發光元件用的具有磊晶層構造之磊晶晶圓(層合半導體10)。
該磊晶晶圓，係於具有c面的藍寶石所構成的基板11上，藉由與實施例1相同的成長方法，使具有柱狀構造之AlN所構成的緩衝層12成膜後，具有從基板11側依序層合6μm的不摻雜的GaN所構成的底層14a、具有1×1019 cm－3 的電子濃度之2μm的摻雜Si的GaN所構成的n型接觸層14b、具有1×1018 cm－3 的電子濃度之20nm的In0.1 Ga0.9 N型包覆層(n型包覆層14c)、GaN障壁層開始GaN障壁層結束之層合構造之層厚為16nm之GaN所構成的6層的障壁層15a及層厚為3nm之不摻雜的In0.2 Ga0.8 N所構成5層的阱層15b交替層合所構成之發光層(多重量子阱構造)15、具備5nm的摻雜Mg之Al0.1 Ga0.9 N所構成的p型包覆層16a及膜厚200nm的摻雜Mg之Al0.02 Ga0.98 N所構成的p型接觸層16b之p型半導體層16之構造。
由以上的順序，製作具有半導體發光元件用的磊晶層構造之磊晶晶圓。此處，摻雜Mg之Al0.02 Ga0.98 N所構成的p型接觸層16b，即使不進行用以活性化p型載子的退火處理，也顯示p型特性。
然後，使用上述藍寶石所構成的基板11上層合磊晶層構造之磊晶晶圓(參照圖1的層合半導體10)，製作半導體發光元件的一種之發光二極體(參照圖2及3的發光元件1)。
首先，對所製作的晶圓，藉由習知的微影法，於摻雜Mg之Al0.02 Ga0.98 N所構成的p型接觸層16b的表面上，形成ITO所構成的透光性正極17、以及具有於其上從正極表面側依序層合Ti、Al、Au的構造之正極焊墊18。而且，於晶圓的一部分施以乾式蝕刻，使n型接觸層14b上的露出區域14d露出，於該部分製作Ni、Al、Ti及Au的4層所構成的負極19。藉由這些步驟，於晶圓上，製作具有如圖2及3所示的形狀之各電極。
以上述於p型半導體層及n型半導體層的兩者形成電極之晶圓，研削及研磨基板11的背面，成為鏡面狀的面，切斷成350μm邊長的正方形的晶片，使各電極在上面地載置於導線架上，以金線與導線架連結，成為半導體發光元件。該半導體發光元件(發光二極體)的正極焊墊18及負極19的電極間，使電流順向流過時，電流20mA之順向電壓為3.0V。而且，通過p側透光性正極17，觀察發光狀態時，發光波長為470nm，顯示發光功率為15mW。從製作的晶圓的幾乎全面所製作的發光二極體，皆可均勻地得到如此的發光二極體的發光特性。
而且，於實施例7，上述成膜處理的全部步驟所需的時間為8小時。
〔比較例1〕
於本例，除藍寶石所構成的基板11的c面上，使用旋轉陰極式RF濺鍍裝置的同時，基板溫度為700℃，形成AlN的柱狀結晶的集合體，作為緩衝層，而且供給腔體內的氣體只有氮氣的同時，基板溫度為900℃，使底層成膜的點外，以與實施例6及實施例7相同的條件，藉由濺鍍，形成底層14a及n型接觸層14b。然後，將晶圓從反應裝置取出時，以目視確認晶圓表面為鏡面。
然後，於上述n型接觸層14b上，藉由MOCVD法，與實施例7同樣地形成發光元件半導體層合構造。
然後，將上述所製作的晶圓，與實施例2同樣地使其成為發光二極體晶片。電極間流過順向電流時，電流20mA之順向電壓為3.5V。而且，通過p側透光性正極17，觀察發光狀態時，發光波長為470nm，顯示發光功率為9mW。從製作的晶圓的幾乎全面所製作的發光二極體，皆可均勻地得到如此的發光二極體的發光特性。
但是，確認於比較例1，其成膜速度為實施例6的1/3程度之速度。而且，於比較例1，成膜處理的全部步驟所需的時間為14小時，與實施例7比較，結果步驟時間變長。
〔比較例2〕
於本例，除濺鍍裝置的腔體內之壓力為15Pa的點外，與實施例6及7同樣地，於緩衝層12上藉由濺鍍法使底層14a及n型接觸層14b成膜。然後，將晶圓從反應裝置取出時，晶圓的表面為白濁，無法使發光元件的構造成膜。
〔比較例3〕
於本例，除基板11的溫度為200℃的點外，與實施例6及7同樣地，於緩衝層12上藉由濺鍍法使底層14a及n型接觸層14b成膜。然後，將晶圓從反應裝置取出時，晶圓的表面為白濁，無法使發光元件的構造成膜。
〔比較例4〕
於本例，除成膜速度為20nm/秒的點外，與實施例6及7同樣地，於緩衝層12上藉由濺鍍法使底層14a及n型接觸層14b成膜。然後，將晶圓從反應裝置取出時，晶圓的表面為白濁，無法使發光元件的構造成膜。
〔實施例8〕
於本例，在ZnO(0001)基板上，使用RF磁控式濺鍍法，形成GaN的柱狀結晶的集合體，作為緩衝層，於其上，使用與實施例6相同的裝置，形成摻雜Ge的AlGaN所構成的底層，再於底層上，形成摻雜Si的AlGaN所構成的n型接觸層，再於其上藉由MOCVD法與實施例7同樣的方法，形成發光元件半導體層合構造。此處，緩衝層的Al的組成為10%。而且，緩衝層濺鍍時的基板溫度為室溫，底層成膜時的基板溫度為750℃。而且，於本例，為了嘗試製作525nm附近的綠色LED，使含於發光層的In的原料流量增加。
於實施例8，發光元件半導體層合構造成長後，從反應裝置取出晶圓時，可確認晶圓的表面為鏡面。
將上述所製作的晶圓，與實施例7同樣地使其成為發光二極體晶片。電極間流過順向電流時，電流20mA之順向電壓為3.0V。而且，通過p側透光性正極17，觀察發光狀態時，發光波長為525nm，顯示發光功率為8mW。從製作的晶圓的幾乎全面所製作的發光二極體，皆可均勻地得到如此的發光二極體的發光特性。
由以上的結果，得知關於本發明的III族氮化物化合物半導體發光元件，生產性佳且具備優異的發光特性。
〔產業上的利用可能性〕
本發明所得的III族氮化物化合物半導體發光元件，具有良好的結晶性之III族氮化物化合物半導體結晶所構成的表面層。
所以，可製作具有優異的發光特性之發光二極體、雷射二極體或電子顯示器等半導體元件。
1．．．III族氮化物化合物半導體發光元件
10．．．層合半導體
11．．．基板
11a．．．表面
12．．．緩衝層
14n．．．型半導體層
14a．．．底層
14b．．．n型接觸層
14c．．．n型包覆層
14d．．．露出區域
15．．．發光層
15a．．．障壁層
15b．．．阱層
16．．．p型半導體層
16a．．．p型包覆層
16b．．．p型接觸層
17．．．透光性正極
18．．．正極焊墊
19．．．負極
20．．．半導體層
3．．．燈
31．．．框架
32．．．框架
33．．．金屬線
34．．．金屬線
35．．．模製品
40．．．濺鍍裝置
41．．．腔體
42．．．磁鐵
43．．．濺鍍靶台
44．．．加熱器
45．．．匹配箱
46．．．匹配箱
47．．．濺鍍靶
48．．．電源
50．．．濺鍍裝置
52．．．磁鐵
53．．．濺鍍靶台
53a．．．中心軸
圖1為說明關於本發明的III族氮化物化合物半導體發光元件的一例之模型圖，表示層合半導體的剖面構造的概略圖。
圖2為說明關於本發明的III族氮化物化合物半導體發光元件的一例之模型圖，表示平面構造的概略圖。
圖3為說明關於本發明的III族氮化物化合物半導體發光元件的一例之模型圖，表示剖面構造的概略圖。
圖4為說明使用關於本發明的III族氮化物化合物半導體發光元件所構成的燈之模型概略圖。
圖5為說明關於本發明的III族氮化物化合物半導體發光元件的一例之模型圖，表示剖面構造的穿透式電子顯微鏡(TEM)的相片。
圖6為說明關於本發明的III族氮化物化合物半導體發光元件的一例之模型圖，表示圖5所示的TEM相片之模型化圖。
圖7為說明關於本發明的III族氮化物化合物半導體發光元件之製造方法的一例之模型圖，表示搖動式濺鍍裝置之構造的概略圖。
圖8為說明關於本發明的III族氮化物化合物半導體發光元件之製造方法的一例之模型圖，表示旋轉動式濺鍍裝置之構造的概略圖。
10．．．層合半導體
11．．．基板
11a．．．表面
12．．．緩衝層
14．．．n型半導體層
14a．．．底層
14b．．．n型接觸層
14c．．．n型包覆層
14d．．．露出區域
15．．．發光層
15a．．．障壁層
15b．．．阱層
16．．．p型半導體層
16a．．．p型包覆層
16b．．．p型接觸層
20．．．半導體層

Claims (14)

  1. 一種III族氮化物化合物半導體發光元件之製造方法，其係包含在基板上藉由濺鍍法，使由含有作為III族元素的Ga之III族氮化物化合物半導體所構成的半導體層成膜的步驟之III族氮化物化合物半導體發光元件之製造方法，其特徵為：使該基板與濺鍍靶對向配置的同時，使該基板與該濺鍍靶的間隔為20~100mm的範圍使該半導體層成膜時，預先使於濺鍍所使用的腔體內的真空度成為1.0×10-3 Pa以下後，供應原料至該腔體內；施加於濺鍍靶的功率，係藉由高頻方式或脈衝DC方式施加。
  2. 如申請專利範圍第1項之III族氮化物化合物半導體發光元件之製造方法，其中使氮化物原料流通於反應器內，藉由反應性濺鍍法，使該半導體層成膜。
  3. 如申請專利範圍第2項之III族氮化物化合物半導體發光元件之製造方法，其中使用氮作為該氮化物原料。
  4. 如申請專利範圍第1項之III族氮化物化合物半導體發光元件之製造方法，其中於該基板與該半導體層之間，形成由柱狀結晶所構成的緩衝層。
  5. 如申請專利範圍第4項之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層係以濺鍍法形成。
  6. 如申請專利範圍第4項之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層，係以含有作為 III族元素的Al之III族氮化物化合物形成。
  7. 如申請專利範圍第4項之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層，係以AlN形成。
  8. 如申請專利範圍第4項之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層以至少覆蓋該基板的表面之90%以上而形成。
  9. 如申請專利範圍第4項之III族氮化物化合物半導體發光元件之製造方法，其中構成該緩衝層的柱狀結晶的寬度為0.1~100nm的範圍。
  10. 如申請專利範圍第4項之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層的膜厚為10~500nm的範圍。
  11. 如申請專利範圍第4項之III族氮化物化合物半導體發光元件之製造方法，其中該緩衝層以AlN形成的同時，由III族氮化物化合物所構成的該半導體層以GaN形成。
  12. 如申請專利範圍第1項之III族氮化物化合物半導體發光元件之製造方法，其中該基板使用藍寶石。
  13. 一種III族氮化物化合物半導體發光元件，其特徵為：以如申請專利範圍第1項至第12項中任一項之III族氮化物化合物半導體發光元件之製造方法製造而得。
  14. 一種燈，其特徵為：使用如申請專利範圍第13項之III族氮化物化合物半導體發光元件所成。
TW096130186A 2006-08-18 2007-08-15 Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈 TWI408733B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006223260A JP2008047762A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2006223261A JP2008047763A (ja) 2006-08-18 2006-08-18 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2006291082A JP2008106316A (ja) 2006-10-26 2006-10-26 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Publications (2)

Publication Number Publication Date
TW200834670A TW200834670A (en) 2008-08-16
TWI408733B true TWI408733B (zh) 2013-09-11

Family

ID=39082123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096130186A TWI408733B (zh) 2006-08-18 2007-08-15 Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈

Country Status (5)

Country Link
US (1) US8227284B2 (zh)
EP (1) EP2056339B1 (zh)
KR (1) KR20090048590A (zh)
TW (1) TWI408733B (zh)
WO (1) WO2008020599A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2071053B1 (en) * 2006-09-29 2019-02-27 Toyoda Gosei Co., Ltd. Filming method for iii-group nitride semiconductor laminated structure
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8502259B2 (en) 2008-01-11 2013-08-06 Industrial Technology Research Institute Light emitting device
JP5262206B2 (ja) * 2008-03-12 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP5192869B2 (ja) * 2008-03-25 2013-05-08 財団法人神奈川科学技術アカデミー 半導体基板の製造方法
JP2009295753A (ja) 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TWI393268B (zh) * 2008-12-26 2013-04-11 Ind Tech Res Inst 發光元件
JP5310604B2 (ja) 2010-03-05 2013-10-09 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
KR101053111B1 (ko) * 2011-02-28 2011-08-01 박건 실리콘 기판을 이용한 질화물계 발광소자 및 그 제조 방법
DE102011108080B4 (de) * 2011-07-21 2015-08-20 Otto-Von-Guericke-Universität Magdeburg Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP5815848B2 (ja) * 2012-04-17 2015-11-17 京セラ株式会社 光電変換装置の製造方法
EP2862198A1 (en) 2012-06-15 2015-04-22 Oerlikon Advanced Technologies AG Method for depositing a group iii nitride semiconductor film
KR101650353B1 (ko) 2012-06-26 2016-08-23 캐논 아네르바 가부시키가이샤 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
CN104583468A (zh) * 2012-08-31 2015-04-29 欧瑞康高级技术股份公司 用于沉积氮化铝层的方法
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010012678A1 (en) * 1999-12-14 2001-08-09 Satoru Tanaka Method for the formation of semiconductor layer
TW490866B (en) * 2000-04-21 2002-06-11 Toyoda Gosei Kk Method of manufacturing group-III nitride compound semiconductor device
US20020078881A1 (en) * 2000-11-30 2002-06-27 Cuomo Jerome J. Method and apparatus for producing M'''N columns and M'''N materials grown thereon
US20030039866A1 (en) * 1999-07-19 2003-02-27 Satoshi Mitamura Group III nitride compound semiconductor thin film and deposition method thereof, and semiconductor device and manufacturing method thereof
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043482A (ja) * 1983-08-20 1985-03-08 Fujitsu Ltd スパツタリング装置
JPS60173829A (ja) 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH1161404A (ja) * 1997-08-21 1999-03-05 Hitachi Ltd 静電吸着装置及びその製造方法並びにそれを用いた加工装置
JP3749383B2 (ja) 1998-08-25 2006-02-22 株式会社昭和真空 スパッタ装置における膜厚分布制御方法とその装置
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3882483B2 (ja) 2000-02-01 2007-02-14 三菱化学メディア株式会社 光記録媒体の製造方法
JP2001254167A (ja) * 2000-03-10 2001-09-18 Ricoh Co Ltd スパッタ装置の防着面清掃方法及び防着板
JP4296462B2 (ja) 2000-11-27 2009-07-15 東洋紡績株式会社 透明導電性フィルム、透明導電性シートおよびタッチパネル
KR100675927B1 (ko) 2000-11-21 2007-02-01 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자 제조 방법
CN100415929C (zh) 2003-01-22 2008-09-03 佳能株式会社 烧结体和用它的成膜方法
JP2005210017A (ja) * 2004-01-26 2005-08-04 Yoshinori Oyama 光起電力素子
JP2005277374A (ja) 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
JP4833616B2 (ja) 2004-09-13 2011-12-07 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP2006223261A (ja) 2005-02-21 2006-08-31 Yanmar Co Ltd コンバイン
JP2006223260A (ja) 2005-02-21 2006-08-31 Ikuo Shinoda 植樹ブロック
JP4917268B2 (ja) 2005-04-13 2012-04-18 旭化成ケミカルズ株式会社 感熱記録紙塗工用組成物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US20030039866A1 (en) * 1999-07-19 2003-02-27 Satoshi Mitamura Group III nitride compound semiconductor thin film and deposition method thereof, and semiconductor device and manufacturing method thereof
US20010012678A1 (en) * 1999-12-14 2001-08-09 Satoru Tanaka Method for the formation of semiconductor layer
TW490866B (en) * 2000-04-21 2002-06-11 Toyoda Gosei Kk Method of manufacturing group-III nitride compound semiconductor device
US20020078881A1 (en) * 2000-11-30 2002-06-27 Cuomo Jerome J. Method and apparatus for producing M'''N columns and M'''N materials grown thereon

Also Published As

Publication number Publication date
TW200834670A (en) 2008-08-16
US8227284B2 (en) 2012-07-24
US20090315046A1 (en) 2009-12-24
KR20090048590A (ko) 2009-05-14
EP2056339A4 (en) 2015-09-30
EP2056339B1 (en) 2020-04-15
EP2056339A1 (en) 2009-05-06
WO2008020599A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
US8669129B2 (en) Method for producing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010272887A (ja) Ｉｉｉ族窒化物半導体素子の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
TW200814369A (en) III nitride compound semiconductor laminated structure
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008306114A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008115463A (ja) Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2008098224A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ