JP4833616B2 - Iii族窒化物半導体の製造方法 - Google Patents
Iii族窒化物半導体の製造方法 Download PDFInfo
- Publication number
- JP4833616B2 JP4833616B2 JP2005261509A JP2005261509A JP4833616B2 JP 4833616 B2 JP4833616 B2 JP 4833616B2 JP 2005261509 A JP2005261509 A JP 2005261509A JP 2005261509 A JP2005261509 A JP 2005261509A JP 4833616 B2 JP4833616 B2 JP 4833616B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- nitride semiconductor
- substrate
- iii nitride
- nitrogen compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
更に、V/III族元素比を1000以下として作製したIII族窒化物半導体をバッファとしてIII族窒化物半導体結晶積層構造を作製する方法が開示されている(特許文献4参照)。
特許文献4に開示したV/III比を1000以下に制御した条件でAlN膜を形成する技術においては、電力を抑えることができ、基板の反りを低減することも可能であったが、AlN膜の上に形成されるGaNの結晶性に劣るという問題点があった。
(1)反応容器内に基板を設置し、該基板上にIII族窒化物半導体を形成するIII族窒化物半導体の製造方法において、反応容器内に固体の窒素化合物を存在させ、その固体の窒素化合物をIII族窒化物半導体の窒素源とし、その反応容器内にIII族元素源原料ガスを供給することを特徴とするIII族窒化物半導体の製造方法。
(2)固体の窒素化合物の温度が基板の温度より400℃以上低いことを特徴とする上記(1)に記載のIII族窒化物半導体の製造方法。
(3)固体の窒素化合物の温度が200℃〜700℃の範囲内であることを特徴とする上記(1)に記載のIII族窒化物半導体の製造方法。
(4)固体の窒素化合物が、アルミニウム、ガリウム、インジウムからなる群から選ばれた何れか一種以上を含むことを特徴とする上記(1)〜(3)の何れか1項に記載のIII族窒化物半導体の製造方法。
(6)固体の窒素化合物が、AlNを含むことを特徴とする上記(1)〜(4)の何れか1項に記載のIII族窒化物半導体の製造方法。
(7)固体の窒素化合物が基材上に存在し、その基材が、石英、炭素、炭化珪素、珪素、窒化珪素、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、酸化ジルコニウム、Mo、Ta、 W、 Ti、 B、 Ni、 Pt、 Zr、 Ir、 V、Fe、Crからなる群から選ばれる何れか一種以上を含むことを特徴とする上記(1)〜(6)の何れか1項に記載のIII族窒化物半導体の製造方法。
(8)基材上に存在する固体の窒素化合物が、蒸着、分解、反応等により基材表面に析出したものであることを特徴とする上記(7)に記載のIII族窒化物半導体の製造方法。
(10)基板が、サファイア(Al2O3)、SiC、Si、III-V族化合物半導体の何れかであることを特徴とする上記(1)〜(9)の何れか1項に記載のIII族窒化物半導体の製造方法。
(11)基板上にIII族窒化物半導体を形成する工程が、基板上にバッファ層を形成する工程であることを特徴とする上記(1)〜(10)の何れか1項に記載のIII族窒化物半導体の製造方法。
(12)バッファ層がGaNまたはAlNを含むことを特徴とする上記(11)に記載のIII族窒化物半導体の製造方法。
(13)上記(1)〜(12)の何れか1項に記載のIII族窒化物半導体の製造方法により得られたIII族窒化物半導体。
以下図面を参考にして詳しく説明する。
図1は本発明に使用される反応容器の1例を示す断面図である。
図1において10が反応容器で、11が原料ガス導入口、16が排気口で、これらには図示してない配管が設置されている。14は底板、15は上板である。反応容器には図示してないが、両側に側板がある。13は基板、12は固体の窒素化合物保持基材(以下単に基材と言うこともある)である。
固体の窒素化合物は、反応容器内部の部材等に付着した、所謂析出物であっても良い。析出物とは、反応容器を用いて結晶成長を行った時に、成長中に炉内の部材が高温となるために原料の分解、蒸発、反応等により生じた固着物である。積層する半導体層を同じ反応容器を用いて連続して結晶成長を行う場合には、前回の成長で析出物が炉壁には固着しているので、これを固体の窒素化合物として利用することができる。
基材は基板に対峙する位置にあり、平面形状をなすことが、均一で効率的な窒素供給ができるため、望ましい。その位置は一般的な、基板を水平に載置する形式の反応容器であれば上板である、また、フェースダウンと呼ばれる、成長する面を下に向けて基板をセットするタイプの反応容器であれば、底板である。
基材は、析出物を保持しやすいように表面を粗面とされていることが望ましい。表面の粗さは、Ra値にして1から10程度が適正である。更に、5以上、8以下であると、最も好適に析出物の保持ができる。Raの測定は、光学顕微鏡による観察のほか、電子顕微鏡によって観察しても良い。その他、触針式の測定器や光学式の測定器など、市販のものを用いることができる。
反応容器内の固体の窒素化合物は、III族窒化物半導体を形成させるべき基板の近くにあることが望ましい。具体的には両者間の最短距離で5cm以内である。
また基材は、原料の保持と供給を制御するための機能として、温度が制御できる構造となっていることが望ましい。
冷却の方法は、一般的な水冷やガスを用いた空冷を採用することができる。熱伝導率の良い液体や、凝固点の低い液体を冷媒として使用することもできる。
本発明の製造方法を用いてAlN等をバッファ層として形成した場合、その上に形成されるGaN等の結晶性は、理由は定かでないが、特許文献4等に記載のGaNよりも良好となる。
このAlN等の上にはIII族窒化物半導体層が形成される(第2工程)。このIII族窒化物半導体層としてはGaN、AlGaNであることが望ましく、特にGaNであることが望ましい。このGaN等にドーパントを含むと成長初期のマイグレーションが阻害され、良好な結晶ができないことがある。つまり、バッファ層の直上の層はアンドープであることが望ましい。この第2の工程以下は公知の方法を用いることができる。
このようなバッファ層には、ドーピングを施すことができる。SiCなどの導電性基板において、バッファ層に導電性を持たせることで積層構造の縦方向に電流を流す構造とすることが可能である。また、ドーパントのドープによって結晶のモードを変えることができるので、サファイアなどの絶縁性基板においてもこの手法は有効である。
ドープするドーパントは、n型不純物であっても、p型不純物であっても構わない。n型不純物としては、Si、Ge、Sn、Se、S、Teなどが知られている。中でも、Si、Ge、Snが扱いやすく、望ましい。p型ドーパントしては、Mg、Zn、Cなどが知られているが、MgとZnが比較的扱いやすいく安価であるので、望ましい。
また、基材と基板表面の温度差が400℃以上あることが望ましく、この温度範囲になるように基材を冷却する。また基材の温度が上記の範囲であり、かつ前記の温度差が400℃以上であることが更に望ましい。
このように、基材には温調機構が備わることも好適な柱状結晶を得る為に重要であるが、このような機構が無い場合にもサーマルクリーニングの温度や時間を調整することで柱状結晶の作製は可能である。しかし、安定的に良質な結晶を得ることは難しい。
本発明での雰囲気の圧力は1×105Pa以下とし、望ましくは1000〜1×105Pa、更に望ましくは1000〜1×104Paとする。この圧力が低いと、作製される金属過剰のIII族窒化物半導体層の表面が平坦となり、その上に成長する第2のIII族窒化物半導体層の表面も平坦化しやすいという効果がある。
或いは、本発明の第1の工程で形成するIII族窒化物半導体は、第1の工程を行う条件を変更することで柱状結晶となるようにすることもできる。具体的には、第1の工程を実施する炉内の圧力を上げる、第1の工程の時間の長時間化、TMAl流量の増加、キャリアガスの水素の比率の向上などである。すなわち、幅が0.1nmから100nm、高さが10nmから500nm程度の柱状の粒子が集合した柱状結晶とした場合に、良好な結晶性の結晶を得ることができる。
第2の工程でMOCVD法でIII族窒化物半導体結晶を成長する際の基板の温度は、950℃から1200℃、雰囲気の圧力は1000Paから1×105Paとするのが好ましい。
(実施例1)
使用した装置の概念断面図を図1に示す。
反応容器(10)にトリメチルアルミニウム(TMAl)の蒸気と水素を混合した原料を原料導入口(11)から流通させた。基材(12)には、予めエピタキシャル成長によってGaNからなる析出物を付着させておいた。固体の窒素化合物としては、基板13の表面から2cmの位置に平行に、表面を粗面化処理した石英製の基材(12)を上板(15)に装着し、これを温度調節機構により500℃(固体の窒素化合物も同温度)に保ち、窒素原子を供給させた。基板(13)にはサファイアを使用し、底板(14)上に設置した。基板の温度は1170℃とし、40nmの膜厚からなる窒化アルミニウムの柱状結晶を成長させた。第2の工程としてTMGaとアンモニアを流通して窒化ガリウムを成長させ、窒化アルミニウム層上に窒化ガリウム結晶からなるGaN層を作製した。
まず、基材(12)に析出物を予め付着させる目的で、基板を導入せずに、エピタキシャル成長を実施した。これにより、基材には黒色を呈する、主にGaNからなる析出物が付着した。
反応炉が室温まで降温するのを待ち、続いてサファイア基板を誘導加熱式ヒータのRFコイルの中に設置された石英製の反応炉の中に導入した。サファイア基板は、窒素ガス置換されたグローブボックスの中で、加熱用のカーボン製の底板(14)上に載置した。更に析出物の付着した基材(12)を基板(13)上約2cmの位置に来るように上板下面に設置した。
基板の温度は1170℃、キャリアガスは水素であり、主供給原料としては窒素、および窒素化合物は供給しなかった。
数分後、TMAlの蒸気を含む気体の反応炉内への供給を停止し、そのまま保持した。この間、温度調節機能を用いて基材の温度を500℃に調節し、固体の窒素化合物として、基材のGaN析出物を分解させて、窒素原子を基板へ供給した。AlNバッファの形成後、TMAlの流通を停止し、そのまま炉内を保持してTMAlを炉内から完全に排出した。
上記のGaN層の成長を行ったあと、TMGaの配管のバルブを切り替え、原料の反応容器への供給を終了して成長を停止した。この間、次の成長の固体の窒素化合物であるGaN析出物が基材に均一に付着するように、温度調節機能を用いて基材の温度を250℃に保持しておいた。
GaN層の成長を終了した後、誘導加熱式ヒータへの通電を停止して、基板の温度を室温まで降温した。その後窒素ガスを流通しながら、試料を大気中に取り出した。
以上の工程により、サファイア基板上に柱状結晶の集合組織からなる構造を持つAlN層を形成し、その上にアンドープで8μmの膜厚のGaN層を形成した試料を作製した。
本試料の断面を、透過型電子顕微鏡(TEM)で観察したところ、サファイア基板と窒化ガリウム層との界面には、基板面と略垂直方向に多数の粒界を持つAlN膜が観察された。膜厚は40nm程度であり、粒界と粒界の距離は5nmから30nmであった。この層は、縦長の柱状結晶の集合体からなる層であると思われる。
実施例2では、実施例1とほとんど同じ工程で、第1の工程でIII族窒化物半導体の成長時に基材(12)をMoで構成し、実験を行った。この場合にも取り出したウエハの表面は鏡面状であり、無色透明であった。
本試料の断面を、透過型電子顕微鏡(TEM)で観察したところ、サファイア基板と窒化ガリウム層との界面には、島状のAlN結晶塊が存在していることが確認された。
この方法で作製したアンドープGaN層は、(0002)面の測定では半値幅200秒、(10−10)面では半値幅350秒を示した。
実施例3では、図2に示すような、基材(12)を底板(14)上に設置した装置を用いて成長を実施した。底板(14)はカーボン製の部材の表面を炭化珪素でコーティングした材料で構成した。冷却機能を持たないが、適度な厚さのGaN析出物を予め付着させておき、基板を過熱するための誘導加熱によって底板自体も加熱され、析出物の分解によって窒素原子を供給できるようにした。基材12と基板13の間隔(基材12の右端と基板13の左端間の間隔)は20mmである。
この場合にも取り出したウエハの表面は鏡面状であり、無色透明であった。
この方法で作製したアンドープGaN層は、(0002)面の測定では半値幅240秒、(10−10)面では半値幅320秒を示した。
本比較例では、通常の方法でNH3とTMAlを流通してAlNバッファを形成した。
その後は、実施例1と同じ工程を行った。この場合には取り出したウエハの表面は鏡面状であったが、断面TEM観察の結果第1の工程により成長されたバッファ層は平坦な表面を持つ単結晶層であり、良好な柱状結晶は得られなかった。
この方法で作製したアンドープGaN層は、(0002)面の測定では半値幅500秒、(10−10)面では半値幅400秒を示した。
実施例4では、実施例1と同様の工程によって作製した8μmのアンドープGaNを下地層としてLED(21)を作製した。図3にはその断面図を掲載する。
サファイアからなる基板(201)上に、AlNからなるバッファ層(202)を介して、厚さ8μmのアンドープGaNからなる下地層(203)、厚さ2μmのSiドープn型GaNコンタクト層(204)、厚さ18nmのn型In0.1Ga0.9Nクラッド層(205)、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層(206)、厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層(207)、厚さ0.175μmのMgドープp型GaNコンタクト層(208)を順に積層した窒化ガリウム系化合物半導体とした。
つまり、p型GaNコンタクト層上に、厚さ1.5nmのPt層と厚さ5nmのAuからなる透光性電極(210)および50nmのAu層、20nmのTi層、10nmのAl層、100nmのTi層、200nmのAu層からなる5層構造のボンディングパッド電極(211)よりなる正極を形成した。次にn型GaNコンタクト層上にTi/Auの二層構造の負極(209)を形成し、光取り出し面を半導体側とした発光素子である。
その後、缶パッケージに実装してテスターによって発光出力を計測したところ印加電流20mAにおける発光出力は5.2mWを示した。
実施例5では、実施例1とほとんど同じ工程だが、第1の工程で作成するAlN層にGeをドープして作製した8μmのアンドープGaNを下地層として、図3同様のLEDを作製した。
サファイアからなる基板(201)上に、GeをドープしたAlNからなるバッファ層(202)を介して、厚さ6μmのアンドープGaNからなる下地層(203)、厚さ4μmのGeドープn型GaNコンタクト層(204)、厚さ0.4umのGeをドープしたGaNからなるn型の第2のクラッド層(205a)、厚さ18nmのn型の第1のIn0.1Ga0.9Nクラッド層(205b)、厚さ16nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層(206)、厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層(207)、厚さ0.175μmのMgドープp型GaNコンタクト層(208)を順に積層した窒化ガリウム系化合物半導体とした。
その後、缶パッケージに実装してテスターによって発光出力を計測したところ印加電流20mAにおける発光出力は5.8mWを示した。
実施例6では、実施例4で作製したLEDチップを用いてランプを作製した。
まず、LEDチップ36を第2のリードフレーム34上にサファイア基板側を下にして載置し、接着剤で固着した。そして、n型オーミック電極と第1のリードフレーム33、ボンディングパッドと第2のリードフレーム34をそれぞれAuワイヤー35により結線して、LEDチップ36へ素子駆動電流を通流できる様にした。さらに全体を透明なエポキシ樹脂37で封止し、LEDランプの形状に成型した。
11 原料導入口
12 固体の窒素化合物保持基材
13 基板
14 底板
15 上板
16 排気口
21 LED積層構造体
22 LEDチップ
201 結晶基板
202 AlNバッファ層
203 アンドープGaN層
204 Geをドープしたn型GaN層
205 n型クラッド層
205a 第2のGaNクラッド層
205b 第1のInGaNクラッド層
206 多重量子井戸構造発光層
207 p型AlGaNクラッド層
208 p型GaNコンタクト層
209 n型オーミック電極
210 p型オーミック電極
211 p型ボンディングパッド
33 第1のリードフレーム
34 第2のリードフレーム
35 Auワイヤー
36 LEDチップ
37 エポキシ樹脂
Claims (11)
- 反応容器内に基板を設置し、該基板上にIII族窒化物半導体を形成するIII族窒化物半導体の製造方法において、反応容器内に固体の窒素化合物を存在させ、その固体の窒素化合物をIII族窒化物半導体の窒素源とし、その反応容器内にIII族元素源原料ガスを供給するIII族窒化物半導体の製造方法であって、固体の窒素化合物の温度が基板の温度より400℃以上低いことを特徴とするIII族窒化物半導体の製造方法。
- 反応容器内に基板を設置し、該基板上にIII族窒化物半導体を形成するIII族窒化物半導体の製造方法において、反応容器内に固体の窒素化合物を存在させ、その固体の窒素化合物をIII族窒化物半導体の窒素源とし、その反応容器内にIII族元素源原料ガスを供給するIII族窒化物半導体の製造方法であって、固体の窒素化合物の温度が200℃〜700℃の範囲内であることを特徴とするIII族窒化物半導体の製造方法。
- 固体の窒素化合物が、アルミニウム、ガリウム、インジウムからなる群から選ばれた何れか一種以上を含むことを特徴とする請求項1または2に記載のIII族窒化物半導体の製造方法。
- 固体の窒素化合物が、GaNを含むことを特徴とする請求項1〜3の何れか1項に記載のIII族窒化物半導体の製造方法。
- 固体の窒素化合物が、AlNを含むことを特徴とする請求項1〜3の何れか1項に記載のIII族窒化物半導体の製造方法。
- 固体の窒素化合物が基材上に存在し、その基材が、石英、炭素、炭化珪素、珪素、窒化珪素、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、酸化ジルコニウム、Mo、Ta、 W、 Ti、 B、 Ni、 Pt、 Zr、 Ir、 V、Fe、Crからなる群から選ばれる何れか一種以上を含むことを特徴とする請求項1〜5の何れか1項に記載のIII族窒化物半導体の製造方法。
- 基材上に存在する固体の窒素化合物が、蒸着、分解、反応等により基材表面に析出したものであることを特徴とする請求項6に記載のIII族窒化物半導体の製造方法。
- 固体の窒素化合物と基板との距離が5cm以内であることを特徴とする請求項1〜7の何れか1項に記載のIII族窒化物半導体の製造方法。
- 基板が、サファイア(Al2O3)、SiC、Si、III-V族化合物半導体の何れかであることを特徴とする請求項1〜8の何れか1項に記載のIII族窒化物半導体の製造方法。
- 基板上にIII族窒化物半導体を形成する工程が、基板上にバッファ層を形成する工程であることを特徴とする請求項1〜9の何れか1項に記載のIII族窒化物半導体の製造方法。
- バッファ層がGaNまたはAlNを含むことを特徴とする請求項10に記載のIII族窒化物半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261509A JP4833616B2 (ja) | 2004-09-13 | 2005-09-09 | Iii族窒化物半導体の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004265333 | 2004-09-13 | ||
JP2004265333 | 2004-09-13 | ||
JP2005261509A JP4833616B2 (ja) | 2004-09-13 | 2005-09-09 | Iii族窒化物半導体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006108656A JP2006108656A (ja) | 2006-04-20 |
JP4833616B2 true JP4833616B2 (ja) | 2011-12-07 |
Family
ID=38009578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005261509A Expired - Fee Related JP4833616B2 (ja) | 2004-09-13 | 2005-09-09 | Iii族窒化物半導体の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7674644B2 (ja) |
EP (1) | EP1794780A4 (ja) |
JP (1) | JP4833616B2 (ja) |
KR (1) | KR100894878B1 (ja) |
CN (1) | CN100481330C (ja) |
TW (1) | TWI281709B (ja) |
WO (1) | WO2006030918A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047763A (ja) * | 2006-08-18 | 2008-02-28 | Showa Denko Kk | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
US8227284B2 (en) | 2006-08-18 | 2012-07-24 | Showa Denko K.K. | Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp |
JP2008047762A (ja) * | 2006-08-18 | 2008-02-28 | Showa Denko Kk | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
JP2009054767A (ja) * | 2006-10-10 | 2009-03-12 | Showa Denko Kk | Iii族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ |
JP2009123718A (ja) | 2007-01-16 | 2009-06-04 | Showa Denko Kk | Iii族窒化物化合物半導体素子及びその製造方法、iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ |
JP2008226868A (ja) * | 2007-03-08 | 2008-09-25 | Showa Denko Kk | Iii族窒化物化合物半導体積層構造体 |
JP4992703B2 (ja) * | 2007-12-25 | 2012-08-08 | 住友電気工業株式会社 | Iii族窒化物半導体結晶の成長方法 |
JP5526478B2 (ja) * | 2008-01-16 | 2014-06-18 | 豊田合成株式会社 | 光源、発光装置および表示装置 |
JP2012015304A (ja) | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置 |
TWI408746B (zh) * | 2011-01-19 | 2013-09-11 | Lextar Electronics Corp | 圖形化基板之製造方法 |
CN102254965A (zh) * | 2011-07-21 | 2011-11-23 | 天津理工大学 | 一种n-p-衬底型铟镓氮多层薄膜结构光伏器件及制备 |
JP5948698B2 (ja) * | 2012-04-13 | 2016-07-06 | パナソニックIpマネジメント株式会社 | 紫外発光素子およびその製造方法 |
US9396933B2 (en) | 2012-04-26 | 2016-07-19 | Applied Materials, Inc. | PVD buffer layers for LED fabrication |
CN103255389A (zh) * | 2013-04-24 | 2013-08-21 | 清华大学 | 一种在硅衬底上外延生长iii族氮化物半导体材料的方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4911102A (en) * | 1987-01-31 | 1990-03-27 | Toyoda Gosei Co., Ltd. | Process of vapor growth of gallium nitride and its apparatus |
JP3026087B2 (ja) | 1989-03-01 | 2000-03-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の気相成長方法 |
JPH088217B2 (ja) | 1991-01-31 | 1996-01-29 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法 |
JP3470424B2 (ja) | 1994-12-05 | 2003-11-25 | 昭和電工株式会社 | 気相成長方法 |
US5670798A (en) * | 1995-03-29 | 1997-09-23 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same |
JP3598593B2 (ja) | 1995-07-19 | 2004-12-08 | 昭和電工株式会社 | 含窒素半導体装置 |
JPH0964477A (ja) | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JP3953548B2 (ja) * | 1996-06-24 | 2007-08-08 | シャープ株式会社 | 窒化物系化合物半導体結晶の製造方法 |
JPH11246297A (ja) | 1998-03-05 | 1999-09-14 | Hitachi Cable Ltd | 窒化物系化合物半導体結晶の成長方法 |
JP3955392B2 (ja) * | 1998-06-17 | 2007-08-08 | 株式会社リコー | 結晶成長装置及び結晶成長方法 |
JP2000233993A (ja) | 1998-12-11 | 2000-08-29 | Shiro Sakai | 半導体結晶の製造方法 |
JP2003517721A (ja) | 1999-05-07 | 2003-05-27 | シービーエル テクノロジーズ インコーポレイテッド | マグネシウムをドープしたiii―v族窒化物及び方法 |
JP2001023902A (ja) | 1999-07-06 | 2001-01-26 | Hitachi Cable Ltd | 半導体結晶の気相成長方法およびその成長装置 |
JP3714188B2 (ja) * | 2001-04-19 | 2005-11-09 | ソニー株式会社 | 窒化物半導体の気相成長方法及び窒化物半導体素子 |
JP3656606B2 (ja) | 2002-02-15 | 2005-06-08 | 昭和電工株式会社 | Iii族窒化物半導体結晶の製造方法 |
US7063741B2 (en) * | 2002-03-27 | 2006-06-20 | General Electric Company | High pressure high temperature growth of crystalline group III metal nitrides |
JP4422473B2 (ja) | 2003-01-20 | 2010-02-24 | パナソニック株式会社 | Iii族窒化物基板の製造方法 |
-
2005
- 2005-09-09 JP JP2005261509A patent/JP4833616B2/ja not_active Expired - Fee Related
- 2005-09-12 CN CNB2005800348358A patent/CN100481330C/zh not_active Expired - Fee Related
- 2005-09-12 WO PCT/JP2005/017199 patent/WO2006030918A1/en active Application Filing
- 2005-09-12 EP EP05785276A patent/EP1794780A4/en not_active Withdrawn
- 2005-09-12 US US11/662,474 patent/US7674644B2/en not_active Expired - Fee Related
- 2005-09-12 KR KR1020077007790A patent/KR100894878B1/ko not_active IP Right Cessation
- 2005-09-13 TW TW094131475A patent/TWI281709B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20070065361A (ko) | 2007-06-22 |
US7674644B2 (en) | 2010-03-09 |
CN100481330C (zh) | 2009-04-22 |
TW200618075A (en) | 2006-06-01 |
KR100894878B1 (ko) | 2009-04-30 |
TWI281709B (en) | 2007-05-21 |
JP2006108656A (ja) | 2006-04-20 |
EP1794780A4 (en) | 2010-03-03 |
US20080076200A1 (en) | 2008-03-27 |
EP1794780A1 (en) | 2007-06-13 |
CN101040368A (zh) | 2007-09-19 |
WO2006030918A1 (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4833616B2 (ja) | Iii族窒化物半導体の製造方法 | |
US6852161B2 (en) | Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
JP3656606B2 (ja) | Iii族窒化物半導体結晶の製造方法 | |
KR101067122B1 (ko) | Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 | |
TWI418057B (zh) | Iii族氮化物化合物半導體發光元件之製造方法,及iii族氮化物化合物半導體發光元件及燈 | |
JPWO2010032423A1 (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ、iii族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法 | |
JP2007103774A (ja) | Iii族窒化物半導体積層構造体およびその製造方法 | |
TW200834670A (en) | Process for producing III group nitride compound semiconductor, III group nitride compound semiconductor light emitting element, and lamp | |
JP2012151472A (ja) | メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第3族窒化物の半導体素子 | |
JP2008177525A (ja) | Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
TW200834981A (en) | Process for producing III group nitride compound semiconductor light emitting element, III group nitride compound semiconductor light emitting element, and lamp | |
TW200541113A (en) | N-type group Ⅲ nitride semiconductor layered structure | |
JP3940673B2 (ja) | Iii族窒化物半導体結晶の製造方法、および窒化ガリウム系化合物半導体の製造方法 | |
JP2008218740A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
US8236103B2 (en) | Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer | |
JP3991823B2 (ja) | Iii族窒化物半導体結晶、その製造方法、iii族窒化物半導体エピタキシャルウェーハ | |
JP4222287B2 (ja) | Iii族窒化物半導体結晶の製造方法 | |
JP2007288052A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP2008226868A (ja) | Iii族窒化物化合物半導体積層構造体 | |
JP2008177523A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2007220745A (ja) | III族窒化物p型半導体の製造方法 | |
JPH1140845A (ja) | 窒化ガリウム系化合物半導体発光素子および窒化ガリウム系化合物半導体薄膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |