TWI281709B - Method for fabrication of group III nitride semiconductor - Google Patents

Method for fabrication of group III nitride semiconductor Download PDF

Info

Publication number
TWI281709B
TWI281709B TW094131475A TW94131475A TWI281709B TW I281709 B TWI281709 B TW I281709B TW 094131475 A TW094131475 A TW 094131475A TW 94131475 A TW94131475 A TW 94131475A TW I281709 B TWI281709 B TW I281709B
Authority
TW
Taiwan
Prior art keywords
substrate
nitride semiconductor
group
nitrogen compound
nitride
Prior art date
Application number
TW094131475A
Other languages
English (en)
Other versions
TW200618075A (en
Inventor
Masato Kobayakawa
Hisayuki Miki
Original Assignee
Showa Denko Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko Kk filed Critical Showa Denko Kk
Publication of TW200618075A publication Critical patent/TW200618075A/zh
Application granted granted Critical
Publication of TWI281709B publication Critical patent/TWI281709B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1281709 九、發明說明： 【發明所屬之技術領域】 本發明關於結晶度極佳且用於製造發光二極體 (led)、雷射二極體（LD)與電子裝置的m族氮化物半導 體’以及關於其製造之方法。本發明特別關於可使結晶度極 佳之m族氮化物半導體以磊晶成長於藍寶石基板上的m族 氮化物半導體的製法。 【先前技術】 • m族氮化物半導體已用於諸如led與LD的商業製品， 因爲其在可見光至紫外光的區域內具有直接能隙，因而得以 具有高效率亮度。其更具有獲得習用πι-ν族化合物半導體 所未能獲得之該電子裝置特性的潛力，證之如在氮化鋁鎵 (AlGaN )與氮化鎵（GaN )間之異質接面界面中，可形成 二維電子層所呈現的Π族氮化物半導體壓電效應特性。 在用於成長m族氮化物半導體之基板材料與m族氮化 物半導體間的晶格失配相當大。例如，1 6 %的晶格失配存在 •於藍寶石（Al2〇3 )與氮化鎵（GaN )間，且6%的晶格失配 存在於SiC與氮化鎵間。通常，當晶格失配相當大時，其難 以在基板上直接磊晶成長晶體。縱使完成成長，亦無法獲得 極佳的結晶度。因此，當瓜族氮化物半導體晶體藉由金屬有 機化學蒸氣沈積法（M0CVD )磊晶成長於藍寶石單晶基板 或S i C單晶基板上時，通常採用的方法包含先在基板上沈積 由A1N或AlGaN形成並稱爲低溫緩衝層的薄層，再於高溫 下磊晶成長ΠΙ族氮化物半導體晶體（參考日本專利第 1281709 3026087 號及 JP-A HEI 4-297023)。 除了採用低溫緩衝層的前揭成長法以外，亦已揭示的方 法包含在約900至1 200 °C範圍的高溫下形成A1N層於基板 上’再成長GaN於其上（參考諸如jp-a HEI 9-64477及P Kung 等人，Applied Physics Letters，66 ( 1 995)，第 295 8 頁）。 再者，亦已揭不的方法爲使用1 0 0 〇或更低V族/瓜族元 素比例所形成的ΠΙ族氮化物半導體作爲緩衝層之製造m族 肇氮化物半導體晶體層堆疊結構的方法（參考ίρ_Α 2003-243302) 〇 在400至600°C之低溫緩衝層沈積溫度下，有機金屬原 料或氮源（特指作爲氮源的氨）並無足夠的熱沈積。在該低 溫下沈積的低溫緩衝層含有大量未改變狀態的缺陷。因爲原 料係於低溫下進行反應，所以反應包含反應原料之有機金屬 烷基與未分解氮源間的聚合，且反應所生的雜質係大量含於 低溫緩衝層的晶體中。 ® 此爲稱作低溫緩衝層結晶的熱處理製程，用於消除該缺 陷與雜質。藉由在接近m族氮化物半導體晶體磊晶成長溫度 的高溫下將低溫緩衝層進行熱處理，則該緩衝層結晶製程便 可移除富含於低溫緩衝層中的雜質與缺陷。 相對於使用該低溫緩衝層的成長方法，如前揭“P Kung 等人，Applied Physics Letters，66 (1995)，第 2958 頁，，的方 法包含在約9 0 0至1 2 0 0 °C範圍的高溫下形成A1N層於基板 上，再成長GaN於其上。習用技藝包含該方法可於（〇〇〇2) 1281709 . 半導體晶體（諸如GaN )的製法，其無須設定許多溫度範圍 或需要太大的電功率。 【發明內容】 爲達成前揭目的，本發明的第一個觀點提供一種ΙΠ族氮 化物半導體的製法，其包含的步驟有：安裝一基板於反應艙 內，形成m族氮化物半導體於基板上，使固態氮化合物存在 於反應艙內而作爲m族氮化物半導體的氮源，以及將作爲m 族元素源的原料氣體供應至反應艙內而製造m族氮化物半 _導體。 在含有第一個觀點的本發明第二個觀點中，固態氮化合 物的溫度較基板溫度低4 〇 〇 °c或更低。 在含有第一個觀點的本發明第三個觀點中，固態氮化合 物的溫度爲200°c至700°c。 在含有第一至第三個觀點中之任一項的本發明第四個 觀點中，固態氮化合物包含選自由鋁、鎵、銦所組成之族群 中的一者或多者。 # 在含有第一至第四個觀點中之任一項的本發明第五個 觀點中，固態氮化合物爲GaN。 在含有第一至第四個觀點中之任一項的本發明第六個 觀點中’固態氣化合物爲A1N。 在含有第一至第六個觀點中之任一項的本發明第七個 觀點中，反應艙內設有基材，且固態氮化合物形成於基材 上，其中該基材包含選自由石英、碳、碳化矽、矽、氮化矽、 氮化鋁、氮化硼、氧化鎂、氧化锆、钼、鉅、鎢、鈦、硼、 1281709 . 分解而形成的氮氣。原料氣體可選自可使用於此的熟知原料 氣體。 本發明參考附圖而詳細說明如下。 第1圖爲使用於本發明之一反應艙實例的剖面圖。 在第1圖中，參考數字10代表反應艙，數字11爲原料 氣體入口，且數字16爲排氣口。這些部件設有未示於圖中 的管線。參考數字1 4代表底板，而數字1 5爲頂板。反應艙 設於具有側板的正對側上（惟未示於圖中）。參考數字i 3 • 代表基板，且數字1 2爲含固態氮化合物的基材（以下有時 簡稱爲基材）。 固態氮化合物內含有氮，因爲其爲m族氮化物半導體晶 體的氮源。此外，爲抑制雜質進入反應艙內，固態氮化合物 最好製備成鋁、鎵、銦的化合物。當固態氮化合物製備成 GaN或A1N時，有助於理想地控制分解。特別地是，使用 GaN作爲主成分則可在不損傷結晶度下穩定供應氮氣。 固態氮化合物可爲固著於反應艙內之組件的形式，亦即 ® 析出物的形式。用語“析出物”意指藉由原料分解、蒸發、反 應等所形成的固態沈積物，因爲在使用反應艙成長晶體期 間，反應艙內的組件會達高溫。當所沈積的半導體層使用相 同反應艙連續進行晶體成長時，前揭晶體成長所形成的析出 物會快速固著於反應艙壁面，且該固著的析出物可作爲固態 氮化合物。 促使固態氮化合物存在於反應艙內部的方法並未特別 受限。諸如可使用裝附固態氮化合物於反應艙頂板、底板或 -10- 1281709 側板的方法，以及安裝固態氮化合物於基板以預定間距支撐 於其上之支座上方的方法。當化合物裝附於頂板或安裝於基 板時，具有固態氮化合物預先安裝於其上的基材1 2可用於 並安裝於頂板或基板上。 基材佔用正對基板的位置，且最好爲可均勻並有效供應 氮氣的平坦表面形狀。當反應艙爲水平安裝基板的類型時， 該位置通常在頂板上。當反應艙爲基板成長面朝下之所謂的 面朝下型時，其係位於底板上。 基材表面最好預先粗糙化，以滯留析出物。表面粗糙度 最好在Ra約爲1至1 〇的範圍。當粗糙度爲5至8之間時， 大多可理想地完成析出物的滯留。Ra的量測可藉由光學顯 微鏡的肉眼觀察或電子顯微鏡的肉眼觀察。此外，諸如探針 型量測儀與光學量測儀之市售量測儀可用於該量測。 基材最好由具有抗熱性與抗蝕性的材料所形成。就基材 而言，可使用諸如選自由石英、碳、碳化矽、矽、氮化矽、 氮化銘、氮化硼、氧化鎂、氧化鉻、鉬、鉬、鎢、鈦、硼、 鎳、鉑、鍩、銥、釩、鐵與鉻所組成之族群中的至少一者。 在前揭物質中，諸如石英、碳、碳化矽、之陶瓷材料及諸如 鉬、鉬、鎢、鈦、鎳、釩之高熔點金屬證實特別有助益。 反應艙內的固態氮化合物最好置於希冀形成m族氮化 物半導體的基板附近。具體地說，其間的最小距離在5 c m內。 基材最好亦爲得以控溫的結構，且其爲控制原料滯留與 供應的函數。 因爲基材成長需要8 0 0°C或更高的高溫，所以基材溫控 1281709 .本發明係使用具有連接至金屬原子之烷基之分子結構 並稱爲有機金屬化合物的化合物作爲供應爲主原料的瓜族 原料。該化合物易於購買與處理，並已普遍使用。可使用三 甲基鋁、三乙基鋁、三級丁基鋁、三甲基鎵、三乙基鎵、三 級丁基鎵、三甲基銦、三乙基銦、三級丁基銦及環戊二烯銦 作爲該化合物的實例。當m族原料含有諸如三甲基鋁、三乙 基鋁或三級丁基鋁之至少一種鋁時，其特別有助於獲得避免 在高溫造成分解或昇華的效果並促使晶體成長於基板上，因 •爲含鋁氮化物具有高分解溫度。在前揭含鋁m族原料中，三 甲基鋁特別易於使用，因爲其具有高蒸氣壓。 藉由使用這些原料與固態氮化合物便可形成A1N，GaN 或InN薄層（緩衝層）於基板上（第一個步驟）。爲避免反 應艙內部受到污染，適用於本案的固態氮化合物爲含於所製 造之化合物半導體中的元素的氮化物。具體地說，InN，A1N， GaN，AlGaN，InGaN，AlInGaN及SiN爲較佳實例。在這些組 合中’使用含Ga，A1或In的化合物作爲固態氮化合物而形 β成A1N層於基板上者爲最佳。 m族氮化物半導體層形成於Α1Ν等上（第二個步驟）。 該]Π族氮化物半導體層最好由GaN或A1 GaN (特指GaN ) 所形成。當該GaN正好含有摻質時，該摻質可能阻礙晶體成 長初始階段的遷移，而妨礙形成極佳的晶體。亦即，直接位 於緩衝層上的薄層最好爲未摻雜狀態。第二個及以下的步驟 可使用熟知的方法進行。 由反應艙外部僅供應作爲主原料的ΙΠ族原料並由反應 1281709 _ 艙內部供應作爲固態氮化合物的氮氣便得以獲得島 團或柱狀晶體凝聚體形式的m族氮化物半導體晶體。 之島狀晶體團或柱狀晶體凝聚體係有效作爲m族氮 導體晶體成長於單晶基板上時的緩衝層。 以小v / m元素比例製造A1N膜對於成長極佳m 物半導體而言爲較佳的事實亦說明於JP-A HEI -中。然而，該習用技藝包含所製造之m族氮化物半導 最好爲結晶度極佳之單晶的事實。藉由重複實驗與分 • 發明人已證實相較於單晶薄膜，柱狀晶或島狀晶的凝 較佳的緩衝層。藉由假設柱狀晶或島狀晶可使m族氮 導體晶體直接成長於其上而形成回路形式之差排便 輯方式說明該優越性。 特別地是，當緩衝層由A1N柱狀晶的凝聚體所死 晶體橫向表面最好爲約略垂直基板表面的形狀。本發 法得以輕易且穩定地製造該A1N緩衝層。緩衝層表面 坦或凹凸。 ® 所形成的緩衝層可進行摻雜處理。在諸如Sic的 板中，施予緩衝層導電性得以使堆暨層在縱向上通地 因爲摻雜處理所使用的摻質可改變晶體模式，所以前 對於諸如藍寶石的基板亦爲有效。 用於摻雜處理的摻質可爲η型雜質或p型雜質。 Sn，Se，S與Te爲熟知的η型雜質。在前揭摻質當中， Sn爲特佳，因其易於處理。Mg，Zn，C爲熟知的ρ型 Mg，Ζη爲特佳，因其相當易於處理且不昂貴。 狀晶體 所獲得 化物半 族氮化 )-64477 體晶體 πϋ Η H Hiz. 析，本 聚體爲 化物半 可以邏 ^成時， 明的方 可爲平 導電基 !電流。 揭方法 Si，Ge， Si，Ge， 摻質。 4 1281709 - 本發明偏好約8 0 0至1 5 0 0 °C範圍的基板溫度。在本案 中’基材溫度最好爲2 0 0至7 0 0 °C的範圍。因此，基材溫度 係控制在落於前揭範圍。 此外，基材與基板表面間的溫差最好爲4 0 0 °C或更高 溫。因此，基材係冷卻至落於前揭範圍的溫度。基材溫度落 於前揭範圍且前揭溫差爲400 °C或更高溫爲更佳。 基板與基材間的距離最好得以進行某種程度的調整。特 別地是，當最短距離可調整至5 cm以內時，得以找出具有穩 •定性的條件。 具有該調溫機制的基材對於獲得極佳柱狀晶體而言爲 重要的。縱使欠缺該機制，其仍可藉由調整熱清洗溫度與時 間而完成柱狀晶體製造。然而，其難以穩定的極佳性質獲得 該晶體。 本發明可使用氫氣或稀有氣體之單一氣體或混合氣體 作爲周圍氣體。最好使用氫氣作爲載體氣體，因爲高純度氫 氣相當容易獲得。 ® 本發明的氣氛壓力爲lxl〇5Pa或更低，最好爲1000至 lxl05Pa的範圍，且1〇〇〇至lxl〇4Pa的範圍爲更佳。當壓力 很低時，會有所製造之金屬過量m族氮化物半導體層表面平 坦化且成長於其上之第二個1Π族氮化物半導體層表面平坦 化的效果。 本發明並未特別定義緩衝層形成期間的基板溫度（第一 個步驟）及後續薄膜形成期間的基板溫度（第二個步驟）。 第一個步驟的基板溫度最好等於或高於後續第二個步驟的 -15- 1281709 .基板溫度。當第一個步驟在等於或高於第二個步驟的基板溫 度下進行時，其有助於使形成瓜族原料氣體之有機金屬化合 物分子的分解有效率地進行，並避免所形成的晶體摻有諸如 未經改變之烷基的雜質。 改變進行第一個步驟的條件便可使在本發明第一個步 驟所形成的ΠΙ族氮化物半導體形成爲島狀晶體團。具體地 說，該改變爲諸如降低用於進行第一個步驟之反應艙內的壓 力，縮短第一個步驟的時間，降低TMA1的流速，植入摻質 鲁或摻入氮於載體氣體中。所獲得的團塊爲約1至5 00 nm寬 且5至1 00 nm高的島狀晶體凸塊凝聚體。該凝聚體的結構 可爲島狀晶體的分佈並非相當緻密，且基板表面經由晶體凸 塊間的間隙而暴露出。在該狀況下，因爲不同長晶速度的區 域係以混合狀態存在於表面上，所以選擇性成長的影響會降 低螺旋差排密度，而得以製造具有更令人滿意品質的晶體。 此外，改變用於進行第一個步驟的條件便可使在本發明 第一個步驟所形成的m族氮化物半導體形成柱狀晶體。具體 β地說，該改變可爲諸如增加用於進行第一個步驟之反應艙內 的壓力，增加第一個步驟的時間，增加ΤΜΑ1的流速或增加 載體氣體中的氫比率。由約0.1至100 nm寬且10至5 00 nm 高之柱狀晶粒凝聚體所形成的柱狀晶體具有極佳結晶度。 在本發明的第二個步驟中，m族氮化物半導體晶體係使 用ΠΙ族原料與氮原料而以蒸氣相成長於已有瓜族氮化物於 第一個步驟中形成於其上的基板上方。當所成長的瓜族氮化 物半導體晶體爲GaN時，GaN明顯較其他m族氮化物半導 -16- 1281709 . 體有益，因爲其易於獲得二維成長並易於產生平坦晶 當預先形成平坦且極佳的GaN晶體膜時’得以輕易地 有不同組成物的Π族氮化物半導體晶體層而製造半 置結構於其上。 在本發明的第一個步驟、第一*個步驟或該一·個歩 有機化學蒸氣沈積法（MOCVD法）或蒸氣相磊晶结 法）可作爲蒸氣相成長法。在這些方法中，MOCVD 有益，因爲其得以調整ΙΠ族原料的分解速度並具有適 # 長速度。此外，藉由MOCVD法可在未由反應艙取出 板的狀態下而將具有極佳特性的各種裝置結構製造 上。 在第二個步驟中使用MOCVD法之m族氮化物半 體成長期間的基板溫度最好爲950至1 20 0°c範圍，且 力最好爲l〇〇〇Pa至lxl05Pa。 第一個步驟中未使用氨。亦可使用氨作爲第二個 需的氮原料。可使用三甲基鋁、三乙基鋁、三級丁基 ® 甲基鎵、三乙基鎵、三級丁基鎵、三甲基銦、三乙基 級丁基銦及環戊二烯銦作爲瓜族原料。第二個步驟中 氮化物半導體晶體成長期間的V/瓜元素比例最好爲 2 0 0 0 0的範圍。 藉由本發明的m族氮化物半導體晶體製法便可 有高均勻性與極佳結晶度的m族氮化物半導體晶體 上。因此，藉由進一步形成m族氮化物半導體晶體層 m族氮化物半導體晶體上便得以製造具有堆疊結構 體膜。 使用具 導體裝 驟中， (VPE 法特別 當的成 平坦基 於晶體 導體晶 氣氛壓 步驟所 鋁、三 銦、三 之瓜族 5 00至 形成具 於基板 於前揭 且用於 1281709 、 製造發光二極體、雷射二極體或電子裝置的瓜族氮化物半導 體磊晶晶圓。 藉由本發明的成長技術便得以獲得具有高發光強度的 氮化鎵基化合物半導體發光裝置。亦即，因爲該技術可製造 高照度LED燈，所以諸如行動電話、顯示器與面板之倂有 本技術所製晶片的電子裝置及諸如汽車、電腦與遊戲機之倂 有該電子裝置的機械裝置可以低電功率驅動並可具有良好 特性。諸如行動電話、遊戲機、玩具及汽車部件等電池驅動 春的機械具有延長其電池使用時間的效果。 本發明將參考實例而具體說明如下。 實例1 在此使用之裝置的槪念橫剖面示於第1圖中。 混合三甲基鋁（TMA1 )與氫氣所形成的原料係經由原 料入口 1 1而以流體形式饋入反應艙1 0內。GaN析出物係以 磊晶成長預先沈積於基材12上。由石英製成並預先進行表 面糙化處理的基材12係以離基板13表面2cm的位置平行安 ®裝於頂板15上，並藉由調溫機構維持在5 00 °C (固態氮化合 物維持在相同溫度）而促使氮原子的供應。由藍寶石形成的 基板1 3係安裝於底板1 4上。基板維持在1 1 7 0 °C，以促使厚 度4 Onm之薄膜的氮化鋁柱狀晶成長。就第二個步驟而言， TMGa與氨係以流體形式饋入，以促使氮化鎵成長。由氮化 鎵晶體所形成的氮化鎵層係製造於氮化鋁層上。 含有前揭GaN層之試樣的製造係使用MOCVD法而以下 列步驟製造。 -18- 1281709 首先，爲使析出物黏著於基材1 2上，磊晶成長並不包 含導入基板。所以，主要由GaN形成且爲黑色的析出物係固 著於基材上。 讓反應艙自然冷卻至室溫，且藍寶石基板接著輸入石英 製成的反應艙內並安裝於感應式加熱器的RF線圈內。藍寶 石基板安裝於碳製成的底板1 4上，並用於加熱內部已以氮 氣取代的手套箱內部。此外，已固著有析出物的基材1 2係 安裝於頂板下表面之位於基板1 3上方約2 c m的位置。 • 設定感應式加熱器的作業，以將基板溫度提高至 60 0°C。維持在溫度600°C的基板放置一段時間，並以流體形 式連續供應氫氣。此時，氫氣載體氣體係經由與塡有三甲基 鎵（TMGa，作爲原料）之容器（發泡器）及塡有三甲基鋁 (TMA1 )之容器（發泡器）相通的管線而以流體的形式供 應，其中該二個容器係連接至反應艙而促成發泡作業。各該 發泡器的溫度係藉由用於調整溫度的固定溫度浴而預先調 整至一固定水平。發泡所產生的TMGa與TMA1蒸氣係與載 @體氣體一同連續行進至排毒裝置用的管線直至成長步驟開 始爲止，並接著穿經排毒裝置而排入大氣中。 其次，切換TMA1用之管線的閥門，以供應含有TMA1 蒸氣的氣體進入反應艙內；並啓動用於將ΙΠ族氮化物半導體 黏著至藍寶石基板的第一個步驟。 基板溫度設定在1 170°C，且氫氣作爲載體氣體。並未供 應氮氣與氮化合物作爲所供應的主原料。 在數分鐘後，中斷供應含有TMA1蒸氣的氣體進入反應 1281709 艙內部，且反應艙保持該狀態。此時，基材溫度係藉由調溫 功能構件而調整至500 °C，作爲固態氮化合物之基材的GaN 析出物會分解，且所形成的氮原子係供應至基板。在形成 A1N緩衝層後’中斷TMA1流體，反應艙內部保持原狀，以 及將TMA1完全排出反應艙。 其次，切換氨氣管線的閥門及TMGa管線的閥門，以供 應氨氣與TMGa氣體至反應艙內部，並起動GaN成長。在氨 氣與TMGa之間，首先開始氨氣流。 # 在成長GaN層後，切換TMGa管線的閥門，以終止供應 原料至反應艙而終止成長。此時，爲使作爲後續成長固態氮 化合物的GaN析出物黏牢於基材，其係藉由調溫功能構件將 基材溫度維持在250°C。 在完成GaN層成長後，停止感硬式加熱器的通電，並允 許基板溫度下降至室溫。其次，在繼續流入氮氣下自周圍空 氣中取出試樣。 藉由前揭步驟，具有由柱狀晶凝聚體所形成之結構的 馨A1N層係形成於藍寶石基板上，以製造具有未摻雜狀態之8 微米膜厚GaN層形成於其上的試樣。 其次，測試藉由前揭方法所成長之未摻雜GaN層的X 射線轉動曲線（XRC )。該測試係使用銅β射線而於對稱平 面（00 02 )及反對稱平面（1 〇-1〇 )上進行。X射線發射裝 置作爲光源。通常，在氮化鎵基化合物半導體的狀況中， (00 02 )平面的XRC光譜半値寬爲晶體平坦度（鑲嵌度， mosaicity)係數，且（10-10)平面的xrc光譜半値寬爲差 -20- 1281709 . 排（螺旋）密度係數。測試結果顯示本發明方法所製造的未 摻雜GaN層在（00 02 )平面上的量測具有1 80秒的半値寬且 在（10-10 )平面上的量測具有3 00秒的半値寬。 前揭GaN層的最外表面係使用一般的原子力顯微鏡 (AFM )進行肉眼觀察。結果，表面並無成長坑且具有極佳 形貌。當試樣剖面以穿透式電子顯微鏡（TEM )做觀察時， 在約略垂直基板表面之方向上具有諸多晶界的A1N膜係於 藍寶石基板與氮化鎵層之間的界面上觀察到。膜厚約爲 # 40nm，且相鄰晶界間的距離爲5至30nm。該薄層被認爲是 柱狀晶凝聚體所形成的薄層。 實例2 在實例2中，實驗的進行係實質地遵行實例1的步驟， 並於第一個步驟的HI族氮化物半導體成長期間形成鉬基材 1 2。在該狀況下由反應艙取出的晶圓具有鏡面表面且爲無色 與透明。 當以穿透式電子顯微鏡（TEM )觀察試樣剖面時，證實 β島狀A1N晶體團存在於藍寶石基板與氮化鎵層間的界面。 本方法所製造的未摻雜GaN層在（0002 )平面上的量測 具有2 0 0秒的半値寬且在（1 0 -1 0 )平面上的量測具有3 5 0 秒的半値寬。 實例3 在實例3中，其係使用具有基材1 2安裝於底板1 4上的 裝置進行成長，如第2圖所示。底板1 4係由藉由在碳組件 表面塗佈碳化矽所獲得的材料而形成。基材1 2 (雖未具有冷 -21 - 1281709 、卻功能）具有預先沈積於其上並爲感應式加熱 適當厚度GaN析出物；其中該過加熱將額外力[ 以使析出物的分解可用於供應氮原子。基材1 的距離（基材1 2右緣與基板1 3左緣間的距離 在該狀況中，由反應艙取出的晶圓具有鏡 色與透明。 當以穿透式電子顯微鏡（TEM )觀察試樣 島狀A1N晶體團存在於藍寶石基板與氮化鎵層 Φ 本方法所製造的未摻雜GaN層在（0002 ) 具有240秒的半値寬且在（10-10)平面上的 秒的半値寬。 對照實例 在本對照實例中，其係根據一般方法饋A 而形成A1N緩衝層。其次，遵循實例1的步驟 反應艙取出的晶圓具有鏡面表面。剖面TEΜ 示第一個步驟所成長的緩衝層爲具有平坦表面 β成長未能形成極佳品質的柱狀晶。 本方法所製造的未摻雜GaN層在（〇〇〇2) 具有5 00秒的半値寬且在（10-10)平面上的 秒的半値寬。 經實驗證實含有選自Ta，W，Ti，B，Ni， Fe，Cr中之至少一者的高耐熱材料可作爲用 態氮化合物組件之材料。組件表面的析出作用 留。縱使在使用調溫機構的情況下，其推測低 法所過加熱的 熱底板本身， 2與基板1 3間 )爲 2 0mm 〇 面表面且爲無 剖面時，證實 F間的界面。 平面上的量測 量測具有320 .NH3 與 TMA1 進行實驗。由 的觀察結果顯 :的單晶層。該 平面上的量測 量測具有400 Pt，Zr，Ir，V， 於形成滯留固 可達成氮的滯 耐熱材料仍會 -22- 1281709 、 造成組件的最外表面易於熔解且難以沈積於表面上。 實例4 在實例4中，其係使用類似實例1步驟所製造之8微米 厚未摻雜GaN作爲底層而製造LED 2 1。LED 2 1的剖面示於 第3圖中。 氮化鎵基化合物半導體的製造係藉由堆疊五個循環的8 微米厚且由未摻雜GaN所形成的底層203、2微米厚摻矽n 型 GaN 接觸層 204、18nm 厚 η 型 InuGauN 覆層 205、l6nm 馨厚摻矽GaN阻障層及2.5nm厚InG.2Ga().8N井層於藍寶石所 形成的基板2 0 1上（經由A1N所形成的緩衝層2 0 2 )，以及 更依序堆疊設有阻障層之多量子井結構的發光層206、〇·〇1 微米厚之摻鎂P型Al0.07Ga0.93N覆層207及0· 1 75微米厚之 摻鎂P型GaN接觸層20 8。 此外，電極係使用本技藝所熟知的方法而形成於晶圓 上。第4圖爲電極結構的平面圖。 具體地說，含有透明電極210與五層接合墊電極211的 •正電極係形成於p型GaN接觸層上；其中透明電極2 1 0由 1.5nm厚的Pt層與5nm厚的Au層所形成，而五層接合墊電 極211由50nm厚的Au層、20nm厚的Ti層、10nm厚的A1 層、lOOnm厚的Ti層與200nm厚的Au層。其次，Ti/Au雙 層負電極209係形成於n型GaN接觸層上，以形成具有發光 面位於半導體端的發光裝置。 具有前揭正、負電極之晶圓係藉由硏磨與拋光基板背面 而薄化至8 0微米。在使用雷射刮刀而於半導體堆疊端刮出 -23 - 1281709 , 劃分線之後，施壓分割晶圓並切割成3 5 0微米見方的晶片。 當藉由探針導電施加20mA的電流而測試正向電壓時，正向 電壓爲2.9V。 當晶片試樣安裝於封裝物並以測試機測試發光能力 時，在20mA電流下的發光能力爲5.2 mW。 實例5 在實例5中，類似第3圖之製品結構的LED係以實例1 的製程製造，惟其係使用8微米厚且藉由將第一個步驟所形 鲁成的A1N層摻以鍺所製成的未摻雜GaN作爲底層。 氮化鎵基化合物半導體的製造係藉由堆疊五個循環的6 微米厚且由未摻雜GaN所形成的底層203、4微米厚摻鍺η 型GaN接觸層204、0.4微米厚且由摻鍺GaN所形成的η型 第二覆層 205&、1811111厚11型第一111()1〇&().9>^覆層 2051)、1611111 厚摻矽GaN阻障層及2.5nm厚In^GauN井層於藍寶石所 形成的基板201上（經由摻鍺A1N所形成的緩衝層202 )， 以及更依序堆疊設有阻障層之多量子井結構的發光層206、 ® 0.01微米厚之摻鎂P型Al0.07Ga0.93N覆層207及0.175微米 厚之摻鎂p型GaN接觸層208。 所獲得的晶圓係以實例4的方法分割成LED晶片。當 藉由探針導電施加2 OmA的電流而測試正向電壓時，正向電 壓爲3.2V。 當晶片試樣安裝於封裝物並以測試機測試發光能力 時，在20mA電流下的發光能力爲5.8 mW。 實例6 - 24 - 1281709 - 在實例6中，其係以實例4的LED晶片製造燈具。 首先’ LED晶片36係使用黏著劑安裝於第二引腳架34 並固定於其，而其藍寶石基板端面係面朝下。其次，η型歐 姆電極與第一引腳架33及接合墊與第二引腳架34係分別以 金線3 5連接’以使裝置操作電流得以導通至lED晶片3 6。 其係以透明環氧樹脂3 7完全密封並形成爲LED燈具的形 狀。 工業可應用性 • 本發明製法所獲得的發光裝置具有高發光強度，因而可 用於行動電話、顯示器與面板。因此，本發明對於實際的工 業應用具有極高價値。 【圖式簡單說明】 熟諳本技藝者可由下列參考附圖的說明而明瞭本發明 的前揭與其他目的、特徵及優點。 第1圖爲實例1所述之m族氮化物半導體製造裝置的觀 念示意圖。 ® 第2圖爲實例3所述之m族氮化物半導體製造裝置的觀 念示意圖。 第3圖爲實例4與5的LED堆疊結構圖。 第4圖爲實例4與5的LED電極平面圖。 第5圖爲實例6的LED燈剖面圖。 【元件符號說明】 10 反應艙 11 原料氣體入口 -25- 1281709
12 基材 13 基板 14 底板 15 頂板 16 排氣口 33 第一引腳架 34 第二引腳架 35 金屬線 36 LED晶片 37 環氧樹脂 201 基板 202 緩衝層 203 底層 204 接觸層 205 覆層 206 發光層 207 覆層 208 接觸層 209 雙層負電極 210 透明電極 21 1 接合墊電極

Claims (1)

1281709 第94 1 3 1 47 5號「製造ΙΠ族氮化物半導體的方法」專利案 (2006年10月26日修正） 十、申請專利範圍： 1 · 一種m族氮化物半導體的製法，所含步驟包括： U)於反應艙內置入一基板； (2)於該基板上形成π[族氮化物半導體； • (3)使固態氮化合物存在於該反應艙內以作爲m族氮化物 半導體的氮源；以及 (4)將作爲ΠΙ族元素源的原料氣體供應至該反應艙內以製 造m族氮化物半導體。， 2 ·如申請專利範圍第丨項之m族氮化物半導體的製法，其中 該固態氮化合物的溫度較基板溫度低於4 0 0 °c或更低。 3 ·如申請專利範圍第1項之m族氮化物半導體的製法，其中 該固態氮化合物的溫度爲2 0 0。(：至7 0 0 °C。 馨4 .如申請專利範圍第1項之m族氮化物半導體的製法，其中 該固態氮化合物包含選自由鋁、鎵、銦所組成之族群中的 一者或其組合。 5 ·如申請專利範圍第1項之m族氮化物半導體的製法，其中 該固態氮化合物爲GaN。 6 .如申請專利範圍第1項之m族氮化物半導體的製法，其中 該固態氮化合物爲A1N。 7 ·如申請專利範圍第1項之m族氮化物半導體的製法，其中 1281709 該反應艙內設有基材，且固態氮化合物形成於基材上，其 中該基材包含選自由石英、碳、碳化砂、砂、氮化砂、氮 化鋁、氮化硼、氧化鎂、氧化錐、鉬、钽、鎢、鈦、硼、 鎳、鉑、鉻、銥、釩、鐵與鉻所組成之族群中的至少一（含） 者。 8 ·如申請專利範圍第7項之m族氮化物半導體的製法，其中 Φ 該存在於基材上的固態氮化合物爲藉由蒸發、分解或反應 而形成於基材表面上的析出物。 9 ·如申請專利範圍第1項之]1族氮化物半導體的製法，其中 該固態氮化合物係由距離5公分內之基板分離出來。 1 〇 ·如申請專利範圍第1項之m族氮化物半導體的製法，其中 該基板係由選自由藍寶石（aio3 )、碳化矽、矽及m /V 族化合物半導體所組成之族群中的一者所形成。 1 1 ·如申請專利範圍第1至1 〇項中任一項之瓜族氮化物半導 φ 體的製法，其中於該基板上形成m族氮化物半導體的步驟 係於基板上形成緩衝層的步驟。 1 2 ·如申請專利範圍第丨1項之]π族氮化物半導體的製法，其 中該緩衝層係由GaN或A1N所形成。 1 3 . —種m族氮化物半導體，其係由如申請專利範圍第1至 1 2項中任一項之瓜族氮化物半導體製法所獲得。
TW094131475A 2004-09-13 2005-09-13 Method for fabrication of group III nitride semiconductor TWI281709B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004265333 2004-09-13

Publications (2)

Publication Number Publication Date
TW200618075A TW200618075A (en) 2006-06-01
TWI281709B true TWI281709B (en) 2007-05-21

Family

ID=38009578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094131475A TWI281709B (en) 2004-09-13 2005-09-13 Method for fabrication of group III nitride semiconductor

Country Status (7)

Country Link
US (1) US7674644B2 (zh)
EP (1) EP1794780A4 (zh)
JP (1) JP4833616B2 (zh)
KR (1) KR100894878B1 (zh)
CN (1) CN100481330C (zh)
TW (1) TWI281709B (zh)
WO (1) WO2006030918A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047762A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047763A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
KR20090048590A (ko) 2006-08-18 2009-05-14 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
JP2009054767A (ja) * 2006-10-10 2009-03-12 Showa Denko Kk Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2009123718A (ja) 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2008226868A (ja) * 2007-03-08 2008-09-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体
JP4992703B2 (ja) * 2007-12-25 2012-08-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法
JP5526478B2 (ja) * 2008-01-16 2014-06-18 豊田合成株式会社 光源、発光装置および表示装置
JP2012015304A (ja) 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
TWI408746B (zh) * 2011-01-19 2013-09-11 Lextar Electronics Corp 圖形化基板之製造方法
CN102254965A (zh) * 2011-07-21 2011-11-23 天津理工大学 一种n-p-衬底型铟镓氮多层薄膜结构光伏器件及制备
JP5948698B2 (ja) * 2012-04-13 2016-07-06 パナソニックＩｐマネジメント株式会社 紫外発光素子およびその製造方法
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
CN103255389A (zh) * 2013-04-24 2013-08-21 清华大学 一种在硅衬底上外延生长iii族氮化物半导体材料的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911102A (en) * 1987-01-31 1990-03-27 Toyoda Gosei Co., Ltd. Process of vapor growth of gallium nitride and its apparatus
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3470424B2 (ja) * 1994-12-05 2003-11-25 昭和電工株式会社 気相成長方法
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP3598593B2 (ja) * 1995-07-19 2004-12-08 昭和電工株式会社 含窒素半導体装置
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JP3953548B2 (ja) * 1996-06-24 2007-08-08 シャープ株式会社 窒化物系化合物半導体結晶の製造方法
JPH11246297A (ja) * 1998-03-05 1999-09-14 Hitachi Cable Ltd 窒化物系化合物半導体結晶の成長方法
JP3955392B2 (ja) * 1998-06-17 2007-08-08 株式会社リコー 結晶成長装置及び結晶成長方法
JP2000233993A (ja) * 1998-12-11 2000-08-29 Shiro Sakai 半導体結晶の製造方法
JP2003517721A (ja) 1999-05-07 2003-05-27 シービーエル テクノロジーズ インコーポレイテッド マグネシウムをドープしたｉｉｉ―ｖ族窒化物及び方法
JP2001023902A (ja) * 1999-07-06 2001-01-26 Hitachi Cable Ltd 半導体結晶の気相成長方法およびその成長装置
JP3714188B2 (ja) * 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
JP3656606B2 (ja) 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
US7063741B2 (en) * 2002-03-27 2006-06-20 General Electric Company High pressure high temperature growth of crystalline group III metal nitrides
JP4422473B2 (ja) 2003-01-20 2010-02-24 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法

Also Published As

Publication number Publication date
WO2006030918A1 (en) 2006-03-23
US20080076200A1 (en) 2008-03-27
KR100894878B1 (ko) 2009-04-30
EP1794780A1 (en) 2007-06-13
TW200618075A (en) 2006-06-01
KR20070065361A (ko) 2007-06-22
CN101040368A (zh) 2007-09-19
EP1794780A4 (en) 2010-03-03
US7674644B2 (en) 2010-03-09
JP4833616B2 (ja) 2011-12-07
CN100481330C (zh) 2009-04-22
JP2006108656A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
TWI281709B (en) Method for fabrication of group III nitride semiconductor
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP4901145B2 (ja) 化合物半導体装置及びその製造方法
JP5307975B2 (ja) 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
KR100692267B1 (ko) Ⅲ족 질화물 반도체 결정의 제조 방법
EP2047501A1 (en) Deposition of group iii-nitrides on ge
TW200834990A (en) Process for producing III group nitride compound semiconductor light emitting device, III group nitride compound semiconductor light emitting device and lamp
TW200541113A (en) N-type group Ⅲ nitride semiconductor layered structure
TWI257715B (en) Method for manufacturing P-type group III nitride semiconductor, and group III nitride semiconductor light-emitting device
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
KR20130113452A (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
WO2005074045A1 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US6894323B2 (en) Group III nitride semiconductor device and its method of manufacture
KR20070011671A (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
JP4222287B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
TWI246208B (en) Group III nitride semiconductor device and light-emitting device using the same
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP2004096021A (ja) Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
WO2007123262A1 (ja) Iii族窒化物半導体発光素子の製造方法
JP3090063B2 (ja) 化合物半導体素子
CN110931607A (zh) 硅基应力协变衬底及制备方法、氮化镓led及制备方法
TWI269465B (en) P-type group III nitride semiconductor and production method thereof