JP2009123718A - Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ - Google Patents

Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ Download PDF

Info

Publication number
JP2009123718A
JP2009123718A JP2007286691A JP2007286691A JP2009123718A JP 2009123718 A JP2009123718 A JP 2009123718A JP 2007286691 A JP2007286691 A JP 2007286691A JP 2007286691 A JP2007286691 A JP 2007286691A JP 2009123718 A JP2009123718 A JP 2009123718A
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
compound semiconductor
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007286691A
Other languages
English (en)
Other versions
JP2009123718A5 (ja
Inventor
Nobuaki Kaji
亘章 加治
Taisuke Yokoyama
泰典 横山
Hiromitsu Sakai
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007286691A priority Critical patent/JP2009123718A/ja
Priority to TW097101381A priority patent/TW200838000A/zh
Priority to KR1020097014525A priority patent/KR101151167B1/ko
Priority to US12/306,609 priority patent/US20090194784A1/en
Priority to PCT/JP2008/050336 priority patent/WO2008087930A1/ja
Priority to EP08703200.9A priority patent/EP2105973A4/en
Publication of JP2009123718A publication Critical patent/JP2009123718A/ja
Publication of JP2009123718A5 publication Critical patent/JP2009123718A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/32025—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth non-polar orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】半導体層中の貫通転位が少なく、優れた発光特性の得られるＩＩＩ族窒化物化合物半導体発光素子を提供する。
【解決手段】基板１１と、基板１１上に設けられた中間層１２と、中間層１２上に設けられ、（０００２）面のロッキングカーブ半価幅が１００ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下である下地層１４ａとを備えてなるＩＩＩ族窒化物化合物半導体素子とする。
【選択図】図３

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられるＩＩＩ族窒化物化合物半導体素子及びその製造方法、ＩＩＩ族窒化物化合物半導体発光素子及びその製造方法、及びＩＩＩ族窒化物化合物半導体発光素子を用いたランプに関する。
ＩＩＩ族窒化物化合物半導体は、例えば発光素子とした場合に、発光スペクトルが紫外から赤色の広範囲にわたる直接遷移型の半導体であり、発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）などの発光素子に応用されている。このような発光素子は、従来の照明関連の素子に比べて発光効率が高いので、消費エネルギーが小さくて済む。また、このような発光素子は、寿命が長いなどのメリットもあり、市場が急速に拡大している。
通常、ＩＩＩ族窒化物化合物半導体は、サファイア基板の上に形成されている。しかし、サファイア基板上にＩＩＩ族窒化物化合物半導体を形成すると、サファイアとＩＩＩ族窒化物化合物半導体との格子定数のミスフィットにより転位が発生して、素子特性に悪影響を来たすという問題がある。ミスフィットによって発生する転位は、半導体層を縦方向（基板面に垂直方向)に貫通する貫通転位である。発光素子の半導体層中における貫通転位では、電子が散乱して、電子の移動度（モビリティ）が低くなったり、リーク電流が発生するなどの現象が起きる。このため、発光素子の半導体層中の貫通転位は、発光素子の発光効率を低下させて、発光強度を低下させる。
ミスフィットを抑制するために、従来から、基板上に中間層を介してＩＩＩ族窒化物化合物半導体を成長させている（例えば、特許文献１、特許文献２参照）。中間層は、ＩＩＩ族窒化物化合物半導体と同じ組成のＧａＮや同じウルツ構造のＡｌＮなどを、有機金属気相成長法（ＭＯＣＶＤ法）で成膜してなるものである。
特許３０２６０８７号公報 特開平４−２９７０２３号公報
しかしながら、基板上に中間層を介してＩＩＩ族窒化物化合物半導体を成長させた場合であっても、半導体層中の貫通転位を十分に防止することはできず、より一層、貫通転位の少ない半導体層が要求されている。
本発明は上記課題に鑑みてなされたものであり、半導体層中の貫通転位が少なく、優れた発光特性の得られるＩＩＩ族窒化物化合物半導体発光素子を提供することを目的とする。
また、半導体層中の貫通転位が少なく、優れた発光特性を有するＩＩＩ族窒化物化合物半導体発光素子の製造方法を提供することを目的とする。
さらに、上記のＩＩＩ族窒化物化合物半導体発光素子を用いたランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意検討を重ね、貫通転位と発光素子の発光特性との関係を調べた。
半導体層中の貫通転位を検出する方法としては、透過電子顕微鏡（ＴＥＭ）を使って試料の断面を観察する方法が考えられる。しかし、ＴＥＭによる観察で得られる貫通転位の評価結果は、ある限られた範囲に存在する貫通転位の評価結果であるので、半導体層全体を代表した結果になっているかが問題となる。また、ＴＥＭで貫通転位を観察するためには、試料を加工する必要があるため、観察に用いた試料は素子として使えない。このため、貫通転位の評価結果と素子の特性とを正確に関連付けることができないという問題がある。
そこで、本発明者等は、半導体層中の貫通転位を検出する方法として、非破壊で貫通転位を評価する方法を用いることを検討した。
図１は、発光素子の半導体層を構成するＩＩＩ族窒化物化合物半導体の結晶の貫通転位を説明するための図であり、基板面に垂直方向から見た概略模式図である。図１において、符号４１はＩＩＩ族窒化物化合物半導体の結晶を示している。ＩＩＩ族窒化物化合物半導体の結晶４１は、図１に示すように、最密充填結晶構造を有しており、基板上に六角柱が垂直に成長された構造をしている。ここで、例えば、ＩＩＩ族窒化物化合物半導体の結晶４１である六角柱の平面内での配置が、同じ向きで揃っていると隙間はできないが、図１に示すように、向きが少しでも違っていると六角柱と六角柱の間に隙間４２が発生する。この隙間４２は、結晶４１の配向度合いを示すものであって、貫通転位に相当すると考えられる。
結晶の配向度合いを評価する方法の一つとして、Ｘ線を使って測定するロッキングカーブ法がある。
図２は、発光素子の半導体層を構成するＩＩＩ族窒化物化合物半導体の（１０‐１０）面のロッキングカーブ半価幅と、発光素子のリーク電流との関係を示したグラフである。ロッキングカーブ法で検出される半価幅は、図１に示す六角柱の結晶４１間の隙間４２の量に対応するので、図２に示すように、ロッキングカーブ法で検出される半価幅が小さいほど、六角柱の結晶４１間の隙間が少なく、良好に配向していることになる。この結果、デバイスとしたときのリーク電流が小さくなるなどの効果を得ることができる。
そこで、本発明者等は、ロッキングカーブ法で検出される半価幅と発光素子の特性との関係について鋭意研究を重ね、発光素子の半導体層の半価幅を所定の範囲とすることで、半導体層中の貫通転位が少なく、良好な発光特性の得られる発光素子を提供できることを見出し、本発明を想到した。
即ち、本発明は以下に関する。
［１］ 基板と、前記基板上に設けられた中間層と、前記中間層上に設けられ、（０００２）面のロッキングカーブ半価幅が１００ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下である下地層とを備えてなることを特徴とするＩＩＩ族窒化物化合物半導体素子。
［２］ 前記（０００２）面のロッキングカーブ半価幅が５０ａｒｃｓｅｃ以下であり、かつ前記（１０‐１０）面のロッキングカーブ半価幅が２５０ａｒｃｓｅｃ以下であることを特徴とする［１］に記載のＩＩＩ族窒化物化合物半導体素子。
［３］ 前記基板が、サファイアであることを特徴とする［１］または［２］に記載のＩＩＩ族窒化物化合物半導体素子。
［４］ 前記中間層が、前記サファイア基板のｃ面上に形成されていることを特徴とする［３］に記載のＩＩＩ族窒化物化合物半導体素子。
［５］ 前記中間層が、ＡｌｘＧａ１‐ｘＮ（０≦ｘ≦１）からなることを特徴とする［１］〜［４］のいずれかに記載のＩＩＩ族窒化物化合物半導体素子。
［６］ 前記中間層が、ＡｌＮからなることを特徴とする［１］〜［５］のいずれかに記載のＩＩＩ族窒化物化合物半導体素子。
［７］ 前記下地層が、ＡｌＧａＮからなることを特徴とする［１］〜［６］のいずれかに記載のＩＩＩ族窒化物化合物半導体素子。
［８］ 前記下地層が、ＧａＮからなることを特徴とする［１］〜［６］のいずれかに記載のＩＩＩ族窒化物化合物半導体素子。
［９］ ［１］〜［８］のいずれかに記載のＩＩＩ族窒化物化合物半導体素子に備えられる下地層の上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなる半導体層が形成されていることを特徴とするＩＩＩ族窒化物化合物半導体発光素子。
［１０］ 前記ｎ型半導体層にｎ型クラッド層が備えられているとともに、前記ｐ型半導体層にはｐ型クラッド層が備えられており、前記ｎ型クラッド層及び／又は前記ｐ型クラッド層が、少なくとも超格子構造を含むことを特徴とする［９］に記載のＩＩＩ族窒化物化合物半導体発光素子。
また、本発明者等は、貫通転位の生成機構に着目し、中間層が均一性に優れたものであると、下地層中の貫通転位を少なくすることができることから、基板と下地層との間に介在させる中間層の優れた均一性の得られる方法について検討した。その結果、スパッタ法で形成された中間層は、ＭＯＣＶＤ法で形成された中間層と比較して、膜厚が薄くても面内均一性に優れたものとなることを見出し、基板と下地層との間に介在させる中間層をスパッタ法で形成されたものとすることで、下地層中の貫通転位を少なくすることができる本発明を想到した。
［１１］ ［１］〜［８］のいずれかに記載のＩＩＩ族窒化物化合物半導体素子の製造方法であって、前記中間層をスパッタ法で形成することを特徴とするＩＩＩ族窒化物化合物半導体素子の製造方法。
［１２］前記下地層をＭＯＣＶＤ法で形成することを特徴とする［１１］に記載のＩＩＩ族窒化物化合物半導体素子の製造方法。
［１３］ ［１］〜［８］のいずれかに記載のＩＩＩ族窒化物化合物半導体素子に備えられる下地層の上に、ｎ型半導体層、発光層及びｐ型半導体層を順次積層することによって半導体層を形成するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記中間層をスパッタ法で形成することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法
［１４］ 前記下地層をＭＯＣＶＤ法で形成することを特徴とする［１３］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１５］ ［１１］又は［１２］に記載の製造方法によって得られるＩＩＩ族窒化物化合物半導体素子。
［１６］ ［１３］又は［１４］に記載の製造方法によって得られるＩＩＩ族窒化物化合物半導体発光素子。
［１７］ 請求項９、請求項１０、請求項１６の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子が用いられてなることを特徴とするランプ。
本発明のＩＩＩ族窒化物化合物半導体発光素子は、基板上に設けられた中間層上に設けられ、（０００２）面のロッキングカーブ半価幅が１００ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下である下地層を備えているので、半導体層中の貫通転位が少なく、優れた発光特性が得られる。
また、本発明のＩＩＩ族窒化物化合物半導体発光素子の製造方法によれば、中間層をスパッタ法で形成するので、均一な中間層を形成することができ、中間層上に容易に（０００２）面のロッキングカーブ半価幅が１００ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下である下地層を形成することができる。したがって、本発明のＩＩＩ族窒化物化合物半導体発光素子の製造方法によれば、半導体層中の貫通転位が少なく、優れた発光特性を有する本発明のＩＩＩ族窒化物化合物半導体発光素子を容易に提供できる。
さらに、本発明においては、ｎ型クラッド層及び／又はｐ型クラッド層を超格子構造を含んだ層構成にすることで、出力が格段に向上し、電気特性の優れた発光素子とすることができる。
さらに、本発明のランプは、本発明のＩＩＩ族窒化物化合物半導体発光素子を用いたものであるので、優れた発光特性を備えたものとなる。
以下、本発明に係るＩＩＩ族窒化物化合物半導体素子及びその製造方法、ＩＩＩ族窒化物化合物半導体発光素子及びその製造方法、並びにランプの一実施形態について、図面を適宜参照して説明する。
［ＩＩＩ族窒化物化合物半導体発光素子］
図３は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子（ＩＩＩ族窒化物化合物半導体素子：以下、発光素子と略称することがある）の一例を、模式的に示した概略断面図である。また、図４は、図３に示すＩＩＩ族窒化物化合物半導体発光素子の平面構造を示す概略図である。
本実施形態の発光素子は、図３に示すように、一面電極型のものであり、基板１１上に、中間層１２と、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体からなる半導体層２０とが形成されているものである。半導体層２０は、図３に示すように、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層がこの順で積層されてなるものである。
［発光素子の積層構造］
＜基板＞
本実施形態の発光素子１において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
また、上記基板材料の中でも特に、サファイアを用いることが好ましく、サファイア基板のｃ面上に中間層１２が形成されていることが望ましい。
なお、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用い、アンモニアを使用せずに中間層１２を成膜するとともに、アンモニアを使用する方法で後述のｎ型半導体層１４を構成する下地層を成膜した場合には、詳細を後述する中間層１２がコート層としても作用するので、基板１１の化学的な変質を防ぐ点で効果的である。
また、一般的に、スパッタ法は基板１１の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板１１を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
＜中間層＞
本実施形態の発光素子１においては、基板１１上に、六方晶系の結晶構造を持つ中間層１２が成膜されている。
中間層１２をなすＩＩＩ族窒化物半導体の結晶は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のものがより好ましい。
ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層１２の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなる中間層１２とすることができる。
このような単結晶構造を有する中間層１２を基板１１上に成膜した場合、中間層１２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
また、中間層１２をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
中間層１２は、基板１１を高温における化学反応から守る目的や、基板１１の材料と半導体層２０との格子定数の違いを緩和する目的、あるいは、結晶成長のための核発生を促すための層として形成される。
中間層１２の材料としては、Ｇａを含むＩＩＩ族窒化物化合物を用いることが好ましく、特に、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０．５≦ｘ≦１、さらに好ましくは０．９≦ｘ≦１）から構成されることがより好ましい。また、中間層１２に用いる材料として、ＡｌＮを用いることも好ましい。
また、中間層１２は、基板１１の表面１１ａの少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが好ましい。また、中間層１２は、表面１１ａの１００％、即ち、基板１１の表面１１ａ上を隙間無く覆うように形成されていることが最も好ましい。
中間層１２が基板１１の表面１１ａを覆う領域が小さくなると、基板１１が大きく露出した状態となる。このような場合、中間層１２上に成膜される下地層１４ａと基板１１上に直接成膜される下地層１４ａとの格子定数が異なるものとなり、均一な結晶とならず、ヒロックやピットを生じてしまう恐れがある。
また、中間層１２は、基板１１の表面１１ａに加え、側面を覆うようにして形成されていても良く、さらに、基板１１の裏面を覆うようにして形成しても良い。
＜半導体層＞
図３に示すように、半導体層２０は、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を備えている。
「ｎ型半導体層」
ｎ型半導体層１４は、中間層１２上に積層され、下地層１４ａと、ｎ型コンタクト層１４ｂと、ｎ型クラッド層１４ｃとから構成されている。下地層１４ａは、（０００２）面のロッキングカーブ半価幅が１００ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下のものである。また、下地層１４ａは、前記（０００２）面のロッキングカーブ半価幅が５０ａｒｃｓｅｃ以下であり、かつ前記（１０‐１０）面のロッキングカーブ半価幅が２５０ａｒｃｓｅｃ以下であることが望ましい。なお、本発明において、「ロッキングカーブ半価幅」とは、Ｘ線回析のロッキングカーブ半価幅のことを意味する。また、本発明における「ロッキングカーブ半価幅」の測定には、Ｘ線発生装置として、出力が電圧４５ｋＶ、電流４０ｍＡであり、入射部光学系にモノクロメータとしてＧｅハイブリッドモノクロメータ２回回折装置が設けられ、Ｘ線管球からの発散ビームを単色平行ビームに変換したものを用いた。一方、受光部光学系としては、分解能１２“のトリプルアクシスモジュールを用い、Ｘ線検出器としてはプロポーショナルカウンタを用いた。また、Ｘ線発生装置側には発散スリットとして１／８’’のものを用い、Ｘ線ビーム径を縦１０ｍｍ×横０．３６５ｍｍの大きさに絞った。
なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層、及び／又はｎ型クラッド層を兼ねることも可能である。
（下地層）
本実施形態のｎ型半導体層１４の下地層１４ａは、ＩＩＩ族窒化物化合物半導体からなり、ＩＩＩ族窒化物化合物半導体素子を構成する。下地層１４ａの材料は、中間層１２と同じであっても異なっていても構わないが、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が転位のループ化が生じやすいため好ましく、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることがより好ましい。また、本発明者等が実験したところ、下地層１４ａに用いる材料として、Ｇａを含むＩＩＩ族窒化物、特に、ＡｌＧａＮが望ましく、ＧａＮも好適であった。
本実施形態において、下地層１４ａの厚さについては特別な制限はないが、０．１μｍから２０μｍの範囲とすることが好ましく、０．５μｍから１５μｍとすることがより好ましい。下地層１４ａは、結晶界面が明瞭な柱状結晶の集合体である中間層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要があるが、下地層１４ａの厚さが０．５μｍ未満であると、転位のループ化が不十分となる場合がある。また、２０μｍを越える下地層１４ａの厚さとしても、機能には変化がなく、いたずらに製造時間を延ばすのみである。
下地層１４ａには、必要に応じて、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板１１が導電性を有する場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子１の上下に電極を形成することができる。一方、基板１１として絶縁性の材料を用いる場合には、発光素子１の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ＩＩＩ族窒化物化合物半導体からなる下地層１４ａの上には、半導体積層構造が積層された構成とすることができる。例えば、発光素子のための半導体積層構造を形成する場合、Ｓｉ、Ｇｅ、Ｓｎ等のｎ型ドーパントをドープしたｎ型導電性の層や、マグネシウム等のｐ型ドーパントをドープしたｐ型導電性の層等を積層して形成することができる。また、材料としては、発光層等にはＩｎＧａＮを用いることができ、クラッド層等にはＡｌＧａＮを用いることができる。このように、下地層１４ａ上に、さらに機能を持たせたＩＩＩ族窒化物半導体結晶層を形成することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作製に用いられる、半導体積層構造を有するウェーハを作製することが出来る。
（ｎ型コンタクト層）
ｎ型コンタクト層１４ｂは、ＩＩＩ族窒化物化合物半導体からなる。ｎ型コンタクト層１４ｂは、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎ型コンタクト層１４ｂには、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。
なお、下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
（ｎ型クラッド層）
ｎ型コンタクト層１４ｂと発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、活性層（発光層１５）への電子供給、格子定数差の緩和、などの効果を持たせることができる。
ｎ型クラッド層１４ｃは、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層１４ｃをＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
なお、ｎ型クラッド層１４ｃを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物化合物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物化合物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。また、ｎ型クラッド層１４ｃは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、活性層（発光層１５）に接する構成とすれば良い。
上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。
上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。
上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎ型クラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
＜発光層＞
発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層である。発光層は多重量子井戸構造、単一井戸構造、バルク構造、などを採ることができる。本実施形態において、発光層１５は、図３に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配されている。図３に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される多重量子井戸構成とされている。
障壁層１５ａとしては、例えば、井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
＜ｐ型半導体層＞
ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成されている。なお、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成であってもよい。
（ｐ型クラッド層）
ｐ型クラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。ｐ型クラッド層１６ａは、複数回積層した超格子構造としてもよい。
なお、ｐ型クラッド層１６ａを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物化合物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物化合物半導体からなるｐ側第２層とが積層された構造を含むものであっても良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。
上述のようなｐ側第１層及びｐ側第２層は、それぞれ組成の異なる、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。
上記ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐ型クラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造のものを用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
（ｐ型コンタクト層）
ｐ型コンタクト層１６ｂは、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
また、ｐ型コンタクト層１６ｂは、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
なお、本発明の発光素子１を構成する半導体層２０は、上述した実施形態のものに限定されるものではない。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
＜透光性正極＞
透光性正極１７は、ｐ型半導体層１６上に形成された透光性を有する電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の材料を用いることができる。また、透光性正極１７としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、ｐ型半導体層１６上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
＜正極ボンディングパッド＞
正極ボンディングパッド１８は、図４に示すように透光性正極１７上に形成された略円形の電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
＜負極＞
負極１９は、半導体層２０を構成するｎ型半導体層１４のｎ型コンタクト層１４ｂに接するものである。このため、負極１９は、図３および図４に示すように、ｐ型半導体層１６、発光層１５、及びｎ型半導体層１４の一部を除去してｎ型コンタクト層１４ｂを露出させてなる露出領域１４ｄの上に略円形状に形成されている。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
［発光素子の製造方法］
図３に示す発光素子１を製造するには、まず、基板１１上に半導体層２０の形成された図５に示す積層半導体１０を形成する。図５に示す積層半導体１０を形成するには、まず、基板１１を用意する。基板１１は、前処理を施してから使用することが望ましい。
例えば、シリコンからなる基板１１を用いる場合には、よく知られたＲＣＡ洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。
また、スパッタ装置のチャンバ内に基板１１を配置し、中間層１２を形成する前にスパッタするなどの方法によって前処理を行ってもよい。具体的には、チャンバ内において、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ＡｒガスやＮ２ガスなどのプラズマを基板１１の表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。
基板１１に前処理を行なった後、基板１１上に、スパッタ法によって、図５に示す中間層１２を成膜する。
中間層１２の成膜方法としては、ＩＩＩ族窒化物化合物半導体の結晶成長方法として一般に知られる方法をなんら問題なく利用することができ、例えば、ＭＯＣＶＤ法、ＭＢＥ法（分子線エピタキシー法）、スパッタ法およびＨＶＰＥ法（ハイドライド気相成長法）などを用いることができる。
中間層１２上に形成されるｎ型半導体層１４の配向は、中間層１２の状態による影響が大きい。これまで結晶性の高い中間層１２を得るためにはＭＯＣＶＤ法が望ましいとされてきた。しかし、ＭＯＣＶＤ法は基板１１上で分解した原料から生成した金属を積み上げる方法であり、最初に核が形成され、次いで核の周囲に結晶が成長し、次第に成膜されてゆくので、中間層１２のように薄い膜を形成する場合には、均一性が不十分となる場合がある。これに対してスパッタ法は、薄い膜を形成する場合でも均一な膜が生成でき、量産にも適しているため、好ましい。単結晶構造を有する中間層１２や、適切な構造を有する柱状結晶（多結晶）構造を有する中間層１２を容易に形成できる。
中間層１２をスパッタ法によって形成する場合、ＤＣスパッタ法ではターゲット表面のチャージアップを招き、成膜速度が安定しない可能性が高いので、パルスＤＣにするか、ＲＦ（高周波）スパッタ法とすることが望ましい。また、スパッタ法では、磁場内にプラズマを閉じ込めることによって効率をあげる方法が一般的に実用されており、均一な膜厚を得る方法として、マグネットの位置をターゲット内で移動させることが望ましい。具体的な運動の方法は、装置により選択することができ、揺動させたり、回転運動させたりすることができる。このような操作により、単結晶構造を有する中間層１２または適切な密度で結晶界面の明瞭な柱状結晶を有する中間層１２を成膜することができる。
中間層１２をスパッタ法によって形成する場合、成膜時の基板温度は、３００〜８００℃であることが望ましい。上記範囲未満の温度では、中間層１２によって基板１１の全面を覆うことができず、基板１１面が露出することがある。また、上記範囲を超える温度では、金属原料のマイグレーションが活発となり、結晶界面の明瞭な柱状結晶を有する中間層１２を形成し難くなるため好ましくない。また、上記範囲を超える温度では、結晶の成長速度が極端に小さくなるため、単結晶構造を有する中間層１２を形成し難くなるため好ましくない。
また、中間層１２をスパッタ法によって形成する場合、チャンバ内の圧力を０．３Ｐａ以上とすることが望ましい。上記範囲未満の圧力では、窒素の存在量が少なくなり、スパッタされた金属が窒化物とならずに付着する場合がある。また、チャンバ内の圧力の上限は特に定めるものではないが、プラズマを発生させることができる程度の低圧が必要なことは言うまでもない。
また、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比には望ましい範囲があり、窒素流量比が低過ぎる場合には、スパッタ金属が金属のまま付着する恐れがあるし、高過ぎる場合には、不活性ガスの量が少なく、スパッタ速度が低下してしまう。
単結晶構造を有する中間層１２を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０％〜１００％、望ましくは７５％となるようにすることが望ましい。
また、柱状結晶（多結晶）有する中間層１２を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１％〜５０％、望ましくは２５％となるようにすることが望ましい。
ここで、本技術に用いる窒素原料としては、一般に知られている化合物をなんら問題なく用いることができる。窒素ガスを窒素原料として用いた場合、装置が簡便で済む代わりに、高い反応速度は得られない。しかし、窒素を電界や熱などにより分解してから装置に導入することで、アンモニアには劣るが利用可能な程度の成膜速度を得ることができる。したがって、装置コストとの兼ね合いを考えると、窒素が最も好適な窒素原料である。
中間層１２をスパッタ法によって形成する場合、成膜時の基板温度、チャンバ内の圧力、チャンバ内の窒素と不活性ガスの流量に対する窒素流量の比を、上記範囲とすることにより、単結晶構造を有する中間層１２または結晶界面が明瞭で柱状結晶を望ましい密度で含む中間層１２を成膜することができる。
このように中間層１２をスパッタ法によって形成することで、単結晶構造または結晶面の揃った柱状結晶層からなる面内均一性の良好な中間層１２を形成することができ、面内均一性の良好な中間層１２上に結晶配向性の高いｎ型半導体層１４をエピ成長させることができる。
例えば、中間層１２の上にＭＯＣＶＤ法でＧａＮ系化合物半導体を形成することで、中間層１２を構成する単結晶構造または結晶面の揃った柱状結晶層を成長核として、転位密度の小さい結晶成長が実現される。
その後、中間層１２の成膜された基板１１上に、図５に示すように下地層１４ａを形成する。
中間層１２の成膜後、下地層１４ａを成膜する前のアニールは特段に必要ではない。ただし、下地層１４ａをＭＯＣＶＤ法、ＭＢＥ法およびＨＶＰＥ法などの気相化学成膜方法で実施する場合には、一般に、成膜を伴わない昇温過程と温度の安定化過程を経る。これらの過程において、Ｖ族の原料ガスを流通することが多いので、結果としてアニールの効果を生じている可能性はある。しかし、これは特段にアニールの効果を利用するものではなく、一般的な公知の技術である。
また、その際に流通するキャリアガスは、一般的なものを問題なく使用することができる。つまりＭＯＣＶＤなど気相化学成膜方法で広く用いられる水素や窒素を用いてよい。しかし、化学的に比較的に活性な水素中での昇温は結晶性や結晶表面の平坦性を損なう恐れがあり、長時間行わないほうが良い。
下地層１４ａを積層する手法は、上記のような転位のループ化を生じさせることができる結晶成長手法であればよく、特に限定されないが、ＭＯＣＶＤ法、ＭＢＥ法およびＨＶＰＥ法は、マイグレーションによって転位をループ化させることができるため、良好な結晶性の膜を成膜することができ、好適である。中でも、ＭＯＣＶＤ法は、最も結晶性の良い膜を得ることができるので、好ましい。
下地層１４ａをＭＯＣＶＤ法で成膜する場合の基板温度は、８００℃以上であることが望ましい。基板温度が高いと、原子のマイグレーションを生じやすく、転位のループ化が容易に進行するからである。更に望ましくは９００℃以上、特に望ましくは１０００℃以上である。また、下地層１４ａを成膜するときの基板温度は、結晶の分解する温度よりも低温とされることは言うまでもなく、１２００℃以上の温度は、下地層１４ａの成長温度としては適合しない。
また、下地層１４ａは、スパッタ法を用いて成膜することもできる。下地層１４ａをスパッタ法によって成膜する場合、ＭＯＣＶＤ法やＭＢＥ法に比較して装置を簡便に作ることができ、好ましい。
下地層１４ａをスパッタ法で成膜する場合、例えば、スパッタ装置のチャンバ内にアルゴン及び窒素ガスを導入した後、基板１１の温度を昇温させ、基板１１側に高周波バイアスを印加するとともに、金属Ｇａからなるスパッタターゲット側にパワーを印加し、チャンバ内の圧力を所定の圧力に保ちながら、基板１１上に下地層１４ａを成膜することができる。
スパッタ法としては、ＲＦ（高周波）スパッタ法、又はＤＣスパッタ法を用いることにより、スパッタターゲットに対してパワーを印加することが好ましい。
また、下地層１４ａをスパッタ法によって成膜する場合、窒化物原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。
リアクティブスパッタ法を用いた場合には、成膜レートを容易にコントロールできることから、ＲＦスパッタ法を用いることがより好ましい。ＤＣスパッタ法では、リアクティブスパッタ法を用いる場合、ＤＣで電場を連続してかけた状態にするとスパッタターゲットがチャージアップしてしまい、成膜レートを高くすることが困難になるため、パルス的にバイアスを与えるパルス式ＤＣスパッタ法とすることが好ましい。
また、スパッタ法で半導体層を成膜する際、スパッタターゲットに対し、磁場を回転させるか、又は磁場を揺動させることが好ましい。特に、ＲＦスパッタを用いた場合、均一な膜厚を得る方法として、マグネットの位置をスパッタターゲット内で移動させつつ成膜することが好ましい。
本実施形態では、窒素（Ｎ２）とアルゴン（Ａｒ）の流量に対するＮ２流量の比が２０％以上９０％以下の範囲であることが好ましい。この範囲を下回るＮ２流量比だと、スパッタ金属が金属のまま基板に付着してしまう。また、上記範囲を上回る流量比だと、Ａｒの量が少な過ぎるためにスパッタレートが低下してしまう。
また、本実施形態では、スパッタ装置のチャンバ内におけるガス中のＮ２濃度を高くし、さらに、重量の大きな気体であるＡｒを上記流量比で混合している。チャンバ内のガスがＮ２のみの場合だと、金属ターゲットを叩く力が弱いために、成膜レートが制限されてしまう。本実施形態では、重量の大きなＡｒと上記流量比で混合することにより、成膜レートを向上させるとともに、基板１１上におけるマイグレーションを活発にすることができる。
本実施形態で用いる窒素原料としては、上述したＮ２ガスのほか、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアやＮ２ガスは取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。窒素ガスは、電界や熱等によって分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、Ｎ２ガスが最も好適な窒素源である。
本実施形態の製造方法では、下地層１４ａを成膜する際、チャンバ内の圧力を１０Ｐａ以下とすることが好ましく、５Ｐａ以下とすることがより好ましく、１Ｐａ以下とすることが最も好ましい。チャンバ内の圧力が上記範囲であれば、結晶性の良好な下地層１４ａを高効率で成膜することができる。チャンバ内の圧力が１０Ｐａを超えると、結晶性の良好な下地層１４ａが得られなくなる虞がある。
また、スパッタ法で下地層１４ａを成膜する際のチャンバ内の圧力は、０．３Ｐａ以上であることが好ましい。チャンバ内の圧力を０．３Ｐａ未満とすると、窒素の存在量が小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板１１上に付着する虞がある。
下地層１４ａをスパッタで成膜する際の基板１１の温度は、４００〜１３００℃の範囲とすることが好ましい。下地層１４ａを成膜する際の基板１１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行する。また、下地層１４ａを成膜する際の基板１１の温度は、結晶の分解する温度よりも低温である必要があるため、１３００℃未満とすることが好ましい。
本実施形態の製造方法では、スパッタ法による下地層１４ａ成膜時の基板１１の温度を上記範囲とすることにより、基板１１に到達した反応種（金属ターゲットから取り出された金属）の結晶表面での運動を活性化することができ、結晶性の良い下地層１４ａが得られる。
また、スパッタ法によって下地層１４ａを成膜する際の成膜速度は０．１〜１０ｎｍ／ｓｅｃの範囲とすることが好ましい。成膜レートが０．１ｎｍ／ｓ未満だと、成膜プロセスが長時間となってしまい、工業生産的に無駄が大きくなる。また、成膜レートが１０ｎｍ／ｓを超えると、良好な膜を得ることが困難となる。
なお、スパッタ法を用いて下地層１４ａを成膜することで、ＭＯＣＶＤ法に比べ、成膜レートを高くすることができ、成膜（製造）時間を短縮することが可能となる。また、製造時間が短縮されることにより、スパッタ装置内のチャンバ内に不純物が入り込むのを最小限に抑制することができ、高品質な下地層１４ａを成膜できる。
その後、下地層１４ａの成膜された基板１１上に、図５に示すようにｎ型コンタクト層１４ｂ、ｎ型クラッド層１４ｃ、障壁層１５ａと井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａおよびｐ型コンタクト層１６ｂを、結晶性の良好な層の形成可能なＭＯＣＶＤ（有機金属化学気相成長法）法で成膜する。
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア、ヒドラジンなどが用いられる。
また、ドーパント元素のｎ型不純物には、Ｓｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ドーパント元素のｐ型不純物には、Ｍｇ原料として例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いることができる。
このようにして得られた図５に示す積層半導体１０のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いて透光性正極１７および正極ボンディングパッド１８を順次形成する。
次いで、透光性正極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させる。
その後、露出領域１４ｄ上に、フォトリソグラフィー法を用いて負極１９を形成することにより、図３および図４に示す発光素子１が得られる。
本実施形態の発光素子１は、基板１１上に設けられた中間層１２上に設けられ、（０００２）面のロッキングカーブ半価幅が１００ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下である下地層１４ａを備えているので、下地層１４ａ中の貫通転位が少なく、優れた発光特性が得られる。
また、本実施形態の発光素子１の製造方法によれば、中間層１２をスパッタ法で形成するので、薄くても均一な中間層１２を形成することができ、中間層１２上に容易に（０００２）面のロッキングカーブ半価幅が１００ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下である下地層１４ａを形成することができる。したがって、本発明の発光素子１の製造方法によれば、半導体層２０中の貫通転位が少なく、優れた発光特性を有する発光素子１を容易に提供できる。
また、本実施形態の発光素子１は、貫通転位の少ない下地層１４ａ上にｎ型半導体層１４のｎ型コンタクト層１４ｂとｎ型クラッド層１４ｃと、発光層１５、ｐ型半導体層１６を順に形成したものであるので、発光層１５およびｐ型半導体層１６中の貫通転位も少ないものとなり、半導体層２０中の貫通転位が少なく、優れた発光特性を有するものとなる。
なお、本発明の発光素子１の製造方法は、上述した例に限定されるものではなく、半導体層２０の成膜は、スパッタ法、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）等、半導体層を成長させることのできる如何なる方法とを組み合わせて行なってもよい。
また、本発明のＩＩＩ族窒化物化合物半導体素子は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の構造は、これら周知の素子構造を含めて何ら制限されない。
［ランプ］
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
例えば、ランプに用いる蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
図６は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図６に示すランプ３は、砲弾型のものであり、図３に示す発光素子１が用いられている。図６に示すように、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）がワイヤー３３で２本のフレーム３１、３２の内の一方（図６ではフレーム３１）に接着され、発光素子１の負極（図４に示す符号１９参照）がワイヤー３４で他方のフレーム３２に接合されることにより、発光素子１が実装されている。また、発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本発明のランプは、本発明の発光素子１が用いられてなるものであるので、優れた発光特性を備えたものとなる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
サファイア基板のｃ面上に、中間層としてＲＦスパッタ法を用いてＡｌＮからなる層を形成し、その上に下地層としてＭＯＣＶＤ法を用いてＧａＮからなる層を形成した。
（中間層の形成）
C面サファイア基板をスパッタ装置に導入し、チャンバ内で基板を５００℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した。その後、チャンバ内の圧力を１Ｐａに保持して、基板側に５００Ｗの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。
続いて、アルゴンと窒素ガスを導入し、基板温度を５００℃とした。その後２０００Ｗの高周波パワーをターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、アルゴンガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件(ガス全体に対する窒素の比は７５％)で、サファイア基板のｃ面上にＡｌＮ層の成膜を開始した。そして、０．０８ｎｍ/ｓの成長速度で単結晶構造を有する厚み５０ｎｍのＡｌＮ層を成膜後、プラズマを立てるのを止め、基板温度を低下させた。
なお、中間層の形成には、スパッタ装置として、高周波式の電源を持ち、ターゲット内でマグネットの位置を動かす機構を有するものを用い、ターゲットとして、金属Ａｌターゲットを用いた。そして、ターゲット内のマグネットは、基板洗浄の際も成膜の際も揺動させておいた。
（下地層の形成）
スパッタ装置から取り出したＡｌＮの成膜された基板を、ＭＯＣＶＤ炉に導入し、以下に示す方法によりＧａＮ層の成膜を行った。
まず、ＭＯＣＶＤ炉内に配置された加熱用のカーボン製サセプタ上に基板を載置し、ＭＯＣＶＤ炉内に窒素ガスを流通した後、ヒータを作動させて基板温度を１１５０℃に昇温させた。その後、温度が安定したのを確認し、ＭＯＣＶＤ炉内へのアンモニアの流通を開始した。続いて、トリメチルガリウム（ＴＭＧ）の蒸気を含む水素をＭＯＣＶＤ炉内へ供給し、基板上へのＧａＮ層の成膜を開始した。この時、V族元素／ＩＩＩ族元素比が６０００となるように調節した。約1時間に亘ってアンドープで２μｍの膜厚のＧａＮ層の成長を行った後、原料のＭＯＣＶＤ炉への供給を終了して成長を停止した。その後、ヒータへの通電を停止して、基板の温度を室温まで降温した。取り出した基板は無色透明のミラー状を呈した。
［実施例２］
実施例２においては、基板表面を洗浄する際の条件と中間層を成膜する条件以外は、実施例１と同様にして、基板上に中間層および下地層を形成した。
（中間層の形成）
C面サファイア基板をスパッタ装置に導入し、チャンバ内で基板を７５０℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した。その後、チャンバ内の圧力を０．０８Ｐａに保持して、基板側に５００Ｗの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。
続いて、アルゴンと窒素ガスを導入し、基板温度を５００℃まで低下させた。その後２０００Ｗの高周波パワーをターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、アルゴンガスを１５ｓｃｃｍ、窒素ガスを５ｓｃｃｍ流通させた条件(ガス全体に対する窒素の比は２５％)で、サファイア基板のｃ面上にＡｌＮ層の成膜を開始した。そして、０．０８ｎｍ/ｓの成長速度で柱状結晶の集合体（多結晶）からなる厚み５０ｎｍのＡｌＮ層を成膜後、プラズマを立てるのを止め、基板温度を低下させた。
その後、実施例１と同様にして、下地層の成膜を行った。ＭＯＣＶＤ炉内から取り出した基板は無色透明のミラー状を呈した。
［比較例］
実施例１と同様のサファイア基板のｃ面上に、中間層としてＭＯＣＶＤ法を用いてＡｌＮからなる層を形成し、その上に実施例１と同様にして、実施例１と同様の下地層を形成した。
（中間層および下地層の形成）
ＭＯＣＶＤ炉内に配置された加熱用のカーボン製サセプタ上にC面サファイア基板を載置し、ＭＯＣＶＤ炉内に窒素ガスを流通した後、ヒータを作動させて基板温度を１１５０℃に昇温させた。その後、温度が安定したのを確認し、ＭＯＣＶＤ炉内にトリメチルアルミニウム（ＴＭＡ）の蒸気を含む水素を供給して、基板上へのＡｌＮの付着を開始した。そして、約１０分に亘りＡｌＮの成長を行った後、実施例１と同様にしてＧａＮ層の成長を行った。取り出した基板は無色透明のミラー状を呈した。
そして、基板上に実施例１および実施例２の中間層および下地層の形成された２０個の試験体と、基板上に比較例の中間層および下地層の形成された４０個の試験体とを用意し、それぞれＧａＮ層のロッキングカーブ半価幅を測定した。ロッキングカーブ半価幅の測定は（０００２）面と（１０-１０）面とについて行った。
Ｘ線源としては、ＣｕＫα線を使い、発散角が０．０１°の入射光を使ってスペクトリス社製ＰＡＮａｌｙｔｉｃａｌ Ｘ‘ｐｅｒｔ Ｐｒｏ ＭＲＤ装置を使って測定した。
また、（０００２）面のロッキングカーブ測定は（０００２）面に相当するピークを見つけた後、２θとωを最適化し、その後、Ｐｓｉを調整してピーク強度が最大になる方向でのロッキングカーブ測定を行なうことによって行なった。このようにロッキングカーブ測定を行なうことにより、基板の装置への取り付け方や基板に対する配向方向が被測定試料によって違うことによる誤差を補正し、実施例１および実施例２と、比較例との間でのロッキングカーブ半価幅の比較を可能とした。
（１０-１０）面のロッキングカーブ測定は、Ｘ線が全反射する条件で面内を透過するＸ線を用いて行った。具体的には水平に置いた被測定試料に対して垂直方向に発散するＸ線源を水平方向から入射すると一部が全反射するので、そのＸ線を利用した。また、検出器を（１０-１０）面相当の２θ位置に固定してφスキャンを行った。そして、六回対称のピークが測定され、最大強度を示すピーク位置に光学系を固定した後、２θ及びωを最適化して、ロッキングカーブ測定を行った。
実施例１および実施例２、比較例のＧａＮ下地層のロッキングカーブ半価幅を測定した結果、実施例１および実施例２のＧａＮ層の（０００２）面のロッキングカーブ半価幅は４０ａｒｃｓｅｃ程度であり、（１０-１０）面の半価幅は２２０〜２５０ａｒｃｓｅｃの範囲であった。
これに対し、比較例のＧａＮ層の（０００２）面のロッキングカーブ半価幅は２００ａｒｃｓｅｃ程度であり、（１０-１０）面の半価幅は４００〜５００ａｒｃｓｅｃの範囲であった。
実施例１および実施例２と、比較例とのＧａＮ層のロッキングカーブ半価幅の結果の差は、ＭＯＣＶＤ法で成膜した中間層に比べてスパッタ法で成膜したＡｌＮ層の方が、面内均一性に優れているため、ＡｌＮ層上に成長させたＧａＮ層の配向性が良くなったためと考えられる。
［実施例３］
次に、実施例３として、図３及び図４（図５の積層半導体１０も参照）に示すような発光素子１を作成し、図６に示すような、発光素子１が用いられてなるランプ３（発光ダイオード：ＬＥＤ）を作成した。
本例においては、まず、サファイアからなる基板１１のｃ面上に、中間層１２としてＲＦスパッタ法を用いてＡｌＮからなる単結晶の層を形成したものの上に、下地層１４ａとして、ＭＯＣＶＤ法を用いて、ＧａＮ（ＩＩＩ族窒化物化合物半導体）からなる層を以下の方法で形成した後、各層を積層した。
『中間層の形成』
まず、表面を鏡面研磨した直径２インチの（０００１）ｃ面サファイアからなる基板１１を、チャンバ中へ導入した。この際、高周波式のスパッタ装置を用い、ターゲットとしては、金属Ａｌからなるものを用いた。
そして、チャンバ内で基板１１を５００℃まで加熱し、窒素ガスを導入した後、基板１１側に高周波バイアスを印加し、窒素プラズマに晒すことによって基板１１表面を洗浄した。
次いで、基板１１の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、高周波バイアスを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件下で、サファイアからなる基板１１上に、ＡｌＮからなる単結晶の中間層１２を成膜した。そして、予め測定した成膜速度に従い、規定した時間の処理により、４０ｎｍのＡｌＮ（中間層１２）を成膜後、プラズマ動作を停止し、基板１１の温度を低下させた。
そして、基板１１上に形成した中間層１２のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定装置（スペクトリス社製、型番：Ｘ‘ｐｅｒｔ Ｐｒｏ ＭＲＤ）を用いて測定した。この測定は、ＣｕＫα線Ｘ線発生源を光源として用いて行なった。この結果、中間層１２のＸＲＣ半値幅は０．１°と優れた特性を示しており、中間層１２が良好に配向していることが確認できた。
『下地層の形成』
次いで、ＡｌＮ（中間層１２）が成膜された基板１１を、スパッタ装置内から取り出してＭＯＣＶＤ装置内に搬送し、中間層１２上に、以下の手順でＧａＮからなる下地層１４ａを成膜した。
まず、当該基板１１を反応炉（ＭＯＣＶＤ装置）内に導入した。次いで、反応炉内に窒素ガスを流通させた後、ヒータを作動させて、基板温度を室温から５００℃に昇温した。そして、基板の温度を５００℃に保ったまま、ＮＨ３ガスおよび窒素ガスを流通させて、気相成長反応炉内の圧力を９５ｋＰａとした。続いて、基板温度を１０００℃まで昇温させ、基板の表面をサーマルクリーニング（ｔｈｅｒｍａｌ ｃｌｅａｎｉｎｇ）した。なお、サーマルクリーニングの終了後も、気相成長反応炉内への窒素ガスの供給を継続させた。
その後、アンモニアガスの流通を続けながら、水素雰囲気中で基板の温度を１１００℃に昇温させるとともに、反応炉内の圧力を４０ｋＰａとした。基板温度が１１００℃で安定するのを確認した後、トリメチルガリウム（ＴＭＧ）の、気相成長反応炉内への供給を開始し、中間層１２上に下地層１４ａを構成するＩＩＩ族窒化物化合物半導体（ＧａＮ）を成膜する工程を開始した。このようにしてＧａＮを成長させた後、ＴＭＧの配管のバルブを切り替え、原料の反応炉への供給を終了してＧａＮの成長を停止した。
以上の工程により、基板１１上に成膜された単結晶組織のＡｌＮからなる中間層１２の上に、アンドープで８μｍの膜厚のＧａＮからなる下地層１４ａを成膜した。
『ｎ型コンタクト層の形成』
下地層１４ａの形成に引き続き、同じＭＯＣＶＤ装置によってＧａＮからなるｎ型コンタクト層１４ｂの初期層を形成した。この際、ｎ型コンタクト層１４ｂにはＳｉをドープした。結晶成長は、Ｓｉのドーパント原料としてＳｉＨ４を流通させた以外は、下地層と同じ条件によって行った。
以上説明したような工程により、表面に逆スパッタを施したサファイアからなる基板１１上に、単結晶組織を持つＡｌＮの中間層１２を形成し、その上にアンドープで８μｍの膜厚のＧａＮ層（ｎ型下地層１４ａ）と、５×１０１８ｃｍ−３のキャリア濃度を持つ２μｍのＳｉドープＧａＮ層（ｎ型コンタクト層１４ｂをなす初期層）を形成した。成膜後に装置内から取り出した基板は無色透明であり、ＧａＮ層（ここではｎ型コンタクト層１４ｂの初期層）の表面は鏡面であった。
上述のようにして形成したＳｉドープＧａＮ層のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定装置（スペクトリス社製、型番：Ｘ‘ｐｅｒｔ Ｐｒｏ ＭＲＤ）を用いて測定した。この測定は、Ｃｕβ線Ｘ線発生源を光源として用い、対称面である（０００２）面と非対称面である（１０−１０）面で行った。一般的に、ＩＩＩ族窒化物化合物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶の平坦性（モザイシティ）の指標となり、（１０−１０）面のＸＲＣスペクトル半値幅は転位密度（ツイスト）の指標となる。この測定の結果、本発明の製造方法で作製したＳｉドープＧａＮ層（ｎ型コンタクト層）は、（０００２）面の測定では半値幅４６ａｒｃｓｅｃ、（１０−１０）面では２２０ａｒｃｓｅｃを示した。
『ｎ型クラッド層及び発光層の形成』
上記手順で作製したｎ型コンタクト層１４ｂ上に、ＭＯＣＶＤ法により、ｎ型クラッド層１４ｃ及び発光層１５を積層した。
「ｎ型クラッド層１４ｃの形成」
上記手順でｎ型コンタクト層１４ｂを成長させた基板をＭＯＣＶＤ装置に導入した後、アンモニアを流通させながら、キャリアガスを窒素として、基板温度を７６０℃へ低下させた。
この際、炉内の温度の変更を待つ間に、ＳｉＨ４の供給量を設定した。流通させるＳｉＨ４の量については事前に計算を行い、Ｓｉドープ層の電子濃度が４×１０１８ｃｍ−３となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。
次いで、アンモニアをチャンバ内に流通させながら、ＳｉＨ４ガスと、バブリングによって発生させたＴＭＩ及びＴＥＧの蒸気を炉内へ流通させ、Ｇａ０．９９Ｉｎ０．０１Ｎからなる層を１．７ｎｍ、ＧａＮからなる層を１．７ｎｍで各々成膜した。このような成膜処理を１９サイクル繰り返した後、最後に、Ｇａ０．９９Ｉｎ０．０１Ｎからなる層を１．７ｎｍで再度、成長させた。また、この工程処理を行なっている間は、ＳｉＨ４の流通を継続した。これにより、ＳｉドープのＧａ０．９９Ｉｎ０．０１ＮとＧａＮの超格子構造からなるｎ型クラッド層１４ｃを形成した。
「発光層の形成」
発光層１５は、ＧａＮからなる障壁層１５ａと、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂとから構成され、多重量子井戸構造を有する。この発光層１５の形成にあたっては、ＳｉドープのＧａＩｎＮとＧａＮの超格子構造からなるｎ型クラッド層１４ｃ上に、まず、障壁層１５ａを形成し、この障壁層１５ａ上に、Ｉｎ０．２Ｇａ０．８Ｎからなる井戸層１５ｂを形成した。本例では、このような積層手順を６回繰り返した後、６番目に積層した井戸層１５ｂ上に、７番目の障壁層１５ａを形成し、多重量子井戸構造を有する発光層１５の両側に障壁層１５ａを配した構造とした（なお、図３及び図５においては、障壁層１５ａを６層、井戸層１５ｂを５層とした例を示している）。
まず、基板温度は７６０℃のままでＴＥＧａとＳｉＨ４の炉内への供給を開始し、所定の時間ＳｉをドープしたＧａＮからなる初期障壁層を０．８ｎｍ形成し、ＴＥＧａとＳｉＨ４の供給を停止した。その後、サセプタの温度を９２０℃に昇温した。そして、ＴＥＧａとＳｉＨ４の炉内への供給を再開し、基板温度９２０℃のままで、さらに、１．７ｎｍの中間障壁層の成長を行った後、ＴＥＧａとＳｉＨ４の炉内供給を停止した。続いて、サセプタ温度を７６０℃に下げ、ＴＥＧａとＳｉＨ４の供給を開始し、さらに、３．５ｎｍの最終障壁層の成長を行った後、再びＴＥＧａとＳｉＨ４の供給を停止して、ＧａＮ障壁層の成長を終了した。上述のような３段階の成膜処理により、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が６ｎｍのＳｉドープＧａＮ障壁層（障壁層１５ａ）を形成した。ＳｉＨ４の量は、Ｓｉ濃度が１×１０１７ｃｍ−３になるように調整した。
上記ＧａＮ障壁層（障壁層１５ａ）の成長終了後、ＴＥＧａとＴＭＩｎを炉内へ供給して井戸層の成膜処理を行ない、３ｎｍの膜厚を成すＧａ０．９２Ｉｎ０．０８Ｎ層（井戸層１５ｂ）を形成した。
そして、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂの成長終了後、ＴＥＧａの供給量の設定を変更した。引き続いて、ＴＥＧａおよびＳｉＨ4の供給を再開し、２層目の障壁層１５ａの形成を行なった。
上述のような手順を６回繰り返すことにより、６層のＳｉドープＧａＮからなる障壁層１５ａと、６層のＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂを形成した。
そして、６層目のＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂを形成した後、引き続いて７層目の障壁層の形成を行った。７層目の障壁層の形成処理においては、まず、ＳｉＨ４の供給を停止し、アンドープＧａＮからなる初期障壁層を形成した後、ＴＥＧａの炉内への供給を続けたままで基板温度を９２０℃に昇温し、この基板温度９２０℃にて規定の時間で中間障壁層の成長を行なった後、ＴＥＧａの炉内への供給を停止した。続いて、基板温度を７６０℃に下げ、ＴＥＧａの供給を開始し、最終障壁層の成長を行った後、再びＴＥＧａの供給を停止し、ＧａＮ障壁層の成長を終了した。これにより、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が４ｎｍのアンドープＧａＮからなる障壁層を形成した（図３における発光層１５の内、最上層の障壁層１５ａを参照）。
以上の手順にて、厚さが不均一な井戸層（図３におけるｎ型半導体層１４側から１〜５層目の井戸層１５ｂ）と、厚さが均一な井戸層（図３におけるｎ型半導体層１４側から６層目の井戸層１５ｂを参照）を含んだ多重量子井戸構造の発光層１５を形成した。
『ｐ型半導体層の形成』
上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ０．０６Ｇａ０．９４Ｎと３層のＭｇをドープしたＧａＮよりなる超格子構造を持つｐ型クラッド層１６ａを成膜し、更に、その上に膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層１６ｂを成膜し、ｐ型半導体層１６とした。
まず、ＮＨ３ガスを供給しながら基板温度を９７５℃へ昇温した後、この温度でキャリアガスを窒素から水素に切り替えた。続いて、基板温度を１０５０℃に変更した。そして、炉内へＴＭＧａとＴＭＡｌを供給することにより、ノンドープのＡｌ０．０６Ｇａ０．９４Ｎからなる層２.５ｎｍを成膜した。引き続き、インターバルを取らずに、ＴＭＡｌのバルブを閉じてＣｐ２Ｍｇのバルブを開け、ＭｇをドープしたＧａＮの層を２．５ｎｍ成膜した。
以上のような操作を３回繰り返し、最後にアンドープＡｌ０．０６Ｇａ０．９４Ｎの層を形成することにより、超格子構造よりなるｐ型クラッド層１６ａを形成した。
その後、Ｃｐ２ＭｇとＴＭＧａのみを炉内へ供給して、２００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層１６ｂを形成した。
上述のようにして作製したＬＥＤ用のエピタキシャルウェーハは、ｃ面を有するサファイアからなる基板１１上に、単結晶構造を有するＡｌＮ層（中間層１２）を形成した後、基板１１側から順に、８μｍのアンドープＧａＮ層（下地層１４ａ）、５×１０１８ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮ初期層と２００ｎｍのＳｉドープＧａＮ再成長層とからなるｎ型コンタクト層１４ｂ、４×１０１８ｃｍ−３のＳｉ濃度を有し、２０層の１．７ｎｍのＧａ０．９９Ｉｎ０．０１Ｎと１９層の１．７ｎｍのＧａＮからなる超格子構造を有するクラッド層（ｎ型クラッド層１４ｃ）、ＧａＮ障壁層に始まってＧａＮ障壁層に終わり、層厚が６ｎｍとされた６層のＳｉドープのＧａＮ障壁層（障壁層１５ａ）と、層厚が３ｎｍとされた６層のノンドープのＧａ０．９２Ｉｎ０．０８Ｎ井戸層（井戸層１５ｂ）と、ノンドープのＧａＮからなる最終障壁層を備える最上位障壁層（図４における発光層１５の内、最上層の障壁層１５ａを参照）からなる多重量子井戸構造（発光層１５）、膜厚が２．５ｎｍのノンドープＡｌ０．０６Ｇａ０．９４Ｎからなる４つの層と、膜厚が２．５ｎｍのＭｇドープＡｌ０．０１Ｇａ０．９９Ｎからなり超格子構造を有する３つの層から構成されるｐ型クラッド層１６ａ、及び、膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層１６ｂから構成されるｐ型半導体層１０６を積層した構造を有する。
［実施例４］
上記実施例３で説明したような発光層１５を形成する工程において、７層の障壁層１５ａの内、最後に形成する障壁層についてはノンドープとした点を除き、実施例３と同様の操作手順により、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６が順次積層されてなる、ＬＥＤ用のエピタキシャルウェーハを製造した（なお、図３及び図５においては、障壁層１５ａを６層、井戸層１５ｂを５層とした例を示している）。
［実施例５］
上記実施例３及び実施例４で説明したような、発光層１５上にｐ型半導体層１６を形成する工程を以下に説明するような手順とした点を除き、実施例３と同様の操作手順により、ＬＥＤ用のエピタキシャルウェーハを製造した。
本例では、発光層１５の上に、該発光層１５の形成に用いたものと同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ０．０６Ｇａ０．９４Ｎと３層のＭｇをドープしたＡｌ０．０１Ｇａ０．９９よりなる超格子構造を持つｐ型クラッド層１６ａを、ＴＭＧａ、ＴＭＡｌ及びＣｐ２Ｍｇの供給量を適宜調整して成膜し、更に、その上に膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層１６ｂを成膜し、ｐ型半導体層１６とした。
［実施例６］
次いで、上記各実施例の方法で得られたＬＥＤ用のエピタキシャルウェーハを用いて、ＬＥＤを作製した。
すなわち、例えば、上記エピタキシャルウェーハのＭｇドープＧａＮ層（ｐ型コンタクト層１６ｂ）の表面に、公知のフォトリソグラフィー技術によってＩＺＯからなる透光性正極１７を形成し、その上に、クロム、チタン及び金を順に積層した構造を有する正極ボンディングパッド１８（ｐ電極ボンディングパッド）を形成し、ｐ側電極とした。さらに、ウェーハに対してドライエッチングを施し、ｎ型コンタクト層１４ｂのｎ側電極（負極）を形成する領域を露出させ、この露出領域１４ｄにＣｒ、Ｔｉ及びＡｕの３層が順に積層されてなる負極１９（ｎ側電極）を形成した。このような手順により、ウェーハ上に、図３及び図４に示すような形状を有する各電極を形成した。
そして、上述の手順でｐ側及びｎ側の各電極が形成されたウェーハについて、サファイアからなる基板１１の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを３５０μｍ角の正方形のチップに切断し、図３及び図４に示すような発光素子１とした。そして、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線して発光ダイオード（ＬＥＤ）とした（図６のランプ３を参照）。上述のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．１Ｖであった。また、ｐ側の透光性正極１７を通して発光状態を観察したところ、発光波長は４６０ｎｍであり、発光出力は２０ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
本発明で得られるＩＩＩ族窒化物化合物半導体発光素子は、良好な結晶性を持つＩＩＩ族窒化物化合物半導体層を有し、優れた発光特性を有する。従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが可能となる。
図１は、発光素子の半導体層を構成するＩＩＩ族窒化物化合物半導体の結晶の貫通転位を説明するための図であり、基板面に垂直方向から見た概略模式図である。 図２は、発光素子の半導体層を構成するＩＩＩ族窒化物化合物半導体の（１０‐１０）面のロッキングカーブ半価幅と、発光素子のリーク電流との関係を示したグラフである。 図３は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。 図４は、図３に示すＩＩＩ族窒化物化合物半導体発光素子の平面構造を示す概略図である。 図５は、図３に示すＩＩＩ族窒化物化合物半導体発光素子の製造方法を説明するための図であり、積層半導体を模式的に示した概略断面図である。 図６は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。
符号の説明
１…ＩＩＩ族窒化物化合物半導体発光素子（ＩＩＩ族窒化物化合物半導体素子、発光素子）、３…ランプ、１０…積層半導体、１１…基板、１１ａ…表面、１２…中間層、１４…ｎ型半導体層、１４ｃ…ｎ型クラッド層、１４ａ…下地層、１５…発光層、１６…ｐ型半導体層、１６ａ…ｐ型クラッド層、１７…透光性正極、２０…半導体層

Claims (17)

  1. 基板と、
    前記基板上に設けられた中間層と、
    前記中間層上に設けられ、（０００２）面のロッキングカーブ半価幅が１００ａｒｃｓｅｃ以下であり、かつ（１０‐１０）面のロッキングカーブ半価幅が３００ａｒｃｓｅｃ以下である下地層とを備えてなることを特徴とするＩＩＩ族窒化物化合物半導体素子。
  2. 前記（０００２）面のロッキングカーブ半価幅が５０ａｒｃｓｅｃ以下であり、かつ前記（１０‐１０）面のロッキングカーブ半価幅が２５０ａｒｃｓｅｃ以下であることを特徴とする請求項１に記載のＩＩＩ族窒化物化合物半導体素子。
  3. 前記基板が、サファイアであることを特徴とする請求項１または請求項２に記載のＩＩＩ族窒化物化合物半導体素子。
  4. 前記中間層が、前記サファイア基板のｃ面上に形成されていることを特徴とする請求項３に記載のＩＩＩ族窒化物化合物半導体素子。
  5. 前記中間層が、ＡｌｘＧａ１‐ｘＮ（０≦ｘ≦１）からなることを特徴とする請求項１〜４のいずれかに記載のＩＩＩ族窒化物化合物半導体素子。
  6. 前記中間層が、ＡｌＮからなることを特徴とする請求項１〜５のいずれかに記載のＩＩＩ族窒化物化合物半導体素子。
  7. 前記下地層が、ＡｌＧａＮからなることを特徴とする請求項１〜６のいずれかに記載のＩＩＩ族窒化物化合物半導体素子。
  8. 前記下地層が、ＧａＮからなることを特徴とする請求項１〜６のいずれかに記載のＩＩＩ族窒化物化合物半導体素子。
  9. 請求項１〜８のいずれかに記載のＩＩＩ族窒化物化合物半導体素子に備えられる下地層の上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなる半導体層が形成されていることを特徴とするＩＩＩ族窒化物化合物半導体発光素子。
  10. 前記ｎ型半導体層にｎ型クラッド層が備えられているとともに、前記ｐ型半導体層にはｐ型クラッド層が備えられており、前記ｎ型クラッド層及び／又は前記ｐ型クラッド層が、少なくとも超格子構造を含むことを特徴とする請求項９に記載のＩＩＩ族窒化物化合物半導体発光素子。
  11. 請求項１〜８のいずれかに記載のＩＩＩ族窒化物化合物半導体素子の製造方法であって、
    前記中間層をスパッタ法で形成することを特徴とするＩＩＩ族窒化物化合物半導体素子の製造方法。
  12. 前記下地層をＭＯＣＶＤ法で形成することを特徴とする請求項１１に記載のＩＩＩ族窒化物化合物半導体素子の製造方法。
  13. 請求項１〜８のいずれかに記載のＩＩＩ族窒化物化合物半導体素子に備えられる下地層の上に、ｎ型半導体層、発光層及びｐ型半導体層を順次積層することによって半導体層を形成するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    前記中間層をスパッタ法で形成することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法
  14. 前記下地層をＭＯＣＶＤ法で形成することを特徴とする請求項１３に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  15. 請求項１１又は１２に記載の製造方法によって得られるＩＩＩ族窒化物化合物半導体素子。
  16. 請求項１３又は１４に記載の製造方法によって得られるＩＩＩ族窒化物化合物半導体発光素子。
  17. 請求項９、請求項１０、請求項１６のいずれかに記載のＩＩＩ族窒化物化合物半導体発光素子が用いられてなることを特徴とするランプ。
JP2007286691A 2007-01-16 2007-11-02 Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ Pending JP2009123718A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007286691A JP2009123718A (ja) 2007-01-16 2007-11-02 Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
TW097101381A TW200838000A (en) 2007-01-16 2008-01-14 Group-III nitride compound semiconductor device and production method thereof, group-III nitride compound semiconductor light-emitting device and production method thereof, and lamp
KR1020097014525A KR101151167B1 (ko) 2007-01-16 2008-01-15 Ⅲ족 질화물 화합물 반도체 소자 및 그의 제조 방법, ⅲ족 질화물 화합물 반도체 발광 소자 및 그의 제조 방법, 및 램프
US12/306,609 US20090194784A1 (en) 2007-01-16 2008-01-15 Group-iii nitride compound semiconductor device and production method thereof, group-iii nitride compound semiconductor light-emitting device and production method thereof, and lamp
PCT/JP2008/050336 WO2008087930A1 (ja) 2007-01-16 2008-01-15 Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
EP08703200.9A EP2105973A4 (en) 2007-01-16 2008-01-15 III-NITRIDE-COMPOSITE SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF, LIGHT-EMITTING III-NITRIDE-COMPOSITE SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF AND LAMP

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007006790 2007-01-16
JP2007184456 2007-07-13
JP2007274458 2007-10-22
JP2007286691A JP2009123718A (ja) 2007-01-16 2007-11-02 Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Publications (2)

Publication Number Publication Date
JP2009123718A true JP2009123718A (ja) 2009-06-04
JP2009123718A5 JP2009123718A5 (ja) 2010-06-17

Family

ID=39635934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007286691A Pending JP2009123718A (ja) 2007-01-16 2007-11-02 Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Country Status (6)

Country Link
US (1) US20090194784A1 (ja)
EP (1) EP2105973A4 (ja)
JP (1) JP2009123718A (ja)
KR (1) KR101151167B1 (ja)
TW (1) TW200838000A (ja)
WO (1) WO2008087930A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004890A1 (ja) * 2009-07-10 2011-01-13 昭和電工株式会社 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置
JP2011018869A (ja) * 2009-06-09 2011-01-27 Nichia Corp 窒化物半導体素子
JP2011018852A (ja) * 2009-07-10 2011-01-27 Showa Denko Kk 半導体素子の製造方法およびランプ、電子機器、機械装置
JP2011023482A (ja) * 2009-07-14 2011-02-03 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011029218A (ja) * 2009-07-21 2011-02-10 Sharp Corp 窒化物半導体発光素子構造とその形成方法
JP2011060900A (ja) * 2009-09-08 2011-03-24 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
WO2011108484A1 (ja) * 2010-03-05 2011-09-09 昭和電工株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011181673A (ja) * 2010-03-01 2011-09-15 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011222812A (ja) * 2010-04-12 2011-11-04 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011253847A (ja) * 2010-05-31 2011-12-15 Showa Denko Kk 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP2012004155A (ja) * 2010-06-14 2012-01-05 Showa Denko Kk 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
DE112010002533T5 (de) 2009-06-15 2012-10-18 Showa Denko K.K. Beleuchtung zum Pflanzenanbau und Pflanzenanbausystem
WO2016196007A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy
JP2017152665A (ja) * 2016-02-25 2017-08-31 日本碍子株式会社 面発光素子、外部共振器型垂直面発光レーザー、および面発光素子の製造方法
JP2017220586A (ja) * 2016-06-08 2017-12-14 国立大学法人 東京大学 半導体発光素子
US10541514B2 (en) 2016-02-25 2020-01-21 Ngk Insulators, Ltd. Surface-emitting device, vertical external-cavity surface-emitting laser, and method for manufacturing surface-emitting device
JP2022049679A (ja) * 2020-09-16 2022-03-29 エスピーティーエス テクノロジーズ リミティド 成膜方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5262206B2 (ja) 2008-03-12 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
CN102017192B (zh) * 2008-03-26 2013-01-23 晶能光电（江西）有限公司 在发光器件内制造高反射欧姆接触的方法
JP5465469B2 (ja) * 2008-09-04 2014-04-09 日本碍子株式会社 エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子
JP5504618B2 (ja) * 2008-12-03 2014-05-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US8421056B2 (en) * 2009-03-03 2013-04-16 Hitachi Cable, Ltd. Light-emitting device epitaxial wafer and light-emitting device
JP2010263189A (ja) * 2009-04-07 2010-11-18 Sharp Corp 窒化物半導体発光ダイオード
JP5934575B2 (ja) * 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
KR20140010587A (ko) * 2012-07-13 2014-01-27 삼성전자주식회사 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
CN103296157B (zh) * 2013-05-31 2015-08-26 华南理工大学 生长在铝酸锶钽镧衬底上的led外延片及制备方法
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
WO2015181657A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
CN106415854B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 包括n型和p型超晶格的电子装置
KR102439708B1 (ko) 2014-05-27 2022-09-02 실라나 유브이 테크놀로지스 피티이 리미티드 광전자 디바이스
US9876143B2 (en) * 2014-10-01 2018-01-23 Rayvio Corporation Ultraviolet light emitting device doped with boron
DE102015114478A1 (de) * 2015-08-31 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
CN107492478B (zh) * 2016-06-12 2019-07-19 北京北方华创微电子装备有限公司 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
US10643843B2 (en) 2016-06-12 2020-05-05 Beijing Naura Microelectronics Equipment Co., Ltd. Film forming method and aluminum nitride film forming method for semiconductor apparatus
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
JP2020188143A (ja) * 2019-05-15 2020-11-19 スタンレー電気株式会社 半導体多層膜反射鏡を用いた垂直共振器型発光素子及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293897A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 半導体素子とその製造方法
JPH11307812A (ja) * 1998-04-27 1999-11-05 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2001094150A (ja) * 1999-09-21 2001-04-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2002217498A (ja) * 2001-01-15 2002-08-02 Sharp Corp 窒化物半導体レーザ素子とこれを含む光学装置
JP2002261324A (ja) * 2000-12-28 2002-09-13 Ngk Insulators Ltd 半導体発光素子
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP2002343728A (ja) * 2001-05-21 2002-11-29 Nec Corp 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2005039248A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物結晶の製造方法、半導体基板の製造方法、ｉｉｉ族窒化物結晶、半導体基板および電子デバイス
JP2005531154A (ja) * 2002-06-26 2005-10-13 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 窒化物半導体レーザ素子及びその性能を向上させる方法
JP2006108656A (ja) * 2004-09-13 2006-04-20 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6365917A (ja) 1986-09-06 1988-03-24 Kurita Mach Mfg Co Ltd 濾過ユニット
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3644191B2 (ja) * 1996-06-25 2005-04-27 住友電気工業株式会社 半導体素子
US6713789B1 (en) * 1999-03-31 2004-03-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
WO2002056435A1 (fr) * 2001-01-15 2002-07-18 Sharp Kabushiki Kaisha Element laser a semi-conducteur au nitrure et dispositif optique contenant cet element
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
JP3656606B2 (ja) 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
US7255742B2 (en) * 2003-07-02 2007-08-14 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystals, method of manufacturing semiconductor substrate, Group III nitride crystals, semiconductor substrate, and electronic device
US20050082562A1 (en) * 2003-10-15 2005-04-21 Epistar Corporation High efficiency nitride based light emitting device
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7242705B2 (en) * 2003-12-17 2007-07-10 Palo Alto Research Center, Incorporated Grating-outcoupled cavity resonator having uni-directional emission
US7339255B2 (en) * 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
US7087922B2 (en) * 2004-11-16 2006-08-08 Formosa Epitaxy Incorporation Light-emitting diode structure
JP4563230B2 (ja) * 2005-03-28 2010-10-13 昭和電工株式会社 ＡｌＧａＮ基板の製造方法
WO2007129773A1 (ja) * 2006-05-10 2007-11-15 Showa Denko K.K. Iii族窒化物化合物半導体積層構造体
KR20090048590A (ko) * 2006-08-18 2009-05-14 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293897A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 半導体素子とその製造方法
JPH11307812A (ja) * 1998-04-27 1999-11-05 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2001094150A (ja) * 1999-09-21 2001-04-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2002261324A (ja) * 2000-12-28 2002-09-13 Ngk Insulators Ltd 半導体発光素子
JP2002217498A (ja) * 2001-01-15 2002-08-02 Sharp Corp 窒化物半導体レーザ素子とこれを含む光学装置
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP2002343728A (ja) * 2001-05-21 2002-11-29 Nec Corp 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2005531154A (ja) * 2002-06-26 2005-10-13 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 窒化物半導体レーザ素子及びその性能を向上させる方法
JP2005039248A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd Ｉｉｉ族窒化物結晶の製造方法、半導体基板の製造方法、ｉｉｉ族窒化物結晶、半導体基板および電子デバイス
JP2006108656A (ja) * 2004-09-13 2006-04-20 Showa Denko Kk Ｉｉｉ族窒化物半導体の製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018869A (ja) * 2009-06-09 2011-01-27 Nichia Corp 窒化物半導体素子
DE112010002533T5 (de) 2009-06-15 2012-10-18 Showa Denko K.K. Beleuchtung zum Pflanzenanbau und Pflanzenanbausystem
CN102484177A (zh) * 2009-07-10 2012-05-30 昭和电工株式会社 半导体发光元件的制造方法、灯、电子设备和机械装置
JP2011018852A (ja) * 2009-07-10 2011-01-27 Showa Denko Kk 半導体素子の製造方法およびランプ、電子機器、機械装置
WO2011004890A1 (ja) * 2009-07-10 2011-01-13 昭和電工株式会社 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置
CN102484177B (zh) * 2009-07-10 2015-05-06 丰田合成株式会社 半导体发光元件的制造方法、灯、电子设备和机械装置
US8896085B2 (en) 2009-07-10 2014-11-25 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element manufacturing method, lamp, electronic equipment, and mechanical apparatus
JP2011023482A (ja) * 2009-07-14 2011-02-03 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011029218A (ja) * 2009-07-21 2011-02-10 Sharp Corp 窒化物半導体発光素子構造とその形成方法
JP2011060900A (ja) * 2009-09-08 2011-03-24 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011181673A (ja) * 2010-03-01 2011-09-15 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011187572A (ja) * 2010-03-05 2011-09-22 Showa Denko Kk 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
US8859313B2 (en) 2010-03-05 2014-10-14 Toyoda Gosei Co., Ltd. Method for manufacturing semiconductor light emitting element, semiconductor light emitting element, lamp, electronic device and mechanical apparatus
WO2011108484A1 (ja) * 2010-03-05 2011-09-09 昭和電工株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011222812A (ja) * 2010-04-12 2011-11-04 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011253847A (ja) * 2010-05-31 2011-12-15 Showa Denko Kk 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP2012004155A (ja) * 2010-06-14 2012-01-05 Showa Denko Kk 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
WO2016196007A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy
JP2017152665A (ja) * 2016-02-25 2017-08-31 日本碍子株式会社 面発光素子、外部共振器型垂直面発光レーザー、および面発光素子の製造方法
US10541514B2 (en) 2016-02-25 2020-01-21 Ngk Insulators, Ltd. Surface-emitting device, vertical external-cavity surface-emitting laser, and method for manufacturing surface-emitting device
JP2017220586A (ja) * 2016-06-08 2017-12-14 国立大学法人 東京大学 半導体発光素子
JP2022049679A (ja) * 2020-09-16 2022-03-29 エスピーティーエス テクノロジーズ リミティド 成膜方法

Also Published As

Publication number Publication date
US20090194784A1 (en) 2009-08-06
KR101151167B1 (ko) 2012-06-04
TW200838000A (en) 2008-09-16
KR20090094138A (ko) 2009-09-03
EP2105973A4 (en) 2015-08-05
WO2008087930A1 (ja) 2008-07-24
EP2105973A1 (en) 2009-09-30

Similar Documents

Publication Publication Date Title
KR101151167B1 (ko) Ⅲ족 질화물 화합물 반도체 소자 및 그의 제조 방법, ⅲ족 질화물 화합물 반도체 발광 소자 및 그의 제조 방법, 및 램프
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
KR101159995B1 (ko) Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
JPWO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ、ｉｉｉ族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP5262206B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
WO2009154129A1 (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN102113140A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
CN101578715A (zh) Ⅲ族氮化物化合物半导体元件及其制造方法、ⅲ族氮化物化合物半导体发光元件及其制造方法和灯
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008098245A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100421

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100421

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104