JP2011060900A - 半導体発光素子の製造方法およびランプ、電子機器、機械装置 - Google Patents

半導体発光素子の製造方法およびランプ、電子機器、機械装置 Download PDF

Info

Publication number
JP2011060900A
JP2011060900A JP2009207170A JP2009207170A JP2011060900A JP 2011060900 A JP2011060900 A JP 2011060900A JP 2009207170 A JP2009207170 A JP 2009207170A JP 2009207170 A JP2009207170 A JP 2009207170A JP 2011060900 A JP2011060900 A JP 2011060900A
Authority
JP
Japan
Prior art keywords
layer
light emitting
type semiconductor
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009207170A
Other languages
English (en)
Inventor
Hiromitsu Sakai
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009207170A priority Critical patent/JP2011060900A/ja
Publication of JP2011060900A publication Critical patent/JP2011060900A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】大電流が印加されることにより高い発光出力が得られる半導体発光素子を製造できる半導体発光素子の製造方法を提供する。
【解決手段】第１有機金属化学気相成長装置において、基板１１上に、第１ｎ型半導体層１２ａを積層する第１工程と、第２有機金属化学気相成長装置において、第１ｎ型半導体層１２ａ上に、第１ｎ型半導体層１２ａの再成長層１２ｄと第２ｎ型半導体層１２ｂと発光層１３とｐ型半導体層１４とを順次積層する第２工程とを具備し、第２工程において、第２ｎ型半導体層１２を形成する際の基板温度を、発光層１３を形成する際の基板温度よりも低くする半導体発光素子の製造方法とする。
【選択図】図１

Description

本発明は、半導体発光素子の製造方法およびランプ、電子機器、機械装置に関し、特に、大電流が印加される場合に好適に用いられ、大電流が印加されることにより高い発光出力が得られる半導体発光素子の製造方法およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置に関する。
従来から、発光ダイオードなどに用いられる半導体発光素子として、基板上に、ｎ型半導体層と発光層とｐ型半導体層とを順次積層してなるものがある。このような半導体発光素子を製造する方法として、サファイア単結晶などからなる基板上に、有機金属化学気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法）によってｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する方法がある。
しかしながら、基板上に、ｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する場合、これらの層が同一の成長室内で形成されるので、ｎ型半導体層を形成する際に用いたドーパントがｐ型半導体層の形成に支障を来たして、抵抗率の十分に低いｐ型半導体層が得られない場合があった。
このような問題を解決する技術として、例えば、特許文献１には、所定の基板上に、少なくとも第１導電形の半導体層と第２導電形の半導体層とを順次成膜して化合物半導体装置を製造するに際し、前記それぞれの導電形の半導体層を、導電形に対応した異なる複数の独立した成長室で成膜するようにして成る化合物半導体装置の製造方法が提案されている。
また、最近、半導体発光素子の発光出力を向上させるために、半導体発光素子に大電流が印加される場合が多くなってきている。
特開平７−４５５３８号公報
しかしながら、ｎ型半導体層を形成する成長室とｐ型半導体層を形成する成長室とを別々にすると、得られた半導体発光素子の発光出力が不十分となる場合があった。
また、従来の半導体発光素子の発光出力は、印加する電流を大きくすると高くなるが、印加する電流を大きくすることによる発光出力を向上させる効果は、印加する電流を大きくするのに伴って小さくなる。したがって、半導体発光素子に大電流を印加する場合、印加する電流を大きくすることによる発光出力の向上効果は不十分であった。このため、半導体発光素子として、大電流を印加することによって効果的に発光出力を向上させることができ、大電流が印加される場合に好適に用いられるものが要求されていた。
本発明は上記課題に鑑みてなされたものであり、大電流が印加されることにより高い発光出力が得られる半導体発光素子を製造できる半導体発光素子の製造方法、およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置を提供することを課題とする。
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。即ち、本発明は以下に関する。
（１） 第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する第１工程と、第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、前記第１ｎ型半導体層の再成長層と第２ｎ型半導体層と発光層とｐ型半導体層とを順次積層する第２工程とを具備し、前記第２工程において、前記第２ｎ型半導体層を形成する際の基板温度を、前記発光層を形成する際の基板温度よりも低くすることを特徴とする半導体発光素子の製造方法。
（２） 前記第２ｎ型半導体層を形成する際の基板温度を７００℃〜７５０℃にすることを特徴とする（１）に記載の半導体発光素子の製造方法。
（３） 前記第２工程が、第１層と第２層とを交互に繰返し積層することにより、前記第１層および／または前記第２層がＩｎを含む窒化ガリウム系化合物半導体からなる超格子構造の前記第２ｎ型半導体層を形成する工程と、井戸層と障壁層とを交互に繰返し積層することにより、前記井戸層および／または前記障壁層がＩｎを含む窒化ガリウム系化合物半導体からなる多重井戸構造の前記発光層を形成する工程とを含み、前記第２ｎ型半導体層を構成する窒化ガリウム系化合物半導体のＩｎ組成比を、前記発光層を構成する窒化ガリウム系化合物半導体のＩｎ組成比よりも小さくすることを特徴とする（１）または（２）に記載の半導体発光素子の製造方法。
（４） （１）〜（３）のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
（５） （４）に記載のランプが組み込まれていることを特徴とする電子機器。
（６） （５）に記載の電子機器が組み込まれていることを特徴とする機械装置。
本発明の半導体発光素子の製造方法では、第２工程において、前記第１ｎ型半導体層上に、前記第１ｎ型半導体層の再成長層と第２ｎ型半導体層と発光層とｐ型半導体層とを順次積層し、第２ｎ型半導体層を形成する際の基板温度を、発光層を形成する際の基板温度よりも低くするので、再成長層上に結晶性の良好な第２ｎ型半導体層を形成できるとともに、第２ｎ型半導体層上に強い発光強度が得られる結晶性の良好な発光層を形成できる。その結果、本発明の半導体発光素子の製造方法によれば、大電流が印加されることにより高い発光出力が得られる半導体発光素子が得られる。
しかも、本発明の半導体発光素子の製造方法では、第１工程において形成される第１ｎ型半導体層が、第２工程において形成されるｐ型半導体層とは別の成長室内で形成されることになる。したがって、本発明の半導体発光素子の製造方法によれば、ｎ型半導体層を形成する際に用いたドーパントに起因するｐ型半導体層の不良を防ぐことができる。
図１は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。 図２は、図１に示す半導体発光素子を製造する工程を説明するための断面模式図である。 図３は、図１に示した半導体発光素子を備えるランプの一例を示した断面模式図である。 図４は、本実施形態の半導体発光素子の製造方法において、ｎクラッド層を形成する際の基板温度と、発光層を形成する際の基板温度との関係を説明するためのグラフである。 図５（ａ）は、実施例１〜実施例３、比較例１の半導体発光素子の印加電流と発光出力との関係を示したグラフであり、図５（ｂ）は、実施例１〜実施例３、比較例１の半導体発光素子の印加電流と電力効率との関係を示したグラフである。
以下、半導体発光素子の製造方法について、図面を適宜参照しながら詳細に説明する。なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子やランプ等の寸法関係とは異なっている。
『半導体発光素子』
図１は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。
図１に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７とを具備している。
積層半導体層２０は、基板１１側から、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。また、積層半導体層は、バッファ層２１や下地層２２を含めてもよい。図１に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面２０ａには、ｎ型電極１７が積層されている。
また、ｐ型半導体層１４の上面には、透光性電極１５及びｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５及びｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
本実施形態の半導体発光素子１は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層２０を構成する発光層１３から発光を発せられるようになっており、発光層１３からの光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の発光素子であるが、基板１１側から取り出すフリップチップ型の発光素子でもよい。
（基板）
基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
なお、上記基板の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用い、アンモニアを使用せずに後述するバッファ層２１を成膜するとともに、アンモニアを使用する方法で後述する下地層２２を成膜した場合には、バッファ層２１がコート層として作用するので、基板１１の化学的な変質を防ぐ点で効果的である。
（バッファ層）
バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層２１の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
バッファ層２１は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものがより好ましい。
バッファ層２１は、厚さ０．０１〜０．５μｍのものとすることができる。バッファ層２１の厚みが０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の厚みが０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する。
バッファ層２１は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層２１を基板１１上にＭＯＣＶＤ法またはスパッタ法にて成膜した場合、バッファ層２１のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
（下地層）
下地層２２としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため好ましい。
下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。また、下地層２２の膜厚は１０μｍ以下であることが好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。
下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、下地層２２にアクセプター不純物あるいはドナー不純物を添加することが出来る。
「積層半導体層」
（ｎ型半導体層）
ｎ型半導体層１２は、ｎコンタクト層１２ａ（第１ｎ型半導体層および再成長層）と、ｎクラッド層１２ｂ（第２ｎ型半導体層）とから構成されている。
ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層であり、後述する第１工程において形成された第１ｎ型半導体層１２ｃ（第１工程成長層１２ｃとも言う）と、後述する第２工程において形成された再成長層１２ｄとからなる。第１工程成長層１２ｃと再成長層１２ｄとは、好ましくは同一の材料からなるものがよい。
また、本実施形態においては、図１に示すように、第１工程成長層１２ｃにｎ型電極１７を設けるための露出面２０ａが形成されている。なお、ｎ型電極１７を設けるための露出面２０ａは、再成長層１２ｄに形成されていてもよい。
ｎコンタクト層１２ａは、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましく、ｎ型不純物（ドーパント）がドープされている。ｎコンタクト層１２ａにｎ型不純物が１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有されている場合、ｎ型電極１７との良好なオーミック接触の維持の点で好ましい。ｎコンタクト層１２ａに用いられるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ、Ｓｎ等が挙げられ、ＳｉおよびＧｅが好ましく、Ｓｉが最も好ましい。
ｎコンタクト層１２ａを構成する第１工程成長層１２ｃの膜厚は、０．５〜５μｍであることが好ましく、２μｍ〜４μｍの範囲であることがより好ましい。第１工程成長層１２ｃの膜厚が上記範囲内であると、半導体の結晶性が良好に維持される。
また、再成長層１２ｄの膜厚は、０．０５〜２μｍであることが好ましく、０．２μｍ〜１μｍであることがより好ましい。再成長層１２ｄの膜厚が０．２μｍ以上であると、ｎコンタクト層１２ａを形成している途中の段階でｎコンタクト層１２ａの成長を中断し、成長室内から取り出して別の装置の成長室に移動し、その後ｎコンタクト層１２ａの成長を再開したことによるｎコンタクト層１２ａの結晶性への影響を少なくすることができ、半導体発光素子の出力を向上させる効果がより顕著となる。また、再成長層１２ｄの膜厚が２μｍを超えると、ｐ型半導体層１４を形成する際に用いられる第２有機金属化学気相成長装置の成長室内に、ｎ型半導体層１２を形成した後に残されるドーパントや堆積物の量が多くなり、ｎ型半導体層１２を形成する際に用いたドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。さらに再成長層１２ｄの成膜処理時間が長くなり、生産性が低下する。
ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間に設けられている。ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層であり、再成長層１２ｄと発光層１３との結晶格子の不整合を緩和する発光層１３のバッファ層としても機能するものである。ｎクラッド層１２ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。なお、明細書中各元素の組成比を省略してＡｌＧａＮ、ＧａＮ、ＧａＩｎＮと記述する場合がある。ｎクラッド層１２ｂをＧａＩｎＮで形成する場合には、発光層１３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１２ｂが単層からなるものである場合、ｎクラッド層１２ｂの膜厚は、５〜５００ｎｍであることが好ましく、より好ましくは５〜１００ｎｍである。また、ｎクラッド層１２ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３であることが好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲である場合、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
本実施形態においては、ｎクラッド層１２ｂは、単層であってもよいが、組成の異なる２つの層からなる薄膜層を繰り返し成長させて１０ペア（２０層）〜４０ペア（８０層）を含む超格子構造とすることが好ましい。ｎクラッド層１２ｂが超格子構造である場合、薄膜層の積層数が１０ペア以上であると、再成長層１２ｄと発光層１３との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が４０ペアを超えると、超格子構造が乱れやすくなる場合もあり、発光層１３に悪影響を来たす恐れが生じる。さらに、ｎクラッド層１２ｂの成膜処理時間が長くなり、生産性が低下する。
ｎクラッド層１２ｂを構成する超格子構造は、ＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるＩＩＩ族窒化物半導体からなるｎ側第２層とが積層されたものであることが好ましく、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含むものであることがより好ましい。
ｎクラッド層１２ｂの超格子構造を構成するｎ側第１層及びｎ側第２層（ｎ側第１層／ｎ側第２層）は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指す）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造などとすることができ、ｎ側第１層および／またはｎ側第２層がＩｎを含む窒化ガリウム系化合物半導体からなるものであることが好ましく、具体的には、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造であることが好ましい。
ｎクラッド層１２ｂを構成するｎ側第１層および／またはｎ側第２層が、Ｉｎを含む窒化ガリウム系化合物半導体からなる超格子構造である場合、そのＩｎ組成比は、発光層のＩｎ組成比よりも小さくすることが好ましい。ｎクラッド層１２ｂを構成するＩｎを含む窒化ガリウム系化合物半導体をＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０＜ｚ≦１、ｘ＋ｙ＋ｚ＝１）とした場合、ｚの値は０．０１〜０．１の範囲であることが好ましく、０．０１〜０．０５の範囲であることがより好ましい。なお、ｚの値が０．０１〜０．０５の範囲において、効果が格段と顕現する。ｚの値が０．１を超えると、半導体発光素子１の逆方向電流が大きくなるため、好ましくない。
ｎ側第１層及びｎ側第２層の厚みは、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子構造を形成するｎ側第１層および／またはｎ側第２層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎクラッド層１２ｂとして、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造を有する超格子構造を用いた場合には、不純物としてＳｉが好適である。また、超格子構造を構成するｎ側第１層及びｎ側第２層は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであって、ドープ構造／未ドープ構造を組み合わせたものであってもよい。
（発光層）
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に繰り返し積層された多重量子井戸構造からなるものであることが好ましい。多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。また、発光層１３を構成する井戸層および／または障壁層はＩｎを含む窒化ガリウム系化合物半導体からなるものであることが好ましい。
井戸層１３ｂの厚みは、１５オングストローム以上５０オングストローム以下の範囲であることが好ましい。井戸層１３ｂの厚みが上記範囲であると、より高い発光出力が得られる。
井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。また、井戸層１３ｂには、不純物をドープすることができる。ドーパントとしては、発光強度を増進するものであるＳｉ、Ｇｅを用いることが好ましい。ドープ量は１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度が好適である。ドープ量が上記範囲である場合、より発光強度の強いものとなる。
障壁層１３ａの膜厚は、２０オングストローム以上１００オングストローム未満の範囲であることが好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層１３ａの膜厚は７０オングストローム以下であることがより好ましい。
また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層１３ｂを構成するＩｎＧａＮよりもＩｎ比率の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。
発光層１３を構成する井戸層１３ａおよび／または障壁層１３ｂが、Ｉｎを含む窒化ガリウム系化合物半導体ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０＜ｚ≦１、ｘ＋ｙ＋ｚ＝１）からなる場合、ｚの値は０．０３〜０．３の範囲であることが好ましく、０．０５〜０．２の範囲であることがより好ましい。発光層１３のＩｎ組成比はｎクラッド層１２ｂのそれより大きくすることが好ましい。ｎクラッド層１２ｂのＩｎ組成比を発光層１３より大きくすると、発光層１３から放出された光がｎクラッド層１２ｂに吸収されてしまうため、好ましくない。発光層１３のＩｎ組成比ｚが０．０３より小さいと、ｎクラッド層１２ｂのＩｎ組成比との差を十分に大きくすることができなくなり、発光層１３のＩｎ組成比をｎクラッド層１２ｂよりも大きくしても、その効果が小さくなる。一方、Ｉｎ組成比ｚが０．３より大きくなると、発光層１３の結晶性が悪化し、上記効果が得られにくくなる。
なお、ｎクラッド層１２ｂが、ｎ側第１層とｎ側第２層とが交互に繰返し積層された超格子構造のものであり、ｎ側第１層および／またはｎ側第２層がＩｎを含む窒化ガリウム系化合物半導体からなるものであって、発光層１３が、障壁層１３ａと井戸層１３ｂが交互に繰返し積層された多重井戸構造のものであり、井戸層１３ａおよび／または障壁層１３ｂがＩｎを含む窒化ガリウム系化合物半導体からなるものである場合、ｎクラッド層１２ｂを構成する窒化ガリウム系化合物半導体に含まれるＩｎの含有量よりも、発光層１３を構成する窒化ガリウム系化合物半導体に含まれるＩｎの含有量が多いことが好ましい。
（ｐ型半導体層）
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）からなるものであることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層１４ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層１４ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３であることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐクラッド層１４ａは、薄膜を複数回積層してなる超格子構造であってもよい。
ｐクラッド層１４ａが超格子構造を含むものである場合には、ＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるＩＩＩ族窒化物半導体からなるｐ側第２層とが積層されたものとすることができる。ｐクラッド層１４ａが超格子構造を含むものである場合、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んだものであっても良い。
ｐクラッド層１４ａの超格子構造を構成するｐ側第１層及びｐ側第２層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮのうちの何れの組成であっても良く、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
ｐ側第１層及びｐ側第２層の厚みは、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましく、それぞれ１０オングストローム〜４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
ｐ側第１層及びｐ側第２層は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造を有する超格子構造を用いた場合には、不純物としてＭｇが好適である。また、超格子構造を構成するｐ側第１層及びｐ側第２は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであって、ドープ構造／未ドープ構造を組み合わせたものであってもよい。
ｐコンタクト層１４ｂは、正極を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層１４ｂがｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３を５×１０１９〜５×１０２０／ｃｍ３の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇを用いることが好ましい。ｐコンタクト層１４ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍであることが好ましく、より好ましくは０．０５〜０．２μｍである。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
（ｎ型電極）
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくとも発光層１３およびｐ半導体層１４の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（透光性電極）
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極１５の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。例えば、導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等があげられる。
また、透光性電極１５の構造は、従来公知の構造を含めて如何なる構造であってもよい。また、透光性電極１５は、ｐ型半導体層１４のほぼ全面を覆うように形成してもよいし、隙間を開けて格子状や樹形状に形成してもよい。
（ｐ型ボンディングパッド電極）
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
ｐ型ボンディングパッド電極１６は、透光性電極１５上であれば、どこへでも形成することができる。例えばｎ型電極１７から最も遠い位置に形成してもよいし、半導体発光素子１の中心などに形成してもよい。しかし、あまりにもｎ型電極１７に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
また、ｐ型ボンディングパッド電極１６の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいが、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超える広い面積を覆った場合、発光の取り出しの妨げとなり、出力が著しく低下する。逆に、ｐ型ボンディングパッド電極１６の電極面積が小さすぎると、ボンディング作業がしにくくなり、製品の収率を低下させる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径１００μｍの円形程度であることが一般的である。
（保護膜層）
保護膜層は、必要に応じて透光性電極１５の上面及び側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制できる。
保護膜層としては、絶縁性を有し、３００〜５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、Ａｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
『半導体発光素子の製造方法』
図１に示す半導体発光素子１を製造するには、例えば、まず、図２に示す積層半導体層２０を製造する。図２に示す積層半導体層２０を製造するには、はじめに、サファイア基板等の基板１１を用意する。
次に、基板１１を第１ＭＯＣＶＤ（有機金属化学気相成長）装置の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１と、下地層２２と、ｎコンタクト層１２ａの一部を構成する第１工程成長層（第１ｎ型半導体層）１２ｃとを順次積層する（第１工程）。ここで、基板１１上のバッファ層２１をスパッタ装置内で形成し、次いで第１ＭＯＣＶＤ装置によって、下地層２２と、第１工程成長層１２ｃとを順次積層してもよい。
第１工程成長層１２ｃを成長させる際には、水素雰囲気で、基板１１の温度を１０００℃〜１１００℃の範囲とすることが好ましい。
第１工程成長層１２ｃを成長させる原料としては、トリメチルガリウム（ＴＭＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料とを用い、熱分解によりバッファ層上にＩＩＩ族窒化物半導体層を堆積させる。ＭＯＣＶＤ装置の成長室内の圧力は１５〜８０ｋＰａとすることが好ましく、１５〜６０ｋＰａとすることがより好ましい。キャリアガスは水素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
その後、第１ＭＯＣＶＤ装置の成長室内からｎコンタクト層１２ａの第１工程成長層１２ｃまでの各層の形成された基板１１を取り出す。
次に、第１工程成長層１２ｃまでの各層の形成された基板１１を第２ＭＯＣＶＤ装置の成長室内に設置し、ＭＯＣＶＤ法によって、第１工程成長層１２ｃ上に、ｎコンタクト層１２ａの再成長層１２ｄとｎクラッド層１２ｂ（第２ｎ型半導体層）と発光層１３とｐ型半導体層１４とを順次積層する（第２工程）。
本実施形態においては、第２工程において、再成長層１２ｄを形成する前に、第１工程成長層１２ｃまでの各層の形成された基板１１を、窒素とアンモニアを含む雰囲気で熱処理温度５００℃〜１０００℃の熱処理を行うことが好ましい。熱処理の雰囲気は、窒素とアンモニアを含む雰囲気に代えて、例えば、窒素のみの雰囲気としてもよい。なお、水素のみの雰囲気では第１工程成長層１２ｃが昇華し、結晶性の悪化を招くため好ましくない。また、ＭＯＣＶＤ装置の成長室内の圧力は１５〜１００ｋＰａとすることが好ましく、６０〜９５ｋＰａとすることがより好ましい。
このような熱処理を行った場合、第１工程終了後、ｎコンタクト層１２ａの第１工程成長層１２ｃまでの各層の形成された基板１１が、第１ＭＯＣＶＤ装置の成長室内から取り出されることにより、第１工程成長層１２ｃの表面が汚染されたとしても、再成長層１２ｄを形成する前に汚染物質を除去することができる。その結果、再成長層１２ｄの結晶性が向上して、再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性がより一層良好なものとなる。なお、第１工程成長層１２ｃの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがあり、半導体発光素子１の信頼性が低下する。
また、本実施形態においては、第１工程における第１工程成長層１２ｃの成長条件と、第２工程における再成長層１２ｄの成長条件とを同一とすることが好ましい。この場合、第１ＭＯＣＶＤ装置と第２ＭＯＣＶＤ装置の２つの装置を用い、第１ＭＯＣＶＤ装置においてｎコンタクト層１２ａを形成している途中の段階でｎコンタクト層１２ａの成長を中断し、成長室内から取り出して第２ＭＯＣＶＤ装置の成長室に移動し、その後ｎコンタクト層１２ａの成長を再開したことによるｎコンタクト層１２ａの結晶性への影響を少なくすることができるので、第１工程成長層１２ｃと再成長層１２ｄとからなるｎコンタクト層１２ａの結晶性が良好なものとなる。
また、本実施形態においては、再成長層１２ｄの厚みを０．０５μｍ〜２μｍとすることが好ましい。
また、再成長層１２ｄを成長させる際には、基板１１の温度を１０００℃〜１１００℃の範囲とすることが好ましい。再成長層１２ｄを成長させるときの基板１１の温度を上記範囲とすることで、第１工程成長層１２ｃまでの各層の形成された基板１１が、第１ＭＯＣＶＤ装置の成長室内から取り出されることにより、ｎコンタクト層１２ａの第１工程成長層１２ｃの表面が汚染されていたとしても、再成長層１２ｄを形成する際に汚染物質を除去することができる。その結果、再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性をより一層良好なものとすることができる。これに対し、再成長層１２ｄを成長させるときの基板１１の温度が１０００℃未満である場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがある。また、再成長層１２ｄを成長させるときの基板１１の温度が１１００℃を超える場合、半導体発光素子１の出力が不十分となる恐れがある。
このようにして再成長層１２ｄを成長させた後、再成長層１２ｄ上に、ｎクラッド層１２ｂと発光層１３を順に積層する。本実施形態においては、第２工程が、超格子構造のｎクラッド層１２ｂを形成する工程と、多重井戸構造の発光層１３を形成する工程とを含むことが好ましい。
超格子構造のｎクラッド層１２ｂを形成する工程は、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なる膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第２層とを交互に２０層〜４０層繰返し積層する工程とすることができる。ｎ側第１層および／またはｎ側第２層は、Ｉｎを含む窒化ガリウム系化合物半導体からなるものであることが好ましい。
また、多重井戸構造の発光層１３を形成する工程は、井戸層１３ｂと障壁層１３ａとを交互に繰返し積層する工程とすることができ、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように積層されることが好ましい。
井戸層１３ｂおよび／または障壁層１３ａは、Ｉｎを含む窒化ガリウム系化合物半導体からなるものであることが好ましく、井戸層１３ｂおよび／または障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜決定できる。
なお、本実施形態では、ｎクラッド層１２ｂとして、ｎ側第１層とｎ側第２層とが交互に繰返し積層された超格子構造のものであって、ｎ側第１層および／またはｎ側第２層がＩｎを含む窒化ガリウム系化合物半導体からなるものを形成し、発光層１３として、障壁層１３ａと井戸層１３ｂとが交互に繰返し積層された多重井戸構造のものであって、井戸層１３ａおよび／または障壁層１３ｂがＩｎを含む窒化ガリウム系化合物半導体からなるものを形成する場合、ｎクラッド層１２ｂを構成する窒化ガリウム系化合物半導体に含まれるＩｎの含有量を、発光層１３を構成する窒化ガリウム系化合物半導体に含まれるＩｎの含有量よりも少なくすることが好ましい。
また、本実施形態においては、図４に示すように、ｎクラッド層１２ｂを形成する際の基板温度Ｔ１と、発光層１３を形成する際の基板温度Ｔ２とをそれぞれ最適な異なる温度とし、ｎクラッド層１２ｂを形成する際の基板温度Ｔ１を、発光層１３を形成する際の基板温度Ｔ２よりも低くする。
このことにより、再成長層１２ｄ上に結晶性の良好なｎクラッド層１２ｂを形成できるとともに、ｎクラッド層１２ｂ上に結晶性の良好な発光層１３を形成できる。その結果、発光層１３へのキャリア（電子）の注入および閉じ込めを良好に行えるｎクラッド層１２ｂが得られるとともに、高い発光出力が得られる発光層１３が得られる。したがって、大電流が印加されることにより高い発光出力が得られる半導体発光素子１が得られる。
なお、図４に示すように、ｎクラッド層１２ｂを構成するｎ側第１層を形成する際の基板温度と、ｎクラッド層１２ｂを構成するｎ側第２層を形成する際の基板温度は、同じであってもよいし、それぞれ異なっていてもよい。また、図４に示すように、発光層１３を構成する障壁層１３ａを形成する際の基板温度と、発光層１３を構成する井戸層１３ｂを形成する際の基板温度とは、同じであってもよいし、それぞれ異なっていてもよい。発光層１３を構成する障壁層１３ａを形成する際の基板温度と、発光層１３を構成する井戸層１３ｂを形成する際の基板温度とが異なる場合、ｎクラッド層１２ｂを形成する際の基板温度をＴ１、障壁層１３ａを形成する際の基板温度をＴ３、井戸層１３ｂを形成する際の基板温度をＴ４としたとき、Ｔ１＜Ｔ３、Ｔ１＜Ｔ４とすることができる。
ｎクラッド層１２ｂを形成する際の基板温度Ｔ１は、発光層１３を形成する際の基板温度Ｔ２よりも低ければよく、特に限定されないが、７００℃〜７５０℃であることが好ましい。ｎクラッド層１２ｂを形成する際の基板温度Ｔ１が上記範囲内である場合、より一層結晶性の良好なｎクラッド層１２ｂが得られ、ｎクラッド層１２ｂの超格子構造を構成するｎ側第１層とｎ側第２層との界面がより明確なものとなり、発光層１３へのキャリアの注入効率に優れたものとなる。また、ｎクラッド層１２ｂを形成する際の基板温度Ｔ１は、７１０℃〜７３０℃であることがより好ましい。
また、発光層１３を形成する際の基板温度Ｔ２は、ｎクラッド層１２ｂを形成する際の基板温度Ｔ１よりも高ければよく、特に限定されないが、より一層高い発光出力が得られるように、７５０℃〜１０００℃であることが好ましく、７５０℃〜９３０℃であることがより好ましい。
また、発光層１３を構成する障壁層１３ａと井戸層１３ｂとを異なる温度で形成する場合、障壁層１３ａを形成する際の基板温度Ｔ３は、７５０℃〜１０００℃であることが好ましく、７７０℃〜９５０℃であることがより好ましい。また、井戸層１３ｂを形成する際の基板温度Ｔ４は、７３０℃〜８００℃であることが好ましい。
また、本実施形態において、例えば、ｎクラッド層１２ｂおよび発光層１３が窒化ガリウム系化合物半導体を含むものであって、窒化ガリウム系化合物半導体に含まれるＩｎの含有量が、発光層１３よりもｎクラッド層１２ｂの方が少ない場合、ｎクラッド層１２ｂを形成する際の基板温度Ｔ１と、発光層１３を形成する際の基板温度Ｔ２とを同じにすると、以下に示す問題が生じる。
すなわち、基板温度をｎクラッド層１２ｂの形成に最適な温度にすると、発光層１３の発光出力が不十分になる場合がある。また、基板温度を発光層１３の形成に最適な温度にすると、窒化ガリウム系化合物半導体に含まれるＩｎの含有量が少ないため、ｎクラッド層１２ｂを構成する窒化ガリウム系化合物半導体にＩｎが入り込みにくくなる。その結果、ｎクラッド層１２ｂの超格子構造を構成するｎ側第１層とｎ側第２層との界面が荒れて不明確となり、発光層１３へのキャリアの注入効率が不十分となる場合がある。
これに対し、本実施形態においては、ｎクラッド層１２ｂを形成する際の基板温度Ｔ１を、発光層１３を形成する際の基板温度Ｔ２よりも低くして、ｎクラッド層１２ｂを構成する窒化ガリウム系化合物半導体にＩｎが入り込みやすくしているので、結晶性の良好なｎクラッド層１２ｂが得られ、ｎクラッド層１２ｂの超格子構造を構成するｎ側第１層とｎ側第２層との界面がより明確なものとなる。その結果、発光層１３へのキャリアの注入効率の優れたｎクラッド層１２ｂが得られる。
また、本実施形態においては、ｎクラッド層１２ｂを形成する際の基板温度Ｔ１を、発光層１３を形成する際の基板温度Ｔ２よりも低くしているので、発光層１３を高い発光出力が得られる適切な基板温度で製造できる。なお、発光層１３は、窒化ガリウム系化合物半導体に含まれるＩｎの含有量がｎクラッド層１２ｂよりも多いものであるので、発光層１３を形成する際の基板温度Ｔ２がｎクラッド層１２ｂを形成する際の基板温度Ｔ１よりも高くても、発光層１３を構成する窒化ガリウム系化合物半導体にＩｎが入り込みにくいことによる問題は生じにくい。
このようにして得られた発光層１３上にｐ型半導体層１４を積層するには、ｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第１層と、ｐ側第１層と組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第２層とを交互に繰返し積層すればよい。
本実施形態においては、ｐクラッド層１４ａをＭＯＣＶＤ法によって形成するので、ｐクラッド層１４ａをスパッタ法などで形成する場合と比較して、超格子構造を効率よく形成できる。
以上のようにして、図２に示す積層半導体層２０が製造される。
その後、積層半導体層２０のｐ型半導体層１４上に透光性電極１５となる透明材料層を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明材料層を除去し、透光性電極１５とする。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの第１工程成長層１２ｃの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
次いで、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
その後、基板１１を分割（チップ化）することにより、図１に示す半導体発光素子１が製造される。
本実施形態の半導体発光素子１の製造方法では、第２工程において、ｎコンタクト層１２ａ上に、ｎコンタクト層１２ａの再成長層１２ｄとｎクラッド層１２ｂと発光層１３とｐ型半導体層１４とを順次積層し、ｎクラッド層１２ｂを形成する際の基板温度を、発光層１３を形成する際の基板温度よりも低くするので、再成長層１２ｄ上に結晶性の良好なｎクラッド層１２ｂを形成できるとともに、ｎクラッド層１２ｂ上に強い発光強度が得られる結晶性の良好な発光層１３を形成できる。その結果、本実施形態の半導体発光素子１の製造方法によれば、大電流が印加されることにより高い発光出力が得られる半導体発光素子１が得られる。
また、本実施形態の半導体発光素子１の製造方法によれば、第１ＭＯＣＶＤ装置において、基板１１上に、ｎコンタクト層１２ａの第１工程成長層１２ｃを積層する第１工程と、第２ＭＯＣＶＤ装置において、第１工程成長層１２ｃ上に、ｎコンタクト層１２ａの再成長層１２ｄとｎクラッド層１２ｂと発光層１３とｐ型半導体層１４とを順次積層する第２工程とを具備しているので、第１工程において形成される第１工程成長層１２ｃが、第２工程において形成されるｐ型半導体層１４とは別の成長室内で形成されることになる。このため、本実施形態の半導体発光素子１の製造方法によれば、ｎ型半導体層１２を形成する際に用いたドーパントに起因するｐ型半導体層１４の不良を生じにくくすることができ、逆方向電流（ＩＲ）が十分に低く、静電気放電（ＥＳＤ）耐圧に優れたものが得られる。
『ランプ』
本実施形態のランプは、本発明の半導体発光素子を備えるものであり、上記の半導体発光素子と蛍光体とを組み合わせてなるものである。本実施形態のランプは、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプにおいては、半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
図３は、図１に示した半導体発光素子１を備えるランプの一例を示した断面模式図である。図３に示すランプ３は、砲弾型のものであり、図１に示す半導体発光素子１が用いられている。図３に示すように、半導体発光素子１のｐ型ボンディングパッド電極１６がワイヤー３３で２本のフレーム３１、３２の内の一方（図３ではフレーム３１）に接着され、半導体発光素子１のｎ型電極１７（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接合されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプ３は、上記の半導体発光素子１が用いられてなるものであるので、高い発光出力が得られるものとなる。
また、本実施形態のランプ３を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器において、高い発光出力が得られる半導体発光素子１を具備した優れた製品を提供することができ、好ましい。
以下に、本発明の半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
以下に示す方法により、図１に示す半導体発光素子１を製造した。
実施例１の半導体発光素子１を製造するために、はじめに、サファイアからなる平面視円形の基板１１上に、ＡｌＮからなるバッファ層２１、厚さ５μｍのアンドープＧａＮからなる下地層２２、厚さ３μｍのＳｉドープｎ型ＧａＮからなる第１工程成長層１２ｃと厚さ０.２μｍのＳｉドープｎ型ＧａＮからなる再成長層１２ｄとからなる厚さ３．２μｍのｎコンタクト層１２ａ、ｎ側第１層とｎ側第２層とからなる薄膜層を２０ペア繰り返し成長させてなる超格子構造のｎクラッド層１２ｂ、障壁層および井戸層を６回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３、厚さ０．０１μｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ０．１５μｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂとを順に積層した。
なお、実施例１の半導体発光素子１では、バッファ層２１、下地層２２、第１工程成長層１２ｃは、第１ＭＯＣＶＤ装置を用いて積層（第１工程）し、再成長層１２ｄ、ｎクラッド層１２ｂ、発光層１３、ｐクラッド層１４ａ、ｐコンタクト層１４ｂは、第２ＭＯＣＶＤ装置を用いて積層（第２工程）した。また、ｎクラッド層１２ｂおよび発光層１３は、以下に示す成長条件で成長させた。
「ｎクラッド層１２ｂの成膜条件」
Ｇａ０．９９Ｉｎ０．０１Ｎからなる厚さ２ｎｍのｎ側第１層と、ＧａＮからなる厚さ２ｎｍのｎ側第２層とを交互に繰返し積層することにより、厚さ８０ｎｍの超格子構造のｎクラッド層１２ｂを成長させた。なお、ｎ側第１層およびｎ側第２層を成長させる際の基板温度は７１０℃とした。また、ｎ側第１層の成膜には、ＩＩＩ族原料としてＧａ源であるトリエチルガリウム（ＴＥＧ）およびＩｎ源であるトリメチルインジウム（ＴＭＩ）を用い、ｎ側第２層の成膜にはトリエチルガリウム（ＴＥＧ）を用いた。
「発光層１３の成膜条件」
ＳｉドープＧａＮからなる厚さ５ｎｍの障壁層と、Ｇａ０．８５Ｉｎ０．１５Ｎからなる厚さ３．５ｎｍの井戸層とを交互に繰返し積層することにより、多重井戸構造の発光層１３を成長させた。なお、障壁層および井戸層を形成する際の基板温度は７７０℃とした。
なお、バッファ層２１、下地層２２、第１工程成長層１２ｃ、再成長層１２ｄ、ｐクラッド層１４ａ、ｐコンタクト層１４ｂは、当該技術分野においてよく知られたＭＯＣＶＤ法の通常の条件で形成した。
その後、ｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を一般に知られたフォトリソグラフィの手法により形成した。
次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの第１工程成長層１２ｃを露出させ、ｎコンタクト層１２ａの露出面２０ａに上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
その後、基板１１を分割（チップ化）して、図１に示す実施例１の半導体発光素子１を得た。
このようにして得られた実施例１の半導体発光素子１において、第１工程成長層１２ｃおよび再成長層１２ｄのキャリア濃度は８×１０１８ｃｍ−３であり、ｎクラッド層１２ｂのキャリア濃度は５×１０１８ｃｍ−３であり、ｐコンタクト層１４ｂのキャリア濃度は５×１０１８ｃｍ−３であり、ｐクラッド層１４ａのＭｇドープ量は５×１０１９ｃｍ−３であった。
（実施例２）
ｎクラッド層１２ｂを成膜する際における基板温度を７３０℃としたこと以外は実施例１と同様にして半導体発光素子１を得た。
（実施例３）
ｎクラッド層１２ｂを成膜する際における基板温度を７５０℃としたこと以外は実施例１と同様にして半導体発光素子１を得た。
（実施例４）
ｎクラッド層１２ｂのｎ側第１層をＡｌ0.05Ｇａ0.95Ｎ層、ｎ側第２層をＧａ0.99Ｉｎ0.01Ｎとしたこと以外は実施例１と同様にして半導体発光素子１を得た。
（実施例５）
ｎクラッド層１２ｂのｎ側第１層をＡｌ0.05Ｇａ0.94Ｉｎ0.01Ｎ層、ｎ側第２層をＧａ0.99Ｉｎ0.01Ｎとしたこと以外は実施例１と同様にして半導体発光素子１を得た。
（実施例６）
発光層１３を構成する井戸層１３ａをＡｌ0.05Ｇａ0.75Ｉｎ0.2Ｎ層、障壁層１３ｂをＧａＮとしたこと以外は実施例１と同様にして半導体発光素子１を得た。
（実施例７）
発光層１３を構成する井戸層１３ａをＧａ0.85Ｉｎ0.15Ｎ層、障壁層１３ｂをＧａ0.97Ｉｎ0.03Ｎとしたこと以外は実施例１と同様にして半導体発光素子１を得た。
（実施例８）
発光層１３を成膜する際における基板温度を７９０℃としたこと以外は実施例１と同様にして半導体発光素子１を得た。
（実施例９）
発光層１３を成膜する際における基板温度を７５０℃としたこと以外は実施例１と同様にして半導体発光素子１を得た。
（比較例１）
ｎクラッド層１２ｂを成膜する際における基板温度を７７０℃としたこと以外は実施例１と同様にして半導体発光素子１を得た。
（比較例２）
発光層１３を成膜する際における基板温度を７１０℃としたこと以外は実施例１と同様にして半導体発光素子１を得た。
このようにして得られた実施例１〜実施例９、比較例１〜比較例２の半導体発光素子について、ＴＯ−１８缶パッケージに実装し、テスターによって印加電流０〜１００ｍＡの範囲における発光出力（Ｐｏ）を測定した。その結果を表１および図５（ａ）に示す。
図５（ａ）は、実施例１〜実施例３、比較例１の半導体発光素子の印加電流と発光出力との関係を示したグラフである。
Figure 2011060900
また、実施例１〜実施例９、比較例１〜比較例２の半導体発光素子について、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧を測定した。
また、実施例１〜実施例９、比較例１〜比較例２の半導体発光素子について、逆方向に２０Ｖの電圧を印加した時の素子に流れる電流（逆方向電流ＩＲ）を測定した。
実施例１〜実施例９、比較例１〜比較例２の半導体発光素子の順方向電圧、逆方向電流（ＩＲ）の結果を表１に示す。
また、順方向電圧と印加電流と発光出力とを用いて電力効率（％）｛発光出力（ｍＷ）／（順方向電圧（Ｖ）×印加電流（ｍＡ））｝を算出した。その結果を表１および図５（ｂ）に示す。
図５（ｂ）は、実施例１〜実施例３、比較例１の半導体発光素子の印加電流と電力効率との関係を示したグラフである。
また、実施例１〜実施例９、比較例１〜比較例２の半導体発光素子の出射光のピーク波長を調べた。その結果を表１に示す。
表１に示すように、実施例１〜実施例９は、逆方向電流（ＩＲ）が十分に低く、印加電流２０ｍＡのときの発光出力（Ｐｏ）が２０ｍＷ以上となり、高輝度で低消費電力であった。
また、表１より、実施例１〜実施例９は、印加電流８０ｍＡおよび印加電流１００ｍＡのときの発光出力（Ｐｏ）および電力効率が、ｎクラッド層１２ｂと発光層１３とを成膜する際の温度が同じである比較例１〜比較例２と比較して優れていることが分かる。
また、図５（ａ）に示すように、実施例１〜実施例３、比較例１では、印加電流を大きくするのに伴って、発光出力（Ｐｏ）が大きくなっている。しかし、ｎクラッド層１２ｂを成膜する際における基板温度を７７０℃とした比較例１では、印加電流を大きくすることによる発光出力の向上効果が、印加電流を大きくするのに伴って小さくなっており、印加電流が大きいほど実施例１〜実施例３と比較例１との発光出力（Ｐｏ）の差が大きくなっている。特に、印加電流が７０ｍＡ以上である場合、実施例１〜実施例３と比較例１との電力効率の差が顕著であった。
また、実施例１〜実施例３、比較例１では、印加電流が通常用いられる印加電流２０ｍＡよりも大きい場合、印加電流を大きくするのに伴って電力効率が小さくなっている。しかし、図５（ｂ）に示すように、電力効率は、比較例１よりも実施例１〜実施例３の方が高く、印加電流が大きいほど実施例１〜実施例３と比較例１との電力効率の差が大きくなっている。特に、印加電流が７０ｍＡ以上である場合、実施例１〜実施例３と比較例１との電力効率の差が顕著であった。
図５（ａ）および図５（ｂ）より、実施例１〜実施例３の半導体発光素子は、大電流を印加することによって効果的に発光出力を向上させることができ、比較例１の半導体発光素子と比較して、大電流が印加されることにより高い発光出力が得られることが確認できた。
１…半導体発光素子、３…ランプ、１２…ｎ型半導体層、１２ａ…ｎコンタクト層、１２ｂ…ｎクラッド層（第２ｎ型半導体層）、１２ｃ…第１工程成長層（第１ｎ型半導体層）、１２ｄ…再成長層、１３…発光層、１４…ｐ型半導体層。

Claims (6)

  1. 第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する第１工程と、第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、前記第１ｎ型半導体層の再成長層と第２ｎ型半導体層と発光層とｐ型半導体層とを順次積層する第２工程とを具備し、
    前記第２工程において、前記第２ｎ型半導体層を形成する際の基板温度を、前記発光層を形成する際の基板温度よりも低くすることを特徴とする半導体発光素子の製造方法。
  2. 前記第２ｎ型半導体層を形成する際の基板温度を７００℃〜７５０℃にすることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 前記第２工程が、第１層と第２層とを交互に繰返し積層することにより、前記第１層および／または前記第２層がＩｎを含む窒化ガリウム系化合物半導体からなる超格子構造の前記第２ｎ型半導体層を形成する工程と、
    井戸層と障壁層とを交互に繰返し積層することにより、前記井戸層および／または前記障壁層がＩｎを含む窒化ガリウム系化合物半導体からなる多重井戸構造の前記発光層を形成する工程とを含み、
    前記第２ｎ型半導体層を構成する窒化ガリウム系化合物半導体のＩｎ組成比を、前記発光層を構成する窒化ガリウム系化合物半導体のＩｎ組成比よりも小さくすることを特徴とする請求項１または請求項２に記載の半導体発光素子の製造方法。
  4. 請求項１〜請求項３のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
  5. 請求項４に記載のランプが組み込まれていることを特徴とする電子機器。
  6. 請求項５に記載の電子機器が組み込まれていることを特徴とする機械装置。
JP2009207170A 2009-09-08 2009-09-08 半導体発光素子の製造方法およびランプ、電子機器、機械装置 Pending JP2011060900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009207170A JP2011060900A (ja) 2009-09-08 2009-09-08 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207170A JP2011060900A (ja) 2009-09-08 2009-09-08 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Publications (1)

Publication Number Publication Date
JP2011060900A true JP2011060900A (ja) 2011-03-24

Family

ID=43948224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207170A Pending JP2011060900A (ja) 2009-09-08 2009-09-08 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Country Status (1)

Country Link
JP (1) JP2011060900A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264882A (ja) * 1995-03-24 1996-10-11 Fujitsu Ltd 半導体レーザの製造方法
JPH09295890A (ja) * 1996-04-26 1997-11-18 Mitsubishi Chem Corp 半導体製造装置および半導体製造方法
JP2000232238A (ja) * 1999-02-09 2000-08-22 Pioneer Electronic Corp 窒化物半導体発光素子及びその製造方法
JP2007150076A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2007214257A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2007227671A (ja) * 2006-02-23 2007-09-06 Rohm Co Ltd 発光素子
WO2007121270A1 (en) * 2006-04-14 2007-10-25 Applied Materials, Inc. Epitaxial growth of iii-nitride compound semiconductors structures
JP2008091470A (ja) * 2006-09-29 2008-04-17 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008226868A (ja) * 2007-03-08 2008-09-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体
JP2008539585A (ja) * 2005-04-29 2008-11-13 クリー インコーポレイテッド 開いたピット中に延びる能動層を有する発光デバイス及びその製造方法
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264882A (ja) * 1995-03-24 1996-10-11 Fujitsu Ltd 半導体レーザの製造方法
JPH09295890A (ja) * 1996-04-26 1997-11-18 Mitsubishi Chem Corp 半導体製造装置および半導体製造方法
JP2000232238A (ja) * 1999-02-09 2000-08-22 Pioneer Electronic Corp 窒化物半導体発光素子及びその製造方法
JP2008539585A (ja) * 2005-04-29 2008-11-13 クリー インコーポレイテッド 開いたピット中に延びる能動層を有する発光デバイス及びその製造方法
JP2007150076A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2007214257A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 半導体発光素子およびその製造方法
JP2007227671A (ja) * 2006-02-23 2007-09-06 Rohm Co Ltd 発光素子
WO2007121270A1 (en) * 2006-04-14 2007-10-25 Applied Materials, Inc. Epitaxial growth of iii-nitride compound semiconductors structures
JP2008091470A (ja) * 2006-09-29 2008-04-17 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2008226868A (ja) * 2007-03-08 2008-09-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体

Similar Documents

Publication Publication Date Title
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
TWI447958B (zh) 半導體發光元件之製造方法及燈、電子機器、及機械裝置
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP5648510B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5353802B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP5601281B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP5246079B2 (ja) 半導体素子の製造方法
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5429196B2 (ja) 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5636693B2 (ja) 半導体素子の製造方法
JP5353827B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2012028495A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2012138465A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子、ランプ、電子機器、機械装置
JP5648446B2 (ja) 半導体発光素子の製造方法
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5477084B2 (ja) 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131015