JP5353802B2 - 半導体発光素子の製造方法およびランプ、電子機器、機械装置 - Google Patents

半導体発光素子の製造方法およびランプ、電子機器、機械装置 Download PDF

Info

Publication number
JP5353802B2
JP5353802B2 JP2010091395A JP2010091395A JP5353802B2 JP 5353802 B2 JP5353802 B2 JP 5353802B2 JP 2010091395 A JP2010091395 A JP 2010091395A JP 2010091395 A JP2010091395 A JP 2010091395A JP 5353802 B2 JP5353802 B2 JP 5353802B2
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
light emitting
semiconductor layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010091395A
Other languages
English (en)
Other versions
JP2011222812A (ja
Inventor
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010091395A priority Critical patent/JP5353802B2/ja
Publication of JP2011222812A publication Critical patent/JP2011222812A/ja
Application granted granted Critical
Publication of JP5353802B2 publication Critical patent/JP5353802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Devices (AREA)

Description

本発明は、発光ダイオード（ＬＥＤ）構造を有し、特に、発光波長が３６０〜４２０ｎｍの発光を呈する半導体発光素子（ＩＩＩ族窒化物半導体発光素子）の製造方法およびランプ、電子機器、機械装置に関する。
従来より、発光ダイオードなどに用いられる半導体発光素子として、基板上にｎ型半導体層と発光層とｐ型半導体層とを順次積層してなるものが知られている。このような半導体発光素子を製造する方法としては、サファイア単結晶などからなる基板上に、有機金属化学気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法）によってｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する方法が知られている。
また、近年においては、各分野で様々な発光色の半導体発光素子が必要とされている。このような半導体発光素子の一つとして、発光波長が３９０〜４２０ｎｍの発光を呈するものが知られている。このような半導体発光素子と、その発光により励起される蛍光体とを用いることにより、白色の光を発光させることができる。(特許文献１)。この半導体発光素子の発光は、人の視感度が低いため、半導体発光素子の発光強度や発光波長が変動しても色調がほとんど変化しないように感じられる。
また、３９０〜４２０ｎｍの波長の光は、蛍光体を分散する樹脂などの装置構成部品を損傷しにくい。また、一般に紫外光は人体にさまざまな有害な影響を与えるが、この半導体発光素子は３９０ｎｍ以上の波長の光を発するため、励起光が漏れても有害な影響は生じない。また、このような３９０〜４２０ｎｍの波長の光で励起され発光する蛍光体の材料としては、様々な酸化物や硫化物が用いられている。
また、最近は半導体発光素子の発光出力を向上させるために、半導体発光素子に大電流が印加される場合が多くなってきており、このような条件にも耐え得る発光特性の優れた半導体発光素子が求められていた。
特開2002-171000号公報
しかし、このような発光波長４２０ｎｍ以下の発光素子では、ＧａＩｎＮからなる発光層のＩｎ組成比が低いので、発光層の結晶性により出力が大きな影響を受ける。また、Ｐクラッド層にアルミニウム(Ａｌ)が高濃度で含有されるため、Ｐクラッド層の結晶性が不十分となりやすく、得られた半導体発光素子の出力が不十分となる場合があった。
本発明は上記課題に鑑みてなされたものであり、発光層およびＰクラッド層の結晶性に起因する不良が生じにくく、高出力、かつ、低動作電圧の半導体発光素子の製造方法を提供することを課題とする。
上記の目的を達成するために、本発明は以下の手段を提供する。
〔１〕 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、第二有機金属化学気相成長装置において前記第一ｎ型半導体層上に、前記第一ｎ型半導体層の再成長層と、第二ｎ型半導体層と、障壁層およびＧａ１−ｘＩｎｘＮ（０＜ｘ＜０．２）なる組成の井戸層からなる発光層と、Ａｌ１−ｙＧａｙＮ（０．１＜ｙ＜０．５）なる組成のｐクラッド層およびｐコンタクト層からなるｐ型半導体層と、を順次積層する第二工程とを具備し、前記第二工程において前記再成長層を基板温度７００℃〜１２００℃で形成し、前記ｐクラッド層を基板温度８００℃〜１２００℃で形成することを特徴とする半導体発光素子の製造方法。
〔２〕 前記ｐコンタクト層を基板温度８００℃〜１２００℃で形成することを特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕 前記再成長層を５μｍ以下の膜厚で形成することを特徴とする〔１〕または〔２〕に記載の半導体発光素子の製造方法。
〔４〕 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、第二有機金属化学気相成長装置において前記第一ｎ型半導体層上に、前記第一ｎ型半導体層の再成長層と、第二ｎ型半導体層と、障壁層およびＧａ１−ｘＩｎｘＮ（０＜ｘ＜０．２）なる組成の井戸層からなる発光層と、Ａｌ１−ｙＧａｙＮ（０．１＜ｙ＜０．５）なる組成のｐクラッド層およびｐコンタクト層からなるｐ型半導体層と、を順次積層する第二工程とを具備し、発光波長が３６０〜４２０ｎｍの範囲であることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
〔５〕 基板上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなり、前記ｎ型半導体層、発光層及びｐ型半導体層がそれぞれＩＩＩ族窒化物半導体から構成されてなる半導体発光素子において、前記ｎ型半導体層を構成するｎコンタクト層又はｎクラッド層が、複数の有機金属化学気相成長装置で成長され、前記発光層は、障壁層およびＧａ１−ｙＩｎｙＮ（０＜ｙ＜０．２０）なる組成の井戸層が交互に複数積層された多重量子井戸構造からなることを特徴とする半導体発光素子。
〔６〕 前記発光層からの発光光の発光波長が３６０〜４２０ｎｍの範囲であることを特徴とする〔５〕に記載の半導体発光素子。
〔７〕 〔１〕乃至〔４〕のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子又は〔５〕又は〔６〕に記載の半導体発光素子を備えることを特徴とするランプ。
〔８〕 〔７〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔９〕 〔８〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
本発明の半導体発光素子の製造方法によれば、第一ｎ型半導体層と再成長層の形成の間に冷却工程が存在する。この冷却工程の間に第一ｎ型半導体層中の歪みが緩和され、第一ｎ型半導体層のａ軸の格子定数が大きくなる。そのため、この層の上に積層される発光層のａ軸の格子定数も大きくなり、発光層の格子歪みが低減するので、発光効率を向上させることが可能である。
また、発光層の結晶性が高まることにより、Ｐクラッド層を高温で形成しても、発光層からの過剰なインジウムの昇華を防ぐことができるとともに、凹凸やピット（孔）の発生を防ぐことが可能となる。また、高温で形成することにより、高い結晶性のＰクラッド層やＰコンタクト層を形成することが可能となる。更に、一台の有機金属化学気相装置によって連続成長させる場合と比較して、Ｐクラッド層の成長温度範囲が、広くなる効果も見出した。
このように、高い結晶性の発光層、Ｐクラッド層およびＰコンタクト層を形成することができるため、半導体発光素子の発光出力の向上、動作電圧の低減を実現することが可能となる。また、半導体層の凹凸やピットの発生が防がれるため、半導体発光素子の不良が防がれるとともに、高い信頼性を得ることが可能となる。
図１は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。 図２は、図１に示す半導体発光素子を製造する工程を説明するための断面模式図である。 図３は、図１に示した半導体発光素子を備えるランプの一例を示した断面模式図である。
以下、本発明の半導体発光素子１について、図１を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図１は、本発明の半導体発光素子１の一例を示した断面模式図である。
図１に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７と、から概略構成されている。
積層半導体層２０は、基板１１側から、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。図１に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面２０ａには、ｎ型電極１７が積層されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
本実施形態の半導体発光素子１は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層２０を構成する発光層１３から発光を発せられるようになっており、発光層１３からの光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の発光素子である。なお、本発明の半導体発光素子は、フリップチップ型の発光素子であってもよい。
以下、それぞれの構成について詳細に説明する。
（基板１１）
基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
（バッファ層２１）
バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層２１の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
バッファ層２１は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものがより好ましい。
バッファ層２１は、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層２１の膜厚が０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の膜厚が０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する。
バッファ層２１は、多結晶構造又は単結晶構造を有するものとすることができる。このような多結晶構造又は単結晶構造を有するバッファ層２１を基板１１上にＭＯＣＶＤ法またはスパッタ法にて成膜した場合、バッファ層２１のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
（下地層２２）
下地層２２としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため好ましい。
下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。また、下地層２２の膜厚は１０μｍ以下が好ましい。
下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、下地層２２にアクセプター不純物あるいはドナー不純物を添加することができる。
『積層半導体層２０』
＜ｎ型半導体層１２＞
ｎ型半導体層１２はさらに、ｎコンタクト層１２ａ（第一ｎ型半導体層１２ｃおよび再成長層１２ｄ）と、ｎクラッド層１２ｂ（第二ｎ型半導体層）とから構成されている。以下、それぞれの構成についてその詳細を説明する。
（ｎコンタクト層１２ａ）
ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層であり、後述する第一工程において形成された第一ｎ型半導体層１２ｃと、後述する第二工程において形成された、第一ｎ型半導体層１２ｃの再成長層１２ｄとから構成されている。なお、これら第一ｎ型半導体層１２ｃと再成長層１２ｄは、同一の材料からなることが好ましい。また、本実施形態においては、図１に示すように、ｎ型電極１７を設けるための露出面２０ａが、第一ｎ型半導体層１２ｃに形成されている。この露出面２０ａの形成箇所は第一ｎ型半導体層１２ｃに限られず、再成長層１２ｄに形成されていてもよい。
ｎコンタクト層１２ａは、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましく、ｎ型不純物（ドーパント）がドープされている。ｎコンタクト層１２ａにｎ型不純物が１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有されている場合、ｎ型電極１７との良好なオーミック接触の維持の点で好ましい。ｎコンタクト層１２ａに用いられるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ、Ｓｎ等が挙げられ、ＳｉおよびＧｅが好ましく、Ｓｉが最も好ましい。
ｎコンタクト層１２ａを構成する第一ｎ型半導体層１２ｃの膜厚は、０．５〜５μｍであることが好ましく、２μｍ〜４μｍの範囲であることがより好ましい。第一ｎ型半導体層１２ｃの膜厚が上記範囲内であると、半導体の結晶性が良好に維持される。
また、再成長層１２ｄの膜厚は、５μｍ以下であることが好ましく、０．２μｍ〜３μｍであることがより好ましい。再成長層１２ｄの膜厚が０．２μｍ〜３μｍであると、ｎコンタクト層１２ａを形成している途中の段階でｎコンタクト層１２ａの成長を中断し、成長室内から取り出して別の装置の成長室に移動し、その後ｎコンタクト層１２ａの成長を再開したことによるｎコンタクト層１２ａの結晶性の向上が大きく、半導体発光素子の出力を向上させる効果がより顕著となる。
ここで、再成長層１２ｄの膜厚が５μｍを超えると、第二有機金属化学気相成長装置の成長室内にドーパントや堆積物が多く残される。そのため、ｐ型半導体層１４を形成する際に第二有機金属化学気相成長装置を用いると、それらドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。また、再成長層１２ｄの成長時間が長くなるため、生産性が低下する。
本実施形態においては、結晶性の高い再成長層１２ｄが設けられていることにより、ｎクラッド層１２ｂおよび発光層１３の結晶性は、より一層良好なものとなる。そのため、発光層１３の凹凸やピット（孔）の発生が防がれる。
（ｎクラッド層１２ｂ（第二ｎ型半導体層））
ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間に設けられている。ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層であり、再成長層１２ｄと発光層１３との結晶格子の不整合を緩和する発光層１３のバッファ層としても機能するものである。ｎクラッド層１２ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能であるが、Ａｌを含んだＡｌＧａＮで形成することが好ましい。なお、本明細書中では、各元素の組成比を省略してＡｌＧａＮ、ＧａＮ、ＧａＩｎＮと記述する場合がある。ｎクラッド層１２ｂをＧａＩｎＮで形成する場合には、発光層１３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１２ｂが単層からなるものである場合、ｎクラッド層１２ｂの膜厚は、５〜５００ｎｍであることが好ましく、より好ましくは５〜１００ｎｍである。また、ｎクラッド層１２ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３であることが好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲である場合、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
本実施形態においては、ｎクラッド層１２ｂは、単層であってもよいが、組成の異なる２つの薄膜層を繰り返し成長させて１０ペア数（２０層）〜４０ペア数（８０層）からなる超格子構造であることが好ましい。ｎクラッド層１２ｂが超格子構造からなるものである場合、薄膜層の積層数が２０層以上であると、再成長層１２ｄと発光層１３との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が８０層を超えると、超格子構造が乱れやすくなる場合もあり、発光層１３に悪影響を来たす恐れが生じる。さらに、ｎクラッド層１２ｂの成膜処理時間が長くなり、生産性が低下する。
また、ｎクラッド層１２ｂを構成する超格子構造は、ＩＩＩ族窒化物半導体からなるｎ側第一層と、該ｎ側第一層と組成が異なる、ＩＩＩ族窒化物半導体からなる膜ｎ側第二層とが積層されたものであることが好ましく、ｎ側第一層とｎ側第二層とが交互に繰返し積層された構造を含むものであることがより好ましい。
ｎクラッド層１２ｂの超格子構造を構成するｎ側第一層およびｎ側第二層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指す）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造とすることができ、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造であることが好ましい。
ｎクラッド層１２ｂを構成するｎ側第一層および／またはｎ側第二層が、Ｉｎを含む窒化ガリウム系化合物半導体からなる超格子構造である場合、そのＩｎ組成比は、発光層のＩｎ組成比よりも小さくすることが好ましい。ｎクラッド層１２ｂを構成するＩｎを含む窒化ガリウム系化合物半導体をＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０＜ｚ≦１、ｘ＋ｙ＋ｚ＝１）とした場合、ｚの値は０．０１〜０．１の範囲であることが好ましく、０．０１〜０．０５の範囲であることがより好ましい。なお、ｚの値が０．０１〜０．０５の範囲において、効果が格段と顕現する。ｚの値が０．１を超えると、半導体発光素子１の逆方向電流が大きくなるため、好ましくない。
また、ｎ側第一層およびｎ側第二層の膜厚は、それぞれ１０ｎｍ以下であることが好ましく、６ｎｍ以下であることがより好ましく、４ｎｍ以下であることがさらに好ましく、それぞれ１ｎｍ〜４ｎｍの範囲であることが最も好ましい。ｎ側第一層およびｎ側第二層がこの範囲内の膜厚で形成されていることにより、結晶欠陥の発生を防ぐことができる。一方、超格子層を形成するｎ側第一層および/またはｎ側第二層の膜厚が１０ｎｍ超であると、結晶欠陥が入りやすくなるため好ましくない。
上記ｎ側第一層およびｎ側第二層は、それぞれドープした構造であってもよく、また、ドープ構造／アンドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎクラッド層１２ｂとして、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造を有する超格子構造を用いた場合には、不純物としてＳｉが好適である。
＜発光層１３＞
発光層１３の構造としては、単一量子井戸構造あるいは多重量子井戸構造等が挙げられる。図１に示すような多重量子井戸構造の井戸層としては、青色発光を呈する構成とする場合には、通常、Ｇａ１−ｙＩｎｙＮ（０．２＜ｙ＜０．４）なる組成のＩＩＩ族窒化物半導体が用いられるが、本発明のような近紫外光を呈する井戸層１３ｂの場合には、Ｇａ１−ｘＩｎｘＮ（０＜ｘ＜０．２）等、インジウムの組成の低いものが用いられる。
また、多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。また、障壁層１３ａは、ｎ型半導体層１２側及びｐ型半導体層１４側に配されるように積層することが好ましい。
また、発光層１３のＩｎ組成比はｎクラッド層１２ｂのそれより大きくすることが好ましい。ｎクラッド層１２ｂのＩｎ組成比を発光層１３より大きくすると、発光層１３から放出された光がｎクラッド層１２ｂに吸収されてしまうため、好ましくない。
（障壁層１３ａ）
障壁層１３ａの膜厚は、２ｎｍ以上３０ｎｍ未満の範囲であることが好ましい。障壁層１３ａの膜厚がこの範囲内であることにより、発光効率やエージング特性の低下および駆動電圧の上昇を防ぐことができる。一方、障壁層１３ａの膜厚が２ｎｍ未満であると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層１３ａの膜厚は２０ｎｍ以下であることがより好ましい。
また、障壁層１３ａは、ＧａＮやＩｎＧａＮのほか、井戸層１３ｂとのバンドギャップエネルギー差を確保するためにＡｌを添加したＡｌＧａＮやＡｌＧａＩｎＮで形成することができる。中でも、バンドギャップが大きいＧａＮまたはＡｌＧａＮが好適である。
（井戸層１３ｂ）
井戸層１３ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、発光出力の点からは、２〜６ｎｍとすることがより好ましい。井戸層１３ｂの膜厚が上記範囲であると、より高い発光出力が得られる。
また、本発明のような多重量子井戸構造の発光層１３の場合は、井戸層１３ｂは上記Ｇａ１−ｘＩｎｘＮ（０＜ｘ＜０．２）からなることが好ましい。
また、井戸層１３ｂには、不純物をドープすることができる。ドーパントとしては、発光強度を増進するものであるＳｉ、Ｇｅを用いることが好ましい。ドープ濃度は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３程度が好適である。ドープ濃度が上記範囲である場合、より発光強度の強いものとなる。
＜ｐ型半導体層１４＞
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねた単層構造であってもよい。
（ｐクラッド層１４ａ）
ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、Ａｌ１−ｙＧａｙＮ（０．１＜ｙ＜０．５）からなるものであることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層１４ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層１４ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３であることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐクラッド層１４ａは、薄膜を複数回積層してなる超格子構造であってもよいし、組成が一定の単層構造であってもよい。
ｐクラッド層１４ａが超格子構造を含むものである場合には、ＩＩＩ族窒化物半導体からなるｐ側第一層と、該ｐ側第一層と組成が異なるＩＩＩ族窒化物半導体からなるｐ側第二層とが積層されたものとすることができる。ｐクラッド層１４ａが超格子構造を含むものである場合、ｐ側第一層とｐ側第二層とが交互に繰返し積層された構造を含んだものであっても良い。
ｐクラッド層１４ａの超格子構造を構成するｐ側第一層およびｐ側第二層は、それぞれ異なる組成、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮのうちの何れの組成であっても良く、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第一層およびｐ側第二層は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
ｐ側第一層およびｐ側第二層の膜厚は、それぞれ１０ｎｍ以下であることが好ましく、６ｎｍ以下であることがより好ましく、４ｎｍ以下であることがさらに好ましく、それぞれ１ｎｍ〜４ｎｍの範囲であることが最も好ましい。超格子層を形成するｐ側第一層とｐ側第二層の膜厚が１０ｎｍ超であると、結晶欠陥が入りやすくなるため好ましくない。
ｐ側第一層およびｐ側第二層は、それぞれドープした構造であっても良く、また、ドープ構造／アンドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造を有する超格子構造を用いた場合には、不純物としてＭｇが好適である。
（ｐコンタクト層１４ｂ）
ｐコンタクト層１４ｂは、正極を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層１４ｂがｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３を５×１０１９〜５×１０２０／ｃｍ３の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇを用いることが好ましい。ｐコンタクト層１４ｂの膜厚は、特に限定されないが、１０〜５００ｎｍであることが好ましく、５０〜２００ｎｍであることがより好ましい。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
＜ｎ型電極１７＞
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくともｐ半導体層１４および発光層１３の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（透光性電極１５）
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極１５の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等があげられる。
また、透光性電極１５の構造は、従来公知の構造を含めて如何なる構造であってもよい。透光性電極１５は、ｐ型半導体層１４のほぼ全面を覆うように形成してもよく、また、隙間を開けて格子状や樹形状に形成してもよい。
（ｐ型ボンディングパッド電極１６）
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
また、ｐ型ボンディングパッド電極１６の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいが、発光の取り出しの妨げになる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径１００μｍの円形程度であることが一般的である。
（保護膜層）
図示しない保護膜層は、必要に応じて透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成される。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制することができる。
保護膜層としては、絶縁性を有し、３００〜５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましく、例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、Ａｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
本実施形態の半導体発光素子１は、再成長層１２ｄが形成されていることにより、結晶性の高い発光層１３が形成されている。そのため、従来の方法よりも高温で発光層１３の直上のｐクラッド層１４ａを形成することができる。これにより高い結晶性のＰクラッド層１４ａが形成されるため、半導体発光素子の発光出力の向上を実現することが可能となる。また、半導体発光素子の不良を防ぐとともに、高い信頼性を得ることが可能となる。
以下、半導体発光素子１の製造方法について、図面を適宜参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図１に示す半導体発光素子１の製造方法は、まず、図２に示す積層半導体層２０を製造する。積層半導体層２０の製造方法は、基板１１上に第一ｎ型半導体層１２ｃを積層する第一工程と、第一ｎ型半導体層１２ｃ上に第一ｎ型半導体層１２ｃの再成長層１２ｄとｎクラッド層１２ｂ（第二ｎ型半導体層）と発光層１３とｐ型半導体層１４とを順次積層する第二工程と、から概略構成されている。以下、図２を用いて各工程について詳細に説明する。
＜第一工程＞
はじめに、サファイア等からなる基板１１を用意する。
次に、基板１１を第一ＭＯＣＶＤ装置（第一有機金属化学気相成長装置）の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１と、下地層２２を順次積層する。また、バッファ層２１をスパッタ法によって形成して、その後基板１１を第一ＭＯＣＶＤ装置の成長室内に移して下地層２２を形成してもよい。
（第一ｎ型半導体層１２ｃ積層工程）
次いで下地層２２上に、ｎコンタクト層１２ａの一部を構成する第一ｎ型半導体層１２ｃを積層する。このとき、第一ｎ型半導体層１２ｃの膜厚は０．５〜５μｍとすることが好ましく、２μｍ〜４μｍとすることが特に好ましい。上記範囲内で形成することにより、半導体の結晶性を良好に維持できるためである。
また、第一ｎ型半導体層１２ｃを成長させる際には、水素雰囲気で、基板１１の温度を９００℃〜１２００℃の範囲とすることが好ましい。
また、第一ｎ型半導体層１２ｃを成長させる原料としては、トリメチルガリウム（ＴＭＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料とを用いる。ＭＯＣＶＤ装置の成長室内の圧力は１５〜８０ｋＰａとすることが好ましく、１５〜６０ｋＰａとすることがより好ましい。キャリアガスは水素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
ＩＩＩ族金属の有機金属原料の供給を止め、第一ｎ型半導体層１２ｃの成長を停止する。その後、成長温度から７５０℃まで６０℃／分以下の速度で降温する。その間にアンモニアとキャリアガスの水素の供給量を徐々に減少させ、７５０℃に到達した時点で、双方の供給量をゼロにする。一方、窒素ガスを徐々に供給して成長室内の圧力を１５〜８０ｋＰａに保つ。キャリアガスとして、水素ガスと窒素ガスとの混合ガスを使用した場合は、窒素ガスの供給量を徐々に増加させ、成長室内の圧力を１５〜８０ｋＰａに保つようにする。その後、ヒーターパワーを切り、冷却して、第一有機金属化学気相成長装置（第一ＭＯＣＶＤ装置）の成長室内から第一ｎ型半導体層１２ｃの形成された基板１１を取り出す。
成長温度から７５０℃までの冷却速度を制御することで、冷却中に基板１１に温度分布が生じて半導体層にストレスが発生するのを防止することが出来る。また、キャリアガスを水素ガスから窒素ガスに切り替えることによって、第一ｎ型半導体層１２ｃの表面が昇華し結晶性が低下するのを防止できる。
＜第二工程＞
第二工程はさらに、第一ｎ型半導体層１２ｃ上に第一ｎ型半導体層１２ｃの再成長層１２ｄを形成する工程と、ｎクラッド層１２ｂ（第二ｎ型半導体層）を形成する工程と、発光層１３を形成する工程と、ｐ型半導体層１４を形成する工程と、から構成されている。以下、それぞれの工程について詳細を説明する。
（再成長層１２ｄ形成工程）
まず、第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を第二有機金属化学気相成長装置（第二ＭＯＣＶＤ装置）の成長室内に設置する。次いで、ＭＯＣＶＤ法によって第一ｎ型半導体層１２ｃ上に、ｎコンタクト層１２ａの再成長層１２ｄを形成する。
本実施形態においては、第二のＭＯＣＶＤ装置にセットする前に、表面の清浄化処理、例えば、酸、アルカリ、有機溶剤などの洗浄を行うことが好ましい。再成長層１２ｄを形成する前に、第一ｎ型半導体層１２ｃまでの各層の形成された基板１１を、窒素とアンモニアを含む雰囲気で熱処理温度５００℃〜１０００℃、好ましくは９００℃〜９５０℃の熱処理（サーマルクリーニング）を行うことが好ましい。熱処理の雰囲気は、窒素とアンモニアを含む雰囲気に代えて、例えば、窒素のみの雰囲気としてもよい。なお、水素のみの雰囲気では第一ｎ型半導体層１２ｃが昇華し、結晶性の悪化を招くため好ましくない。また、このときのＭＯＣＶＤ装置の成長室内の圧力は５０〜１００ｋＰａとすることが好ましく、７５〜９５ｋＰａとすることがより好ましい。成長室内の圧力が上記範囲である場合、第一ｎ型半導体層１２ｃが昇華するのを防止することが出来る。
このような熱処理を行った場合、第一工程終了後に、ｎコンタクト層１２ａの第一ｎ型半導体層１２ｃまでの各層の形成された基板１１が第一ＭＯＣＶＤ装置の成長室内から取り出されることによって、第一ｎ型半導体層１２ｃの表面が汚染されたとしても、再成長層１２ｄを形成する前に汚染物質を除去することができる。その結果、再成長層１２ｄの結晶性が向上して、再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性がより一層良好なものとなる。
なお、第一ｎ型半導体層１２ｃの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがあり、半導体発光素子１の信頼性が低下する。
また、本実施形態における再成長層１２ｄの成長条件としては、キャリアガスを水素にして、基板１１の温度を７００℃〜１２００℃の範囲とすることが好ましい。再成長層１２ｄの成長温度をこの範囲内とすることにより、再成長層１２ｄの結晶性が良好なものとなる。良好な結晶性を反映して、連続成長に比較し、広範囲の温度を選択できる。また、第一ｎ型半導体層１２ｃが昇華するのを防止するために、熱処理の雰囲気の窒素ガスは再成長層１２ｄを形成する直前に水素ガスに置換することが好ましい。
再成長層１２ｄを成長させるときの基板１１の温度が７００℃未満である場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがある。また、再成長層１２ｄを成長させるときの基板１１の温度が１２００℃を超えると、再成長層１２ｄの表面平坦性が悪化するため、半導体発光素子１の出力が不十分となる恐れがあり好ましくない。
このような条件で再成長層１２ｄを形成することにより、再成長層１２ｄ上に結晶性の良好なｎクラッド層１２を形成することができる。また、それにより、結晶性の良好な発光層１３を形成することができる。そのため、発光層１３での凹凸やピット（孔）の発生を防ぐことができるとともに、大電流が印加されることにより高い発光出力が得られる半導体発光素子１が得られる。
（ｎクラッド層１２ｂ（第二ｎ型半導体層）形成工程）
次いで、再成長層１２ｄ上にｎクラッド層１２ｂを形成する。
まず始めに、膜厚１０ｎｍ以下のＩＩＩ族窒化物半導体からなるｎ側第一層と、ｎ側第一層と組成が異なる、ＩＩＩ族窒化物半導体からなる膜厚１０ｎｍ以下のｎ側第二層とを交互に１０ペア数（２０層）〜４０ペア数（８０層）繰返し積層する。
（発光層１３形成工程）
次いで、多重量子井戸構造の発光層１３を形成する。まず、障壁層１３ａと井戸層１３ｂとを交互に繰返し積層する。このとき、障壁層１３ａは、ｎ型半導体層１２側及びｐ型半導体層１４側に配されるように積層することが好ましい。このとき、井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜設定することができる。
また、発光層１３の成長温度（基板温度）は７５０℃〜１０００℃であることが好ましく、７５０℃〜９３０℃であることがより好ましい。基板温度が７５０℃未満であると発光層１３の形成速度が低くなり、作業効率が低下する。また、基板温度が１０００℃を超えると、井戸層１３ｂ中のインジウムが過剰に昇華するため、表面の平坦性が悪化する。
本実施形態においては、結晶性の良好な再成長層１２ｄが形成されているため、結晶性の高い発光層１３を形成することができる。
なお、このとき、キャリアガスとしては窒素ガスを用いることができる。
以上により、障壁層１３ａと、Ｇａ１−ｘＩｎｘＮ（０＜ｘ＜０．２）なる組成の井戸層１３ｂを成長させる。これにより発光層１３が形成される。
（ｐ型半導体層１４形成工程）
ｐ型半導体層１４の形成は、ｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１０ｎｍ以下のＩＩＩ族窒化物半導体からなるｐ側第一層と、ｐ側第一層と組成が異なる膜厚１０ｎｍ以下のＩＩＩ族窒化物半導体からなるｐ側第二層とを交互に繰返し積層すればよい。
また、ｐクラッド層１４ａの成長温度（基板温度）は８００℃〜１２００とすることが好ましい。基板温度がこの範囲内であることにより、結晶性の高いｐクラッド層１４ａを形成することができる。一方、基板温度が８００℃未満であると、ｐクラッド層１４ａの結晶性が不十分となり好ましくない。また、基板温度が１２００℃を越えると、井戸層１３ｂのインジウムが昇華し、表面の平坦性が悪化するため好ましくない。
本実施形態においては、結晶性の良好な再成長層１２ｄが形成されているため、結晶性の高い発光層１３が形成されている。そのため、従来の製造方法よりも高い温度でｐクラッド層１４ａを成長させても、発光層１３の凹凸やピット（孔）の発生を防ぐことができる。そのため、ｐクラッド層１４ａを従来の製造方法よりも高い温度で成長させることができ、結晶性の良好なｐクラッド層１４ａを形成することができる。
また、ｐコンタクト層１４ｂの成長温度（基板温度）は８００℃〜１２００℃とすることが好ましい。基板温度が８００℃未満であると、ｐコンタクト層１４ｂの結晶性が不十分となる。また、基板温度が１２００℃を超えると、井戸層１３ｂのインジウムが昇華し、表面の平坦性が悪化するため好ましくない。
本実施形態においては、結晶性の高い発光層１３が形成されているため、従来の製造方法よりも高い温度でｐコンタクト層１４ｂを成長させても、発光層１３の凹凸やピット（孔）の発生を防ぐことができる。そのため、ｐコンタクト層１４ｂを従来の製造方法よりも高い温度で成長させることができ、結晶性の良好なｐコンタクト層１４ｂを形成することができる。
以上のようにして、図２に示す積層半導体層２０が製造される。
その後、積層半導体層２０のｐ型半導体層１４上に透光性電極１５を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透光性電極１５を除去する。
続いて、例えばフォトリソグラフィーの手法によりパターニングを行い、所定の領域の積層半導体層２０の一部をエッチングする。これによりｎコンタクト層１２ａの第一ｎ型半導体層１２ｃの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａが形成される。次いで、その露出面２０ａ上にｎ型電極１７を形成する。
その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
以上のようにして、図１に示す半導体発光素子１が製造される。
本実施形態の半導体発光素子１の製造方法によれば、第一ｎ型半導体層１２ｃ上に、第一ｎ型半導体層１２ｃ上の再成長層１２ｄを高い結晶性で形成することにより、結晶性の高い発光層１３を形成することができる。そのため、ｐクラッド層１４ａを高温で形成しても、発光層１３からの過剰なインジウムの昇華を防ぐことができるとともに、凹凸やピット（孔）の発生を防ぐことが可能となる。また、本実施形態の半導体発光素子１の井戸層１３ｂは、青色発光を呈する構成の半導体発光素子１と比べ、インジウムの含有量が少ない。そのため、本実施形態のｐクラッド層１４ａは、従来の方法よりも高温で形成することができる。
これにより、結晶性の良好なｐクラッド層１４ａを形成することができるため、半導体発光素子１の発光出力向上を実現することが可能となる。また、発光層１３の凹凸やピット（孔）の発生を防ぐことができるため、半導体発光素子１の不良が防がれるとともに、高い信頼性を得ることが可能となる。
以上により、逆方向電流（ＩＲ）が十分に低く、発光出力（Ｐｏ）の高い半導体発光素子１を形成することができる。また、半導体発光素子１の不良を防ぐことができるため、高い信頼性を得ることが可能となる。
＜ランプ＞
本実施形態のランプは、本発明の半導体発光素子１を備えるものであり、上記の半導体発光素子１と蛍光体とを組み合わせてなるものである。本実施形態のランプは、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプにおいては、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
図３は、図１に示した半導体発光素子１を備えるランプの一例を示した断面模式図である。図３に示すランプ３は、砲弾型のものであり、図１に示す半導体発光素子１が用いられている。図３に示すように、半導体発光素子１のｐ型ボンディングパッド電極１６がワイヤー３３で２本のフレーム３１、３２の内の一方（図３ではフレーム３１）に接続され、半導体発光素子１のｎ型電極１７（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接続されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプ３は、上記の半導体発光素子１が用いられてなるものであるので、高い発光出力が得られるものとなる。
また、本実施形態のランプ３を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、高い発光出力が得られる半導体発光素子１を具備した優れた製品を提供することができるため、好ましい。
以下に本発明の半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこの実施例にのみ限定されるものではない。
（実施例１）
以下に示す方法により、図１に示す半導体発光素子１を製造した。
実施例１の半導体発光素子１では、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層２１、厚さ５μｍのアンドープＧａＮからなる下地層２２、厚さ３μｍのＳｉドープｎ型ＧａＮからなる第一ｎ型半導体層１２ｃと、膜厚１μｍのｎ型ＧａＮからなる再成長層１２ｄとからなる厚さ３μｍのｎコンタクト層１２ａ、ＧａＩｎＮからなる厚さ２ｎｍのｎ側第一層と、ＧａＮからなる厚さ２ｎｍのｎ側第二層とからなる薄膜層を２０層（ペア数）繰り返し成長させてなる厚さ８０ｎｍのｎクラッド層１２ｂ、厚さ６ｎｍのＳｉドープＧａＮ障壁層１３ａおよび厚さ３ｎｍのＧａ０．９７Ｉｎ０．０３Ｎからなる井戸層１３ｂを６回積層し、最後に障壁層１３ａを設けた多重量子井戸構造の厚さ６０ｎｍの発光層１３、厚さ１７．５ｎｍのＭｇドープ単層Ａｌ０．０７Ｇａ０．９３Ｎからなるｐクラッド層１４ａ、厚さ１６５ｎｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂと、を順に積層した。
なお、実施例１の半導体発光素子１では、バッファ層２１、下地層２２、第一ｎ型半導体層１２ｃは、第一有機金属化学気相成長装置（第一ＭＯＣＶＤ装置）を用いて積層（第一工程）し、再成長層１２ｄ、ｎクラッド層１２ｂ、発光層１３、ｐクラッド層１４ａ、ｐコンタクト層１４ｂは、第二有機金属化学気相成長装置（第二ＭＯＣＶＤ装置）を用いて積層（第二工程）した。また、第一ｎ型半導体層１２ｃ、再成長層１２ｄおよびｐクラッド層１４ａは、以下に示す成長条件で形成した。
「第一ｎ型半導体層１２ｃの成長条件」
第一ｎ型半導体層１２ｃは、トリメチルガリウム（ＴＭＧ）のIII族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料を用いて下地層２２の上に成長させた。また、ｎ型ドーピングにはモノシラン（ＳｉＨ４）を用いた。
基板１１の温度を１０７５℃、アンモニアの供給量を５０ｓｌｍとし、キャリアガスとして水素１５０ｓｌｍと窒素７０ｓｌｍを供給し、圧力は２０ｋＰａとした。
トリメチルガリウムの供給を停止し、第一ｎ型半導体層１２ｃの成長を終了させた後、６分で基板１１の温度を７５０℃まで下げた（冷却速度５４℃／分）。各ガスの供給量を徐々に変化させ、６分後にアンモニアと水素の供給量をゼロに、窒素の供給量を９０ｓｌｍにした。また、成長室内の圧力を３３ｋＰａに上昇させた。
「再成長層１２ｄの成長条件」
室温から５００℃まで昇温する間は、窒素ガス９５ｋＰａの雰囲気とし、５００℃から９００℃まで昇温する間は、窒素ガスとアンモニアの混合雰囲気とした。９５０℃で１０分間のサーマルクリーニングを実施した後、１１００℃まで昇温し成長室内の圧力を４０ｋＰａに下げた。その後キャリアガスを水素に切り替えアンモニアを供給した。温度が安定したらトリメチルガリウムとモノシランを供給し、再成長層１２ｄを成長させた。
これにより、膜厚１μｍの再成長層１２ｄが形成された。
「ｐクラッド層１４ａの成長条件」
ｐクラッド層１４ａは、炉内へＴＭＧ（トリメチルガリウム）とＴＭＡ（トリメチルアルミニウム）を供給することにより、アンドープのＡｌ０．０７Ｇａ０．９３Ｎからなる層を２.５ｎｍの膜厚で成膜した。次いで、インターバルを取らずに、ＴＭＡのバルブを閉じてＣｐ２Ｍｇのバルブを開け、ＭｇをドープしたＧａＮの層を２．５ｎｍの膜厚で成膜した
以上のような操作を５回繰り返し、最後にアンドープＡｌ０．０７Ｇａ０．９３Ｎの層を形成することにより、超格子構造よりなるｐクラッド層１４ａを形成した。
また、ｐクラッド層１４ａを成長させる際の基板温度は１０５０℃とした。これにより、膜厚約３３ｎｍのｐクラッド層１４ａが形成された。これにより、６層のノンドープのＡｌ０．０７Ｇａ０．９３Ｎと５層のＭｇをドープしたＧａＮよりなる超格子構造が形成された。
その後、ｐクラッド層１４ａ上に、膜厚１７０ｎｍのＭｇドープＧａＮからなるｐコンタクト層１４ｂを形成した。ｐコンタクト層１４ｂを成長させる際の基板温度は、ｐクラッド層１４ａの成長温度と同じとした。
その後、ｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を一般に知られたフォトリソグラフィの手法により形成した。
次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの露出面２０ａを形成し、その上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。その後、基板１１を分割（チップ化）して、図１に示す実施例１の半導体発光素子１を得た。
このようにして得られた実施例１の半導体発光素子１において、その特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Ｐｏ＝２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．３μＡであった。
（実施例２）
再成長層１２ｄ成長時の基板温度を１１５０℃、ｐクラッド層１４ａ成長時の基板温度を１１００℃に替えた以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１Ｖ、発光出力Ｐｏ＝２１ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．５μＡであった。
（実施例３）
再成長層１２ｄ成長時の基板温度を１０００℃、ｐクラッド層１４ａ成長時の基板温度を１０００℃に替えた以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Ｐｏ２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．２μＡであった。
（実施例４）
再成長層１２ｄ成長時の基板温度を７００℃、ｐクラッド層１４ａ成長時の基板温度を１０５０℃に替えた以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．２Ｖ、発光出力Ｐｏ＝２０ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（実施例５）
再成長層１２ｄ成長時の基板温度を１１００℃、ｐクラッド層１４ａ成長時の基板温度を８００℃に替えた以外は、実施例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．３Ｖ、発光出力Ｐｏ＝１８ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１μＡであった。
（比較例１）
バッファ層２１、下地層２２、第一ｎ型半導体層１２ｃ、ｎクラッド層１２ｂ、発光層１３、ｐクラッド層１４ａ、ｐコンタクト層１４ｂを第一有機金属化学気相成長装置（第一ＭＯＣＶＤ装置）を用いて積層した。比較例１においては、第二有機金属化学気相成長装置（第二ＭＯＣＶＤ装置）を用いず、全て第一有機金属化学気相成長装置により成膜を行った。
第一ｎ型半導体層１２ｃ成長時の基板温度を１１００℃、ｐクラッド層１４ａ成長時の基板温度を１０５０℃とし、全て第一有機金属化学気相成長装置で連続的に成長させた。半導体発光素子１としての特性は、順方向電圧Ｖf＝３．７Ｖ、発光出力Ｐｏ＝１０ｍＷ、逆方向電流IR（＠２０Ｖ）＝５．０μＡであった。
（比較例２）
ｐクラッド層１４ａ成長時の基板温度を８００℃に替えた以外は、比較例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．９Ｖ、発光出力Ｐｏ＝５ｍＷ、逆方向電流IR（＠２０Ｖ）＝８．０μＡであった。
（比較例３）
第一ｎ型半導体層１２ｃ成長時の基板温度を７００℃に替えた以外は、比較例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．６Ｖ、発光出力Ｐｏ＝８ｍＷ、逆方向電流IR（＠２０Ｖ）＝２．５μＡであった。
（比較例４）
第一ｎ型半導体層１２ｃ成長時の基板温度を８００℃、ｐクラッド層１４ａ成長時の基板温度を８００℃に替えた以外は、比較例１と同様な操作を行い、半導体発光素子１としての特性は、順方向電圧Ｖf＝４．２Ｖ、逆方向電流IR（＠２０Ｖ）＝１０μＡであり、発光は観測されなかった。
このようにして得られた実施例１〜比較例１の半導体発光素子１について、プローブ
針による通電で電流印加値２０ｍＡにおける順方向電圧（Ｖ）を測定した。また、ＴＯ−１８缶パッケージに実装し、テスターによって印加電流０〜１００ｍＡの範囲における発光出力（Ｐｏ）を測定した。また、逆方向に２０Ｖの電圧を印加した時の素子に流れる電流（逆方向電流ＩＲ）を測定した。これらの結果を表１に示す。
Figure 0005353802
また、表１に示すように、実施例１の半導体発光素子は、比較例１の半導体発光素子と比べて発光出力（Ｐｏ）が高く、高輝度で低消費電力であった。
以上により、実施例１の半導体発光素子１は、効果的に発光出力を向上させることができ、比較例１の半導体発光素子１と比較して、高い発光出力が得られることが確認できた。
１…半導体発光素子、３…ランプ、１２…ｎ型半導体層、１２ａ…ｎコンタクト層、１２ｂ…ｎクラッド層（第二ｎ型半導体層）、１２ｃ…第一工程成長層（第一ｎ型半導体層）、１２ｄ…再成長層、１３…発光層、１４…ｐ型半導体層

Claims (9)

  1. 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、
    第二有機金属化学気相成長装置において前記第一ｎ型半導体層上に、前記第一ｎ型半導体層の再成長層と、第二ｎ型半導体層と、障壁層およびＧａ１−ｘＩｎｘＮ（０＜ｘ＜０．２）なる組成の井戸層からなる発光層と、Ａｌ１−ｙＧａｙＮ（０．１＜ｙ＜０．５）なる組成のｐクラッド層およびｐコンタクト層からなるｐ型半導体層と、を順次積層する第二工程とを具備し、
    前記第二工程において前記再成長層を基板温度７００℃〜１２００℃で形成し、前記ｐクラッド層を基板温度８００℃〜１２００℃で形成することを特徴とする半導体発光素子の製造方法。
  2. 前記ｐコンタクト層を基板温度８００℃〜１２００℃で形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 前記再成長層を５μｍ以下の膜厚で形成することを特徴とする請求項１または請求項２に記載の半導体発光素子の製造方法。
  4. 第一有機金属化学気相成長装置において、基板上に第一ｎ型半導体層を積層する第一工程と、
    第二有機金属化学気相成長装置において前記第一ｎ型半導体層上に、前記第一ｎ型半導体層の再成長層と、第二ｎ型半導体層と、障壁層およびＧａ１−ｘＩｎｘＮ（０＜ｘ＜０．２）なる組成の井戸層からなる発光層と、Ａｌ１−ｙＧａｙＮ（０．１＜ｙ＜０．５）なる組成のｐクラッド層およびｐコンタクト層からなるｐ型半導体層と、を順次積層する第二工程とを具備し、
    発光波長が３６０〜４２０ｎｍの範囲であることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  5. 基板上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなり、前記ｎ型半導体層、発光層及びｐ型半導体層がそれぞれＩＩＩ族窒化物半導体から構成されてなる半導体発光素子において、
    前記ｎ型半導体層を構成するｎコンタクト層又はｎクラッド層が、複数の有機金属化学気相成長装置で成長され、
    前記発光層は、障壁層およびＧａ１−ｙＩｎｙＮ（０＜ｙ＜０．２０）なる組成の井戸層が交互に複数積層された多重量子井戸構造からなることを特徴とする半導体発光素子。
  6. 前記発光層からの発光光の発光波長が３６０〜４２０ｎｍの範囲であることを特徴とする請求項５に記載の半導体発光素子。
  7. 請求項１乃至４のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子又は請求項５又は６に記載の半導体発光素子を備えることを特徴とするランプ。
  8. 請求項７に記載のランプが組み込まれていることを特徴とする電子機器。
  9. 請求項８に記載の電子機器が組み込まれていることを特徴とする機械装置。
JP2010091395A 2010-04-12 2010-04-12 半導体発光素子の製造方法およびランプ、電子機器、機械装置 Active JP5353802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010091395A JP5353802B2 (ja) 2010-04-12 2010-04-12 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010091395A JP5353802B2 (ja) 2010-04-12 2010-04-12 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Publications (2)

Publication Number Publication Date
JP2011222812A JP2011222812A (ja) 2011-11-04
JP5353802B2 true JP5353802B2 (ja) 2013-11-27

Family

ID=45039386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010091395A Active JP5353802B2 (ja) 2010-04-12 2010-04-12 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Country Status (1)

Country Link
JP (1) JP5353802B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008803A (ja) * 2011-06-23 2013-01-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5633056B2 (ja) 2011-12-28 2014-12-03 豊田合成株式会社 半導体発光素子、発光装置
JP5888133B2 (ja) 2012-06-08 2016-03-16 豊田合成株式会社 半導体発光素子、発光装置
JP5998953B2 (ja) 2013-01-25 2016-09-28 豊田合成株式会社 半導体発光素子、半導体発光素子の製造方法
JP2015126134A (ja) * 2013-12-26 2015-07-06 ウシオ電機株式会社 半導体発光素子及びその製造方法
JP7101347B2 (ja) 2019-12-27 2022-07-15 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3433075B2 (ja) * 1997-11-19 2003-08-04 株式会社東芝 窒化物系半導体素子の製造方法
JP2002084000A (ja) * 2000-07-03 2002-03-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004096077A (ja) * 2002-07-08 2004-03-25 Sumitomo Chem Co Ltd 化合物半導体発光素子用エピタキシャル基板及びその製造方法並びに発光素子
JP5255759B2 (ja) * 2005-11-14 2013-08-07 パロ・アルト・リサーチ・センター・インコーポレーテッド 半導体デバイス用超格子歪緩衝層
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2008198705A (ja) * 2007-02-09 2008-08-28 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4900254B2 (ja) * 2008-01-11 2012-03-21 住友電気工業株式会社 エピタキシャルウエハを作製する方法

Also Published As

Publication number Publication date
JP2011222812A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
TWI447958B (zh) 半導體發光元件之製造方法及燈、電子機器、及機械裝置
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
WO2010100949A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5648510B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5353802B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP5601281B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5533093B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP5429196B2 (ja) 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5246079B2 (ja) 半導体素子の製造方法
JP5353827B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5636693B2 (ja) 半導体素子の製造方法
JP2012028495A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5648446B2 (ja) 半導体発光素子の製造方法
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2012138465A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子、ランプ、電子機器、機械装置
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130812

R150 Certificate of patent or registration of utility model

Ref document number: 5353802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150