JP2010010444A - 半導体発光素子、ランプ及び半導体発光素子の製造方法 - Google Patents
半導体発光素子、ランプ及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2010010444A JP2010010444A JP2008168631A JP2008168631A JP2010010444A JP 2010010444 A JP2010010444 A JP 2010010444A JP 2008168631 A JP2008168631 A JP 2008168631A JP 2008168631 A JP2008168631 A JP 2008168631A JP 2010010444 A JP2010010444 A JP 2010010444A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- well
- thin film
- film portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【解決手段】n型半導体層12、発光層13及びp型半導体層14が順次積層されてなり、n型半導体層12、発光層13及びp型半導体層14がそれぞれIII族窒化物半導体から構成されてなる半導体発光素子1において、発光層13は、井戸層13bと膜厚が20Å以上70Å未満の障壁層13aとが交互に複数積層された多重井戸構造からなり、井戸層13bに複数の薄膜部13cが設けられていることを特徴とする半導体発光素子1を採用する。
【選択図】図1
Description
そして、各半導体層の成長後、基板もしくはn型半導体層に負極を形成し、p型半導体層に正極を形成することによって発光素子が得られる。
[1] n型半導体層、発光層及びp型半導体層が順次積層されてなり、前記n型半導体層、発光層及びp型半導体層がそれぞれIII族窒化物半導体から構成されてなる半導体発光素子において、前記発光層は、井戸層と膜厚が20Å以上70Å未満の障壁層とが交互に複数積層された多重井戸構造からなり、前記井戸層に複数の薄膜部が設けられていることを特徴とする半導体発光素子。
[2] 前記井戸層の前記n型半導体層側の面が平坦面とされる一方、前記p型半導体層側の面が凹凸面とされ、前記凹凸面によって前記薄膜部が形成されていることを特徴とする[1]に記載の半導体発光素子。
[3] 前記井戸層がInGaNからなり、前記障壁層がGaN、AlGaNまたは前記井戸層を構成するInGaNよりもIn濃度が低いInGaNのいずれかにより構成されていることを特徴とする[1]または[2]に記載の半導体発光素子。
[4] 前記薄膜部の厚みが0Å以上20Å以下の範囲とされ、前記薄膜部を除く前記井戸層の厚みが15Å以上50Å以下の範囲とされ、前記薄膜部と前記薄膜部を除く前記井戸層との膜厚差が5Å以上50Å以下の範囲とされていることを特徴とする[1]乃至[3]の何れか一項に記載の半導体発光素子。
[5] 前記井戸層のうち前記薄膜部を除く部分が厚膜部とされ、前記厚膜部の面積が前記井戸層全体の30%以上であることを特徴とする[1]乃至[4]のいずれか一項に記載の半導体発光素子。
[6] 前記井戸層のうち前記薄膜部を除く部分が厚膜部とされ、前記厚膜部の面積が前記井戸層全体の50%以上であることを特徴とする[1]乃至[4]のいずれか一項に記載の半導体発光素子。
[7] [1]乃至[6]の何れか一項に記載の半導体発光素子を備えたことを特徴とするランプ。
[8] 基板上にn型半導体層、発光層及びp型半導体層が順次積層されてなり、前記n型半導体層、発光層及びp型半導体層がそれぞれIII族窒化物半導体から構成されてなる半導体発光素子の製造方法において、井戸層と膜厚が20Å以上70Å未満の障壁層とを交互に複数積層することで多重井戸構造の前記発光層を形成する際に、前記基板の温度をT1(℃)として前記井戸層を成長させてから前記障壁層を成長させ、前記基板温度をT1(℃)からT2(℃)(但し、T1(℃)<T2(℃))に昇温するときに前記井戸層の一部を分解または昇華させて前記井戸層に薄膜部を形成し、前記基板温度をT2(℃)において前記障壁層を更に成長させた後に前記基板温度を前記T1(℃)に降温し、降温された状態で更に続けて障壁層を成長させる工程を繰り返し行うことを特徴とする半導体発光素子の製造方法。
[9] 前記井戸層及び障壁層を形成する工程が、少なくともIII族金属源及び窒素源を有する反応ガスを用いたMOCVD法による工程であり、前記基板温度をT1(℃)からT2(℃)に昇温する間で前記III族金属源の供給を停止することで、前記井戸層の一部を分解または昇華させて前記井戸層に薄膜部を形成することを特徴とする[8]に記載の半導体発光素子の製造方法。
[10] 前記井戸層をInGaNで形成し、前記障壁層をGaN、AlGaNまたは前記井戸層を構成するInGaNよりもIn濃度が低いInGaNのいずれかにより形成することを特徴とする[8]または[9]に記載の半導体発光素子の製造方法。
[11] 前記T1(℃)が650〜900℃の範囲であり、前記T2(℃)が700〜1000℃の範囲であることを特徴とする[8]乃至[10]の何れか一項に記載の半導体発光素子の製造方法。
図1に示すように、本実施形態の半導体発光素子1は、基板11と、基板11上に積層された発光層13を含む積層半導体層20と、積層半導体層20の上面に積層された透光性電極15と、透光性電極15上に積層されたp型ボンディングパッド電極16と、積層半導体層20の露出面20a上に積層されたn型電極17とを具備して構成されている。本実施形態の半導体発光素子1は、発光層13からの光をp型ボンディングパッド電極16が形成された側から取り出すフェイスアップマウント型の発光素子である。
また、p型半導体層14の上面14aには、透光性電極15及びp型ボンディングパッド電極16が積層されている。これら、透光性電極15及びp型ボンディングパッド電極16によって、p型電極18が構成されている。
図1に示すように、発光層13は、障壁層13aと井戸層13bとが交互に複数積層された多重井戸構造からなる。
井戸層13bには、複数の薄膜部13cが設けられている。この薄膜部13cは、各井戸層13bの上面の一部が、気化または分解によって除去されることによって形成されたものである。
薄膜部13cを除いた井戸層13bの厚みが上記の以外の厚みとなると、発光出力の低下を招く。また、薄膜部13cは膜厚が0nmである領域、即ち井戸層13bが全くない領域を含んでも良いが、発光出力低下の原因になるので、その領域は少ない方が良い。
従って障壁層13aは、井戸層13bの薄膜部13cを埋めて、その上面が平坦になっていることが好ましい。そうすることによって、次の井戸層13bのn型半導体層12側の面が平坦になる。
薄膜部13cの井戸層13b全体に対する面積比は30%以下が好ましく、20%以下がさらに好ましく、10%以下が特に好ましい。面積比を30%以下にすることで、発光効率の低下を防止でき、また、駆動電圧の低減と出力の維持の両方を実現できる。
また、積層半導体層20を断面視したときの薄膜部13cを除いた井戸層13bの幅は10〜5000nmであることが望ましい。更に、100〜1000nmが好適である。
井戸層13bがInを含む窒化ガリウム系化合物半導体である場合、井戸層13bの表面にInを含まない薄層を設けることが好ましい。活性層中のInの分解昇華を抑制し、発光波長の安定制御が可能となり、好適である。
本実施形態の半導体発光素子の基板11としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記基板の中でも、特に、c面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのc面上に中間層21(バッファ層)を形成するとよい。
また、バッファ層21をスパッタ法により形成した場合、基板11の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板11を用いた場合でも、基板11にダメージを与えることなく基板上への各層の成膜が可能である。
バッファ層21は、多結晶のAlxGa1−xN(0≦x≦1)からなるものが好ましく、単結晶のAlxGa1−xN(0≦x≦1)のものがより好ましい。
バッファ層21は、上述のように、例えば、多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01〜0.5μmのものとすることができる。バッファ層21の厚みが0.01μm未満であると、バッファ層21により基板11と下地層22との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層21の厚みが0.5μmを超えると、バッファ層21としての機能には変化が無いのにも関わらず、バッファ層21の成膜処理時間が長くなり、生産性が低下する虞がある。
下地層22としては、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)が挙げられるが、AlxGa1−xN(0≦x<1)を用いると結晶性の良い下地層22を形成できるため好ましい。
下地層22の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が結晶性の良好なAlxGa1−xN層が得られやすい。
なお、前記のような柱状の結晶構造を持つバッファ層21を使用すると、下地層22の結晶性は、(0002)面のX線ロッキングカーブの半地幅で言えば、100sec以下となる。この値が小さいことは、C面の平行性が高いことを示しており、結晶学的に平坦な表面が形成されていることを示している。このような平坦性の高い下地層22を用いることにより、薄膜部を含む井戸層と20Å−70Åの厚みの障壁層を組み合わせたとしても、リーク電流の発生などの不具合を生じることがなくなる。
次に、積層半導体層20は、図1に示すように、III族窒化物半導体から各々なる、n型半導体層12、発光層13及びp型半導体層14の各層がこの順で積層されてなるものである。積層半導体層20は、MOCVD法で形成すると結晶性の良いものが得られるが、スパッタリング法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有する半導体層を形成できる。
n型半導体層12は、通常nコンタクト層12aとnクラッド層12bとから構成される。nコンタクト層12aはnクラッド層12bを兼ねることも可能である。また、前述の下地層22をn型半導体層12に含めてもよい。
p型半導体層14は、通常、pクラッド層14aおよびpコンタクト層14bから構成される。また、pコンタクト層14bがpクラッド層14aを兼ねることも可能である。
また、pクラッド層14aは、複数回積層した超格子構造としてもよい。
n型電極17はボンディングパットを兼ねており、積層半導体層20のn型半導体層12に接するように形成されている。このため、n型電極17を形成する際には、発光層13およびp半導体層14の一部を除去してn型半導体層12のnコンタクト層12aを露出させ、この露出面20a上にボンディングパッドを兼ねるn型電極17を形成する。
n型電極17としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
p型半導体層14の上に積層される透光性電極15は、p型半導体層14との接触抵抗が小さいものが好ましい。また、発光層13からの光を効率良く素子1の外部に取り出すために、透光性電極15は光透過性に優れたものが好ましい。また、p型半導体層14の全面に渡って均一に電流を拡散させるために、透光性電極15は優れた導電性を有していることが好ましい。
p型ボンディングパッド電極16はボンディングパットを兼ねており、透光性電極15の上に積層されている。
p型ボンディングパッド電極16としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
また、p型ボンディングパッド電極16の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいものの、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超えるような面積を覆っては、発光の取り出しの妨げとなり、出力が著しく低下する。逆に小さすぎるとボンディング作業がしにくくなり、製品の収率を低下させる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径100μmの円形程度であることが一般的である。
次に、本実施形態のランプは、本実施形態の半導体発光素子1が用いられてなるものである。
本実施形態のランプとしては、例えば、上記の半導体発光素子1と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子1と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、半導体発光素子1と蛍光体と組み合わせることによって発光色を変える技術が知られており、本実施形態のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
なお、本実施形態のランプ3は、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
本実施形態の半導体発光素子1を製造するには、先ず、サファイア基板等の基板11を用意する。
次に、基板11の上面上にバッファ層21を積層する。バッファ層21を基板11上に形成する場合、基板11に前処理を施してからバッファ層21を形成することが望ましい。
前処理としては、例えば、スパッタ装置のチャンバ内に基板11を配置し、バッファ層21を形成する前にスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板11をArやN2のプラズマ中に曝すことによって上面を洗浄する前処理を行なうことができる。ArガスやN2ガスなどのプラズマを基板11に作用させることで、基板11の上面に付着した有機物や酸化物を除去することができる。
先に形成したバッファ層21がAlNからなる柱状結晶の集合体とした場合には、下地層22がバッファ層21の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要があるが、このような材料としても上記Gaを含むGaN系化合物半導体が挙げられ、特に、AlGaN、又はGaNが好適である。下地層22を積層する方法としては、特に限定されず、バッファ層21からの転位をループ化させることが可能な結晶成長方法であれば、何ら制限なく用いることができる。特に、MOCVD法やMBE法、VPE法は、上述したようなマイグレーションを生じることができるため、良好な結晶性の膜を成膜することが可能となることから好適である。中でも、MOCVD法は、最も結晶性の良い膜を得ることができる点でより好適に用いることができる。
また、nクラッド層12bを超格子構造とする場合は、100オングストローム以下の膜厚を有したIII族窒化物半導体からなるn側第1層と、該n側第1層と組成が異なるとともに100オングストローム以下の膜厚を有したIII族窒化物半導体からなるn側第2層とを、交互に繰り返し積層すればよい。超格子構造のnクラッド層12bを形成する場合は、MOCVD法が生産効率の面で好ましい。上記n側第1層及びn側第2層には、それぞれドーパントを添加してもよく、また、ドープ構造/未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。
発光層13は、基板の温度をT1(℃)として井戸層13bを成長させてから障壁層13aを成長させ、基板温度をT1(℃)からT2(℃)(但し、T1(℃)<T2(℃))に昇温してから障壁層13aを更に成長させた後に基板温度をT1(℃)に降温し、降温された状態で更に続けて障壁層13aを成長させる工程を繰り返し行うことにより形成する。
井戸層13b及び障壁層13aを形成する工程は、少なくともIII族金属源及び窒素源を有する反応ガスを用いたMOCVD法による工程である。そして、基板温度をT1(℃)からT2(℃)の間で昇温する間でIII族金属源の供給を停止する。これにより、昇温時に井戸層の一部を分解または昇華させて井戸層に薄膜部を形成する。
まず、n型半導体層12の形成後に障壁層13aを形成するために、基板11の温度をT2(℃)に設定する。この状態で、III族金属元素としてのGa源と、窒素源と、必要に応じてIn源またはAl源とを含む反応ガスを供給し、MOCVD法によって障壁層13aを成膜する。Ga源としては、例えばトリメチルガリウム、トリエチルガリウムを用いることができ、窒素源としてはアンモニア、ヒドラジン、アジ化合物を用いることができる。また、Al源としてはトリメチルアルミニウムを用いることができ、In源としてはトリメチルインジウムを用いることができる。反応ガスにはさらに、キャリアガスとして水素及び窒素を含ませることができる。基板温度T2(℃)は、700〜1000℃の範囲が好ましく、850〜1000℃の範囲がより好ましく、900〜980℃の範囲がさらに好ましい。T2(℃)を700℃以上にすることで、障壁層13aの結晶性を高めることができ、発光特性を向上できる。また、T2(℃)を1000℃以下にすることで、井戸層13bに対するダメージを低減できる。
また、井戸層13bの表面には、Inを含まない薄膜を設けてもよく、その場合は、井戸層13bを形成した後に温度T1のままでIn源の供給のみを停止してIII族窒化物半導体を成長させればよい。
なお、pクラッド層14aを、超格子構造を含む層とする場合には、100オングストローム以下の膜厚を有したIII族窒化物半導体からなるp側第1層と、該p側第1層と組成が異なるとともに100オングストローム以下の膜厚を有したIII族窒化物半導体からなるp側第2層とを交互に繰返し積層すればよい。超格子構造のpクラッド層14aを形成する場合は、MOCVD法が生産効率の面で好ましい。上記p側第1層及びp側第2層には、それぞれドーパントを添加してもよく、また、ドープ構造/未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。
以上のようにして、図1に示す半導体発光素子1が製造される。
また、温度T1において、井戸層の形成前後に障壁層の一部を形成することによって、温度T2における障壁層の形成時に井戸層が高温に加熱されることによる井戸層中のIn量の低下を防止することができ、意図する波長の発光が安定して得られる半導体発光素子1を製造できる。
図1に示す窒化ガリウム系化合物半導体からなる半導体発光素子を製造した。実施例1の半導体発光素子では、サファイアからなる基板11上に、AlNからなるバッファ層21を介して、厚さ8μmのアンドープGaNからなる下地層22、厚さ2μmのSiドープn型GaNコンタクト層12a、厚さ250nmのn型In0.1Ga0.9Nクラッド層12b、厚さ5nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重量子井戸構造の発光層13、厚さ0.01μmのMgドープp型Al0.07Ga0.93Nクラッド層14a、厚さ0.15μmのMgドープp型GaNコンタクト層14bを順に積層した。
そして、透光性電極15の上に、200nmのAlからなる金属反射層、80nmのTiからなるバリア層及び200nmのAuからなるボンディング層からなる3層構造のp型ボンディングパッド構造16を、フォトリソグラフィの手法を用いて形成した。
次に、これもフォトリソグラフィの手法を用いてエッチングを施し、所望の領域にn型コンタクト層を露出させ、このn型GaNコンタクト層上にTi/Auの二層構造のn型電極17を形成し、光取り出し面を半導体側とした。
また、発光層の形成は、以下のようにして行った。まず、n型半導体層12の形成後に障壁層13aを形成するために、基板11の温度T2を930℃に設定した。この状態で、トリメチルガリウム(TMG)と、アンモニアとを含む反応ガスを供給し、MOCVD法によってGaN障壁層13aを成膜した。
次に、基板の温度T2を930℃から765℃(T1)に降温した。この降温工程においては、キャリアガスとアンモニアのみを流し、他のガスは供給を停止した。
次に、基板温度を765℃(T1)から930℃(T2)に昇温した。昇温速度は85℃/分とし、昇温時間は2分とした。この昇温工程によって井戸層13bの一部を分解または昇華させて薄膜部13cを形成した。
また、その後、TO−18缶パッケージに実装してテスターによって発光出力を計測したところ印加電流20mAにおける発光出力は24mWを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認できた。
また、実施例1の発光素子について、発光層の断面TEM写真を撮影し、井戸層における薄膜部の有無を確認した。
温度T1、T2、障壁層の組成及び膜厚、井戸層の組成及び膜厚を下記表1に示した通りに変更した以外は、上記実施例1と同様にして、実施例2〜比較例6の発光素子を用意した。
そして、実施例1の場合と同様にして、実施例2〜比較例6の発光素子について、薄膜部の有無、順方向電圧及び発光出力を測定した。結果を表2に示す。なお、表1に示す各層の厚みは、成膜の際の成膜条件である。
一方、比較例1では、障壁層の厚みが100Å(10nm)と比較的厚く、駆動電圧が大幅に上昇した。
また、比較例2では、障壁層の厚みが15Å(1.5nm)と比較的薄く、障壁層の上面の平坦化が阻害された結果、発光出力が低下した。
また、比較例3では、井戸層全体における薄膜部の占める面積が30%超となり、発光出力が大幅に低下した。
また、比較例4及び5では、薄膜部が形成されなかったため、駆動電圧が上昇し、発光出力も低下した。
更に、比較例6では、井戸層の成長温度T1を障壁層の成長温度T2と同じ温度にしたため、結果的に井戸層が形成されず、発光素子として機能しなかった。
Claims (11)
- n型半導体層、発光層及びp型半導体層が順次積層されてなり、前記n型半導体層、発光層及びp型半導体層がそれぞれIII族窒化物半導体から構成されてなる半導体発光素子において、
前記発光層は、井戸層と、膜厚が20Å以上70Å未満の障壁層とが交互に複数積層された多重井戸構造からなり、前記井戸層に複数の薄膜部が設けられていることを特徴とする半導体発光素子。 - 前記井戸層の前記n型半導体層側の面が平坦面とされる一方、前記p型半導体層側の面が凹凸面とされ、前記凹凸面によって前記薄膜部が形成されていることを特徴とする請求項1に記載の半導体発光素子。
- 前記井戸層がInGaNからなり、前記障壁層がGaN、AlGaNまたは前記井戸層を構成するInGaNよりもIn濃度が低いInGaNのいずれかにより構成されていることを特徴とする請求項1または請求項2に記載の半導体発光素子。
- 前記薄膜部の厚みが0Å以上20Å以下の範囲とされ、前記薄膜部を除く前記井戸層の厚みが15Å以上50Å以下の範囲とされ、前記薄膜部と前記薄膜部を除く前記井戸層との膜厚差が5Å以上50Å以下の範囲とされていることを特徴とする請求項1乃至請求項3の何れか一項に記載の半導体発光素子。
- 前記井戸層のうち前記薄膜部を除く部分が厚膜部とされ、前記厚膜部の面積が前記井戸層全体の30%以上であることを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体発光素子。
- 前記井戸層のうち前記薄膜部を除く部分が厚膜部とされ、前記厚膜部の面積が前記井戸層全体の50%以上であることを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体発光素子。
- 請求項1乃至請求項6の何れか一項に記載の半導体発光素子を備えたことを特徴とするランプ。
- 基板上にn型半導体層、発光層及びp型半導体層が順次積層されてなり、前記n型半導体層、発光層及びp型半導体層がそれぞれIII族窒化物半導体から構成されてなる半導体発光素子の製造方法において、
井戸層と膜厚が20Å以上70Å未満の障壁層とを交互に複数積層することで多重井戸構造の前記発光層を形成する際に、前記基板の温度をT1(℃)として前記井戸層を成長させてから前記障壁層を成長させ、前記基板温度をT1(℃)からT2(℃)(但し、T1(℃)<T2(℃))に昇温するときに前記井戸層の一部を分解または昇華させて前記井戸層に薄膜部を形成し、前記基板温度をT2(℃)において前記障壁層を更に成長させた後に前記基板温度を前記T1(℃)に降温し、降温された状態で更に続けて障壁層を成長させる工程を繰り返し行うことを特徴とする半導体発光素子の製造方法。 - 前記井戸層及び障壁層を形成する工程が、少なくともIII族金属源及び窒素源を有する反応ガスを用いたMOCVD法による工程であり、前記基板温度をT1(℃)からT2(℃)に昇温する間に前記III族金属源の供給を停止することで、前記井戸層の一部を分解または昇華させて前記井戸層に薄膜部を形成することを特徴とする請求項8に記載の半導体発光素子の製造方法。
- 前記井戸層をInGaNで形成し、前記障壁層をGaN、AlGaNまたは前記井戸層を構成するInGaNよりもIn濃度が低いInGaNのいずれかにより形成することを特徴とする請求項8または請求項9に記載の半導体発光素子の製造方法。
- 前記T1(℃)が650〜900℃の範囲であり、前記T2(℃)が700〜1000℃の範囲であることを特徴とする請求項8乃至請求項10の何れか一項に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168631A JP2010010444A (ja) | 2008-06-27 | 2008-06-27 | 半導体発光素子、ランプ及び半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168631A JP2010010444A (ja) | 2008-06-27 | 2008-06-27 | 半導体発光素子、ランプ及び半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010444A true JP2010010444A (ja) | 2010-01-14 |
Family
ID=41590571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168631A Pending JP2010010444A (ja) | 2008-06-27 | 2008-06-27 | 半導体発光素子、ランプ及び半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010444A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187862A (ja) * | 2010-03-11 | 2011-09-22 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子の製造方法 |
JP2012023264A (ja) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | 半導体発光素子及びその製造方法 |
JP2012134328A (ja) * | 2010-12-21 | 2012-07-12 | Sharp Corp | 半導体発光素子、半導体層の形成方法、半導体発光素子の製造方法および電気機器 |
US9502605B2 (en) | 2014-10-01 | 2016-11-22 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor light emitting device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331116A (ja) * | 1996-04-11 | 1997-12-22 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
JP2001028458A (ja) * | 1998-09-21 | 2001-01-30 | Nichia Chem Ind Ltd | 発光素子 |
JP2003289156A (ja) * | 2002-03-28 | 2003-10-10 | Stanley Electric Co Ltd | 窒化ガリウム系半導体結晶の成長方法及び化合物半導体発光素子 |
JP2005129923A (ja) * | 2003-10-02 | 2005-05-19 | Showa Denko Kk | 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法 |
JP2007149779A (ja) * | 2005-11-24 | 2007-06-14 | Showa Denko Kk | 窒化ガリウム系化合物半導体積層物の製造方法 |
JP2008106316A (ja) * | 2006-10-26 | 2008-05-08 | Showa Denko Kk | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
JP2008135462A (ja) * | 2006-11-27 | 2008-06-12 | Showa Denko Kk | Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
-
2008
- 2008-06-27 JP JP2008168631A patent/JP2010010444A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331116A (ja) * | 1996-04-11 | 1997-12-22 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
JP2001028458A (ja) * | 1998-09-21 | 2001-01-30 | Nichia Chem Ind Ltd | 発光素子 |
JP2003289156A (ja) * | 2002-03-28 | 2003-10-10 | Stanley Electric Co Ltd | 窒化ガリウム系半導体結晶の成長方法及び化合物半導体発光素子 |
JP2005129923A (ja) * | 2003-10-02 | 2005-05-19 | Showa Denko Kk | 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法 |
JP2007149779A (ja) * | 2005-11-24 | 2007-06-14 | Showa Denko Kk | 窒化ガリウム系化合物半導体積層物の製造方法 |
JP2008106316A (ja) * | 2006-10-26 | 2008-05-08 | Showa Denko Kk | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
JP2008135462A (ja) * | 2006-11-27 | 2008-06-12 | Showa Denko Kk | Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187862A (ja) * | 2010-03-11 | 2011-09-22 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子の製造方法 |
JP2012023264A (ja) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | 半導体発光素子及びその製造方法 |
US8525197B2 (en) | 2010-07-16 | 2013-09-03 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
US8647905B2 (en) | 2010-07-16 | 2014-02-11 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
JP2012134328A (ja) * | 2010-12-21 | 2012-07-12 | Sharp Corp | 半導体発光素子、半導体層の形成方法、半導体発光素子の製造方法および電気機器 |
US9502605B2 (en) | 2014-10-01 | 2016-11-22 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908381B2 (ja) | Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
TWI479683B (zh) | 氮化物半導體發光元件及其製造方法 | |
JP5504618B2 (ja) | Iii族窒化物半導体発光素子及びその製造方法 | |
TWI447958B (zh) | 半導體發光元件之製造方法及燈、電子機器、及機械裝置 | |
WO2010032423A1 (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ | |
WO2010100949A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2010205988A (ja) | 窒化物半導体素子及びその製造方法 | |
JPWO2008153130A1 (ja) | 窒化物半導体発光素子及び窒化物半導体の製造方法 | |
JP5648510B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
WO2009142265A1 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2006310819A (ja) | 窒化ガリウム系化合物半導体積層物およびその製造方法 | |
JP2008277714A (ja) | GaN系半導体発光ダイオードの製造方法 | |
KR102091843B1 (ko) | m면 질화물계 발광다이오드의 제조 방법 | |
JP5353802B2 (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 | |
JP5533093B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP2010010444A (ja) | 半導体発光素子、ランプ及び半導体発光素子の製造方法 | |
JP5601281B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP2010232642A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP5353821B2 (ja) | 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置 | |
JP5105738B2 (ja) | 窒化ガリウム系化合物半導体積層物の製造方法 | |
JP2005235960A (ja) | GaN系半導体素子の製造方法 | |
JP2009155672A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体製造装置、iii族窒化物半導体及びiii族窒化物半導体発光素子、並びにランプ | |
JP2007036113A (ja) | 窒化ガリウム系化合物半導体積層物の製造方法 | |
JP5648446B2 (ja) | 半導体発光素子の製造方法 | |
JP2011023482A (ja) | 半導体発光素子の製造方法およびランプ、電子機器、機械装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |