JP2010205988A - 窒化物半導体素子及びその製造方法 - Google Patents

窒化物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2010205988A
JP2010205988A JP2009050746A JP2009050746A JP2010205988A JP 2010205988 A JP2010205988 A JP 2010205988A JP 2009050746 A JP2009050746 A JP 2009050746A JP 2009050746 A JP2009050746 A JP 2009050746A JP 2010205988 A JP2010205988 A JP 2010205988A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
type
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009050746A
Other languages
English (en)
Inventor
Yasuyuki Fukushima
康之 福島
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009050746A priority Critical patent/JP2010205988A/ja
Priority to CN2010800100851A priority patent/CN102341922A/zh
Priority to PCT/JP2010/000996 priority patent/WO2010100844A1/ja
Publication of JP2010205988A publication Critical patent/JP2010205988A/ja
Priority to US13/224,028 priority patent/US8513694B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

【課題】窒化物半導体素子において、アニーリングや基板の加工を必要としないで、ホール濃度が1018cm-3以上ある低抵抗のp型窒化物半導体層を可能にする。
【解決手段】基板上にC面を成長面とする第1の窒化物半導体層を形成し、前記第1の窒化物半導体表面に凹凸を形成する。次に、前記第1の窒化物半導体層上に前記凹凸に接する形で、p型の第2の窒化物半導体層を形成する。前記凹凸の側壁直上に位置する前記第2の窒化物半導体層は、p型キャリア濃度が1×1018/cm以上となる。
【選択図】図1

Description

本発明は、例えば発光ダイオードや半導体レーザーなどの半導体素子に適用可能な、p型窒化物半導体層とその製造方法、及び該p型窒化物半導体層を用いた半導体素子とその製造方法に関する。
GaN、InN、AlN及びこれらの混晶からなるいわゆる窒化物半導体は、可視域から紫外域の波長領域に対応するバンドギャップを有しており、緑色・青色から紫外といった波長範囲にて高出力の発光ダイオードが実現できる材料である。サファイア基板上で高品質化され、p型GaNが実現されて以来、半導体レーザーや高輝度の発光ダイオード(Light Emitting Diode : LED)に応用され実用化されつつある材料系である。
サファイア基板やSi基板上に窒化物半導体発光素子の構造を結晶成長するとき、C面(0001)を成長面として形成した場合、窒化物半導体層にp型を供する不純物のMgをドーピングし、400℃以上でアニーリングすることにより低抵抗のp型窒化物半導体層を得る技術が提案されている(特許文献1)。この技術が発表されてから、様々な研究機関でp型窒化物半導体が研究されるようになった。例えば特許文献2には結晶成長後の冷却速度を遅くする技術、特許文献3には電極のアニーリングとp層のアニーリングを同時に行う技術等が示されている。また一方でMgに代わるp型を供する不純物の研究もなされ、C面(0001)と異なる(1−101)面を成長面としてCを添加すると、浅い準位を形成し良好なp型窒化物半導体層となることが報告されている(非特許文献1、2)。
特許第2540791号公報 特開平8−32113号公報 特開平8−51235号公報 T. Hikosaka, T. Narita, Y. Honda, M. Yamaguchi, and N. Sawakia, Appl. Phys. Lett. 84, 4717 (2004) Norikatsu KOIDE, Toshiki HIKOSAKA, Yoshio HONDA, Masahito YAMAGUCHI and Nobuhiko SAWAKI, Jpn. J. Appl. Phys., 45, 7655 (2006).
しかしながら、アニーリングによりp型層が得られたといっても、そのキャリア濃度は1×1018/cmより小さい値にしか過ぎず、窒化物半導体発光素子の電気特性改善のためさらにキャリア濃度の高いp型層が求められている。また、アニーリングを必要とすると工数が多くなり製造コストが増大する。さらに、添加したMgが発光層まで拡散する課題がある。Mgが拡散すると、発光層で結晶欠陥が発生することで内部量子効率低下を招き、著しく発光効率が低下する。他方、上記発光素子の別の例として非特許文献1及び非特許文献2にあるように、C面(0001)とは異なる(1−101)面を成長面としたGaN層を成長しCを添加した場合、低抵抗のp型層を得られるが、C面(0001)上の成長条件を利用できず、且つ、現状Si(001)面7°オフ基板などを凹凸に加工した基板を用いる必要があり、工数が多くなり製造コストが増大する。
そこで、本発明は、アニーリングや基板の加工をしなくても、キャリア濃度が高い低抵抗のp型窒化物半導体層の形成を可能にすることを目的とする。
前記の課題を解決するために、本発明の窒化物半導体素子は、C面を成長面とし、且つ凹凸を有する第1の窒化物半導体層と、前記第1の窒化物半導体層上に前記凹凸に接する形で形成され、且つp型の第2の窒化物半導体層とを有し、前記凹凸の側壁直上に位置する前記第2の窒化物半導体層は、p型キャリア濃度が1×1018/cm以上である。
このような構成とすることにより、従来必要であった、p型不純物を活性化させるためのアニーリングを用いなくても、ホール濃度が1018cm−3以上と高濃度の良好なp型窒化物半導体層を得ることが可能である。また、基板を加工する必要がないので、工数が減り低コストに製造することが可能である。
本発明の窒化物半導体素子では、第2の窒化物半導体層には、p型を供する不純物として、Cが添加されていることが好ましい。
本発明の窒化物半導体素子では、p型を供する不純物として、Cに加えて、Mg、Zn、Ca及びBeのいずれか一つ又は複数を添加することが好ましい。このような構成とすることにより、もし第1の窒化物半導体層及び第2の窒化物半導体の凹凸にC面(0001)が含まれる構成であったしても、第2の窒化物半導体がより効果的に低抵抗のp型を示すことが可能になる。ここで、Mg、Zn、Ca及びBe等はIII族サイトの格子に、CはV族サイトの格子に安定化する。ゆえに、CとMg、Zn、Ca及びBe等を同時に添加することも可能である。
本発明の窒化物半導体素子では、第1の窒化物半導体層と第2の窒化物半導体層との界面において、p型を供する不純物が、凹凸の形状に沿って分布することが好ましい。
本発明の窒化物半導体素子では、凹凸の側壁表面が主に窒素極性であることが好ましい。このような構成とすることにより、凹凸の側壁に接するように形成された第2の窒化物半導体層にCが添加されやすくなる。窒素極性の表面は窒素で終端されているのでCとの置換が置き易いため、Cを添加するのに有利である。
本発明の窒化物半導体素子では、凹凸の側壁は、面方位が(1−101)、(11−22)及び(1−102)のうちのいずれかである面を含むことが好ましい。このような構成とすることにより、第2の窒化物半導体層がより効果的に低抵抗のp型を示す。特に(1−101)及び(11−22)の場合、窒素極性であるのでより効率的にCを添加できる。尚、面方位の表記が違っていても数学上実質的に同質の面方位であれば、上記面方位表記に限らない。
本発明の窒化物半導体素子では、第2の窒化物半導体層へSi又はGeのいずれか一つ又は双方が添加されていることが好ましい。このような構成とすることにより、Hall濃度の制御が可能になる。例えば、CはIII族の原料であるTMG(トリメチルガリウム)、TMI(トリメチルインジウム)やTMA(トリメチルアルミニウム)などに含まれているため、Cが自然に添加されてしまう。ゆえに、必ずしもHall濃度の制御性が良いとは言えない。そこで、第2の窒化物半導体層へSi又はGeのいずれか一つ又は双方が添加されることにより、Si又はGeによるn型のキャリアが発生しホールと補償しあうので、任意のHall濃度を設定することが可能になる。
本発明の窒化物半導体素子では、凹凸の形状は、六角錐及び六角錐台形のうちのいずれかであることが好ましい。このような構成とすることにより、C面(0001)の表面積が減り凹凸の側壁の表面積が増えるので第2の窒化物半導体のうち低抵抗のp型を示す面積が増加し、必然的にp型層の抵抗値を下げ、VopやVfを下げることが可能になる。特に六角錐が良い。六角錐の斜め面は、発光素子に適用した場合、光の取り出しを向上することも同時に期待できる。
本発明の窒化物半導体素子は、C面を成長面として順に形成されたn型窒化物半導体層と、発光層と、第1のp型窒化物半導体層とを有し、前記第1のp型窒化物半導体層には凹凸が設けられており、前記第1のp型窒化物半導体層上に前記凹凸に接する形で形成された第2のp型窒化物半導体層をさらに有し、前記凹凸の側壁直上に位置する前記第2のp型窒化物半導体層は、p型キャリア濃度が1×1018/cm以上である。
このような構成とすることにより、従来必要であった、p型不純物を活性化させるためのアニーリングを用いなくても、ホール濃度が1018cm−3以上と高濃度の良好なp型窒化物半導体層を得ることが可能である。また、基板を加工する必要がないので、工数が減り低コストに製造することが可能である。また、低抵抗のp型半導体層を得ることができるので、従来と比較して順方向電圧(Vf)が低い発光素子を提供することができる。
本発明の窒化物半導体素子では、凹凸構造の凹部直下に刃状転位を有する構成とすることができる。このような構成とすることにより、刃状転位を起点としたピット成長によって凹凸がin−situで形成可能になり、コストの低減ができる。
本発明の窒化物半導体素子では、前記凹凸の凹部直下に位置する前記発光層中に刃状転位が無いことが好ましい。このような構成とすることにより、凹部直下に電流が集中しても、凹部直下の発光層には転位が無いので、発光効率を下げないことが可能になる。
本発明の窒化物半導体素子では、前記第1のp型窒化物半導体層と前記発光層の間に設けられた、窒化物半導体よりなる周期構造をさらに有し、前記周期構造によって刃状転位の方向が曲げられていることが好ましい。このような構成により、発光層と第1のp型窒化物半導体層の間で方向を曲げられた刃状転位の直上に凹部が形成されるので、凹部直下の発光層には転位が無い構成を得ることができ、発光効率の低下を防ぐことができる。
本発明の窒化物半導体素子では、前記周期構造は、異なる組成の窒化物半導体層が周期的に積層された構造であり、前記周期構造の各層は、In、Al及びGaのうち少なくとも一つを構成元素として含むことが好ましい。
本発明の窒化物半導体素子では、前記第1のp型窒化物半導体層と前記発光層との間に設けられたナノマスクをさらに有し、前記ナノマスクの直上に前記凹凸の凹部が位置する構成とすることができる。このような構成とすることにより、格子定数差に起因した3次元成長が起きるので、凹凸がin−situで形成可能になり、コストの低減ができる。また、転位を必要としないので、発光効率を低下させずに凹凸形成可能である。
本発明の窒化物半導体素子では、前記ナノマスクはAlGa1−xN(0<x≦1)、SiN又はSiCで形成されていることが好ましい。このような構成とすることにより、容易に3次元成長が可能で、in−situでナノマスクを形成することができ、コストを低減できる。
本発明の窒化物半導体素子の製造方法は、基板上に、C面を成長面として第1の窒化物半導体層を形成する工程(a)と、前記第1の窒化物半導体層の表面に凹凸を形成する工程(b)と、前記第1の窒化物半導体層の凹凸に接する形で、p型の第2の窒化物半導体層を形成する工程(c)とを有する。
このような製造方法により、従来必要であった、p型不純物を活性化させるためのアニーリングを用いなくても、ホール濃度が1018cm−3以上と高濃度の良好なp型窒化物半導体層を得ることが可能である。また、基板および窒化物半導体素子を加工する必要がないので、工数が減り低コストに製造することが可能である。
本発明の窒化物半導体素子の製造方法は、前記工程(c)において、前記第2の窒化物半導体層には、p型を供する不純物として、Cを添加することが好ましい。
本発明の窒化物半導体素子の製造方法は、基板上に、C面を成長面として、n型窒化物半導体層、発光層及びp型の第1の窒化物半導体層を順次形成する工程(a)と、前記第1のp型窒化物半導体層の表面に凹凸形成する工程(b)と、前記第1のp型窒化物半導体層の凹凸に接する形で、第2のp型窒化物半導体層を形成する工程(c)とを有する。
本発明の窒化物半導体素子の製造方法は、前記工程(c)よりも後に、前記第2のp型窒化物半導体層、発光層の一部を除去することにより、前記n型窒化物半導体層を露出する工程(d)と、前記p型第2の窒化物半導体層上に、前記発光層の発光波長を透過できる正電極を形成する工程(e)と、前記n型窒化物半導体層上の露出面上に負電極を形成する工程(f)とをさらに有してもよい。
本発明の窒化物半導体素子の製造方法は、前記工程(c)よりも後に、前記基板を除去する工程(g)と、前記基板を除去することにより露出した前記n型窒化物半導体層の露出面に、前記発光層の発光波長を反射する単層または複数層からなる金属膜を形成する工程(h)とをさらに有してもよい。
このような製造方法により、発光効率を向上し、基板による光吸収、応力、放熱の悪化などを改善した発光素子を製造することが可能である。
本発明の窒化物半導体素子の製造方法は、前記工程(h)において、前記金属膜の厚さを10μm以上とすることが好ましい。このような製造方法により、放熱性がより改善する。
本発明の窒化物半導体素子の製造方法は、前記工程(h)において、前記金属膜の少なくとも一部をメッキにより形成することが好ましい。このような製造方法により、金属膜を高速に形成でき、より低コストに発光素子を製造することができる。
本発明の窒化物半導体素子の製造方法は、前記工程(h)において、前記金属膜は、Cu、Ag、Al及びAuのいずれか一つ又は複数を組み合わせて形成されることが好ましい。このような製造方法により、発光層から放射された光に対し高反射率で、且つ放熱性に優れた金属膜を形成できる。
従来の窒化物半導体層にMgを添加してアニーリングすることで得られたp型窒化物半導体層と比較して、高キャリア濃度の良好なp型窒化物半導体層を得ることが可能である。また、p型不純物を活性化させるためのアニーリングを用いなくても高キャリア濃度のp型窒化物半導体層を得ることができるので、工数を減らすことができ、コストを大幅に低減できる。また、このようにして得られたp型窒化物半導体層を例えば発光素子構造に適用した場合、従来と比較して順方向電圧(Vf)が低い発光素子を提供することができ、さらに、Mgを用いなくても高キャリア濃度のp型窒化物半導体層を得ることができるので、発光層への不純物拡散が低減でき、高効率発光を可能にする。
<実施形態1>
以下に、本願発明の実施形態1について説明する。図1は、本願発明の実施形態1に係る半導体積層構造の断面図である。
実施形態1の半導体積層構造では、(111)面を主面とするSi基板1上に、AlNからなるバッファ層2、アンドープGaNからなる第1の窒化物半導体層103がC面(0001)面を成長面としてこの順に形成され、第1の窒化物半導体層の上に、p型GaNからなる第2の窒化物半導体層104が形成されている。
ここで、第1の窒化物半導体層103は凹凸を有しており、該凹凸に接するように第2の窒化物半導体層104が形成されている。第1の窒化物半導体層103の凹凸の側面の少なくとも一部は、窒素極性面により構成されており、例えば(1−101)により構成されている。第2の窒化物半導体層104には、p型を供する不純物としてCが添加されており、凹凸の側壁直上に位置する前記第2の窒化物半導体層104は、p型キャリア濃度が1×1018/cm以上となっている。
本実施形態の半導体積層構造では、第2のp型窒化物半導体層2が窒素極性面である(1−101)面上に形成されており、且つCが添加されている。これにより、図11に示すように、(1−101)面上に成長した第2の窒化物半導体層104は、低抵抗のp型となる。(1−101)面は図12に示すように格子表面が窒素で終端された窒素極性面であり、Ga極性のC面(0001)面の表面と比べてC元素とN元素の置換が起きやすい。ゆえに、高濃度にC元素を添加できる。第2の窒化物半導体層104の成長面が窒素極性であれば良いので、凹凸の側面は(1−101)に限られず、(11−22)などの面方位であっても高濃度にC元素を添加できる。また、基板1をGaNとし、GaN基板の窒素極性側(通常基板の裏面)を用いることも可能である。
凹凸側面上に成長した第2の窒化物半導体層に高濃度にCが添加されるため、第1の窒化物半導体層103と第2の窒化物半導体層104の界面においては、凹凸形状に沿った形でC元素が分布することが確認できる。
ここで、第2の窒化物半導体層に添加する元素はCだけでなく、さらにMg、Zn、Ca及びBe等の周期律表第IIA族、IIB族元素を一つまたは複数添加しても良い。これにより、前記凹凸表面がC面(0001)面を含んでいるとき、より良好なp型層となる。Mg、Zn、Ca及びBe等の元素はIII族サイトの格子に、CはV族サイトの格子に安定化する。ゆえに、C元素とMg、Zn、Ca及びBe等の元素を同時に添加することが可能である。
なお、本実施形態では基板1にSiを用いたが、これに限られず、サファイア、GaN、SiC、GaAsなどを用いても良い。また、非導電性基板、高抵抗基板、p型基板、n型基板、など、さまざまな導電性を有する基板や、これらの導電性を部分的に有する基板を用いることができる。これは以下に述べる他の実施形態でも同様である。
本実施形態では、バッファ層2にAlNを用いたが、これに限られず、また基板材料によっては、バッファ層がなくても良い。バッファ層2の組成としては好ましくは、AlGa1−aN(0<a≦1)、より好ましくはAlNを用いる。ここでAlN層の機能的な役割は、SiとGaの反応による異常成長を防ぐことである。Si基板上にGaN成長を行うことの大きな問題は、いわゆるメルトバックエッチング効果である。成長初期に高温でGaとSiが合金を形成し、Si基板とGaN層が破壊されるほどの強いエッチング反応を引き起こす。そこで、一定の厚みのAlN層が必要となる。結晶性向上、成長時間を考慮して、5nm以上1000nm以下のAlN層が最も良い。バッファ層の厚みは、より好ましくは20nm以上あると、SiとGaの反応によるメルトバックエッチング効果を十分に抑制できる。Si基板上の窒化物半導体成長のもうひとつの問題は、熱膨張係数差・格子定数差によるクラックの発生である。Si基板(111)面と窒化物半導体C面(0001)のa軸の格子不整合の割合はGaNで20.4%、AlNで23.4%ほどある。またさらに、熱膨張係数差は窒化物半導体層に引っ張り応力を与えることになる。そこで、基板1とバッファ層2の間あるいは基板1と第1の窒化物半導体層103の間にさらにバッファ層として、AlNとAlGa1−aN(0≦a<1)の超格子構造を挿入すると、熱膨張係数差や格子定数差による応力を緩和できるためクラックが発生しにくくなる。バッファ層は好ましくはAlNとGaNの周期構造で、クラック抑制及び成長時間を考慮して、周期数は10周期以上200周期以下が良い。好ましくは50周期以上必要である。また、n型層として機能させるために、Siをドーピングする。AlNとGaNの厚みはそれぞれ1nm以上10nm以下、10nm以上50nm以下とする。特にAlNは半絶縁であるので、トンネル効果を利用できる膜厚としている。これは、以下に述べる他の実施形態でも同様である。
なお、本実施形態では、第1の窒化物半導体層はアンドープとしたが、n型やp型の導電型であっても良い。
以上のような低抵抗p型半導体層を含む半導体積層構造を、発光デバイス、電子デバイスなどの様々な半導体素子に適用することができる。
<実施形態1の製造方法>
以下に、図1のLEDの製造方法を示す。図2A〜図2Eは本発明の実施形態1に係るLEDの製造方法を示したものである。
窒化物半導体の結晶成長は、MOCVD(有機金属気相成長法)、熱CVD、HDVPE(ハライド気相成長法)、MBE(分子線気相成長法)、MOMBE(有機金属分子線気相成長法)等の気相成長装置を用いる。
まず、図2Aに示したように、(111)面を主面とするSi基板1上に、AlNからなるバッファ層2、アンドープGaNからなる第1の窒化物半導体層103を、C面(0001)面を主面としてこの順に形成する。
次に、図2Bに示すように、第1の窒化物半導体層103の表面に凹凸を形成する。凹凸は、例えば図2Dに示す方法で結晶成長によって形成でき、刃状転位を利用してピット成長する。このとき、刃状転位上に凹凸の凹部が形成される。ピット成長するには、第1の窒化物半導体層103の成長温度又は成長速度で制御することが可能である。成長温度でピット成長させるには、GaNの場合500℃〜900℃の範囲が望ましい。成長温度が低すぎると結晶性の低下が起きるので、より好ましくは800℃〜900℃である。成長速度で制御する場合は、1μm/h〜6μm/hの範囲が望ましい。より好ましくは4μm/h〜6μm/hが良い。実際に形成した結果をSEMによって観察した鳥瞰図を図2Eに示す。第1の窒化物半導体層103の凹凸の側壁の面方位は(1−101)面である。
次に、図2Cに示すように、第1の窒化物半導体層103の凹凸の側面に接するように、GaNからなり、且つp型不純物としてCが添加された第2の窒化物半導体層104を形成する。Cの添加方法として、故意又は自然に添加する方法がある。故意に添加する場合は、第2の窒化物半導体層7の(1−101)面を成長中に炭化水素(hydrocarbons)のC、C、CH、やハロゲンメタン(halomethane)のCCl、CHCl、CI、CBrなどのガス原料を用いる。自然にCを添加する場合は、III族原料に有機金属を用いてV/III比を下げるか、成長温度を下げることで可能である。ここで、III族原料にはTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)が好ましい。V族原料はNHを用いることが好ましいが、DMHy(ジメチルヒドラジン)などの有機化合物系の窒化物を単独あるいはNHとの混合で用いると、よりCの自然添加量が多くなる。ここで、第2の窒化物半導体層104は、第1の窒化物半導体層103の凹凸を反映し、表面に凹凸が形成される。
以上の方法によれば、凹凸の側壁直上に位置する前記第2の窒化物半導体層104のp型キャリア濃度が1×1018/cm以上とすることができ、低抵抗のp型半導体層を得ることができる。
<実施形態2>
以下に、本願発明の実施形態2について説明する。図3は本願発明の実施形態2に係るLEDの断面図である。
実施形態2の窒化物半導体発光素子では、(111)面を主面とするSi基板1上に、AlNからなるバッファ層2、n型GaNからなるn型窒化物半導体層3、発光層4、p型AlGaNからなるオーバーフロー抑制層(以下OFS層)5、p型GaNからなる第1のp型窒化物半導体層6がC面(0001)面を主面としてこの順に形成され、第1のp型窒化物半導体層6の上にp型GaNからなる第2のp型窒化物半導体層7が形成され、発光層4、OFS層5、第1のp型窒化物半導体層6、第2のp型窒化物半導体層7の一部が除去されn型窒化物半導体層3が露出した領域上に、負電極8が形成されている。また、第2のp型窒化物半導体層7の上には正電極9が形成され、正電極9の上にパッド電極10が形成されている。発光層4は、GaNからなる障壁層と、InGa1−bN(0<b<1)からなる井戸層とを交互に積層して形成された、多重量子井戸構造である。負電極8はTi/Al/Ni/Auが順に積層された積層膜からなり、正電極9は酸化インジウムスズ(ITO)からなり、パッド電極10はTi/Al/Ni/Auからなる。
ここで、第1のp型窒化物半導体層6は凹凸を有しており、該凹凸に接するように第2のp型窒化物半導体層7が形成されている。第1のp型窒化物半導体層6の凹凸の側面の少なくとも一部は、窒素極性面により構成されており、例えば(1−101)により構成されている。第1のp型窒化物半導体層6には、p型を供する不純物としてCが単独か、または、Cに加えてMg、Zn、Ca及びBeのいずれか一つ又は複数が添加されており、第2のp型窒化物半導体層7には、p型を供する不純物としてCが添加されており、凹凸の側壁直上に位置する前記第2の窒化物半導体層7は、p型キャリア濃度が1×1018/cm以上となっている。
本実施形態の窒化物半導体発光素子では、第2のp型窒化物半導体層7が窒素極性面である(1−101)面上に形成されており、且つCが添加されている。これにより、図11に示すように、(1−101)面上に成長した第2のp型窒化物半導体層7は、低抵抗のp型となる。(1−101)面は図12に示すように格子表面が窒素で終端された窒素極性面であり、Ga極性のC面(0001)面の表面と比べてC元素とN元素の置換が起きやすい。ゆえに、高濃度にC元素を添加できる。第2のp型窒化物半導体層7の成長面が窒素極性であれば良いので、凹凸の側面は(1−101)に限られず、(11−22)などの面方位であっても高濃度にC元素を添加できる。また、基板1をGaNとし、GaN基板の窒素極性側(通常基板の裏面)を用いることも可能である。
凹凸側面上に成長した第2のp型窒化物半導体層に高濃度にCが添加されるため、第1のp型窒化物半導体層6と第2のp型窒化物半導体層7の界面においては、凹凸形状に沿った形でC元素が分布することが確認できる。
ここで、第2のp型窒化物半導体層7に添加する元素はCだけでなく、さらにMg、Zn、Ca及びBe等の周期律表第IIA族、IIB族元素を一つまたは複数添加しても良い。これにより、前記凹凸表面がC面(0001)面を含んでいるとき、より良好なp型層となり順方向電圧(Vf)を低くすることができる。Mg、Zn、Ca及びBe等の元素はIII族サイトの格子に、CはV族サイトの格子に安定化する。ゆえに、C元素とMg、Zn、Ca及びBe等の元素を同時に添加することが可能である。
本実施形態のLEDと、図13に示した従来のLEDについて、I−V特性の比較を行った。I−V特性の比較結果を図5に示す。本実施形態のLED及び従来のLEDをそれぞれ20mAで駆動した場合、駆動電圧はそれぞれ3.7V、3.9Vであり、20mA駆動で0.2V低減していることがわかる。
本実施形態ではn型窒化物半導体層3はGaN単層としたが、これに限られず、単層でも複数の層でもよい。結晶欠陥の少ない窒化物半導体層を得るために、GaN又は混晶比x及びyが0.2以下のAlInGa1−x−yN(0≦x<1、0≦y<1)とすることが好ましい。また、n型窒化物半導体層3の膜厚はクラック発生又は成長時間を考慮して0.1μm以上が好ましく、10μm以下が好ましい。特にSi基板等への異種基板成長の場合、厚いほど結晶性がよくなる傾向を持つ。また、Si基板上の窒化物半導体層を成長する場合、n型窒化物半導体層の厚みを3μm以下とすることで発光素子にクラックが発生しにくくなり、歩留まりが向上する傾向にある。n型窒化物半導体層3は、Siを1×1018cm−3以上添加するのが好ましく、1×1019cm−3以下添加するのが好ましい。n型窒化物半導体層3中において、発光層4への応力を緩和する目的で、は混晶比xが0.3以下のInGa1−xNの単層または周期構造を挿入しても良い。これは、以下に述べる他の実施形態でも同様である。
本実施形態では発光層4にGaNとInGa1−aN(0<a<1)からなる多重量子井戸構造を用いたが、これに限られず、単一量子井戸構造や多重量子井戸構造を用いることができ、In及びGaを含有する窒化物半導体のInGa1−aN(0≦a<1)で形成される。多重量子井戸構造を用いる場合には、発光層が障壁層および井戸層を有することとなるが、障壁層は例えばGaNで厚みを10nm、井戸層は例えばInGa1−aN(0<a<1)で厚みを3nmとしている。尚、発光層全体の膜厚はとくに限定されるものではなく、発光波長等を考慮して、障壁層及び井戸層の各積層数や積層順を調整し発光層の各膜厚を設定することができる。上記は電流注入により例えば400nmから500nmの間、特に470nm付近の青色発光が生じる構成である。また、発光層4とMgを添加しているp型層(例えばOFS層5)との間に、Mgの発光層4への拡散を防ぐ目的でアンドープのAlInGa1−x−yN(0≦x<1、0≦y<1)層を挿入しても良い。これは以下に述べる他の実施形態でも同様である。
本実施形態では、第1のp型窒化物半導体層6と発光層4との間にAlGa1−aN(0<a≦1)からなるOFS層を挿入している。機能的に説明すると、n型窒化物半導体層側からの電子のオーバーフローを防ぎ、発光層での発光再結合の確率を高めることが可能である。たとえば、発光層の障壁層がGaNで井戸層がInGaNで構成されている場合、クラックの抑制及びAl原料による不純物の増加による結晶性低下を防ぐことを考慮して、OFS層の組成はAlが5%以上30%以下であることが好ましく、厚みが20nm以上100nm以下であることが好ましい。なお、OFS層5は必ずしも必要ではなく、なくてもよい。これは、以下に述べる他の実施形態でも同様である。
本実施形態では、第1のp型窒化物半導体層6及び第2のp型窒化物半導体層7は各々単層のGaNとしたが、これに限られず、複数の層でもよい。n型窒化物半導体層とp型窒化物半導体層との間に発光層を設けるダブルへテロ接合の場合には、p側クラッド層として、発光層の発光エネルギー(発光波長)よりもバンドギャップエネルギーの大きいp型窒化物半導体層が少なくともあればよい。p型窒化物半導体層6、7の組成として好ましくは3元混晶の窒化物半導体、より好ましくはIn、Alを含まない2元混晶のGaNからなる窒化物半導体とすると、正電極9とのオーミック接触をより良好にでき、発光効率を向上させることができる。これは、以下に述べる他の実施形態でも同様である。
本実施形態では、負電極8はTi/Al/Ni/Auが順に積層された積層膜を用いたが、Ti、Zr、W、Al、Ni及びAuよりなる群から選択された少なくとも一種を含む金属、合金、積層構造、さらにはそれらの化合物などでもよい。これは、以下に述べる他の実施形態でも同様である。
本実施形態では、正電極9としてITOを用いたが、p型窒化物半導体層用の正電極の材料としては、Ni、Pt、Pd、Rh、Ru、Os、Ir、Ti、Zr、Hf、V、Nb、Ta、Co、Fe、Mn、Mo、Cr、W、La、Cu、Ag及びYよりなる群から選択された少なくとも一種を含む金属、合金、積層構造、さらには、それらの化合物、例えば、導電性の酸化物などがあり、導電性の金属酸化物(酸化物半導体)としては、錫をドーピングした厚さ5nm〜10μmの酸化インジウム(Indium Tin Oxide:ITO)、ZnO、In、またはSnO、若しくはそれらにGaなどの窒化物半導体のIII族元素などをドーピングしたものなどが挙げられ、透光性を有する電極として好ましい。これは、以下に述べる他の実施形態でも同様である。
なお、本実施形態では、凹凸の側壁直上に位置する前記第2の窒化物半導体層104のp型キャリア濃度を1×1018/cm以上としたが、本発明によれば、さらにp型キャリア濃度を大きくすることが可能であり、1×1019/cm以上であることが好ましい。これは、以下に述べる他の実施形態でも同様である。
<実施形態2の製造方法>
以下に、図3のLEDの製造方法を示す。図4A〜図4Gは本発明の実施形態2に係るLEDの製造方法を示したものである。
窒化物半導体の結晶成長は、MOCVD(有機金属気相成長法)、熱CVD、HDVPE(ハライド気相成長法)、MBE(分子線気相成長法)、MOMBE(有機金属分子線気相成長法)等の気相成長装置を用いる。
まず、図4Aに示したように、(111)面を主面とするSi基板1上に、AlNからなるバッファ層2、n型GaNからなるn型窒化物半導体層3、発光層4、p型AlGaNからなるオーバーフロー抑制層(以下OFS層)5、p型GaNからなる第1のp型窒化物半導体層6を、C面(0001)面を主面としてこの順に形成する。
次に、図4Bに示すように、第1のp型窒化物半導体層6の表面に凹凸を形成する。凹凸は、例えば図4Gに示す方法で結晶成長によって形成でき、刃状転位を利用してピット成長する。このとき、刃状転位上に凹凸の凹部が形成される。ピット成長するには、第1のp型窒化物半導体層6の成長温度又は成長速度で制御することが可能である。成長温度でピット成長させるには、GaNの場合500℃〜900℃の範囲が望ましい。成長温度が低すぎると結晶性の低下が起きるので、より好ましくは800℃〜900℃である。成長速度で制御する場合は、1μm/h〜6μm/hの範囲が望ましい。より好ましくは4μm/h〜6μm/hが良い。第1のp型窒化物半導体層6の凹凸の側壁の面方位は(1−101)面である。
次に、図4Cに示すように、第1のp型窒化物半導体層6の凹凸の側面に接するように、p型GaNからなり、且つCが添加された第2のp型窒化物半導体層7を形成する。Cの添加方法として、故意又は自然に添加する方法がある。故意に添加する場合は、第2のp型窒化物半導体層7の(1−101)面を成長中に炭化水素(hydrocarbons)のC、C及びCHや、ハロゲンメタン(halomethane)のCCl、CHCl、CI及びCBrなどのガス原料を用いる。自然にCを添加する場合は、III族原料に有機金属を用いてV/III比を下げるか、成長温度を下げることで可能である。ここで、III族原料にはTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)が好ましい。V族原料はNHを用いることが好ましいが、DMHy(ジメチルヒドラジン)などの有機化合物系の窒化物を単独あるいはNHとの混合で用いると、よりCの自然添加量が多くなる。ここで、第2のp型窒化物半導体層7は、第1のp型窒化物半導体層6の凹凸を反映し、表面に凹凸が形成される。
次に、図4Dに示すように、第2のp型窒化物半導体層7、第1のp型窒化物半導体層6、OFS層5、発光層4の一部を除去し、n型窒化物半導体層3の一部を露出させる。第2のp型窒化物半導体層7上の凹凸構造を残したままn型窒化物半導体層3の一部が露出した構造を形成するには、例えば一辺の長さが5μmから100μmの範囲の正方形状に選択的に例えばレジストやNi金属薄膜(図示せず)を形成し、これをマスクとして例えばClガスを用いたICP(Inductive Coupled Plasma)エッチングと呼ばれるドライエッチングにより、第2のp型窒化物半導体層7、第1のp型窒化物半導体層6、OFS層5、発光層4の一部を選択的に除去することで可能である。さらに、露出したn型窒化物半導体層3の表面上に選択的に、例えば電子ビーム蒸着とリフトオフにより、Ti/Al/Ni/Au順に積層した負電極8を形成する。負電極8のコンタクト抵抗低減のために、例えばN雰囲気中で、550℃以上でシンタを行っても良い。
次に、図4Eに示すように、ITOからなる正電極9を第2のp型窒化物半導体層7の凹凸の(1−101)面に沿って形成し、正電極9の上にTi/Al/Ni/Auからなるワイヤーボンディング用のパッド電極10を設ける。
電極形成後、図4Fに示すように、例えばダイシングにより、チップサイズ250μmから1000μm角の発光ダイオードチップに分割する。このチップを例えば適切な支持基板上にメッキバンプで実装し、Agペーストを用いてパッケージ表面に実装し、続いて例えばYAG蛍光体を塗布し、樹脂で砲弾形状に封じる。
<実施形態2の変形例1>
以下に、本発明の実施形態2の変形例1について説明する。図6は本願発明の実施形態1の変形例1に係るLEDの断面図である。実施形態2と同じ構成については、同一の番号を付すことにより説明を省略する。
本変形例では、基板1が除去され、露出したn型窒化物半導体層3上にAl/Ti/Cuを順に積層した反射膜11、反射膜11の上にCuからなる金属膜12を有している。これにより、発光層4からn型半導体層側に放射された光が、反射膜11により反射され、p型層側から取り出されることにより、発光効率が向上する。また、金属膜12により放熱性が向上する。金属膜12の膜厚は、10μm以上あることが好ましい。
<実施形態1の変形例1の製造方法>
実施形態2の変形例1の製造方法は、実施形態2の製造方法において、正電極9の形成まで終えた後、例えばSiからなる支持基板13を第2のp型窒化物半導体層側に張り合わせ、基板1をウェットエッチング(フッ硝酸)またはガスエッチング(Cl)により除去し、露出したn型窒化物半導体層3上に反射膜11としてAl/Ti/Cuの積層膜を蒸着し、金属膜12としてCuをめっきにて形成し、張り合わせに用いた支持基板13を取り除き、正電極9上に電極パッド10を形成することにより製造できる。
<実施形態2の変形例2>
以下に、本願発明の実施形態2の変形例2について説明する。図3に示したLEDは、いわゆる横型構造であるが、これに限られず、縦型構造とすることもできる。図7は本願発明の実施形態2の変形例2に係る縦型LEDの断面図である。実施形態2と同じ構成については、同一の番号を付すことにより説明を省略する。
実施形態2と異なる点は以下の通りである。実施形態2では、負電極8は、第2のp型窒化物半導体層7、第1のp型窒化物半導体層6、OFS層5、発光層4の一部を除去し、n型窒化物半導体層3の一部を露出させた上に形成されていた。これに対し、本変形例では、Si基板1が除去され、露出したn型窒化物半導体層3上にAl/Ti/Cuを順に積層した反射膜11、反射膜11の上に形成されたCuからなる金属膜12を有し、負電極8は省略されている。正電極9と金属膜12の間に縦方向に電流を流すことにより、直列抵抗を低減できる。反射膜11による発光効率の向上、金属膜12による放熱性の向上の効果については、変形例1において述べたのと同様である。
<実施形態2の変形例2の製造方法>
実施形態2の変形例2の製造方法は、実施形態2の製造方法において、第2のp型窒化物半導体層7の形成まで終えた後、第2のp型窒化物半導体層7上に正電極9を形成し、変形例1と同様に、支持基板13貼り付けから基板1の除去、反射膜11の形成、金属膜12の形成、支持基板13の除去を順次行い、正電極9の上に電極パッド10を形成することにより製造できる。
<実施形態3>
実施形態3について説明する。実施形態2ではLEDについて説明したが、本発明のp型窒化物半導体層は、LDにも適用可能である。図8は本願発明の実施形態3に係るレーザーダイオード(以下LD)の断面図である。
実施形態3の窒化物半導体発光素子では、(0001)面を主面とするn型GaNからなる基板201上に、n型AlGa1−aN(0≦a<1)からなるn型窒化物半導体層203、発光層204、p型AlGaNからなるOFS層205、p型AlGa1−aN(0<a<1)からなる第1のp型窒化物半導体層6、p型AlGa1−aN(0<a<1)からなる第2のp型窒化物半導体層7が、C面(0001)面を主面としてこの順に形成されている。さらに第2のp型窒化物半導体層7の上に正電極209が、基板1の裏に負電極208が形成されることにより、縦型構造となっている。発光層4は、GaNからなる障壁層と、InGa1−bN(0<b<1)からなる井戸層とを交互に積層して形成された、多重量子井戸構造である。負電極208はTi/Al/Ni/Auを順に積層した積層膜からなり、正電極209は〜からなる。また、第1のp型窒化物半導体層6に、面内への電流拡散を制御するn型AlGa1−aN(0≦a<1)からなる電流狭窄層214が挿入されている。こうすることで、電流開口部215に選択的に電流が流れ、発光領域を絞ることができる。
ここで、第1のp型窒化物半導体層6は凹凸を有しており、該凹凸に接するように第2のp型窒化物半導体層が形成されている。第1のp型窒化物半導体層6の凹凸の側面の少なくとも一部は、窒素極性面により構成されており、例えば(1−101)により構成されている。第1のp型窒化物半導体層6には、p型を供する不純物として〜が添加されており、第2のp型窒化物半導体層には、p型を供する不純物としてCが添加されている。
また、本実施形態はLDであるため、光を導波路に強く閉じこめるために発光層を挟むn型層、p型層それぞれに、クラッド層として発光層よりもバンドギャップエネルギーの大きい層が少なくともあることが好ましい。たとえば、n型層、p型層が、組成がAlGa1−aN(0<a<1)である層を含むのが好ましい。
<実施形態4>
実施形態4の発光素子について説明する。図9Aは本発明の実施形態4に係るLED断面図であり、発光層から凹凸を有するp型層までの部分を現している。
本実施形態のLEDの構造は、基本的に実施形態2と同じあるが、図9Aに示すように、第1のp型半導体層6において、凹凸構造と発光層の間に周期構造(SLs層)316が挿入されている点で、実施形態1と異なる。周期構造316は、GaNとAlGa1−aN(0<a≦1)を交互に積層させた超格子構造である。周期数は15周期で、Al組成は20%である。周期数、組成はこれに限られない。また、2層を交互に積層したものに限られず、互いに組成の異なる3層以上の多層周期であってもかまわない。
周期構造316は、基板と窒化物半導体の間で発生した刃状転位の方向を変えることを目的としている。図4Gに示したように、電流は凹凸構造の凹部の直下に流れすい。ここで凹部直下の発光層に転位存在すると、電流が流れやすい部分の発光層に転位が存在することになり、発光効率が低下する。そこで、基板から窒化物半導体を成長する際に生じる転位の方向を、周期構造316により曲げ、方向を曲げられた転位上に凹凸構造の凹部がくることにより、凹部直下の発光層には転位がない構造を得ることができる。このような構造では、電流が流れやすい凹部直下の発光層において転位がないため、発光効率を上げることができる。
図9Bに実際のTEM像を示しており、転位の方向が曲げられているのが分かる。
本実施形態ではLEDについて述べたが、実施形態3のようなLDにも周期構造316を適用することができる。
<実施形態5>
実施形態5の発光素子について説明する。図10は本発明の実施形態5に係るLED断面図であり、発光層から凹凸を有するp型層までの部分を現している。
本実施形態のLEDの構造は、基本的に実施形態2と同じあるが、図10に示すように、第1のp型半導体層6において、凹凸構造と発光層との間にナノマスク417が挿入されている点で、実施形態1と異なる。ナノマスク417の材料としては、AlN、SiN、SiCなどをを用いることができ、またin−situで形成されることが好ましい。マスクサイズは、成長時間やマスク上への成長促進の観点から1nmから100nmの範囲が好ましい。
このような構成とすることにより、格子定数差に起因した3次元成長より凹凸構造が形成できる。さらに凹凸構造をin−situで形成可能になり、コストの低減ができる。また、転位を必要としないので、発光効率を低下させずに凹凸を形成することが可能である。
本実施形態ではLEDについて述べたが、実施形態3のようなLDにもナノマスク417を適用することができる。
以上に述べた実施形態は、本発明の技術思想の範囲で、自由に変形可能である。また、図面は図5のI−V特性図を除いて、本発明の一実施形態を模式的に示す図であり、一部誇張などがなされているが、本発明はこれらの図面の構造に限定されるものではない。
本発明は、窒化物半導体よりなる発光ダイオード、半導体レーザダイオード等の窒化物半導体発光デバイスの高輝度化、あるいは低コスト化を実現でき、産業上の価値は大なるものがある。本発明の発光素子は、p型窒化物半導体層に(1−101)面を有する凹凸構造について説明したが、その別素子として、Si基板上に窒化物半導体を用いた電界効果トランジスタ(FET:Field Effect Transistor)なども形成可能であり、窒化物半導体素子で別素子を設けて集積素子の一部を構成することもできる。
本発明の実施形態1に係る半導体積層構造の模式断面図。 本発明の実施形態1に係る半導体積層構造の製造方法の一工程を示す模式断面図。 本発明の実施形態1に係る半導体積層構造の製造方法の一工程を示す模式断面図。 本発明の実施形態1に係る半導体積層構造の製造方法の一工程を示す模式断面図。 本発明の実施形態1に係る半導体積層構造の製造方法の一工程を示す模式断面図。 本発明の実施形態1に係る半導体積層構造の製造工程中におけるSEM鳥瞰図。 本発明の実施形態2に係る発光素子の模式断面図。 本発明の実施形態2に係る発光素子の製造方法の一工程を示す模式断面図。 本発明の実施形態2に係る発光素子の製造方法の一工程を示す模式断面図。 本発明の実施形態2に係る発光素子の製造方法の一工程を示す模式断面図。 本発明の実施形態2に係る発光素子の製造方法の一工程を示す模式断面図。 本発明の実施形態2に係る発光素子の製造方法の一工程を示す模式断面図。 本発明の実施形態2に係る発光素子の製造方法の一工程を示す模式断面図。 本発明の実施形態2に係る発光素子の製造方法の一工程を示す模式断面図。 本発明の実施形態2に係る発光素子と従来の発光素子のI−V特性比較図。 本発明の実施形態2の変形例1に係る発光素子の模式断面図。 本発明の実施形態2の変形例2に係る発光素子の模式断面図。 本発明の実施形態3に係る発光素子の断面図。 本発明の実施形態4に係る発光素子の模式断面図。 本発明の実施形態4に係る発光素子のTEM図。 本発明の実施形態5に係る発光素子の模式断面図。 本発明の実施形態1に係るp型窒化物半導体層の低抵抗化の模式図。 (1−101)をA面(11−20)から見た模式断面図。 従来構造の発光素子の模式断面図。
1、201 基板
2 バッファ層
103 第1の窒化物半導体層
104 第2の窒化物半導体層
3、203 n型窒化物半導体層
4、204 発光層
5、205 OFS層
6、206 第1のp型窒化物半導体層
7、207 第2のp型窒化物半導体層
8、208 負電極
9、209 正電極
10 パッド電極
11 反射膜
12 金属膜
13 支持基板
214 電流狭窄層
215 電流開口部
316 SLs層
417 ナノマスク

Claims (31)

  1. C面を成長面とし、且つ凹凸を有する第1の窒化物半導体層と、
    前記第1の窒化物半導体層上に前記凹凸に接する形で形成され、且つp型の第2の窒化物半導体層とを有し、
    前記凹凸の側壁直上に位置する前記第2の窒化物半導体層は、p型キャリア濃度が1×1018/cm以上であることを特徴とする窒化物半導体素子。
  2. 前記第2の窒化物半導体層には、p型を供する不純物として、Cが添加されていることを特徴とする請求項1に記載の窒化物半導体素子。
  3. 前記p型を供する不純物として、前記Cに加えて、Mg、Zn、Ca及びBeのいずれか一つ又は複数が添加されていることを特長とする請求項2に記載の窒化物半導体素子。
  4. 前記第1の窒化物半導体層と前記第2の窒化物半導体層との界面において、p型を供する不純物が、前記凹凸の形状に沿って分布することを特徴とする請求項1に記載の窒化物半導体素子。
  5. 前記凹凸の側壁表面が主に窒素極性であることを特長とする請求項1に記載の窒化物半導体素子。
  6. 前記凹凸の側壁は、面方位が(1−101)、(11−22)及び(1−102)のうちのいずれかである面を含むことを特長とする請求項1に記載の窒化物半導体素子。
  7. 前記第2の窒化物半導体層へSi又はGeのいずれか一つ又は双方が添加されていることを特長とする請求項2に記載の窒化物半導体素子。
  8. 前記凹凸の形状は、六角錐及び六角錐台形のうちのいずれかであることを特長とする請求項1に記載の窒化物半導体素子。
  9. C面を成長面として順に形成されたn型窒化物半導体層と、発光層と、第1のp型窒化物半導体層とを有し、
    前記第1のp型窒化物半導体層には凹凸が設けられており、
    前記第1のp型窒化物半導体層上に前記凹凸に接する形で形成された第2のp型窒化物半導体層をさらに有し、
    前記凹凸の側壁直上に位置する前記第2のp型窒化物半導体層は、p型キャリア濃度が1×1018/cm以上であることを特徴とする窒化物半導体素子。
  10. 前記第2のp型窒化物半導体層には、p型を供する不純物として、Cが添加されていることを特徴とする請求項9に記載の窒化物半導体素子。
  11. 前記p型を供する不純物として、前記Cに加えて、Mg、Zn、Ca及びBeのいずれか一つ又は複数が添加されていることを特長とする請求項10に記載の窒化物半導体素子。
  12. 前記第1のp型窒化物半導体層と前記第2のp型窒化物半導体層との界面において、p型を供する不純物が、前記凹凸の形状に沿って分布することを特徴とする請求項9に記載の窒化物半導体素子。
  13. 前記凹凸の側壁表面が主に窒素極性であることを特長とする請求項9に記載の窒化物半導体素子。
  14. 前記凹凸の側壁は、面方位が(1−101)、(11−22)及び(1−102)のうちのいずれかである面を含むことを特長とする請求項9に記載の窒化物半導体素子。
  15. 前記第2のp型窒化物半導体層へSi又はGeのいずれか一つ又は双方が添加されていることを特長とする請求項10に記載の窒化物半導体素子。
  16. 前記凹凸の形状は、六角錐及び六角錐台形のうちのいずれかであることを特長とする請求項9に記載の窒化物半導体素子。
  17. 前記凹凸の凹部直下に刃状転位を有することを特長とする請求項9に記載の窒化物半導体素子。
  18. 前記凹凸の凹部直下に位置する前記発光層中に前記刃状転位が無いことを特長とする請求項17に記載の窒化物半導体素子。
  19. 前記第1のp型窒化物半導体層と前記発光層の間に設けられた、窒化物半導体よりなる周期構造をさらに有し、
    前記周期構造によって前記刃状転位の方向が曲げられていることを特長とする請求項18に記載の窒化物半導体素子。
  20. 前記周期構造は、異なる組成の窒化物半導体層が周期的に積層された構造であり、
    前記周期構造の各層は、In、Al及びGaのうち少なくとも一つを構成元素として含むことを特徴とする請求項19に記載の窒化物半導体素子。
  21. 前記第1のp型窒化物半導体層と前記発光層との間に設けられたナノマスクをさらに有し、
    前記ナノマスクの直上に前記凹凸の凹部が位置することを特長とする請求項9に記載の窒化物半導体素子。
  22. 前記ナノマスクはAlGa1−xN(0<x≦1)又はSiN又はSiCで形成されていることを特長とする請求項21に記載の窒化物半導体素子。
  23. 基板上に、C面を成長面として第1の窒化物半導体層を形成する工程(a)と、
    前記第1の窒化物半導体層の表面に凹凸を形成する工程(b)と、
    前記第1の窒化物半導体層の凹凸に接する形で、p型の第2の窒化物半導体層を形成する工程(c)とを有することを特徴とする窒化物半導体素子の製造方法。
  24. 前記工程(c)において、前記第2の窒化物半導体層には、p型を供する不純物として、Cを添加することを特徴とする請求項23に記載の窒化物半導体素子の製造方法。
  25. 基板上に、C面を成長面として、n型窒化物半導体層、発光層及び第1のp型窒化物半導体層を順次形成する工程(a)と、
    前記第1のp型窒化物半導体層の表面に凹凸形成する工程(b)と、
    前記第1のp型窒化物半導体層の凹凸に接する形で、第2のp型窒化物半導体層を形成する工程(c)とを有することを特徴とする窒化物半導体素子の製造方法。
  26. 前記工程(c)において、前記第2のp型窒化物半導体層には、p型を供する不純物として、Cを添加することを特徴とする請求項25に記載の窒化物半導体素子の製造方法。
  27. 前記工程(c)よりも後に、
    前記第2のp型窒化物半導体層、発光層の一部を除去することにより、前記n型窒化物半導体層を露出する工程(d)と、
    前記第2のp型窒化物半導体層上に、前記発光層の発光波長を透過できる正電極を形成する工程(e)と、
    前記n型窒化物半導体層上の露出面上に負電極を形成する工程(f)とをさらに有することを特長とする請求項25に記載の窒化物半導体素子の製造方法。
  28. 前記工程(c)よりも後に、
    前記基板を除去する工程(g)と、
    前記基板を除去することにより露出した前記n型窒化物半導体層の露出面に、前記発光層の発光波長を反射する単層または複数層からなる金属膜を形成する工程(h)とをさらに有することを特長とする請求項25に記載の窒化物半導体素子の製造方法。
  29. 前記工程(h)において、前記金属膜の厚さを10μm以上とすることを特長とする請求項28記載の窒化物半導体素子の製造方法。
  30. 前記工程(h)において、前記金属膜の少なくとも一部をメッキにより形成することを特長とする請求項28に記載の窒化物半導体素子の製造方法。
  31. 前記工程(h)において、前記金属膜は、Cu、Ag、Al及びAuのいずれか一つ又は複数を組み合わせて形成される工程ことを特長とする、請求項28から30のいずれか1項に記載の窒化物半導体素子の製造方法。
JP2009050746A 2009-03-04 2009-03-04 窒化物半導体素子及びその製造方法 Pending JP2010205988A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009050746A JP2010205988A (ja) 2009-03-04 2009-03-04 窒化物半導体素子及びその製造方法
CN2010800100851A CN102341922A (zh) 2009-03-04 2010-02-17 氮化物半导体元件及其制造方法
PCT/JP2010/000996 WO2010100844A1 (ja) 2009-03-04 2010-02-17 窒化物半導体素子及びその製造方法
US13/224,028 US8513694B2 (en) 2009-03-04 2011-09-01 Nitride semiconductor device and manufacturing method of the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009050746A JP2010205988A (ja) 2009-03-04 2009-03-04 窒化物半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010205988A true JP2010205988A (ja) 2010-09-16

Family

ID=42709415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009050746A Pending JP2010205988A (ja) 2009-03-04 2009-03-04 窒化物半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US8513694B2 (ja)
JP (1) JP2010205988A (ja)
CN (1) CN102341922A (ja)
WO (1) WO2010100844A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2012114389A (ja) * 2010-11-29 2012-06-14 Toshiba Corp 半導体発光素子
US20120322189A1 (en) * 2011-06-20 2012-12-20 Toyoda Gosei Co., Ltd. Method for producing a group iii nitride semiconductor light-emitting device
WO2013038980A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
WO2013099716A1 (ja) * 2011-12-28 2013-07-04 Dowaエレクトロニクス株式会社 Iii族窒化物半導体素子およびその製造方法
WO2013128913A1 (ja) * 2012-02-28 2013-09-06 パナソニック株式会社 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
JP2014078590A (ja) * 2012-10-10 2014-05-01 Tokyo Electron Ltd 半導体素子の製造方法及び半導体素子
JP2014099491A (ja) * 2012-11-14 2014-05-29 Stanley Electric Co Ltd 半導体発光素子
JP2014103211A (ja) * 2012-11-19 2014-06-05 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
WO2015002210A1 (ja) 2013-07-02 2015-01-08 学校法人北里研究所 Eit測定装置、eit測定方法及びプログラム
US8937325B2 (en) 2011-09-15 2015-01-20 Kabushiki Kaisha Toshiba Semiconductor device, wafer, method for manufacturing semiconductor device, and method for manufacturing wafer
US9012888B2 (en) 2011-09-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
JP2015079999A (ja) * 2015-01-29 2015-04-23 株式会社東芝 半導体発光素子
KR20150114757A (ko) * 2014-04-02 2015-10-13 엘지이노텍 주식회사 발광소자 및 조명시스템
EP3054262A1 (en) * 2013-09-30 2016-08-10 School Juridical Person Kitasato Institute Length measurement device, length measurement method, program, shape estimation device, and body fat percentage measurement device
US12020930B2 (en) 2020-05-20 2024-06-25 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5881689B2 (ja) * 2011-05-25 2016-03-09 Dowaエレクトロニクス株式会社 発光素子チップ及びその製造方法
DE102012106998A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Reflektierendes Kontaktschichtsystem für ein optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP5460831B1 (ja) * 2012-11-22 2014-04-02 株式会社東芝 半導体発光素子
SG11201508811YA (en) * 2013-04-26 2015-11-27 Agency Science Tech & Res High speed surface plasmon coupled light emitting diodes
KR101471608B1 (ko) * 2013-06-12 2014-12-11 광주과학기술원 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
DE102015115810A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und 3D-Drucker
TWI568014B (zh) * 2015-10-07 2017-01-21 財團法人工業技術研究院 三五族氮化物半導體元件
JP6994835B2 (ja) * 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540791B2 (ja) 1991-11-08 1996-10-09 日亜化学工業株式会社 p型窒化ガリウム系化合物半導体の製造方法。
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2785253B2 (ja) 1993-03-19 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体のp型化方法
JP3341948B2 (ja) 1994-07-14 2002-11-05 三菱電線工業株式会社 p型GaN系半導体の製造方法
US5814533A (en) 1994-08-09 1998-09-29 Rohm Co., Ltd. Semiconductor light emitting element and manufacturing method therefor
JPH0851235A (ja) 1994-08-09 1996-02-20 Rohm Co Ltd 半導体発光素子の製法
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
US6927412B2 (en) * 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd GaN系半導体発光素子及びその製造方法
JP2006147787A (ja) * 2004-11-18 2006-06-08 Sony Corp 発光素子及びその製造方法
JP4635727B2 (ja) * 2005-06-02 2011-02-23 日立電線株式会社 窒化物半導体発光ダイオード用エピタキシャルウエハの製造方法、窒化物半導体発光ダイオード用エピタキシャルウエハ、及び窒化物半導体発光ダイオード
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
JP5232969B2 (ja) * 2006-03-23 2013-07-10 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP2008034754A (ja) * 2006-07-31 2008-02-14 Dowa Holdings Co Ltd 発光素子
JP2008182069A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体発光素子
JP2008230868A (ja) * 2007-03-16 2008-10-02 Sumitomo Electric Ind Ltd 窒化ガリウム結晶の成長方法および窒化ガリウム結晶基板
KR100916489B1 (ko) * 2007-07-27 2009-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2012114389A (ja) * 2010-11-29 2012-06-14 Toshiba Corp 半導体発光素子
US20120322189A1 (en) * 2011-06-20 2012-12-20 Toyoda Gosei Co., Ltd. Method for producing a group iii nitride semiconductor light-emitting device
CN102842657A (zh) * 2011-06-20 2012-12-26 丰田合成株式会社 用于制造iii族氮化物半导体发光器件的方法
JP2013004846A (ja) * 2011-06-20 2013-01-07 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法
US8945965B2 (en) 2011-06-20 2015-02-03 Toyoda Gosei Co., Ltd. Method for producing a group III nitride semiconductor light-emitting device
US8937325B2 (en) 2011-09-15 2015-01-20 Kabushiki Kaisha Toshiba Semiconductor device, wafer, method for manufacturing semiconductor device, and method for manufacturing wafer
WO2013038980A1 (ja) * 2011-09-15 2013-03-21 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US9012888B2 (en) 2011-09-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
WO2013042504A1 (ja) * 2011-09-22 2013-03-28 シャープ株式会社 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2013069878A (ja) * 2011-09-22 2013-04-18 Sharp Corp 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US9287366B2 (en) 2011-12-28 2016-03-15 Dowa Electronics Materials Co., Ltd. III nitride semiconductor device and method of producing the same
WO2013099716A1 (ja) * 2011-12-28 2013-07-04 Dowaエレクトロニクス株式会社 Iii族窒化物半導体素子およびその製造方法
JP2013138139A (ja) * 2011-12-28 2013-07-11 Dowa Electronics Materials Co Ltd Iii族窒化物半導体素子およびその製造方法
WO2013128913A1 (ja) * 2012-02-28 2013-09-06 パナソニック株式会社 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
US9147804B2 (en) 2012-02-28 2015-09-29 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor light-emitting element and light source including the nitride semiconductor light-emitting element
JP2014078590A (ja) * 2012-10-10 2014-05-01 Tokyo Electron Ltd 半導体素子の製造方法及び半導体素子
JP2014099491A (ja) * 2012-11-14 2014-05-29 Stanley Electric Co Ltd 半導体発光素子
JP2014103211A (ja) * 2012-11-19 2014-06-05 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
WO2015002210A1 (ja) 2013-07-02 2015-01-08 学校法人北里研究所 Eit測定装置、eit測定方法及びプログラム
EP4154809A1 (en) 2013-07-02 2023-03-29 School Juridical Person The Kitasato Institute Eit measurement device
US10357179B2 (en) 2013-09-30 2019-07-23 School Juridical Person Kitasato Institute Length measurement device, length measurement method, program, shape estimation device, and body fat percentage measurement device
EP3054262A1 (en) * 2013-09-30 2016-08-10 School Juridical Person Kitasato Institute Length measurement device, length measurement method, program, shape estimation device, and body fat percentage measurement device
EP3054262A4 (en) * 2013-09-30 2017-05-10 School Juridical Person Kitasato Institute Length measurement device, length measurement method, program, shape estimation device, and body fat percentage measurement device
KR20150114757A (ko) * 2014-04-02 2015-10-13 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102175315B1 (ko) 2014-04-02 2020-11-06 엘지이노텍 주식회사 발광소자 및 조명시스템
JP2015079999A (ja) * 2015-01-29 2015-04-23 株式会社東芝 半導体発光素子
US12020930B2 (en) 2020-05-20 2024-06-25 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element

Also Published As

Publication number Publication date
CN102341922A (zh) 2012-02-01
US20110309400A1 (en) 2011-12-22
US8513694B2 (en) 2013-08-20
WO2010100844A1 (ja) 2010-09-10

Similar Documents

Publication Publication Date Title
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
TW201724560A (zh) 氮化物半導體發光元件
US20140191192A1 (en) Semiconductor light-emitting device
JP5504618B2 (ja) Iii族窒化物半導体発光素子及びその製造方法
JP2010080955A (ja) 半導体装置
JP2008021986A (ja) 窒化物系半導体発光素子およびその製造方法
WO2007091651A1 (ja) 窒化物半導体素子
JP2008288397A (ja) 半導体発光装置
JP2005101533A (ja) 発光素子およびその製造方法
JP2007234648A (ja) 窒化物半導体発光素子の製造方法
JP2009302314A (ja) GaN系半導体装置
KR20130058406A (ko) 반도체 발광소자
KR20070081862A (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2007234647A (ja) 窒化物半導体発光素子の製造方法
JP2008118049A (ja) GaN系半導体発光素子
US8164109B2 (en) Nitride semiconductor element and method for producing the same
JP2007200933A (ja) 窒化物系半導体素子の製造方法
JP2005340762A (ja) Iii族窒化物半導体発光素子
JP3763701B2 (ja) 窒化ガリウム系半導体発光素子
JP2007214378A (ja) 窒化物系半導体素子
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
JP2008118048A (ja) GaN系半導体発光素子
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP5179055B2 (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ