KR100916489B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100916489B1
KR100916489B1 KR1020070075908A KR20070075908A KR100916489B1 KR 100916489 B1 KR100916489 B1 KR 100916489B1 KR 1020070075908 A KR1020070075908 A KR 1020070075908A KR 20070075908 A KR20070075908 A KR 20070075908A KR 100916489 B1 KR100916489 B1 KR 100916489B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
conductive semiconductor
lamp
forming
Prior art date
Application number
KR1020070075908A
Other languages
English (en)
Other versions
KR20090011885A (ko
Inventor
윤호상
심상균
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070075908A priority Critical patent/KR100916489B1/ko
Priority to CN200880100742.4A priority patent/CN101765924B/zh
Priority to US12/669,026 priority patent/US7875874B2/en
Priority to JP2010518126A priority patent/JP5568009B2/ja
Priority to EP08792900.6A priority patent/EP2174358B1/en
Priority to PCT/KR2008/004359 priority patent/WO2009017338A2/en
Publication of KR20090011885A publication Critical patent/KR20090011885A/ko
Application granted granted Critical
Publication of KR100916489B1 publication Critical patent/KR100916489B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Abstract

본 발명의 실시 예는 따른 반도체 발광소자 및 그 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 제 1도전성 반도체층을 형성하는 단계; 상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계를 포함하며, 상기 층들 중 적어도 한 층은 성장 시 램프로 노광하여 in-situ 성장되는 것을 특징으로 한다.
LED, 램프, 노광, 소수 캐리어

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다. 이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
이러한 발광 다이오드를 제조함에 있어서, 활성층의 발광 효율을 증대시키고, 역방향 전류와 역방향 전압 등의 다이오드 특성을 개선해 주거나, ESD 등의 전기적 내성을 강화시켜 주고자 하는 연구들이 진행되고 있다.
본 발명의 실시 예는 고품질 박막이 성장될 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예는 활성층의 발광 효율을 증대시키고 다이오드의 특성 개선 및 전기적인 내성을 강화시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층을 적어도 포함하며, 상기 층들 중 적어도 한 층에 대해 램프로 노광하여 소수 캐리어를 제공하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 제 1도전성 반도체층을 형성하는 단계; 상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계를 포함하며, 상기 층들 중 적어도 한 층은 성장 시 램프로 노광하여 in-situ 성장되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 발광소자 및 그 제조방법에 의하면, 활성층의 발광 효율을 증대시켜 줄 수 있다.
또한 LED 구조의 역방향 전류, 역 방향 전압 등의 다이오드 특성을 개선하 며, ESD 등의 전기적 내성을 강화시켜 줄 수 있다.
또한 결정성이 우수한 제 1도전성 반도체층을 제공할 수 있다.
이하, 본 발명의 실시 예에 따른 반도체 발광소자 및 그 제조방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다. 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 본 발명의 제 1실시 예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는 기판(111), 버퍼층(113), 제 1언도프드 GaN층(115), 제 1도전성 반도체층(117), 활성층(119), 제 2도전성 반도체층(121)을 포함한다.
상기 기판(111)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 소자의 실장 방식에 따라 상기 기판은 제거될 수도 있다.
상기 버퍼층(113)은 기판 위에 형성되며, GaN, InN, AlN, AlInN, InGaN, AlGaN, InAlGaN 등이 선택적으로 형성된다. 상기 버퍼층(113) 위에는 제 1 언도프드(undoped) GaN층(115)이 형성된다. 여기서, 버퍼층(113) 또는/및 제 1언도프드 GaN층(115)은 선택적으로 제거될 수도 있다.
상기 제 1언도프드 GaN층(115) 위에는 제 1도전성 반도체층(117)이 형성된다. 상기 제 1도전성 반도체층(117)은 n형 반도체층으로 구현될 수 있는 데, 상기 n형 반도체층은 GaN, AlGaN, InGaN 등 중에서 선택될 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑된다.
상기 제 1도전성 반도체층(117) 위에는 활성층(1119)이 형성된다. 상기 활성층(119)은 예컨대, InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 여기서, 우물층 InxGa1-xN은 0<x≤1로 조절할 수 있다.
상기 활성층(119) 위에는 제 2도전성 반도체층(121)이 형성된다. 상기 제 2도전성 반도체층(121)은 예컨대, p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN층, AlGaN층, InGaN층 등과 같은 GaN계 화합물 반도체 중에서 어느 하나로 이루어질 수 있다.
또한 상기의 제 2도전성 반도체층(121) 위에는 제 3도전성 반도체층(미도시)을 형성할 수도 있다. 여기서 제 3도전성 반도체층은 n형 반도체층으로 구현될 수 있다.
이러한 반도체 발광소자의 각 층을 성장함에 있어서, 상기의 반도체층들 중 에서 적어도 하나의 반도체층의 성장 시 램프(lamp)를 이용하여 노광하여 in-situ 성장함으로써, 노광된 층이 성장시 주입된 물질들과의 화학 반응에 의해 전자나 정공과 같은 소수 캐리어(photo enhanced minority carrier)가 발생된다. 이에 따라 활성층의 발광 효율이나 전기적인 내성을 강화시켜 줄 수 있다.
여기서 램프(lamp)는 광 전계 루미네센스(photo electro luminescence) 성장을 위한 램프로써, 예컨대 수은 램프(mercury lamp), 엑스선(x-ray), 전자선, 할로겐 램프 중에서 적어도 하나를 선택적으로 이용할 수 있으며, 이에 한정하지 않는다. 또한 서로 다른 반도체층에 대해 모두 동일한 램프 또는 서로 다른 램프로 이용할 수도 있다.
도 2는 도 1의 제 1언도프드 GaN층의 성장 예를 나타낸 도면이다.
도 2를 참조하면, 기판 위에 버퍼층을 형성한 후, 동일 성장 장비를 이용하여 소정의 성장온도에서 NH3와 TMGa을 공급하여 소정 두께로 도펀트를 포함하지 않는 제 1언도프드 GaN층(115)을 형성하게 되는 데, 이때 제 1언도프드 GaN층(115)은 동일 성장 장비(in-situ) 내에서 램프(130)를 이용한 노광을 통해 in-situ 성장하게 된다.
이때 램프(130)로 노광함으로써, 제 1언도프드 GaN층(115)의 결정에는 성장 도중 상기 램프(130)의 노광에 의해 소수 홀(photo enhanced minority hall)(Hm)을 발생시키고, 상기 기판(111)과 GaN층 결정 사이의 불일치로 인해 포지티브 전하(positive charge)를 갖는 결함(dislocation)(Dt) 주위에는 소수 홀(Hm)이 존재 하지 않는 데드 존(115B)이 형성된다.
여기서 GaN 생성 반응식은 다음과 같다.
(CH3)3Ga(g) + NH3(g) -> GaN(s) + 3CH4(g), g : 가스 상태, s : 고체 상태
이러한 GaN 생성 반응식에 의해 결정결함(Dt) 주위에는 정상적인 성장 예컨대, 정상 성장 레이트가 2um/hr 정도로 성장되며, 그 이외의 영역은 상기와 같은 반응식에 의해 생성되는 정공(+) 또는 전자(-)의 중간 생성물의 생성이 방해되어, 정상 성장 레이트보다 10~15% 낮은 속도로 성장된다. 이러한 성장 레이트의 차이로 인하여 제 1언도프드 GaN층(115)의 표면(115A)은 러프한 표면 또는 요철 형상의 표면으로 형성된다. 이러한 제 1언도프드 GaN(115)의 표면이 러프하게 형성됨으로써, LED 구조 특성에 나쁜 영향을 주는 결정결함(dislocation)이 피닝(pinning)될 수 있는 프리 스페이스(free surface)를 증대시켜 줄 수 있다.
이로 인해, 도 1의 제 1도전성 반도체층(117)의 결함을 감소시켜 주어, 상부에 성장되는 활성층(119)의 발광 효율을 증대시키고, 최종 LED 구조의 역방향 전류, 역방향 전압 등의 다이오드 특성을 개선하며, ESD(electrostatic discharge) 등의 전기적 내성을 강화시켜 줄 수 있다.
또한 상기 실시 예에서는 제 1언도프드 GaN(115)의 성장시 램프로 노광하여 in-situ 성장을 수행하였으나, 제 1도전성 반도체층(117)에 대해서도 동일한 방식으로 램프로 노광하여 in-situ 성장을 수행할 수 있다.
도 3은 도 1의 활성층의 양자 우물층의 성장 예를 나타낸 도면이다.
도 3을 참조하면, 활성층(119)은 소정의 성장 온도에서 질소, 수소를 캐리어 가스 사용하고 분위기 가스 NH3, TMGa(TFGa), TMln 및 TMAl을 공급하여 소정 두께의 InxGa(1-x)N(0<x≤1) 양자우물층(119A) 및 양자 장벽층(119B)이 성장된다.
상기 InGaN 양자 우물층(119A)의 성장시 다량의 Ga 빈 격자점(Ga vacancy)이 발생되며, 이러한 Ga 빈 격자점은 네거티브 전하(negatively charge)를 띠고 있어, 양전자(positron)를 트랩하게 된다.
이를 위해, 상기 InGaN 양자 우물층(119A)의 성장시 램프(132)를 이용하여 노광하여 in-situ 성장함으로써, 소수 홀(minority hall)이 발생되고 발생된 소수 홀이 Ga 빈 격자점에 트랩됨으로써, 네거티브 전하로 되어 있는 GaN의 Ga 빈 격자점의 발생을 효과적으로 방지하게 된다. 즉, GaN의 Ga 빈 격자점의 생성을 소수 홀(photo enhanced minority hall)을 이용하여 보상하여 Ga 빈 격자점을 중화시켜 줌으로써, 양전자(positron)가 Ga 빈 격자점에 트랩되는 것을 방지할 수 있어, 양전자가 발광에 기여할 수 있게 된다.
이로 인해, 활성층의 프리 포지스런(free positron)이 증가하게 될 수 있어, 비 방사 재결합(non-radiative recombination)을 감소시켜 줌으로서, 발광 효율을 증대시켜 줄 수 있다.
도 4는 본 발명의 제 2실시 예에 따른 반도체 발광소자(100A)를 나타낸 단면 도이며, 도 5는 인듐에 의한 V 결함(118B)을 나타낸 도면이며, 도 6은 도 4의 로우 몰 InGaN층의 성장 예를 나타낸 도면이다. 이러한 제 2실시 예는 제 1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하고 중복 설명은 생략하기로 한다.
도 4 내지 도 6을 참조하면, 제 1도전성 반도체층(117) 위에는 인듐 함량이 낮은 로우 몰(low mole) InGaN층(118)이 형성되는 데, 상기 로우 몰 InGaN층(118)은 활성층(119)의 내부양자효율(internal quantum efficiency)을 증가시키기 위해서 상기 활성층(119) 성장 전, 상기 활성층(119)의 스트레인(strain)을 제어할 수 있도록 인듐 함량이 낮은 InGaN 확산층(spreading layer) 또는 InGaN 장벽층(barrier layer) 등으로 성장될 수 있다. 여기서 상기 로우 몰 InGaN층(118)을 성장시킴에 있어서, 도핑되는 인듐의 함량은 5%미만이 되도록 조절된다.
도 5에 도시된 바와 같이, InGaN층에 인듐이 혼합된 경우, 상기 인듐 원자(atom)은 (0001) 표면에 위치하는 것보다 경사 표면(
Figure 112007055101799-pat00001
)에 위치하게 된다. 따라서 인듐이 혼합된 경우 V 결함(118B)이 다량 생성될 수 있는데, 이러한 인듐이 혼합된 층의 표면은 어느 일정한 표면에너지 E(surface)를 가질 것이고, V 결함(118B)이 형성되면 상기 표면 에너지는 E'로 변화게 된다.
또한 표면 에너지 E'는 아래와 같이 나타낼 수 있다.
E' = f(S, λx)
여기서 S는 (0001) facet가 없어지고, (
Figure 112007055101799-pat00002
)facet가 형성되면서 생기는 에너지이고, λx는 전위 코어 에너지이다. 상기 InGaN층(118)의 표면이 최소의 E' 값을 가질 때까지 V 결함(118B)은 계속 생성되어 커질 것이다.
이는 상기 InGaN층(118)에 인듐이 혼합되는 경우 포텐셜 에너지 차이(1.5~2V)에 의해 (0001)표면(118A) 보다 경사진 표면(
Figure 112007055101799-pat00003
)에 우선적으로 성장이 일어나게 된다.
이를 방지하기 위해, 도 6에 도시된 바와 같이 램프(134)로 노광하는 상태에서 로우 몰 InGaN층(118)을 in-situ 성장함으로써, 로우 몰 InGaN층(118)의 성장시 인듐 도핑에 의해 발생하는 V 결함(118B)의 생성과 성장을 억제하여 고 품질의 InGaN층을 성장할 수 있다.
다시 말하면, 로우 몰 InGaN층(118)의 성장 도중 in-situ 노광에 의해 소수 홀(photo enhanced minority hall)을 발생시키면, 상기 소수 홀이 표면(예:
Figure 112007055101799-pat00004
) 전계 상태(surface electric state)를 교란시켜 주어, 인듐에 의한 V 결함(V-defect)(118B)의 생성과 성장을 제한하게 된다. 즉, 로우 몰 InGaN(118)에서 V 결함(118B)의 표면(
Figure 112007055101799-pat00005
)에 대한 포텐셜 에너지를 교란시켜 주어, V 결함(118B)에 계속 붙으려는 인듐을 방해하여 V 결함(118B)의 성장을 제한하게 된다.
도 7은 본 발명의 제 3실시 예를 나타낸 반도체 발광소자(100B)를 나타낸 단면도이고, 도 8은 도 7의 제 2도전성 반도체층의 성장 예를 나타낸 도면이다. 이러한 제 3실시 예는 제 1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하고 중복 설명은 생략하기로 한다.
도 7 및 도 8을 참조하면, 상기 제 2도전성 반도체층(121)을 성장하기 전에 제 2언도프드 GaN층(120)을 성장하고, 제 2언도드프 GaN층(121) 위에 제 2도전성 반도체층을 성장하게 된다. 여기서 제 2도전성 반도체층(121) 위에 제 3언도프드 GaN층을 형성할 수도 있다.
상기 제 2도전성 반도체층(121)은 수소(H)를 캐리어 가스로 하여 소정의 온도에서, TMGa, (EtCp2Mg) {Mg(C2H5C5H4)2} 및 NH3을 공급하여 p-GaN층으로 구현된다.
이때, Mg를 도핑한 p-GaN층(121)을 얇게 성장시키고, 상기 p-GaN층(121)의 아래에 제 2언도프드 GaN층(120)을 형성해 줌으로써, 도핑되어 있는 p-GaN층(121)에서 제 2언도프드 GaN층(120)으로 마그네슘(Mg)들이 자연스럽게 확산(diffusion)하게 되어 고 품위의 Mg가 도핑된 p-GaN층(121)의 형성이 가능하게 된다. 여기서, 상기 제 2언도프드 GaN층의 두께는 10Å~500Å이고, 상기 제 2도전성 반도체층의 두께는 10Å~2000Å로 형성될 수 있다.
이때, 마이너스 전하를 띤 수소(H) 이온이 발생하여 Mg-H 결합이 발생하는 구간은 제 2언도프드 GaN층(120) 위의 p-GaN층(121)에서 발생되므로, p-GaN층(121)의 성장시 램프(136)를 이용하여 노광하여 in-situ 성장함으로써, 제 2언도프드 GaN층(120)에 의해 소수 홀(minority hole) 발생되므로 Mg-H 결합을 방해하여 주게 된다.
즉, p-GaN층(121)에서 Mg 도핑시에는 Mg이 암모니아 가스의 H와 결합되어 전 기적으로 절연 특성을 보이는 Mg-H 결합체를 형성한다. 따라서 고농도의 p-GaN층(121)을 얻는 것이 어렵다. 이를 위해, p-GaN층(121)의 성장 시 램프(136)로 노광하여 in-situ 성장하여 소수 전자(photo enhanced minority electron)를 발생시켜 줌으로써, 상기 발생된 소수 전자가 H 이온과 결합된다. 이에 따라 Mg와 분위기 가스 및 이송 가스로 사용되는 H 이온과의 결합으로 인해 p-GaN층(121)의 홀 캐리어(hall carrier) 농도를 저하시키는 현상을 개선할 수 있다.
이러한 p-GaN층(121) 성장 시 램프(136)를 이용하여 소수 전자를 생성시켜 줌으로써, 상기 생성된 소수 전자와 Mg 이온과의 1차 결합을 형성하여 Mg-H 결합을 방지하고 NH3 및 H2 가스 등을 배제한 상태에서 고온의 단시간 열처리를 통하여 홀 농도(hall concentration)를 증가시켜 줄 수 있다. 이에 따라 발광다이오드의 구동 전압을 개선하고 사용하는 Mg 소스의 양을 줄여, 활성층의 데미지(damage)를 줄임으로써 발광 효율을 개선하는 등의 효과가 있다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명의 제 1실시 예에 따른 반도체 발광소자를 나타낸 단면도.
도 2는 도 1의 제 1 언도프드 GaN층의 성장 예를 나타낸 도면.
도 3은 도 1의 활성층의 양자 우물층의 성장 예를 나타낸 단면도.
도 4는 본 발명의 제 2실시 예에 따른 반도체 발광소자를 나타낸 단면도.
도 5는 도 4에서의 로우 몰 InGaN층의 V결함 예를 나타낸 도면.
도 6은 도 4의 로우 몰 InGaN층의 성장 예를 나타낸 도면.
도 7은 본 발명의 제 3실시 예에 따른 반도체 발광소자를 나타낸 단면도.
도 8은 도 7의 제 2도전성 반도체층의 성장 예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100,100A,100B : 반도체 발광소자
111 : 기판 113 : 버퍼층
115 : 제 1언도프드 GaN층 117 : 제 1도전성 반도체층
118 : 로우 몰 InGaN층 119 : 활성층
119A : 양자 우물층 119B : 양자 장벽층
120 : 제 2언도프드 GaN층 121 : 제 2도전성 반도체층

Claims (23)

  1. 제 1도전성 반도체층;
    제 1도전성 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층을 포함하며,
    상기 층들 중 적어도 한 층은 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 삭제
  3. 삭제
  4. 제1언도프드 반도체층;
    상기 제1언도프드 반도체층 위에 제 1도전성 반도체층;
    상기 제 1도전성 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층을 포함하며,
    상기 제1언도프드 반도체층은 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 제 1도전성 반도체층;
    상기 제 1도전성 반도체층 위에 InGaN 양자 우물층을 포함하는 단일 또는 다중 양자 우물 구조의 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층을 포함하며,
    상기 InGaN 양자 우물층은 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 제 1도전성 반도체층;
    상기 제1도전성 반도체층 위에 형성된 인듐 함량이 낮은 로우 몰 InGaN층;
    상기 로우 몰 InGaN층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2도전성 반도체층을 포함하며,
    상기 로우 몰 InGaN층은 인듐 함량이 5% 미만이며, 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 삭제
  8. 제1항 또는 제5항 또는 제6항 중 어느 한 항에 있어서,
    상기 제1도전성 반도체층 아래에 형성된 제1언도프드 반도체층을 포함하며,
    상기 제1언도프드 반도체층은 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 제8항에 있어서,
    상기 제1언도프드 반도체층의 아래에 형성된 버퍼층 및 상기 버퍼층 아래에 형성된 기판을 포함하는 것을 특징으로 하는 반도체 발광소자.
  10. 제4항에 있어서,
    상기 제1언도프드 반도체층은 상기 램프의 노광에 의해 생성된 소수 홀에 의해 표면이 러프하게 형성된 반도체 발광소자.
  11. 제 6항에 있어서,
    상기 로우 몰 InGaN층은 상기 램프의 노광에 의해 소수 홀이 발생되며, 상기 로우 몰 InGaN층의 표면 전계 상태를 교란시켜 주어 인듐에 의한 V 결함의 생성 및 성장을 제한하는 반도체 발광소자.
  12. 제 5항에 있어서,
    상기 InGaN 양자 우물층은 상기 램프의 노광에 의해 생성된 소수 홀이 GaN의 Ga vacancy의 발생을 방지하는 반도체 발광소자.
  13. 제 1도전성 반도체층;
    상기 제1도전성 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2언도프드 반도체층;
    상기 제2언도프드 반도체층 위에 형성된 제2도전성 반도체층을 포함하며,
    상기 제2도전성 반도체층은 성장시 램프에 의해 노광되며,
    상기 램프로 노광된 상기 제2도전성 반도체층에는 소수 전자를 형성시켜 주어, 상기 생성된 소수 전자와 Mg 이온과의 1차 결합을 형성하여, Mg-H 구조의 -전하를 띈 H이온을 상쇄시켜 줄 수 있도록 한 반도체 발광소자.
  14. 제 1도전성 반도체층;
    상기 제1도전성 반도체층 위에 형성된 활성층;
    상기 활성층 위에 형성된 제 2언도프드 반도체층;
    상기 제2언도프드 반도체층 위에 형성된 제2도전성 반도체층을 포함하며,
    상기 제2도전성 반도체층은 성장시 램프에 의해 노광되며,
    상기 제 2언도프드 반도체층은 상기 제2도전성 반도체층의 램프 노광에 의해 발생된 소수 홀을 포함하는 반도체 발광소자.
  15. 삭제
  16. 제 1항 또는 제4항 또는 제6항 중 어느 한 항에 있어서,
    상기 램프는 수은 램프, X선, 전자선, 할로겐 램프 중 적어도 하나를 포함하는 반도체 발광소자.
  17. 제 1도전성 반도체층을 형성하는 단계;
    상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계를 포함하며,
    상기 층들 중 적어도 한 층은 성장 시 램프로 노광하여 in-situ 성장되며, 상기 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 반도체 발광소자 제조방법.
  18. 제1언도프드 반도체층을 형성하는 단계;
    상기 제1언도프드 반도체층 위에 제 1도전성 반도체층을 형성하는 단계;
    상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계를 포함하며,
    상기 제1언도프드 반도체층, 활성층 및 제1도전성 반도체층 중 적어도 한 층은 성장 시 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 반도체 발광소자 제조방법.
  19. 제 1도전성 반도체층을 형성하는 단계;
    상기 제 1도전성 반도체층 위에 양자 장벽층 및 InGaN 양자 우물층을 포함하는 단일 또는 다중 양자 우물 구조의 활성층을 형성하는 단계;
    상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계를 포함하며,
    상기 InGaN 양자 우물층의 성장 시 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 반도체 발광소자 제조방법.
  20. 제 1도전성 반도체층을 형성하는 단계;
    상기 제 1도전성 반도체층 위에 인듐 함유량이 낮은 로우 몰 InGaN층을 형성하는 단계;
    상기 로우 몰 InGaN층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계를 포함하며,
    상기 로우 몰 InGaN층은 인듐 함량이 5% 미만이며, 상기 로우 몰 InGaN층의 성장시 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 반도체 발광소자 제조방법.
  21. 제 1도전성 반도체층을 형성하는 단계;
    상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계;
    상기 활성층 위에 제 2언도프드 반도체층을 형성하는 단계;
    상기 제2언도프드 반도체층 위에 제 2도전성 반도체층을 형성하는 단계를 포함하며,
    상기 제 2도전성 반도체층의 성장 시 램프로 노광하여 소수 전자를 생성시켜 주는 반도체 발광소자 제조방법.
  22. 제 17항 내지 제 21항 중 어느 한 항에 있어서,
    상기 램프는 수은 램프, 엑스레이, 전자선, 할로겐 램프 중 적어도 하나를 포함하는 반도체 발광소자 제조방법.
  23. 제 17항 또는 제19항 또는 제20항 또는 제21항 중 어느 한 항에 있어서,
    상기 제1도전성 반도체층 아래에 제1언도프드 반도체층을 포함하며,
    상기 제1언도프드 반도체층은 성장시 램프의 노광에 의해 생성된 소수 캐리어를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
KR1020070075908A 2007-07-27 2007-07-27 반도체 발광소자 및 그 제조방법 KR100916489B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070075908A KR100916489B1 (ko) 2007-07-27 2007-07-27 반도체 발광소자 및 그 제조방법
CN200880100742.4A CN101765924B (zh) 2007-07-27 2008-07-25 半导体发光器件和制造该半导体发光器件的方法
US12/669,026 US7875874B2 (en) 2007-07-27 2008-07-25 Semiconductor light emitting device and method of manufacturing the same
JP2010518126A JP5568009B2 (ja) 2007-07-27 2008-07-25 半導体発光素子及びその製造方法
EP08792900.6A EP2174358B1 (en) 2007-07-27 2008-07-25 Semiconductor light emitting device and method of manufacturing the same
PCT/KR2008/004359 WO2009017338A2 (en) 2007-07-27 2008-07-25 Semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075908A KR100916489B1 (ko) 2007-07-27 2007-07-27 반도체 발광소자 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129089A Division KR100921143B1 (ko) 2008-12-18 2008-12-18 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20090011885A KR20090011885A (ko) 2009-02-02
KR100916489B1 true KR100916489B1 (ko) 2009-09-08

Family

ID=40305039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075908A KR100916489B1 (ko) 2007-07-27 2007-07-27 반도체 발광소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US7875874B2 (ko)
EP (1) EP2174358B1 (ko)
JP (1) JP5568009B2 (ko)
KR (1) KR100916489B1 (ko)
CN (1) CN101765924B (ko)
WO (1) WO2009017338A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205988A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 窒化物半導体素子及びその製造方法
DE102011012928A1 (de) 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Dünnfilm-Halbleiterkörpers und Dünnfilm-Halbleiterkörper
JP5437538B1 (ja) 2012-02-28 2014-03-12 パナソニック株式会社 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
CN103390699A (zh) * 2012-05-09 2013-11-13 华夏光股份有限公司 发光二极管及其制造方法
DE102012104671B4 (de) * 2012-05-30 2020-03-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer aktiven Zone für einen optoelektronischen Halbleiterchip
KR102369933B1 (ko) * 2015-08-03 2022-03-04 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
US11063231B2 (en) 2018-10-05 2021-07-13 Samsung Electronics Co., Ltd. Light emitting device and display device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255927A (ja) * 1995-03-16 1996-10-01 Rohm Co Ltd 半導体発光素子の製法
KR20050087584A (ko) * 2004-02-27 2005-08-31 엘지전자 주식회사 반도체 발광소자 및 그 제조방법
KR20050105681A (ko) * 2004-05-03 2005-11-08 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR20050112938A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 나노 결정의 다층 박막 제조 방법 및 이를 이용한유·무기 하이브리드 전기 발광 소자

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61241913A (ja) * 1985-04-18 1986-10-28 Matsushita Electric Ind Co Ltd 窒化ガリウム膜の製造方法
US4843031A (en) * 1987-03-17 1989-06-27 Matsushita Electric Industrial Co., Ltd. Method of fabricating compound semiconductor laser using selective irradiation
US4904337A (en) * 1988-06-06 1990-02-27 Raytheon Company Photo-enhanced pyrolytic MOCVD growth of group II-VI materials
US5561116A (en) * 1991-04-11 1996-10-01 Kabushiki Kaisha Hayashibara Seibutsu Kagaku Kenkyujo Solid product containing propolis components, and preparation and uses thereof
JP2856374B2 (ja) * 1992-02-24 1999-02-10 シャープ株式会社 半導体発光素子及びその製造方法
JP2960838B2 (ja) 1993-07-30 1999-10-12 シャープ株式会社 半導体装置及びその製造方法
TW319916B (ko) * 1995-06-05 1997-11-11 Hewlett Packard Co
JPH09309796A (ja) * 1996-05-23 1997-12-02 Sony Corp 窒素系ｉｉｉ−ｖ族化合物半導体の成長方法
JP3771987B2 (ja) 1997-02-27 2006-05-10 シャープ株式会社 窒化ガリウム系化合物半導体の製造方法
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
JPH11135436A (ja) * 1997-10-29 1999-05-21 Kyocera Corp 化合物半導体膜の形成方法
JP3898445B2 (ja) 1997-12-08 2007-03-28 三菱電線工業株式会社 発光素子
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
JP4427924B2 (ja) * 2001-04-27 2010-03-10 信越半導体株式会社 発光素子の製造方法
TW541723B (en) * 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
US6665329B1 (en) * 2002-06-06 2003-12-16 Sandia Corporation Broadband visible light source based on AllnGaN light emitting diodes
JP4190297B2 (ja) * 2003-02-05 2008-12-03 三洋電機株式会社 窒化物系半導体レーザ素子およびその製造方法
JP2005150627A (ja) * 2003-11-19 2005-06-09 Sumitomo Electric Ind Ltd 発光ダイオード及びその製造方法
US7291865B2 (en) * 2004-09-29 2007-11-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255927A (ja) * 1995-03-16 1996-10-01 Rohm Co Ltd 半導体発光素子の製法
KR20050087584A (ko) * 2004-02-27 2005-08-31 엘지전자 주식회사 반도체 발광소자 및 그 제조방법
KR20050105681A (ko) * 2004-05-03 2005-11-08 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
KR20050112938A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 나노 결정의 다층 박막 제조 방법 및 이를 이용한유·무기 하이브리드 전기 발광 소자

Also Published As

Publication number Publication date
JP2010534933A (ja) 2010-11-11
CN101765924A (zh) 2010-06-30
EP2174358A4 (en) 2010-07-28
JP5568009B2 (ja) 2014-08-06
WO2009017338A2 (en) 2009-02-05
EP2174358A2 (en) 2010-04-14
WO2009017338A3 (en) 2009-04-09
EP2174358B1 (en) 2018-10-17
US20100187495A1 (en) 2010-07-29
CN101765924B (zh) 2013-03-13
KR20090011885A (ko) 2009-02-02
US7875874B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
US9911898B2 (en) Ultraviolet light-emitting device
KR101308130B1 (ko) 발광 소자 및 그 제조 방법
JP5279006B2 (ja) 窒化物半導体発光素子
KR20100006548A (ko) Ⅲ족 질화물계 반도체 발광 소자, 및 에피택셜 웨이퍼
JP6587673B2 (ja) 発光素子
KR100916489B1 (ko) 반도체 발광소자 및 그 제조방법
US9318645B2 (en) Nitride semiconductor light-emitting element
US9224913B2 (en) Near UV light emitting device
KR20090021849A (ko) 반도체 발광소자 및 그 제조방법
TW201633562A (zh) Iii族氮化物半導體發光元件的製造方法及iii族氮化物半導體發光元件
JP2010258097A (ja) 窒化物半導体層の製造方法、窒化物半導体発光素子の製造方法および窒化物半導体発光素子
TW200832758A (en) GaN semiconductor light emitting element
CN110050330B (zh) Iii族氮化物半导体
KR100921143B1 (ko) 반도체 발광소자
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR100881053B1 (ko) 질화물계 발광소자
JP7319559B2 (ja) 窒化物半導体発光素子
KR20130094451A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2011096893A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
KR101423719B1 (ko) 발광 소자 및 그 제조 방법
KR20120131147A (ko) 발광 소자 및 그 제조 방법
JP2022167231A (ja) 紫外半導体発光素子
JP2007201145A (ja) ｎ型ＩＩＩ族窒化物系化合物半導体層の成長方法
KR20130126369A (ko) 정공 전달 효율을 향상시킨 구조를 지닌 반도체 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 11