KR102369933B1 - 반도체 발광소자 및 그 제조 방법 - Google Patents

반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102369933B1
KR102369933B1 KR1020150109489A KR20150109489A KR102369933B1 KR 102369933 B1 KR102369933 B1 KR 102369933B1 KR 1020150109489 A KR1020150109489 A KR 1020150109489A KR 20150109489 A KR20150109489 A KR 20150109489A KR 102369933 B1 KR102369933 B1 KR 102369933B1
Authority
KR
South Korea
Prior art keywords
region
layer
light emitting
emitting device
semiconductor layer
Prior art date
Application number
KR1020150109489A
Other languages
English (en)
Other versions
KR20170016544A (ko
Inventor
이진섭
김정섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150109489A priority Critical patent/KR102369933B1/ko
Priority to US15/172,976 priority patent/US9831378B2/en
Priority to CN201610630167.5A priority patent/CN106410004B/zh
Publication of KR20170016544A publication Critical patent/KR20170016544A/ko
Application granted granted Critical
Publication of KR102369933B1 publication Critical patent/KR102369933B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

본 발명의 실시예에 따른 반도체 발광소자의 제조 방법은, 기판 상에 하부 반도체층의 제1 영역을 형성하는 단계, 제1 영역을 형성하는 공정이 수행된 챔버에서 인-시추(in-situ)로, 제1 영역을 형성하는 데 이용된 가스들 중 적어도 하나의 가스를 이용하여 제1 영역을 상면으로부터 일부 식각하는 단계, 제1 영역 상에 하부 반도체층의 제2 영역을 형성하는 단계, 하부 반도체층 상에 활성층을 형성하는 단계, 및 활성층 상에 상부 반도체층을 형성하는 단계를 포함한다.

Description

반도체 발광소자 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 발광소자 및 그 제조 방법에 관한 것이다.
반도체 발광소자는 전류가 가해지면 전자와 정공의 재결합 원리를 이용하여 광을 방출하며, 낮은 소비전력, 고휘도, 소형화 등의 여러 장점 때문에 광원으로서 널리 사용되고 있다. 특히, 질화물계 발광소자가 개발된 후에는 활용범위가 더욱 확대되어 백라이트 유닛, 가정용 조명장치, 자동차 조명 등으로 채용되고 있다.
반도체 발광소자의 활용범위가 넓어짐에 따라 고전류/고출력 분야의 광원 분야로 그 활용범위가 확대되고 있다. 이와 같이 반도체 발광소자가 고전류/고출력 분야에서 요구됨에 따라 당 기술 분야에서는 발광 효율의 향상을 위한 연구가 계속되어 왔다. 특히, 외부 광추출 효율 향상을 위해, 반사기를 구비하는 반도체 발광소자 및 그 제조 기술이 제안되었다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 향상된 광특성을 갖는 반도체 발광소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법은, 기판 상에 하부 반도체층의 제1 영역을 형성하는 단계, 상기 제1 영역을 형성하는 공정이 수행된 챔버에서 인-시추(in-situ)로, 상기 제1 영역을 형성하는 데 이용된 가스들 중 적어도 하나의 가스를 이용하여 상기 제1 영역을 상면으로부터 일부 식각하는 단계, 상기 제1 영역 상에 상기 하부 반도체층의 제2 영역을 형성하는 단계, 상기 하부 반도체층 상에 활성층을 형성하는 단계, 및 상기 활성층 상에 상부 반도체층을 형성하는 단계를 포함할 수 있다.
일 예로, 상기 적어도 하나의 가스는, 상기 제1 영역을 형성하는 데 이용된 캐리어 가스일 수 있다.
일 예로, 상기 적어도 하나의 가스는 수소(H2) 가스일 수 있다.
일 예로, 상기 제1 영역을 상면으로부터 일부 식각하는 단계에 의해, 상기 제1 영역의 상면에 요철들이 형성될 수 있다.
일 예로, 상기 제2 영역은 상기 요철들을 메우며 평탄한 상면을 갖도록 형성될 수 있다.
일 예로, 상기 제2 영역은 상기 요철들 상에 보이드를 형성하며 평탄한 상면을 갖도록 형성될 수 있다.
일 예로, 상기 제1 영역을 형성하는 단계, 상기 제1 영역을 상면으로부터 일부 식각하는 단계 및 상기 제2 영역을 형성하는 단계는 상기 챔버에서 인-시추로 수행될 수 있다.
일 예로, 상기 제1 영역과 상기 제2 영역의 계면에 인접한 상기 제1 영역과 상기 제2 영역의 일부 영역들은 서로 동일한 물질로 이루어질 수 있다.
일 예로, 상기 제1 영역 중 식각되는 영역은 알루미늄 질화물로 이루어진 층일 수 있다.
일 예로, 상기 제1 영역을 상면으로부터 일부 식각하는 단계에서, 상기 알루미늄 질화물을 형성하기 위한 질화물 소스 가스의 유입을 차단할 수 있다.
일 예로, 상기 제1 영역 및 상기 제2 영역은 1150 ℃ 내지 1250 ℃의 온도에서 형성될 수 있다.
일 예로, 상기 챔버는 MOCVD 장비의 챔버일 수 있다.
일 예로, 상기 하부 반도체층은, 상기 기판 상에 순차적으로 배치되는 버퍼층 및 제1 도전형 반도체층을 포함할 수 있다.
일 예로, 상기 제1 영역은 상기 버퍼층의 일부로 이루어질 수 있다.
일 예로, 상기 제1 영역은, 상기 버퍼층 및 상기 제1 도전형 반도체층의 일부로 이루어질 수 있다.
일 예로, 상기 하부 반도체층은, 상기 버퍼층과 상기 제1 도전형 반도체층 사이에 배치되는 초격자층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법은, 기판 상에 하부 반도체층의 제1 영역을 형성하는 단계, 상기 제1 영역을 형성하는 데 이용된 가스들 중 적어도 하나의 가스를 이용하여 상기 제1 영역의 일부를 식각하는 단계, 상기 제1 영역 상에 상기 하부 반도체층의 제2 영역을 형성하는 단계, 상기 하부 반도체층 상에 활성층을 형성하는 단계, 및 상기 활성층 상에 상부 반도체층을 형성하는 단계를 포함할 수 있다.
일 예로, 상기 제1 영역을 형성하는 단계 및 상기 제1 영역의 일부를 식각하는 단계는 동일한 설비에서 인-시추로 수행될 수 있다.
일 예로, 상기 제2 영역은 평탄한 상면을 갖도록 형성될 수 있다.
일 예로, 상기 제1 영역은 AlN이고, 상기 적어도 하나의 가스는 수소(H2) 가스를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 기판, 상기 기판 상에 배치되며, 수직하게 배치되는 제1 및 제2 영역을 포함하는 하부 반도체층, 상기 하부 반도체층 상에 배치되는 활성층, 및 상기 활성층 상에 배치되는 상부 반도체층을 포함하고, 상기 제1 및 제2 영역의 사이의 계면은 요철면이고, 상기 계면의 각각 상부 및 하부에 위치하는 상기 제1 및 제2 영역은 동일한 물질로 이루어질 수 있다.
일 예로, 상기 하부 반도체층은, 상기 기판 상에 순차적으로 배치되는 버퍼층 및 제1 도전형 반도체층을 포함하고, 상기 요철면은 상기 제1 도전형 반도체층 내에 배치될 수 있다.
일 예로, 상기 하부 반도체층은, 상기 기판 상에 순차적으로 배치되는 버퍼층 및 제1 도전형 반도체층을 포함하고, 상기 요철면은 상기 버퍼층과 상기 제1 도전형 반도체층의 계면에 배치될 수 있다.
일 예로, 상기 요철면은 보이드를 포함할 수 있다.
일 예로, 상기 보이드는 상기 제1 및 제2 영역의 결정면을 따라 형성될 수 있다.
활성층 하부의 반도체층들의 형성 시, 식각된 면을 포함하도록 형성함으로써, 향상된 광특성을 갖는 반도체 발광소자 및 그 제조 방법이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 2 내지 도 4는 본 발명의 실시예들에 따른 반도체 발광소자의 개략적인 단면도들이다.
도 5는 본 발명의 실시예에 따른 반도체 발광소자의 특징을 설명하기 위한 부분 단면도이다.
도 6 및 도 7은 본 발명의 실시예에 따른 반도체 발광소자의 특성을 설명하기 위한 그래프들이다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 반도체 발광소자의 특성을 설명하기 위한 사진들이다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 단면도들이다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 반도체 발광소자의 실시예들을 나타내는 단면도들이다.
도 14 내지 도 16은 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 17은 본 발명의 일 실시예에 따른 백색 광원 모듈을 나타내는 개략도이다.
도 18은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지에 채용 가능한 파장 변환 물질을 설명하기 위한 CIE 좌표계이다.
도 19는 본 발명의 일 실시예에 따른 백라이트 유닛의 개략적인 사시도이다.
도 20은 본 발명의 일 실시예에 따른 백라이트 유닛의 개략적인 단면도이다.
도 21은 본 발명의 일 실시예에 따른 조명 장치로서 통신 모듈을 포함하는 램프를 개략적으로 나타내는 분해 사시도이다.
도 22는 본 발명의 일 실시예에 따른 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
도 23은 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
도 24는 개방적인 공간에 적용된 네트워크 시스템의 일 실시예를 나타낸다.
도 25는 가시광 무선통신에 의한 조명 기구의 스마트 엔진과 모바일 기기의 통신 동작을 설명하기 위한 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
본 발명의 실시예는 여러 가지 다른 형태로 변형되거나 여러 가지 실시예가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위해 사용된 것이며, 본 발명을 한정하기 위한 것이 아니다. 단수의 표현은 문맥상 명백하게 다르게 지적하는 것이 아니라면, 복수의 표현을 포함한다. 본 명세서에서 사용되는 경우 "포함하다", "구비하다", 또는 "가지다" 등과 같은 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합이 존재함을 특정하려는 것이며, 하나 이상의 다른 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 해석되어야 한다. 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다.　 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다.　 따라서, 이하 상술할 제1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는 기판(101), 기판(101) 상에 배치된 버퍼층(110), 초격자층(120), 제1 도전형 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)을 포함할 수 있다. 또한, 반도체 발광소자(100)는 전극 구조인 제1 및 제2 전극(160, 170)을 더 포함할 수 있다.
기판(101)은 반도체 성장용 기판으로 제공될 수 있다. 기판(101)은 사파이어, 실리콘(Si), SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 사파이어의 경우, 육각-롬보형(Hexa-Rhombo, R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001 Å 과 4.758 Å 이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
한편, 도면에는 도시되지 않았으나, 기판(101)의 상면, 즉, 반도체층들의 성장면에는 다수의 요철 구조가 형성될 수 있으며, 이러한 요철 구조에 의하여 상부에 배치되는 반도체층들의 결정성과 발광 효율 등이 향상될 수 있다.
버퍼층(110)은 기판(101) 상에 배치될 수 있으며, 상부에 형성되는 제1 도전형 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)의 결정성 향상을 위한 층일 수 있다. 버퍼층(110)은 제1 및 제2 버퍼층(112, 114)을 포함할 수 있다.
제1 및 제2 버퍼층(112, 114)의 계면은 요철들(RI)이 형성된 요철면일 수 있다. 요철들(RI)은 후속에서 도 9b 및 도 9c를 참조하여 설명하는 것과 같이, 제1 버퍼층(112)의 일부를 식각하여 거칠기(roughness)를 갖는 요철면을 형성하고 상부에 제2 버퍼층(114)을 형성함으로써 형성된 것일 수 있다. 요철들(RI)의 크기, 형상, 배열 등은 도면에 도시된 것에 한정되지 않으며 다양하게 변경될 수 있다. 제1 및 제2 버퍼층(112, 114)은 요철들(RI)이 형성된 계면에서 빈 공간 없이 서로 접촉될 수 있다. 버퍼층(110)의 상면(110u), 즉 제2 버퍼층(114)의 상면(110u)은 평탄한 면일 수 있다. 제2 버퍼층(114)은 요철들(RI) 상에 형성되면서도 이러한 평탄한 상면을 가지도록 성장 시의 공정 조건이 조절될 수 있다.
버퍼층(110)은 예를 들어, 도핑 없이 성장된 알루미늄 갈륨 질화물(AlxGa1 - xN, 0<x≤1)로 이루어질 수 있다. 제1 및 제2 버퍼층(112, 114)은 서로 동일한 조성을 갖거나, 서로 다른 조성을 가질 수 있다. 예를 들어, 제1 및 제2 버퍼층(112, 114)은 모두 AlN일 수 있으며, 제1 버퍼층(112)은 AlN이고 제2 버퍼층(114)은 AlGaN일 수 있다.
제1 버퍼층(112)은 제1 두께(T1)를 가지고, 제2 버퍼층(114)은 제2 두께(T2)를 가질 수 있다. 일 실시예에서, 제1 두께(T1)는 제2 두께(T2)보다 클 수 있으나, 이에 한정되지는 않는다. 제1 두께(T1) 및 제2 두께(T2)는 각각 수백 나노미터 내지 수 마이크로미터의 범위, 예를 들어 500 nm 내지 10 ㎛의 범위를 가질 수 있다.
초격자(supperlattice)층(120)은 서로 다른 밴드갭 에너지를 갖는 복수의 층들이 교대로 반복 적층된 층일 수 있다. 초격자층(120)을 이루는 상기 복수의 층들 각각은 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 가질 수 있으며, n형 불순물을 포함할 수도 있다. 예를 들어, 초격자층(120)은 GaN/InGaN계, AlGaN/GaN계, AlGaN/GaN/InGaN계의 다층 반복구조로 구성될 수 있다. 또한, 초격자층(120)을 이루는 상기 복수의 층들 각각은 예를 들어, 1 nm 내지 500 nm의 두께를 가질 수 있다.
초격자층(120)은 서로 다른 밴드갭 에너지를 갖는 상기 복수의 층들에 의한 에너지 밴드의 불연속성에 의해 그 계면에서 이차원 전자가스층을 형성하게 되어 전압 인가 시에 상기 이차원 전자가스층을 통한 터널링 현상이 발생되어 상부의 제1 도전형 반도체층(130)의 클래딩 효과를 향상시키고, 높은 캐리어 이동도를 확보하여 전류확산 효과를 향상시킬 수 있다. 다만, 초격자층(120)은 일부 실시예들에서 생략될 수도 있다.
제1 및 제2 도전형 반도체층(130, 150)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있으나, 이에 한정되지 않고 반대로 각각 p형 및 n형 반도체로 이루어질 수도 있다. 제1 및 제2 도전형 반도체층(130, 150)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층을 구비할 수도 있다. 다만, 제1 및 제2 도전형 반도체층(130, 150)은 질화물 반도체 외에도 AlInGaP나 AlInGaAs 계열의 반도체를 이용할 수도 있을 것이다. 본 실시예에서, 제1 도전형 반도체층(130)은 예를 들어, 실리콘(Si) 또는 탄소(C)가 도핑된 n형 갈륨 질화물(n-GaN)이고, 제2 도전형 반도체층(150)은 마그네슘(Mg) 또는 아연(Zn)이 도핑된 p형 갈륨 질화물(p-GaN)일 수 있다.
활성층(140)은 제1 및 제2 도전형 반도체층(130, 150)의 사이에 배치되어, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 활성층(140)은 인듐 갈륨 질화물(InGaN) 등의 단일 물질로 이루어진 층일 수도 있으나, 양자장벽층과 양자우물층이 서로 교대로 배치된 단일(SQW) 또는 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있다.
활성층(140)이 InGaN을 포함하는 경우, 인듐(In)의 함량을 증가시킴으로써 격자 부정합에 의한 결정 결함이 감소될 수 있으며, 반도체 발광소자(100)의 내부 양자 효율이 증가될 수 있다. 또한, 활성층(140) 내의 인듐(In)의 함량에 따라, 발광 파장이 조절될 수 있다.
활성층(140)의 성장 전에 형성되는 하부의 반도체층들 중 일부인 버퍼층(110) 내에 요철들(RI)이 형성됨으로써, 활성층(140)에 가해지는 응력이 감소될 수 있으며 활성층(140) 내의 관통 전위 밀도도 감소될 수 있다. 이에 따라, 활성층(140)은 향상된 결정성을 가질 수 있어, 반도체 발광소자(100)의 광 특성이 향상될 수 있다.
제1 및 제2 전극(160, 170)은 각각 제1 및 제2 도전형 반도체층(130, 150) 상에 배치되어 전기적으로 접속될 수 있다. 제1 및 제2 전극(160, 170)은 도전성 물질의 단일층 또는 다층 구조로 이루어질 수 있다.
예컨대, 제1 및 제2 전극(160, 170)은 금(Au), 은(Ag), 구리(Cu), 아연(Zn), 알루미늄(Al), 인듐(In), 티타늄(Ti), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 마그네슘(Mg), 탄탈륨(Ta), 크롬(Cr), 텅스텐(W), 루테늄(Ru), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 등의 물질 또는 그 합금 중 하나 이상을 포함할 수 있다. 일 실시예에서, 제1 및 제2 전극(160, 170) 중 적어도 하나는 투명 전극일 수 있으며, 예를 들어, ITO(Indium tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), 아연 산화물(ZnO), GZO(ZnO:Ga), 인듐 산화물(In2O3), 주석 산화물(SnO2), 카드뮴 산화물(CdO), 카드뮴 주석 산화물(CdSnO4), 또는 갈륨 산화물(Ga2O3)일 수 있다.
도 1에 도시된 제1 및 제2 전극(160, 170)의 위치 및 형상은 일 예이며, 실시예에 따라 다양하게 변화될 수 있다. 일 실시예에서, 오믹전극층이 제2 도전형 반도체층(150) 상에 더 배치될 수 있으며, 상기 오믹전극층은 예를 들어, 고농도의 p형 불순물을 포함하는 p-GaN을 포함할 수 있다. 또는, 상기 오믹전극층은 금속 물질 또는 투명 전도성 산화물로 형성될 수 있다.
도 2 내지 도 4는 본 발명의 실시예에 따른 반도체 발광소자의 개략적인 단면도들이다.
도 2를 참조하면, 반도체 발광소자(100a)는 기판(101), 기판(101) 상에 배치된 버퍼층(110a), 초격자층(120), 제1 도전형 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)을 포함할 수 있다. 또한, 반도체 발광소자(100a)는 전극 구조인 제1 및 제2 전극(160, 170)을 더 포함할 수 있다.
버퍼층(110a)은 제1 및 제2 버퍼층(112a, 114a)을 포함할 수 있다. 본 실시예에서는 도 1의 실시예에서와 달리, 제1 및 제2 버퍼층(112a, 114a)의 계면에 보이드들(VD)이 형성될 수 있다. 보이드들(VD)은 후속에서 도 11a 및 도 11b를 참조하여 설명하는 것과 같이, 제1 버퍼층(112a)의 일부를 식각하고, 그 상부에 제2 버퍼층(114a)을 성장시켜 형성된 것일 수 있다. 보이드들(VD)의 크기, 형상, 배열 등은 도면에 도시된 것에 한정되지 않으며 다양하게 변경될 수 있다. 일부 실시예들에서, 제1 및 제2 버퍼층(112a, 114a)의 계면은, 보이드들(VD)이 형성되지 않은 영역에 요철들이 더 형성될 수도 있다.
버퍼층(110a)의 상면(110au), 즉 제2 버퍼층(114a)의 상면(110au)은 평탄한 면일 수 있다. 제2 버퍼층(114a)은 보이드들(VD) 상에 형성되면서도 이러한 평탄한 상면을 가지도록 성장 시의 공정 조건이 조절될 수 있다.
도 3을 참조하면, 반도체 발광소자(100b)는 기판(101), 기판(101) 상에 배치된 버퍼층(110b), 초격자층(120), 제1 도전형 반도체층(130a), 활성층(140) 및 제2 도전형 반도체층(150)을 포함할 수 있다. 또한, 반도체 발광소자(100b)는 전극 구조인 제1 및 제2 전극(160, 170)을 더 포함할 수 있다.
본 실시예에서는 도 1 및 도 2의 실시예들에서와 달리, 버퍼층(110b)이 단일층으로 이루어질 수 있으며, 이에 따라 내부에 요철들(RI)(도 1 참조)이 형성된 요철면 또는 보이드들(VD)(도 2 참조)이 포함되지 않을 수 있다.
이와 같은 요철들(RI)은 제1 도전형 반도체층(130a) 내에 위치할 수 있다. 따라서, 제1 도전형 반도체층(130a)은 상기 요철면을 기준으로 상하로 배치되는 제1 층(132) 및 제2 층(134)을 포함할 수 있다. 이 경우에도, 제1 도전형 반도체층(130a)의 상면, 즉 제2 층(134)의 상면은 평탄할 수 있다. 제1 층(132) 및 제2 층(134)은 서로 동일한 조성을 갖거나 다른 조성을 가질 수 있다.
일부 실시예들에서, 제1 도전형 반도체층(130a)은 상기 요철면 대신 도 2의 실시예와 같은 보이드들(VD)을 포함할 수도 있다.
도 4를 참조하면, 반도체 발광소자(100c)는 기판(101), 기판(101) 상에 배치된 버퍼층(110c), 제1 도전형 반도체층(130b), 활성층(140) 및 제2 도전형 반도체층(150)을 포함할 수 있다. 또한, 반도체 발광소자(100c)는 전극 구조인 제1 및 제2 전극(160, 170)을 더 포함할 수 있다.
본 실시예에서는 도 1 내지 도 3의 실시예들에서와 달리, 버퍼층(110c) 및 제1 도전형 반도체층(130b)이 단일층으로 이루어질 수 있으며, 버퍼층(110c)과 제1 도전형 반도체층(130b)의 계면에 요철들(RI)이 형성될 수 있다. 제1 도전형 반도체층(130b)의 상면은 평탄할 수 있다.
일부 실시예들에서, 버퍼층(110c)과 제1 도전형 반도체층(130b)의 계면에는 요철들(RI) 대신 도 2의 실시예와 같은 보이드들(VD)이 형성될 수도 있다.
도 1 내지 도 4의 실시예들에서와 같이, 기판(101)과 활성층(140)의 사이에 배치된 반도체층들 중 적어도 하나의 층은 요철들(RI)이 형성된 요철면 또는 보이드들(VD)을 포함할 수 있다. 일부 실시예들에서는 두 개 이상의 층들이 각각 상기 요철면 또는 보이드들(VD)을 포함할 수 있다. 또한, 기판(101)과 활성층(140)의 사이에 배치된 복수의 층들 사이의 계면 중 적어도 하나에 요철들(RI) 또는 보이드들(VD)이 형성될 수 있다.
도 5는 본 발명의 실시예에 따른 반도체 발광소자의 특징을 설명하기 위한 부분 단면도이다.
도 5를 참조하면, 도 1의 반도체 발광소자(100)의 일부 구성이 도시된다. 기판(101)으로부터 제1 버퍼층(110)이 성장할 때, 예를 들어, 기판(101)이 사파이어로 이루어지고, 제1 버퍼층(110)이 AlN로 이루어진 경우, 격자 상수의 불일치(lattice mismatch)로 인하여 제1 버퍼층(110)의 내부에 관통 전위(threading dislocation)(TD)들이 형성될 수 있다.
이러한 관통 전위들(TD)은 버퍼층(110)의 성장에 따라 수직한 방향으로 연장될 수 있다. 하지만, 관통 전위들(TD) 중 상당 부분은 요철들(RI)이 형성된 제1 및 제2 버퍼층(112, 114) 사이의 계면에서 중단되어, 제2 버퍼층(112)을 따라 상부로 연장되지 않을 수 있다. 따라서, 제1 버퍼층(112) 상부의 반도체층들에서 관통 전위들(TD)의 밀도가 낮아질 수 있다. 이는 제1 버퍼층(112)의 일부가 제거된 후 제2 버퍼층(112)이 성장되면서, 결정 성장의 연속성이 없어지고 결함이 치유될 수 있기 때문이다.
또한, 기판(101)과 제1 버퍼층(110)이 서로 다른 물질로 이루어진 경우, 기판(101)과 제1 버퍼층(110)은 각각 서로 반대되는 응력(stress)를 받을 수 있다. 예를 들어, 기판(101)이 사파이어로 이루어지고, 제1 버퍼층(110)이 AlN로 이루어진 경우, 기판(101)은 압축 응력을 받고, 제1 버퍼층(110)은 인장 응력을 받을 수 있다. 이러한 응력에 의해 제1 버퍼층(110)에는 크랙(crack)이 발생할 수 있다. 이러한 응력도 제1 버퍼층(112)의 일부가 제거된 후 제2 버퍼층(112)이 성장되면서 완화될 수 있으며, 이에 따라 크랙의 발생이 감소될 수 있다.
도 6 및 도 7은 본 발명의 실시예에 따른 반도체 발광소자의 특성을 설명하기 위한 그래프들이다.
도 6을 참조하면, 비교예와 실시예에 대한 X선 회절 분석(X-Ray Diffraction, XRD) 결과가 도시된다. 실시예는 도 1과 같은 반도체 발광소자(100)의 구조에서, 사파이어의 기판(101), AlN의 버퍼층(110) 및 n-AlGaN의 제1 도전형 반도체층(130)까지 성장된 구조에 해당하고, 비교예는 다른 구조는 실시예와 동일하나 버퍼층(110)이 단일층으로 이루어진 구조에 해당한다. XRD 분석에 의해, (002)면 및 (102)면의 결정면들에 대한 피크에서의 반치폭(full width at half maximum, FWHM)의 크기를 비교한 것이다.
도 6에 나타난 것과 같이, 각 결정면들에서 실시예의 경우 비교예보다 반치폭이 작은 것을 알 수 있다. 구체적으로, (002)면의 경우 비교예에서 340 arcsec, 실시예에서 206 arcsec의 값을 나타내었으며, (102)면의 경우 비교예에서 540 arcsec, 실시예에서 440 arcsec의 값을 나타내었다. 이로부터, 실시예에서는 비교예의 경우보다 제1 도전형 반도체층(130)을 포함하는 반도체층의 결정성이 향상된 것을 알 수 있다.
도 7을 참조하면, 비교예와 실시예에 대한 크랙 진행거리 분석 결과가 도시된다. 실시예 및 비교예는 도 6의 경우와 동일하다. 4인치 사파이어 웨이퍼 상에 형성된 반도체층들에 대하여, 웨이퍼의 일단으로부터 크랙이 진행한 거리를 측정하여 비교한 것이다.
도 7에 나타난 것과 같이, 실시예의 경우 크랙 진행거리가 28 mm로, 비교예의 51 mm의 약 50 % 내지 60 %의 작은 값을 가짐을 알 수 있다. 이로부터, 실시예에서 비교예의 경우보다 반도체층들 내의 응력이 감소되어 크랙의 진행거리가 감소하는 것을 알 수 있다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 반도체 발광소자의 특징을 설명하기 위한 사진들이다.
도 8a 및 도 8b를 참조하면, 광학 현미경으로 각각 비교예와 실시예에서의 반도체층의 표면을 분석한 결과가 도시된다. 실시예 및 비교예는 도 6 및 도 7의 경우와 동일하다.
도 8a 및 도 8b에서, 반도체층의 표면은 관통 전위에 의해 힐록(hillock)과 같이 형태의 볼록한 모폴로지를 가질 수 있다. 비교예와 실시예를 비교하면, 비교예의 경우 실시예에서보다 많은 관통 전위가 발생하였으며, 이로부터 실시예에서는 관통 전위의 밀도가 상대적으로 감소되었음을 알 수 있다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 흐름도이다.
도 9a 및 도 10을 참조하면, 기판(101) 상에 하부 반도체층의 제1 영역인 제1 버퍼층(112P)을 형성할 수 있다(S110).
상기 하부 반도체층은 활성층(140)(도 1 참조)의 하부에 배치되는 층들을 지칭한다. 기판(101)은 반도체 성장용 기판으로, 상부에 성장시키려는 질화물계 반도체층에 대한 이종 기판일 수 있다. 제1 버퍼층(112P)은 성장시키려는 반도체층들의 결정성을 향상시키기 위한 층으로, 기판(101)과 서로 다른 열팽창 계수를 가질 수 있다. 예를 들어, 자외선(UV) 반도체 발광소자를 제조하는 경우, 제1 버퍼층(112P)은 상대적으로 큰 밴드갭 에너지를 갖는 AlN층일 수 있다.
제1 버퍼층(112P)은 기판(101) 상에 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD) 또는 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE) 공정에 의해 형성될 수 있다. 제1 버퍼층(112P)이 AlN인 경우, 소스 물질인 트리-메틸 알루미늄(TMAl)과 암모니아(NH3)를 챔버 내에 주입하여 AlN층을 성장시킬 수 있다. 본 공정은 1400 ℃보다 낮은 온도, 예를 들어 1150 ℃ 내지 1250 ℃의 온도 및 200 mbar 이하의 압력에서 수행될 수 있다. 상기 챔버 내에서 5족 원소인 질소와 3족 원소인 알루미늄의 비율이 200 이하로 유지되도록 NH3와 TMAl의 유량이 제어될 수 있으며, 이에 의해 가스 상태에서의 반응을 감소시키고 성장면에서의 소스 물질의 이동 길이(migration length)를 확보할 수 있다.
본 실시예에서는, 후속에서 요철을 형성함으로써 결정성을 확보할 수 있기 때문에, UV 반도체 발광소자를 제조하는 경우에도 제1 버퍼층(112P)을 포함하는 하부 반도체층들을 상대적으로 낮은 온도에서 성장시킬 수 있으며, 이에 따라, 청색 반도체 발광소자와 동일한 설비를 이용할 수 있다.
일부 실시예들에서, 제1 버퍼층(112P)의 형성 전에, 상기 챔버의 내부를 소정 온도로 상승시켜 기판(101) 상의 오염 물질이 탈착(desorption)되도록 할 수 있다.
도 9b 및 도 10을 참조하면, 상기 하부 반도체층의 제1 영역인 제1 버퍼층(112P)의 일부를 식각할 수 있다(S120).
제1 버퍼층(112P)의 상면은 수소(H2) 가스를 이용하여 식각할 수 있다. 본 공정은 상기 S110 단계와 동일한 챔버, 예를 들어 동일한 MOCVD 챔버에서 인-시추(in-situ)로 수행될 수 있다. 이 경우, 소스 가스 물질인 암모니아(NH3)의 플로우를 중단하거나 최소화시키고, S110 단계에서 캐리어 가스로 이용된 수소(H2) 가스의 플로우를 유지하여 식각이 진행되도록 할 수 있다. 이에 의해, 요철들(RI)이 형성된 상면(112u)을 갖는 제1 버퍼층(112)이 형성될 수 있다.
제1 버퍼층(112)의 식각 정도는 상기 챔버 내의 온도 및 압력과, 식각 시간을 제어함으로써 조절할 수 있다. 예를 들어, 온도가 상대적으로 높고 압력이 상대적으로 낮은 경우, 식각률이 증가될 수 있다. 예를 들어, 도 1에서와 같은 요철들(RI)은 약 1200 ℃ 이하의 온도에서 식각함으로써 형성할 수 있으며, 도 2에서와 같은 보이드들(VD)은 그 보다 높은 온도에서 식각하거나 식각 시간을 증가시킴으로써 형성할 수 있다.
도 9c, 도 9d 및 도 10을 참조하면, 제1 버퍼층(112) 상에 상기 하부 반도체층의 제2 영역인 제2 버퍼층(114), 초격자층(120) 및 제1 도전형 반도체층(130)을 형성할 수 있다(S130).
먼저, 도 9c에 도시된 것과 같이, 제2 버퍼층(114)을 형성할 수 있다. 제2 버퍼층(114)의 상면(110u)은 평탄한 면으로 형성되도록, 요철들(RI)의 크기, 즉 제1 버퍼층(112) 상면의 거칠기를 고려하여, 공정 조건 및 두께를 조절할 수 있다.
제2 버퍼층(114)은 제1 버퍼층(112)과 동일하거나 다른 조성을 갖는 물질로 형성될 수 있다. 또한, 제2 버퍼층(114)은 단일층 또는 복수의 층들로 이루어질 수 있으며, 일부 실시예들에서는 제1 도전형 반도체층(130)과 동일한 도전형의 불순물을 포함할 수도 있다.
다음으로, 도 9d에 도시된 것과 같이, 제2 버퍼층(114) 상에 초격자층(120) 및 제1 도전형 반도체층(130)을 형성할 수 있다.
제2 버퍼층(114), 초격자층(120) 및 제1 도전형 반도체층(130) 중 적어도 일부는 S110 및 S120 단계와 동일한 챔버에서 인-시추로 형성될 수 있다.
도 9e 및 도 10을 참조하면, 하부 반도체층(LS) 상에 활성층(140)을 형성하고(S140), 활성층(140) 상에 상부 반도체층(US)인 제2 도전형 반도체층(150)을 형성할 수 있다(S150).
하부 반도체층(LS)의 형성 중에 수행된 식각 공정으로 인하여, 하부 반도체층(LS) 내의 관통 전위가 감소되고 응력이 완화되므로, 상부에 형성되는 활성층(140)의 결정성도 향상될 수 있다.
본 실시예에서는, 활성층(140)의 상부에 형성되는 상부 반도체층(US)으로 제2 도전형 반도체층(150)을 예시하였으나, 상부 반도체층(US)은 활성층(140)과 제2 도전형 반도체층(150)의 사이에 배치되는 전류 확산층과 같은 추가의 반도체층을 더 포함할 수도 있다. 상기 전류 확산층은, 예를 들어, 제2 도전형 불순물을 포함하는 초격자층을 포함할 수 있다.
일부 실시예들에서, 하부 반도체층(LS)을 형성하는 단계부터 상부 반도체층(US)을 형성하는 S110 내지 S150 단계는 모두 동일한 챔버에서 인-시추로 수행될 수도 있다.
도 9f 및 도 10을 참조하면, 하부 반도체층(LS) 및 상부 반도체층(US)의 일부를 메사 식각하여 제거할 수 있다(S160).
제1 도전형 반도체층(130)의 일부가 노출되도록, 제1 도전형 반도체층(130), 활성층(140) 및 제2 도전형 반도체층(150)의 일부를 제거할 수 있다. 이에 의해, 메사 식각 영역(ME)에서 제1 도전형 반도체층(130)이 노출될 수 있다.
다음으로, 도 1 및 도 10을 참조하면, 제1 및 제2 도전형 반도체층(130, 150) 상에 각각 제1 및 제2 전극(160, 170)을 형성할 수 있다(S170).
제1 및 제2 전극(160, 170)은 도전성 물질을 증착함으로써 형성될 수 있다. 이에 의해, 최종적으로 도 1의 반도체 발광소자(100)가 제조될 수 있다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 단면도들이다.
도 11a를 참조하면, 먼저, 도 9a를 참조하여 상술한 것과 같이 제1 버퍼층(112P)을 기판 상에 형성한 후, 제1 버퍼층(112P)의 상면을 수소(H2) 가스를 이용하여 식각할 수 있다. 이에 의해, 제1 버퍼층(112a)의 상면(112au)에 상대적으로 깊은 요철에 해당하는 홈들(RH)이 형성될 수 있다.
특히, 본 실시예에서는, 도 9b를 참조하여 상술한 공정에서보다 식각률이 높은 공정 조건에서 식각 공정이 수행될 수 있다. 예를 들어, 챔버 내의 온도가 약 1200 ℃보다 높거나 압력이 상대적으로 낮을 수 있다. 또는, 식각 시간이 상대적으로 길 수 있다. 이에 따라, 식각되는 제1 버퍼층(112a)의 상면(112au)에 깊은 홈들(RH)이 형성될 수 있으며, 이러한 홈들(RH)은 제1 버퍼층(112a)의 결정면을 따른 패시트(facet)를 갖도록 형성될 수 있으나, 이에 한정되지는 않는다.
도 11a에서는, 제1 버퍼층(112a)의 상면(112au)으로부터 내부로 소정 깊이로 연장되는 홈들(RH)만 도시되었으나, 이러한 홈들(RH) 사이의 상면(112au)에도 상대적으로 작은 크기의 요철들이 형성될 수 있다. 또한, 상기 홈들(RH)의 크기 및 간격 등은 도면에 도시된 것에 한정되지 않는다.
도 11b를 참조하면, 제1 버퍼층(112a) 상에 제2 버퍼층(114a)을 형성할 수 있다.
제2 버퍼층(114a)은 홈들(RH) 사이의 제1 버퍼층(112a)의 상면(112au)으로부터 상부 및 측 방향으로 동시에 성장되어 평탄한 상면을 갖도록 형성될 수 있다. 이에 따라, 제1 버퍼층(112a)과 제2 버퍼층(114a)의 계면에 보이드들(VD)을 갖는 버퍼층(110a)이 형성될 수 있다. 제1 버퍼층(112a)과 제2 버퍼층(114a)의 계면에 보이드들(VD)에 의한 완충 작용에 의하여, 제1 버퍼층(112a)의 상부에 형성되는 반도체층들에서 응력이 더욱 완화될 수 있다.
다음으로, 도 9d 내지 도 9f를 참조하여 상술한 공정들이 동일 또는 유사하게 수행되어, 도 2의 반도체 발광소자(100a)가 제조될 수 있다.
도 9a 내지 도 11b의 실시예들에서와 같이, 식각 공정을 수행함으로써, 기판(101)과 활성층(140)의 사이에 배치된 하부 반도체층(LS) 중 적어도 하나의 층 내에 요철들(RI)이 형성된 요철면 또는 보이드들(VD)을 형성할 수 있다. 일부 실시예들에서는 두 개 이상의 층들에 각각 상기 요철면 또는 보이드들(VD)을 형성할 수 있다. 또한, 하부 반도체층(LS)을 이루는 복수의 층들 사이의 계면 중 적어도 하나에 요철들(RI) 또는 보이드들(VD)을 형성할 수도 있다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 반도체 발광소자의 실시예들을 나타내는 단면도들이다.
도 12를 참조하면, 반도체 발광소자(200)는 기판(201), 기판(201) 상의 버퍼층(210), 제1 도전형 반도체층(230), 활성층(240) 및 제2 도전형 반도체층(250)을 포함할 수 있다. 반도체 발광소자(200)는 제1 및 제2 도전형 반도체층(230, 250)에 각각 접속된 제1 및 제2 전극(260, 270)을 더 포함할 수 있다.
기판(201)은 사파이어와 같은 투광성 기판일 수 있다. 버퍼층(210)은 제1 및 제2 버퍼층(212, 214)을 포함하며, 그 계면에는 요철들(RI)이 형성될 수 있다.
제1 도전형 반도체층(230), 활성층(240) 및 제2 도전형 반도체층(250)은 발광구조물로서, 기판(201) 및 버퍼층(210) 상에 적층될 수 있다. 일부 실시예들에서, 버퍼층(210) 대신 또는 버퍼층(210)과 함께, 제1 도전형 반도체층(230)은 내부에 요철들(RI)을 포함할 수 있다.
이하에서, 도 1에 대한 설명에서와 동일한 명칭으로 지칭되는 구성 요소들에 대하여, 중복되는 설명은 생략한다.
제1 전극(260)은 제2 도전형 반도체층(250) 및 활성층(240)을 관통하여 제1 도전형 반도체층(230)과 접속된 도전성 비아 형태의 연결전극부(265) 및 연결전극부(265)에 연결된 제1 전극 패드(268)를 포함할 수 있다. 연결전극부(265)는 절연부(280)에 의하여 둘러싸여 활성층(240) 및 제2 도전형 반도체층(250)과 전기적으로 분리될 수 있다. 연결전극부(265)는 접촉 저항이 낮아지도록 개수, 형상, 피치 또는 제1 도전형 반도체층(230)과의 접촉 면적 등을 적절히 설계할 수 있다. 제2 전극(270)은 제2 도전형 반도체층(250) 상의 오믹 콘택층(275) 및 제2 전극 패드(278)를 포함할 수 있다.
연결전극부(265) 및 오믹콘택층(275)은 각각 제1 및 제2 도전형 반도체층(230, 250)과 오믹 특성을 갖는 도전성 물질의 단일층 또는 다층 구조를 가질 수 있다. 예를 들어, 연결전극부 및 오믹콘택층(265, 275)은 Ag, Al, Ni, Cr 및 투명 도전성 산화물(TCO) 중 적어도 하나의 물질로 이루어질 수 있다.
제1 및 제2 전극 패드(268, 278)는 연결전극부(265) 및 오믹콘택층(275)에 각각 접속되어 반도체 발광소자(200)의 외부 단자로 기능할 수 있다. 예를 들어, 제1 및 제2 전극 패드(268, 278)는 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다. 제1 및 제2 전극(260, 270)은 서로 동일한 방향으로 배치될 수 있으며, 리드 프레임 등에 플립칩 형태로 실장될 수 있다.
제1 및 제2 전극(260, 270)은 절연부(280)에 의하여 서로 전기적으로 분리될 수 있다. 절연부(280)는 절연성 물질로 이루어질 수 있으며, 광흡수율이 낮은 물질을 사용할 수 있다. 예를 들어, 절연부(280)는 SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다. 일 실시예에서, 절연부(280)는 투광성 물질 내에 광 반사성 필러를 분산시킨 광반사 구조로 형성될 수도 있다. 또는, 절연부(280)는 서로 다른 굴절률을 갖는 복수의 절연층들이 교대로 적층된 다층 반사구조일 수 있다.
도 13을 참조하면, 반도체 발광소자(300)는 기판(301) 및 기판(301) 상에 배치된 나노 발광구조물(S)을 포함한다. 나노 발광구조물(S)은 제1 도전형 반도체 코어(330), 활성층(340) 및 제2 도전형 반도체층(350)을 포함할 수 있다. 또한, 반도체 발광소자(300)는, 기판(301)과 나노 발광구조물(S)의 사이에 배치되는 베이스층(320)과 절연층(325), 나노 발광구조물(S)을 덮는 투명전극층(375)과 충전층(380) 및 전극 구조인 제1 및 제2 전극(360, 370)을 더 포함할 수 있다.
기판(301)은 예를 들어, 사파이어, Si 또는 GaN일 수 있다. 기판(301)의 상면에는 요철이 형성되어 광추출 효율을 향상시킬 수 있다. 버퍼층(310)은 제1 및 제2 버퍼층(312, 314)을 포함하며, 그 계면에는 요철들(RI)이 형성될 수 있다.
베이스층(320)은 버퍼층(310) 상에 배치될 수 있다. 베이스층(320)은 Ⅲ-Ⅴ족 화합물일 수 있으며, 예컨대 GaN일 수 있다. 베이스층(320)은 예컨대 n형으로 도핑된 n-GaN일 수 있다. 본 실시예에서, 베이스층(320)은 제1 도전형 반도체 코어(330)를 성장시키기 위한 결정면을 제공할 뿐만 아니라, 나노 발광구조물들(S)의 일 측에 공통적으로 연결되어 콘택 전극의 역할을 수행할 수도 있다. 일부 실시예들에서, 버퍼층(310) 대신 또는 버퍼층(310)과 함께, 베이스층(320)은 내부에 요철들(RI)을 포함할 수 있다
절연층(325)이 베이스층(320) 상에 배치될 수 있다. 절연층(325)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, 예를 들어, SiOx, SiOxNy, SixNy, Al2O3, TiN, AlN, ZrO, TiAlN, TiSiN 중 적어도 하나로 이루어질 수 있다. 절연층(325)은 베이스층(320)의 일부를 노출하는 복수의 개구부들을 포함한다. 상기 복수의 개구부들의 크기에 따라 나노 발광구조물(S)의 직경, 길이, 위치 및 성장 조건이 결정될 수 있다. 상기 복수의 개구부들은 원형, 사각형, 육각형 등 다양한 형태를 가질 수 있다.
복수의 나노 발광구조물들(S)이 상기 복수의 개구부들에 해당하는 위치에 각각 배치될 수 있다. 나노 발광구조물(S)은 상기 복수의 개구부에 의해 노출된 베이스층(320)으로부터 성장된 제1 도전형 반도체 코어(330)와, 제1 도전형 반도체 코어(330)의 표면에 순차적으로 형성된 활성층(340) 및 제2 도전형 반도체층(350)을 포함하는 코어-쉘(core-shell) 구조를 가질 수 있다.
반도체 발광소자(300)가 포함하는 나노 발광구조물(S)의 개수는 도면에 도시된 것에 한정되지 않으며, 반도체 발광소자(300)는 예를 들어, 수십 내지 수백만 개의 나노 발광구조물들(S)을 포함할 수 있다. 본 실시예의 나노 발광구조물(S)은 하부의 육각기둥 영역과 상부의 육각 피라미드 영역으로 이루어질 수 있다. 실시예에 따라, 나노 발광구조물(S)은 피라미드형 또는 기둥형일 수 있다. 나노 발광구조물(S)은 이와 같은 3차원 형상을 가지므로, 발광 표면적이 상대적으로 넓어 광효율이 증가될 수 있다.
투명전극층(375)은 나노 발광구조물(S)의 상면 및 측면을 덮으며, 인접하는 나노 발광구조물들(S) 사이에서 서로 연결되도록 배치될 수 있다. 투명전극층(375)은 예를 들어, ITO(Indium tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), ZnO, GZO(ZnO:Ga), In2O3, SnO2, CdO, CdSnO4, 또는 Ga2O3일 수 있다.
충전층(380)은 인접한 나노 발광구조물들(S) 사이에 충전되며, 나노 발광구조물(S) 및 나노 발광구조물(S) 상의 투명전극층(375)을 덮도록 배치될 수 있다. 충전층(380)은 투광성 절연 물질로 이루어질 수 있으며, 예를 들어, SiO2, SiNx, Al2O3, HfO, TiO2 또는 ZrO을 포함할 수 있다.
제1 및 제2 전극(360, 370)은 각각 베이스층(320) 및 제2 도전형 반도체층(350)과 전기적으로 연결되도록, 각각 베이스층(320) 및 투명전극층(375) 상에 배치될 수 있다.
이상의 반도체 발광소자들(200, 300)은 버퍼층(210, 310)의 내부에 요철들(RI)을 갖는 요철면을 포함함으로써, 응력이 완화되고 결함의 밀도를 감소시킬 수 있어 활성층(240, 340)을 포함하는 상부의 반도체층들의 결정 품질을 확보할 수 있으며, 이에 따라 반도체 발광소자들(200, 300)의 광 특성이 향상될 수 있다.
도 14 내지 도 16은 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 14를 참조하면, 반도체 발광소자 패키지(600)는 실장 기판(611)에 배치된 발광소자(601), 제1 및 제2 단자(Ta, Tb) 및 렌즈(690)를 포함할 수 있다. 발광소자(601)는 제1 도전형 반도체층(630), 활성층(640), 제2 도전형 반도체층(650) 및 형광체층(680)을 포함할 수 있다. 반도체 발광소자 패키지(600)는 주된 광추출면과 반대 방향인 발광소자(610)의 하면에 전극이 형성되며 형광체층(680) 및 렌즈(690)가 일체로 형성되어, 칩 스케일 패키지(Chip Scale Package, CSP) 구조를 갖는다.
발광소자(610)는 도 1과 같은 기판(101) 및 버퍼층(110)이 제거된 상태이며, 기판이 제거된 면에는 요철이 형성될 수 있다. 또한, 요철이 형성된 면에 광 변환 층으로서 형광체층(680)이 배치될 수 있다. 상기 기판 및 상기 버퍼층은 도 9a 내지 도 11b를 참조하여 상술한 본 발명의 일 실시예에 따른 반도체 발광소자의 제조 방법에 따라 제조된 후, 패키지 공정 중에 제거될 수 있다. 일 실시예에서, 상기 기판 및 상기 버퍼층 중 적어도 하나는 제거되지 않을 수도 있다.
제1 및 제2 전극(660, 670)은 제1 및 제2 도전형 반도체층(630, 650)에 각각 접속될 수 있다. 제1 전극(660)은 제2 도전형 반도체층(650) 및 활성층(640)을 관통하여 제1 도전형 반도체층(630)에 접속된 도전성 비아(665)를 구비할 수 있다. 도전성 비아(665)는 도전성 비아(665)를 둘러싸는 절연층(603)에 의해, 활성층(640) 및 제2 도전형 반도체층(650)과의 단락이 방지될 수 있다. 본 실시예에서, 도전성 비아(665)는 하나가 예시적으로 도시되어 있으나, 전류 분산에 유리하도록 복수 개를 구비하여 다양한 형태로 배열할 수도 있다. 또한, 도전성 비아(665)의 지름은 발광소자(601)의 면적을 고려하여 결정될 수 있다.
실장 기판(611)은 실리콘 기판과 같은 반도체 공정이 용이하게 적용될 수 있는 기판일 수 있으나, 이에 한정되는 것은 아니다. 실장 기판(611)과 발광소자(610)는 본딩층(602, 612)에 의해 접합될 수 있다. 본딩층(602, 612)은 절연성 물질 또는 도전성 물질로 이루어질 수 있으며, 예를 들어, SiO2, SiN 등과 같은 산화물, 실리콘 수지나 에폭시 수지 등과 같은 수지류의 물질, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속으로 이루어질 수 있다.
일 실시예에서, 본딩층(602, 612)이 없이, 제1 및 제2 전극(660, 670)을 실장 기판(611)의 제1 및 제2 단자(Ta, Tb)와 연결할 수도 있다. 일 실시예에서, 제1 및 제2 전극 (660, 670)은 각각 복수의 금속층으로 이루어질 수 있다. 예를 들어, 제1 및 제2전극 (660, 670)은 솔더 패드를 포함하는 UBM(Under Bump Metallurgy)층 및 솔더 범퍼층을 포함 할 수 있다. 이 경우, 실장기판(611), 본딩층(602, 612) 및 제1 및 제2 단자(Ta, Tb)는 생략될 수도 있다.
실장 기판(611)에는 접합된 발광 소자(610)의 제1 및 제2 전극(660, 670)에 연결되도록 실장 기판(811)의 하면으로부터 비아가 형성될 수 있다. 상기 비아의 측면 및 실장 기판(811)의 하면에 절연체(613)가 배치될 수 있다. 실장 기판(611)이 실리콘 기판일 경우에 절연체(613)는 열 산화공정을 통해서 실리콘 산화막으로 제공될 수 있다. 상기 비아에 도전성 물질을 충전함으로써 제1 및 제2 전극(660, 670)에 연결되도록 제1 및 제2 단자(Ta, Tb)를 형성할 수 있다. 제1 및 제2 단자(Ta, Tb)는 시드층(618a, 618b)과, 시드층(618a, 618b)을 이용하여 도금공정으로 형성된 도금 충전부(619a, 619b)를 포함할 수 있다.
도 15를 참조하면, 반도체 발광소자 패키지(700)는 도 1에 도시된 것과 동일한 구조의 반도체 발광소자(701), 실장 기판(710) 및 봉지체(703)를 포함할 수 있다.
반도체 발광소자(701)는 실장 기판(710)에 실장되어 와이어(W)를 통하여 실장 기판(710)과 전기적으로 연결될 수 있다. 실장 기판(710)은 기판 본체(711), 상부 전극(713), 하부 전극(714) 및 상부 전극(713)과 하부 전극(714)을 연결하는 관통 전극(712)을 포함할 수 있다. 실장 기판(710)의 본체는 수지, 세라믹 또는 금속으로 이루어질 수 있으며, 상부 또는 하부 전극(713, 714)은 Au, Cu, Ag, Al와 같은 금속으로 이루어진 금속층일 수 있다. 예를 들어, 실장 기판(710)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(710)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(703)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시예에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(703) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
도 16을 참조하면, 반도체 발광소자 패키지(800)는 도 12에 도시된 것과 동일한 구조의 반도체 발광소자(801), 패키지 본체(802) 및 한 쌍의 리드 프레임(803)을 포함할 수 있다.
반도체 발광소자(801)는 리드 프레임(803)에 실장되어, 각 전극이 리드 프레임(803)에 직접 접촉되어 전기적으로 연결될 수 있다. 일 실시예에서, 반도체 발광소자(801)는 리드 프레임(803) 아닌 다른 영역, 예를 들어, 패키지 본체(802)에 실장될 수도 있다. 또한, 패키지 본체(802)는 빛의 반사효율이 향상되도록 컵 형상의 홈부를 가질 수 있으며, 이러한 홈부에는 반도체 발광소자(801)를 봉지하도록 투광성 물질로 이루어진 봉지체(805)가 형성될 수 있다. 일 실시예에서, 봉지체(805)에는 형광체 및/또는 양자점와 같은 파장변화물질이 함유될 수 있다.
도 17은 본 발명의 일 실시예에 따른 백색 광원 모듈을 나타내는 개략도이다.
도 17에 도시된 백색 광원 모듈은 각각 회로 기판 상에 탑재된 복수의 발광소자 패키지를 포함할 수 있다. 하나의 백색 광원 모듈에 탑재된 복수의 발광소자 패키지들은 동일한 파장의 빛을 발생시키는 동종의 발광소자 패키지들 또는 서로 상이한 파장의 빛을 발생시키는 이종의 발광소자 패키지들로 구성될 수 있다.
도 17의 (a)를 참조하면, 백색 광원 모듈은 색온도 4000 K 와 3000 K인 백색 발광소자 패키지('40', '30')와 적색 발광소자 패키지('赤')를 조합하여 구성될 수 있다. 상기 백색 광원 모듈은 색온도 3000 K 내지 4000 K 범위로 조절 가능하고 연색성 Ra도 85 내지 100의 범위인 백색광을 제공할 수 있다.
일 실시예에서, 백색 광원 모듈은, 백색 발광소자 패키지만으로 구성되되, (a)와 다른 색온도의 백색광을 방출하는 백색 발광소자 패키지를 포함할 수 있다. 예를 들어, 도 17의 (b)에 도시된 것과 같이, 색온도 2700 K인 백색 발광소자 패키지('27')와 색온도 5000 K인 백색 발광소자 패키지('50')를 조합하여 색온도 2700 K 내지 5000 K 범위로 조절 가능하고 연색성 Ra가 85 내지 99인 백색광을 제공할 수 있다. 여기서, 각 색온도의 발광소자 패키지 수는 주로 기본 색온도 설정 값에 따라 달라질 수 있다. 예를 들어, 기본 설정 값이 색온도 4000 K 부근의 조명장치인 경우, 4000 K에 해당하는 패키지의 개수가 색온도 3000 K 또는 적색 발광소자 패키지 개수보다 많을 수 있다.
이와 같이, 이종의 발광소자 패키지들은, 청색 또는 UV 발광소자에 황색, 녹색, 적색, 오렌지색 또는 청색의 형광체를 조합하여 백색광을 발하는 발광소자 패키지에, 보라색, 청색, 녹색, 적색 또는 적외선 발광소자 패키지 중 적어도 하나를 포함하도록 구성하여 백색광의 색온도 및 연색성(Color Rendering Index, CRI)을 조절할 수 있다.
상기 백색 광원 모듈은 하기에 설명하는 벌브형 조명 장치(2000)(도 21 참조)의 광원 모듈(2040)로 사용될 수 있다.
도 18은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지에 채용 가능한 파장 변환 물질을 설명하기 위한 CIE 좌표계이다.
단일 발광소자 패키지에서는 발광소자인 LED 칩의 파장과 형광체의 종류 및 배합비에 따라 원하는 색의 광을 결정할 수 있다. 백색광 발광소자 패키지의 경우, 이에 의해 색온도와 연색성을 조절할 수 있다.
예를 들어, LED 칩이 청색광 또는 UV선을 발광하는 경우, 황색, 녹색, 적색, 청색 형광체 중 적어도 하나를 포함한 발광소자 패키지는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 이와 달리, 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 이와 같이, 백색광을 내는 발광소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광소자 중 적어도 하나를 포함하도록 발광소자 패키지를 구성할 수도 있다.
이 경우, 조명 장치는 연색성을 나트륨(Na)등에서 태양광 수준으로 조절할 수 있으며, 색온도를 1500 K에서 20000 K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 조명 장치는 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
청색 또는 UV 발광소자에 황색, 녹색, 적색, 청색 형광체 및/또는 녹색, 적색 발광소자의 조합으로 만들어지는 백색광은 2개 이상의 피크 파장을 가지며, 도 18에 도시된 것과 같이, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 영역 내에 위치할 수 있다. 또는, (x, y) 좌표가 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 백색광의 색온도는 1500 K 내지 20000 K의 범위에 해당한다. 도 20에서 상기 흑체 복사 스펙트럼 하부에 있는 점 E(0.3333, 0.3333) 부근의 백색광은 상대적으로 황색계열 성분의 광이 약해진 상태로 사람이 육안으로 느끼기에는 보다 선명한 느낌 또는 신선한 느낌을 가질 수 있는 영역의 조명 광원으로 사용될 수 있다. 따라서 상기 흑체 복사 스펙트럼 하부에 있는 점 E(0.3333, 0.3333) 부근의 백색광을 이용한 조명 제품은 식료품, 의류 등을 판매하는 상가용 조명으로 효과가 좋다.
반도체 발광소자로부터 방출되는 광의 파장을 변환하기 위한 물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다
형광체로는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
·산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
·실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
·질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4)(여기에서, Ln은 Ⅲa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.)
·플루오라이트(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어, Sr은 알카리토류(Ⅱ)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 플루오라이트계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 Mn을 함유하지 않는 불화물로 코팅되거나, 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅될 수 있다. 상기와 같은 플루어라이트계 적색 형광체의 경우 다른 형광체와 달리 40 nm 이하의 협반치폭을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표 1은 청색 LED 칩(440 ~ 460nm) 또는 UV LED 칩(380 ~ 440nm)을 사용한 백색 발광소자의 응용분야별 형광체 종류를 나타낸다.
용도 형광체
LED TV BLU β-SiAlON:Eu2 +, (Ca, Sr)AlSiN3:Eu2 +, La3Si6N11:Ce3 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
조명 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
사이드뷰
(Mobile, Note PC)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, (Sr, Ba, Ca, Mg)2SiO4:Eu2 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4+, NaYF4:Mn4 +, NaGdF4:Mn4 +
전장
(Head Lamp 등)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
또한, 파장변환부는 형광체를 대체하거나 형광체와 혼합하여 양자점(Quantum Dot, QD)과 같은 파장변환물질들이 사용될 수 있다.
도 19는 본 발명의 일 실시예에 따른 백라이트 유닛의 개략적인 사시도이다.
도 19를 참조하면, 백라이트 유닛(1000)은 도광판(1040) 및 도광판(1040) 양측면에 제공되는 광원모듈(1010)을 포함할 수 있다. 또한, 백라이트 유닛(1000)은 도광판(1040)의 하부에 배치되는 반사판(1020)을 더 포함할 수 있다. 본 실시예의 백라이트 유닛(1000)은 에지형 백라이트 유닛일 수 있다.
실시예에 따라, 도광판(1040)은 광원모듈(1010)의 일 측면에만 제공되거나, 다른 측면 상에 추가적으로 제공될 수도 있다. 광원모듈(1010)은 인쇄회로기판(1001) 및 인쇄회로기판(1001) 상면에 실장된 복수의 발광장치들(1005)을 포함할 수 있으며, 발광장치(1005)는 도 1 내지 도 4, 도 12, 및 도 13의 반도체 발광소자(100, 100a, 100b, 100c, 200, 300)를 포함할 수 있다.
도 20은 본 발명의 일 실시예에 따른 백라이트 유닛의 개략적인 단면도이다.
도 20을 참조하면, 백라이트 유닛(1100)은 광확산판(1140) 및 광확산판(1140) 하부에 배열된 광원모듈(1110)을 포함할 수 있다. 또한, 백라이트 유닛(1100)은 광확산판(1140) 하부에 배치되며, 광원모듈(1110)을 수용하는 바텀케이스(1160)를 더 포함할 수 있다. 본 실시예의 백라이트 유닛(1100)은 직하형 백라이트 유닛일 수 있다.
광원모듈(1110)은 인쇄회로기판(1101) 및 인쇄회로기판(1101) 상면에 실장된 복수의 발광장치들(1105)을 포함할 수 있으며, 발광장치(1105)는 도 1 내지 도 4, 도 12, 및 도 13의 반도체 발광소자(100, 100a, 100b, 100c, 200, 300)를 포함할 수 있다.
도 21은 본 발명의 일 실시예에 따른 조명 장치로서 통신 모듈을 포함하는 램프를 개략적으로 나타내는 분해 사시도이다.
도 21을 참조하면, 조명 장치(2000)는 소켓(2010), 전원부(2020), 방열부(2030), 광원 모듈(2040) 및 커버부(2070)를 포함할 수 있다.
조명 장치(2000)에 공급되는 전력은 소켓(2010)을 통해서 인가될 수 있다. 소켓(2010)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 도시된 것과 같이, 전원부(2020)는 제1 전원부(2021) 및 제2 전원부(2022)로 분리되어 조립될 수 있다. 방열부(2030)는 내부 방열부(2031) 및 외부 방열부(2032)를 포함할 수 있다. 내부 방열부(2031)는 광원 모듈(2040) 및/또는 전원부(2020)와 직접 연결될 수 있고, 이를 통해 외부 방열부(2032)로 열이 전달되게 할 수 있다.
광원 모듈(2040)은 전원부(2020)로부터 전력을 공급받아 커버부(2070)로 빛을 방출할 수 있다. 광원 모듈(2040)은 하나 이상의 발광소자(2041), 회로기판(2042) 및 컨트롤러(2043)를 포함할 수 있고, 컨트롤러(2043)는 발광소자들(2041)의 구동 정보를 저장할 수 있다. 발광소자(2041)는 도 1 내지 도 4, 도 12, 및 도 13의 반도체 발광소자(100, 100a, 100b, 100c, 200, 300)를 포함할 수 있다.
광원 모듈(2040)의 상부에 반사판(2050)이 포함되어 있으며, 반사판(2050)은 광원으로부터의 빛을 측면 및 후방으로 고르게 퍼지게 하여 눈부심을 줄일 수 있다. 반사판(2050)의 상부에는 통신 모듈(2060)이 장착될 수 있으며 통신 모듈(2060)을 통하여 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 통신 모듈(2060)은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 컨트롤 할 수 있다. 또한 상기 가정 내외에 설치되어 있는 조명 장치의 가시광 파장을 이용한 라이파이 통신 모듈을 이용하여 TV, 냉장고, 에어컨, 도어락, 자동차 등 가정 내외에 있는 전자 제품 및 자동차 시스템의 컨트롤을 할 수 있다. 반사판(2050)과 통신 모듈(2060)은 커버부(2070)에 의해 커버될 수 있다. 커버부(2070)는 광원 모듈(2040)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
도 22는 본 발명의 일 실시예에 따른 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
도 22를 참조하면, 조명 장치(3000)는 방열 부재(3100), 커버(3200), 광원 모듈(3300), 제1 소켓(3400) 및 제2 소켓(3500)을 포함할 수 있다.
방열 부재(3100)의 내부 또는/및 외부 표면에 다수의 방열 핀들(3110, 3120)이 요철 형태로 형성될 수 있으며, 방열 핀(3110, 3120)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(3100)의 내측에는 돌출 형태의 지지대(3130)가 형성되어 있다. 지지대(3130)에는 광원 모듈(3430)이 고정될 수 있다. 방열 부재(3100)의 양 끝단에는 걸림 턱(3140)이 형성될 수 있다.
커버(3200)에는 걸림 홈(3210)이 형성되어 있으며, 걸림 홈(3210)에는 방열 부재(35100)의 걸림 턱(3140)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(3210)과 걸림 턱(3140)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(3300)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(3300)은 인쇄회로기판(3310), 광원(3320) 및 컨트롤러(3330)를 포함할 수 있다. 광원(3320)은 도 1 내지 도 4, 도 12, 및 도 13의 반도체 발광소자(100, 100a, 100b, 100c, 200, 300)를 포함할 수 있다. 컨트롤러(3330)는 광원(3320)의 구동 정보를 저장할 수 있다. 인쇄회로기판(3310)에는 광원(3320)을 동작시키기 위한 회로 배선들이 형성되어 있으며, 광원(3320)을 동작시키기 위한 구성 요소들이 포함될 수도 있다.
제1, 2 소켓(3400, 3500)은 한 쌍의 소켓으로서 방열 부재(3100) 및 커버(3200)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(3400)은 전극 단자(3410) 및 전원 장치(3420)를 포함할 수 있고, 제2 소켓(3500)에는 더미 단자(3510)가 배치될 수 있다. 또한, 제1 소켓(3400) 또는 제2 소켓(3500) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(3510)가 배치된 제2 소켓(3500)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(3410)가 배치된 제1 소켓(3400)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
도 23은 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
본 실시예에 따른 네트워크 시스템(5000)은 LED 등의 발광소자를 이용하는 조명 기술과 사물인터넷(IoT) 기술, 무선 통신 기술 등이 융합된 복합적인 스마트 조명-네트워크 시스템일 수 있다. 네트워크 시스템(5000)은, 다양한 조명 장치 및 유무선 통신 장치를 이용하여 구현될 수 있으며, 센서, 컨트롤러, 통신수단, 네트워크 제어 및 유지 관리 등을 위한 소프트웨어 등에 의해 구현될 수 있다.
네트워크 시스템(5000)은 가정이나 사무실 같이 건물 내에 정의되는 폐쇄적인 공간은 물론, 공원, 거리 등과 같이 개방된 공간 등에도 적용될 수 있다. 네트워크 시스템(5000)은, 다양한 정보를 수집/가공하여 사용자에게 제공할 수 있도록, 사물인터넷 환경에 기초하여 구현될 수 있다. 이때, 네트워크 시스템(5000)에 포함되는 LED 램프(5200)는, 주변 환경에 대한 정보를 게이트웨이(5100)로부터 수신하여 LED 램프(5200) 자체의 조명을 제어하는 것은 물론, LED 램프(5200)의 가시광 통신 등의 기능에 기초하여 사물인터넷 환경에 포함되는 다른 장치들(5300-5800)의 동작 상태 확인 및 제어 등과 같은 역할을 수행할 수도 있다.
도 23을 참조하면, 네트워크 시스템(5000)은, 서로 다른 통신 프로토콜에 따라 송수신되는 데이터를 처리하기 위한 게이트웨이(5100), 게이트웨이(5100)와 통신 가능하도록 연결되며 LED 발광소자를 포함하는 LED 램프(5200) 및 다양한 무선 통신 방식에 따라 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300-5800)를 포함할 수 있다. 사물인터넷 환경에 기초하여 네트워크 시스템(5000)을 구현하기 위해, LED 램프(5200)를 비롯한 각 장치(5300-5800)들은 적어도 하나의 통신 모듈을 포함할 수 있다. 일 실시예에서, LED 램프(5200)는 WiFi, 지그비(Zigbee), LiFi 등의 무선 통신 프로토콜에 의해 게이트웨이(5100)와 통신 가능하도록 연결될 수 있으며, 이를 위해 적어도 하나의 램프용 통신 모듈(5210)을 가질 수 있다.
상술한 것과 같이, 네트워크 시스템(5000)은 가정이나 사무실 같이 폐쇄적인 공간은 물론 거리나 공원 같은 개방적인 공간에도 적용될 수 있다. 네트워크 시스템(5000)이 가정에 적용되는 경우, 네트워크 시스템(5000)에 포함되며 사물인터넷 기술에 기초하여 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300-5800)는 텔레비전(5310)이나 냉장고(5320)와 같은 가전 제품(5300), 디지털 도어록(5400), 차고 도어록(5500), 벽 등에 설치되는 조명용 스위치(5600), 무선 통신망 중계를 위한 라우터(5700) 및 스마트폰, 태블릿, 랩톱 컴퓨터 등의 모바일 기기(5800) 등을 포함할 수 있다.
네트워크 시스템(5000)에서, LED 램프(5200)는 가정 내에 설치된 무선 통신 네트워크(Zigbee, WiFi, LiFi 등)를 이용하여 다양한 장치(5300-5800)의 동작 상태를 확인하거나, 주위 환경/상황에 따라 LED 램프(5200) 자체의 조도를 자동으로 조절할 수 있다. 또한 LED 램프(5200)에서 방출되는 가시광선을 이용한 LiFi 통신을 이용하여 네트워크 시스템(5000)에 포함되는 장치들(5300-5800)을 컨트롤 할 수도 있다.
우선, LED 램프(5200)는 램프용 통신 모듈(5210)을 통해 게이트웨이(5100)로부터 전달되는 주변 환경, 또는 LED 램프(5200)에 장착된 센서로부터 수집되는 주변 환경 정보에 기초하여 LED 램프(5200)의 조도를 자동으로 조절할 수 있다. 예를 들면, 텔레비전(5310)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 LED 램프(5200)의 조명 밝기가 자동으로 조절될 수 있다. 이를 위해, LED 램프(5200)는 게이트웨이(5100)와 연결된 램프용 통신 모듈(5210)로부터 텔레비전(5310)의 동작 정보를 수신할 수 있다. 램프용 통신 모듈(5210)은 LED 램프(5200)에 포함되는 센서 및/또는 컨트롤러와 일체형으로 모듈화될 수 있다.
예를 들어, TV프로그램에서 방영되는 프로그램 값이 휴먼드라마일 경우, 미리 셋팅된 설정 값에 따라 조명도 거기에 맞게 12000K 이하의 색 온도, 예를 들면 5000K로 낮아지고 색감이 조절되어 아늑한 분위기를 연출할 수 있다. 반대로 프로그램 값이 개그프로그램인 경우, 조명도 셋팅 값에 따라 색 온도가 5000K 이상으로 높아지고 푸른색 계열의 백색조명으로 조절되도록 네트워크 시스템(5000)이 구성될 수 있다.
또한, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠긴 후 일정 시간이 경과하면, 턴-온된 LED 램프(5200)를 모두 턴-오프시켜 전기 낭비를 방지할 수 있다. 또는, 모바일 기기(5800) 등을 통해 보안 모드가 설정된 경우, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠기면, LED 램프(5200)를 턴-온 상태로 유지시킬 수도 있다.
LED 램프(5200)의 동작은, 네트워크 시스템(5000)과 연결되는 다양한 센서를 통해 수집되는 주변 환경에 따라서 제어될 수도 있다. 예를 들어 네트워크 시스템(5000)이 건물 내에 구현되는 경우, 빌딩 내에서 조명과 위치센서와 통신모듈을 결합, 건물 내 사람들의 위치정보를 수집하여 조명을 턴-온 또는 턴-오프하거나 수집한 정보를 실시간으로 제공하여 시설관리나 유휴공간의 효율적 활용을 가능케 한다. 일반적으로 LED 램프(5200)와 같은 조명 장치는, 건물 내 각 층의 거의 모든 공간에 배치되므로, LED 램프(5200)와 일체로 제공되는 센서를 통해 건물 내의 각종 정보를 수집하고 이를 시설관리, 유휴공간의 활용 등에 이용할 수 있다.
한편, LED 램프(5200)와 이미지센서, 저장장치, 램프용 통신 모듈(5210) 등을 결합함으로써, 건물 보안을 유지하거나 긴급상황을 감지하고 대응할 수 있는 장치로 활용할 수 있다. 예를 들어 LED 램프(5200)에 연기 또는 온도 감지 센서 등이 부착된 경우, 화재 발생 여부 등을 신속하게 감지함으로써 피해를 최소화할 수 있다. 또한 외부의 날씨나 일조량 등을 고려하여 조명의 밝기를 조절, 에너지를 절약하고 쾌적한 조명환경을 제공할 수도 있다.
도 24는 개방적인 공간에 적용된 네트워크 시스템의 일 실시예를 나타낸다.
도 24를 참조하면, 본 실시예에 따른 네트워크 시스템(5000')은 통신 연결 장치(5100'), 소정의 간격마다 설치되어 통신 연결 장치(5100')와 통신 가능하도록 연결되는 복수의 조명 기구(5200', 5300'), 서버(5400'), 서버(5400')를 관리하기 위한 컴퓨터(5500'), 통신 기지국(5600'), 통신 가능한 상기 장비들을 연결하는 통신망(5700'), 및 모바일 기기(5800') 등을 포함할 수 있다.
거리 또는 공원 등의 개방적인 외부 공간에 설치되는 복수의 조명 기구(5200', 5300') 각각은 스마트 엔진(5210', 5310')을 포함할 수 있다. 스마트 엔진(5210', 5310')은 빛을 내기 위한 발광소자, 발광소자를 구동하기 위한 구동 드라이버 외에 주변 환경의 정보를 수집하는 센서, 및 통신 모듈 등을 포함할 수 있다. 상기 통신 모듈에 의해 스마트 엔진(5210', 5310')은 WiFi, Zigbee, LiFi 등의 통신 프로토콜에 따라 주변의 다른 장비들과 통신할 수 있다.
일례로, 하나의 스마트 엔진(5210')은 다른 스마트 엔진(5310')과 통신 가능하도록 연결될 수 있다. 이때, 스마트 엔진(5210', 5310') 상호 간의 통신에는 WiFi 확장 기술(WiFi Mesh)이 적용될 수 있다. 적어도 하나의 스마트 엔진(5210')은 통신망(5700')에 연결되는 통신 연결 장치(5100')와 유/무선 통신에 의해 연결될 수 있다. 통신의 효율을 높이기 위해, 몇 개의 스마트 엔진(5210', 5310')을 하나의 그룹으로 묶어 하나의 통신 연결 장치(5100')와 연결할 수 있다.
통신 연결 장치(5100')는 유/무선 통신이 가능한 액세스 포인트(access point, AP)로서, 통신망(5700')과 다른 장비 사이의 통신을 중개할 수 있다. 통신 연결 장치(5100')는 유/무선 방식 중 적어도 하나에 의해 통신망(5700')과 연결될 수 있으며, 일례로 조명 기구(5200', 5300') 중 어느 하나의 내부에 기구적으로 수납될 수 있다.
통신 연결 장치(5100')는 WiFi 등의 통신 프로토콜을 통해 모바일 기기(5800')와 연결될 수 있다. 모바일 기기(5800')의 사용자는 인접한 주변의 조명 기구(5200')의 스마트 엔진(5210')과 연결된 통신 연결 장치(5100')를 통해, 복수의 스마트 엔진(5210', 5310')이 수집한 주변 환경 정보를 수신할 수 있다. 상기 주변 환경 정보는 주변 교통 정보, 날씨 정보 등을 포함할 수 있다. 모바일 기기(5800')는 통신 기지국(5600')을 통해 3G 또는 4G 등의 무선 셀룰러 통신 방식으로 통신망(5700')에 연결될 수도 있다.
한편, 통신망(5700')에 연결되는 서버(5400')는, 각 조명 기구(5200', 5300')에 장착된 스마트 엔진(5210', 5310')이 수집하는 정보를 수신함과 동시에, 각 조명 기구(5200', 5300')의 동작 상태 등을 모니터링할 수 있다. 각 조명 기구(5200', 5300')의 동작 상태의 모니터링 결과에 기초하여 각 조명 기구(5200', 5300')를 관리하기 위해, 서버(5400')는 관리 시스템을 제공하는 컴퓨터(5500')와 연결될 수 있다. 컴퓨터(5500')는 각 조명 기구(5200', 5300'), 특히 스마트 엔진(5210', 5310')의 동작 상태를 모니터링하고 관리할 수 있는 소프트웨어 등을 실행할 수 있다.
도 25는 가시광 무선통신에 의한 조명 기구의 스마트 엔진과 모바일 기기의 통신 동작을 설명하기 위한 블록도이다.
도 25를 참조하면, 스마트 엔진(5210')은 신호 처리부(5211'), 제어부(5212'), LED 드라이버(5213'), 광원부(5214'), 센서(5215') 등을 포함할 수 있다. 스마트 엔진(5210')과 가시광 무선통신에 의해 연결되는 모바일 기기(5800')는, 제어부(5801'), 수광부(5802'), 신호처리부(5803'), 메모리(5804'), 입출력부(5805') 등을 포함할 수 있다.
가시광 무선통신(LiFi) 기술은 인간이 눈으로 인지할 수 있는 가시광 파장 대역의 빛을 이용하여 무선으로 정보를 전달하는 무선통신 기술이다. 이러한 가시광 무선통신 기술은 가시광 파장 대역의 빛, 즉 상기 실시예에서 설명한 발광 패키지로부터의 특정 가시광 주파수를 이용한다는 측면에서 기존의 유선 광통신기술 및 적외선 무선통신과 구별되며, 통신 환경이 무선이라는 측면에서 유선 광통신 기술과 구별된다. 또한, 가시광 무선통신 기술은 RF 무선통신과 달리 주파수 이용 측면에서 규제 또는 허가를 받지 않고 자유롭게 이용할 수 있다는 편리성과 물리적 보안성이 우수하고 통신 링크를 사용자가 눈으로 확인할 수 있다는 차별성을 가지고 있으며, 무엇보다도 광원의 고유 목적과 통신기능을 동시에 얻을 수 있다는 융합 기술로서의 특징을 가지고 있다.
스마트 엔진(5210')의 신호 처리부(5211')는 가시광 무선통신에 의해 송수신하고자 하는 데이터를 처리할 수 있다. 일 실시예로, 신호 처리부(5211')는 센서(5215')에 의해 수집된 정보를 데이터로 가공하여 제어부(5212')에 전송할 수 있다. 제어부(5212')는 신호 처리부(5211')와 LED 드라이버(5213') 등의 동작을 제어할 수 있으며, 특히 신호 처리부(5211')가 전송하는 데이터에 기초하여 LED 드라이버(5213')의 동작을 제어할 수 있다. LED 드라이버(5213')는 제어부(5212')가 전달하는 제어 신호에 따라 광원부(5214')를 발광시킴으로써, 데이터를 모바일 기기(5800')로 전달할 수 있다.
모바일 기기(5800')는 제어부(5801'), 데이터를 저장하는 메모리(5804'), 디스플레이와 터치스크린, 오디오 출력부 등을 포함하는 입출력부(5805'), 신호 처리부(5803') 외에 데이터가 포함된 가시광을 인식하기 위한 수광부(5802')를 포함할 수 있다. 수광부(5802')는 가시광을 감지하여 이를 전기 신호로 변환할 수 있으며, 신호 처리부(5803')는 수광부에 의해 변환된 전기 신호에 포함된 데이터를 디코딩할 수 있다. 제어부(5801')는 신호 처리부(5803')가 디코딩한 데이터를 메모리(5804')에 저장하거나 입출력부(5805') 등을 통해 사용자가 인식할 수 있도록 출력할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100a, 100b, 100c, 200, 300: 반도체 발광소자
101: 기판 110: 버퍼층
112: 제1 버퍼층 114: 제2 버퍼층
120: 초격자층 130: 제1 도전형 반도체층
140: 활성층 150: 제2 도전형 반도체층
160: 제1 전극 170: 제2 전극

Claims (20)

  1. 캐리어 가스 및 적어도 하나의 소스 가스를 이용하여, 기판 상에 하부 반도체층의 제1 영역을 형성하는 단계;
    상기 제1 영역을 형성하는 공정이 수행된 챔버에서 인-시추(in-situ)로, 상기 제1 영역을 형성하는 데 이용된 상기 캐리어 가스를 이용하여 상기 제1 영역을 상면으로부터 일부 식각하는 단계;
    상기 제1 영역 상에 상기 하부 반도체층의 제2 영역을 형성하는 단계;
    상기 하부 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 상부 반도체층을 형성하는 단계를 포함하고,
    상기 제1 영역을 상면으로부터 일부 식각하는 단계는, 상기 캐리어 가스의 플로우를 유지하면서 상기 적어도 하나의 소스 가스의 플로우를 감소시킴으로써, 상기 캐리어 가스만을 이용하여 수행되고,
    상기 제1 영역 중 식각되는 영역은 알루미늄 질화물로 이루어진 층인 반도체 발광소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 캐리어 가스는 수소(H2) 가스인 반도체 발광소자의 제조 방법.
  3. 제1 항에 있어서,
    상기 제1 영역을 상면으로부터 일부 식각하는 단계에 의해, 상기 제1 영역의 상면에 요철들이 형성되는 반도체 발광소자의 제조 방법.
  4. 제3 항에 있어서,
    상기 제2 영역은 상기 요철들을 메우며 평탄한 상면을 갖도록 형성되는 반도체 발광소자의 제조 방법.
  5. 제3 항에 있어서,
    상기 제2 영역은 상기 요철들 상에 보이드를 형성하며 평탄한 상면을 갖도록 형성되는 반도체 발광소자의 제조 방법.
  6. 제1 항에 있어서,
    상기 제1 영역을 형성하는 단계, 상기 제1 영역을 상면으로부터 일부 식각하는 단계 및 상기 제2 영역을 형성하는 단계는 상기 챔버에서 인-시추로 수행되는 반도체 발광소자의 제조 방법.
  7. 제1 항에 있어서,
    상기 제1 영역과 상기 제2 영역의 계면에 인접한 상기 제1 영역과 상기 제2 영역의 일부 영역들은 서로 동일한 물질로 이루어지는 반도체 발광소자의 제조 방법.
  8. 제1 항에 있어서,
    상기 제1 영역은, 상기 캐리어 가스, 질소를 포함하는 제1 소스 가스, 및 알루미늄을 포함하는 제2 소스 가스를 이용하여 형성되며,
    상기 제1 및 제2 소스 가스의 유량은, 질소 대 알루미늄의 비율이 200 이하로 유지되도록 제어되는 반도체 발광소자의 제조 방법.
  9. 제1 항에 있어서,
    상기 제1 영역을 상면으로부터 일부 식각하는 단계에서, 상기 알루미늄 질화물을 형성하기 위한 질화물 소스 가스의 유입을 차단하는 반도체 발광소자의 제조 방법.
  10. 캐리어 가스 및 적어도 하나의 소스 가스를 이용하여, 기판 상에 반도체층의 제1 영역을 형성하는 단계;
    상기 제1 영역을 형성하는 데 이용된 상기 캐리어 가스를 이용하여 상기 제1 영역의 일부를 식각하는 단계;
    상기 제1 영역 상에 상기 반도체층의 제2 영역을 형성하는 단계; 및
    상기 반도체층 상에 활성층을 형성하는 단계를 포함하고,
    상기 제1 영역을 상면으로부터 일부 식각하는 단계는, 상기 캐리어 가스의 플로우를 유지하면서 상기 적어도 하나의 소스 가스의 플로우를 감소시킴으로써, 상기 캐리어 가스만을 이용하여 수행되고,
    상기 제1 영역 중 식각되는 영역은 알루미늄 질화물로 이루어진 층인 반도체 발광소자의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020150109489A 2015-08-03 2015-08-03 반도체 발광소자 및 그 제조 방법 KR102369933B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150109489A KR102369933B1 (ko) 2015-08-03 2015-08-03 반도체 발광소자 및 그 제조 방법
US15/172,976 US9831378B2 (en) 2015-08-03 2016-06-03 Semiconductor light emitting device and method of manufacturing the same
CN201610630167.5A CN106410004B (zh) 2015-08-03 2016-08-03 半导体发光器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109489A KR102369933B1 (ko) 2015-08-03 2015-08-03 반도체 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170016544A KR20170016544A (ko) 2017-02-14
KR102369933B1 true KR102369933B1 (ko) 2022-03-04

Family

ID=58004356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109489A KR102369933B1 (ko) 2015-08-03 2015-08-03 반도체 발광소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9831378B2 (ko)
KR (1) KR102369933B1 (ko)
CN (1) CN106410004B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI601313B (zh) * 2016-05-13 2017-10-01 南茂科技股份有限公司 半導體發光裝置及其製造方法
KR20180033360A (ko) * 2016-09-23 2018-04-03 엘지디스플레이 주식회사 터치스크린 내장형 유기발광표시패널 및 유기발광표시장치
US10418522B2 (en) * 2016-12-20 2019-09-17 Goforward Technology Inc. Optoelectronic device and method for making the same
CN110635006A (zh) * 2019-08-28 2019-12-31 映瑞光电科技(上海)有限公司 GaN基发光二极管外延结构
CN110707232A (zh) * 2019-09-12 2020-01-17 武汉华星光电半导体显示技术有限公司 显示装置
KR20210145587A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 버퍼 구조체를 포함하는 반도체 발광 소자
CN113054064B (zh) * 2021-03-22 2022-04-22 华南师范大学 高外量子效率的深紫外led及其制备方法
KR20230000950A (ko) * 2021-06-25 2023-01-03 삼성전자주식회사 발광 소자 및 이를 포함하는 디스플레이 장치
CN114899263B (zh) * 2022-05-25 2024-01-30 陕西科技大学 一种InGaN/GaN超晶格结构太阳能电池外延结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187495A1 (en) * 2007-07-27 2010-07-29 Ho Sang Yoon Semiconductor light emitting device and method of manufacturing the same
US20110227037A1 (en) * 2010-03-12 2011-09-22 Applied Materials, Inc. Enhancement of led light extraction with in-situ surface roughening

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1655633A3 (en) 1996-08-27 2006-06-21 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, thin film integrated circuit device, and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6818465B2 (en) 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP2003197961A (ja) 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN1797712A (zh) * 2004-12-29 2006-07-05 龚志荣 固态半导体装置用的外延基板、固态半导体装置及其制法
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP2008153634A (ja) * 2006-11-24 2008-07-03 Sony Corp 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101083500B1 (ko) * 2010-02-04 2011-11-16 주식회사 엘지실트론 질화갈륨 기판 제조방법
KR20120079393A (ko) 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
CN102646766B (zh) 2011-02-18 2014-08-27 展晶科技(深圳)有限公司 Led磊晶结构及制程
KR101053116B1 (ko) 2011-02-28 2011-08-01 박건 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
KR20130021931A (ko) 2011-08-24 2013-03-06 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR101245509B1 (ko) 2011-10-18 2013-03-20 전북대학교산학협력단 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
KR20130128745A (ko) 2012-05-17 2013-11-27 서울바이오시스 주식회사 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
KR102138714B1 (ko) 2012-06-01 2020-07-29 루미리즈 홀딩 비.브이. Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선
KR101392366B1 (ko) 2012-08-14 2014-05-07 한국광기술원 질화물 발광 다이오드 제조방법
CN104393125B (zh) * 2014-12-17 2017-05-10 安徽三安光电有限公司 一种发光元件的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187495A1 (en) * 2007-07-27 2010-07-29 Ho Sang Yoon Semiconductor light emitting device and method of manufacturing the same
US20110227037A1 (en) * 2010-03-12 2011-09-22 Applied Materials, Inc. Enhancement of led light extraction with in-situ surface roughening

Also Published As

Publication number Publication date
CN106410004B (zh) 2019-12-03
CN106410004A (zh) 2017-02-15
US9831378B2 (en) 2017-11-28
KR20170016544A (ko) 2017-02-14
US20170040490A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
KR102369933B1 (ko) 반도체 발광소자 및 그 제조 방법
KR102419890B1 (ko) 발광 장치 및 그 제조 방법
US10217914B2 (en) Semiconductor light emitting device
KR102391513B1 (ko) 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
KR102300560B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102374267B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102427641B1 (ko) 반도체 발광소자
US20150221843A1 (en) Semiconductor light emitting device, manufacturing method thereof, and semiconductor light emitting device package using the same
US9666754B2 (en) Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR102374268B1 (ko) 발광소자 패키지
US9548426B2 (en) Semiconductor light-emitting device
KR102357585B1 (ko) 반도체 자외선 발광소자
US20170005242A1 (en) Semiconductor light emitting device
KR102417181B1 (ko) 발광 패키지, 반도체 발광 소자, 발광 모듈 및 발광 패키지의 제조 방법
KR20170075897A (ko) 발광 다이오드 패키지
KR102409965B1 (ko) 발광소자 패키지, 파장 변환 필름 및 그 제조 방법
KR102382440B1 (ko) 반도체 발광소자
US9716214B2 (en) Light-emitting diode package
KR20170052738A (ko) 반도체 발광소자
US9899565B2 (en) Method of manufacturing semiconductor substrate including separating two semiconductor layers from a growth substrate
US9735331B2 (en) Bonding wire for semiconductor package and semiconductor package including same
KR102443030B1 (ko) 반도체 기판의 제조 방법 및 반도체 성장용 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right