KR102427641B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR102427641B1
KR102427641B1 KR1020150131150A KR20150131150A KR102427641B1 KR 102427641 B1 KR102427641 B1 KR 102427641B1 KR 1020150131150 A KR1020150131150 A KR 1020150131150A KR 20150131150 A KR20150131150 A KR 20150131150A KR 102427641 B1 KR102427641 B1 KR 102427641B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
type semiconductor
emitting device
magnetic layer
Prior art date
Application number
KR1020150131150A
Other languages
English (en)
Other versions
KR20170033493A (ko
Inventor
임완태
김용일
차남구
심성현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150131150A priority Critical patent/KR102427641B1/ko
Priority to US15/141,222 priority patent/US10636940B2/en
Priority to CN201610825789.3A priority patent/CN107026225B/zh
Publication of KR20170033493A publication Critical patent/KR20170033493A/ko
Application granted granted Critical
Publication of KR102427641B1 publication Critical patent/KR102427641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

본 발명의 실시 형태에 따른 반도체 발광소자는, 기판, 상기 기판 상에 적층되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 갖는 발광구조물, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 각각에 전기적으로 연결되는 제1 및 제2 컨택 전극, 상기 발광구조물 상에 배치되어 상기 제1 및 제2 컨택 전극을 덮으며, 상기 발광구조물에 인접하도록 배치되는 자성층(Magnetic Layer)을 갖는 절연층, 및 상기 제1 및 제2 컨택 전극에 각각 연결되며, 서로 공면(co-planar)을 형성하는 상면을 갖는 제1 및 제2 패드 전극을 포함한다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자에 관한 것이다.
반도체 발광소자는 발광 다이오드(Light Emitting Diode, LED) 등의 소자를 포함하며, 낮은 소비전력, 높은 휘도, 긴 수명 등의 여러 장점을 가지고 있어 광원으로 그 사용 영역을 점점 넓혀가고 있다. 반도체 발광소자는 전자와 정공의 결합에 의해 생성되는 에너지를 이용하여 다양한 파장 대역의 빛을 생성할 수 있다.
따라서, 반도체 발광소자의 효율을 높이기 위해서는 전자와 정공의 재결합 확률을 높이는 것이 중요하다. 최근에는 반도체 발광소자의 활성층 내에 전자와 정공을 강제로 구속시켜 전자와 정공의 재결합 확률을 높이는 연구가 활발하게 진행되고 있다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 반도체 발광소자에 자기장을 인가함으로써, 자기장에 의해 발생하는 힘을 이용하여 전자와 정공이 활성층 내에 머무르는 시간을 증가시키고, 그로부터 전자와 정공의 재결합 확률을 높여 광 효율을 개선할 수 있는 반도체 발광소자를 제공하는 데에 있다.
본 발명의 일 실시 형태에 따른 반도체 발광소자는, 기판, 상기 기판 상에 적층되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 갖는 발광구조물, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 각각에 전기적으로 연결되는 제1 및 제2 컨택 전극, 상기 발광구조물 상에 배치되어 상기 제1 및 제2 컨택 전극을 덮으며, 상기 발광구조물에 인접하도록 배치되는 자성층(Magnetic Layer)을 갖는 절연층, 및 상기 제1 및 제2 컨택 전극에 각각 연결되며, 서로 공면(co-planar)을 형성하는 상면을 갖는 제1 및 제2 패드 전극을 포함한다.
본 발명의 일 실시 형태에 따른 반도체 발광소자는, 기판, 상기 기판 상에 적층되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 갖는 발광구조물, 상기 발광구조물 상에 배치되는 절연층, 상기 절연층 내에 배치되며 상기 발광구조물의 적어도 일부가 제거되는 메사 영역 상에 형성되는 반사 금속층, 및 상기 반사 금속층 상에 배치되는 자성층을 포함한다.
본 발명의 일 실시 형태에 따른 반도체 발광소자는, 기판, 상기 기판 상에 적층되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 갖는 발광구조물, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 각각에 전기적으로 연결되는 제1 및 제2 컨택 전극, 상기 제1 및 제2 컨택 전극 각각에 전기적으로 연결되는 제1 및 제2 패드 전극, 및 소정의 패턴을 갖도록 상기 제2 컨택 전극 상에 배치되며, 상기 제2 패드 전극과 분리되는 자성층을 포함한다.
본 발명의 일 실시예에 따르면, 반도체 발광소자의 활성층 내에 전자 및 정공이 더 오래 존재하도록 자기장을 인가하는 자성층이 제공되며, 자성층의 일부는 반복되는 패턴을 갖는 복수의 구조체를 가질 수 있고, 발광구조물의 제1 및 제2 도전형 반도체층 각각에 인접하도록 형성될 수 있다. 또는, 자성층이 발광구조물의 메사 영역에 배치되는 반사 금속층 상에 형성될 수도 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 2a 및 도 2b는 도 1에 도시한 반도체 발광소자의 A 영역을 확대 도시한 도이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 발광소자에 채용될 수 있는 자성층을 나타낸 평면도이다.
도 4 내지 도 10은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 11a는 본 발명의 일 실시예에 따른 반도체 발광소자를 나타낸 평면도이다.
도 11b는 도 11a에 도시한 반도체 발광소자의 I-I` 방향의 단면을 도시한 단면도이다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 반도체 발광소자를 포함하는 반도체 발광소자 패키지를 나타낸 도이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 조명 장치에 적용될 수 있는 백색 광원 모듈을 간단하게 나타내는 도이다.
도 15는 도 14a 및 도 14b에 도시한 백색 광원 모듈의 동작을 설명하기 위해 제공되는 CIE 1931 좌표계이다.
도 16은 본 발명의 실시예에 따른 조명 장치의 광원에 적용될 수 있는 파장 변환 물질을 설명하기 위해 제공되는 도이다.
도 17 내지 도 25는 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 백라이트 유닛을 나타낸 도이다.
도 26은 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 평판 조명 장치를 간략하게 나타내는 사시도이다.
도 27 및 도 28은 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 조명 장치로서 벌브형 램프를 간략하게 나타내는 분해 사시도이다.
도 29는 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
도 30 내지 32는 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
이하에서 설명하는 본 발명의 내용은 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 발광소자(100)는, 기판(110), 기판(110) 상에 마련되는 발광구조물(120), 발광구조물(120)에 포함되는 도전형 반도체층(121, 125)과 전기적으로 연결되는 컨택 전극(130), 및 자성층(140) 등을 포함할 수 있다. 발광구조물(120)은 제1 및 제2 도전형 반도체층(121, 125)과, 그 사이에 배치되는 활성층(123)을 포함할 수 있다. 컨택 전극(130)은 제1 및 제2 컨택 전극(131, 133)을 포함할 수 있으며, 제1 및 제2 컨택 전극(131, 133)은 각각 제1 및 제2 도전형 반도체층(121, 125)과 전기적으로 연결될 수 있다.
발광구조물(120)에 포함되는 제1 도전형 반도체층(121) 및 제2 도전형 반도체층(125)은, n형 반도체층과 p형 반도체층일 수 있다. 일 실시예로, 제1 및 제2 도전형 반도체층(121, 125)은 3족 질화물 반도체, 예컨대, AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있다. 물론, 이에 한정되지 않으며, AlGaInP계열 반도체나 AlGaAs계열 반도체와 같은 물질로도 제1 및 제2 도전형 반도체층(121, 125)을 형성할 수 있다.
한편, 제1 및 제2 도전형 반도체층(121, 125)은 단층 구조로 이루어질 수 있지만, 이와 달리, 필요에 따라 서로 다른 조성이나 두께 등을 갖는 다층 구조를 가질 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(121, 125)은 각각 전자 및 정공의 주입 효율을 개선할 수 있는 캐리어 주입층을 구비할 수 있으며, 또한, 다양한 형태의 초격자 구조를 구비할 수도 있다.
제1 도전형 반도체층(121)은 활성층(123)과 인접한 부분에 전류 확산층을 더 포함할 수 있다. 전류 확산층은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N층이 반복해서 적층되는 구조 또는 절연 물질 층이 부분적으로 형성될 수 있다.
제2 도전형 반도체층(125)은 활성층(123)과 인접한 부분에 전자 차단층을 더 포함할 수 있다. 전자 차단층은 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N를 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있다. 또한, 전자 차단층은 활성층(123)보다 큰 밴드갭을 가질 수 있으며, 제2 도전형 반도체층(125)으로 전자가 넘어가는 것을 방지할 수 있다.
반도체 발광소자(100)는 MOCVD 장치를 사용하여 형성될 수 있다. 반도체 발광소자(100)를 제조하기 위해, 성장 기판을 설치한 반응 용기 내에 반응 가스로 유기 금속 화합물 가스(예, 트리메틸 갈륨(TMG), 트리메틸 알루미늄(TMA) 등)와 질소 함유 가스(암모니아(NH3) 등)을 공급하고, 기판의 온도를 대략 900?~1100?의 고온으로 유지하여 기판상에 질화 갈륨계 화합물 반도체를 성장하면서, 필요에 따라 불순물 가스를 공급해, 질화 갈륨계 화합물 반도체를 언도프, n형, 또는 p형으로 적층할 수 있다. n형 불순물로는 Si이 잘 알려져 있고, p형 불순물으로서는 Zn, Cd, Be, Mg, Ca, Ba 등이 있으며, 주로 Mg, Zn가 사용된다.
또한, 제1 및 제2 도전형 반도체층(121, 125) 사이에 배치된 활성층(123)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조를 가질 수 있다. 활성층(123)이 질화물 반도체를 포함하는 경우, GaN/InGaN이 교대로 적층되는 다중 양자우물 구조가 채택될 수 있으며, 실시예에 따라 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
한편, 발광구조물(120)의 일부가 제거되어 형성되는 메사 영역에서 제1 도전형 반도체층(121)이 노출될 수 있으며, 제1 도전형 반도체층(121)이 노출된 영역에 제1 컨택 전극(131)이 형성될 수 있다. 제1 및 제2 컨택 전극(131, 133) 각각은 도 1의 실시예에 도시한 바와 같이 제1 및 제2 도전형 반도체층(121, 125)과 각각 전기적으로 연결될 수 있다.
도 1의 실시예에 따른 반도체 발광소자(100)는, 기판(110) 방향으로 빛이 방출되도록 플립칩(Flip-Chip) 형태로 패키지 내에 실장될 수 있으며, 기판(110) 방향으로의 광 추출 효율을 높이기 위해 제1 및 제2 컨택 전극(131, 133)은 높은 반사율을 갖는 물질을 포함할 수 있다. 또한, 메사 영역의 측면에 추가로 반사 금속층(170)을 더 형성하여 기판(110) 방향으로의 광 추출 효율을 더욱 개선할 수도 있다. 제1, 제2 컨택 전극(131, 133)과 반사 금속층(170)은 Ag, Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn 및 이들을 포함하는 합금물질 중 적어도 하나를 포함할 수 있다. 즉, 컨택 전극(130)이 반사 금속층(170)과 마찬가지로 높은 반사율을 갖는 금속 물질로 형성되어 활성층(123)에서 생성된 빛을 반사시킬 수도 있다.
컨택 전극(130)과 반사 금속층(170) 상에는 절연층(160)이 형성될 수 있으며, 절연층(160)을 관통하는 패드 전극(150)이 컨택 전극(130)과 전기적으로 연결될 수 있다. 절연층(160)은 제1 및 제2 절연층(161, 163)을 가질 수 있으며, 일 실시예에서 제1 절연층(161)은 제2 도전형 반도체층(125) 상에, 제2 절연층(163)은 제1 절연층(163) 상에 형성될 수 있다. 제조 공정에서, 제1 절연층(161)은 제1 및 제2 컨택 전극(131, 133)을 형성한 이후 형성될 수 있으며, 제2 절연층(163)은 반사 금속층(170) 및 자성층(140)을 형성한 이후 형성될 수 있다. 도 1의 실시예를 참조하면, 반사 금속층(170)은 절연층(160)에 의해 둘러싸일 수 있으며, 컨택 전극(130)의 상면 일부와 측면이 절연층(160)에 의해 커버될 수 있다.
패드 전극(150)은 제1 및 제2 컨택 전극(131, 133)과 각각 연결되는 제1 및 제2 패드 전극(151, 153)을 포함할 수 있다. 패드 전극(150)은 제1 및 제2 컨택 전극(131, 133)과 유사하게 금속 물질을 포함할 수 있으며, 솔더 범프 등을 통해 패키지 기판과 접합될 수 있다. 제1 및 제2 패드 전극(151, 153)의 상면은 서로 공면(co-planar)을 형성할 수 있다. 서로 공면을 형성하는 상면을 갖도록 제1 및 제2 패드 전극(151, 153)을 형성함으로써, 패키지 기판에 반도체 발광소자(100)를 용이하게 실장할 수 있다.
한편, 본 발명의 실시예에 따르면, 제2 컨택 전극(133) 상에는 소정의 패턴을 갖는 자성층(Magnetic Layer, 140)이 형성될 수 있다. 도 1에 도시한 실시예에서, 자성층(140)은 기판(110)의 상면에 평행하도록 연장되는 복수의 선(line) 구조체를 포함하는 라인 패턴을 가질 수 있다. 자성층(140)은 Fe, Co, Ni, Cr 및 이들을 포함하는 합금물질 중 적어도 하나를 포함할 수 있으며, 자성층(140)에 포함되는 복수의 구조체들의 자화 방향은 활성층(123)의 상면에 평행할 수 있다.
한편, 도 1에 도시한 실시예와 달리, 자성층(140)은 라인 패턴과 다른 복수의 닷(dot) 패턴, 코일 패턴, 또는 면(surface) 구조체로 형성될 수도 있다. 면 구조체 또는 복수의 닷 패턴으로 형성되는 경우에도, 자성층(140)에 의해 생성되는 자기장의 방향은, 활성층(123)의 상면에 평행한 방향일 수 있다.
도 1에 도시한 실시예에서, 자성층(140)은 제2 컨택 전극(133) 상에 형성될 수 있으며, 자성층(140)의 상부 및 측부에는 절연층(160)이 배치될 수 있다. 즉, 자성층(140)은 절연층(160) 내에 포함될 수 있으며, 자성층(140)과 제2 패드 전극(153) 사이에 절연층(160)이 배치될 수 있다. 따라서, 자성층(140)은 제2 패드 전극(153)과 직접적으로 접촉하지 않으며, 제2 패드 전극(153)을 통해 전달되는 전원 신호가 자성층(140)에 직접 인가되지 않을 수 있다.
반도체 발광소자(100)에서 전류는 제2 도전형 반도체층(125)으로부터 제1 도전형 반도체층(121)을 향하는 방향, 즉 기판(110)의 상면에 수직하는 방향으로 흐르기 때문에, 자성층(140)의 자화 방향이 활성층(123)의 상면에 평행한 경우, 반도체 발광소자(100) 내에서 이동하는 전자 또는 정공은 기판(110)의 상면에 평행한 방향으로 힘을 받을 수 있다. 따라서, 전자 또는 정공이 활성층(123)을 벗어나지 않고 활성층(123) 내에 상대적으로 오랜 시간 동안 머무를 수 있으며, 전자-정공 재결합 확률이 증가하여 광효율을 개선할 수 있다. 이하, 도 2a 및 도 2b를 참조하여 설명하기로 한다.
도 2a 및 도 2b는 도 1에 도시한 반도체 발광소자의 A 영역을 확대 도시한 도이다.
우선 도 2a를 참조하면, 제1 도전형 반도체층(121), 활성층(123), 및 제2 도전형 반도체층(125)이 순차적으로 적층된 발광구조물(120), 제2 도전형 반도체층(125) 상에 형성되는 제2 컨택 전극(133), 제2 컨택 전극(133) 상에 형성되는 자성층(140)이 도시되어 있다. 자성층(140)은 활성층(123)의 상면에 평행한 방향 (도 2a의 x축 방향)을 따라 연장되는 형상을 갖는 복수의 선 구조체를 포함할 수 있다. 한편, 자성층(140)에 포함되는 복수의 선 구조체 각각의 자화 방향은, 기판(110)의 상면에 평행한 임의의 방향일 수 있다. 도 2a에 도시한 실시예에서는, 자성층(140)의 자화 방향이 x축 양의 방향으로 정의될 수 있다.
한편, 패드 전극(150)과 컨택 전극(130)을 통해 소정의 전압이 인가되면, 발광구조물(120) 내에서 전류가 흐를 수 있다. 전류는, 도 2a에 도시한 바와 같이 제2 도전형 반도체층(125)에서 제1 도전형 반도체층(121)으로 흐를 수 있다. 이는, 제1 도전형 반도체층(121)이 n형 불순물로, 제2 도전형 반도체층(125)이 p형 불순물로 도핑되는 경우에 따른 것이며, 반대의 경우에는 전류가 제1 도전형 반도체층(121)으로부터 제2 도전형 반도체층(125)으로 흐를 수도 있다.
도 2a에 도시한 실시예에서와 같이 전류가 제2 도전형 반도체층(125)으로부터 제1 도전형 반도체층(121)을 향하는 방향 (y축 음의 방향)을 따라서 흐르면, 전자 및 정공은 기판(110)의 상면에 평행한 방향 (z축 양의 방향)으로 힘을 받을 수 있다. 따라서, 전자와 정공이 활성층(123)을 벗어나지 못 하고 활성층(123) 내에 구속될 수 있으며, 전자-정공 재결합 확률이 증가하여 광효율을 높일 수 있다.
다음으로 도 2b를 참조하면, 자성층(140)에 포함되는 복수의 선 구조체 중 일부는 서로 다른 자화 방향을 가질 수 있다. 도 2b에 도시한 실시예에서, 가운데에 위치한 선 구조체는 다른 선 구조체와 달리 x축 방향에 따른 자화 방향을 가질 수 있으며, 다른 선 구조체들은 x축 음의 방향에 따른 자화 방향을 가질 수 있다.
제2 도전형 반도체층(125)이 p형 불순물로, 제1 도전형 반도체층(121)이 n형 불순물로 도핑되는 경우, 전류는 발광구조물(120) 내에서 도 2b에 도시한 바와 같이 y축 음의 방향을 따라 흐를 수 있다. 따라서, 가운데에 위치한 선 구조체에 의해 전자 및 정공은 z축 양의 방향으로 가해지는 힘 F1을 받게 되며, 다른 선 구조체들에 의해 전자 및 정공은 z축 음의 방향으로 가해지는 힘 F2를 받을 수 있다. 결과적으로, 전자 및 정공은 자성층(140)에 의해 기판(110)의 상면에 평행한 방향으로 힘을 받게 되며, 전자와 정공이 활성층(123) 내에 좀 더 오랜 시간 동안 존재함으로써 전자-정공 재결합 확률을 높일 수 있다.
도 3a 내지 도 3b는 본 발명의 실시예에 따른 반도체 발광소자에 채용될 수 있는 자성층을 나타낸 평면도이다.
도 3a 내지 도 3c를 참조하면, 본 발명의 실시예에 따른 반도체 발광소자(100)에 채용되는 자성층(140)은 소정의 패턴을 가질 수 있다. 도 3a 내지 도 3c에서 자성층(140)은 반도체 발광소자(100)의 제2 컨택 전극(133) 상에 배치되는 것으로 도시하였으나, 이와 달리 반도체 발광소자(100)의 활성층(123)에 인접한다면 다른 위치에 마련될 수도 있다.
우선 도 3a 및 도 3b를 참조하면, 자성층(140)은 특정 방향(도 3a 및 도 3b의 x축 방향)으로 연장되는 라인 형상을 가질 수 있다. 이때, 각 자성층(140)의 폭은 0.1 내지 100um일 수 있다. 또한, 도 3a 및 도 3b에서는 자성층(140)이 제2 컨택 전극(133)의 상면에서 차지하는 면적이, 자성층(140)이 배치되지 않는 영역의 면적보다 작은 것으로 도시하였으나, 이와 반대일 수도 있다. 즉, 자성층(140)이 배치되는 영역의 면적이, 제2 컨택 전극(133) 상면 전체 면적의 50% 이상일 수도 있다.
도 3c를 참조하면, 자성층(140)은 라인 형상이 아닌, 스파이럴(spiral) 형상, 즉 소용돌이 형상을 가질 수도 있다. 이때, 자성층(140)에 의해 제공되는 자기장의 방향은 자성층(140)의 소용돌이 형상을 따르는 방향일 수 있다. 따라서, 활성층(123)의 위치에 따라 서로 다른 방향의 자기장에 의한 영향을 받을 수 있다. 한편, 자성층(140)이 소용돌이 형상을 갖는 경우, 그 폭은 0.1 내지 100um일 수 있다.
도 3c에 도시한 실시예에서 자기장의 방향은 x-z 평면(활성층(123)의 상면)에 평행한 방향을 가질 수 있다. 따라서 활성층(123)의 위치에 따라 서로 다른 방향의 자기장이 영향을 주더라도, 활성층(123) 내에 존재하는 전자와 정공은 x-z 평면에 평행한 방향으로 힘을 받게 되며, 따라서 전자와 정공이 활성층(123) 내에 존재하는 시간을 늘려서 전자-정공 재결합 효율을 개선할 수 있다.
즉, 도 3a 내지 도 3c를 참조하여 설명한 바와 같이, 본 발명의 실시예에서 자성층(140)의 형상은 특별히 한정되지 않고, 활성층(123)의 상면에 평행한 방향으로 자기장을 제공할 수 있는 모든 형상을 포함할 수 있다. 라인 형상과 스파이럴 형상 이외에도, 자성층(140)은 서로 분리되어 배치되는 복수의 점 구조물을 갖는 닷(dot) 형상, 또는 사각형, 삼각형 등의 다각형이나 원의 단면 형상을 갖는 평면 구조물 형상을 가질 수도 있다.
도 4 내지 도 10은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 발광소자(200)는, 기판(210), 기판(210) 상에 마련되는 발광구조물(220), 컨택 전극(230), 자성층(240), 및 패드 전극(250) 등을 포함할 수 있다. 발광구조물(220)는 제1 및 제2 도전형 반도체층(221, 225)과 그 사이에 배치되는 활성층(223)을 포함할 수 있으며, 제1 및 제2 도전형 반도체층(221, 225)은 각각 제1 및 제2 컨택 전극(231, 233)과 전기적으로 연결될 수 있다. 또한, 제2 도전형 반도체층(225) 상에는 절연층(260)이 형성될 수 있으며, 패드 전극(250)은 절연층(260)을 관통하여 컨택 전극(230)과 전기적으로 연결될 수 있다. 반도체 발광소자(200)는 플립 칩 형태로 패키지 기판에 실장될 수 있으며, 기판(210) 방향으로의 광 추출 효율을 높이기 위해, 제1 도전형 반도체층(221)을 노출시키는 메사 영역에 반사 금속층(270)이 형성될 수 있다.
한편, 도 4에 도시한 실시예에서, 자성층(240)은 제1 및 제2 도전형 반도체층(221, 225) 각각에 인접하도록 형성되는 제1 및 제2 자성층(241, 243)을 포함할 수 있다. 즉, 제1 자성층(241)은 제1 도전형 반도체층(221)에 인접할 수 있으며, 제2 자성층(243)은 제2 도전형 반도체층(225)에 인접할 수 있다.
제1 및 제2 자성층(243)의 자화 방향은, 발광구조물(220)에서 전류가 흐르는 방향과 교차하고, 기판(210)의 상면에 평행할 수 있다. 따라서, 제1 및 제2 자성층(241, 243)이 형성하는 자기장 및 발광구조물(220)에서 흐르는 전류에 의해, 전자 및 정공은 발광구조물(220) 내에서 활성층(223)의 상면에 평행한 방향으로 힘을 받을 수 있다. 전자 및 정공은 자성층(240) 및 전류에 의해 생성되는 힘에 의해 활성층(223) 내에 더 오랜 시간 동안 머무를 수 있으며, 전자-정공 재결합 확률이 높아져 광 효율을 개선할 수 있다.
도 4에 도시한 실시예에서, 제1 자성층(241)은 제1 컨택 전극(231)과 제1 패드 전극(241) 사이에 배치될 수 있다. 제1 자성층(241)은 컨택 전극(230) 및 패드 전극(240)과 마찬가지로 금속 물질을 포함할 수 있다. 따라서, 제1 도전형 반도체층(221)은 제1 패드 전극(251)과 제1 자성층(241) 및 제1 컨택 전극(231)을 통해 외부로부터 전기 신호를 입력받을 수 있다.
다음으로 도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 발광소자(300)는 기판(310), 기판(310) 상에 마련되는 발광구조물(320), 컨택 전극(330), 자성층(340), 및 패드 전극(350) 등을 포함할 수 있다. 패드 전극(350)은 제2 도전형 반도체층(325) 상에 마련되는 절연층(360)을 관통하여 컨택 전극(330)과 연결될 수 있다. 한편, 기판(310) 방향으로의 광 추출 효율을 높이기 위해, 제1 도전형 반도체층(321)이 노출되는 메사 영역에는 반사 금속층(370)이 형성될 수 있다.
자성층(340)은 제1 및 제2 자성층(341, 343)을 포함할 수 있으며, 제1 및 제2 자성층(341, 343)은 각각 제1 및 제2 컨택 전극(331, 333) 상에 배치될 수 있다. 제2 자성층(343)은 제1 자성층(341)에 비해 상대적으로 큰 면적을 가질 수 있으며, 소정의 패턴을 가질 수 있다. 일 실시예에서, 제2 자성층(343)은 특정 방향을 따라 연장되는 복수의 선 구조체를 갖는 라인 패턴을 갖거나, 또는 서로 분리된 복수의 점 구조체를 갖는 닷(dot) 패턴을 가질 수도 있다.
제1 및 제2 자성층(341, 343)의 자화 방향은, 발광구조물(320) 내에서 흐르는 전류 방향과 교차하고, 활성층(323)의 상면에 평행한 방향일 수 있다. 발광구조물(320) 내에서 전류는 활성층(323)의 상면에 수직하는 방향으로 흐를 수 있다. 따라서, 활성층(323)의 상면에 평행한 방향으로 자화된 제1 및 제2 자성층(341, 343)을 배치함으로써, 발광구조물(320) 내의 전자 및 정공에, 기판(310)의 상면에 평행한 방향으로 힘을 가할 수 있다. 전자 및 정공은 상기 힘에 의해 활성층(323) 내에 더 오랜 시간 동안 머무를 수 있으며, 전자-정공 재결합 확률을 높여 광 효율을 개선할 수 있다.
한편, 제1 자성층(341)은 제1 컨택 전극(331) 상에 배치되며, 절연층(360)에 의해 제1 패드 전극(351)과는 분리될 수 있다. 제2 자성층(343) 역시 제2 컨택 전극(343) 상에 배치되며 제2 패드 전극(353)과는 분리될 수 있다. 따라서, 제1 및 제2 자성층(341, 343)에는 전류가 직접 주입되지 않을 수 있으며, 제1 및 제2 자성층(341, 343)과 제1 및 제2 패드 전극(351, 353) 사이에는 절연층(360)이 배치될 수 있다.
도 6을 참조하면, 본 발명의 일 실시에에 따른 반도체 발광소자(400)는 도 4 및 도 5에 도시한 실시예와 유사하게, 기판(410), 기판(410) 상에 마련되는 발광구조물(420), 컨택 전극(430), 자성층(440), 및 패드 전극(450) 등을 포함할 수 있다. 자성층(440)은 제1 및 제2 자성층(441, 443)을 포함할 수 있으며, 제2 자성층(443)은 소정의 패턴을 갖도록 형성될 수 있다.
한편, 도 6에 도시한 실시예에서, 제1 자성층(441)은 제1 도전형 반도체층(421)의 상면에 직접 형성될 수 있다. 즉, 제1 자성층(441)은 제1 컨택 전극(431)과 유사하게, 메사 영역에서 노출되는 제1 도전형 반도체층(421)의 상면에 형성될 수 있다. 제1 자성층(441)과 제1 컨택 전극(431)은 서로 일정 간격만큼 분리되어 형성되거나, 또는 제1 자성층(441)은 제1 컨택 전극(431)의 측면에 접촉할 수 있다. 제1 자성층(441)과 제1 컨택 전극(431)이 분리되는 경우, 그 사이에는 절연층(461)이 배치될 수 있다.
제1 자성층(441)과 제2 자성층(443) 각각의 자화 방향은 발광구조물(420) 내에서 흐르는 전류 방향과 교차하고, 기판(410)의 상면에 평행할 수 있다. 제1 및 제2 자성층(441, 443)의 자화 방향을 상기와 같이 설정함으로써, 발광구조물(420) 내에 존재하는 전자와 정공에 기판(410)의 상면에 평행한 방향으로 힘을 가할 수 있다. 따라서, 전자와 정공이 활성층(423) 내에서 기판(410)의 상면에 평행한 방향으로 힘을 받게 되어 활성층(423) 내에 더 오랜 시간 동안 머무르게 되며, 전자-정공 재결합 확률을 높여서 광 효율을 개선할 수 있다.
도 6에 도시한 실시예에서 제1 및 제2 자성층(441, 443)은 단일 공정에 의해 형성될 수 있다. 반도체 발광소자(400)의 제조 공정에서, 기판(410) 상에 발광구조물(420)을 형성하고, 메사 영역에서 발광구조물(420)의 일부를 제거하여 제1 도전형 반도체층(421)의 일부 영역을 노출시킨 후, 제1 및 제2 컨택 전극(431, 433)을 형성할 수 있다. 이후, 하나의 공정에서 제1 및 제2 자성층(441, 443)을 각각 형성하고 그 위에 절연층(460)을 형성할 수 있다. 상기와 같이 제1 및 제2 자성층(441, 443)을 하나의 공정에서 형성하는 방법은, 도 4 및 도 5에 도시한 실시예에 따른 반도체 발광소자(200, 300)에도 유사하게 적용될 수 있다.
한편, 도 4 및 도 5에 도시한 실시예에서 제1 컨택 전극(231, 331)의 두께는, 제2 컨택 전극(233, 333)의 두께보다 얇을 수 있다. 또한, 도 6에 도시한 실시예에서는, 제1 자성층(441)이 제1 도전형 반도체층(421) 상에 직접 형성되고, 제2 자성층(443)은 제2 컨택 전극(433) 상에 배치될 수 있다. 따라서, 도 4 내지 도 6에 도시한 실시예에서, 제1 자성층(241, 341, 441)이 제2 자성층(243, 343, 443)보다 발광구조물(220, 320, 420)에 더 가깝게 배치될 수 있다.
다음으로 도 7을 참조하면, 본 발명의 실시예에 따른 반도체 발광소자(500)는, 기판(510), 기판(510) 상에 마련되는 발광구조물(520), 컨택 전극(530), 및 패드 전극(550) 등을 포함할 수 있다. 패드 전극(550)은 발광구조물(520) 상에 마련되는 절연층(560)을 관통하여 컨택 전극(530)과 전기적으로 연결될 수 있다. 한편, 발광구조물(520)의 일부를 제거하여 제1 도전형 반도체층(521)의 일부를 노출시키는 메사 영역에는 반사 금속층(570)이 형성될 수 있다.
도 7에 도시한 실시예에서, 반도체 발광소자(500)는 메사 영역에서 반사 금속층(570) 상에 형성되는 자성층(540)을 포함할 수 있다. 자성층(540)의 자화 방향은 발광구조물(520) 내에서 흐르는 전류의 방향과 교차하고, 활성층(523)의 상면에 평행한 방향일 수 있다. 발광구조물(520) 내의 전류는, 제2 도전형 반도체층(525)으로부터 활성층(523)을 지나 제1 도전형 반도체층(521)을 향하는 방향(도 6에서 y축 음의 방향)으로 흐를 수 있다. 자성층(540)의 자화 방향은 도 7에 도시한 실시예에서 x축 또는 z축 방향일 수 있다.
자성층(540)이 제공하는 자기장에 의해, 발광구조물(520) 내에서 전자와 정공은, 발광구조물(520) 내에서 흐르는 전류의 방향과 수직하는 방향으로 힘을 받을 수 있다. 따라서, 전자와 정공이 활성층(523) 내에 상대적으로 더 오랜 시간 동안 머무르게 되어, 활성층(523) 내에서 전자-정공 재결합이 발생할 확률이 증가하게 되며, 광효율을 개선할 수 있다.
다음으로 도 8을 참조하면, 본 발명의 실시예에 따른 반도체 발광소자(600)는, 기판(610), 발광구조물(620), 컨택 전극(630), 자성층(640), 및 패드 전극(650) 등을 포함할 수 있다. 도 8에 도시한 실시예에 따른 반도체 발광소자(600)에서 자성층(640)은, 메사 영역에서 반사 금속층(670) 상에 형성되는 제1 자성층(641) 및 제2 컨택 전극(633) 상에 형성되는 제2 자성층(643)을 포함할 수 있다.
제2 자성층(643)은 제2 컨택 전극(633) 상에 형성되어 제2 도전형 반도체층(625)에 인접할 수 있으며, 소정의 패턴을 가질 수 있다. 일 실시예에서, 자성층(643)은 특정 방향을 따라 연장되는 복수의 선 구조체를 갖는 라인 패턴, 또는 서로 분리되는 복수의 점(dot) 구조체를 갖는 점 패턴 등을 가질 수 있다.
제1 자성층(641)은 반사 금속층(670) 상면의 적어도 일부에 형성될 수 있다. 제1 자성층(641)은 반사 금속층(670)과 유사한 형상을 갖는 것으로 도시되었으나, 제2 자성층(643)과 유사하게 소정의 패턴을 가질 수도 있다.
한편, 도 8에 도시한 실시예에서, 제2 자성층(643)과 발광구조물(620) 사이의 간격 T1은, 제1 자성층(641)과 발광구조물(620) 사이의 간격 T2보다 클 수 있다. 즉, 제1 자성층(641)과 제1 도전형 반도체층(621) 또는 활성층(623) 사이의 간격이, 제2 자성층(643)과 제2 도전형 반도체층(625) 사이의 간격보다 작을 수 있다. 따라서, 자성층(640)에 가장 가깝게 배치되는 발광구조물(620)의 층이 특정되지 않을 수 있다. 도 8에 도시한 실시예에서는, 의도적으로 제2 컨택 전극(633)을 반사 금속층(670)보다 두껍게 형성할 수 있다.
도 9를 참조하면, 반도체 발광소자(700)는 기판(710), 발광구조물(720), 컨택 전극(730), 자성층(740), 및 패드 전극(750) 등을 포함할 수 있다. 한편, 도 9에 도시한 실시예에 따른 반도체 발광소자(700)에서, 자성층(740)은 제1 자성층(741)과 제2 자성층(743, 745)을 포함할 수 있다.
도 9에 도시한 실시예에서, 제2 자성층(743, 745)은 제1 컨택 전극(731) 및 제2 컨택 전극(733)에 인접하여 형성될 수 있다. 제1 컨택 전극(731)에 인접하여 형성되는 제2 자성층(743)은, 도 8에 도시한 바와 같이 제1 컨택 전극(731)의 상면에 형성되거나, 또는 제1 컨택 전극(731)의 측면에 형성될 수 있다. 제2 자성층(743, 745)의 형상 및 패턴, 개수 등은 다양하게 변형될 수 있다.
한편, 제2 자성층(743, 745)과 제2 도전형 반도체층(725) 사이의 간격 T3는, 제2 자성층(743, 745)과 제1 도전형 반도체층(721) 사이의 간격 T4보다 클 수 있다. 즉, 제2 자성층(743, 745)은 제2 도전형 반도체층(725)보다 제1 도전형 반도체층(721)과 더 가까이 배치될 수 있다. 제2 자성층(743, 745)과 제1 도전형 반도체층(721) 사이의 간격 T4는 제1 자성층(741)과 발광구조물(720) 사이의 간격보다 작을 수 있으며, 결과적으로 제1 도전형 반도체층(721)이 자성층(740)에 가장 가깝게 배치될 수 있다.
다음으로 도 10을 참조하면, 본 발명의 일 실시예에 따른 반도체 발광소자(800)는 기판(810), 버퍼층(815), 발광구조물(820), 컨택 전극(830), 자성층(840) 및 패드 전극(850) 등을 포함할 수 있다. 도 10에 도시한 실시예에서 반도체 발광소자는 에피 업(Epi-Up) 구조를 가질 수 있다.
기판(810)은 사파이어와 같은 절연성 기판이거나, 또는 도전성, 반도체 기판일 수도 있다. 버퍼층(815)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)의 조성을 가질 수 있으며, 일 실시예에서 버퍼층(815)은 GaN, AlN, AlGaN, InGaN일 수 있다. 필요에 따라, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 버퍼층(815)으로 이용할 수도 있다. 버퍼층(815)은 기판(810)과 발광구조물(820) 사이의 격자 상수 차이로 인한 크랙 등을 방지하고자 하는 목적으로 제공되는 층일 수 있다.
발광구조물(820)에 포함되는 제1, 제2 도전형 반도체층(821, 825) 및 활성층(823)의 조성과 특성은, 도 1 내지 도 8을 참조하여 설명한 바와 유사할 수 있다. 즉, 제1 및 제2 도전형 반도체층(821, 825)은 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체를 포함할 수 있으며, 각각 서로 다른 불순물로 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(821)은 Si 등의 n형 불순물로 도핑될 수 있으며, 제2 도전형 반도체층(825)은 Mg, Zn 등의 p형 불순물로 도핑될 수 있다. 활성층(823)은 MQW 또는 SQW의 구조를 가질 수 있으며, 양자우물층과 양자장벽층이 적층된 구조를 가질 수 있다. 일 실시예에서, 양자우물층은 InxGa1 - xN (0<x≤1)이며, 양자장벽층은 GaN 또는 AlGaN일 수 있다.
제2 도전형 반도체층(825) 상에는 컨택 전극(830)이 마련될 수 있다. 도 9에 도시한 실시예에서 컨택 전극(830)의 재료 물질은, 반도체 발광소자(800)를 실장하는 방식에 따라 다를 수 있다. 반도체 발광소자(800)가 플립칩 방식으로 실장되는 경우, 컨택 전극(830)은 반사율이 우수한 금속으로 형성될 수 있다. 반면, 반도체 발광소자(800)가 와이어를 이용하여 실장되는 경우, 컨택 전극(830)은 투광성이 우수한 물질로 형성될 수 있다. 한편, 제1 및 제2 패드 전극(851, 853)은 Au, Ni, Sn, Ti, Al, Cr 등의 금속 물질로 형성될 수 있다.
한편, 컨택 전극(830)의 상면에는 자성층(840)이 형성될 수 있다. 자성층(840)은 특정 패턴으로 배열되는 복수의 구조체를 포함할 수 있으며, 발광구조물(820) 내에 흐르는 전류와 교차하고, 활성층(823)의 상면에 평행한 자화 방향의 자기장을 제공할 수 있다. 자성층(840)이 제공하는 자기장에 의해, 발광구조물(820)의 활성층(823) 내에서 결합하는 전자와 정공이, 활성층(823)의 상면에 평행한 방향으로 힘을 받게 되며, 결과적으로 전자와 정공이 활성층(823) 내에 좀 더 오래 머무를 수 있다. 따라서, 전자와 정공의 재결합 효율이 개선될 수 있으며, 광효율을 높일 수 있다.
도 11a는 본 발명의 일 실시예에 따른 반도체 발광소자를 나타낸 평면도이며, 도 11b는 도 11a에 도시한 반도체 발광소자의 I-I` 방향의 단면을 도시한 단면도이다.
다음으로 도 11a 및 도 11b를 참조하면, 본 발명의 실시예에 따른 반도체 발광소자(900)는 기판(910), 발광구조물(920), 컨택 전극(930), 제1 전극(951), 제2 전극(953), 절연층(960) 및 자성층(940) 등을 포함할 수 있다. 발광구조물(920)은 기판(910) 상에 배치되는 제1 도전형 반도체층(921), 활성층(923), 제2 도전형 반도체층(925)을 포함할 수 있다. 기판(910)은 도전성 기판일 수 있다.
제1 전극(951)은 제1 도전형 반도체층(921)에 전기적으로 접속하기 위하여 제2 도전형 반도체층(925) 및 활성층(923)과는 전기적으로 절연되어 제1 도전형 반도체층(921)의 적어도 일부 영역까지 연장된 하나 이상의 도전성 비아(C)를 포함할 수 있다. 도전성 비아(C)는 제1 전극(951)의 계면에서부터 컨택 전극(930), 제2 도전형 반도체층(925) 및 활성층(923)을 통과하여 제1 도전형 반도체층(921) 내부까지 연장될 수 있다. 이러한 도전성 비아(C)는 식각 공정, 예를 들어, ICP-RIE 등을 이용하여 형성될 수 있다
제1 전극(951) 상에는 제1 전극(951)을 기판(310) 및 제1 도전형 반도체층(921)을 제외한 다른 영역과는 전기적으로 절연시키기 위한 절연층(960)이 제공될 수 있다. 도 11b에 도시된 바와 같이, 절연층(960)은 컨택 전극(930)과 제1 전극(951)의 사이는 물론, 도전성 비아(C)의 측면에도 형성된다. 이로써, 도전성 비아(C)의 측면에 노출되는 컨택 전극(930), 제2 도전형 반도체층(925) 및 활성층(923)과 제1 전극(951)을 절연시킬 수 있다. 절연층(960)은 SiO2, SiOxNy, SixNy과 같은 절연 물질을 증착시켜 형성될 수 있다.
도전성 비아(C)에 의해 제1 전극(951)의 일부 영역이 제1 도전형 반도체층(921)에 접속될 수 있다. 제1 전극(951)의 하면은 도전성을 갖는 기판(910)에 연결되며, 기판(910)과 제1 전극(951)을 통해 제1 도전형 반도체층(921)에 전기적으로 신호가 인가될 수 있다.
도전성 비아(C)는 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 및 제2 도전형 반도체층(921, 925)과의 접촉 직경(또는 접촉 면적) 등이 적절히 조절될 수 있으며(도 11a 참조), 행과 열을 따라 다양한 형태로 배열됨으로써 반도체 발광소자(900)의 전류 흐름을 개선할 수 있다. 일 실시예에서, 제1 도전형 반도체층(921)과 제1 전극(951) 사이의 접촉 면적이 발광적층체(920)의 평면 면적의 대략 0.1% 내지 20%의 범위가 되도록 도전성 비아(C)의 개수 및 면적이 조절될 수 있다.
컨택 전극(930)은 도 11b에서 도시된 바와 같이 발광구조물(920) 외부로 연장되어 일부가 노출됨으로써, 제2 전극(953)과 연결될 수 있다. 제2 전극(953)을 통해 외부 전원이 컨택 전극(930)에 인가될 수 있다. 한편, 도 11a 및 도 11b의 실시예에서 제2 전극(953)의 개수는 1개로 예시되어 있으나, 필요에 따라 복수개로 변형될 수 있다. 제2 전극(953)은 도 10a에 도시된 바와 같이 발광면적을 최대화하기 위해서 반도체 발광소자(900)의 일측 모서리에 형성할 수 있다.
한편, 제2 전극(953)의 주위에는 에칭스톱용 절연층(970)에 배치될 수 있다. 에칭스톱용 절연층(970)은 발광구조물(920)을 형성한 이후, 및 컨택 전극(930) 형성 전에 형성될 수 있으며, 제2 전극(953)을 형성하기 위한 영역을 마련하는 에칭공정 시에 에칭스톱으로 작용할 수 있다.
컨택 전극(930)은 제2 도전형 반도체층(925)과 오믹컨택을 이루면서도 높은 반사율을 갖는 물질을 포함할 수 있다. 예를 들어, 컨택 전극(930)은 Ag, Al, Ni, Cr, Cu, Au, Pd, Pt, Sn, W, Rh, Ir, Ru, Mg, Zn 및 이들의 합금 물질을 포함할 수 있다.
한편, 도 11b를 참조하면, 절연층(960)의 내부에는 자성층(940)이 마련될 수 있다. 자성층(940)은 소정의 패턴을 갖는 복수의 구조체를 포함할 수 있으며, 컨택 전극(930) 상에 마련될 수 있다. 자성층(940)에 포함되는 복수의 구조체는 서로 같거나 다른 자화 방향을 갖는 자기장을 제공할 수 있는데, 자성층(940)이 제공하는 자기장의 방향은 활성층(923)의 상면에 평행한 방향일 수 있다. 즉, 도 11b의 실시예에서, x-z 평면에 평행한 방향의 자기장이 자성층(940)에 의해 제공될 수 있다
즉, 자성층(940)이 제공하는 자기장의 방향은 발광구조물(920) 내에 흐르는 전류의 방향과 교차할 수 있다. 따라서, 자성층(940)이 제공하는 자기장에 의해 활성층(923) 내에 존재하는 전자 및 정공이 x-z 평면에 평행한 방향으로 힘을 받게 되어 활성층(923) 내에 상대적으로 오랜 시간 동안 머무를 수 있으며, 그로부터 광효율이 개선될 수 있다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 반도체 발광소자를 포함하는 반도체 발광소자 패키지를 나타낸 도이다.
우선 도 12를 참조하면, 본 발명의 일 실시예에 따른 발광소자 패키지(1000)는 반도체 발광소자(800), 실장 기판(1010) 및 봉지체(1003)를 포함할 수 있다. 도 12에 도시한 실시예에 따른 발광소자 패키지(1000)는 도 10에 도시한 실시예에 따른 반도체 발광소자(800)를 포함하는 것으로 도시하였으나, 이와 달리 다른 실시예에 따른 반도체 발광소자(100, 200, 300, 400, 500, 600, 700, 900)가 채용될 수도 있다.
반도체 발광소자(800)는 실장 기판(1010)에 실장될 수 있으며, 와이어(W)를 통하여 실장 기판(1010)과 전기적으로 연결될 수 있다. 실장 기판(1010)은 기판 본체(1011), 상부 전극(1013) 및 하부 전극(1014)과 상부 전극(1013)과 하부 전극(1014)을 연결하는 관통 전극(1012)을 포함할 수 있다. 실장 기판(1010)의 본체는 수지 또는 세라믹 또는 금속일 수 있으며, 상부 또는 하부 전극(1013, 1014)은 Au, Cu, Ag, Al와 같은 금속층일 수 있다. 예를 들어, 실장 기판(1010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(1010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(1003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(1003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
다음으로 도 13을 참조하면, 발광 소자 패키지(1100)는 반도체 발광소자(1110), 반도체 발광소자(1110)와 전기적으로 연결되는 제1 및 제2 단자(Ta, Tb), 형광체층(1107) 및 렌즈(1130) 등을 포함한다. 도 13에 도시한 실시예에 따른 발광소자 패키지(1100)에서는, 주된 광추출면과 반대 방향인 발광 소자(1110)의 하면을 통해 전극이 형성되며 형광체층(1107) 및 렌즈(1130)가 일체로 제공될 수도 있다.
반도체 발광소자(1110)는 발광구조물(1120)을 포함할 수 있다. 발광구조물(1120)은 제1 및 제2 도전형 반도체층(1121, 1125)과 그 사이에 배치된 활성층(1123)을 구비하는 적층 구조를 가질 수 있다. 도 13에 도시한 실시예에서, 제1 및 제2 도전형 반도체층(1121, 1125)은 각각 p형 및 n형 반도체층이 될 수 있으며, 또한, 질화물 반도체, 예를 들어, AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)의 조성을 가질 수 있다. 다만, 질화물 반도체 외에도 GaAs계 반도체나 GaP계 반도체도 사용될 수 있을 것이다.
제1 및 제2 도전형 반도체층(1121, 1125) 사이에 형성되는 활성층(1123)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예를 들어, InGaN/GaN, AlGaN/GaN 구조가 사용될 수 있다.
반도체 발광소자(1110)는 성장 기판이 제거된 상태이며, 성장 기판이 제거된 면에는 요철(P)이 형성될 수 있다. 또한, 요철(P)이 형성된 면에 광 변환층으로서 형광체층(1107)이 적용될 수 있다. 다른 실시예에서는 성장 기판이 제거되지 않을 수도 있으며, 요철(P) 및 형광체층(1107)은 성장기판의 뒷면에 형성될 수 있다. 반도체 발광소자(1110)는 제1 및 제2 도전형 반도체층(1121, 1125)에 각각 접속된 제1 및 제2 컨택 전극(1131, 1133)을 갖는다. 제1 컨택 전극(1131)은 제2 도전형 반도체층(1125)과 활성층(1123)을 관통하여 제1 도전형 반도체층(1121)에 연결되는 도전성 비아(1108)를 포함할 수 있다. 도전성 비아(1108)와 활성층(1123) 및 제2 도전형 반도체층(1125) 사이에는 절연층(1103)이 형성되어 단락을 방지할 수 있다.
도전성 비아(1108)는 1개로 예시되어 있으나, 전류 분산에 유리하도록 2개 이상의 도전성 비아(1108)가 다양한 형태로 배열될 수도 있다. 도전성 비아(1108)의 배열은 도 11a 및 도 11b의 실시예와 유사하게 구성할 수 있다.
본 예에 채용된 실장 기판(1111)은 실리콘 기판과 같은 반도체 공정이 용이하게 적용될 수 있는 지지 기판일 수 있으나, 이에 한정되는 것은 아니다. 실장 기판(1111)과 발광 소자(1110)는 제1 및 제2 본딩층(1102, 1112)에 의해 접합될 수 있다. 제1 및 제2 본딩층(1102, 1112)은 전기 절연성 물질 또는 전기 전도성 물질로 이루어지며, 예를 들어, 전기 절연성 물질의 경우, SiO2, SiN등과 같은 산화물, 실리콘 수지나 에폭시 수지 등과 같은 수지류의 물질, 전기 전도성 물질로는 Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속을 들 수 있다. 제1 본딩층(1102)은 제1 및 제2 컨택 전극(1131, 1133)이 서로 전기적으로 연결되는 것을 방지하기 위해 전기 절연성 물질을 포함할 수 있다.
한편, 제1 및 제2 컨택 전극(1131, 1133)은, 제1 및 제2 단자(Ta, Tb)와 연결될 수 있다. 제1 및 제2 단자(Ta, Tb) 각각은 시드층으로 제공되는 제1 금속층(1118a, 1118b)과 제1 금속층(1118a, 1118b)을 시드층으로 이용하는 도금 공정으로부터 형성되는 제2 금속층(1119a, 1119b)을 포함할 수 있다. 제1 및 제2 단자(Ta, Tb)는 제1 및 제2 본딩층(1102, 1112)과 실장 기판(1111)을 관통하여 제1 및 제2 컨택 전극(1131, 1133)에 연결될 수 있으며, 절연층(1113)을 통해 제1 및 제2 본딩층(1102, 1112), 실장 기판(1111)과 전기적으로 분리될 수 있다.
한편, 도 13에 도시한 실시예에서, 자성층(1140)이 제2 컨택 전극(1133) 상에 마련될 수 있다. 자성층(1140)이 제공하는 자기장의 방향은, 발광구조물(1120) 내에서 흐르는 전류 방향과 교차하는 방향일 수 있다. 자성층(1140)이 제공하는 자기장에 의해, 발광구조물(1120) 내에 존재하는 전자 및 정공은, 활성층(1123)의 표면에 평행한 방향으로 소정의 힘을 받게 되며, 활성층(1123) 내에 좀 더 오래 머무를 수 있다. 따라서, 전자-정공 재결합 확률을 높일 수 있고, 광효율을 개선할 수 있다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 조명 장치에 적용될 수 있는 백색 광원 모듈을 간단하게 나타내는 도이다. 한편, 도 15는 도 14a 및 도 14b에 도시한 백색 광원 모듈의 동작을 설명하기 위해 제공되는 CIE 1931 좌표계이다.
도 14a 및 도 14b에 도시된 백색 광원 모듈은 각각 회로 기판 상에 탑재된 복수의 발광 소자 패키지를 포함할 수 있다. 하나의 백색 광원 모듈에 탑재된 복수의 발광소자 패키지는 동일한 파장의 빛을 발생시키는 동종(同種)의 패키지로도 구성될 수 있으나, 본 실시예와 같이, 서로 상이한 파장의 빛을 발생시키는 이종(異種)의 패키지로 구성될 수도 있다.
도 14a를 참조하면, 백색 광원 모듈은 색온도 4000K 와 3000K인 백색 발광 소자 패키지('40', '30')와 적색 발광 소자 패키지(赤)를 조합하여 구성될 수 있다. 상기 백색 광원 모듈은 색온도 3100K ~ 4000K 범위로 조절 가능하고 연색성 Ra도 95 ~ 100 범위인 백색광을 제공할 수 있다.
다른 실시예에서, 백색 광원 모듈은, 백색 발광소자 패키지만으로 구성되되, 일부 패키지는 다른 색온도의 백색광을 가질 수 있다. 예를 들어, 도 14b에 도시된 바와 같이, 색온도 2200K인 백색 발광 소자 패키지('27')와 색온도 5000K인 백색 발광 소자 패키지('50')를 조합하여 색온도 2200K ~ 5000K 범위로 조절 가능하고 연색성 Ra가 85 ~ 99인 백색광을 제공할 수 있다. 여기서, 각 색온도의 발광 소자 패키지 수는 주로 기본 색온도 설정 값에 따라 개수를 달리할 수 있다. 예를 들어, 기본 설정 값이 색온도 4000K 부근의 조명장치라면 4000K에 해당하는 패키지의 개수가 색온도 3100K 또는 적색 발광 소자 패키지 개수보다 많도록 할 수 있다.
이와 같이, 이종의 발광 소자 패키지는 청색 발광 소자에 황색, 녹색, 적색 또는 오렌지색의 형광체를 조합하여 백색광을 발하는 발광 소자와 보라색, 청색, 녹색, 적색 또는 적외선 발광 소자 중 적어도 하나를 포함하도록 구성하여 백색광의 색온도 및 연색성(Color Rendering Index: CRI)을 조절하도록 할 수 있다. 상술한 백색 광원 모듈은 다양한 형태의 조명 장치에 광원으로서 채용될 수 있다.
단일 발광소자 패키지에서는, 발광소자인 LED 칩의 파장과 형광체의 종류 및 배합비에 따라, 원하는 색의 광을 결정하고, 백색광일 경우에는 색온도와 연색성을 조절할 수 있다.
예를 들어, LED 칩이 청색광을 발광하는 경우, 황색, 녹색, 적색 형광체 중 적어도 하나를 포함한 발광 소자 패키지는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 이와 달리, 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광 소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 이와 같이, 백색광을 내는 발광 소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광 소자 중 적어도 하나를 포함하도록 구성할 수도 있다.
이 경우, 조명 장치는 연색성을 나트륨(Na)등에서 태양광 수준으로 조절할 수 있으며, 또한 색온도를 1500K에서 20000K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
청색 발광 소자에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 발광 소자의 조합으로 만들어지는 백색광은 2개 이상의 피크 파장을 가지며, 도 15에 도시된 바와 같이, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 영역 내에 위치할 수 있다. 또는, 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 백색광의 색온도는 1500K ~ 20000K 사이에 해당한다. 도 15에서 상기 흑체 복사 스펙트럼 하부에 있는 점E(0.3333, 0.3333) 부근의 백색광은 상대적으로 황색계열 성분의 광이 약해진 상태로 사람이 육안으로 느끼기에는 보다 선명한 느낌 또는 신선한 느낌을 가질 수 있는 영역의 조명 광원으로 사용 될 수 있다. 따라서 상기 흑체 복사 스펙트럼 하부에 있는 점E(0.3333, 0.3333) 부근의 백색광을 이용한 조명 제품은 식료품, 의류 등을 판매하는 상가용 조명으로 효과가 좋다.
도 16은 본 발명의 실시예에 따른 조명 장치의 광원에 적용될 수 있는 파장 변환 물질을 설명하기 위해 제공되는 도이다.
파장 변환 물질은 발광소자로부터 방출되는 빛의 파장을 변환하기 위한 물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다
일 실시예에서, 파장 변환 물질에 적용되는 형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4) - 식 (1)
단, 식 (1) 중, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
플루오라이트(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +(예를 들어, Mn의 조성비는 0<z≤0.17일 수 있음)
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상에서 해당 원소가 포함되는 족 내의 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 플루오라이트계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 각각 Mn을 함유하지 않는 불화물로 코팅되거나 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅을 더 포함할 수 있다. 상기와 같은 플루어라이트계 적색 형광체의 경우 기타 형광체와 달리 40nm 이하의 반치폭을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표 1은 주파장이 440~460nm인 청색 LED 칩 또는 주파장이 380~440nm인 UV LED 칩을 사용하는 발광소자 패키지에 있어서, 각 응용분야별로 적용될 수 있는 형광체의 종류를 나타낸 것이다.
Figure 112015090208638-pat00001
한편, 파장 변환 물질은 형광체를 대체하거나 형광체와 혼합하기 위한 목적으로 제공되는 양자점(Quantum Dot, QD)을 포함할 수 있다.
도 16은 양자점의 단면 구조를 나타내는 도이다. 양자점은 III-V 또는 II-VI화합물 반도체를 포함하는 코어(Core)-쉘(Shell)구조를 가질 수 있다. 예를 들면, CdSe, InP 등과 같은 코어(core) 및 ZnS, ZnSe 등과 같은 쉘(shell)을 가질 수 있다. 또한, 양자점은 코어 및 쉘의 안정화를 위한 리간드(ligand)를 포함할 수 있다. 예를 들어, 코어 직경은 1 ~ 30nm, 일 실시예에서는 3 ~ 10nm일 수 있다, 쉘의 두께는 0.1 ~ 20nm, 일 실시예에서는 0.5 ~ 2nm일 수 있다.
양자점은 사이즈에 따라 다양한 컬러를 구현할 수 있으며, 특히 형광체 대체 물질로 사용되는 경우에는 적색 또는 녹색 형광체로 사용될 수 있다. 양자점을 이용하는 경우, 좁은 반치폭(예, 약 35nm)을 구현할 수 있다.
파장 변환 물질은 봉지재에 함유된 형태로 제공되거나, 또는 필름형상으로 미리 제조되어 LED 칩 또는 도광판과 같은 광학 장치의 표면에 부착될 수도 있다. 필름 형상으로 미리 제조되는 파장 변환 물질을 이용하는 경우, 균일한 두께를 갖는 파장 변환 물질을 용이하게 구현할 수 있다.
도 17 내지 도 25는 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 백라이트 유닛을 나타낸 도이다.
도 17은 본 발명의 일 실시예에 따른 백라이트 유닛의 개략적인 사시도이다.
도 17을 참조하면, 백라이트 유닛(2000)은 도광판(2040) 및 도광판(2040) 양측면에 제공되는 광원모듈(2010)을 포함할 수 있다. 또한, 백라이트 유닛(2000)은 도광판(2040)의 하부에 배치되는 반사판(2020)을 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2000)은 에지형 백라이트 유닛일 수 있다.
실시예에 따라, 광원모듈(2010)은 도광판(2040)의 일 측면에만 제공되거나, 다른 측면에 추가적으로 제공될 수도 있다. 광원모듈(2010)은 인쇄회로기판(2001) 및 인쇄회로기판(2001) 상면에 실장된 복수의 광원(2005)을 포함할 수 있다. 복수의 광원(2005)에는 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900)가 채용될 수 있다.
도 18은 직하형 백라이트 유닛의 일 실시예를 나타낸다.
도 18을 참조하면, 백라이트 유닛(2100)은 광확산판(2140) 및 광확산판(2140) 하부에 배열된 광원모듈(2110)을 포함할 수 있다. 또한, 백라이트 유닛(2100)은 광확산판(2140) 하부에 배치되며, 광원모듈(2110)을 수용하는 바텀케이스(2160)를 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2100)은 직하형 백라이트 유닛일 수 있다.
광원모듈(2110)은 인쇄회로기판(2101) 및 인쇄회로기판(2101) 상면에 실장된 복수의 광원(2105)을 포함할 수 있다. 복수의 광원(2105)에는 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900)가 채용될 수 있다.
도 19는 직하형 백라이트 유닛에 있어서, 광원의 배치의 일 예를 나타낸다.
본 발명의 일 실시예에 따른 직하형 백라이트 유닛(2200)은 기판(2201)상에 배열된 복수의 광원(2205)을 갖추어 구성된다. 복수의 광원(2205)에는 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900)가 채용될 수 있다.
광원(2205)들의 배열 구조는 행과 열로 배열된 매트릭스 구조로서 각각의 행과 열은 지그재그 형태를 갖는다. 이는, 복수의 광원(2205)이 일직선상에 행과 열로 배열된 제1 매트릭스의 내부에 동일한 형태의 제2 매트릭스가 배치된 구조로서 상기 제1 매트릭스에 포함된 인접한 4개의 광원(2205)이 이루는 사각형의 내부에 상기 제2 매트릭스의 각 광원(2205)이 위치하는 것으로 이해될 수 있다.
다만, 직하형 백라이트 유닛에 있어서 휘도의 균일성 및 광효율을 보다 향상시키기 위해 필요에 따라서는, 상기 제1 및 제2 매트릭스는 그 배치 구조 및 간격을 서로 다르게 할 수도 있다. 또한, 이러한 복수의 광원 배치 방법 외에, 휘도 균일도를 확보할 수 있도록 인접한 광원간의 거리(S1, S2)를 최적화할 수 있다.
이와 같이, 복수의 광원(2205)들로 구성된 행과 열을 일직선상에 배치하지 않고, 지그재그로 배치함에 따라, 동일한 발광 면적에 대하여 복수의 광원(2205)의 개수를 약 15% ~ 25% 정도 줄일 수 있다.
도 20은 직하형 백라이트 유닛의 다른 실시예를 나타낸다.
도 20을 참조하면, 본 실시예에 따른 백라이트 유닛(2300)은 광학시트(2320) 및 상기 광학시트(2320) 하부에 배열된 광원모듈(2310)을 포함할 수 있다. 광학시트(2320)는 확산시트(2321), 집광시트(2322), 보호시트(2323) 등을 포함할 수 있다.
광원모듈(2310)은 회로 기판(2311), 회로 기판(2311) 상에 실장된 복수의 광원(2312)(도 21 참조) 및 복수의 광원(2312) 상부에 각각 배치되는 복수의 광학소자(2313)를 포함할 수 있다. 복수의 광원(2312)은 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900)를 포함할 수 있다.
광학소자(2313)는, 굴절을 통해 광의 지향각을 조절할 수 있으며, 특히 광원(2312)의 빛을 넓은 영역으로 확산시키는 광지향각 렌즈를 포함할 수 있다. 이러한 광학소자(2313)가 부착된 광원(2312)은 더 넓은 광 분포를 갖게 되기 때문에 백라이트, 평판 조명 등에 광원모듈이 사용되는 경우, 동일 면적당 필요한 광원(2312)의 개수를 절약할 수 있다.
다음으로 도 21을 참조하면, 광학소자(2313)는 광원(2312) 상에 배치되는 바닥면(2313a)과, 광원(2312)의 광이 입사되는 입사면(2313b)과, 광이 외부로 방출되는 출사면(2313c)을 포함할 수 있다.
바닥면(2313a)은 광원(2312)의 광축(Z)이 지나는 중앙에 출사면(2313c) 방향으로 함몰된 홈부(2313d)가 구비될 수 있다. 홈부(2313d)는 그 표면이 상기 광원(2312)의 광이 입사되는 입사면(2313b)으로 정의될 수 있다. 즉, 입사면(2313b)은 홈부(2313d)의 표면을 이룰 수 있다.
바닥면(2313a)은 입사면(2313b)과 연결되는 중앙 영역이 상기 광원(2312)으로 부분적으로 돌출되어 전체적으로 비평판형 구조를 가질 수 있다. 즉, 바닥면(2313a) 전체가 평평한 일반적인 구조와 달리 홈부(2313d) 둘레를 따라서 부분적으로 돌출된 구조를 가질 수 있다. 바닥면(2313a)에는 복수의 지지부(2313f)가 구비될 수 있으며, 광학소자(2313)가 회로 기판(2311) 상에 장착되는 경우 광학소자(2313)를 고정 및 지지할 수 있다.
출사면(2313c)은 바닥면(2313a)과 연결되는 테두리로부터 상부 방향(광출사 방향)으로 돔 형태로 돌출되며, 광축(Z)이 지나는 중앙이 홈부(2313d)를 향해 오목하게 함몰되어 변곡점을 가지는 구조를 가질 수 있다. 한편, 출사면(2313c)에는 광축(Z)에서 테두리 방향으로 복수의 요철부(2313e)가 주기적으로 배열될 수 있다. 복수의 요철부(2313e)는 광학소자(2313)의 수평 단면 형상에 대응하는 링 형상을 가질 수 있으며, 광축(Z)을 기준으로 동심원을 이룰 수 있다. 또한, 광축(Z)을 중심으로 출사면(2313c)의 표면을 따라 주기적인 패턴을 이루며 방사상으로 확산되는 구조로 배열될 수 있다.
복수의 요철부(2313e)는 각각 일정한 주기(pitch)(P)로 이격되어 패턴을 이룰 수 있다. 이 경우, 복수의 요철부(2313e) 사이의 주기(P)는 0.01mm 내지 0.04mm 사이의 범위를 가질 수 있다. 복수의 요철부(2313e)는 광학소자(2313)를 제조하는 과정에서 발생할 수 있는 미세한 가공 오차로 인하여 광학소자들 간의 성능의 차이를 상쇄할 수 있으며, 이를 통해 광 분포의 균일도를 향상시킬 수 있다.
도 22는 직하형 백라이트 유닛의 또 다른 실시예를 나타낸다.
도 22를 참조하면, 백라이트 유닛(2400)은 회로 기판(2401), 회로 기판(2401) 상에 실장되는 광원(2405) 등을 포함할 수 있으며, 그 상부에 배치된 하나 이상의 광학 시트(2406)를 구비한다. 광원(2405)은 백색 발광장치일 수 있으며 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900)를 포함할 수 있다.
도 22에 도시한 실시예에 채용된 회로 기판(2401)은 메인 영역에 해당되는 제1 평면부(2401a)와 그 주위에 배치되어 적어도 일부가 꺾인 경사부(2401b)와, 경사부(2401b)의 외측인 회로 기판(2401)의 모서리에 배치된 제2 평면부(2401c)를 가질 수 있다. 제1 평면부(2401a) 상에는 제1 간격(d1)에 따라 광원(2405)이 배열되며, 경사부(2401b) 상에도 제2 간격(d2)으로 하나 이상의 광원(2405)이 배열될 수 있다. 제1 간격(d1)은 제2 간격(d2)과 동일할 수 있다. 경사부(2401b)의 폭(또는 단면에서는 길이)는 제1 평면부(2401a)의 폭보다 작으며 제2 평면부(2401c)의 폭에 비해서는 길게 형성될 수 있다. 또한, 제2 평면부(2401c)에도 필요에 따라 적어도 하나의 광원(2405)이 배열될 수 있다.
경사부(2401b)의 기울기는 제1 평면부(2401a)를 기준으로 0°보다는 크며 90°보다는 작은 범위 안에서 적절하게 조절할 수 있다. 회로 기판(2401)은 이러한 구조를 취함으로써 광학 시트(2406)의 가장자리 부근에서도 균일한 밝기를 유지할 수 있다.
도 23 및, 도 24a와 도 24b는 본 발명의 다양한 실시예에 따른 백라이트 유닛의 개략적인 단면도이다.
도 23, 도 24a와 도 24b의 백라이트 유닛들(2500, 2600, 2700)은 파장변환부(2550, 2650, 2750)가 광원(2505, 2605, 2705)에 배치되지 않고, 광원(2505, 2605, 2705)의 외부에서 백라이트 유닛들(2500, 2600, 2700) 내에 배치되어 광을 변환시킬 수 있다.
먼저 도 23을 참조하면, 백라이트 유닛(2500)은 직하형 백라이트 유닛으로, 파장변환부(2550), 파장변환부(2550)의 하부에 배열된 광원모듈(2510) 및 광원모듈(2510)을 수용하는 바텀케이스(2560)를 포함할 수 있다. 또한, 광원모듈(2510)은 인쇄회로기판(2501) 및 인쇄회로기판(2501) 상면에 실장된 복수의 광원(2505)을 포함할 수 있다. 광원(2505)은 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900) 중 적어도 하나를 포함할 수 있다.
본 실시예의 백라이트 유닛(2500)에서는, 바텀케이스(2560) 상부에 파장변환부(2550)가 배치될 수 있다. 따라서, 광원모듈(2510)로부터 방출되는 광의 적어도 일부가 파장변환부(2550)에 의해 파장 변환될 수 있다. 파장변환부(2550)는 별도의 필름으로 제조되어 적용되거나, 광 확산판과 일체로 결합되어 제공될 수도 있다.
도 24a 및 도 24b 참조하면, 백라이트 유닛(2600, 2700)은 에지형 백라이트 유닛으로, 파장변환부(2650, 2750), 도광판(2640, 2740), 도광판(2640, 2740)의 일 측에 배치되는 반사부(2620, 2720) 및 광원(2605, 2705)을 포함할 수 있다.
광원(2605, 2705)에서 방출되는 광은 반사부(2620, 2720)에 의해 도광판(2640, 2740)의 내부로 안내될 수 있다. 도 24a의 백라이트 유닛(2600)에서, 파장변환부(2650)는 도광판(2640)과 광원(2605)의 사이에 배치될 수 있다. 도 24b의 백라이트 유닛(2700)에서, 파장변환부(2750)는 도광판(2740)의 광 방출면 상에 배치될 수 있다.
도 23과 도 24a 및 도 24b에 도시한 실시예에서, 파장변환부(2550, 2650, 2750)에는 통상적인 형광체가 포함될 수 있다. 특히, 광원으로부터의 열 또는 수분에 취약한 양자점의 특성을 보완하기 위하여 양자점 형광체를 사용하는 경우, 도 23, 도 24a 및 도 24b에 개시된 파장변환부(2550, 2650, 2750) 구조를 백라이트 유닛(2500, 2600, 2700)에 활용할 수 있다.
도 25는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 분해사시도이다.
도 25를 참조하면, 디스플레이 장치(3000)는, 백라이트 유닛(3100), 광학시트(3200) 및 액정 패널과 같은 화상 표시 패널(3300)을 포함할 수 있다.
백라이트 유닛(3100)은 바텀케이스(3110), 반사판(3120), 도광판(3140) 및 도광판(3140)의 적어도 일 측면에 제공되는 광원모듈(3130)을 포함할 수 있다. 광원모듈(3130)은 인쇄회로기판(3131) 및 광원(3132)을 포함할 수 있다. 특히, 광원(3105)은 광방출면에 인접한 측면으로 실장된 사이드뷰 타입 발광소자일 수 있으며, 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900)를 포함할 수 있다.
광학시트(3200)는 도광판(3140)과 화상 표시 패널(3300)의 사이에 배치될 수 있으며, 확산시트, 프리즘시트 또는 보호시트와 같은 여러 종류의 시트를 포함할 수 있다.
화상 표시 패널(3300)은 광학시트(3200)를 출사한 광을 이용하여 영상을 표시할 수 있다. 화상 표시 패널(3300)은 어레이 기판(3320), 액정층(3330) 및 컬러 필터 기판(3340)을 포함할 수 있다. 어레이 기판(3320)은 매트릭스 형태로 배치된 화소 전극들, 화소 전극에 구동 전압을 인가하는 박막 트랜지스터들 및 박막 트랜지스터들을 작동시키기 위한 신호 라인들을 포함할 수 있다. 컬러 필터 기판(3340)은 투명기판, 컬러 필터 및 공통 전극을 포함할 수 있다. 컬러 필터는 백라이트 유닛(3100)으로부터 방출되는 백색광 중 특정 파장의 광을 선택적으로 통과시키기 위한 필터들을 포함할 수 있다. 액정층(3330)은 화소 전극 및 공통 전극 사이에 형성된 전기장에 의해 재배열되어 광투과율을 조절할 수 있다. 광투과율이 조절된 광은 컬러 필터 기판(3340)의 컬러 필터를 통과함으로써 영상을 표시할 수 있다. 화상 표시 패널(3300)은 영상 신호를 처리하는 구동회로 유닛 등을 더 포함할 수 있다.
본 실시예의 디스플레이 장치(3000)에 따르면, 상대적으로 작은 반치폭을 가지는 청색광, 녹색광 및 적색광을 방출하는 광원(3132)을 사용하므로, 방출된 광이 컬러 필터 기판(3340)을 통과한 후 높은 색순도의 청색, 녹색 및 적색을 구현할 수 있다.
도 26은 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 평판 조명 장치를 간략하게 나타내는 사시도이다.
도 26을 참조하면, 평판 조명 장치(4100)는 광원모듈(4110), 전원공급장치(4120) 및 하우징(4030)을 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4110)은 발광소자 어레이를 광원으로 포함할 수 있고, 전원공급장치(4120)는 발광소자 구동부를 포함할 수 있다. 일 실시예로 광원모듈(4110)은, 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900)를 포함할 수 있다.
광원모듈(4110)은 발광소자 어레이를 포함할 수 있고, 전체적으로 평면 현상을 이루도록 형성될 수 있다. 본 발명의 예시적 실시예에 따라, 발광소자 어레이는 발광소자 및 발광소자의 구동정보를 저장하는 컨트롤러를 포함할 수 있다.
전원공급장치(4120)는 광원모듈(4110)에 전원을 공급하도록 구성될 수 있다. 하우징(4130)은 광원모듈(4110) 및 전원공급장치(4120)가 내부에 수용되도록 수용 공간이 형성될 수 있고, 일측면에 개방된 육면체 형상으로 형성되나 이에 한정되는 것은 아니다. 광원모듈(4110)은 하우징(4130)의 개방된 일측면으로 빛을 발광하도록 배치될 수 있다.
도 27 및 도 28은 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 조명 장치로서 벌브형 램프를 간략하게 나타내는 분해 사시도이다.
먼저 도 27을 참조하면, 조명 장치(4200)는 소켓(4210), 전원부(4220), 방열부(4230), 광원모듈(4240) 및 광학부(4250)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4240)은 발광소자 어레이를 포함할 수 있고, 전원부(4220)는 발광소자 구동부를 포함할 수 있다.
소켓(4210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(4200)에 공급되는 전력은 소켓(4210)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(4220)는 제1 전원부(4221) 및 제2 전원부(4222)로 분리되어 조립될 수 있다. 방열부(4230)는 내부 방열부(4231) 및 외부 방열부(4232)를 포함할 수 있고, 내부 방열부(4231)는 광원모듈(4240) 및/또는 전원부(4220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(4232)로 열이 전달되게 할 수 있다. 광학부(4250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(4240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(4240)은 전원부(4220)로부터 전력을 공급받아 광학부(4250)로 빛을 방출할 수 있다. 광원모듈(4240)은 하나 이상의 발광소자(4241), 회로기판(4242) 및 컨트롤러(4243)를 포함할 수 있고, 컨트롤러(4243)는 발광소자(4241)들의 구동 정보를 저장할 수 있다. 발광소자(4241)는, 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900)를 포함할 수 있다.
다음으로 도 28을 참조하면, 본 실시예에 따른 조명 장치(4300)는, 도 27에 도시한 실시예에 따른 조명 장치(4200)와 달리, 광원 모듈(4240)의 상부에 배치되는 반사판(4310)을 포함할 수 있다. 반사판(4310)은 광원으로부터의 빛을 측면 및 후방으로 고르게 퍼지게 하여 눈부심을 줄일 수 있다.
반사판(4310)의 상부에는 통신 모듈(4320)이 장착될 수 있으며 통신 모듈(4320)을 통하여 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 통신 모듈(4320)은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 컨트롤 할 수 있다. 또한 가정 내외에 설치되어 있는 조명 장치의 가시광 파장을 이용한 라이파이 통신 모듈을 이용하여 TV, 냉장고, 에어컨, 도어락, 자동차 등 가정 내외에 있는 전자 제품 및 자동차 시스템의 컨트롤을 할 수 있다.
반사판(4310)과 통신 모듈(4320)은 커버부(4330)에 의해 커버될 수 있다.
도 29는 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
구체적으로, 조명 장치(5000)는 방열 부재(5100), 커버(5200), 광원 모듈(5300), 제1 소켓(5400) 및 제2 소켓(5500)을 포함한다. 방열 부재(5100)의 내부 또는/및 외부 표면에 다수개의 방열 핀(5110, 5120)이 요철 형태로 형성될 수 있으며, 방열 핀(5110, 5120)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(5100)의 내측에는 돌출 형태의 지지대(5130)가 형성되어 있다. 지지대(5130)에는 광원 모듈(5300)이 고정될 수 있다. 방열 부재(5100)의 양 끝단에는 걸림 턱(5140)이 형성될 수 있다.
커버(5200)에는 걸림 홈(5210)이 형성되어 있으며, 걸림 홈(5210)에는 방열 부재(5100)의 걸림 턱(5140)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(5210)과 걸림 턱(5140)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(5300)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(5300)은 인쇄회로기판(5310), 광원(5320) 및 컨트롤러(5330)를 포함할 수 있다. 전술한 바와 같이, 컨트롤러(5330)는 광원(5320)의 구동 정보를 저장할 수 있다. 인쇄회로기판(5310)에는 광원(5320)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(5320)을 동작시키기 위한 구성 요소들이 포함될 수도 있다. 광원(5320)은 본 발명의 다양한 실시예에 따른 반도체 발광소자(100-900) 중 적어도 하나를 포함할 수 있다.
제1, 제2 소켓(5400, 5500)은 한 쌍의 소켓으로서 방열 부재(5100) 및 커버(5200)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(5400)은 전극 단자(5410) 및 전원 장치(5420)를 포함할 수 있고, 제2 소켓(5500)에는 더미 단자(5510)가 배치될 수 있다. 또한, 제1 소켓(5400) 또는 제2 소켓(5500) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(5510)가 배치된 제2 소켓(5500)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(5410)가 배치된 제1 소켓(5400)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
도 30 내지 32는 본 발명의 일 실시예에 따른 반도체 발광소자가 적용될 수 있는 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
우선, 도 30은 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다. 본 실시예에 따른 네트워크 시스템(6000)은 LED 등의 발광소자를 이용하는 조명 기술과 사물인터넷(IoT) 기술, 무선 통신 기술 등이 융합된 복합적인 스마트 조명-네트워크 시스템일 수 있다. 네트워크 시스템(6000)은, 다양한 조명 장치 및 유무선 통신 장치를 이용하여 구현될 수 있으며, 센서, 컨트롤러, 통신수단, 네트워크 제어 및 유지 관리 등을 위한 소프트웨어 등에 의해 구현될 수 있다.
네트워크 시스템(6000)은 가정이나 사무실 같이 건물 내에 정의되는 폐쇄적인 공간은 물론, 공원, 거리 등과 같이 개방된 공간 등에도 적용될 수 있다. 네트워크 시스템(6000)은, 다양한 정보를 수집/가공하여 사용자에게 제공할 수 있도록, 사물인터넷 환경에 기초하여 구현될 수 있다. 이때, 네트워크 시스템(6000)에 포함되는 LED 램프(6200)는, 주변 환경에 대한 정보를 게이트웨이(6100)로부터 수신하여 LED 램프(6200) 자체의 조명을 제어하는 것은 물론, LED 램프(6200)의 가시광 통신 등의 기능에 기초하여 사물인터넷 환경에 포함되는 다른 장치들(6300~6800)의 동작 상태 확인 및 제어 등과 같은 역할을 수행할 수도 있다.
도 30을 참조하면, 네트워크 시스템(6000)은, 서로 다른 통신 프로토콜에 따라 송수신되는 데이터를 처리하기 위한 게이트웨이(6100), 게이트웨이(6100)와 통신 가능하도록 연결되며 LED 발광소자를 포함하는 LED 램프(6200), 및 다양한 무선 통신 방식에 따라 게이트웨이(6100)와 통신 가능하도록 연결되는 복수의 장치(6300~6800)를 포함할 수 있다. 사물인터넷 환경에 기초하여 네트워크 시스템(6000)을 구현하기 위해, LED 램프(6200)를 비롯한 각 장치(6300~6800)들은 적어도 하나의 통신 모듈을 포함할 수 있다. 일 실시예로, LED 램프(6200)는 WiFi, 지그비(Zigbee), LiFi 등의 무선 통신 프로토콜에 의해 게이트웨이(6100)와 통신 가능하도록 연결될 수 있으며, 이를 위해 적어도 하나의 램프용 통신 모듈(6210)을 가질 수 있다.
앞서 설명한 바와 같이, 네트워크 시스템(6000)은 가정이나 사무실 같이 폐쇄적인 공간은 물론 거리나 공원 같은 개방적인 공간에도 적용될 수 있다. 네트워크 시스템(6000)이 가정에 적용되는 경우, 네트워크 시스템(6000)에 포함되며 사물인터넷 기술에 기초하여 게이트웨이(6100)와 통신 가능하도록 연결되는 복수의 장치(6300~6800)는 가전 제품(6300), 디지털 도어록(6400), 차고 도어록(6500), 벽 등에 설치되는 조명용 스위치(6600), 무선 통신망 중계를 위한 라우터(6700) 및 스마트폰, 태블릿, 랩톱 컴퓨터 등의 모바일 기기(6800) 등을 포함할 수 있다.
네트워크 시스템(6000)에서, LED 램프(6200)는 가정 내에 설치된 무선 통신 네트워크(Zigbee, WiFi, LiFi 등)를 이용하여 다양한 장치(6300~6800)의 동작 상태를 확인하거나, 주위 환경/상황에 따라 LED 램프(6200) 자체의 조도를 자동으로 조절할 수 있다. 또한 LED 램프(6200)에서 방출되는 가시광선을 이용한 LiFi 통신을 이용하여 네트워크 시스템(6000)에 포함되는 장치들(6300~6800)을 컨트롤 할 수도 있다.
우선, LED 램프(6200)는 램프용 통신 모듈(6210)을 통해 게이트웨이(6100)로부터 전달되는 주변 환경, 또는 LED 램프(6200)에 장착된 센서로부터 수집되는 주변 환경 정보에 기초하여 LED 램프(6200)의 조도를 자동으로 조절할 수 있다. 예를 들면, 텔레비젼(6310)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 LED 램프(6200)의 조명 밝기가 자동으로 조절될 수 있다. 이를 위해, LED 램프(6200)는 게이트웨이(6100)와 연결된 램프용 통신 모듈(6210)로부터 텔레비전(6310)의 동작 정보를 수신할 수 있다. 램프용 통신 모듈(6210)은 LED 램프(6200)에 포함되는 센서 및/또는 컨트롤러와 일체형으로 모듈화될 수 있다.
예를 들어, TV프로그램에서 방영되는 프로그램 값이 휴먼드라마일 경우, 미리 셋팅된 설정 값에 따라 조명도 거기에 맞게 12000K 이하의 색 온도, 예를 들면 5000K로 낮아지고 색감이 조절되어 아늑한 분위기를 연출할 수 있다. 반대로 프로그램 값이 개그프로그램인 경우, 조명도 셋팅 값에 따라 색 온도가 5000K 이상으로 높아지고 푸른색 계열의 백색조명으로 조절되도록 네트워크 시스템(6000)이 구성될 수 있다.
또한, 가정 내에 사람이 없는 상태에서 디지털 도어록(6400)이 잠긴 후 일정 시간이 경과하면, 턴-온된 LED 램프(6200)를 모두 턴-오프시켜 전기 낭비를 방지할 수 있다. 또는, 모바일 기기(6800) 등을 통해 보안 모드가 설정된 경우, 가정 내에 사람이 없는 상태에서 디지털 도어록(6400)이 잠기면, LED 램프(6200)를 턴-온 상태로 유지시킬 수도 있다.
LED 램프(6200)의 동작은, 네트워크 시스템(6000)과 연결되는 다양한 센서를 통해 수집되는 주변 환경에 따라서 제어될 수도 있다. 예를 들어 네트워크 시스템(6000)이 건물 내에 구현되는 경우, 빌딩 내에서 조명과 위치센서와 통신모듈을 결합, 건물 내 사람들의 위치정보를 수집하여 조명을 턴-온 또는 턴-오프하거나 수집한 정보를 실시간으로 제공하여 시설관리나 유휴공간의 효율적 활용을 가능케 한다. 일반적으로 LED 램프(6200)와 같은 조명 장치는, 건물 내 각 층의 거의 모든 공간에 배치되므로, LED 램프(6200)와 일체로 제공되는 센서를 통해 건물 내의 각종 정보를 수집하고 이를 시설관리, 유휴공간의 활용 등에 이용할 수 있다.
한편, LED 램프(6200)와 이미지센서, 저장장치, 램프용 통신 모듈(6210) 등을 결합함으로써, 건물 보안을 유지하거나 긴급상황을 감지하고 대응할 수 있는 장치로 활용할 수 있다. 예를 들어 LED 램프(6200)에 연기 또는 온도 감지 센서 등이 부착된 경우, 화재 발생 여부 등을 신속하게 감지함으로써 피해를 최소화할 수 있다. 또한 외부의 날씨나 일조량 등을 고려하여 조명의 밝기를 조절, 에너지를 절약하고 쾌적한 조명환경을 제공할 수도 있다.
앞서 설명한 바와 같이, 네트워크 시스템(6000)은 가정, 오피스 또는 건물 등과 같이 폐쇄적인 공간은 물론, 거리나 공원 등의 개방적인 공간에도 적용될 수 있다. 물리적 한계가 없는 개방적인 공간에 네트워크 시스템(6000)을 적용하고자 하는 경우, 무선 통신의 거리 한계 및 각종 장애물에 따른 통신 간섭 등에 따라 네트워크 시스템(6000)을 구현하기가 상대적으로 어려울 수 있다. 각 조명 기구에 센서와 통신 모듈 등을 장착하고, 각 조명 기구를 정보 수집 수단 및 통신 중개 수단으로 사용함으로써, 상기와 같은 개방적인 환경에서 네트워크 시스템(6000)을 좀 더 효율적으로 구현할 수 있다. 이하, 도 31을 참조하여 설명한다.
도 31은 개방적인 공간에 적용된 네트워크 시스템(7000)의 일 실시예를 나타낸다. 도 31을 참조하면, 본 실시예에 따른 네트워크 시스템(7000)은 통신 연결 장치(7100), 소정의 간격마다 설치되어 통신 연결 장치(7100)와 통신 가능하도록 연결되는 복수의 조명 기구(7200, 7300), 서버(7400), 서버(7400)를 관리하기 위한 컴퓨터(7500), 통신 기지국(7600), 통신 가능한 상기 장비들을 연결하는 통신망(7700), 및 모바일 기기(7800) 등을 포함할 수 있다.
거리 또는 공원 등의 개방적인 외부 공간에 설치되는 복수의 조명 기구(7200, 7300) 각각은 스마트 엔진(7210, 7310)을 포함할 수 있다. 스마트 엔진(7210, 7310)은 빛을 내기 위한 발광소자, 발광소자를 구동하기 위한 구동 드라이버 외에 주변 환경의 정보를 수집하는 센서, 및 통신 모듈 등을 포함할 수 있다. 상기 통신 모듈에 의해 스마트 엔진(7210, 7310)은 WiFi, Zigbee, LiFi 등의 통신 프로토콜에 따라 주변의 다른 장비들과 통신할 수 있다.
일례로, 하나의 스마트 엔진(7210)은 다른 스마트 엔진(7310)과 통신 가능하도록 연결될 수 있다. 이때, 스마트 엔진(7210, 7310) 상호 간의 통신에는 WiFi 확장 기술(WiFi Mesh)이 적용될 수 있다. 적어도 하나의 스마트 엔진(7210)은 통신망(7700)에 연결되는 통신 연결 장치(7100)와 유/무선 통신에 의해 연결될 수 있다. 통신의 효율을 높이기 위해, 몇 개의 스마트 엔진(7210, 7310)을 하나의 그룹으로 묶어 하나의 통신 연결 장치(7100)와 연결할 수 있다.
통신 연결 장치(7100)는 유/무선 통신이 가능한 액세스 포인트(access point, AP)로서, 통신망(7700)과 다른 장비 사이의 통신을 중개할 수 있다. 통신 연결 장치(7100)는 유/무선 방식 중 적어도 하나에 의해 통신망(7700)과 연결될 수 있으며, 일례로 조명 기구(7200, 7300) 중 어느 하나의 내부에 기구적으로 수납될 수 있다.
통신 연결 장치(7100)는 WiFi 등의 통신 프로토콜을 통해 모바일 기기(7800)와 연결될 수 있다. 모바일 기기(7800)의 사용자는 인접한 주변의 조명 기구(7200)의 스마트 엔진(7210)과 연결된 통신 연결 장치(7100)를 통해, 복수의 스마트 엔진(7210, 7310)이 수집한 주변 환경 정보를 수신할 수 있다. 상기 주변 환경 정보는 주변 교통 정보, 날씨 정보 등을 포함할 수 있다. 모바일 기기(7800)는 통신 기지국(7600)을 통해 3G 또는 4G 등의 무선 셀룰러 통신 방식으로 통신망(7700)에 연결될 수도 있다.
한편, 통신망(7700)에 연결되는 서버(7400)는, 각 조명 기구(7200, 7300)에 장착된 스마트 엔진(7210, 7310)이 수집하는 정보를 수신함과 동시에, 각 조명 기구(7200, 7300)의 동작 상태 등을 모니터링할 수 있다. 각 조명 기구(7200, 7300)의 동작 상태의 모니터링 결과에 기초하여 각 조명 기구(7200, 7300)를 관리하기 위해, 서버(7400)는 관리 시스템을 제공하는 컴퓨터(7500)와 연결될 수 있다. 컴퓨터(7500)는 각 조명 기구(7200, 7300), 특히 스마트 엔진(7210, 7310)의 동작 상태를 모니터링하고 관리할 수 있는 소프트웨어 등을 실행할 수 있다.
스마트 엔진(7210, 7310)이 수집한 정보를 사용자의 모바일 기기(7800)로 전달하기 위해 다양한 통신 방식이 적용될 수 있다. 도 31을 참조하면, 스마트 엔진(7210, 7310)과 연결된 통신 연결 장치(7100)를 통해, 스마트 엔진(7210, 7310)이 수집한 정보가 모바일 기기(7800)로 전송되거나, 또는 스마트 엔진(7210, 7310)과 모바일 기기(7800)가 직접 통신 가능하도록 연결될 수 있다. 스마트 엔진(7210, 7310)과 모바일 기기(7800)는 가시광 무선통신(LiFi)에 의해 서로 직접 통신할 수 있다. 이하, 도 32를 참조하여 설명한다.
도 32는 가시광 무선통신에 의한 조명 기구(7200)의 스마트 엔진(7210)과 모바일 기기(7800)의 통신 동작을 설명하기 위한 블록도이다. 도 32를 참조하면, 스마트 엔진(7210)은 신호 처리부(7211), 제어부(7212), LED 드라이버(7213), 광원부(7214), 센서(7215) 등을 포함할 수 있다. 스마트 엔진(7210)과 가시광 무선통신에 의해 연결되는 모바일 기기(7800)는, 제어부(7801), 수광부(7802), 신호처리부(7803), 메모리(7804), 입출력부(7805) 등을 포함할 수 있다.
가시광 무선통신(LiFi) 기술은 인간이 눈으로 인지할 수 있는 가시광 파장 대역의 빛을 이용하여 무선으로 정보를 전달하는 무선통신 기술이다. 이러한 가시광 무선통신 기술은 가시광 파장 대역의 빛, 즉 상기 실시예에서 설명한 발광 패키지로부터의 특정 가시광 주파수를 이용한다는 측면에서 기존의 유선 광통신기술 및 적외선 무선통신과 구별되며, 통신 환경이 무선이라는 측면에서 유선 광통신 기술과 구별된다. 또한, 가시광 무선통신 기술은 RF 무선통신과 달리 주파수 이용 측면에서 규제 또는 허가를 받지 않고 자유롭게 이용할 수 있다는 편리성과 물리적 보안성이 우수하고 통신 링크를 사용자가 눈으로 확인할 수 있다는 차별성을 가지고 있으며, 무엇보다도 광원의 고유 목적과 통신기능을 동시에 얻을 수 있다는 융합 기술로서의 특징을 가지고 있다.
도 32를 참조하면, 스마트 엔진(7210)의 신호 처리부(7211)는, 가시광 무선통신에 의해 송수신하고자 하는 데이터를 처리할 수 있다. 일 실시예로, 신호 처리부(7211)는 센서(7215)에 의해 수집된 정보를 데이터로 가공하여 제어부(7212)에 전송할 수 있다. 제어부(7212)는 신호 처리부(7211)와 LED 드라이버(7213) 등의 동작을 제어할 수 있으며, 특히 신호 처리부(7211)가 전송하는 데이터에 기초하여 LED 드라이버(7213)의 동작을 제어할 수 있다. LED 드라이버(7213)는 제어부(7212)가 전달하는 제어 신호에 따라 광원부(7214)를 발광시킴으로써, 데이터를 모바일 기기(7800)로 전달할 수 있다.
모바일 기기(7800)는 제어부(7801), 데이터를 저장하는 메모리(7804), 디스플레이와 터치스크린, 오디오 출력부 등을 포함하는 입출력부(7805), 신호 처리부(7803) 외에 데이터가 포함된 가시광을 인식하기 위한 수광부(7802)를 포함할 수 있다. 수광부(7802)는 가시광을 감지하여 이를 전기 신호로 변환할 수 있으며, 신호 처리부(7803)는 수광부에 의해 변환된 전기 신호에 포함된 데이터를 디코딩할 수 있다. 제어부(7801)는 신호 처리부(7803)가 디코딩한 데이터를 메모리(7804)에 저장하거나 입출력부(7805) 등을 통해 사용자가 인식할 수 있도록 출력할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 300, 400, 500, 600, 700, 800, 900: 반도체 발광소자
110, 210, 310, 410, 510, 610, 710, 810, 910: 기판
120, 220, 320, 420, 520, 620, 720, 820, 920: 발광구조물
130, 230, 330, 430, 530, 630, 730, 830, 930: 컨택 전극
140, 240, 340, 440, 540, 640, 740, 840, 940: 자성층

Claims (20)

  1. 기판;
    상기 기판 상에 적층되는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 갖는 발광구조물;
    상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 각각에 전기적으로 연결되는 제1 및 제2 컨택 전극;
    상기 발광구조물 상에 배치되어 상기 제1 및 제2 컨택 전극을 덮으며, 상기 발광구조물에 인접하도록 배치되는 자성층(Magnetic Layer)을 갖는 절연층; 및
    상기 제1 및 제2 컨택 전극에 각각 연결되며, 서로 공면(co-planar)을 형성하는 상면을 갖는 제1 및 제2 패드 전극; 을 포함하며,
    상기 자성층은 상기 제1 도전형 반도체층 상의 제1 자성층, 및 상기 제2 도전형 반도체층 상의 제2 자성층을 포함하고, 상기 제1 자성층과 상기 제2 자성층은 상기 절연층 중 적어도 일부에 의해 서로 절연되는 것을 특징으로 하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제2 자성층은 상기 제2 컨택 전극 상에 배치되며, 소정의 패턴으로 형성되는 복수의 구조체를 포함하는 것을 특징으로 하는 반도체 발광소자.
  3. 제1항에 있어서,
    상기 제1 자성층은 상기 제1 도전형 반도체층 상에 배치되며 상기 제1 컨택 전극의 측면에 인접하는 것을 특징으로 하는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 제1 및 제2 패드 전극은 상기 절연층을 관통하여 상기 제1 및 제2 컨택 전극 각각에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
  5. 제4항에 있어서,
    상기 자성층 중 적어도 일부는 상기 제2 패드 전극과 상기 제2 컨택 전극 사이에 배치되는 것을 특징으로 하는 반도체 발광소자.
  6. 제1항에 있어서,
    상기 자성층의 자화 방향은, 상기 활성층의 상면에 평행한 방향인 것을 특징으로 하는 반도체 발광소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020150131150A 2015-09-16 2015-09-16 반도체 발광소자 KR102427641B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150131150A KR102427641B1 (ko) 2015-09-16 2015-09-16 반도체 발광소자
US15/141,222 US10636940B2 (en) 2015-09-16 2016-04-28 Semiconductor light-emitting device
CN201610825789.3A CN107026225B (zh) 2015-09-16 2016-09-14 半导体发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150131150A KR102427641B1 (ko) 2015-09-16 2015-09-16 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20170033493A KR20170033493A (ko) 2017-03-27
KR102427641B1 true KR102427641B1 (ko) 2022-08-02

Family

ID=58238993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150131150A KR102427641B1 (ko) 2015-09-16 2015-09-16 반도체 발광소자

Country Status (3)

Country Link
US (1) US10636940B2 (ko)
KR (1) KR102427641B1 (ko)
CN (1) CN107026225B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102427641B1 (ko) * 2015-09-16 2022-08-02 삼성전자주식회사 반도체 발광소자
EP3206237A1 (en) 2016-02-12 2017-08-16 Exalos AG Light emitting device with transparent conductive group-iii nitride layer
US9666546B1 (en) * 2016-04-28 2017-05-30 Infineon Technologies Ag Multi-layer metal pads
TWI601313B (zh) * 2016-05-13 2017-10-01 南茂科技股份有限公司 半導體發光裝置及其製造方法
TWI613804B (zh) * 2017-09-04 2018-02-01 友達光電股份有限公司 光感測裝置
KR102427637B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 발광소자
US10859371B2 (en) * 2017-11-28 2020-12-08 Koh Young Technology Inc. Apparatus for inspecting substrate and method thereof
US10797027B2 (en) 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device
CN108962042B (zh) * 2018-07-23 2021-04-02 上海天马微电子有限公司 显示面板及其制作方法
CN110098304B (zh) * 2019-04-29 2021-02-02 佛山市国星光电股份有限公司 一种新型发光灯珠与灯具
DE102021118151A1 (de) * 2021-07-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479893A (zh) * 2010-11-26 2012-05-30 奇力光电科技股份有限公司 光电元件

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874749A (en) 1993-06-29 1999-02-23 The United States Of America As Represented By The Secretary Of The Navy Polarized optical emission due to decay or recombination of spin-polarized injected carriers
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7375380B2 (en) * 2004-07-12 2008-05-20 Rohm Co., Ltd. Semiconductor light emitting device
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
US7208775B2 (en) 2005-02-18 2007-04-24 Hewlett-Packard Development Company, L.P. Polarized radiation source using spin extraction/injection
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP4172515B2 (ja) 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US7858991B2 (en) 2008-01-11 2010-12-28 Industrial Technology Research Institute Light emitting device with magnetic field
US8536614B2 (en) * 2008-01-11 2013-09-17 Industrial Technology Research Institute Nitride semiconductor light emitting device with magnetic film
US7906786B2 (en) 2008-01-11 2011-03-15 Industrial Technology Research Institute Light emitting device
EP2237969B1 (en) 2008-01-23 2012-10-31 De La Rue International Limited Optically variable magnetic stripe assembly
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
TW201210074A (en) 2010-08-20 2012-03-01 Chi Mei Lighting Tech Corp Light-emitting diode structure and method for manufacturing the same
JP5849388B2 (ja) 2010-11-04 2016-01-27 サンケン電気株式会社 半導体発光装置
KR101291153B1 (ko) 2010-12-30 2013-07-31 포항공과대학교 산학협력단 발광다이오드 및 그 제조방법
KR101219120B1 (ko) 2011-03-02 2013-01-11 순천대학교 산학협력단 고효율 ｌｅｄ 소자 및 그의 제조방법
JP5642623B2 (ja) 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
JP2013247243A (ja) * 2012-05-25 2013-12-09 Toshiba Corp 半導体発光装置
US20140268698A1 (en) 2013-03-14 2014-09-18 Scott M. Zimmerman Self cooling, magnetically connected fixtures for large area directional and isotropic solid state lighting panels
KR101662202B1 (ko) * 2013-10-01 2016-10-04 광주과학기술원 발광 다이오드
KR101517481B1 (ko) 2013-10-07 2015-05-04 광주과학기술원 자기구조물을 구비하는 발광다이오드 및 그 제조방법
KR102427641B1 (ko) * 2015-09-16 2022-08-02 삼성전자주식회사 반도체 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479893A (zh) * 2010-11-26 2012-05-30 奇力光电科技股份有限公司 光电元件

Also Published As

Publication number Publication date
US10636940B2 (en) 2020-04-28
CN107026225B (zh) 2020-04-07
KR20170033493A (ko) 2017-03-27
US20170077348A1 (en) 2017-03-16
CN107026225A (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
KR102427641B1 (ko) 반도체 발광소자
US10686103B2 (en) Semiconductor light emitting apparatus and method of manufacturing same
KR102300560B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102374267B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102263041B1 (ko) 멀티 컬러를 구현할 수 있는 발광 소자
KR102422246B1 (ko) 발광 소자 패키지
US9887332B2 (en) Semiconductor light-emitting device package
KR102443694B1 (ko) 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
US20160351755A1 (en) Light emitting device package and method of manufacturing the same
US10276629B2 (en) Light emitting device package
US9831378B2 (en) Semiconductor light emitting device and method of manufacturing the same
US9716214B2 (en) Light-emitting diode package
KR20170075897A (ko) 발광 다이오드 패키지
KR20170040696A (ko) 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
KR102409965B1 (ko) 발광소자 패키지, 파장 변환 필름 및 그 제조 방법
US9666754B2 (en) Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR20170054054A (ko) 발광 패키지, 반도체 발광 소자, 발광 모듈 및 발광 패키지의 제조 방법
KR20170052738A (ko) 반도체 발광소자
KR20160130919A (ko) 발광다이오드 패키지
US9887330B2 (en) Light-emitting apparatus and light-emitting module including the same
KR20170111458A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant