KR101219120B1 - 고효율 ｌｅｄ 소자 및 그의 제조방법 - Google Patents
고효율 ｌｅｄ 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101219120B1 KR101219120B1 KR1020110018392A KR20110018392A KR101219120B1 KR 101219120 B1 KR101219120 B1 KR 101219120B1 KR 1020110018392 A KR1020110018392 A KR 1020110018392A KR 20110018392 A KR20110018392 A KR 20110018392A KR 101219120 B1 KR101219120 B1 KR 101219120B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive semiconductor
- semiconductor layer
- layer
- substrate
- led
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 230000008569 process Effects 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 239000002061 nanopillar Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 239000002105 nanoparticle Substances 0.000 claims abstract description 10
- 238000005054 agglomeration Methods 0.000 claims abstract description 7
- 230000002776 aggregation Effects 0.000 claims abstract description 7
- 239000000945 filler Substances 0.000 claims abstract description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 10
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 238000000605 extraction Methods 0.000 abstract description 13
- 230000001965 increasing effect Effects 0.000 abstract description 7
- 229910002601 GaN Inorganic materials 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000011160 research Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- -1 Pt) and copper (Cu) Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000025 interference lithography Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 고효율 LED 소자 및 그의 제조방법에 관한 것으로, 본 발명에 따른 LED 소자 제조방법은, 베이스 기판에 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 순차적으로 적층하여 LED기판을 형성하는 제1단계와; 상기 LED 기판 상에 금속막을 형성하고, 상기 금속막이 나노 사이즈의 클러스터(cluster) 또는 도트(dot) 모양으로 변화도록 금속엉김(metal agglomeration)을 이용한 열처리를 수행하여, 금속 마스크 패턴을 형성하는 제2단계와; 상기 금속마스크 패턴을 이용하여 상기 LED 기판의 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층의 일부를 식각하여, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층 적층구조의 복수의 나노필러(nano-pillar)들을 형성하는 제3단계와; 식각공정을 이용하여 상기 나로필러들 각각의 측벽(sidewall)들에 텍스처링(texturing)면을 형성하는 제4단계를 구비한다. 본 발명에 따르면, 발광면적 및 광 추출 효율의 증대를 통해 발광효율을 증가시킬 수 있다.
Description
본 발명은 고효율 LED 소자 및 그의 제조방법에 관한 것으로, 보다 구체적으로는, 금속엉김현상 및 텍스처링(texturing)을 이용하여 광 추출 효율을 향상시킨 고효율 LED 소자 및 그의 제조방법에 관한 것이다.
종래의 나노 기술을 이용한 고휘도 고효율 LED 기술은 높은 광 추출을 위해서 포토리소그래피(photo-lithography)와 내츄럴 리소그래피(natural- lithography) 및 건식에칭(dry-etching)법 등을 이용하여 p-형 투명전극을 패터닝 및 조직화(texturing)함으로써 외부 양자효율을 개선시키고자 하는 부분에 연구가 중점적으로 이루어졌다.
또한, 레이저 홀로그래피방식(holographic-lithography)과 ITO 2차 증착법을 이용하여 기존의 건식에칭 방식 없이 투명 ITO 전극을 나노 패터닝 했으며 이에 더해 표면 요철 격자 (Surface relief grating) 기술 등을 이용하여 나노 패터닝을 형성하는 연구가 이루어 졌다.
이와 더불어 사파이어(PSS) 기판위에 질화갈륨(GaN)을 성장 시키는 것과 P형질화갈륨(p-GaN) 또는 n형 질화갈륨(n-GaN)층 표면에 텍스처링(texturing)을 실시하여 발광 면적 증가와 굴절률 차이에 의한 이스케이프 콘(escape cone) 증가 및 난반사 유도 등을 통한 추출 효율 향상 기술은 이미 상용화 단계에 접어들어 현재 공정에 많이 적용되어 지고 있다.
하지만 이러한 부분적인 나노 기술 적용은 종래의 플래너 타입(planar type) LED 구조 대비 20~30%의 추출 효율이 향상되기는 하지만 그 이상의 추출 효율 향상에는 한계가 존재하였다.
이와 같은 한계를 극복하고자 최근 무분극 기판을 활용하여 LED 소자를 개발 하는 연구가 활발히 진행되고 있는데, 무분극 기판을 이용한 LED 소자는 압적 분극 현상이 없으므로 고전류에서의 효율저하(efficiency droop) 현상을 방지하고 최대 250 lm/W 까지 발광 효율을 증가 할 수 있는 것으로 보고되고 있다.
종래의 분극 기판을 사용한 상용 LED의 수준이 100 lm/W 이며, 연구실 수준의 최대 효율이 150 lm/W 임을 감안하면 향후 고휘도 조명용 LED 시장에서 무분극(non-polar) 기판을 이용한 기술은 핵심 원천 기술이 될 것으로 기대되고 있다.
그러나 무분극 기판의 경우 발광면적 증가 및 광추출 효율을 향상시켜 발광효율을 극대화하고자 많은 연구가 진행되고 있으나, 이러한 발광 효율을 극대화 할 수 있는 기술들은 현재 초기 연구 단계로써 상용화에 대한 필요성이 대두되고 있는 실정에 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 고효율 LED 소자 및 그의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 무분극 또는 반분극 기판을 이용하여 발광효율을 극대화 할 수 있는 고효율 LED 소자 및 그의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 발광면적 증대 및 광추출효율을 증가시킬 수 있는 고효율 LED 소자 및 그의 제조방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 LED 소자 제조방법은, 베이스 기판에 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 순차적으로 적층하여 LED기판을 형성하는 제1단계와; 상기 LED 기판 상에 금속막을 형성하고, 상기 금속막이 나노 사이즈의 클러스터(cluster) 또는 도트(dot) 모양으로 변화도록 금속엉김(metal agglomeration)을 이용한 열처리를 수행하여, 금속 마스크 패턴을 형성하는 제2단계와; 상기 금속마스크 패턴을 이용하여 상기 LED 기판의 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층의 일부를 식각하여, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층 적층구조의 복수의 나노필러(nano-pillar)들을 형성하는 제3단계와; 식각공정을 이용하여 상기 나로필러들 각각의 측벽(sidewall)들에 텍스처링(texturing)면을 형성하는 제4단계를 구비한다.
상기 제4단계 이후에, 상기 나노필러들 사이를 절연막으로 채우는 단계와; 상기 절연막이 채워진 나노필러들을 제1영역 및 제2영역으로 구분하고, 상기 제1영역은 상기 제1도전형 반도체층이 노출될 때까지 식각하여 제1전극을 형성하고 제2영역에는 투명전극 및 제2전극을 형성하는 단계를 더 구비할 수 있다.
상기 LED 기판은 무분극(non-polar) 또는 반분극(semi-polar) 기판일 수 있다.
상기 베이스 기판은 사파이어(sapphire) 기판 또는 질화갈륨(GaN) 기판일 수 있다.
상기 제1도전형 반도체층은 n형 질화갈륨(GaN)층이며, 상기 제2도전형 반도체층은 p형 질화갈륨(GaN)층일 수 있다.
상기 활성층은 다중 양자 우물구조 (Multiple Quantum Well Structure)형 활성층일 수 있다.
상기 제1단계는 상기 LED 기판 상에 희생산화막을 형성하는 단계를 더 포함하고, 상기 제2단계의 상기 금속막은 상기 희생산화막 상에 형성될 수 있다.
상기 제3단계는, 상기 금속마스크 패턴을 제1식각마스크로 이용하여 상기 희생산화막의 일부를 상기 제2반도체층이 노출될 때까지 식각하는 단계와; 상기 금속마스크 패턴 및 상기 희생산화막을 제2식각마스크로 이용하여 상기 LED 기판의 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 식각하여, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층 적층구조의 복수의 나노필러(nano-pillar)들을 형성하는 단계를 구비할 수 있다.
상기 금속막은 니켈(Ni), 알루미늄(Al) 및 니켈-알루미늄 합금(Ni-Al) 중에서 선택된 어느 하나의 금속재질을 가질 수 있다.
상기 제3단계와 상기 제4단계 사이에는, 상기 금속마스크 패턴 및 상기 희생산화막을 제거하는 단계와; 열처리를 통한 어닐링(annealing) 공정을 수행하는 단계를 더 포함할 수 있다.
상기 열처리를 통한 어닐링 공정은 300~900℃ 의 온도 및 질소(N2) 분위기에서 수행될 수 있다.
상기 제4단계의 텍스처링 면은 수산화칼륨(KOH) 용액을 이용한 습식식각공정에 의해 형성될 수 있다.
상기 습식식각 공정은 광전자화학(Photoelectrochemical; PEC) 습식식각방법 또는 광도움 전자화학(Photo-assisted electrochemical; PAC) 습식식각방법이 이용될 수 있다.
상기 제4단계의 텍스처링 면은 상기 습식식각 공정에서 상기 수산화칼륨(KOH) 용액의 몰농도, 온도 및 시간 제어를 통해 텍스처링 정도가 제어될 수 있다.
상기 제4단계 이후에, HCl, BOE, H2SO4, 및 HF 중에서 적어도 어느 하나를 포함하는 용액을 이용한 패시베이션(passivation) 공정을 더 포함할 수 있다.
상기 패시베이션 공정은 상온 또는 25~200℃ 의 범위에서 수행될 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 구체화에 따라, 본 발명에 따른 LED 소자는, 베이스 기판에 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층 적층구조를 가지는 복수의 나노필러(nano-pillar)들을 구비하되, 상기 나노필러들 각각의 측벽들에는 텍스처링(texturing)면이 형성된 구조를 가진다.
상기 LED 소자는 무분극(non-polar) 또는 반분극(semi-polar) LED 소자일 수 있다.
상기 베이스 기판은 사파이어(sapphire) 기판 또는 질화갈륨(GaN) 기판일 수 있다.
상기 제1도전형 반도체층은 n형 질화갈륨(GaN)층이며, 상기 제2도전형 반도체층은 p형 질화갈륨(GaN)층일 수 있다.
상기 활성층은 다중 양자 우물구조 (Multiple Quantum Well Structure)형 활성층일 수 있다.
본 발명에 따르면, LED 소자 제작에 있어서 무분극 또는 반분극 질화갈륨(GaN)등의 LED기판에 나노 필러 구조를 형성하고, 나노필러들의 측면에 텍스처링면을 형성함에 의해 광 추출 효율을 증대 시키고 궁극적으로 발광 효율을 향상시킬 수 있다.
도 1 내지 도 11은 본 발명의 일 실시예에 따른 고효율 LED 소자 제조방법을 공정순서대로 나타낸 공정순서 단면도들이다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 1 내지 도 11은 본 발명의 일 실시예에 따른 고효율 LED 소자 제조방법을 공정순서대로 나타낸 공정순서 단면도들이다.
도 1에 도시된 바와 같이, 고효율 LED 소자 제조를 위해, 우선적으로 무분극(non-polar) 또는 반분극(semi-polar) LED 기판을 형성한다. 무분극 또는 반분극 기판을 이용한 LED 소자는 압적 분극 현상이 없거나 적어 고전류에서의 효율저하(efficiency droop) 현상을 방지하고 최대 250 lm/W 까지 발광 효율을 증가시킬 수 있기 때문에, 발광효율의 증가를 위해 본 발명에서 사용된다.
상기 무분극 또는 반분극 LED 기판은 m 면(m-plane) 또는 r 면(r-plane) 사파이어(sapphire)기판(예를들면, PSS(Patterned Sapphire Substrate)) 또는 질화갈륨(GaN)기판 등의 베이스 기판(102)상에 질화갈륨(GaN) 등을 에피텍셜 성장시켜 형성가능하다.
즉 상기 베이스 기판(102) 상에 제1도전형 반도체층(예를 들면, n형 질화갈륨층(n-GaN))(104)을 에피텍셜 성장 기법 등과 같은 통상의 방법에 의하여 형성하고, 이후, 상기 제1도전형 반도체층(104) 상에 통상의 기법에 의해 활성층(106)과 제2도전형 반도체층(예를 들면, P형 질화갈륨층(p-GaN))(108)을 순차 적층하여 형성할 수 있다.
여기서 상기 베이스 기판(102)은 사파이어, 실리콘 탄화물, 실리콘, 게르마늄, 갈륨 비소, 갈륨 포스파이드(gallium phosphide), 인듐 포스파이드, 또는 스피넬(spinel) 웨이퍼와 같은 외부 기판을 포함할 수 있다.
그리고, 상기 제1도전형 반도체층(104)은 n형 질화갈륨층(n-GaN)이고, 상기 제2도전형 반도체층(108)은 P형 질화갈륨층(P-GaN)으로 배치하는 것도 가능하고, 상기 제1도전형 반도체층(104)을 P형 질화갈륨층(P-GaN)으로 배치하고, 상기 제2도전형 반도체층(108)을 n형 질화갈륨층(n-GaN)으로 하여 배치하는 것도 가능하다. 상기 배치구조는 발광효율의 증가여부에 따라 달라질 수 있으나, 본 발명에서는 상기 제1도전형 반도체층(104)은 n형 질화갈륨층(n-GaN)이고, 상기 제2도전형 반도체층(108)은 P형 질화갈륨층(P-GaN)으로 배치하는 경우만을 가정하여 설명하기로 한다.
상기 활성층(106)은 다중 양자 우물구조 (Multiple Quantum Well Structure)형 활성층일 수 있다.
도 2에 도시된 바와 같이, 상기 LED 기판 상에 희생산화막(sacrificial layer)(110)을 형성한다. 상기 희생산화막(110)은 실리콘 산화막(SiO2)이 바람직하나, 질화실리콘(SiN) 또는 통상의 절연막을 증착하여 형성할 수도 있다.
상기 희생산화막(110)은 후속공정에서 증착되는 금속막(112)의 금속엉김현상(metal agglomeration)을 용이하게 하고, 후속 식각공정에서 상기 금속막(112)을 보조하여 식각 마스크로 활용가능한 장점이 있어 사용되나 경우에 따라 형성되지 않을 수도 있다.
예를 들어 상기 희생산화막(110)은 상기 제2도전형 반도체층(108)이 질화갈륨(GaN)으로 형성되는 경우, 질화갈륨(GaN) 보다는 실리콘 산화막(SiO2)이 표면에너지가 크고 웨팅(wetting) 특성(동그랗게 잘 뭉치도록 하는 특성; 소수성)이 좋기 때문에 후속공정에서 증착되는 금속막(110)의 열처리 시 금속엉김현상(metal agglomeration)을 용이하게 할 수 있다. 또한 후속 식각공정에서 상기 LED 기판의 질화갈륨(GaN)층 식각시 플라즈마에 잘 견디기 때문에 상기 금속막(110)을 보조하는 식각마스크로 활용가능한 장점이 있다.
도 3에 도시된 바와 같이, 상기 희생산화막(110) 상에 금속막(112)을 형성한다. 상기 금속막은 니켈(Ni), 알루미늄(Al), 니켈과 알루미늄 합금(Ni/Al alloy) 중에서 선택된 어느 하나의 금속을 재질로 할 수 있으며, 이외에도, 은(Ag), 금(Au), 백금(Pt), 구리(Cu) 등의 다양한 금속을 재질로 할 수 있다. 본 발명에서는 플라즈마를 이용한 식각 등에 따른 손상에 잘 견딜 수 있는 니켈(Ni), 알루미늄(Al), 니켈과 알루미늄 합금(Ni/Al alloy) 중에서 선택된 어느 하나의 금속을 재질로 하는 것이 바람직할 것이다.
상기 금속막(112)은 상기 희생산화막(110)이 형성되지 않은 경우에는 상기 LED 기판상 즉 제2도전형 반도체층(108) 상에 형성되게 된다.
상기 금속막(112)은 수nm 또는 필요에 따라 더 두꺼운 두께를 가질 수 있다.
도 4에 도시된 바와 같이, 상기 금속막(112)에 대한 열처리를 수행하여 상기 금속막(112)이 나노(nano) 사이즈의 클러스터(cluster) 또는 도트(dot) 모양으로 변화도록 하여 금속마스크 패턴(112a)을 형성한다.
일반적으로 금속은 열처리를 하면 셀프 어셈블리(self assembly)되는 특성이 있다. 이를 이용하여 열처리 온도를 조절하여 금속엉김(metal agglomeration)을 진행하게 되면, 상기 금속막(112)이 나노 사이즈의 클러스터(cluster) 또는 도트(dot) 모양으로 변하게 된다. 즉 상기 열처리는 금속엉김(metal agglomeration) 특성을 이용하여 30~300nm 지름을 가지는 나노사이즈의 구형체를 형성함이 목적이다.
상기 열처리를 수행하게 되면, 상기 희생산화막(110)의 일부를 노출시키는 나노 사이즈의 홈(112b)들이 나노사이즈의 구형체(클러스터(cluster) 또는 도트(dot) 모양)에 둘러싸인 구조로 금속마스크 패턴(112a)이 형성되게 된다.
만일 상기 희생산화막(110)이 형성되지 않은 경우에는 상기 제2도전형 반도체층(108)의 일부를 노출시키는 나노 사이즈의 홈(112b)들이 나노사이즈의 구형체(클러스터(cluster) 또는 도트(dot) 모양)에 둘러싸인 구조로 금속마스크 패턴(112a)이 형성되게 된다.
상기 나노사이즈 구형체의 사이즈 조절은 도 3에서 상기 금속막(112)의 증착시 금속막의 두께 조절을 통해 가능할 것이다. 또한 열처리 온도 및 시간에 따라서도 상기 나노사이즈의 구형체의 크기 및 밀도의 조절이 가능할 것이다.
상기 열처리는 빠른 열처리 장비(rapidly thermal annealing;RTA)를 이용하는 급속열처리 방법을 이용하며, 열처리 동안의 챔버안의 가스 분위기는 필요에 따라 질소 또는 산소 등을 조절하여 사용할 수 있다.
도 5에 도시된 바와 같이, 상기 금속마스크 패턴(112a)을 식각마스크로 이용하여 식각공정을 수행하여 트렌치(trench) 또는 리세스(recess)(114)를 형성하는 방식으로 상기 희생산화막(110)의 일부를 상기 제2도전형 반도체층(108)이 노출될 때까지 식각한다.
상기 식각공정은 반응이온 에칭(RIE;Reactive-ion etching) 방식 또는 유도결합 플라즈마(ICP;Inductively coupled plasma) 방식의 식각 장비를 통해 수행될 수 있으며, 탑 다운(top-down) 방식으로 수행될 수 있다.
상기 희생산화막(110)이 형성되지 않은 경우에는 도 5의 공정의 생략될 수 있다.
도 6에 도시된 바와 같이, 상기 금속마스크 패턴(112a) 및 도 5를 통해 식각된 희생산화막(110)을 식각마스크로 이용하여, 상기 LED 기판의 제1도전형 반도체층(104), 활성층(106), 및 제2도전형 반도체층(108)의 일부를 식각하여, 트렌치(trench) 또는 리세스(recess)(116)를 형성하는 방식으로 제1도전형 반도체층(104), 활성층(106), 및 제2도전형 반도체층(108) 적층구조의 복수의 나노필러(nano-pillar)들을 형성한다.
상기 복수의 나노필러들의 수직깊이는 상기 제1도전형 반도체층(104)의 중간깊이 부분까지 가질 수 있으며, 상기 식각공정은 상기 베이스 기판(102)이 노출되도록 수행되지는 않는다.
상기 식각공정은 반응이온 에칭(RIE;Reactive-ion etching) 방식 또는 유도결합 플라즈마(ICP;Inductively coupled plasma) 방식의 식각 장비를 통해 수행될 수 있으며, 탑 다운(top-down) 방식으로 수행될 수 있다.
상기 나노필러들의 사이즈는 상기 금속마스크 패턴(112a)을 구성하는 상기 나노사이즈 구형체의 사이즈 조절에 의해 조절가능하다. 즉 도 3에서의 상기 금속막(112)의 두께 조절이나, 도 4의 열처리 공정시 열처리 온도 및 시간 조절을 통해 상기 나노필러들의 사이즈 조절이 가능하다.
그리고 상기 나노필러들의 수직길이 및 앵글(angle) 등의 조절은 식각공정에서의 RF 파워, 공정시간 및 반응가스 유량 등의 조절을 통하여 가능할 것이다.
상기 나노필러들의 형성은 LED소자의 발광면적의 증가를 위한 것이며, 나노필러 형성에 의해 일반적인 종래의 경우보다 획기적으로 발광면적을 증대시킬 수 있다.
여기서 상기 희생산화막(110)이 형성되지 않은 경우는 도 5의 공정은 생략된다. 이 경우 도 6의 공정에서 식각마스크는 상기 금속마스크 패턴(112a) 만이 사용될 것이다. 그리고, 도 5 및 도 6의 공정은 하나의 식각공정을 통해 수행될 수도 있다.
도 7에 도시된 바와 같이, 상기 나노필러들이 형성되면, 식각마스크로 사용된 상기 금속마스크 패턴(112a) 및 상기 희생산화막(110)의 제거공정을 수행한다. 상기 제거 공정에는 BOE(Buffered Oxide Etchant) 용액이 사용될 수 있다. 상기 제거공정이후에는 어닐링(annealing) 공정이 수행된다. 상기 어닐링 공정은 도 5 및 도 6의 식각공정에서 플라즈마 등에 의한 손상(damage) 등의 회복(relaxation)을 위한 것으로 일반적으로 잘 알려진 어닐링 공정이 수행된다.
열처리를 통한 상기 어닐링 공정은 300~900℃ 의 온도 및 질소(N2) 분위기에서 수행될 수 있다.
도 8에 도시된 바와 같이, 식각공정을 이용하여 상기 나로필러들 각각의 측벽(sidewall)들에 텍스처링(texturing)면(118)을 형성한다.
상기 텍스처링면(118)의 형성은 광추출 효율 또는 발광효율을 증대시키기 위한 것이다.
종래의 고휘도 및 고효율의 LED 소자 제작을 위한 가장 중요한 문제점 중 하나는 반도체 재료의 굴절율이 공기보다 훨씬 높기 때문에 반도체 내에서 생성된 빛의 내부 반사에 의해 반도체 외부로 빠져나가지 못하고 재료 내에 갇히게 된다는 것이다.
내부에서 반사되는 빛은 대부분 재료 및 기판물질 등에 흡수되어 소자 외부로 빠져 나오지 못하고 소멸되기 때문에 소자의 실제 외부 방출 효율은 약 10 % 이하이다. 따라서 이러한 문제점을 해결하기 위해 빛의 방출면 표면을 텍스쳐링하여 표면에 러프니스를 형성하여 임계각을 증가시킴으로써 소자 내부에서 생성된 빛을 외부로 방출시키는 효과를 극대화 하고자 하는 것이다.
상기 텍스처링 면(118)은 구형, 반구형, 육각뿔 형태(육각 피라미드 형태 등) 또는 마이크로 렌즈 배열형태의 표면 구조를 가질 수 있다.
상기 텍스처링면(118)의 형성을 위한 식각공정은 수산화 칼륨(KOH) 용액을 이용한 습식식각 방식이 이용될 수 있다.
습식식각공정은 결정학적인 습식식각 메커니즘에 따라서 상기 나노필러들의 상부면(top plane) 보다 측벽면(sidewall plane)의 식각율이 높게 나타나게 된다. 따라서, 이러한 무분극 또는 반분극 LED기판(예를들면, GaN 기판)의 결정학적 면에 따른 식각 선택비(selectivity) 차이를 이용하여 사용용도에 맞게 상기 수산화칼륨(KOH)의 몰농도(mole concentration), 온도, 식각시간, 식각 방법(ex: PEC, PAC, electrochemical등) 등의 식각조건을 적절하게 사용하여 텍스처링 면(118)을 형성하는 것이 가능하다.
상기 텍스처링 면(118)의 형성을 위한 식각방법은 PEC (photoelectorchemical), PAC(Photo-assisted electro- chemical) 등의 방법이 사용될 수 있다.
이후 HCl, BOE, H2SO4, HF 중에서 선택된 하나 이상의 용액을 이용하여, 도 5 및 도 6,에서 수행된 플라즈마를 이용한 건식식각 및 도 8에서 수행된 상기 텍스처링 면(118) 형성을 위한 습식식각 등으로 인한 손상(damage) 및 댕글링 본드(dangling bond) 등을 제거하는 패시베이션(passivation) 공정의 수행을 통해 광 추출 효율을 향상시킨다. 일반적으로 도 7의 회복(relaxation)을 위한 어닐링 공정 및 상기 패시베이션(passivation) 공정이 수행되는 경우 수행되지 않는 경우보다 광추출 효율이 향상되는 것으로 알려져 있다.
상기 패시베이션 공정은 상온(대략 25℃) 에서 수행되는 것이 일반적이나 경우에 따라 상온(대략 25℃)~200℃ 의 범위에서 수행될 수 있다.
상기 텍스처링 면(118)의 형성 및 패시베이션 공정 이후에, 도 9에 도시된 바와 같이, 상기 나노필러들 사이를 채우는 절연막(120)을 형성한다. 상기 절연막(120)은 상기 나노필러들 사이를 채우면서 상기 나노필러들 상부면 상에 형성된다. 상기 절연막(120)은 실리콘 산화막(SiO2), SOG(Spin-on-Glass), 일반적인 폴리머(polymer; 포토 레지스트(photoresist) 등) 등의 절연물질을 재질로 할 수 있다.
이후 도 10에 도시된 바와 같이, 상기 절연막(120)이 상기 나노필러들 사이를 채우면서 상기 나노필러들 상부에는 형성되지 않은 구조가 되도록 상기 절연막(120)의 일부를 제거한다. 즉 상기 나노필러들 상부면의 절연막(120)을 제거한다. 이는 일반적으로 잘 알려진 식각공정 등(예를들면, 반응이온에칭(RIE) 등)이 이용될 수 있다.
도 11에 도시된 바와 같이, 상기 절연막(120)이 채워진 나노필러들을 제1영역 및 제2영역으로 구분하고, 상기 제1영역은 상기 제1도전형 반도체층(104)이 노출될 때까지 식각하여 제1전극(126)을 형성하고 제2영역에는 투명전극(122) 및 제2전극(124)을 형성하여 LED 소자를 완성하게 된다. 이는 일반적인 수직형 LED 소자의 제조방법과 동일하다.
상기 제1전극(126)은 n형전극일 수 있으며, 상기 투명전극(122)은 상기 제2도전형 반도체층(108) 상부에 오믹(ohmic) 컨택, 및 광투과 기능을 수행하도록 투명전도성산화물(TCO)을 이용하여 형성할 수 있다. 상기 제2전극(124)은 P형 전극일 수 있다.
이상과 같은 공정에 의해 형성된 LED소자는 베이스 기판(102)에 제1도전형 반도체층(104), 활성층(106), 및 제2도전형 반도체층(108) 적층구조를 가지는 복수의 나노필러(nano-pillar)들을 구비하되, 상기 나노필러들 각각의 측벽들에는 텍스처링(texturing)면(118)이 형성된 구조를 가지게 된다.
상술한 바와 같이, 본 발명에 따르면, LED 소자 제작에 있어서 무분극 또는 반분극 질화갈륨(GaN)등의 LED기판에 나노 필러 구조를 형성하고, 나노필러들의 측면에 텍스처링면을 형성함에 의해 광 추출 효율을 증대 시키고 궁극적으로 발광 효율을 향상시킬 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
102 : 베이스 기판 104 : 제1도전형 반도체층
106 : 활성층 108 : 제2도전형 반도체층
110 : 희생산화막 112 : 금속막
112a : 금속마스크 패턴 118 : 텍스처링 면
106 : 활성층 108 : 제2도전형 반도체층
110 : 희생산화막 112 : 금속막
112a : 금속마스크 패턴 118 : 텍스처링 면
Claims (21)
- LED 소자 제조방법에 있어서;
베이스 기판에 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 순차적으로 적층하여 LED기판을 형성하는 제1단계와;
상기 LED 기판 상에 금속막을 형성하고, 상기 금속막이 나노 사이즈의 클러스터(cluster) 또는 도트(dot) 모양으로 변화도록 금속엉김(metal agglomeration)을 이용한 열처리를 수행하여, 금속 마스크 패턴을 형성하는 제2단계와;
상기 금속마스크 패턴을 이용하여 상기 LED 기판의 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층의 일부를 식각하여, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층 적층구조의 복수의 나노필러(nano-pillar)들을 형성하는 제3단계와;
습식식각공정을 통해 상기 나로필러들 각각의 측벽(sidewall)들에 텍스처링(texturing)면을 형성하는 제4단계를 구비하되,
상기 제4단계 이후에, 상기 나노필러들 사이를 절연막으로 채우는 단계와;
상기 절연막이 채워진 복수의 나노필러들을 제1영역 및 제2영역으로 구분하고, 상기 제1영역은 상기 제1도전형 반도체층이 노출될 때까지 식각하여 제1전극을 형성하고 제2영역에는 투명전극 및 제2전극을 형성하는 단계를 더 구비함을 특징으로 하는 LED 소자 제조방법.
- 삭제
- 청구항 1에 있어서,
상기 LED 기판은 무분극(non-polar) 또는 반분극(semi-polar) 기판임을 특징으로 하는 LED 소자 제조방법.
- 청구항 3에 있어서,
상기 베이스 기판은 사파이어(sapphire) 기판 또는 질화갈륨(GaN) 기판임을 특징으로 하는 LED소자 제조방법.
- 청구항 4에 있어서,
상기 제1도전형 반도체층은 n형 질화갈륨(GaN)층이며, 상기 제2도전형 반도체층은 p형 질화갈륨(GaN)층임을 특징으로 하는 LED 소자 제조방법.
- 청구항 5에 있어서,
상기 활성층은 다중 양자 우물구조 (Multiple Quantum Well Structure)형 활성층임을 특징으로 하는 LED 소자 제조방법.
- 청구항 1에 있어서,
상기 제1단계는 상기 LED 기판 상에 희생산화막을 형성하는 단계를 더 포함하고, 상기 제2단계의 상기 금속막은 상기 희생산화막 상에 형성됨을 특징으로 하는 LED 소자 제조방법.
- 청구항 7에 있어서,
상기 제3단계는, 상기 금속마스크 패턴을 제1식각마스크로 이용하여 상기 희생산화막의 일부를 상기 제2도전형 반도체층이 노출될 때까지 식각하는 단계와;
상기 금속마스크 패턴 및 상기 희생산화막을 제2식각마스크로 이용하여 상기 LED 기판의 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 식각하여, 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층 적층구조의 복수의 나노필러(nano-pillar)들을 형성하는 단계를 구비함을 특징으로 하는 LED 소자 제조방법.
- 청구항 1 또는 청구항 8에 있어서,
상기 금속막은 니켈(Ni), 알루미늄(Al) 및 니켈-알루미늄 합금(Ni-Al) 중에서 선택된 어느 하나의 금속재질을 가짐을 특징으로 하는 LED 소자 제조방법.
- 청구항 1 또는 청구항 8에 있어서,
상기 제3단계와 상기 제4단계 사이에는, 상기 금속마스크 패턴 및 상기 희생산화막을 제거하는 단계와;
열처리를 통한 어닐링(annealing) 공정을 수행하는 단계를 더 포함함을 특징으로 하는 LED 소자 제조방법.
- 청구항 10에 있어서,
상기 열처리를 통한 어닐링 공정은 300~900℃ 의 온도 및 질소(N2) 분위기에서 수행됨을 특징으로 하는 LED 소자 제조방법.
- 삭제
- 청구항 1에 있어서,
상기 습식식각 공정은 광전자화학(Photoelectrochemical; PEC) 습식식각방법 또는 광도움 전자화학(Photo-assisted electrochemical; PAC) 습식식각방법이 이용됨을 특징으로 하는 LED 소자 제조방법.
- 청구항 1에 있어서,
상기 제4단계의 텍스처링 면은 수산화칼륨(KOH) 용액을 이용한 습식식각 공정을 통해 형성되고, 상기 수산화칼륨(KOH) 용액의 몰농도, 온도 및 시간 제어를 통해 텍스처링 정도가 제어됨을 특징으로 하는 LED 소자 제조방법.
- 청구항 1에 있어서,
상기 제4단계 이후에, HCl, BOE, H2SO4, 및 HF 중에서 적어도 어느 하나를 포함하는 용액을 이용한 패시베이션(passivation) 공정을 더 포함함을 특징으로 하는 LED 소자 제조방법.
- 청구항 15에 있어서,
상기 패시베이션 공정은 상온 또는 25~200℃ 의 범위에서 수행됨을 특징으로 하는 LED 소자 제조방법.
- 베이스 기판에 제1도전형 반도체층이 적층된 제1영역과;
상기 베이스 기판에 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층 적층구조의 복수의 나노필러(nano-pillar)들이 형성되고, 상기 복수의 나노필러들 각각의 측벽들에는 텍스처링(texturing)면이 형성되고, 상기 복수의 나노필러들 사이에 절연막이 채워진 구조를 갖는 제2영역을 구비하되,
상기 제1영역에는 제1전극이 형성되고, 상기 제2영역에는 투명전극 및 제2전극이 형성된 구조를 가짐을 특징으로 하는 LED 소자.
- 청구항 17에 있어서,
상기 LED 소자는 무분극(non-polar) 또는 반분극(semi-polar) LED 소자임을 특징으로 하는 LED 소자.
- 청구항 17에 있어서,
상기 베이스 기판은 사파이어(sapphire) 기판 또는 질화갈륨(GaN) 기판임을 특징으로 하는 LED소자.
- 청구항 17에 있어서,
상기 제1도전형 반도체층은 n형 질화갈륨(GaN)층이며, 상기 제2도전형 반도체층은 p형 질화갈륨(GaN)층임을 특징으로 하는 LED 소자.
- 청구항 20에 있어서,
상기 활성층은 다중 양자 우물구조 (Multiple Quantum Well Structure)형 활성층임을 특징으로 하는 LED 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110018392A KR101219120B1 (ko) | 2011-03-02 | 2011-03-02 | 고효율 ｌｅｄ 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110018392A KR101219120B1 (ko) | 2011-03-02 | 2011-03-02 | 고효율 ｌｅｄ 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120099887A KR20120099887A (ko) | 2012-09-12 |
| KR101219120B1 true KR101219120B1 (ko) | 2013-01-11 |
Family
ID=47109720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110018392A KR101219120B1 (ko) | 2011-03-02 | 2011-03-02 | 고효율 ｌｅｄ 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101219120B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10636940B2 (en) | 2015-09-16 | 2020-04-28 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956774B (zh) * | 2012-11-05 | 2015-06-24 | 中国科学院半导体研究所 | 制作纳米级柱形阵列氮化镓基正装结构发光二级管的方法 |
| KR20160006049A (ko) | 2014-07-08 | 2016-01-18 | 엘지전자 주식회사 | 헤드 마운티드 디스플레이 장치 |
| CN104465934A (zh) * | 2014-12-17 | 2015-03-25 | 聚灿光电科技(苏州)有限公司 | Led芯片及其制作方法 |
| CN104465915A (zh) * | 2014-12-17 | 2015-03-25 | 聚灿光电科技(苏州)有限公司 | Led芯片及其制作方法 |
| CN105977350B (zh) * | 2016-05-23 | 2019-01-08 | 吉林大学 | 基于能量转移机制的量子点发光二极管的制备方法 |
| CN110491986B (zh) * | 2019-07-12 | 2021-11-19 | 纳晶科技股份有限公司 | 光电设备及其制备方法、光电设备的组件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668965B1 (ko) | 2005-09-27 | 2007-01-12 | 엘지전자 주식회사 | 발광 소자 및 그의 제조 방법 |
| KR20080002200A (ko) * | 2006-06-30 | 2008-01-04 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자의 제조 방법 |
| WO2010092362A2 (en) | 2009-02-16 | 2010-08-19 | University Of Southampton | An optical device |
| KR20110014521A (ko) * | 2009-08-05 | 2011-02-11 | 순천대학교 산학협력단 | 발광다이오드 및 그 제조방법 |
-
2011
- 2011-03-02 KR KR1020110018392A patent/KR101219120B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668965B1 (ko) | 2005-09-27 | 2007-01-12 | 엘지전자 주식회사 | 발광 소자 및 그의 제조 방법 |
| KR20080002200A (ko) * | 2006-06-30 | 2008-01-04 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자의 제조 방법 |
| WO2010092362A2 (en) | 2009-02-16 | 2010-08-19 | University Of Southampton | An optical device |
| KR20110014521A (ko) * | 2009-08-05 | 2011-02-11 | 순천대학교 산학협력단 | 발광다이오드 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10636940B2 (en) | 2015-09-16 | 2020-04-28 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120099887A (ko) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101219120B1 (ko) | 고효율 ｌｅｄ 소자 및 그의 제조방법 | |
| JP4824293B2 (ja) | フォトニック結晶発光デバイス | |
| EP1979955B1 (en) | Improved external extraction light emitting diode based upon crystallographic faceted surfaces | |
| US8735185B2 (en) | Light emitting device and fabrication method thereof | |
| CN100490197C (zh) | 发光器件制造方法 | |
| CN103474535B (zh) | 发光二极管 | |
| KR101673955B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| JP2005317959A (ja) | 光結晶発光装置 | |
| CN112542533B (zh) | 一种高电光转换率倒装结构深紫外micro-LED及其制备方法 | |
| CN110993762B (zh) | 基于III族氮化物半导体的Micro-LED阵列器件及其制备方法 | |
| JP2010500774A (ja) | 発光ダイオードの外部発光効率の改善 | |
| TW201225334A (en) | Optoelectronic device and method for manufacturing the same | |
| US9202979B2 (en) | Vertical light emitting diode with photonic nanostructures and method of fabrication thereof | |
| KR101025980B1 (ko) | 질화물계 반도체 발광소자의 제조방법 | |
| TW201515091A (zh) | 藉由乾式蝕刻移除３ｄ半導體結構之方法 | |
| TW201838204A (zh) | 具有氮化銦鎵模板層的紅色發光二極體及其製造方法 | |
| CN110098295B (zh) | 一种具有导电DBR的GaN基LED的制备方法 | |
| JP5165668B2 (ja) | 半導体発光素子及びその製造方法 | |
| Huang et al. | GaN-based light-emitting diodes with hybrid micro/nano-textured indium-tin-oxide layer | |
| US9059355B2 (en) | Stopping an etch in a planar layer after etching a 3D structure | |
| CN107086257B (zh) | 一种氮化镓基发光二极管的外延片及其制备方法 | |
| JP2011082587A (ja) | 表面粗化による高効率窒化ガリウムベースの発光ダイオード | |
| KR101720864B1 (ko) | 반도체 발광 소자의 제조 방법 및 그 반도체 발광 소자 | |
| CN114447169A (zh) | 一种发光二极管及其制作方法、发光器件模组 | |
| Dai et al. | GaN-based light emitting diodes with large area surface nano-structures patterned by anodic aluminum oxide templates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151125 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161201 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171204 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |