TW201838204A - 具有氮化銦鎵模板層的紅色發光二極體及其製造方法 - Google Patents

具有氮化銦鎵模板層的紅色發光二極體及其製造方法 Download PDF

Info

Publication number
TW201838204A
TW201838204A TW107106705A TW107106705A TW201838204A TW 201838204 A TW201838204 A TW 201838204A TW 107106705 A TW107106705 A TW 107106705A TW 107106705 A TW107106705 A TW 107106705A TW 201838204 A TW201838204 A TW 201838204A
Authority
TW
Taiwan
Prior art keywords
gallium nitride
layer
indium gallium
continuous
nitride layer
Prior art date
Application number
TW107106705A
Other languages
English (en)
Inventor
瑞佛 喜耶瓊斯基
法瑞巴 丹尼斯
奈森 高納
班傑明 梁
森禪 蔡
Original Assignee
瑞典商Ｇｌｏ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞典商Ｇｌｏ公司 filed Critical 瑞典商Ｇｌｏ公司
Publication of TW201838204A publication Critical patent/TW201838204A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Nanotechnology (AREA)
  • Led Devices (AREA)

Abstract

可使包含穿過其之一孔隙陣列之一生長遮罩層形成於一單晶氮化鎵層上。可藉由一選擇性磊晶程序來形成穿過該孔隙陣列之包含氮化鎵或氮化銦鎵奈米角錐或奈米線之III族氮化物奈米結構。可藉由另一選擇性磊晶程序來將氮化銦鎵材料沈積於該等III族氮化物奈米結構上，直至形成一連續氮化銦鎵模板層。該連續氮化銦鎵模板層具有隨著與該生長遮罩層之距離而減小之一位錯密度。歸因於該連續氮化銦鎵模板層之相對較大晶格常數，可使紅色發光二極體以較高效率形成於該連續氮化銦鎵模板層上方。

Description

具有氮化銦鎵模板層的紅色發光二極體及其製造方法
本發明係關於發光二極體，且特定言之，本發明係關於採用氮化銦鎵模板層之紅色發光二極體及其製造方法。
就諸如發光二極體(LED)之發光裝置而言，發射波長由LED之作用區域之能帶間隙與厚度決定之侷限效應一起判定。通常，作用區域包含一或多個塊狀半導體層或量子井(QW)。就基於III族氮化物之LED裝置(諸如基於GaN之裝置)而言，作用區域(例如塊狀半導體層或QW井層)材料較佳為三元的，諸如Inx Ga1-x N，其中0＜x＜1。 此III族氮化物作用區域之能帶間隙取決於併入於作用區域中之In之數量。較高銦併入將產生一較小能帶間隙且因此產生較長波長之發射光。如本文中所使用，術語「波長」係指LED之峰值發射波長。應瞭解，一半導體LED之一典型發射光譜係以峰值波長為中心之一窄波長帶。
根據本發明之一態樣，提供一種形成一發光裝置之方法，其包含以下步驟：使一單晶氮化鎵層形成於一單晶基板上；使一生長遮罩層形成於該單晶氮化鎵層上；形成穿過該生長遮罩層之一孔隙陣列以實體地曝露該單晶氮化鎵層之一頂面之部分；使含有至少一IIIA族元素(其包含鎵)之氮化物之III族氮化物奈米結構穿過該孔隙陣列形成於該單晶氮化鎵層上；將氮化銦鎵材料沈積於該等III族氮化物奈米結構上，直至形成在該孔隙陣列之所有孔隙上方連續延伸之一連續氮化銦鎵層；及使包含氮化銦鎵作用區域之至少一發光二極體形成於該連續氮化銦鎵層上方，該氮化銦鎵作用區域發射自615 nm至750 nm之一範圍內之一峰值波長處之光。 根據本發明之另一態樣，提供一種發光裝置，其包括：一連續氮化銦鎵層，其包含一連續單晶氮化銦鎵材料部分，其中該連續氮化銦鎵層具有隨著與該連續氮化銦鎵層之一底面之距離而減小之一位錯密度，且位錯自該連續氮化銦鎵層之該底面延伸且終止於該連續氮化銦鎵層內；及至少一發光二極體，其包含發射自615 nm至750 nm之一範圍內之一峰值波長處之光的一作用區域且定位於該連續氮化銦鎵層上方。
採用氮化銦鎵來製造一高外部量子效率(EQE)紅色發光二極體係有挑戰的。在不希望受一特定理論約束之情況下，可認為紅光發射之低EQE係歸因於在用於發射紅光之氮化鎵銦作用區域中併入高濃度銦。然而，氮化鎵銦材料中之高濃度銦誘發一下伏氮化鎵緩衝層或基板之高晶格應變(例如壓縮應變)。此高晶格應變誘發氮化銦鎵相分離成氮化銦部分及氮化鎵部分，藉此降低紅光產生之效率。本發明之實施例藉由在基板與LED之間形成具有一單晶表面之氮化銦鎵模板層來消除或減小LED之氮化銦鎵作用區域之壓縮應變。可藉由使用III族氮化物奈米結構(諸如垂直於基板之表面突出之氮化鎵或氮化銦鎵奈米角錐或奈米線)來形成模板層。如本文中所使用，一奈米結構具有10微米或更小(諸如1微米或更小)之至少一尺寸，諸如一寬度。 此外，在不希望受一特定理論約束之情況下，可認為來自一InGaN作用區域之紅光EQE低於更短波長彩色光EQE，此係因為InGaN作用區域(例如量子井堆疊)生長於較低溫度處以將額外銦併入至InGaN中以達成紅光發射。可認為，增大其上生長InGaN作用區域之模板層之晶格常數會導致一給定溫度處之銦攝入增加。因此，例如，與沈積於一GaN模板層上相比，發射具有一625 nm峰值波長之紅光之一InGaN作用區域可在沈積於一較大晶格常數之InGaN模板層上時生長於20°C至50°C之較高溫度處。可認為較高生長溫度將提高InGaN作用區域品質且提高紅光EQE。 參考圖1A至圖1C，其繪示包含一基板902、一單晶氮化鎵層904及一生長遮罩層906 (其內包含孔隙907)之一第一例示性結構。圖1A係一垂直橫截面圖，圖1B係針對其中生長遮罩層906中之孔隙907具有圓形周邊之情況的一俯視圖，及圖1C係針對其中生長遮罩層906中之孔隙907具有六邊形周邊之情況的一俯視圖。 在一實施例中，基板902可為其上可磊晶沈積一III至V族化合物半導體材料之一單晶基板。例如，基板902可為具有一c平面(0001平面)作為頂面之晶面的一藍寶石(氧化鋁)層。基板902之頂面上可存在一誤切。 單晶氮化鎵層904包含與基板902之晶體結構磊晶對準之一單晶氮化鎵材料。可(例如)藉由一磊晶沈積程序(諸如有機金屬化學氣相沈積(MOCVD)程序)來形成單晶氮化鎵層904。單晶氮化鎵層904之厚度可經選擇使得由基板902與氮化鎵之晶格參數之間的晶格失配引起之位錯缺陷被修復，且缺陷密度減小至適合於單晶氮化鎵層904之頂面處之裝置製造的一位準。例如，單晶氮化鎵層904之厚度可在自1.2微米至6微米之一範圍內，但亦可採用更小及更大厚度。單晶氮化鎵層904可為純質的或可摻雜有一第一導電類型之電摻雜物。例如，可藉由在磊晶沈積程序期間引入矽作為n型摻雜物來對單晶氮化鎵層904進行n型摻雜。 生長遮罩層906包含在一選擇性磊晶程序期間III至V族化合物半導體材料不自其生長之一材料。例如，生長遮罩層906可包含諸如鈦之一金屬或諸如氮化矽或氧化矽之一介電材料。在一實施例中，生長遮罩層906可包含具有自3 nm至100 nm之一範圍內之一厚度的氮化矽層，但亦可採用更小及更大厚度。可(例如)藉由以下操作來形成生長遮罩層906：將一毯覆式(未圖案化)介電材料層沈積於單晶氮化鎵層904之頂面上，將一光阻層施加於毯覆式介電材料層上方且圖案化光阻層以形成穿過光阻層之一開口陣列，且進行將穿過光阻層之開口之圖案轉印至毯覆式介電材料層中以藉此將毯覆式介電材料層圖案化成含孔隙介電材料層906之一蝕刻程序。將光阻層中之開口之圖案轉印至毯覆式介電材料層中之蝕刻程序可為一各向同性蝕刻程序或一各向異性蝕刻程序。例如，若毯覆式介電材料層包含氮化矽，則蝕刻程序可包含採用熱磷酸之一濕式蝕刻程序。隨後，可(例如)藉由灰化來移除光阻層。 孔隙907可提供為一陣列。在一實施例中，孔隙907之陣列可為孔隙907之一週期性陣列，其具有至少沿一水平方向之一週期性。孔隙907之陣列可形成為穿過生長遮罩層906以實體地曝露單晶氮化鎵層904之一頂面之部分。在一實施例中，孔隙907之陣列可為具有沿兩個不同水平方向之一週期性的二維週期性陣列。在一繪示性實例中，孔隙907之陣列可提供為一六邊形陣列、一矩形陣列或一三角形陣列(即，一變形六邊形陣列，其中週期性之兩個水平方向之間具有不同於60度之一角度)。孔隙907可具有相同形狀或可具有不同形狀。各孔隙907之最大橫向尺寸(諸如一直徑或定位於對徑點處之頂點之間的一間隔距離)可在自20 nm至300 nm之一範圍內，但各孔隙907可採用更小及更大之最大橫向尺寸。各相鄰孔隙對907之間的中心間距可在自500 nm至20微米之一範圍內(諸如自1微米至10微米)，但亦可採用更小及更大中心間距。 參考圖1D，執行一選擇性磊晶程序以形成透過孔隙907磊晶對準於單晶氮化鎵層904之單晶結構之III族氮化物奈米結構。III族氮化物奈米結構可含有至少一IIIA族元素(其包含鎵)之氮化物(諸如氮化鎵或氮化銦鎵)。III族氮化物奈米結構之各者可藉由選擇性磊晶程序來穿過孔隙907之陣列且直接自單晶氮化鎵層904之實體曝露表面生長，而包含鎵之至少一IIIA族元素之氮化物不自生長遮罩層906之表面生長。 在一實施例中，選擇性磊晶程序沈積氮化銦鎵，且III族氮化物奈米結構可包含角錐形氮化銦鎵部分918 (即，奈米角錐)。在此情況中，角錐形氮化銦鎵部分918之各者具有包含一組斜角刻面之一各自角錐形形狀。在一實施例中，斜角刻面組可接觸生長遮罩層906之一頂面。各刻面可具有一三角形形狀。一相同角錐形氮化銦鎵部分918上之刻面之邊緣可在角錐形形狀之頂點處鄰接。 在一實施例中，角錐形氮化銦鎵部分918中之銦原子之原子濃度與銦原子之原子濃度及鎵原子之原子濃度之總和之比率(即，銦與III族元素之比率)可在自0.1至0.7之一範圍內(諸如自0.3至0.6)，但亦可採用更小及更大比率。例如，奈米角錐918可具有下式：Inx Ga1-x N，其中0.1≤x≤0.25，諸如其中0.1≤x≤0.13。在一實施例中，角錐形氮化銦鎵部分918可摻雜有第一導電類型之摻雜物，若單晶氮化鎵層904被摻雜，則第一導電類型可相同於單晶氮化鎵層904之導電類型。在一實施例中，角錐形氮化銦鎵部分918可經n型摻雜。 因為單晶氮化鎵層904與角錐形氮化銦鎵部分918之各者之間的接觸面積限於為生長遮罩層906中之各自孔隙之面積，所以單晶氮化鎵層904與角錐形氮化銦鎵部分918之各者之間的界面處之磊晶應變可處於不在一顯著密度處誘發應變誘發位錯之一位準。因此，角錐形氮化銦鎵部分918之各者可磊晶對準於單晶氮化鎵層904。 形成穿過生長遮罩層906之角錐形氮化銦鎵部分918可發生於有助於角錐形刻面形成之程序條件下，例如美國專利第8,669,125號、第8,350,251號及第8,350,249號及美國專利公開申請案第2011/0309382號、第2014/01398620號、第2014/0117401號、第2014/0117307號、第2014/0077220號及第2013/0221322號中所描述，該等案之全文以引用方式併入本文中。 參考圖1E，延續在圖1D之處理步驟中形成角錐形氮化銦鎵部分918之選擇性磊晶沈積程序，直至角錐形氮化銦鎵部分918融合以形成一連續氮化銦鎵層910。繼續將氮化銦鎵材料沈積於III族氮化物奈米結構(即，角錐形氮化銦鎵部分918)上，直至形成一連續氮化銦鎵層910。連續氮化銦鎵層910連續延伸於孔隙907之陣列之所有孔隙907上方。在角錐形氮化銦鎵部分918匯合之後繼續沈積氮化銦鎵材料以增大連續氮化銦鎵層910之厚度。 連續氮化銦鎵層910之厚度在連續氮化銦鎵層910之進一步生長期間增大。角錐形氮化銦鎵部分918之各種刻面大致在生長遮罩層906中之各相鄰孔隙對907之間的中途彼此匯合以形成位錯911。位錯911可連續包圍角錐形氮化銦鎵部分918開始自其生長之各區域，即，可連續包圍孔隙907之區域。 位錯911隨著連續氮化銦鎵層910繼續生長而消失。所沈積之氮化銦鎵材料之相鄰部分融合以形成連續單晶域，藉此增大連續氮化銦鎵層910內之無缺陷單晶域之平均大小。因此，連續氮化銦鎵層910具有隨著與生長遮罩層906之距離而減小之一位錯密度。位錯911自生長遮罩層906延伸且終止於連續氮化銦鎵層910內。包含生長遮罩層906之頂面之一水平面與連續氮化銦鎵層910之頂面中之最近點之間所量測之連續氮化銦鎵層910之厚度可在自1.6微米至20微米之一範圍內(諸如自2.4微米至10微米)，但亦可採用更小及更大厚度。連續氮化銦鎵層910可具有下式：Inx Ga1-x N，其中0.1≤x≤0.4，諸如其中0.1≤x≤0.2。在一實施例中，連續氮化銦鎵層910可摻雜有第一導電類型之摻雜物，若單晶氮化鎵層904被摻雜，則第一導電類型可相同於單晶氮化鎵層904之導電類型。在一實施例中，連續氮化銦鎵層910可經n型摻雜。 在一些實施例中，連續氮化銦鎵層910之頂面上可存在突出刻面部分910P。突出刻面部分910P之位置可直接位於生長遮罩層906內之孔隙907上方。在一些實施例中，在一俯視圖中，各突出刻面部分910P之頂點可與一下伏孔隙907之一幾何中心重疊。 參考圖1F，若連續氮化銦鎵層910之頂面上存在突出刻面部分910P，則可執行諸如化學機械平坦化(CMP)之一平坦化程序來移除突出刻面部分910P。可提供連續氮化銦鎵層910之一平坦頂面。若未形成突出刻面部分910，則可省略平坦化程序。連續氮化銦鎵層910係一單晶體，具有大於單晶氮化鎵材料之一晶格常數，且實質上無應力。因此，連續氮化銦鎵層910可用作一模板層以隨後採用具有大於氮化鎵之一晶格常數之一III至V族化合物材料(諸如氮化銦鎵作用區域)來形成發光裝置。 參考圖2A，其繪示根據本發明之一第二實施例之一第二例示性結構，其中使用氮化鎵奈米角錐928來代替氮化銦鎵奈米角錐918。剩餘結構及程序相同於第一實施例中之結構及程序。第二例示性結構包含一基板902、一單晶氮化鎵層904及一生長遮罩層906 (其內包含孔隙907之一陣列)。圖2A之第二例示性結構可相同於圖1A、圖1B及圖1C中所繪示之第一例示性結構。 參考圖2B，執行一選擇性磊晶程序以形成透過孔隙907磊晶對準於單晶氮化鎵層904之單晶結構之III族氮化物奈米結構928。 在此實施例中，選擇性磊晶程序沈積氮化銦鎵，且III族氮化物奈米結構可包含角錐形氮化鎵部分(即，GaN奈米角錐) 928。在此情況中，III族氮化物奈米結構(體現為角錐形氮化鎵部分928)之各者包括氮化鎵材料且具有包含一組斜角刻面之一各自角錐形形狀。在一實施例中，斜角刻面組可接觸生長遮罩層906之一頂面。各刻面可具有一三角形形狀。一相同角錐形氮化鎵部分928上之刻面之邊緣可在角錐形形狀之頂點處鄰接。 在一實施例中，角錐形氮化鎵部分928可摻雜有第一導電類型之摻雜物，若單晶氮化鎵層904被摻雜，則第一導電類型可相同於單晶氮化鎵層904之導電類型。在一實施例中，角錐形氮化鎵部分928可經n型摻雜。 因為單晶氮化鎵層904及角錐形氮化鎵部分928包含氮化鎵，所以單晶氮化鎵層904與角錐形氮化鎵部分928之各者之間的界面處之磊晶應變幾乎為零。因此，角錐形氮化鎵部分928之各者可磊晶對準於單晶氮化鎵層904。 形成穿過生長遮罩層906之角錐形氮化鎵部分928可發生於有助於角錐形刻面形成之程序條件下，例如美國專利第8,669,125號、第8,350,251號及第8,350,249號及美國專利公開申請案第2011/0309382號、第2014/01398620號、第2014/0117401號、第2014/0117307號、第2014/0077220號及第2013/0221322號中所描述，該等案之全文以引用方式併入本文中。 參考圖2C，藉由另一選擇性磊晶沈積程序來將氮化銦鎵材料沈積於角錐形氮化鎵部分928上。在一實施例中，所沈積之氮化銦鎵材料中之銦原子之原子濃度與銦原子之原子濃度及鎵原子之原子濃度之總和之比率(即，銦與III族元素之比率)可在自0.1至0.7之一範圍內(諸如自0.3至0.6)，但亦可採用更小及更大比率。在一實施例中，所沈積之氮化銦鎵材料可摻雜有第一導電類型之摻雜物，若單晶氮化鎵層904被摻雜，則第一導電類型可相同於單晶氮化鎵層904之導電類型。在一實施例中，所沈積之氮化銦鎵材料可經n型摻雜。 所沈積之各氮化銦鎵材料部分與下伏角錐形氮化鎵部分928磊晶對準。各角錐形氮化鎵部分928與一上覆氮化銦鎵材料部分之間的接觸面積限於為下伏角錐形氮化鎵部分928之表面積，其比單晶氮化鎵層904之面積小10倍或10倍以上。因此，角錐形氮化鎵部分928與氮化銦鎵材料部分之間的界面處之磊晶應變可處於不在一顯著密度處誘發應變誘發位錯之一位準。因此，所沈積之氮化銦鎵材料部分之各者可透過角錐形氮化鎵部分928磊晶對準於單晶氮化鎵層904。 繼續藉由選擇性磊晶來沈積氮化銦鎵材料，直至所沈積之氮化銦鎵材料部分融合以形成一連續氮化銦鎵層910。因此，繼續將氮化銦鎵材料沈積於III族氮化物奈米結構(即，角錐形氮化鎵部分928)上，直至形成連續氮化銦鎵層910。連續氮化銦鎵層910連續延伸於孔隙907之陣列之所有孔隙907上方。在氮化銦鎵材料部分匯合之後繼續沈積氮化銦鎵材料以增大連續氮化銦鎵層910之厚度。 連續氮化銦鎵層910之厚度在連續氮化銦鎵層910之進一步生長期間增大。所沈積之氮化銦鎵部分之各種刻面大致在生長遮罩層906中之各相鄰孔隙對907之間的中途彼此匯合以形成位錯911。位錯911可連續包圍角錐形氮化鎵部分928，即，可連續包圍孔隙907之區域。 位錯911隨著連續氮化銦鎵層910繼續生長而消失。所沈積之氮化銦鎵材料之相鄰部分融合以形成連續單晶域，藉此增大連續氮化銦鎵層910內之無缺陷單晶域之平均大小。因此，連續氮化銦鎵層910具有隨著與生長遮罩層906之距離而減小之一位錯密度。位錯911自生長遮罩層906延伸且終止於連續氮化銦鎵層910內。包含生長遮罩層906之頂面之一水平面與連續氮化銦鎵層910之頂面中之最近點之間所量測之連續氮化銦鎵層910之厚度可在自1.6微米至20微米之一範圍內(諸如自2.4微米至10微米)，但亦可採用更小及更大厚度。 參考圖2D，若連續氮化銦鎵層910之頂面上存在突出刻面部分910P，則可執行諸如化學機械平坦化(CMP)之一平坦化程序來移除突出刻面部分910P。可提供連續氮化銦鎵層910之一平坦頂面。若未形成突出刻面部分910，則可省略平坦化程序。連續氮化銦鎵層910係一單晶體，具有大於單晶氮化鎵材料之一晶格常數，且實質上無應力。連續氮化銦鎵層910可具有下式：Inx Ga1-x N，其中0.1≤x≤0.4，諸如其中0.1≤x≤0.2。因此，連續氮化銦鎵層910可用作一模板層以隨後採用具有大於氮化鎵之一晶格常數之一III至V族化合物材料(諸如氮化銦鎵)來形成發光裝置。 參考圖3A，其繪示根據本發明之一第三實施例之一第三例示性結構，其中III族氮化物奈米結構包括奈米線938來代替奈米角錐(918、928)。在其他方面，第三實施例之第三例示性結構及方法相同於第一實施例及第二實施例之結構及方法。第三例示性結構包含一基板902、一單晶氮化鎵層904及一生長遮罩層906 (其內包含孔隙907之一陣列)。圖3A之第二例示性結構可相同於圖1A、圖1B及圖1C中所繪示之第一例示性結構。 參考圖3B，執行一選擇性磊晶程序以形成透過孔隙907磊晶對準於單晶氮化鎵層904之單晶結構之III族氮化物奈米結構。在此實施例中，III族氮化物奈米結構之各者係一各自奈米線938。各奈米線938包含實質上垂直側壁，其自單晶氮化鎵層904之頂面延伸穿過生長遮罩層906中之一各自孔隙907而至一頂部周邊，該頂部周邊在包含生長遮罩層906之一頂面之水平面上方凸起。各奈米線938進一步包括鄰接於實質上垂直側壁之頂部周邊之一組斜角刻面。 在一實施例中，III族氮化物奈米結構(即，奈米線938)包括氮化鎵材料。在此情況中，奈米線938與單晶氮化鎵層904之間的磊晶應變可忽略不計。 在另一實施例中，III族氮化物奈米結構(即，奈米線938)包括氮化銦鎵材料。奈米線938之氮化銦鎵材料可具有相同於隨後將沈積之氮化銦鎵材料之材料組合物，可具有低於隨後將沈積之氮化銦鎵材料之銦原子濃度。 在一實施例中，奈米線938可摻雜有第一導電類型之摻雜物，若單晶氮化鎵層904被摻雜，則第一導電類型可相同於單晶氮化鎵層904之導電類型。在一實施例中，奈米線938可經n型摻雜。 形成穿過生長遮罩層906之奈米線938可發生於有助於角錐形刻面形成之程序條件下，例如美國專利第9,035,278號、第8,999,737號、第8,937,295號、第8,921,141號、第8,901,534號、第8,669,574號、第8,669,125號、第8,664,636號、第8,350,251號及第8,350,249號中所描述，該等專利之全文以引用方式併入本文中。 參考圖3C，藉由另一選擇性磊晶沈積程序來將氮化銦鎵材料沈積於奈米線938上。在一實施例中，所沈積之氮化銦鎵材料中之銦原子之原子濃度與銦原子之原子濃度及鎵原子之原子濃度之總和之比率(即，銦與III族元素之比率)可在自0.1至0.7之一範圍內(諸如自0.3至0.6)，但亦可採用更小及更大比率(例如，奈米線可具有下式：Inx Ga1-x N，其中0.1≤x≤0.25，諸如0.1≤x≤0.13)。在一實施例中，所沈積之氮化銦鎵材料可摻雜有第一導電類型之摻雜物，若單晶氮化鎵層904被摻雜，則第一導電類型可相同於單晶氮化鎵層904之導電類型。在一實施例中，所沈積之氮化銦鎵材料可經n型摻雜。 所沈積之各氮化銦鎵材料部分與下伏奈米線938磊晶對準。各奈米線938與一上覆氮化銦鎵材料部分之間的接觸面積限於為下伏奈米線938之表面積，其比單晶氮化鎵層904之面積小10倍或10倍以上。因此，奈米線938與氮化銦鎵材料部分之間的界面處之磊晶應變可處於不在一顯著密度處誘發應變誘發位錯之一位準。因此，所沈積之氮化銦鎵材料部分之各者可透過奈米線938磊晶對準於單晶氮化鎵層904。 繼續藉由選擇性磊晶來沈積氮化銦鎵材料，直至所沈積之氮化銦鎵材料部分融合以形成一連續氮化銦鎵層910。因此，繼續將氮化銦鎵材料沈積於III族氮化物奈米結構(即，奈米線938)上，直至形成連續氮化銦鎵層910。連續氮化銦鎵層910連續延伸於孔隙907之陣列之所有孔隙907上方。在氮化銦鎵材料部分匯合之後繼續沈積氮化銦鎵材料以增大連續氮化銦鎵層910之厚度。 連續氮化銦鎵層910之厚度在連續氮化銦鎵層910之進一步生長期間增大。所沈積之氮化銦鎵部分之各種刻面大致在生長遮罩層906中之各相鄰孔隙對907之間的中途彼此匯合以形成位錯911。位錯911可連續包圍奈米線938，即，可連續包圍孔隙907之區域。 位錯911隨著連續氮化銦鎵層910繼續生長而消失。所沈積之氮化銦鎵材料之相鄰部分融合以形成連續單晶域，藉此增大連續氮化銦鎵層910內之無缺陷單晶域之平均大小。因此，連續氮化銦鎵層910具有隨著與生長遮罩層906之距離而減小之一位錯密度。位錯911自生長遮罩層906延伸且終止於連續氮化銦鎵層910內。包含生長遮罩層906之頂面之一水平面與連續氮化銦鎵層910之頂面中之最近點之間所量測之連續氮化銦鎵層910之厚度可在自1.6微米至20微米之一範圍內(諸如自2.4微米至10微米)，但亦可採用更小及更大厚度。 如圖3D中所展示，若連續氮化銦鎵層910之頂面上存在突出刻面部分910P，則藉由上文所描述之平坦化來將其移除。突出刻面部分910P之位置可直接位於生長遮罩層906內之孔隙907上方。在一些實施例中，在一俯視圖中，各突出刻面部分910P之頂點可與一下伏孔隙907之一幾何中心重疊。 若奈米線938包含氮化銦鎵材料，則奈米線938之氮化銦鎵材料可具有相同於連續氮化銦鎵層之一上部分之材料組合物或具有低於連續氮化銦鎵層910之上部分之銦原子濃度。 連續氮化銦鎵層910係一單晶體，具有大於單晶氮化鎵材料之一晶格常數，且實質上無應力。連續氮化銦鎵層910可具有下式：Inx Ga1-x N，其中0.1≤x≤0.4，諸如其中0.1≤x≤0.2。因此，連續氮化銦鎵層910可用作一模板層以隨後採用具有大於氮化鎵之一晶格常數之一III至V族化合物材料(諸如氮化銦鎵)來形成發光裝置。 圖1F、圖2D及圖3D中所繪示之各例示性結構可用於在連續氮化銦鎵層910之頂面上形成至少一發光二極體，連續氮化銦鎵層910係具有大於單晶氮化鎵層904之晶格常數之一晶格常數的一單晶III至V族化合物半導體材料層。至少一發光二極體可包含發射自615 nm至750 nm (諸如615 nm至650 nm (即，紅光))之一範圍內之一峰值波長處之光的氮化銦鎵作用區域。 參考圖4A，其展示可形成於圖1F、圖2D及圖3D中所繪示之任何例示性結構上之一第四例示性結構。一圖案化遮罩層946可形成於連續氮化銦鎵層910之頂面上。可(例如)藉由沈積一金屬層(例如鈦)或介電材料層且將該層圖案化以在其內形成孔隙來形成圖案化遮罩層946。例如，諸如氮化矽層、氧化矽層或介電金屬氧化物層(諸如氧化鋁層)之一介電材料層可形成於基板20之頂面上。在一實施例中，介電材料層可包含氮化矽層。介電材料層之厚度可在自3 nm至100 nm之一範圍內，但亦可採用更小及更大厚度。 可將一光阻層(圖中未展示)施加於介電材料層之頂面上方，且可藉由微影曝光及顯影來微影圖案化光阻層以形成穿過其之孔隙。在一實施例中，光阻層中之孔隙可形成為二維週期性陣列。各孔隙之大小及形狀可經選擇以最佳化隨後將形成之奈米線之形狀及大小。可透過介電材料層轉印光阻層中之孔隙之圖案以形成圖案化遮罩層946。隨後，可(例如)藉由灰化來移除光阻層。 圖案化遮罩層946包含可或可不配置為二維週期性陣列之開口。各開口之形狀可為圓形、橢圓形或多邊形(諸如六邊形)。圖案化遮罩層946中之各開口之最大橫向尺寸可在自10 nm至1,000 nm之一範圍內(諸如自30 nm至300 nm)，但亦可採用更小及更大之最大橫向尺寸。在穿過圖案化遮罩層946之各開口下方實體曝露氮化銦鎵層910之頂面之一部分。 儘管本文中已繪示例示性結構之一區域，但應瞭解，例示性結構可作為二維陣列沿兩個獨立水平方向橫向延伸。因此，可在例示性結構中形成圖中所繪示之結構之多個例項，其通常為本發明之裝置之商業生產期間之情況。 參考圖4B，透過圖案化遮罩層946中之開口生長奈米線芯948之一陣列。各奈米線芯948包含具有第一導電類型(即，連續氮化銦鎵層910之摻雜之導電類型)之一摻雜之一摻雜氮化鎵或氮化銦鎵材料。在一實施例中，第一導電類型可為n型，且各奈米線芯948包含一n型摻雜氮化銦鎵。在一實施例中，奈米線芯948可具有相同或實質上相同於連續氮化銦鎵層910之銦與III族元素之比率(即，銦原子之原子濃度與銦原子之原子濃度及鎵原子之原子濃度之總和之比率)。在此情況中，奈米線芯948與連續氮化銦鎵層910之間的磊晶應變可為零或實質上為零。 奈米線芯948之各者可形成有一組實質上垂直側壁及一尖端部分，該尖端部分具有斜角刻面，即，非水平且非垂直之刻面。可(例如)藉由選擇性磊晶生長一n型摻雜化合物半導體材料來生長奈米線芯948。選擇性磊晶生長程序之程序參數可經選擇使得一n型摻雜化合物半導體材料自穿過圖案化遮罩層946之各開口向上生長以具有實質上垂直側壁及斜角刻面。用於生長穿過圖案化遮罩層946中之開口且具有實質上垂直側壁及刻面尖端部分之奈米線芯948之方法係描述於(例如) Konsek等人之美國專利第8,664,636號、Konsek等人之美國專利第8,669,574號及Konsek之美國專利第9,287,443號中，該等專利之各者已讓與Glo AB。奈米線芯948之高度可在自2微米至40微米之一範圍內，但亦可採用更小及更大高度。 參考圖4C，一作用外殼950形成於各奈米線芯948上。作用外殼950包含在施加一適合電偏壓之後發光之至少一半導體材料。例如，各作用外殼950可包含在橫跨其施加一電偏壓之後發紅光之一多量子井(MQW)結構。例如，各作用外殼950可包含一多量子井，其包含具有一第一厚度(其可在自1 nm至10 nm之一範圍內)之一發光氮化銦鎵層及具有寬於氮化銦鎵層之一能帶間隙之障壁層之一組合之多次重複。障壁層可包括氮化鎵、氮化鋁鎵、氮化銦鋁鎵或氮化銦鎵(其具有少於發光氮化銦鎵層之銦)。一作用外殼950內之所有層之集合在本文中指稱一作用層。例如，發光(即，量子井)氮化鎵層可具有下式：Inx Ga1-x N，其中0.4≤x≤0.6，諸如其中0.45≤x≤0.55 (即，其含有高於連續氮化銦鎵層910及氮化銦鎵奈米角錐918或奈米線938之銦濃度)。 可採用一選擇性磊晶程序來生長作用外殼950。選擇性磊晶程序之程序參數可經選擇使得作用外殼950生長為始終具有一相同厚度之保形結構。在另一實施例中，作用外殼950可生長為一偽保形結構，其中垂直部分始終具有相同厚度，且奈米線芯948之尖端上方之刻面部分具有不同於垂直部分之厚度的厚度。用於生長奈米線芯948上之作用外殼950之方法係描述於(例如) Konsek等人之美國專利第8,664,636號、Konsek等人之美國專利第8,669,574號及Konsek之美國專利第9,287,443號中，該等專利之各者已讓與Glo AB。作用外殼950之垂直部分之厚度可經選擇使得作用外殼950彼此不融合。作用外殼950之垂直部分之厚度可在自20 nm至1微米之一範圍內，但亦可採用更小及更大厚度。 一奈米線芯948及一作用外殼950 (其接觸、包圍及上覆奈米線芯948)之各組構成一奈米線(948、950)。在一實施例中，形成於基板20上之所有奈米線(948、950)組可包含保留於一最終裝置結構中之奈米線(948、950)之一群組及定位於奈米線(948、950)之群組之區域外且隨後被移除且因此不併入至最終裝置結構中之額外奈米線(948、950)。可採用至少一選擇性磊晶程序來透過圖案化遮罩層946中之開口生長包含奈米線(948、950)之陣列及額外奈米線(948、950)之所有奈米線(948、950)，該至少一選擇性磊晶程序可為至少兩個選擇性磊晶程序，其包含形成奈米線芯948之一第一選擇性磊晶程序及形成作用外殼950之至少一第二選擇性磊晶程序。 透過介電遮罩層946中之開口形成一奈米線芯948及一外殼950之組合之一陣列。各奈米線芯948包含具有第一導電類型之一摻雜之一III至V族化合物材料，且各外殼950橫向包圍一各自奈米線芯948且包含在橫跨其施加一電偏壓之後發射峰值波長處之光的一各自作用區域。在一實施例中，各外殼950內之作用區域可經組態以發射自615 nm至750 nm之一範圍(諸如615 nm至650 nm)內之一峰值波長處之光，且定位於連續氮化銦鎵層之一頂面上。 奈米線(948、950)可形成為具有沿兩個獨立方向之週期性之二維陣列。陣列內之各奈米線(948、950)自摻雜化合物半導體層26之頂面垂直延伸。陣列內之各奈米線(948、950)包含：一奈米線芯948，其具有第一導電類型之一摻雜；及一作用外殼950，其包含在透過其施加電偏壓之後發光之一作用層。 參考圖4C，一連續摻雜III至V族化合物材料層952形成於奈米線(948、950)之側壁及刻面外表面上。連續摻雜III至V族化合物材料層952包含一摻雜半導體材料，其具有與第一導電類型相反之一第二導電類型之一摻雜。例如，若第一導電類型係n型，則第二導電類型係p型。若第一導電類型係p型，則第二導電類型係n型。 連續摻雜III至V族化合物材料層952之化合物半導體材料可經選擇以針對奈米線芯948之第一導電類型摻雜化合物半導體材料之一給定組合物最佳化作用外殼950之效率。在一實施例中，奈米線芯948可包含n型摻雜氮化鎵或氮化銦鎵，且連續摻雜III至V族化合物材料層952可包含p型摻雜氮化鎵、氮化銦鎵或氮化鋁鎵。 在一實施例中，連續摻雜III至V族化合物材料層952之沈積化合物半導體材料之厚度可經選擇使得相鄰奈米線對(948、950)之間的容積填充有連續摻雜III至V族化合物材料層952之垂直部分。連續摻雜III至V族化合物材料層952包含連續水平延伸且覆於奈米線(948、950)之陣列上之一水平延伸部分及定位於相鄰奈米線對(948、950)之間的垂直部分。連續摻雜III至V族化合物材料層952之水平延伸部分接觸奈米線(948、950)之刻面表面。連續摻雜III至V族化合物材料層952之各垂直部分可接觸圖案化遮罩層946之頂面之一部分且可鄰接於連續摻雜III至V族化合物材料層952之水平延伸部分。連續摻雜III至V族化合物材料層952之水平延伸部分之厚度(如沿垂直方向所量測)可在自100 nm至2微米之一範圍內(諸如自200 nm至1微米)，但亦可採用更小及更大厚度。參考圖4D，一頂部電極形成於連續摻雜III至V族化合物材料層952上。頂部電極可包括任何適合導電材料，諸如可沈積於連續摻雜III至V族化合物材料層952之水平延伸部分上方之一選用透明導電氧化物層954。若自外殼950之作用層發射之光由一反射器層導引向下，則透明導電氧化物層954在本文中指稱一背面透明導電氧化物層954。透明導電氧化物層954包含諸如氧化銦錫或摻鋁氧化鋅之一透明導電氧化物材料。透明導電氧化物層954可沈積為橫跨連續摻雜III至V族化合物材料層952之整個區域(即，橫跨奈米線(948、950)之陣列之整個區域)延伸之一連續材料層。透明導電氧化物層954之厚度可在自100 nm至2微米之一範圍內(諸如自200 nm至1微米)，但亦可採用更小及更大厚度。 可視情況沈積一反射器材料以形成連續延伸於透明導電氧化物層954及奈米線(948、950)之陣列上方之一反射器層966。反射器層966透過透明導電氧化物層954電短接至連續摻雜III至V族化合物材料層952。在一實施例中，反射器層966包含選自銀、鋁、銅及金之至少一材料。在一實施例，可藉由諸如物理氣相沈積(濺鍍)或真空蒸鍍之一定向沈積方法來沈積反射器材料。反射器層966可用於使自作用外殼950發射之光向下反射。 一介電材料沈積於反射器層966上方以形成一介電材料層970。介電材料層970形成於反射器層966上方及其周圍。介電材料層970之介電材料可為可藉由旋塗來形成之一自平坦化介電材料，諸如旋塗玻璃(SOG)。替代地，介電材料層970之介電材料可為一非自平坦化材料。在此情況中，介電材料層970隨後可或可不經平坦化。若平坦化介電材料層970，則可採用一化學機械平坦化(CMP)程序。在一實施例中，介電材料層970之介電材料可包含摻雜矽酸鹽玻璃或未摻雜矽酸鹽玻璃。介電材料層970之厚度可在自100 nm至4微米之一範圍內(諸如自200 nm至2微米)，但亦可採用更小及更大厚度。 參考圖4E，可形成穿過介電材料層970而至反射器層966之一頂面之開口。例如，一光阻層(圖中未展示)可施加於介電材料層970上方且可經微影圖案化以在其內形成開口。可藉由一各向異性蝕刻或一各向同性蝕刻、透過介電材料層970轉印光阻層中之開口之圖案以在介電材料層970中形成開口。例如，採用氫氟酸之一濕式蝕刻或採用碳氟蝕刻劑之一反應性離子蝕刻可用於形成穿過介電材料層970之開口。在一實施例中，可每一晶粒面積(即，待用於一單一紅光發射子像素之每一組奈米線(948、950))形成穿過介電材料層970之一個開口。 至少一金屬障壁層(984、986)可形成為介電材料層970之頂面上方及穿過介電材料層970之開口中之至少一連續材料層。至少一金屬障壁層(984、986)可直接形成於反射器層966上。至少一金屬障壁層(984、986)垂直延伸穿過穿過介電材料層970之開口且電短接至反射器層966、透明導電氧化物層954及連續摻雜III至V化合物材料層952。 至少一金屬障壁層(984、986)包含可用於凸塊下金屬(UBM)之金屬材料層，即，一組金屬層提供於一焊料凸塊與一晶粒之間。在一實施例中，至少一金屬障壁層(984、986)可包含一擴散障壁層984及一黏著促進劑層986。可用於擴散障壁層984之例示性材料包含鈦及鉭。可用於黏著促進劑層986之例示性材料包含自下至上為銅及鎳之一堆疊、鎢、鉑及鎢及鉑之一堆疊。亦可採用此項技術中已知之任何其他凸塊下金屬。至少一金屬障壁層(984、986)包含：一水平部分，其覆於介電材料層970上；及一垂直突出部分，其鄰接水平部分之一內周邊及介電材料層970及反射器層966之接觸側壁。 一焊料凸塊988可形成於介電材料層970中之開口內之空腔中及定位於介電材料層970中之開口周圍之至少一金屬障壁層(984、986)之頂面之一部分上方。焊料凸塊988包含一焊接材料，其可包含錫且視情況包含銀、銅、鉍、銦、鋅及/或銻。定位於包含至少一金屬障壁層(984、986)之頂面之水平面上方之焊料凸塊988之上部分可具有一球體之一主要部分之一形狀。應瞭解，所繪示之焊料凸塊988之形狀僅為示意性的且可不表示一焊料凸塊988之一真實形狀。焊料凸塊988之下部分填充介電材料層970中之開口。若焊料凸塊988具有一球體之一主要部分之一形狀，則球體之直徑可在自15微米至60微米之一範圍內，但亦可採用更小及更大直徑。焊料凸塊988之下部分可直接形成於穿過介電材料層970之開口內之至少一金屬障壁層(984、986)之一側壁上且直接形成於至少一金屬障壁層(984、986)之一凹入部分之一頂面上。焊料凸塊988電短接至反射器層966、透明導電氧化物層954及連續摻雜III至V族化合物材料層952。 參考圖4F，可視情況移除基板902、單晶氮化鎵層904及生長遮罩層906。例如，雷射束可穿過基板902 (其包含諸如藍寶石之一材料)且剝蝕單晶氮化鎵層904之底面區域，藉此使基板902與單晶氮化鎵層904之剩餘部分及其上之結構脫離。可採用化學機械平坦化來移除單晶氮化鎵層904及生長遮罩層906以實體曝露連續氮化銦鎵層910之底面。可採用諸如聚合物、氮化矽、氧化矽或其等之一組合之一暫時遮罩材料(圖中未展示)來在平坦化程序期間保護焊料凸塊。替代地，可採用諸如一濕式蝕刻程序或一反應性離子蝕刻程序之一蝕刻程序來移除單晶氮化鎵層904及生長遮罩層906以實體曝露連續氮化銦鎵層910之底面。連續氮化銦鎵層910之實體曝露表面在本文中指稱一遠端表面，即，遠離作用區域950之一表面。隨後，可單粒化及/或轉印第四例示性結構以形成包含紅色發光二極體之一顯示裝置。在後續製程中，可使用於各發光二極體之一電極形成於一各自焊料凸塊988上，且可使用於各發光二極體之另一電極形成於連續氮化銦鎵層910之遠端表面之一各自部分上。 參考圖5A，其展示可形成於圖1F、圖2D及圖3D中所繪示之任何例示性結構上之一第五例示性結構。隨後，可藉由一系列磊晶程序來沈積一第一導電類型化合物半導體層(即，一平坦/塊狀層) 958、一作用層(即，一平坦層) 960及一第二導電類型化合物半導體層(即，一平坦/塊狀層) 962。各磊晶程序可為或可不為選擇性的。一平坦紅色發光二極體結構由第一導電類型化合物半導體層958、作用層960及第二導電類型化合物半導體層962之組合形成。 具體而言，第一導電類型化合物半導體層958及第二導電類型化合物半導體層962之一者可為定位於連續氮化銦鎵層910上方之一平坦n型摻雜III至V族化合物半導體材料層。第一導電類型化合物半導體層958及第二導電類型化合物半導體層962之另一者可為定位於連續氮化銦鎵層910上方之一平坦p型摻雜III至V族化合物半導體材料層。作用層960包含定位於平坦n型摻雜III至V族化合物半導體材料層與平坦p型摻雜III至V族化合物半導體材料層之間的一作用區域。在橫跨作用層960施加一電偏壓之後，作用層960發射615 nm至750 nm (諸如615 nm至650 nm)之峰值波長處之光。 參考圖5B，可執行圖4D之處理步驟以形成一透明導電氧化物層964、一反射器層966及一介電材料層970。 參考圖5C，可執行圖4E之處理步驟以形成穿過介電材料層970之開口、至少一金屬障壁層(984、986)及焊料凸塊988。 參考圖5D，可執行圖4F之處理步驟以視情況移除基板902、單晶氮化鎵層904及生長遮罩層906。連續氮化銦鎵層910之實體曝露表面在本文中指稱一遠端表面，即，遠離作用區域960之一表面。隨後，可單粒化及/或轉印第五例示性結構以形成包含紅色發光二極體之一顯示裝置。在後續製程中，可使用於各發光二極體之一電極形成於一各自焊料凸塊988上且可使用於各發光二極體之另一電極形成於連續氮化銦鎵層910之遠端表面之一各自部分上。 第四例示性結構及第五例示性結構之各者可包含一發光裝置。該發光裝置可包含：一連續氮化銦鎵層910，其包含一連續單晶氮化銦鎵材料部分，其中連續氮化銦鎵層具有隨著與連續氮化銦鎵層910之一底面之距離而減小之一位錯密度，且位錯自連續氮化銦鎵層910之底面延伸且終止於連續氮化銦鎵層910內；及至少一發光二極體，其包含發射自615 nm至750 nm之一範圍內之一峰值波長處之光的一作用區域(950或960)且定位於連續氮化銦鎵層上方。 連續氮化銦鎵層910係一平坦模板，其具有與平坦GaN模板相當之一表面形態及位錯密度，但具有大於GaN模板之一平面內晶格常數。在一實施例中，連續氮化銦鎵層910可具有＜0.5 nm rms (諸如0.1 nm rms至0.4 nm rms)之一頂面粗糙度，其由AFM在晶圓上之5個位置(中心、半徑中點、邊緣-5mm)中之10微米×10微米面積上量測。連續氮化銦鎵層910可在晶圓上之相同5個位置處具有＞3.21 Å (諸如3.22 Å至3.3 Å)之一平面內晶格常數(即，100或010平面間隔)。連續氮化銦鎵層910可具有可藉由AFM來觀察得到之原子階梯邊緣及＜1×109 cm-2 (諸如0.1×109 cm-2 至0.9×109 cm-2 )之一位錯密度。 在一實施例中，發光裝置可進一步包括III族氮化物奈米結構(918、928、938)(其含有至少一IIIA族元素(其包含鎵)之氮化物(例如GaN或InGaN))且定位於連續氮化銦鎵層910之一上部分與連續氮化銦鎵層910之底面之間。 在一實施例中，III族氮化物奈米結構(918、938)之各者包括氮化銦鎵材料，其具有不同於連續氮化銦鎵層910之上部分中之氮化銦鎵材料之一組合物及不同於作用區域(950、960)之氮化銦鎵材料之組合物。例如，III族氮化物奈米結構(918、938)之各者具有最低銦含量，連續氮化銦鎵層910具有適中銦含量，且作用區域(950、960)具有最高銦含量。 在一實施例中，III族氮化物奈米結構928之各者包括氮化鎵材料，其具有包含一組斜角刻面之一各自角錐形形狀(即，GaN奈米角錐)。 在一些實施例中，III族氮化物奈米結構938之各者係奈米線，其包含：實質上垂直側壁，其自連續氮化銦鎵層910之底面延伸至在連續氮化銦鎵層910之底面上方凸起之一頂部周邊；及一組斜角刻面，其等鄰接於實質上垂直側壁之頂部周邊。在一實施例中，III族氮化物奈米結構938包括氮化銦鎵材料，且氮化銦鎵材料具有低於連續氮化銦鎵層910之上部分之銦原子濃度。在一實施例中，III族氮化物奈米結構938包括氮化鎵材料。 在圖4F所展示之一實施例中，至少一發光二極體包括：一奈米線芯948及一外殼950之一組合之一陣列，其中各奈米線芯948包含具有一第一導電類型之一摻雜之一III至V族化合物材料，且各外殼950橫向包圍一各自奈米線芯948且包含一各自氮化銦鎵作用區域，該各自氮化銦鎵作用區域在橫跨其施加一電偏壓之後發射615 nm至750 nm之間的峰值波長處之光；及一連續摻雜III至V族化合物材料層952，其具有與第一導電類型相反之一第二導電類型之一摻雜且接觸外殼950之外側壁。 在圖5D所展示之另一實施例中，至少一發光二極體包括：一平坦n型摻雜III至V族化合物半導體材料層(958或962)，其定位於連續氮化銦鎵層910上方；一平坦p型摻雜III至V族化合物半導體材料層(962或958)，其定位於連續氮化銦鎵層910上方；及一各自氮化銦鎵作用區域960，其定位於平坦n型摻雜III至V族化合物半導體材料層與平坦p型摻雜III至V族化合物半導體材料層之間。 在一實施例中，發光裝置可進一步包括：一單晶氮化鎵層904，其定位於一單晶基板902上；及一生長遮罩層906，其定位於單晶氮化鎵層904上且包含穿過其之一孔隙陣列，其中整個連續氮化銦鎵層910透過穿過生長遮罩層906之孔隙陣列中之各孔隙與單晶氮化鎵層904磊晶對準。 提供所揭示實施例之以上描述來使熟習技術者能夠製造或使用本發明。熟習技術者將易於明白此等實施例之各種修改，且可在不背離本發明之精神或範疇之情況下將本文中所界定之一般原理應用於其他實施例。因此，本發明不意欲受限於本文中所展示之實施例，而是應被給予與以下申請專利範圍及本文中所揭示之原理及新穎特徵一致之最廣範疇。
20‧‧‧基板
902‧‧‧基板
904‧‧‧單晶氮化鎵層
906‧‧‧生長遮罩層
907‧‧‧孔隙
910‧‧‧連續氮化銦鎵層
910P‧‧‧突出刻面部分
911‧‧‧位錯
918‧‧‧角錐形氮化銦鎵部分/氮化銦鎵奈米角錐
928‧‧‧氮化鎵奈米角錐/角錐形氮化鎵部分/III族氮化物奈米結構
938‧‧‧奈米線
946‧‧‧圖案化遮罩層
948‧‧‧奈米線芯
950‧‧‧作用外殼/作用區域
952‧‧‧連續摻雜III至V族化合物材料層
958‧‧‧第一導電類型化合物半導體層
960‧‧‧作用層/作用區域
962‧‧‧第二導電類型化合物半導體層
964‧‧‧透明導電氧化物層
966‧‧‧反射器層
970‧‧‧介電材料層
984‧‧‧擴散障壁層/金屬障壁層
986‧‧‧黏著促進劑層/金屬障壁層
988‧‧‧焊料凸塊
圖1A係根據本發明之一第一實施例之形成一單晶氮化鎵層及其內包含一孔隙陣列之一生長遮罩層之後的一第一例示性結構之一垂直橫截面圖。 圖1B係針對其中生長遮罩層中之孔隙呈圓形之情況的圖1A之第一例示性結構之一俯視圖。 圖1C係針對其中生長遮罩層中之孔隙呈六邊形之情況的圖1A之第一例示性結構之一俯視圖。 圖1D係根據本發明之第一實施例之形成角錐形氮化銦鎵部分作為穿過生長遮罩層中之孔隙之III族氮化物奈米結構之後的第一例示性結構之一垂直橫截面圖。 圖1E係根據本發明之第一實施例之形成包含刻面部分之一連續氮化銦鎵層之後的第一例示性結構之一垂直橫截面圖。 圖1F係根據本發明之第一實施例之使連續氮化銦鎵層之頂面平坦化之後的第一例示性結構之一垂直橫截面圖。 圖2A係根據本發明之一第二實施例之形成一單晶氮化鎵層及其內包含一孔隙陣列之一生長遮罩層之後的一第二例示性結構之一垂直橫截面圖。 圖2B係根據本發明之第二實施例之形成角錐形氮化鎵部分作為穿過生長遮罩層中之孔隙之III族氮化物奈米結構之後的第二例示性結構之一垂直橫截面圖。 圖2C係根據本發明之第二實施例之形成包含刻面部分之一連續氮化銦鎵層之後的第二例示性結構之一垂直橫截面圖。 圖2D係根據本發明之第二實施例之使連續氮化銦鎵層之頂面平坦化之後的第二例示性結構之一垂直橫截面圖。 圖3A係根據本發明之一第三實施例之形成一單晶氮化鎵層及其內包含一孔隙陣列之一生長遮罩層之後的一第三例示性結構之一垂直橫截面圖。 圖3B係根據本發明之第三實施例之形成奈米線作為穿過生長遮罩層中之孔隙之III族氮化物奈米結構之後的第三例示性結構之一垂直橫截面圖。 圖3C係根據本發明之第三實施例之形成包含刻面部分之一連續氮化銦鎵層之後的第三例示性結構之一垂直橫截面圖。 圖3D係根據本發明之第三實施例之使連續氮化銦鎵層之頂面平坦化之後的第三例示性結構之一垂直橫截面圖。 圖4A係根據本發明之一實施例之形成一介電遮罩層之後的一第四例示性結構之一垂直橫截面圖。 圖4B係根據本發明之一實施例之形成奈米線芯之後的第四例示性結構之一垂直橫截面圖。 圖4C係根據本發明之一實施例之形成作用區域及一連續摻雜III至V族化合物材料層之後的第四例示性結構之一垂直橫截面圖。 圖4D係根據本發明之一實施例之形成一透明導電氧化物層、一反射器層及一介電材料層之後的第四例示性結構之一垂直橫截面圖。 圖4E係根據本發明之一實施例之形成穿過介電材料層之一開口、至少一金屬障壁層及一焊料凸塊之後的第四例示性結構之一垂直橫截面圖。 圖4F係根據本發明之一實施例之藉由雷射剝蝕生長遮罩層來視情況移除基板、單晶氮化鎵層及生長遮罩層之後的第四例示性結構之一垂直橫截面圖。 圖5A係根據本發明之一實施例形成一第一導電類型化合物半導體層、一作用層及一第二導電類型化合物半導體層之後的一第五例示性結構之一垂直橫截面圖。 圖5B係根據本發明之一實施例之形成一透明導電氧化物層、一反射器層及一介電材料層之後的第五例示性結構之一垂直橫截面圖。 圖5C係根據本發明之一實施例之形成穿過介電材料層之一開口、至少一金屬障壁層及一焊料凸塊之後的第五例示性結構之一垂直橫截面圖。 圖5D係根據本發明之一實施例之藉由雷射剝蝕生長遮罩層來視情況移除基板、單晶氮化鎵層及生長遮罩層之後的第五例示性結構之一垂直橫截面圖。

Claims (20)

  1. 一種形成一發光裝置之方法，其包括： 使一單晶氮化鎵層形成於一單晶基板上； 使一生長遮罩層形成於該單晶氮化鎵層上； 形成穿過該生長遮罩層之一孔隙陣列以實體曝露該單晶氮化鎵層之一頂面之部分； 使含有包含鎵之至少一IIIA族元素之氮化物之III族氮化物奈米結構穿過該孔隙陣列而形成於該單晶氮化鎵層上； 將氮化銦鎵材料沈積於該等III族氮化物奈米結構上，直至形成連續延伸於該孔隙陣列之所有孔隙上方之一連續氮化銦鎵層；及 使包含一作用區域之至少一發光二極體形成於該連續氮化銦鎵層上方，該作用區域發射自615 nm至750 nm之一範圍內之一峰值波長處之光。
  2. 如請求項1之方法，其中： 該等III族氮化物奈米結構之各者包括一額外氮化銦鎵材料且具有包含一組斜角刻面之一各自角錐形形狀；且 該組斜角刻面接觸該生長遮罩層之一頂面。
  3. 如請求項2之方法，其中該額外氮化銦鎵材料具有相同於該連續氮化銦鎵層之一上部分之一材料組合物或具有低於該連續氮化銦鎵層之一上部分之一銦原子濃度。
  4. 如請求項1之方法，其中該等III族氮化物奈米結構之各者包括氮化鎵材料且具有包含一組斜角刻面之一各自角錐形形狀。
  5. 如請求項4之方法，其中該組斜角刻面接觸該生長遮罩層之一頂面。
  6. 如請求項1之方法，其中該等III族氮化物奈米結構之各者具有一各自奈米線，該各自奈米線包含： 實質上垂直側壁，其等自該單晶氮化鎵層之該頂面延伸穿過該生長遮罩層中之一各自孔隙而至一頂部周邊，該頂部周邊在包含該生長遮罩層之一頂面之一水平面上方凸起；及 一組斜角刻面，其等鄰接於該等實質上垂直側壁之該頂部周邊。
  7. 如請求項6之方法，其中該等III族氮化物奈米結構包括氮化鎵或氮化銦鎵材料。
  8. 如請求項1之方法，其中該連續氮化銦鎵層具有隨著與該生長遮罩層之距離而減小之一位錯密度，且位錯自該連續氮化銦鎵層之底面延伸且終止於該連續氮化銦鎵層內。
  9. 如請求項1之方法，其中該至少一發光二極體包括： 一奈米線芯及一外殼之組合之一陣列，其中各奈米線芯包含具有一第一導電類型之一摻雜之一III至V族化合物材料，且各外殼橫向包圍一各自奈米線芯且包含一各自氮化銦鎵作用區域，該各自氮化銦鎵作用區域在橫跨其施加一電偏壓之後發射615 nm至750 nm之該峰值波長處之光；及 一連續摻雜III至V族化合物材料層，其具有與該第一導電類型相反之一第二導電類型之一摻雜且接觸該等外殼之外側壁。
  10. 如請求項1之方法，其中該至少一發光二極體包括： 一平坦n型摻雜III至V族化合物半導體材料層，其定位於該連續氮化銦鎵層上方； 一平坦p型摻雜III至V族化合物半導體材料層，其定位於該連續氮化銦鎵層上方；及 一各自氮化銦鎵作用區域，其定位於該平坦n型摻雜III至V族化合物半導體材料層與該平坦p型摻雜III至V族化合物半導體材料層之間。
  11. 一種發光裝置，其包括： 一連續氮化銦鎵層，其包含一連續單晶氮化銦鎵材料部分，其中該連續氮化銦鎵層具有隨著與該連續氮化銦鎵層之一底面之距離而減小之一位錯密度，且位錯自該連續氮化銦鎵層之該底面延伸且終止於該連續氮化銦鎵層內；及 至少一發光二極體，其包含發射自615 nm至750 nm之一範圍內之一峰值波長處之光的一作用區域且定位於該連續氮化銦鎵層上方。
  12. 如請求項11之發光裝置，其進一步包括數個III族氮化物奈米結構，該等III族氮化物奈米結構含有包含鎵之至少一IIIA族元素之氮化物且定位於該連續氮化銦鎵層之一上部分與該連續氮化銦鎵層之該底面之間。
  13. 如請求項12之發光裝置，其中該等III族氮化物奈米結構之各者包括氮化銦鎵材料，該氮化銦鎵材料具有不同於該連續氮化銦鎵層之該上部分中之氮化銦鎵材料之一組合物。
  14. 如請求項12之發光裝置，其中該等III族氮化物奈米結構之各者包括氮化鎵材料且具有包含一組斜角刻面之一角錐形形狀。
  15. 如請求項12之發光裝置，其中該等III族氮化物奈米結構之各者包括各自奈米線，該各自奈米線包含： 實質上垂直側壁，其等自該連續氮化銦鎵層之該底面延伸至在該連續氮化銦鎵層之該底面上方凸起之一頂部周邊；及 一組斜角刻面，其等鄰接於該等實質上垂直側壁之該頂部周邊。
  16. 如請求項15之發光裝置，其中： 該等III族氮化物奈米結構包括氮化銦鎵材料；且 該氮化銦鎵材料具有低於該連續氮化銦鎵層之該上部分之一銦原子濃度。
  17. 如請求項15之發光裝置，其中該等III族氮化物奈米結構包括氮化鎵材料。
  18. 如請求項11之發光裝置，其中該至少一發光二極體包括： 一奈米線芯及一外殼之一組合之一陣列，其中各奈米線芯包含具有一第一導電類型之一摻雜之一III至V族化合物材料，且各外殼橫向包圍一各自奈米線芯且包含一各自氮化銦鎵作用區域，該各自氮化銦鎵作用區域在橫跨其施加一電偏壓之後發射615 nm至750 nm之該峰值波長處之光；及 一連續摻雜III至V族化合物材料層，其具有與該第一導電類型相反之一第二導電類型之一摻雜且接觸該等外殼之外側壁。
  19. 如請求項11之發光裝置，其中該至少一發光二極體包括： 一平坦n型摻雜III至V族化合物半導體材料層，其定位於該連續氮化銦鎵層上方； 一平坦p型摻雜III至V族化合物半導體材料層，其定位於該連續氮化銦鎵層上方；及 一各自氮化銦鎵作用區域，其定位於該平坦n型摻雜III至V族化合物半導體材料層與該平坦p型摻雜III至V族化合物半導體材料層之間。
  20. 如請求項11之發光裝置，其中該連續氮化銦鎵層具有： ＜0.5 nm rms之一頂面之一表面粗糙度，其由AFM在5個位置中之10微米×10微米面積上量測； ＞3.21 Å之一平面內晶格常數；及 ＜1×109 cm-2 之一位錯密度。
TW107106705A 2017-03-21 2018-03-01 具有氮化銦鎵模板層的紅色發光二極體及其製造方法 TW201838204A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/464,641 2017-03-21
US15/464,641 US20180277713A1 (en) 2017-03-21 2017-03-21 Red light emitting diodes having an indium gallium nitride template layer and method of making thereof

Publications (1)

Publication Number Publication Date
TW201838204A true TW201838204A (zh) 2018-10-16

Family

ID=63583633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106705A TW201838204A (zh) 2017-03-21 2018-03-01 具有氮化銦鎵模板層的紅色發光二極體及其製造方法

Country Status (3)

Country Link
US (1) US20180277713A1 (zh)
TW (1) TW201838204A (zh)
WO (1) WO2018175081A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020536033A (ja) * 2017-10-05 2020-12-10 ヘキサジェム アーベー プレーナ形ｉｉｉ−ｎ半導体層を有する半導体デバイスおよび製作方法
US20200388723A1 (en) * 2019-06-07 2020-12-10 Intel Corporation Micro light-emitting diode display having truncated nanopyramid structures
US10847625B1 (en) * 2019-11-19 2020-11-24 Opnovix Corp. Indium-gallium-nitride structures and devices
US20210257510A1 (en) * 2020-02-18 2021-08-19 Glo Ab Light emitting diode containing pinhole masking layer and method of making thereof
US11393682B2 (en) * 2020-03-05 2022-07-19 Microsoft Technology Licensing, Llc Nanowire with reduced defects
JP2023519468A (ja) * 2020-03-27 2023-05-11 グーグル エルエルシー 歪みが低減された窒化インジウムガリウム発光ダイオード
US20210343901A1 (en) * 2020-04-30 2021-11-04 Glo Ab Semiconductor device containing stress relaxation layer and method of making thereof
KR20220045478A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법
CN114388664B (zh) * 2021-12-29 2023-08-29 南昌大学 一种提高GaN基发光器件光电转化效率的生长方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
KR100629558B1 (ko) * 1997-10-30 2006-09-27 스미토모덴키고교가부시키가이샤 ＧａＮ단결정기판 및 그 제조방법
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
US20080111144A1 (en) * 2006-11-15 2008-05-15 The Regents Of The University Of California LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
WO2011033570A1 (ja) * 2009-09-17 2011-03-24 株式会社 東芝 半導体発光素子
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
JP2015532014A (ja) * 2012-09-18 2015-11-05 グロ アーベーＧｌｏ Ａｂ ナノピラミッドサイズ光電構造及びそれを製造するための方法
DE102012217644A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR102108196B1 (ko) * 2013-04-05 2020-05-08 서울바이오시스 주식회사 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
KR102094471B1 (ko) * 2013-10-07 2020-03-27 삼성전자주식회사 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
WO2015095049A1 (en) * 2013-12-17 2015-06-25 Glo Ab Iii-nitride nanowire led with strain modified surface active region and method of making thereof

Also Published As

Publication number Publication date
WO2018175081A1 (en) 2018-09-27
US20180277713A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
TW201838204A (zh) 具有氮化銦鎵模板層的紅色發光二極體及其製造方法
US9799796B2 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
TWI601310B (zh) 奈米線發光二極體結構及其製造方法
US8901534B2 (en) Coalesced nanowire structures with interstitial voids and method for manufacturing the same
JP5840294B2 (ja) ナノ構造層を有する発光ダイオードならびに製造方法および使用方法
KR20150056557A (ko) 나노피라미드 크기의 광전자 구조 및 이를 제조하는 방법
TW201428999A (zh) 奈米線尺寸之光電結構及改質其經選定部分之方法
TWI559573B (zh) 發光二極體
US20140370631A1 (en) Removal of 3d semiconductor structures by dry etching
CN109360871B (zh) 一种图形化衬底、发光二极管外延片及其制备方法
TW201515269A (zh) 用於平整化及界定奈米線裝置之活化區的絕緣層
JP5292456B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
KR102206284B1 (ko) 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
CN110838538B (zh) 一种发光二极管元件及其制备方法
US9059355B2 (en) Stopping an etch in a planar layer after etching a 3D structure
CN115207175B (zh) 基于图形化衬底的发光二极管芯片及其制备方法
JP5514341B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
JP2021158140A (ja) 半導体発光素子
KR20130090149A (ko) 반도체 발광소자 및 그 제조방법