JP2023519468A - 歪みが低減された窒化インジウムガリウム発光ダイオード - Google Patents

歪みが低減された窒化インジウムガリウム発光ダイオード Download PDF

Info

Publication number
JP2023519468A
JP2023519468A JP2022532126A JP2022532126A JP2023519468A JP 2023519468 A JP2023519468 A JP 2023519468A JP 2022532126 A JP2022532126 A JP 2022532126A JP 2022532126 A JP2022532126 A JP 2022532126A JP 2023519468 A JP2023519468 A JP 2023519468A
Authority
JP
Japan
Prior art keywords
led
region
base
regions
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022532126A
Other languages
English (en)
Other versions
JPWO2021195595A5 (ja
Inventor
ダビド，オーレリアン・ジャン・フランソワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of JP2023519468A publication Critical patent/JP2023519468A/ja
Publication of JPWO2021195595A5 publication Critical patent/JPWO2021195595A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Led Devices (AREA)

Abstract

ＬＥＤ発光体を形成する方法は、基板（３１０）の上にＩＩＩ窒化物層を設けることを含み、ＩＩＩ窒化物層は平坦な上面を有し、上記方法はさらに、上面の上に離散的な横方向成長領域を設けることと、各離散的な横方向成長領域の上に、Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料を含むベース領域（１２１０）を選択的にエピタキシャル成長させることとを含み、各ベース領域は上面に対して垂直に延在し、上記方法はさらに、ベース領域（１２１０）の一部の上にＩｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の表面を設けることを含み、表面は緩和された歪みを有し、そのバルク緩和値の０．１％以内のベース格子定数によって特徴付けられ、上記方法はさらに、表面の上にＬＥＤ領域をエピタキシャル成長させることを含み、ＬＥＤ領域は、Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の表面と擬似格子整合するＩｎ（ｙ）Ｇａ（１－ｙ）Ｎ材料の発光層を含み、ベース格子定数の０．１％以内の活性領域（１２４０）の格子定数によって特徴付けられ、０．０５＜ｘ＜０．２およびｙ＞０．３である。

Description

関連出願の相互参照
本願は、２０２０年３月２７日に出願された米国仮特許出願連続番号第６３／００１，２２１号に基づく優先権を主張し、この出願の全体を参照により本明細書に援用する。
開示の分野
本開示は、歪みが低減された窒化インジウムガリウム（ＩｎＧａＮ）発光ダイオード（ＬＥＤ）、およびそのようなＬＥＤを含むデバイスに関する。
背景
マイクロＬＥＤなどのＬＥＤは、ディスプレイ用途の候補である。場合によっては、青色、緑色および赤色放射を発するＩＩＩ窒化物ＮＥ ＬＥＤの組み合わせが望まれる。
概要
長波長のＩＩＩ窒化物発光層を成長させることは、内部量子効率（ＩＱＥ）を低下させる大量の欠陥（点欠陥、拡張欠陥）や、（長波長発光のために一般に必要な）大量のインジウムの取り込みの難しさなど、いくつかの理由で困難であり得る。これらの効果は、一般に歪みによって悪化する。たとえば、ＧａＮマトリックスとＩｎＧａＮ発光層との間の格子差によって引き起こされる歪みは、欠陥の取り込み／生成につながる恐れがあり、格子引張によってＩｎ取り込みを減少させる。
必要なのは、長波長発光のための歪み効果が低減されたマイクロＬＥＤである。
本発明のさまざまな局面は以下のように要約される。
概して、第１の局面において、本発明はディスプレイ発光体を特徴とし、ディスプレイ発光体は、
各々がディスプレイのサブピクセルに対応する３つの複数のサブ領域を含み、３つの複数のサブ領域は、ディスプレイ発光体の動作時に青色、緑色および赤色光をそれぞれ放出し、各サブ領域は発光領域（たとえば複数のナノワイヤ（ＮＷ））を含み、発光領域（たとえばＮＷの各々）はベース領域を含み、ベース領域は、少なくとも５％のＩｎを含むＩｎＧａＮ組成を有し、緩和された再成長面を有し、再成長面は、そのバルク値の０．１％以内のベース格子定数を有し、発光領域はさらに、再成長面の上に再成長したＬＥＤ領域を含み、ＬＥＤ領域は、少なくとも１０％のＩｎを含むＩｎＧａＮ組成を有する少なくとも１つの発光層を含む。発光層は、再成長面と擬似格子整合し、ベース格子定数の０．１％以内の活性領域格子定数を有する。
実施形態は、以下の特徴および／または他の局面の特徴のうちの１つ以上を含んでもよい。
ベース領域は、ハイドライド気相成長（ＨＶＰＥ）によって形成してもよい。
ＬＥＤ領域は、有機金属化学蒸着（ＭＯＣＶＤ）によって再成長させてもよい。
ベースおよび活性領域格子定数は、面内格子定数であってもよい。
ベース領域は、ＩｎＧａＮ組成と等しい均一な組成を有してもよい。
ＮＷは、平坦なＩＩＩ窒化物層の上に成長させてもよい。
ベース領域は、横方向寸法が３００ｎｍ未満の横型構造を含み、ベース領域材料の緩和は横型構造の内部で起こってもよい。
概して、別の局面において、本発明はナノワイヤＬＥＤ発光体を形成する方法を特徴とし、上記方法は、基板を設けることと、基板の上に平坦なＧａＮ層を成長させることと、基板の上に開口部を有するマスクを形成することと、ＩｎＣｌ３を前駆体として用いて、（たとえばＨＶＰＥによって）開口部の中にＩｎ（ｘ）Ｇａ（１－ｘ）Ｎベース領域を成長させることとを含み、ベース領域は開口部の上方に垂直に延在し、上記方法はさらに、ベース領域の一部の上に再成長面を設けることを含み、再成長面は緩和され、そのバルク緩和値の０．１％以内のベース格子定数によって特徴付けられ、上記方法はさらに、再成長面の上にＬＥＤ領域を成長させることを含み、ＬＥＤ領域は、再成長面と擬似格子整合する組成Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎを含む発光層を有し、ベース格子定数の０．１％以内の活性領域格子定数によって特徴付けられ、０．０５＜ｘ＜０．１５およびｙ＞０．２である。
実現例は、以下の特徴および／または他の局面の特徴のうちの１つ以上を含んでもよい。
概して、別の局面において、本発明はナノワイヤＬＥＤ発光体を形成する方法を特徴とし、上記方法は、基板を設けることと、基板の上に開口部を有するマスクを形成することとを含み、マスクは上面を有し、上記方法はさらに、横方向成長を実質的に促進する第１の成長パラメータを有する第１の成長方法によって、開口部の中にＩｎ（ｘ）Ｇａ（１－ｘ）Ｎ基材を成長させることを含み、基材は上面の上方に延在し、基材は上面の上方で開口部の外側に横方向に延在し、上記方法はさらに、基材の一部の上に少なくとも１つの再成長面を設けることを含み、少なくとも１つの再成長面は少なくとも部分的に緩和され、上記方法はさらに、横方向成長を実質的に促進しない第２の成長パラメータを有する第２の成長方法によって、再成長面の上にＬＥＤ領域を成長させることを含み、ＬＥＤ領域は、少なくとも１つの再成長面と擬似格子整合する組成Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎを含む発光層を有し、０．０５＜ｘ＜０．２およびｙ＞０．３であり、発光層と再成長面との間のミスフィット歪みは、発光層と緩和されたＧａＮとの間のミスフィット歪みの半分未満である。
実現例は、以下の特徴および／または他の局面の特徴のうちの１つ以上を含んでもよい。
少なくとも１つの再成長面は、そのバルク緩和値の０．５％以内のベース面内格子定数によって特徴付けられてもよい。第１の成長パラメータは、１以上（たとえば、２以上、５以上、１０以上、１００以上）の横方向と縦方向の成長速度比で成長を容易にし得る。第２の成長パラメータは、２以上（たとえば、１０以上、１００以上）の縦方向と横方向の成長速度比で成長を容易にする。第１の方法はＨＶＰＥであってもよく、第２の方法はＭＯＣＶＤであってもよい。
概して、さらなる局面において、本発明は発光ダイオード（ＬＥＤ）を形成する方法を特徴とし、上記方法は、基板の表面の上に窒化ガリウム（ＧａＮ）を含むバッファ層を成長させることと、バッファ層の表面の上に開口部を有するマスクを形成することと、バッファ層の表面の上の開口部の中にベース層を形成することとを含み、ベース層を形成することは、（たとえば、モノハロゲン化物またはトリハロゲン化物前駆体を用いたハイドライド気相成長（ＨＶＰＥ）を用いて）Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎをエピタキシャル成長させることを含み、上記方法はさらに、ベース層の上に再成長面を設けることを含み、再成長面は、Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎのベース格子定数のバルク値の０．１％以内のベース格子定数を有する緩和結晶構造を有し、上記方法はさらに、再成長面の上に１つ以上の追加層をエピタキシャル成長させてＬＥＤの活性領域を設けることを含み、１つ以上の追加層は、再成長面のベース格子定数の０．１％以内の活性領域格子定数を有する、再成長面と擬似格子整合するＩｎ（ｙ）Ｇａ（１－ｙ）Ｎの少なくとも１つの層を含み、上記方法はさらに、活性領域の上に１つ以上の追加層を形成してこれらの層を処理してＬＥＤを提供することを含み、０．０５＜ｘ＜０．１５およびｙ＞０．２である。
実現例は、以下の特徴および／または他の局面の特徴のうちの１つ以上を含んでもよい。たとえば、マスクは、複数の離間した開口部を含んでもよく、上記方法は、各開口部の中にＬＥＤを同時に形成して複数のＬＥＤを提供することを含む。ＬＥＤは、ナノワイヤＬＥＤ（ＮＷ ＬＥＤ）であってもよい。複数のＮＷ ＬＥＤの各々は、可視スペクトル内の第１のピーク波長λ１で発光するように構成されてもよい。複数のＮＷ ＬＥＤは、基板の第１の領域内にグループ化された第１の複数のＮＷ ＬＥＤを含んでもよく、上記方法はさらに、基板の第２の領域内にグループ化された第２の複数のＮＷ ＬＥＤを形成することを含み、第２の複数のＮＷ ＬＥＤの各々は、可視スペクトル内の第２のピーク波長λ２で発光するように構成され、上記方法はさらに、基板の第３の領域内にグループ化された第３の複数のＮＷ ＬＥＤを形成することを含み、第３の複数のＮＷ ＬＥＤの各々は、可視スペクトル内の第３のピーク波長λ３で発光するように構成され、λ１、λ２およびλ３は互いに異なってもよい。
マスクの開口部は、バッファ層の表面の平面内の第１の方向に第１の寸法ｄ１を有してもよく、再成長面は第１の方向に第２の寸法ｄ２を有し、ｄ２＞ｄ１である。
前駆体は塩化物前駆体であってもよい。塩化物前駆体は、ＧａＣｌ、ＧａＣｌ３、ＩｎＣｌおよびＩｎＣｌ３の群から選択されてもよい。
ＧａＮの層は平坦層であってもよい。
ＬＥＤは、開口部の上方で基板の表面に対して垂直に延在してもよい。
基板は、サファイア、シリコン、およびＧａＮの群から選択される基板材料を含んでもよい。
１つ以上の追加層は、電磁スペクトルの可視部にピーク波長λを有する光を放出するように構成された１つ以上の量子井戸（ＱＷ）層を含んでもよい。
１つ以上の追加層は、有機金属化学蒸着（ＭＯＣＶＤ）または分子線エピタキシー（ＭＢＥ）を用いて形成してもよい。
概して、さらなる局面において、本発明は発光デバイスを特徴とし、発光デバイスは、基板の表面の上のＧａＮバッファ層と、ＧａＮバッファ層から延在する発光ダイオード（ＬＥＤ）とを含み、ＬＥＤは、Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎの少なくとも１つの層を有するＬＥＤ領域と、ＬＥＤ領域とＧａＮバッファ層との間のベース領域とを含む。ベース領域は、再成長面を有するＩｎ（ｘ）Ｇａ（１－ｘ）Ｎの層を含み、再成長面は、Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎのベース格子定数のバルク値の０．１％以内のベース格子定数を有する緩和結晶構造を有する。ＬＥＤ領域内のＩｎ（ｙ）Ｇａ（１－ｙ）Ｎの層は、再成長面と擬似格子整合し、再成長面のベース格子定数の０．１％以内の活性領域格子定数を有し、０．０５＜ｘ＜０．１５およびｙ＞０．２である。
実施形態は、以下の特徴および／または他の局面の特徴のうちの１つ以上を含んでもよい。たとえば、ＬＥＤ領域は、Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎの層によって支持される１つ以上の量子井戸（ＱＷ）層を有する活性領域を含んでもよい。ＬＥＤ領域はさらに、活性領域によって支持される第２のＩｎＧａＮ層を含んでもよい。
バッファ層の表面において、ベース領域は、バッファ層の表面の平面内の第１の方向に第１の寸法ｄ１を有してもよく、再成長面は第１の方向に第２の寸法ｄ２を有してもよく、ｄ２＞ｄ１である。
発光デバイスは、バッファ層の表面の上にマスクを含んでもよく、ＮＷ ＬＥＤはマスクの開口の中に形成される。
ベース領域内のＩｎ（ｘ）Ｇａ（１－ｘ）Ｎの層は、モノハロゲン化物またはトリハロゲン化物前駆体を用いたハイドライド気相成長（ＨＶＰＥ）を使用して形成してもよい。
ＬＥＤ領域内のＩｎ（ｙ）Ｇａ（１－ｙ）Ｎの層は、有機金属化学蒸着（ＭＯＣＶＤ）または分子線エピタキシー（ＭＢＥ）を使用して形成してもよい。
別の局面において、本発明は複数のＮＷ ＬＥＤを含むディスプレイデバイスを特徴とし、ＮＷ ＬＥＤの各々はＧａＮバッファ層から延在し、ＮＷ ＬＥＤは互いに離間している。複数のＮＷ ＬＥＤの各々は、可視スペクトル内の第１のピーク波長λ１で発光するように構成されてもよい。複数のＮＷ ＬＥＤは、基板の第１の領域内にグループ化された第１の複数のＮＷ ＬＥＤを含み、ディスプレイデバイスはさらに、基板の第２の領域内にグループ化された第２の複数のＮＷ ＬＥＤを含み、第２の複数のＮＷ ＬＥＤの各々は、可視スペクトル内の第２のピーク波長λ２で発光するように構成され、ディスプレイデバイスはさらに、基板の第３の領域内にグループ化された第３の複数のＮＷ ＬＥＤを含み、第３の複数のＮＷ ＬＥＤの各々は、可視スペクトル内の第３のピーク波長λ３で発光するように構成され、λ１、λ２およびλ３は互いに異なり、第１、第２および第３の領域はディスプレイデバイスの１つの画素を構成する。
概して、さらなる局面において、本発明は発光ダイオード（ＬＥＤ）を形成する方法を特徴とし、上記方法は、テクスチャ化された上面を有する成長基板を設けることと、第１の成長技術を用いて、上面の領域の上に第１の基材を選択的に成長させて、少なくとも１つの横方向寸法が５００ｎｍ未満の特徴を形成することとを含み、第１の基材は、緩和されたＩｎ（ｘ）Ｇａ（１－ｘ）Ｎ層を含み、上記方法はさらに、第２の成長技術を用いて、第１の基材の上に第２の基材を成長させることを含み、第２の基材の成長により、特徴の少なくとも１つの横方向寸法が１ミクロンよりも大きく延在し、第２の基材は、緩和されたＩｎ（ｘ）Ｇａ（１－ｘ）Ｎの層を含み、第２の成長技術は縦方向成長よりも横方向成長に有利であり、上記方法はさらに、第３の成長技術を用いて、特徴の上にＬＥＤ構造を成長させることを含み、ＬＥＤ構造は、第２の基材と擬似格子整合するＩｎ（ｙ）Ｇａ（１－ｙ）Ｎの少なくとも１つの発光層を含み、第３の成長技術は横方向成長よりも縦方向成長に有利であり、０．０５＜ｘ＜０．２およびｙ＞０．３であり、発光層と第２の基材との間のミスフィット歪みは、発光層と緩和されたＧａＮとの間のミスフィット歪みの半分未満である。
実現例は、以下の特徴および／または他の局面の特徴のうちの１つ以上を含んでもよい。たとえば、成長基板のテクスチャ化された上面は、横方向寸法が５００ｎｍ未満の開口部を有するマスクで覆われた平面を含み、選択的な成長は開口部の中で起こる。
特徴はメサであってもよい。
第１および第２の基材は、それぞれの歪みのない平衡値の０．５％以内の面内格子定数を有してもよい。
発光層は平坦であってもよく、ウルツ鉱型結晶構造を有してもよく、発光層の平面はウルツ鉱型構造のｃ面に沿っていてもよい。
特徴は、１Ｅ７ｃｍ－１未満の平均転位密度を有してもよい。
第１および第２の成長技術はハイドライド気相成長（ＨＶＰＥ）であってもよく、第３の成長技術は有機金属化学蒸着（ＭＯＣＶＤ）であってもよい。
第１の成長技術はＨＶＰＥであってもよく、第２および第３の成長技術はＭＯＣＶＤであってもよい。
上記方法は、第２の基材の成長後、およびＬＥＤ構造の成長前に、ＬＥＤ構造の成長を容易にするために特徴の表面を準備することを含んでもよい。
本開示、図面、および特許請求の範囲から１つ以上の利点が明らかになるであろう。
ＬＥＤ発光体の一例の断面図である。 ＬＥＤ発光体の一例の断面図である。 異なる層の組成を示すＬＥＤ発光体の一例の断面図である。 異なる層の組成を示すＬＥＤ発光体の一例の断面図である。 横型構造を有するベース領域を製造するためのプロセスフローの一例におけるステップを示す図である。 横型構造を有するベース領域を製造するためのプロセスフローの一例におけるステップを示す図である。 横型構造を有するベース領域を製造するためのプロセスフローの一例におけるステップを示す図である。 横型構造を有するベース領域を製造するためのプロセスフローの一例におけるステップを示す図である。 横型構造を有するベース領域を製造するためのプロセスフローの別の例におけるステップを示す図である。 横型構造を有するベース領域を製造するためのプロセスフローの別の例におけるステップを示す図である。 横型構造を有するベース領域を製造するためのプロセスフローの別の例におけるステップを示す図である。 ＬＥＤ発光体構造の一例の断面図である。 図５Ａに示すＬＥＤ発光体構造の組成プロファイルの一例を示す図である。 図５Ａに示すＬＥＤ発光体構造の組成プロファイルの一例を示す図である。 図５Ａに示すＬＥＤ発光体構造の組成プロファイルの一例を示す図である。 オフカットを有するＬＥＤ発光体の一例を示す断面図である。 オフカットを有するＬＥＤ発光体の一例を示す断面図である。 ＬＥＤ発光体の一例を示す断面図である。 図７Ａに示す一例としてのＬＥＤ発光体を成長させるためのマスク開口部を示す平面図である。 図７Ａに示す一例としてのＬＥＤ発光体を成長させるためのマスク開口部を示す平面図である。 図７Ａに示す一例としてのＬＥＤ発光体を成長させるためのマスク開口部を示す平面図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 ＬＥＤ発光体を製造するためのプロセスフローの一例におけるステップを示す図である。 実施形態の例および従来技術の波長と内部量子効率との関係の一例を示すプロット図である。 ＬＥＤ領域再成長を伴うプロセスの一例を示す断面図である。 ＬＥＤ領域再成長を伴うプロセスの一例を示す断面図である。 ＬＥＤ領域再成長を伴うプロセスの一例を示す断面図である。 ＬＥＤ領域再成長を伴うプロセスの一例を示す断面図である。 ＬＥＤ領域再成長を伴うプロセスの一例を示す断面図である。 ＬＥＤ発光体側壁を覆うためのプロセスフローの一例におけるステップを示す断面図である。 ＬＥＤ発光体側壁を覆うためのプロセスフローの一例におけるステップを示す断面図である。 ＬＥＤ発光体側壁を覆うためのプロセスフローの一例におけるステップを示す断面図である。 ＬＥＤ発光体側壁を覆うためのプロセスフローの一例におけるステップを示す断面図である。 ＬＥＤ発光体側壁を覆うためのプロセスフローの一例におけるステップを示す断面図である。 ＬＥＤ発光体側壁を覆うためのプロセスフローの一例におけるステップを示す断面図である。 ＬＥＤ発光体の一例の形状および歪み状態を示す断面図である。 ＬＥＤ発光体の一例の形状および歪み状態を示す断面図である。 ＮＷ ＬＥＤ発光体を図１２Ａ～図１２Ｂに従って成長させた場合のさまざまな量の発展を示す図である。 ＮＷ ＬＥＤ発光体を図１２Ａ～図１２Ｂに従って成長させた場合のさまざまな量の発展を示す図である。 ＮＷ ＬＥＤ発光体を図１２Ａ～図１２Ｂに従って成長させた場合のさまざまな量の発展を示す図である。 ＬＥＤデバイスを形成するためのプロセスの一例におけるステップを示すフローチャート図である。 ＬＥＤ発光体の実施形態のさらなる例を示す断面図である。 ＬＥＤ発光体の実施形態のさらなる例を示す断面図である。 ＬＥＤ発光体の実施形態のさらなる例を示す断面図である。 プレートレットＬＥＤの製造工程の一例におけるステップを示す断面図である。 プレートレットＬＥＤの製造工程の一例におけるステップを示す断面図である。 プレートレットＬＥＤの製造工程の一例におけるステップを示す断面図である。 ＬＥＤ発光体の一例を示す断面図である。 図１７Ａに示すＬＥＤ発光体の一例における、中心構造から端部構造への活性領域特性の横方向の変化を示すプロット図である。 図１７Ａに示すＬＥＤ発光体の一例における、中心構造から端部構造への活性領域特性の横方向の変化を示すプロット図である。 図１７Ａに示すＬＥＤ発光体の一例における、中心構造から端部構造への活性領域特性の横方向の変化を示すプロット図である。 ＬＥＤ発光体を形成するためのプロセスの一例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの一例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの一例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの一例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの一例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの一例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの一例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの一例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの別の例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの別の例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの別の例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの別の例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの別の例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの別の例におけるステップを示す断面図である。 ＬＥＤ発光体を形成するためのプロセスの別の例におけるステップを示す断面図である。
詳細な説明
ＬＥＤ構造
本明細書に開示されるいくつかの実施形態はナノワイヤ（ＮＷ）ＬＥＤであり、各ＬＥＤは１本または数本のＮＷを含む。ＮＷは、ＩｎＧａＮ層を含むベース領域と、ｎドープ層、少なくとも１つの発光ＩｎＧａＮ層を有する活性領域（発光領域）、およびｐドープ層を含むＬＥＤ領域とを有する。ベース領域は、ＨＶＰＥなどの第１の技術によって成長させてもよい。ＬＥＤ領域は、ＭＯＣＶＤまたはＭＢＥなどの第２の技術によってベース領域の上に再成長させてもよい。
図１Ａ～図１Ｂは、そのようなＬＥＤ１００および１００′の例をそれぞれ示す。図１Ａにおいて、活性領域１１０は平坦であり、それぞれのＮＷ軸１０１に対して垂直に成長する。図１Ｂにおいて、活性領域１１１およびｐ－ＧａＮ層１２１はベースＮＷとコンフォーマルである（これはコアシェル構造と呼ばれる）。どちらの例においても、ＮＷ１００および１０１は、基板１５０の上のＧａＮ層１４０の上に成長したｎ－ＩｎＧａＮ層１３０を含む。マスク層１６０がＧａＮ層１４０の上に支持されて開口を含み、この開口の中にＮＷが形成される。ＮＷの形状は垂直である必要はなく、傾斜側壁を有してもよく、コアシェル構造はさまざまなファセット（水平、垂直、傾斜を含む）に沿って活性領域を有してもよい。
ベース領域は適切な歪み状態を有することができ、完全に緩和されてもよく、または部分的に緩和されてもよい。ベース領域は、ＬＥＤ領域のエピタキシャル層を成長させるためのベースとして機能する。いくつかの実施形態は、発光層の歪みを低減するために、発光層を取り囲むさまざまな層に高濃度のＩｎを含むという点で、従来のＬＥＤと対比される。
図２Ａ～図２Ｂは、従来のＬＥＤエピタキシャルスタック２００と実施形態２０１とを対比している。図２Ａにおいて、ほとんどの層がＧａＮである。具体的には、下から上にＬＥＤ２００を形成する層のスタックは、ＧａＮバッファ２１０、ｎ－ＧａＮ層２２０、ＧａＮ／ＩｎＧａＮ下地層２３０、および活性領域２５０を支持するＧａＮスペーサ２４０となっている。活性領域２５０は、ＧａＮ障壁層によって分離されたＩｎ０．２ＧａＮ量子井戸層で構成されている。活性領域２５０の上に、スタックは、ＧａＮスペーサ２６０と、ＡｌＧａＮ ＥＢＬ２７０と、ｐ ＧａＮ層２８０と、最後にｐ＋＋ＧａＮ層２９０とを含む。これらの層は、緩和されたＧａＮバッファ２１０の上に成長し、ＧａＮと擬似格子整合する。活性領域２５０内のＩｎ０．２ＧａＮ ＱＷは、ＧａＮとの格子不整合が大きいため、高い歪みを受けることがある。
図２Ｂにおいて、ＬＥＤ２０１を形成するスタックは、表面が緩和されたＩｎ０．０５ＧａＮベース層２１１の上に成長し、ＧａＮよりも大きい格子定数を有する（完全緩和の場合、格子定数はバルクＩｎ０．０５ＧａＮの格子定数である）。ＬＥＤ層は、ＧａＮではなくＩｎＧａＮを含んでもよい。ＬＥＤ層はベース領域と同じ含有量を有してもよく、これによって低い歪みが得られる（しかしながら、ＧａＮおよびＡｌＧａＮ層を含む他の組成も可能である）。図２Ｂに示す例では、ベース２１１の上に成長したスタックは、下から上に、Ｉｎ０．０５ＧａＮ層２２１と、ＩｎＧａＮ／ＩｎＧａＮ下地層２３１と、Ｉｎ０．０５ＧａＮスペーサ２４１とを活性領域２５１の下に含む。活性領域２５１の上に、スタックは、Ｉｎ０．０５ＧａＮスペーサ２６１と、ＡｌＧａＮ ＥＢＬ２７１と、ｐ Ｉｎ０．０５ＧａＮ層２８１と、ｐ＋＋Ｉｎ０．０５ＧａＮ層２９１とを含む。活性領域２５１内の同じＩｎ０．２ＧａＮ ＱＷは、図２Ａよりも低い歪みを維持する。これは、材料品質の向上および性能の向上を容易にし得る。
いくつかの実施形態では、ＬＥＤ発光体は画素を含み、各画素は、（たとえば、青色、緑色および赤色光を放出する）３つのサブピクセルを有する。各サブピクセルはナノワイヤ（ＮＷ）発光体を含む。ナノワイヤは、ＨＶＰＥによって成長したＩｎＧａＮベース領域と、ＭＯＣＶＤによって成長した量子井戸を有するＩｎＧａＮ ＬＥＤ領域とを特徴とする。赤色ナノワイヤは、緩和された表面領域を有するＩｎＧａＮベース領域（５％＜［Ｉｎ］＜１５％である）と、表面領域の上に擬似格子整合するように成長したＩｎＧａＮ量子井戸（［Ｉｎ］＞２０％である）とによって特徴付けられる。
ＩｎＧａＮベース領域内の少なくとも１つの層は、実質的に緩和され、５０％以下（たとえば、４０％以下、３０％以下、２５％以下、２０％以下、１５％以下）の［Ｉｎ］組成を有してもよい。いくつかの実施形態では、ＩｎＧａＮベース領域内の少なくとも１つの層は、実質的に緩和され、５％以上（たとえば、７．５％以上、１０％以上、１２．５％以上、１５％以上）の［Ｉｎ］組成を有する。
成長
成長は、ベース領域の成長と、ベース領域の上のＬＥＤ領域の成長とを含む。次にこれらについて説明する。
ベース領域成長
いくつかの実施形態では、ＬＥＤのベース領域は、Ｉｎ組成を有するＩＩＩ窒化物領域を含む。
一般に、厚いＩｎＧａＮ層の成長は困難である。高品質のＩｎＧａＮ層は、ハイドライド気相成長（ＨＶＰＥ）によって成長可能であることが分かっている。たとえば、ＩｎＣｌ３および／またはＧａＣｌ３前駆体を用いるトリハロゲン化物ＨＶＰＥ（ＴＨＶＰＥ）は、大量のＩｎを効率的に結晶に取り込んで、０～１００％の範囲のＩｎＧａＮ組成をもたらすことができる。ＴＨＶＰＥ ＩｎＧａＮ成長は、平面形状およびＮＷ形状の両方で実証されている。
したがって、実施形態は、ＩｎＧａＮベース領域を成長させるのに適した成長技術を使用することができる。ベース領域は、少なくとも３％（たとえば、５％以上、８％以上、１０％以上、１２％以上、たとえば最大１５％）の、たとえば５～１５％（たとえば、５～１０％、１０～１５％、５～１２％）の範囲のＩｎ含有量を有してもよい。
ＩｎＧａＮ材料は、その歪み状態によって特徴付けられ得る。いくつかの実施形態では、ＩｎＧａＮ材料の領域は完全に緩和され、格子定数（たとえば、面内および／または垂直）は、そのバルク状態におけるＩｎＧａＮ材料の格子定数と等しい。本開示はＩｎＧａＮに着目しているが、適切な格子定数を提供する他の材料（たとえば、ＡｌＩｎＮ、ＡｌＩｎＧａＮ）を本明細書に開示される技術に従って使用することができる。
ベース領域は、サファイアまたはＳｉまたはＧａＮ（ＧａＮテンプレートもしくは擬似バルクもしくはバルクＧａＮを含む）などの基板の上に形成してもよい。基板は、ベース領域の歪みを低減するように構成されてもよい（たとえば、歪みエンジニアリングを提供するためにさまざまな組成のいくつかのＩＩＩ窒化物層を含んでもよい）。基板表面は、核生成および成長を促進するために他の何らかの材料で官能化されてもよい。基板は、＋ｍ方向（または－ｍ、＋ａ、－ａ、＋ｃ、－ｃ）における０～３°（たとえば、０～１°、０．１～１°）の範囲のオフカットを含むオフカットを有してもよい。
ベース領域は平坦層として成長させてもよい。次にこの平坦層をそのまま使用してもよく、またはエッチングして横型構造（メサもしくはＮＷなど）を形成してもよい。いくつかの実施形態では、これらの横型構造は、５ミクロン以下（たとえば、３ミクロン以下、１ミクロン以下、５００ｎｍ以下、３００ｎｍ以下、１５０ｎｍ以下、たとえばわずか１００ｎｍ）の典型的な横方向寸法を有する。
図３Ａ～図３Ｄは、横型構造を有するベース領域を製造するためのそのようなプロセスフローを示す。図３Ａにおいて、（たとえばバッファ層３２０を有する）基板３１０を設ける。図３Ｂにおいて、平坦ベース層３３０を（たとえばＨＶＰＥによって）成長させる。このベース層はＩｎＧａＮであってもよい。図３Ｃにおいて、ベース層３３０を（たとえばドライエッチングによって）パターニングおよびエッチングして横型構造３４０（たとえばＮＷ）を形成する。エッチングは、（図３Ｃに示すように）ベース層の界面で停止してもよく、またはベース層の一部をエッチングせずに残してもよく、またはベース層の下に（たとえばバッファおよび／もしくは基板内に）延在してもよい。図３Ｃの構造は、ＬＥＤ領域を再成長させるためのベース領域として使用してもよい。あるいは、この構造を（たとえば、ＨＶＰＥ、またはＭＯＣＶＤなどの別の技術によって）さらに再成長させてベース領域に余分な材料を成長させてもよい。この再成長は横型構造のすべての表面上で起こってもよく、または選択的であってもよい。図３Ｄは、再成長した横型構造３４１を含む、結果として生じる構造を示す。この構造は、ＬＥＤ領域の再成長のために使用してもよい。
図３Ａ～図３Ｃに示すアプローチでは、歪み緩和は、横型構造のエッチングによって、および／または再成長によって起こり得る。
いくつかの実施形態では、ベース領域を構造化層として成長させる。たとえば、ベース領域は、横型構造によって容易になる非平坦形状を有する。これらの横型構造は、５ミクロン以下（たとえば、３ミクロン以下、１ミクロン以下、５００ｎｍ以下、３００ｎｍ以下、１５０ｎｍ以下、たとえばわずか１００ｎｍ）の典型的な横方向寸法を有してもよい。この構造化は、基板の上にマスク（パターニングおよびエッチングされて、成長基板へのアクセスを与える開口部を明確にするハードマスクなど）を形成し、マスクの開口部の中にベース領域を成長させることによって得ることができる。開口部は、５ミクロン以下（たとえば、３ミクロン以下、１ミクロン以下、５００ｎｍ以下、３００ｎｍ以下、１５０ｎｍ以下、たとえばわずか１００ｎｍ）の典型的な横方向寸法を有してもよい。いくつかの実施形態では、成長は開口部の上方で実質的に縦方向であるが、いくつかの実施形態では成長は開口部の外側で横方向に延び、いくつかの実施形態では成長は開口部の上方で内向きに進行する。内向き成長は、横方向の負の成長速度によって、したがって、負である横方向と縦方向の成長比によって特徴付けられ得る。この比は０以下（たとえば、－０．１以下、－０．３以下、－１以下）であってもよい。
図４Ａ～図４Ｃは、横型構造を有するベース領域を製造するためのそのようなプロセスフローを示す。図４Ａにおいて、基板３１０と、バッファ３２０と、開口部４１１を有する成長マスク４１０とを有する成長構造を設ける（バッファは任意である）。図４Ｂにおいて、開口部４１１の中でベース層の成長が進行して、たとえばＩｎＧａＮの横型構造４２０が形成される。マスク開口部４１１の寸法に応じて、横型構造は、メサ、マイクロメサ（たとえば、１０ミクロン以下、５ミクロン以下、３ミクロン以下、１ミクロン以下など、１ミクロンもしくは数ミクロンの典型的な横方向寸法を有する）、またはＮＷであってもよい。図４Ｃにおいて、成長は縦方向だけでなく横方向にも起こり、開口部４１１を越えてマスク４１０の上に延在する横型構造４３０が設けられる。
横方向成長によって、横型構造のサイズが実質的に増加し得る。いくつかの実施形態では、成長マスクの開口部は（本明細書に教示されるように）比較的小さく、横型構造の横方向サイズは比較的大きい。横型構造は、マスク開口部よりも少なくとも２倍（たとえば、５倍以上、１０倍以上、２０倍以上、３０倍以上）大きい横方向サイズを有してもよい。開口部は、本明細書に教示されるように、歪み緩和を容易にするように選択された横方向寸法を有してもよい。横型構造の最終的なサイズは、たとえば平面状ＬＥＤ製造工程を容易にするよう十分なサイズなど、所望のサイズのデバイスを得るように選択されてもよい。一例として、開口部は５００ｎｍよりも小さい横方向寸法を有し、横型構造は１ミクロンよりも大きい横方向寸法を有する。
成長パラメータは、横方向成長を促進するように選択されてもよい。いくつかの実施形態では、ベース層の一部は、２よりも大きい（たとえば、５以上、１０以上、５０以上、１００以上の）横方向と縦方向の成長速度比で成長する。いくつかの実施形態では、まず第１の成長パラメータを用いて基材を開口部の中に成長させ、基材がマスクの上に突き出ると、第２の成長パラメータが横方向成長を促進する。
いくつかの実施形態では、横方向成長を促進しない（またはさらには抑制する）他の成長パラメータが使用される。たとえば、ベース構造が得られると、そのような成長条件でＬＥＤを再成長させる。いくつかの実施形態では、２よりも大きい（たとえば、５以上、１０以上、５０以上、１００以上の）縦方向と横方向の成長速度比で層を成長させる。明確にするために、横方向成長速度は、垂直でない面のうち、成長が最も速い面を特徴付ける。これは、ｍ面、ａ面、半極性面であってもよい。
いくつかの実施形態では、ベース領域は複数のサブ領域を有する。各サブ領域は横型構造を有し、構造の特性はサブ領域によって異なる。たとえば、横型構造の寸法が異なり（たとえば、ＮＷはさまざまな直径もしくは横方向寸法もしくは高さを有してもよい）、および／または横型構造の組成が異なってもよい（たとえば、一部のＮＷは５％のＩｎを有し、他のＮＷは１０％のＩｎを有する）。
横型構造は、メサまたはＮＷであってもよい。横型構造は、１０ｎｍ以上（たとえば、５０ｎｍ以上、１００ｎｍ以上、たとえば、１０ミクロン以下、３ミクロン以下、２ミクロン以下、１ミクロン以下）の、たとえば５０ｎｍ～１０ミクロン、１０ｎｍ～１ミクロン、１００ｎｍ～２ミクロン、５００ｎｍ～３ミクロンの範囲の高さと、５００ｎｍ以上（たとえば、１ミクロン以上、たとえば２０ミクロン以下、１０ミクロン以下、５ミクロン以下、３ミクロン以下）の、たとえば５００ｎｍ～２０ミクロン、１～３ミクロン、１～５ミクロン、１～１０ミクロンの範囲の典型的な横方向寸法とを有してもよい。
ベース領域の一部は、その歪み状態および／またはその格子定数によって特徴付けられ得る。特に、ベース領域は再成長面を有し、この上にＬＥＤ領域が形成される。これらの再成長面は、横型構造（ＮＷまたはメサ）の上部および／または側壁であってもよい。再成長面は完全に緩和され、同じ組成のバルク材料と等しい格子定数（面内および／または垂直）を有してもよい。いくつかの実施形態では、緩和は部分的であり、格子定数は同じ組成のバルク材料の１％以内（たとえば、０．５％以内、０．３％以内、０．１％以内、０．０５％以内、０．０３％以内、０．０１％以内）である。バルク緩和材料の格子定数は、平衡格子定数としても公知である。同様に、緩和は相対単位ではなく絶対単位で表すことができる。緩和層（ベース領域層、活性領域層、量子井戸、超格子を含む）は、その平衡格子定数の５Ｅ－３ｎｍ以内（たとえば、３Ｅ－３ｎｍ以内、１Ｅ－３ｎｍ以内、０．５Ｅ－３ｎｍ以内、０．１Ｅ－３ｎｍ以内）の格子定数を有してもよい。第１の層の上に成長した擬似格子整合層は、第１の層の格子定数の５Ｅ－３ｎｍ以内（たとえば、３Ｅ－３ｎｍ以内、１Ｅ－３ｎｍ以内、０．５Ｅ－３ｎｍ以内、０．１Ｅ－３ｎｍ以内）の格子定数を有してもよい。
横型構造の断面はさまざまな形状を有してもよく、これは歪み緩和に影響を及ぼし得る。いくつかの実施形態では、横型構造は細長い（たとえば、幅よりも長さの方がはるかに大きいストライプである）。これは、より狭い方向に沿った緩和を容易にし得る。いくつかの実施形態では、横型構造は長さＬおよび幅ｗを有し、Ｌ／Ｗ＞３（たとえば、５以上、１０以上、５０以上、１００以上）である。いくつかの実施形態では、ｗ＜３００ｎｍ（たとえば、＜２００ｎｍ、＜１５０ｎｍ、＜１００ｎｍ、＜７５ｎｍ、たとえばわずか５０ｎｍ）である。いくつかの実施形態では、歪みは幅の方向に沿って一軸緩和される。いくつかの実施形態では、横型構造の平面内の２つの等価な結晶方向（たとえば２つのいわゆるａ方向またはｍ方向）が異なる緩和によって特徴付けられ、格子定数は方向間で０．１％よりも大きく異なる。これに対して、他の実施形態では、形状は実質的に規則的（円形、正方形、三角形または六角形など）であり、これは二軸性歪み緩和を容易にし得る。いくつかの実施形態では、横型構造の平面内の２つの等価な結晶方向（たとえば２つのａ方向またはｍ方向）が、等しいまたは同様の緩和によって特徴付けられ、格子定数は方向間で０．１％未満だけ異なる。
いくつかの実施形態では、ベース領域の歪みは空間的に変化する。たとえば、ベース領域は、ＧａＮの上に成長したＩｎＧａＮである。当初、ＩｎＧａＮはＧａＮと擬似格子整合し、成長が進行するにつれて、ＩｎＧａＮは（欠陥を形成することによっておよび／または横方向の拡張によって）歪みを緩和し、十分な成長の後、ＩｎＧａＮは部分的なまたは完全な緩和を獲得する。横方向の拡張による緩和は、たとえばパターニングされたマスクの上部に成長が達したときなど、基材が横方向に自由に成長できるようになるとすぐに起こり得る。欠陥形成による緩和の場合、拡張欠陥は、成長方向に伝播するのではなく、横型構造の側壁で終了し得る（たとえば側壁に向かって曲がり得る）。
いくつかの実施形態は、緩和を実現するために必要な小さい厚さによって特徴付けられ、緩和は、１ミクロン未満（たとえば、５００ｎｍ以下、２００ｎｍ以下、たとえばわずか１００ｎｍ）の成長の範囲内で起こり得る。これは、擬似バルク層において利用可能な緩和のメカニズムを越える緩和のメカニズムを提供する横型構造の存在によって容易になり得る。いくつかの実施形態では、ベース領域は、緩和のためのバルク臨界厚さｔによって特徴付けられるＩｎＧａＮ組成を含み、緩和はｔの８０％未満（たとえば、５０％以下、２０％以下、１０％以下、たとえばわずか１％）の厚さの範囲内で起こる。
いくつかの実施形態では、緩和は弾性のままであり、塑性緩和が回避される。いくつかの実施形態では、塑性緩和が起こり、拡張欠陥（転位など）の形成に関連付けられる。構造は、これらの拡張欠陥が発光層から遠く（たとえば少なくとも１００ｎｍ）離れたままであるように構成される（これは、塑性緩和のゾーンの上に十分厚い材料を成長させることによって実現することができる）。
いくつかの実施形態では、再成長面は低欠陥密度を有する。再成長面は、５Ｅ８ｃｍ－２未満（たとえば、１Ｅ８ｃｍ－２以下、５Ｅ７ｃｍ－２以下、１Ｅ８ｃｍ－２以下、５Ｅ６ｃｍ－２以下、わずか１Ｅ６ｃｍ－２）の貫通転位密度（ＴＤＤ）を有してもよい。この低ＴＤＤは、低ＴＤＤ基板の上にベース領域を成長させることによって実現されてもよい。これは、ＴＤＤを側方領域に移動させることによって、または十分成長すると互いに消滅させることによって、実現されてもよい。欠陥（ＴＤＤ、積層欠陥、Ｖピットを含む）の密度は、横型構造１個当たり１未満（たとえば、ＮＷ１本当たり１、横型構造１０個当たり１以下、横型構造１００個当たり１以下）であるように構成されてもよい。
いくつかの実施形態では、ベース領域は、不均一な組成を有するＮＷを含む。たとえば、ベース領域ＮＷは、第１の組成のＩｎＧａＮ（たとえば５％）および第２の組成のＩｎＧａＮ（たとえば８％）を含んでもよい。
図５Ａ～図５Ｄは、さまざまなＩｎ含有量を有するベース領域を示す。図５Ａにおいて、ベース領域はＮＷ５００を有する。ＮＷ５００は、異なる組成（たとえば、１，２，３）を有する複数の領域５１０，５２０および５３０を有する。領域５１０，５２０および５３０は平坦であってもよく、または別の形状であってもよい。図５Ａの例では第１の組成はマスク４１０の厚さと一致しているが、そうである必要はない。歪みおよび歪み緩和は領域によって異なり得る。図５Ｂに示すように、Ｉｎ組成は（たとえば、３％から５％に、そして１０％に）成長時に増加してもよく、これは緩やかな歪み緩和を容易にし得る。したがって、主エピタキシャル方向に沿ったＩｎ％の変化は、少なくとも２％であってもよい。領域は離散的であってもよく、または組成は図５Ｃのように連続的に変化してもよい。図５Ｄに示すように、高Ｉｎ領域の後に低Ｉｎ領域（たとえば、８％の上に５％）が続いてもよい。この場合、高Ｉｎ領域は部分的に緩和されて欠陥がある場合があり、低Ｉｎ領域の方が（たとえば、高Ｉｎ領域上に擬似格子整合するように成長するので、または低／無歪みで成長するので）緩和が大きく欠陥が少ない場合がある。
いくつかの実施形態では、再成長面は均一な組成を有し、各元素の組成は再成長面全体にわたって２％以下（たとえば、１％以下、０．５％以下）変化する。
いくつかの実施形態では、ベース領域またはその一部はドープ（たとえば、ｎドープまたはｐドープ）される。たとえば、ベース領域は、１つ以上のドーパント（Ｏ、Ｓｉなど）の存在によりｎドープＩｎＧａＮ領域を有し、またはドーパント（Ｍｇ、Ｇｅなど）の存在によりｐドープＩｎＧａＮ領域を有する。ドーピングレベルは、良好なキャリア伝導性を提供するよう十分であってもよく、少なくとも１Ｅ１６（たとえば、５Ｅ１６以上、１Ｅ１７以上、５Ｅ１７以上、１Ｅ１８以上、５Ｅ１８以上、１Ｅ１９以上、５Ｅ１９以上）であってもよい。ドーピングレベルは、自由キャリア吸収を回避するよう十分低くてもよく、１Ｅ２０未満（たとえば、５Ｅ１９以下、１Ｅ１９以下、５Ｅ１８以下、１Ｅ１８以下）であってもよい。適切なドーピング上下限は、（種同士の間の活性化レベルおよび光学断面のばらつきのために）ドーピング種に依存し得る。いくつかの実施形態では、ドーピング種はＯであり、ドーピングレベルは１Ｅ１７～１Ｅ１９ｃｍ－３の範囲である。ドーピング種は、複合体および隙間を含むさまざまな状態を結晶中に形成し得る。ベース領域がｐドープされる実施形態は、逆極性構造（すなわち、ＬＥＤスタックにおいてｐの上にｎがある接合）の可能性を開く。そのような場合、ＬＥＤ成長はアンドープＩｎＧａＮで始まり、活性領域を含むアンドープ層が成長し、最後にｎ－ＧａＮが成長し得る。必要に応じて、再成長の前にベース領域を活性化してもよい。処理中に逆極性構造を反転させてベース領域のｐ層を露出してもよい。露出したこれらのｐ層の上でｐ再成長ステップを実行して、ｐコンタクトを形成するためのコンタクト層を作成してもよい。
ベース領域は、ＨＶＰＥ反応器内で成長させてもよい。反応器は、モノハロゲン化物（たとえば、ＧａＣｌ、ＩｎＣｌ）および／またはトリハロゲン化物（たとえば、ＧａＣｌ３、ＩｎＣｌ３）を含むさまざまな前駆体を用いてもよい。ＭＣｌおよびＭＣｌ３（ＭはＧａ、Ｉｎ、Ａｌを含むＩＩＩ族金属である）は、ＭをＨＣｌもしくは気体のＣｌ種（Ｃｌ２を含む）と予備反応させることによって、または固体形態から（たとえば、Ｎ２もしくはＨ２などの適切なキャリアガス中のＭＣｌもしくはＭＣｌ３固体／粉末の昇華）得ることができる。前駆体は、反応器内で、たとえば成長領域とは別の領域に形成してもよい。反応器は、Ｎの供給源としてＮＨ３を用いてもよい。いくつかの実施形態では、ＩｎＣｌ３は、たとえば３％よりも高い（たとえば、５％以上、８％以上、１０％以上の）高インジウム組成をベース領域に取り込むことを容易にする。Ｈ２／Ｎ２／Ａｒ／Ｈｅおよびそれらの組み合わせを含むキャリアガスを、これらの前駆体ガスと混合してもよい。成長は、以下の前駆体の組み合わせ、すなわち、ＧａＣｌ／ＩｎＣｌ、ＧａＣｌ／ＩｎＣｌ３、ＧａＣｌ３／ＩｎＣｌ、ＧａＣｌ３／ＩｎＣｌ３、のうちの１つを使用してもよい。いくつかの前駆体の組み合わせは、いくつかの成長方向に適している場合がある。いくつかの実施形態では、前駆体はＧａＣｌ３／ＩｎＣｌ３であり、成長は－ｃ面に沿って起こる。いくつかの実施形態では、前駆体はＧａＣｌ／ＩｎＣｌ３であり、成長は＋ｃ面に沿って起こる。ＩｎＣｌ３前駆体は、多くのＩｎの取り込みを容易にし得る。いくつかの実施形態では、ＩｎＣｌ３が用いられ、ベース領域はＩｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料を有し、ｘ＞０．０５である。より一般的には、可能な前駆体はＭＸおよびＭＸ３を含み、ＭはＩＩＩ族金属（Ｉｎ、Ｇａ、Ａｌ）であり、ＸはＣｌ、Ｂｒ、Ｉのうちの１つである。
ベース領域の組成は、ＬＥＤ領域の発光層との十分小さい格子定数不整合を提供するように選択されてもよい。場合によっては、これは、混和性ギャップ内の組成を有するＩｎＧａＮ材料を必要とする。本発明の実施形態は、混和性ギャップが消失するような動的成長に有利な成長技術（たとえばＨＶＰＥ）および成長パラメータを用いることによって、これを容易にする。圧力（または種の分圧）は、動的成長を確保するために所定の値に維持されてもよい。種の所定の過飽和が得られてもよい。
ドーピング元素はさらに、ＨＶＰＥ反応器に入れられてもよい。ドーパント源は、Ｏ含有ガス（Ｏ２を含む）またはＳｉ含有ガス（シラン、ジクロロシランを含む）を含む気体であってもよく、固体（たとえば、高純度結晶Ｓｉを含む酸化物または固体形態Ｓｉ）であってもよい。ドーピング種および濃度は、ドーピングに起因する歪みを制限するように選択されてもよい。
いくつかの実施形態では、ベース領域成長条件は、欠陥形成を低減するように選択される。特に、空孔密度が１Ｅ１８ｃｍ－３未満（たとえば、１Ｅ１７ｃｍ－３以下、１Ｅ１６ｃｍ－３以下、１Ｅ１５ｃｍ－３以下、１Ｅ１４ｃｍ－３以下、１Ｅ１３ｃｍ－３以下、１Ｅ１２ｃｍ－３以下、１Ｅ１１ｃｍ－３以下、たとえば１Ｅ１０ｃｍ－３以下）である、低い空孔（ＮまたはＧａまたはＩｎを含む）密度が求められる場合がある。低密度は、９００°Ｃ以下（たとえば、８５０°Ｃ以下、８００°Ｃ以下、７５０°Ｃ以下、７００°Ｃ以下、６５０°Ｃ以下、６００°Ｃ以下、５５０°Ｃ以下、５００°Ｃ以下）などの比較的低い成長温度を使用することによって実現されてもよい。低密度は、対応する種の高分圧を使用することによって実現されてもよい。
ベース領域の組成は、ＬＥＤ領域から放出された光の光吸収を制限するように制御されてもよい。いくつかの実施形態では、ＬＥＤ領域は、さまざまな波長（たとえば青色／緑色／赤色）で発光するサブ領域を有し、したがって、最短波長の再吸収が最も可能性が高い。ベース領域の組成は、最短波長の光吸収を制限するように選択される。いくつかの実施形態では、ＬＥＤ領域のサブ領域は、ピーク波長を有する短波長光（たとえば青色光）を放出し、ピーク波長でのベース層のバルク吸収係数（すなわち、バルク形態で有するであろう吸収）は１０ｃｍ－１未満（たとえば、５ｃｍ－１以下、２ｃｍ－１以下、１ｃｍ－１以下）である。いくつかの実施形態では、完全なデバイスが形成された後、ベース領域による短波長光の正味の電力吸収は１０％未満（たとえば、５％以下、２％以下、１％以下）である。この正味の電力吸収は、全光のどれだけがベース層に吸収されるかを定量化し、デバイスの正味の抽出効率と直接競合する。言い換えれば、（所与の色のサブピクセルについての）抽出効率はＣｅｘ＝１－Ａｂａｓｅ－Ａｏｔｈｅｒと書くことができ、Ａｂａｓｅは正味のベース層吸収であり、Ａｏｔｈｅｒはすべての他のソースからの吸収（金属、活性領域、自由キャリア吸収等）である。いくつかの実施形態では、青色サブピクセルについてはＡｂａｓｅ＜１０％（たとえば、＜５％、＜２％、＜１％）である。
吸収は、上記で教示したように、吸収材料の組成および厚さを選択することによって低減されてもよい。吸収を制限するために、他の手段を単独でまたは材料組成とともに用いてもよい。これは、たとえばサブピクセル間に光分離層（たとえば、反射板、鏡）を形成することによって、サブピクセル間の（たとえば青色ＬＥＤから赤色ＬＥＤまでの）光路が縮小または遮断されるＬＥＤデバイスを形成することを含む。これは、サブピクセルの適切な物理的レイアウトを選択することを含む。これは、（たとえば、エッチング、研削、および本明細書に開示される他の技術によって）吸収材料を除去することを含む。いくつかの実施形態では、吸収材料（たとえば、基板、エピタキシャル層、基材の一部）が一部のエピタキシャルステップ中に存在しており、デバイスが処理される間に除去されるか部分的に除去される（たとえば、材料の少なくとも２５％、少なくとも５０％、少なくとも９０％が除去される）。
したがって、ベース領域のＩｎ組成は、活性領域における歪みを低減するよう十分高いが、光吸収を低減するよう十分低くてもよい。いくつかの実施形態では、ベース領域のＩｎ組成は２％～２０％（たとえば、５～１０％、２～５％、３～１０％、５～８％、５～１２％、５～１５％、１０～２０％）の範囲である。
いくつかの実施形態では、再成長のために再成長領域を準備する。再成長領域がエピタキシャル成長可能な状態であることを確実にするために表面処理を行ってもよい。表面処理は、１つまたはいくつかのウェットエッチング（酸、塩基、溶媒を含む）を含んでもよい。いくつかのウェットエッチングにより、いくつかの結晶面を選択的にエッチングしてもよい。ウェットエッチングはＫＯＨまたはＨ３ＰＯ４エッチングを含んでもよい。いくつかの実施形態では、研磨ステップを実行して、ＲＭＳ粗さが５ｎｍ未満（たとえば、３ｎｍ以下、１ｎｍ以下、５Ａ以下、３Ａ以下）の滑らかな表面が得られる。研磨は、機械的、化学的、化学機械的、研削、および当該技術において公知の他の技術であってもよい。いくつかの実施形態では、ドライエッチングステップ（ＩＣＰ、ＲＩＥなど）を使用して材料をエッチングする。いくつかの技術を組み合わせて所望の厚さおよび所望の表面状態を実現してもよい。いくつかの実施形態では、第１のステップ（たとえばドライエッチング）が材料を除去し、第２のステップ（たとえば研磨またはウェットエッチング）が低い粗さを容易にする。いくつかの実施形態では、再成長領域は、結晶方向からの所望のオフカットを有する表面を有する。たとえば、再成長面は、特定の方向（ａ面またはｍ面を含む）において０．１～５°（たとえば、０．１～１°または１～５°）の範囲のオフカット角を有してｃ面から少しずれていてもよい。オフカットは研磨ステップによって得られてもよい。
図６Ａ～図６Ｂは、オフカットを有するＮＷを有するベース領域の例を示す。図６Ａにおいて、ベース領域の上面を巨視的な距離（たとえばウェハ全体）にわたって傾斜させて、オフカットを共有するＮＷ６１０を設ける。図６Ｂにおいて、オフカットはＮＷ６２０ごとに個別に生じる。
成長反応器は、高い材料品質および所望の材料特性のために選択された圧力で動作してもよい。空孔を含むいくつかの欠陥の存在を低減するために、高い圧力が望ましい場合がある。いくつかの実施形態では、圧力は大気圧であるか、または１ａｔｍよりも高い（少なくとも１．２ａｔｍ、少なくとも１．５ａｔｍ、少なくとも２ａｔｍ、少なくとも５ａｔｍ、少なくとも１０ａｔｍなどである）。いくつかの実施形態では、Ｎ含有種の分圧は、結晶中のＮ空孔の存在を低減するために高い。いくつかの実施形態では、圧力は、本明細書に開示されるような歪み緩和を促進するように選択される。
成長パラメータは、十分な成長速度を確保するように選択されてもよい。いくつかの実施形態では、成長速度は少なくとも１ミクロン／時（たとえば５ミクロン／時）であり、これは１００ｎｍ～１０ミクロンの範囲の厚さのベース領域を成長させるのに十分であり得る。いくつかの実施形態では、成長速度は少なくとも２０ミクロン／時（たとえば、５０ミクロン／時、１００ミクロン／時）であり、これは厚いベース層および／または擬似バルクベース層の成長を容易にする。
ＨＶＰＥ反応器は、実施形態に利点を提供し得る他の成長技術においてより頻繁に見られる形状を含む、さまざまな形状を採用してもよい。これは長手方向／水平方向の形状を有してもよい。これは垂直方向の流れを有してもよい。反応器は、所与の方向のキャリアガス流と、キャリアガス流の制御を容易にする第２の方向の二次ガス流とを有する、デュアルフロー反応器であってもよい。これはシャワーヘッドの設計を有してもよい。形状は、成長均一性を高めるように選択されてもよい。成長は、半径が少なくとも４インチの少なくとも１つのウェハの上で起こってもよく、ベース層材料のＩｎ組成は、ウェハ面積の少なくとも６０％（たとえば、８０％以上、９０％以上）の面積にわたって３％未満（たとえば、２％以下、１％以下、０．５％以下）変化してもよい。反応器は石英材料を含んでもよい。これはコールドウォール反応器であってもよい。これは、反応器の内壁の温度が少なくとも４００°Ｃ（たとえば、５００°Ｃ以上、６００°Ｃ以上、６５０°Ｃ以上、７００°Ｃ以上）を含む所望の温度よりも高く維持されるホットウォール反応器であってもよい。反応器は、結晶中の特定の原子種の存在を制限するように設計されてもよい。これは、Ｆｅ、Ｃｕ、Ｓｎ、Ｃ、Ｂ、Ｍｎなどの種を含む。選択された種の濃度は１Ｅ１５ｃｍ－３未満（たとえば、１Ｅ１４ｃｍ－３以下、１Ｅ１３ｃｍ－３以下、１Ｅ１２ｃｍ－３以下、１Ｅ１１ｃｍ－３以下、１Ｅ１０ｃｍ－３以下）であってもよい。いくつかの実施形態では、成長が起こる反応器の部分は、欠陥の取り込みおよび／または寄生的な核生成を減少させるように、反応器の他の部分よりも高い温度に設定される。温度差は少なくとも５０°Ｃ（たとえば、１００°Ｃ以上、１５０°Ｃ以上）であってもよい。いくつかの実施形態では、ウェハ温度は、基材中の高い形成エネルギを有するいくつかの欠陥（たとえば、Ｎ空孔および／またはＩＩＩ族空孔）の形成を制限するために、最高温度未満に保たれてもよい。したがって、ウェハ温度は４００～１０００°Ｃ（たとえば、５００～６００°Ｃ、４００～８００°Ｃ、４５０～７５０°Ｃ、５５０～６５０°Ｃ）の範囲であってもよい。
いくつかの実施形態では、ベース領域を最初に横型構造で成長させ、合体させて連続層を形成する。図７Ａは、横型構造７１０が合体して連続表面７１１が設けられるそのような形状を示す。成長条件は、横方向成長を促進する（半極性または非極性面などの面に沿った成長の促進を含む）ように選択されてもよい。場合によっては、成長はウルツ鉱型構造の６つの等価な結晶面に沿って起こる。別々の横型構造からの材料は成長フロントで合体してもよい。合体フロントは、面、点（すなわち頂点）、または他の領域であってもよい。場合によっては、転位、積層欠陥および他の結晶位置決め不良などの欠陥が合体フロントに形成されることがある。あるいは、合体フロントに欠陥がないこともある。横型構造の形状および成長条件は、合体欠陥を低減するように制御されてもよい。ベース領域は、横方向成長の挙動と一致して欠陥を低減するように選択された形状を有するパターニングされたマスクの上に成長させてもよい。たとえば、マスクは三角格子を有し、成長フロントはウルツ鉱型構造の６つの等価な方向に沿って伝播する。図７Ｂおよび図７Ｃに示すように、成長フロント７３０がマスクの三角格子に対して平行または垂直であるようにマスク開口部７２０を位置合わせすることにより、平面状の（図７Ｃ）または点状の（図７Ｂ）合体フロントを得ることができる。これは、マスク格子とｍ面またはａ面との位置合わせにそれぞれ対応し得る。位置合わせは、１度または２度または５度または１０度などの予め選択された角度だけａ面またはｍ面から意図的に傾斜させてもよい。いくつかの実施形態では、マスクを＋／－５度（たとえば、＋／－１度、＋／－０．１度）の範囲内で結晶の格子と位置合わせする。いくつかの実施形態では、平均して１つ以下の転位（または転位束）が、点状の合体成長フロントに作成される。これは、転位７５０に対するマスク開口部７２０を示す図７Ｄに示されている。ベース領域の連続層表面は、成長後に平坦であってもよく、またはプロセスによって平坦化されてもよい。
合体は、１つの成長技術（たとえば、ＨＶＰＥ、ＭＯＣＶＤ）のみを用いて、または異なる技術を用いた連続する成長ステップによって得ることができる。いくつかの実施形態では、横型構造を有するベース層をＨＶＰＥによって成長させ、ＭＯＣＶＤ再成長を用いて横型構造を合体させる。次に、ＬＥＤ領域を、合体ステップと同じＭＯＣＶＤ反応器内で成長させるか、または第３の成長ステップで成長させる（すなわち、合体領域とＬＥＤ領域とを別々にＭＯＣＶＤ成長させる）。
ＬＥＤ領域を成長させる前に、ベース領域を処理してもよい。ＬＥＤ領域を成長させる前に、ベース領域をサブマウントに転写してもよい。場合によっては、ベース領域は平坦な上面を有する。上面はＩＩＩ族極性を（すなわち＋ｃ方向に沿って）有してもよい。上面をサブマウントに取り付けた状態で、これを１度転写する。成長基板およびバッファ（もしあれば）を、研削および研磨および／またはレーザリフトオフを含む、本明細書に開示される技術によって除去してもよい。露出したベース領域の一部を除去／薄化してもよく、これは非合体部分（すなわち、横型構造を有する部分）を含んでもよい。これは、研削および研磨を含む、本明細書に開示される技術によって実現することができる。このステップの後のベース領域は平坦であってもよい。ベース領域を第２のサブマウントに２度目に転写してもよい。この後、ベース領域は、上面が再び露出した状態で、第２のサブマウントに連続的に取り付けられた平坦層であってもよい。転写したこのベース領域は、ＬＥＤ成長のための成長基板／テンプレートとして使用してもよい。転写したベース領域を、（たとえばメサ形状で）さらにパターニングしてもよく、サブピクセルとして適切なミクロンスケールのメサなど、寸法が小さいメサを形成してもよい。そのようなメサは、たとえば、ベース領域を第１のサブマウント上で薄化すると、またはベース領域を第２のサブマウントに転写した後など、プロセスのさまざまな部分で形成してもよい。
図８Ａ～図８Ｉはそのようなプロセスフローを示す。（Ａ）たとえば、バッファ３２０およびマスク４１０を有する基板３１０の上に成長した合体ベース領域７１０を設ける。（Ｂ）ベース領域をサブマウント８１０に取り付ける。（Ｃ）基板／マスク／バッファをレーザリフトオフ８２０によって除去する。（Ｄ）ベース領域を薄化して、平面８２１を有する薄化ベース領域８２０を得る。（Ｅ）ベース領域を第２のサブマウント８３０に取り付ける。（Ｆ）第１のサブマウント８１０を除去する。あるいは、ステップ（Ｄ）の後、（Ｇ）においてベース領域をパターニングしてメサ８２５を形成する。（Ｈ）メサ８２５を有するベース領域を第２のサブマウント８３５と接触させる。（Ｉ）メサ８２５の一部を転写する。この選択的転写は、さまざまな技術によって（たとえば、一部のメサの選択的結合を容易にするパターニングされた材料を第２のサブマウント上に有することによって、または、一部のメサを押すために第１および／もしくは第２の基板を通して加えられる力など、選択的なメサに加えられる機械的な力によって）実現されてもよい。
本明細書に開示されるベース領域転写方法を用いて、同じサブマウント上でさまざまなベース領域を組み合わせてもよい。たとえば、いくつかの合体したベース領域が組み合わされ、それらは異なる組成および／または歪み状態を有する。これは、図８Ｉのプロセスを繰り返すことによって実現することができる。ベース領域は、各ベース領域がサブピクセルのタイプに対応するように、サブマウント上で空間的に組み合わされてもよい。たとえば、Ｉｎ組成が増加するメサを有する３つのベース領域が、サブマウント上に３組のサブピクセルを形成し、ＬＥＤ領域を再成長させるために使用される。再成長の前または後に、欠陥のあるメサを交換する修復プロセスを用いてもよい。
ＬＥＤ領域成長
ＬＥＤ領域は、ベース領域の再成長面の上に成長する。
ＬＥＤ領域は、通常のＧａＮ ｎ層、ｐ層に類似した、キャリア搬送のためのＩｎＧａＮ層（ドープおよび／またはアンドープ）と、従来のＩＩＩ窒化物ＬＥＤに見られる下部および上部障壁とを有してもよい。ＬＥＤ領域は、電子ブロッキング層の役割を果たすＡｌＧａＮまたはＡｌＩｎＧａＮまたはＡｌＩｎＮ層を有してもよい。ＬＥＤ領域は、ＩｎＧａＮ／ＧａＮまたはＩｎＧａＮ／ＩｎＧａＮからなる発光量子井戸（ＱＷ）／障壁を有する活性領域を有してもよい。ＬＥＤ領域は、欠陥低減層（均一なＩｎＧａＮもしくはＡｌＩｎＮ層、またはＩｎＧａＮ／ＩｎＧａＮ、ＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＡｌＩｎＮおよび他の種類のＩＩＩ窒化物層の超格子など）を有してもよい。これらのさまざまな層は、発光層の歪みを低減するように選択された組成を有してもよい。
いくつかの実施形態では、再成長面は、図１ＡのようにＮＷの上面である。いくつかの実施形態では、再成長面は、たとえば図１Ｂのような上面および側壁など、ＮＷのいくつかの表面を含む。
いくつかの実施形態では、ＬＥＤ領域は再成長面と擬似格子整合するか、または擬似格子整合に近い（ＬＥＤ領域内のすべての層が、再成長面と０．１％または０．０１％未満だけ異なる面内格子定数を有する）。したがって、再成長面の格子定数は、活性領域の歪み状態を決定するので重要である。
いくつかの実施形態では、活性領域は、組成を有する１つまたはいくつかのＱＷを含む。組成は、少なくとも１０％（たとえば、１５％以上、２０％以上、２５％以上、３０％以上、３５％以上、４０％以上）のＩｎを含んでもよい。
ベース領域およびＬＥＤ領域の層は、ＱＷの歪みを低減するように構成されてもよい。たとえば、ベース領域はベース組成（たとえばＩｎ０．１ＧａＮ）を有し、ＬＥＤ領域のいくつかのｎ層およびｐ層は、歪みがないように同じベース組成を有する。ＱＷ間の障壁も、同じベース組成または同様の組成を有してもよい。障壁の組成は、ＱＷの応力を補償するように構成されてもよい。たとえば、障壁は、ベース領域よりもＩｎが少なく、ＱＷの圧縮歪みを補償する引張歪みを有する。
スタック内の組成の一例は以下の通りである（最初の層以外のすべての層をＬＥＤ領域の一部として再成長させている）。
Figure 2023519468000002
歪み状態は、さまざまな量によって定量化することができる。都合のよい量は、以下のような２つの層の面内格子パラメータ間のミスフィット歪み（または基底歪み場）である。
ｅ＝（ａ＿ｂ－ａ＿ｌ）／ａ＿ｌ
式中、ａ＿ｂはベース層（すなわち、擬似格子整合成長が起こる層）の平衡面内格子定数であり、ａ＿ｌは成長中の層の面内平衡格子定数である。
いくつかの実施形態では、ＱＷのミスフィット歪みは、緩和されたＧａＮ表面の上にＱＷが擬似格子整合するように成長した場合のミスフィット歪みの８０％未満（たとえば、５０％以下、３０％以下、２０％以下、１０％以下）まで低減される。たとえば、ｃ面ＧａＮの上に擬似格子整合するように成長したｃ面Ｉｎ２０ＧａＮ ＱＷのミスフィット歪み値は、－２．２％となる。いくつかの実施形態では、同じＩｎ２０ＧａＮ ＱＷを緩和されたＩｎ１０ＧａＮ層の上に擬似格子整合するように成長させ、そのミスフィット歪みは約－１．１％であり、これはＧａＮの上に成長した場合の歪みの約半分である。
以下の表は、可能な実施形態を示す。実施形態は、この表に教示される最小および最大境界に従って構成されてもよい。たとえば、ある実施形態は、選択値（たとえば３．２２Ａ）を上回る値を有する面内格子定数を有するベース層と、選択値（たとえば３０％）を上回る少なくともＩｎＧａＮ組成を有する活性領域とを有してもよく、選択値（たとえば６７％）を下回るミスフィット歪み比を有するように構成されてもよい。
Figure 2023519468000003
この表は、ベース層が緩和されたＩｎＧａＮであると仮定している。しかしながら、同様の面内格子定数を有する他の材料（Ｉｎ含有ＩＩＩ窒化物化合物および他の材料を含む）も適している。ミスフィット歪み比は、活性層がＧａＮの上に擬似格子整合するように成長した場合のミスフィット歪みの値に対する、（ベース層と活性層との間）実際のミスフィット歪みの比である。
いくつかの実施形態では、歪み成分イプシロン＿３はミスフィット歪みにほぼ比例し、したがって、歪みに起因する分極場はミスフィット歪みにほぼ比例する。したがって、本明細書において可能になるミスフィット歪み比の値は、活性層における実際の分極場を、構造がＧａＮと擬似格子整合する場合の分極場で割ったものと定義される、分極場比の値にも対応し得る。
いくつかの実施形態では、ＬＥＤから放出された光の少なくとも５０％（たとえば、８０％以上、９０％以上）は１つまたはいくつかの活性層から放出され、活性層は本明細書に教示される特性（組成、ミスフィット歪み、ミスフィット歪み比、分極場比など）によってさらに特徴付けられる。
いくつかの実施形態では、活性領域は、組成と、その組成の緩和されたＧａＮの上の擬似格子整合成長のための臨界厚さの少なくとも１．５倍（たとえば、２倍以上、３倍以上）の厚さとを有する。これは、活性領域における歪み低減によって容易になる。いくつかの実施形態では、ＱＷは、２～４ｎｍの範囲の厚さと３０～６０％の範囲の組成とを有する。
いくつかの実施形態では、活性領域は、少なくとも３０％（たとえば、３５％以上、４０％以上、５０％以上、たとえば３０～６０％の範囲）のＩｎ含有量と、少なくとも２ｎｍ（たとえば、２．５ｎｍ以上、たとえば２～５ｎｍの範囲）の厚さとを有する発光層を有する。
いくつかの実施形態では、活性領域は、その成長時に横方向の緩和を受ける。たとえば、活性領域は、図１Ａのように平坦（ベースＮＷ／プレートレット／メサの軸に対して垂直）である。活性領域は、成長すると、高いＩｎ組成を有し、したがって下地層（ベース領域を含む）よりも大きい面内格子定数を有するので、圧縮歪みを受ける。ＮＷの典型的な横方向寸法は、活性領域の横方向の拡張によって歪みが緩和されるよう十分小さい。緩和は部分的であってもよい。活性領域は、面内格子定数がベース領域の再成長面よりも少なくとも０．０１％（たとえば、０．０３％以上、０．０５％以上、０．１％以上）大きい量子井戸を含んでもよい。
従来技術は、ＩｎＧａＮ緩和（たとえば、非常に厚いＩｎＧａＮ層に欠陥を形成することによる塑性緩和）を利用した構造を実証している。しかしながら、そのような構造はＩＱＥが非常に悪いと考えられる。これに対して、本発明のいくつかの実施形態は、活性領域の歪みを低減しながら低い欠陥率および／または高いＩＱＥを維持する。これは、緩和ベース領域上の成長によって容易になる。
したがって、いくつかの実施形態は、活性領域における低い欠陥レベルによって特徴付けられる。活性領域は、５Ｅ８ｃｍ－２未満（たとえば、１Ｅ８ｃｍ－２以下、５Ｅ７ｃｍ－２以下、１Ｅ８ｃｍ－２以下、５Ｅ６ｃｍ－２以下、１Ｅ６ｃｍ－２以下）のＴＤＤを有してもよい。活性領域は、１Ｅ５ｃｍ－１未満（たとえば、１Ｅ４ｃｍ－１以下、１Ｅ３ｃｍ－１以下、１Ｅ２ｃｍ－１以下、１Ｅ１ｃｍ－１以下）の積層欠陥密度またはミスフィット転位密度を有してもよい。横型構造（たとえば、ＮＷまたはマイクロメサ）を有する実施形態では、欠陥（ＴＤＤ、積層欠陥、Ｖピットを含む）の密度は、横型構造１個当たり１未満（たとえばＮＷ１本当たり１)、または横型構造１０個当たり１、または横型構造１００個当たり１未満であるように構成されてもよい。
いくつかの実施形態は、高い内部量子効率（ＩＱＥ）によって特徴付けられる。この高いＩＱＥは、ＧａＮの上の従来の歪み成長によって得ることができるものよりもかなり高い場合がある。これは、活性領域における歪みの低減によって容易になり得る。
図９は波長とＩＱＥとの関係を示しており、従来技術と実施形態を対比している。従来技術の曲線は、さまざまな発光波長を有するＭＯＣＶＤによって成長した平面ＬＥＤについての公開データに基づいており、周知のグリーンギャップの現れとして、ＩＱＥは長波長で大きく低下している。歪みがこの低下の（少なくとも一部の）原因であると考えられる。したがって、歪みがＩＱＥに与える影響をモデル化することができ、歪み低減によるＩＱＥの改善を予測することができる。実施形態の曲線はこの手順の結果を示しており、いくつかの実施形態の予想性能を示している。ここでは、Ｉｎ０．０５ＧａＮを有する完全緩和ベース層を想定している。赤色範囲（６２０～６３０ｎｍ）内に報告されている最良の従来技術のデバイスのＥＱＥは約２～２．５％であり、これは約３％のＩＱＥに対応する。これに対して、いくつかの実施形態のＩＱＥは、少なくとも６１０ｎｍ（たとえば、６２０ｎｍ以上、６２５ｎｍ以上、６３０ｎｍ以上）のピーク発光波長で少なくとも５％（たとえば、１０％以上、１５％以上、２０％以上、３０％以上）である。図９は例示であり、所望のＩＱＥを実現するためにＩｎ組成および歪み緩和の他の値が必要な場合もある。実施形態は、所望のピーク発光波長と、光電子デバイスの性能指数についての少なくとも１つの基準（ＩＱＥまたは外部量子効率（ＥＱＥ）またはウォールプラグ効率（ＷＰＥ）の最小所望値を含む）とを選択し、この少なくとも１つの基準を実現するように発光体を本明細書に教示されるように構成する（ベース領域の組成および歪み状態を選択することを含む）方法を含む。一実施形態では、発光波長は少なくとも６１５ｎｍであり、ＩＱＥは少なくとも１５％であり、ベース領域は少なくとも５％のＩｎ組成を有して実質的に完全に緩和される。
いくつかの実施形態では、ベース領域は複数のサブ領域を有する。サブ領域は、Ｉｎ組成の異なるベース層を有する。これは、本明細書に開示されるように（たとえば図８Ａ～図８Ｉのプロセスに従って）実現することができる。たとえば、ＧａＮ ＮＷ、Ｉｎ０．０５ＧａＮ ＮＷおよびＩｎ０．１ＧａＮ ＮＷを有するサブ領域がある。Ｉｎが多い領域は、長波長ＬＥＤを成長させるのに適している。格子引張効果によって、同じ成長条件であれば、Ｉｎが多い領域ほど当然のことながらＬＥＤ成長時に多くのＩｎを取り込み得る。いくつかの実施形態では、ＬＥＤ領域の成長はさまざまなサブ領域上で同時に起こり、格子引張によって、さまざまなサブ領域は異なる活性領域組成および異なる発光波長を有する。いくつかの実施形態では、３組のサブ領域が存在し、青色、緑色および赤色光をそれぞれ放出するＬＥＤをこれらの上に同時に成長させる。ベース領域は、組成の異なる３組のサブ領域を有してもよい。青色、緑色および赤色光を放出するＬＥＤ領域をこれら３組のサブ領域の上にそれぞれ再成長させる。
いくつかの実施形態では、サブ領域はさまざまな直径のＮＷを有する。たとえば、直径が８０ｎｍ、１２０ｎｍおよび１５０ｎｍのサブ領域がある。これは、ＬＥＤ領域成長時にＩｎ取り込みの変化を容易にする。たとえば、直径が小さい領域は、小さい成長体積によってＩｎ原子が消費されるので、多くのＩｎ取り込みを容易にする。いくつかの実施形態では、３組のサブ領域が存在し、青色、緑色および赤色光をそれぞれ放出するＬＥＤをこれらの上に同時に成長させる。
上記に提示した２つの概念を組み合わせてもよい。サブ領域はさまざまな組成およびさまざまなＮＷサイズを有してもよく、サイズおよび組成引張効果を組み合わせてさまざまな発光波長（青色／緑色／赤色などの所望の波長を有するＬＥＤの同時成長を含む）を実現してもよい。
いくつかの実施形態では、いくつかのサブ領域の上のＬＥＤ領域の再成長を、同じ再成長ステップで実行する。他の実施形態では、いくつかの再成長ステップを実行する。たとえば、ベース領域は３組のサブ領域を有する。第１の組を露出し、残りの２組を成長マスクで覆う。マスクは、酸化物材料（ＳｉＯｘ、ＡｌＯｘを含む）と、窒化物材料（ＳｉＮｘ、ＡｌＮｘ）と、誘電体層と、金属（Ｍｏを含む）とを含む。成長ステップを（たとえばＭＯＣＶＤによって）実行し、第１の波長を有するＬＥＤ領域を第１組のサブ領域の上に形成し、これらはたとえば青色サブピクセルを形成してもよい。このプロセスを残りの２組のサブ領域で繰り返して、他の波長（たとえば、緑色および赤色）で発光する他のＬＥＤ領域を形成する。
図１０Ａ～図１０Ｅは、ＬＥＤ領域再成長を伴うプロセスを示す。（Ａ）基板１０１０の上に３組のベースサブ領域１０２０，１０３０および１０４０を有する部材１０００を設ける。これらの組はＩｎＧａＮ組成１，２および３を有する。（ｂ）サブ領域１０３０および１０４０の上に第１の成長マスク１０５０を形成する。（Ｃ）ベースサブ領域１０２０の上でＬＥＤサブ領域１０６０の成長を実行する。（Ｄ）第１の成長マスク１０５０を除去し、サブ領域１０２０および１０３０の上に第２の成長マスク１０７０を形成する。（Ｅ）マスキングおよびエピステップを数回繰り返した後、すべてのベースサブ領域１０２０，１０３０および１０４０の上にＬＥＤサブ領域１０６０，１０８０および１０９０を成長させる。
いくつかの実施形態では、連続する再成長ステップを異なる波長に対して実行し、より長い波長のステップを最後に実行する。たとえば、赤色ＬＥＤを最後に成長させる。これは良好な材料品質を容易にし得る。なぜなら、長波長の活性領域には、低サーマルバジェットを有し得る高いＩｎ含有量が必要であるからである。いくつかの実施形態では、１つの再成長ステップによって赤色ＬＥＤが得られ、この再成長ステップは低サーマルバジェットで実行される。低サーマルバジェットは最高温度Ｔｍによって定義することができ、このステップにおける各サブステップはＴｍ未満で実行される。Ｔｍは９００°Ｃ以下（たとえば、８５０°Ｃ以下、８００°Ｃ以下、７５０°Ｃ以下、７００°Ｃ以下、６５０°Ｃ以下、６００°Ｃ以下、５５０°Ｃ以下、５００°Ｃ以下）であってもよい。低サーマルバジェットは、最高温度Ｔｍおよび最大期間ｔｍによって定義することができ、このステップにおける各サブステップはＴｍ未満で実行され、Ｔｍでまたはその付近で実行されるステップはｔｍ未満しか継続しない。
いくつかの実施形態では、ＬＥＤ領域（またはその層）をパルス成長技術で、たとえば異なる時間に異なるＩＩＩ族前駆体（ＴＭＧおよびＴＭＩなど）を流すことによって、成長させる。これは、高Ｉｎ含有量層の成長を容易にし得る。
いくつかの実施形態では、ＬＥＤ再成長はベース層の自由表面全体で起こる。たとえば、これは、図１Ｂにすでに示したように、コアシェル形状において、ベースＮＷの上部および側壁で起こる。
これに対して、いくつかの実施形態では、ＬＥＤ成長はベース層の一部のみで、たとえば、図１Ａにすでに示したように、ベースＮＷの上部ファセットのみで起こる。これにより、ＮＷの軸に沿った平坦な活性領域がもたらされ得る。活性領域は円盤形状であってもよく、またはより一般的にはＮＷと同じ断面を有してもよい。
この上部のみの成長を実現するためにさまざまな技術が使用され得る。成長パラメータは、上面での核形成を促進するように選択されてもよい。たとえば、上面はｃ面であり、成長条件は他の面（たとえば、ｍ面、ｃ面、半極性面）よりもｃ面の核形成を促進する。適切な成長条件は、温度、圧力、さまざまな前駆体の分圧、ＩＩＩ／Ｖ比、成長速度、パルス成長の使用を含んでもよい。いくつかの実施形態では、低温を使用して上面成長を促進する。発光層を成長させるための温度は、７００°Ｃ未満（たとえば、６７５°Ｃ以下、６５０°Ｃ以下、６２５°Ｃ以下、６００°Ｃ以下、５５０°Ｃ以下、５００°Ｃ以下、４５０°Ｃ以下、４００°Ｃ以下）であってもよい。低温成長に適した成長技術（ＭＢＥ、スパッタリング、プラズマ支援ＣＶＤ、および低温に適した他のＣＶＤ技術を含む）を使用してもよい。
側壁でのエピ成長を防止するために側壁を覆ってもよい。いくつかの実施形態では、誘電体材料（たとえば、ＳｉＯｘ、ＡｌＯｘ、ＳｉＮｘ、ＡｌＮｘ、ＴｉＯｘ、ＴａＯｘ、ＺｒＯｘ）を側壁に堆積させる。誘電体材料は、すべての側壁を覆ってもよく、またはほぼすべての側壁を覆って、ＮＷの上部領域は成長のために残しておいてもよい。
図１１Ａ～図１１Ｆは、ＮＷ側壁を覆うためのプロセスフローを示す。図１１Ａは、ベース領域１１００の成長後のベース領域ＮＷ１１１０を示す。図１１Ｂにおいて、ＮＷ１１１０を誘電体材料１１２０で被覆し、この場合、堆積はコンフォーマルである（これは原子層堆積および他の公知のプロセスによって得られてもよい）。図１１Ｃにおいて、誘電体材料１１２０の上部を除去してＮＷ１１１０の上面１１３０を露出する。これは、機械的プロセス（たとえば、研削、研磨）およびドライエッチング（たとえば、ＲＩＥ、ＩＣＰ）を含む技術によって実現されてもよい。機械的プロセスは、半導体のエッチング速度よりも誘電体のエッチング速度の方が速い選択的な機械的プロセスを含む。ドライエッチングは、方向性ドライエッチングプロセス（誘電体材料の側壁よりも上面を速くエッチングし、エッチングのパラメータ［圧力、組成、電力］を適切に選択することによって実現され得る）と、半導体のエッチング速度よりも誘電体のエッチング速度の方が速い選択的ドライエッチングプロセスとを含む。再成長前の最終的な形状はさまざまであり得る。図１１Ｄは、誘電体１１２１を上面１１３０の下方にエッチングする場合を示す。図１１Ｅは、誘電体１１２２が上面１１３０の上方に延在する場合を示す。図１１Ｆは、誘電体１１２３がコンフォーマルではなくＮＷ１１１０の周りに延在する場合を示す。
図１１Ｄの場合、横方向成長の一部は、側壁（または存在する場合は傾斜壁）が露出しているところで起こり得る。いくつかの実施形態では、横方向成長の量を制限することが望ましい。したがって、充填材料の凹部は、ＮＷの突出部分が小さいよう、たとえば１００ｎｍ未満（たとえば、５０ｎｍ以下、２５ｎｍ以下、１０ｎｍ以下、５ｎｍ以下）であるよう十分小さくてもよい。
いくつかの実施形態では、横方向成長が起こり、成長条件は、横方向成長が起こるがＩｎ含有層（すなわちＱＷ）はＮＷ上部よりもＮＷ側部の方がＩｎが少ないか薄いように、横方向成長のためのＩｎ取り込みおよび／または成長速度を減少させるように選択される。たとえば、上面上のＱＷは厚さｔおよびＩｎ組成ｘを有し、側壁上の対応する層はｔ＊０．８（もしくは０．５）未満の厚さおよび／またはｘ＊０．８（もしくは０．５）未満の組成を有する。これは、側方材料による発光および／または吸収を妨げ得る。
すでに開示したように、再成長のために（すなわち、エピタキシャル成長可能な状態となるように）再成長面を準備してもよい。このような準備ステップは、本明細書に記載される誘電体被覆ステップの前または後に行われてもよい。
誘電体以外の材料（たとえば金属）を用いてＮＷを覆ってもよい。側壁、上部、傾斜壁、半極性ファセットなど、ＮＷのさまざまな部分を再成長の核形成から防止するために覆ってもよい。いくつかの実施形態では、一部の結晶ファセットを被覆して他の結晶ファセットは被覆しないことにより、再成長を容易にする。いくつかの実施形態では、被覆されないファセットはｃ面（またはｍ面、ａ面、半極性）である。構造の結晶方位に応じて、さまざまな面が上部ファセットに対応し得る。
いくつかの実施形態では、ＬＥＤ領域の層は、特定の分極場を実現し、発光層における電子および正孔波動関数（ＷＦ）の重なりを制御するように構成される。さまざまな結晶方向について、ＩＩＩ窒化物ヘテロ構造は、自然発生的な分極場、および歪みに起因する分極場の両方を示す。これらの場は、ＷＦの重なり（放射効率にとって好ましくない場合がある）の分離、発光波長の増加（特に所与の材料組成で長波長に達するために有益な場合がある）など、さまざまな効果を有する。したがって、本発明の実施形態は、所与の強度の場を求めてもよく、または所与の範囲において、これらの効果間のトレードオフを軽減することに務めてもよい。いくつかの実施形態では、活性領域における分極場の大きさは、歪みが低減されるおかげで小さくなる（たとえば、Ｉｎ０．３ＧａＮ ＱＷは、従来のＧａＮ層と擬似格子整合するときよりもＩｎ０．１ＧａＮベース領域と擬似格子整合するときの方が低い分極場を有する）。いくつかの実施形態では、活性領域の周りの層は、歪み差、したがって場を操作するように選択される。たとえば、活性領域は、Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ発光ＱＷと、Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎ（ｙ＜ｘである）、またはＧａＮ、またはＡｌＧａＮ、またはＡｌＩｎＧａＮを含む、ＱＷに隣接する少なくとも１つの層（たとえば障壁）とを含んでもよい。いくつかの実施形態では、ＱＷ間の障壁は複数の層で構成され、たとえば２つのＱＷ間のスタックは以下の通りであってもよい（ｐ側またはｎ側のいずれかが左側である）。
ＩｎＧａＮ ＱＷ ／ ＩｎＧａＮ ／ ＩｎＧａＮ ／ ＩｎＧａＮ ＱＷ
ＩｎＧａＮ ＱＷ ／ ＩｎＧａＮ ／ ＧａＮ ／ ＩｎＧａＮ ＱＷ
ＩｎＧａＮ ＱＷ ／ ＩｎＧａＮ ／ ＡｌＧａＮ ／ ＩｎＧａＮ ＱＷ
ＩｎＧａＮ ＱＷ ／ ＧａＮ ／ ＡｌＧａＮ ／ ＩｎＧａＮ ＱＷ
いくつかの実施形態では、ＱＷは１～４ＭＶｃｍ－１（たとえば、１～２，２～２．５，２．５～３，３～４ＭＶｃｍ－１）の範囲の分極場を有する。分極場は、（分極場との厚さとの積がＱＷ両端の電圧降下と等しいので）厚さとともに選択されてもよい。いくつかの実施形態では、ＱＷの厚さとＱＷを横切る分極場との積は、０．１～１Ｖ（たとえば、０．１～０．３Ｖ、０．２５～０．５Ｖ、０．５～０．７５Ｖ、０．７５Ｖ～１Ｖ、１Ｖ未満、０．５Ｖ未満、０．３Ｖ未満）の範囲である。いくつかの実施形態では、上述の値は、ＱＷが組成Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ（ｘ＞０．２（たとえば、＞０．２５、＞０．３、＞０．４）である）を有するにもかかわらず得られる。一実施形態では、ＱＷは、組成Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ（ｘ＞０．３である）と厚さｔ＞１ｎｍとを有し、これを組成Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎ（ｙ＞０．０５である）を有するベース層の上に擬似格子整合するように成長させ、ＱＷ両端の電圧降下は、ｙと、ｔと、ＱＷを取り囲む層の組成とを含むパラメータの適切な構成のおかげで、０．５Ｖ未満である。
いくつかの実施形態は、下地層、たとえば、欠陥を取り込むことによって活性領域のＩＱＥを改善するように構成された層を含む。下地層はＩｎを含んでもよく、連続的なＩｎＧａＮもしくはＡｌＩｎＧａＮもしくはＡｌＩｎＮ層であってもよく、またはＩｎ含有化合物の超格子であってもよい。あるいは、実施形態は、他の層（すなわち、ベース層、ＩｎＧａＮ ｎ層および障壁）のＩｎ濃度がすでに点欠陥を効果的に捕捉している場合は、別の下地層は不要であり得る。
図１２Ａ～図１２Ｂは、一実施形態の形状および歪み状態を示す。図１２Ａは、ベース領域１２１０の成長後の構造を示す。マスク４１０を有するＧａＮバッファ３２０を基板３１０の上に設け、マスク開口部の中にＩｎＧａＮベース領域１２１０を成長させる。ベース領域１２１０の成長が進行するにつれて、その歪みは緩和する。ここではこれを横方向の拡張として示しているが、本明細書に開示されるように他の緩和メカニズムも可能である。ベース領域１２１０は、緩和された再成長面１２２０で終了する。成長方向に沿ったさまざまな位置において、格子定数が増加する。たとえば、マスク開口部（位置１２１１）では、成長は擬似格子整合し、面内格子定数はＧａＮバッファの面内格子定数である。中間位置１２１２では、緩和は部分的であり、面内格子定数はバルクＧａＮの面内格子定数とバルクＩｎＧａＮの面内格子定数との中間である。位置１２１３では、材料は完全に緩和され、面内格子定数はバルクＩｎＧａＮの面内格子定数である。図１２Ｂは、ｎ－ＩｎＧａＮ１２３０と、活性領域１２４０と、ｐ－ＩｎＧａＮ１２５０とを含む、再成長面１２２０上のＬＥＤ領域の再成長を示す。ＬＥＤ領域は再成長面１２２０と擬似格子整合してもよく、すなわち、位置３と同じ面内格子定数を（＋／－０．１％の格子定数値など、いくらかの公差内で）を有してもよい。
図１３Ａ～図１３Ｃは、ＮＷを図１２Ａ～図１２Ｂに従って成長させた場合のさまざまな量の発展を示す。図１３Ａは層、すなわち、ベース層１２１０と、ＬＥＤ層１２３０，１２４０および１２５０（ベース層と同じ組成の層、およびＩｎ組成がより高いＱＷを含む）とを示す。図１３Ｂは、ベース領域１２１０で始まる、ＮＷの軸に沿った面内格子定数の発展を示す。当初、ベース領域はＧａＮバッファと擬似格子整合し（格子定数ａ１）、その後緩和が始まって格子定数がそのバルク値に向かって増加し（格子定数ａ２）、完全緩和に達する。ベース領域の成長が終了した後、ＬＥＤ領域の擬似格子整合成長が続く。図１３Ｃは、対応する歪みの単純化された略図を示す。歪みはベース層の緩和時に低減する。ＱＷではＩｎ含有量が高いため、歪みが増加する。
ＮＷ（または他の横型構造）の寸法は、緩和を容易にするように選択されてもよい。いくつかの実施形態では、ＮＷの直径（または典型的な横方向寸法）は、２００ｎｍ未満（たとえば、１５０ｎｍ以下、１２０ｎｍ以下、１００ｎｍ以下、８０ｎｍ以下、５０ｎｍ以下）である。小さい直径は横方向の緩和を容易にし得る。いくつかの実施形態では、いくつかのグループの横型構造がベース面の上に存在しており、異なる緩和レベルによって特徴付けられる。これは、それらの異なる寸法によって容易になり得る。いくつかの実施形態では、３つの異なる典型的な横方向寸法を有する３つのグループのＮＷが存在しており、寸法が大きいＮＷは緩和が少ない。そのような実施形態では、３つのグループは青色、緑色および赤色画素に対応してもよく、赤色画素の緩和を大きくして青色画素の緩和を小さくすることが有利であり得る。
場合によっては、ベース領域における緩和は、横方向の拡張によるものではなく、欠陥（積層欠陥、転位、空孔、隙間および他の欠陥を含む）ならびに／または空隙の形成などの他の効果によるものである。緩和は、ＧａＮバッファの上に擬似格子整合ＩｎＧａＮ材料がほとんどまたはまったく成長してない状態で、すぐに始まることもある。時として、緩和は不完全であり、再成長面の格子定数は同じ組成のバルクＩｎＧａＮよりも小さいことがある。再成長面と同じ組成のバルク材料との間の格子定数の差は、バルクＧａＮと同じ組成のバルク材料との間の格子定数の差の半分未満であり得る。
図１４は、実施形態に係るＬＥＤを得るための一例としてのプロセスフロー１４００を示す。ステップ１４１０において、基板を設ける。ステップ１４２０において、基板の上にＧａＮバッファを成長させる。ステップ１４３０において、ＧａＮバッファ層の表面をパターニングする。ステップ１４４０において、ＨＶＰＥによってパターンの開口部の中にＩｎＧａＮベース領域を成長させる。ステップ１４５０において、ＭＯＣＶＤによってベース領域の上にＩｎＧａＮ ＬＥＤを成長させる。ステップ１４６０において、試料をさらに処理してＬＥＤデバイスを形成する。一部のステップは任意であり、一部のステップは省略または順序を変更することができる。
いくつかの実施形態では、エッチングステップを実行して、成長後にＬＥＤ領域からエピタキシャル材料を除去する。エッチングステップは、ＫＯＨ、Ｈ３ＰＯ４および他のエッチングを含む選択的な化学エッチングであってもよく、一部の結晶面を他の結晶面よりも速くエッチングしてもよい。エッチングステップは、ドライエッチング（ＩＣＰ、ＲＩＥを含む）であってもよく、光化学または電気化学または光電気化学エッチングであってもよい。エッチングは、非極性ファセット（ｍおよび／またはａを含む）を速くエッチングし、ｃ面ファセット（＋ｃを含む）をゆっくりとエッチングしてもよい。これを用いて、上部材料を除去することなく、ＮＷまたはメサから側壁材料を除去してもよい。
いくつかの実施形態では、ＬＥＤ領域成長はコンフォーマルに起こり、ＮＷ（またはメサ）の上部および側面に材料が成長する。次にエッチングステップを実行して、上部材料を残しながら側壁材料を除去する。側壁のｐ型材料および活性領域材料が除去されるまでこのエッチングステップを実行してもよい。これにより、ＬＥＤ領域のｎ型材料またはベース領域の材料を露出してもよい。上面は、側壁材料のみが除去されるように、エッチングステップの前に被覆するかそうでなければ保護してもよい。エッチング後の構造は、実質的に垂直な側壁を有してもよい。エッチングは、欠陥（たとえばダングリングボンド）が少ない高結晶品質をもたらすことによって側壁再結合を低減するように選択されてもよい。側壁はさらに、再結合を低減するために成長後に（たとえば誘電体層によって）不動態化されてもよい。エッチングを使用して、横型構造の横方向寸法を制御してもよい。いくつかの実施形態では、エッチングにより側壁から欠陥材料を除去する。側壁材料は欠陥（貫通転位、ミスフィット転位、ダングリングボンドを含む）を有することがあり、ＮＷに欠陥が存在しなくなるまでエッチングにより材料を除去してもよい。
いくつかの実施形態では、エッチングにより、望ましくない波長で発光する材料を除去する。一例では、ＮＷは、その軸に対して垂直な発光領域（たとえば、円形のＮＷの場合は円盤状の活性領域）を有し、活性領域の発光波長は径方向に不均一である（すなわち、中心から端部にかけて変化する）ので、発光の第１のＦＷＨＭが得られる。エッチングにより周囲付近の材料を除去するので、第１のＦＷＨＭよりも狭い第２のＦＷＨＭが得られる。別の例では、ＬＥＤ領域成長はコンフォーマルであり、活性領域の上部および側壁は異なる波長で発光し、エッチングにより、発光が活性領域の上部からのみ来るように側壁材料を除去する。エッチングによりナノ多孔質材料を形成してもよい。いくつかの実施形態では、エッチングは歪み緩和を容易にする。たとえば、エッチングにより側方材料を除去することにより、ＮＷ直径が小さくなって活性領域の横方向の格子拡張が容易になり、歪みが低減される。
エピタキシャル層は、引張歪みまたは圧縮歪みを有してもよい。いくつかの実施形態では、ＧａＮの上またはＩｎ（ｙ）Ｇａ（１－ｙ）Ｎ層の上に成長したＩｎ（ｘ）Ｇａ（１－ｘ）Ｎ層（ｘ＞ｙである）が圧縮歪みを有する。圧縮歪みを有する層の付近に引張歪みを有する層を成長させて、歪みのバランスを取ってもよい。引張歪みはたとえば、（たとえば、適切な組成のＡｌＧａＮ層、ＡｌＩｎＮ層、ＡｌＩｎＧａＮ層を用いて）ＩＩＩ窒化物化合物にＡｌを添加することによって実現されてもよい。たとえば、ＡｌＧａＮ障壁をＩｎＧａＮ量子井戸の付近に成長させてもよい。いくつかの実施形態では、圧縮ミスフィット歪みｅ１を有する層を引張歪みｅ２を有する層の付近に成長させ、０．２５＜｜ｅ１／ｅ２｜＜４（たとえば０．５＜｜ｅ１／ｅ２｜＜２）である。付近とは、１０ｎｍ以下（たとえば、５ｎｍ以下、２ｎｍ以下、１ｎｍ以下）であってもよい。
形状
いくつかの実施形態は、ＮＷまたはメサまたはプレートレットを含む。以下ではこれらの構成のうちのいずれかが一例として選ばれることがあるが、教示は一般に適用される。
ワイヤの上面は実質的に平坦であってもよい。たとえば、側壁から上面への移行は、傾斜側壁なしに、または限られた範囲（２０ｎｍ未満、１０ｎｍ未満、５ｎｍ未満、３ｎｍ未満など）の傾斜側壁で起こる。
図１５Ａ～図１５Ｄは、いくつかの実施形態に係る、その軸１５０１に沿ったＮＷ（またはプレートレット）の断面を示す。図１５Ａにおいて、ＮＷ１５１０は垂直の断面を有し、その側壁１５１１は軸１５０１と平行である。図１５Ｂにおいて、ＮＷは、傾斜側壁１５２１と、ＮＷ軸１５０１に対して垂直な平面内のみに成長した活性領域１５２２とを有する断面を有する。図１５Ｃにおいて、ＮＷ１５３０は傾斜側壁１５３１を有し、ＬＥＤ活性領域１５３２の成長はすべてのファセットに沿って起こっている（コアシェル構造）。図１５Ｄにおいて、ＮＷ１５４０はコアシェル構造を有するが、マスキング層１５４５が側壁の一部に沿った成長を妨げる。マスキング層１５４５の寸法によっては、ＬＥＤ活性領域１５４２の大部分を平面ファセットの上に成長させ、他の平面に沿ってはほとんど成長させなくてもよい。
ＮＷは、実質的に０００１（＋ｃ）方向に沿って成長させてもよく、または０００－１（－ｃ）方向に沿って成長させてもよい。ＮＷにはドメイン反転（すなわち、極性が＋ｃと－ｃとの間で切り替わるドメイン）が実質的になくてもよい。いくつかの実施形態では、ベース領域の上面の少なくとも９０％（たとえば、９５％以上、９９％以上）は一定の極性である。
ＮＷの高さは１０ｎｍ～１０ミクロン（たとえば、１０ｎｍ～１ミクロン、１００ｎｍ～１０ミクロン、１００ｎｍ～３ミクロン）の範囲であってもよい。ＮＷの直径（または典型的な横方向寸法）は、１０ｎｍ～１ミクロン（たとえば、１０～１００ｎｍ、または１０ｎｍ～５００ｎｍ、または３０ｎｍ～１０００ｎｍ、または１０ｎｍ～３００ｎｍ）の範囲であってもよい。
いくつかの実施形態はマイクロプレートレットを含む（すなわち、横方向寸法が１ミクロンまたは数ミクロンのオーダーの横型構造を有する）。
図１６Ａ～図１６Ｃは、実施形態に係る、プレートレットＬＥＤの製造工程の一例を示す。図１６Ａにおいて、マスク１６２０に選択的な成長開口部を有する基板１６１０を設け、緩和ベース層１６３０を成長させる。基板は、たとえば、ＧａＮまたはＳｉまたはＡｌＮ核形成層を有するＳｉまたはサファイアであってもよい。ベース層１６３０の成長は、マスク１６２０の開口部で始まる。ベース層１６３０は、本明細書に教示されるように緩和を受ける。たとえば適切な成長条件を選択することによって、横方向に沿った成長が促進される。図１６Ａに示す構造の形成の終了時に、ベース横型構造は、約１ミクロンもしくは数ミクロンの、または５００ｎｍ～１０ミクロン（たとえば、１ミクロン～５ミクロン、５００ｎｍ～１０ミクロン、１ミクロン～３ミクロン）の範囲の横方向寸法を有してもよい。これは、成長モードのため、平坦でなくてもよい。したがって、図１６Ｂに示すように平坦化ステップを用いることにより、本明細書に教示されるような所望の形態の平坦層１６３２を得てもよい。図１６Ｃにおいて、本明細書に教示されるようにベース領域１６３２の上にマイクロＬＥＤ構造１６４０を成長させる。この図では、ＬＥＤは、マイクロＬＥＤの端部まで延在する平坦な活性領域１６４２を有する。
マイクロＬＥＤは、（たとえば半極性面に対応する）垂直または傾斜側壁を有してもよい。いくつかの実施形態では、活性領域はマイクロＬＥＤの端部まで実質的に延在するが、活性領域の構成は横方向に変化する。活性層の厚さは、プレートレットの端部近くで減少してもよい。プレートレットの端部における活性層の厚さは、プレートレットの中心における同じ活性層の厚さの９０％未満（たとえば、８０％以下、５０％以下）であってもよい。活性層の組成は、プレートレットの端部近くで減少してもよい。プレートレットの端部における活性層のＩｎ組成は、プレートレットの中心における同じ活性層のＩｎ組成よりも少なくとも１％（たとえば、２％以上、５％以上）小さくてもよい。
そのような変化は、プレートレットの端部近くのキャリアの注入の減少を容易にし得る。いくつかの実施形態では、プレートレットＬＥＤの端部の周りに排除領域が存在する。排除領域の面積は、活性領域の総面積の５％～５０％であってもよく、少なくとも５％（たとえば、１０％以上、２０％以上、３０％以上）および５０％未満（たとえば、３０％以下、２０％以下）であってもよい。全放出光の２０％未満（たとえば、１０％以下、５％以下、１％以下）が排除領域から生じてもよい。
図１７Ａ～図１７Ｄは、中心構造から端部構造までの活性領域特性の横方向の変化を示す。図１７Ａは、中心構造および端部構造を示す。図１７Ｂ～図１７Ｄは、特性が相対的な横方向距離の関数（０が中心で１が端部）として中心から端部までどのように変化し得るかを示す。特性は、中心からある距離（この例では０．８であるが、約０．７、約０．９などの他の値も可能である）までは実質的に一定であり、その距離から端部にかけて変化してもよい。活性層１６４２の厚さは、少なくとも５％（たとえば、１０％以上、２０％以上、３０％以上、４０％以上、５０％以上）減少してもよい。活性層１６４２のＩｎ組成は、少なくとも１％（たとえば、２％以上、５％以上、１０％以上）減少してもよい。発光強度は、少なくとも５０％（たとえば、８０％以上、９０％以上、９５％以上）減少してもよい。
ＬＥＤ成長に先立ってベース横型構造を薄化することに加えて、ベース横型構造の横方向寸法に影響を与える処理ステップを使用してもよい。横方向寸法を、たとえばリソグラフィおよびエッチングによって、ドライエッチングまたは化学エッチングによって、当該技術において公知の他の方法によって、減少させてもよい。
さまざまな寸法のプレートレットを同じ基板の上に形成してもよい。いくつかの実施形態では、３つの寸法が存在し、それらは赤色／緑色／青色発光に対応する。いくつかの実施形態では、さまざまな寸法は、マスク開口部のサイズを変更することによって得られ、これにより、ベース領域成長後にさまざまなサイズのプレートレットが得られる。いくつかの実施形態では、さまざまな寸法は、一部のプレートレットの寸法を選択的に減少させることによって（たとえば、一部のプレートレットをマスキングして他のプレートレットをエッチングすることによって）得られる。
さまざまな歪み状態の基材を有するプレートレットを同じ基板の上に形成してもよい。いくつかの実施形態では、基材の成長前に、異なるサイズの開口部を成長マスクに形成する。小さい開口部は高い緩和度を容易にする。大きい開口部は低い緩和度を容易にする。
さまざまな横方向寸法または歪み状態により、本明細書に教示されるように、ＬＥＤの成長時のＩｎ取り込みの違いが容易になり、本明細書に教示されるように、さまざまな発光波長（たとえば赤色／緑色／青色）を有するＬＥＤの同時成長がもたらされ得る。歪み状態の違いによって、歪みの少ない基材ほどその上方に多くのＩｎが取り込まれる、異なる格子引張効果を得ることができる。いくつかの実施形態では、活性層を成長させ、異なるプレートレット全体にわたるＩｎ％の差は少なくとも５％（たとえば、１０％以上、１５％以上）である。これは、少なくとも５０ｎｍ（たとえば１００ｎｍ以上）の発光波長の差を容易にし得る。
処理
ベース領域およびＬＥＤ領域の成長後、半導体材料をＬＥＤデバイスに加工する。横型、縦型、フリップチップを含む、さまざまな公知のデバイスアーキテクチャを使用することができる。
図１８Ａ～図１８Ｈは、プロセスフローの一例を示す。（Ａ）基板１８１０／バッファ層１８２０の上に成長したＮＷ１８３０を設ける。ＮＷ１８３０はｎドープ領域およびｐドープ領域（ｎ領域とｐ領域との間に活性領域がある）を有する。（Ｂ）バッファ１８２０を（たとえばドライエッチングによって）エッチングしてサブピクセルを単一化する。（Ｃ）ｎコンタクト１８４０をｎドープ材料に形成する（この材料は、示されるようにバッファの一部に作られてもよく、またはベース領域、ＬＥＤ領域など他の場所に作られてもよい）。（Ｄ）平坦化材料１８５０を形成して、ＮＷ１８３０の上面に沿って平面を得る。平坦化材１８５０は、さまざまな公知の技術（電子ビーム、ＣＶＤ、ＰＥＶＣＤ、ＡＬＤ）によって堆積される誘電体であってもよく、または硬化流体もしくはスピンオン材料（たとえばスピンオングラス）であってもよい。これを薄化してＮＷのｐ側を露出してもよい。（Ｅ）ＮＷ１８３０の上にｐコンタクト１８６０を形成する。ｎおよびｐコンタクトは透明（たとえばＴＣＯコンタクト）であってもよく、または反射性（たとえば金属層を含む）であってもよい。（Ｆ）ｐコンタクト１８６０および平坦化材１８５０を除去して、ｎコンタクト１８４０へのアクセスを開放する。（Ｆ）のデバイスは、ｎコンタクト１８６０およびｐコンタクト１８４０へのコンタクトが形成された状態で、そのまま使用してもよい。このデバイスは、（基板およびコンタクトが不透明であるか透明であるかに応じて）トップエミッション型デバイスであってもボトムエミッション型デバイスであってもよい。（Ｇ）あるいは、金属配線１８７０および１８７５を有するサブマウント１８８０にデバイスをフリップチップする。配線はさまざまな形状であってもよい（ここでは表面層／列として示されているが、貫通ビア、再分配配線などのサブマウントに埋め込まれた配線、および当該技術において公知の他の形状であってもよい）。次に、配線１８７０および１８７５を電気ドライバに接続して、さまざまなサブピクセルを駆動することができる。（Ｈ）必要に応じて、基板１８１０を除去する。たとえば、これは、基板が不透明である場合、またはその存在がシステムの光学系を乱す場合に有用である。基板除去は、ウェットエッチング、ドライエッチング、機械的エッチング（たとえば、研削、研磨）、レーザリフトオフ、光化学または電気化学または光電気化学エッチング、およびそれらの組み合わせなど、さまざまな技術によって実現することができる。これはプロセスの一例にすぎず、変形および置換が可能である。たとえば、ステップＨの後にサブピクセルの上にｎコンタクトを形成することにより、縦型ＬＥＤ形状を得てもよい。この場合、次に、ｎコンタクトを形成した後にアセンブリの上に部材を取り付けて電流経路を設けてもよい。基板、サブマウント、コンタクト、および上述の部材を含む、アセンブリ内のさまざまな材料が透明であってもよく、したがって発光はアセンブリの両側から可能である。
図１９Ａ～図１９Ｇは、プロセスフローの別の例を示す。（Ａ）基板層１９１０／バッファ層１９２０の上に成長したＮＷ１９３０を設ける。（Ｂ）ＮＷ１９３０の間に平坦化材料１９４０を形成する。（Ｃ）ＮＷ１９３０の上にｐコンタクト１９５０を形成する。（Ｄ）金属配線１９６０を有するサブマウント１９７０にウェハをフリップチップする。（Ｅ）基板１９１０を除去する。（Ｆ）バッファ１９２０を（たとえばレーザリフトオフによって）除去する。（Ｇ）ＮＷ１９３０のｎ側にｎコンタクト１９８０およびパッド１９９０を形成する。これはプロセスの一例にすぎず、変形および置換が可能である。たとえば、基板１９１０は透明であってもよく、バッファと同じステップ（たとえばレーザリフトオフステップ）において除去されてもよい。ｎパッド１９９０は、（たとえば、不動態化されたＮＷの側壁へのｎコンタクトを形成する方向性堆積を用いることによって）ｎコンタクト１９８０をサブマウント上の金属トレースに接続するように形成してもよい。
バッファを除去してＮＷのｎ側を露出するために、さまざまな技術を使用することができる。これらの技術は、選択的な化学エッチング、研削および研磨プロセス、ドライエッチングプロセス、レーザリフトオフ（ＬＬＯ）プロセス、機械的破断／劈開、（スマートカットプロセスに類似の）イオン注入および破断／劈開、レーザアブレーションまたはマイクロアブレーションプロセス（たとえばステルスプロセス）と場合によってはそれに続く機械的破断、などである。
いくつかの実施形態では、バッファはＮＷよりも大きいバンドギャップを有し、たとえば、バッファはＧａＮであり、ＮＷはＩｎＧａＮ領域を有する。これは、バッファには吸収されないがＮＷには吸収される放射源（パルスレーザなど）を用いる選択的ＬＬＯを容易にする。たとえば、波長は、ＧａＮにはあまり吸収されないがＩｎ０．１ＧａＮには大きく吸収される３９０ｎｍである。いくつかの実施形態では、ＮＷの特定の層は高いＩｎ組成を有して吸収するが、ＮＷの他のＩｎＧａＮ層は吸収しない。たとえば、ＮＷは、Ｉｎ０．１ＧａＮを有するコア領域と、Ｉｎ０．２ＧａＮを有する犠牲層とを有する。ＬＬＯは、Ｉｎ０．２ＧａＮには吸収されるがＩｎ０．１ＧａＮには吸収されないレーザを用いて実行される。犠牲層はＬＥＤ領域の成長時に成長させてもよい。
また、光子に対する吸収が高くエッチングされやすい特定の組成の層を用いて、光化学エッチング（または光電気化学エッチング）を使用してもよい。透明度／吸収とは、エッチングステップで使用される波長を指す。たとえば、ある実施形態は、透明基板と、透明層（たとえばＧａＮ）と、吸収が大きいベースＩｎＧａＮ層と、ＬＥＤ層とを有する。構造は、基板（研磨されてもよく、および／または光学仕上げが施されてもよい）を通して照明される。照明が透明層を通ってベース層に吸収されることにより、ベース層がエッチングされる。
ウェットエッチングを用いてバッファまたは基板（基板がＳｉである場合を含む）を除去してもよい。
いくつかの実施形態では、いくつかの技術が連続して使用される。たとえば、ＬＬＯプロセスを用いてバッファを除去して、ＮＷの一部を露出する。次に、材料除去ステップ（たとえば、機械研磨、ドライエッチング等）を用いて、露出したＮＷを所望の厚さまで薄化してから、研磨したＮＷへのコンタクトを形成する。ＮＷを薄化して平面を得てもよい。ＮＷを薄化してドープ層に達してもよい。いくつかの実施形態では、ＮＷの一部はドープされておらず他の一部はドープされており、ドープされていない材料を除去してドープされている材料に達するために材料除去プロセスが使用される。
いくつかの実施形態では、ベース領域は空隙を含んでもよい（たとえば、ＮＷのベースは空隙を有してもよい）。これによってＮＷと下地層との接続が弱くなり、ＮＷは空隙の近くで破断しやすくなる。
いくつかの実施形態では、ＮＷのドープ面へのコンタクトを形成する前に、ドープ面上で表面準備ステップが使用される。この処理は、洗浄（溶媒、酸、塩基によるものを含む）、ウェットエッチング、ドライエッチングを含んでもよい。表面はｎドープされてもよく、この処理は、表面のより高いドーピングを容易にすることによって、表面へのコンタクトが形成される際のコンタクト抵抗を低下させる、ＯまたはＳｉを含むドライエッチングであってもよい。いくつかの実施形態では、表面準備領域は、表面準備前の半導体よりも高いドーピングを有する。いくつかの実施形態では、ＩｎＧａＮベース領域の表面が露出し、ベース領域はエピタキシー後にドーピングレベルＤ（たとえば、約１Ｅ１６，５Ｅ１６，１Ｅ１７，５Ｅ１７，１Ｅ１８，５Ｅ１９，１Ｅ１９）を有し、表面処理によってドーピングがＤの少なくとも１０倍増加する。これにより、成長時の中程度のドーピングにもかかわらず、良好な接触抵抗が提供され得る。中程度のドーピングは、たとえばドーピングに起因する歪みを制限するために望ましいことがある。ベース領域のドーピングレベルは、所望の電流密度でＮＷサブピクセルの十分低い抵抗率を確保するように選択されてもよい。いくつかの実施形態では、最大動作電流密度は中程度（たとえば、５０Ａ．ｃｍ－２または１０Ａ．ｃｍ－２または１Ａ．ｃｍ－２または０．１Ａ．ｃｍ－２未満）であり、したがって中程度のドーピングレベルが許容され得る。
その他
本開示の一部ではＮＷ ＬＥＤについて述べているが、教示の一部はＮＷを特徴としないＬＥＤに適用される。たとえば、１組のＮＷの代わりにメサＬＥＤ（本明細書に開示されるようにプレートレットとも呼ばれる）を使用してもよい。メサは、小さい寸法（たとえば、１０ミクロン以下、５ミクロン以下、３ミクロン以下）を有し、サブピクセルであってもよい。メサは、パターニングされたメサを有するベース領域の成長、およびＬＥＤ領域の再成長によって形成されてもよい。歪み緩和は、本明細書に開示されるように、小さいメサで実現されてもよい。
ＩｎＧａＮ層に言及しているが、適切な歪みを提供するのであれば他の化合物（たとえば、ＡｌＩｎＧａＮ、ＡｌＩｎＮ）も適切であり得ることを理解すべきである。たとえば、ＮＷのベース領域は、所望の含有量のＩｎＧａＮと面内格子定数が等しいＡｌＩｎＮであってもよい。このようなベース領域は、ＩｎＧａＮベース領域で起こるようなＩｎＧａＮ発光層との格子不整合を低減する。本教示は、ＩＩＩ－ＶおよびＩＩ－ＶＩ化合物半導体を含む、ＩＩＩ窒化物系以外の材料系にも適用可能である。
たとえば、適切な格子定数を有する他の結晶（半導体および絶縁結晶を含む）を基材として用いて、本明細書に開示されるような活性領域の歪み低減を実現してもよい。いくつかの実施形態では、基板材料は、歪みが低減されたＩｎＧａＮの成長を容易にする結晶対称性および格子定数を有する。対称性は、六角形（ウルツ鉱型対称性を含む）であってもよい。格子定数は、ＧａＮの上の擬似格子整合成長の場合のミスフィット歪みの半分未満のミスフィット歪みを容易にし得る。いくつかの実施形態では、基板材料の上にＩｎＧａＮベース層を成長させ、ＩｎＧａＮベース層の上にＩｎＧａＮ活性領域を成長させる。ＩｎＧａＮベース層は、実質的に緩和されてもよく、または基板材料と擬似格子整合してもよい。ベース層はベース層Ｉｎ組成を有してもよく、活性領域は活性領域Ｉｎ組成を有してもよく、活性領域Ｉｎ組成はベース層Ｉｎ組成よりも少なくとも３％（たとえば、５％以上、８％以上、１０％以上、１２％以上、１５％以上、２０％以上、２５％以上、３０％以上）高い。
面内格子定数とは、一般に、成長に対して垂直な方向の格子定数を指す。たとえば、ウルツ鉱型材料をｃ軸（またはｃ軸に近い方向）に沿って成長させる一般的な例では、面内格子定数とは、ｃ軸に対して垂直な格子定数を指す。
元素組成が本明細書に開示される場合、それらは、一般慣行に従って、所与の群（たとえば、ＩＩＩ列またはＶ列）の元素の分数組成と理解されるべきである。たとえば、Ｉｎ０．２ＧａＮはＩｎ０．２Ｇａ０．８Ｎを表し、Ｉｎの原子番号とＧａの原子番号との和はＮの原子番号と等しい。
いくつかの実施形態は、断面が円形でない（たとえば、正方形、長方形、六角形、楕円形等である）横型構造（たとえば、メサまたはＮＷ）を有する。このような構造は、それにもかかわらず、典型的な横方向寸法によって特徴付けることができる。断面が面積Ａを有する場合、典型的な横方向寸法は本明細書では２＊ｓｑｒｔ（Ａ／ｐｉ）と定義される。この定義は、円形断面の直径と一致する。
本明細書に記載されるＬＥＤ発光体は、マイクロディスプレイを含むディスプレイに使用してもよい。マイクロディスプレイは、典型的には複数の画素を有し、その各々が赤色、緑色および青色サブピクセルを有する。２つの画素間の距離は、２０μｍ未満（たとえば、１５μｍ、１０μｍ、７μｍ、５μｍ、３μｍ）であってもよい。２つのサブピクセル間の距離は、１０μｍ未満（たとえば、７．５μｍ、５μｍ、３．５μｍ、２．５μｍ、１．５μｍ）であってもよい。マイクロディスプレイは、拡張現実または仮想現実ヘッドセットなどのディスプレイシステムに統合されてもよい。ディスプレイの個々のサブピクセルは電気的に動作して、光を放出して画像を形成することができる。
歪み、歪み緩和、格子定数は、当該技術において公知の技術によって測定することができる。これは、Ｘ線回折、Ｘ線逆格子空間マップ（ＲＳＭ）、斜入射Ｘ線、横方向電子顕微鏡法、ラマン分光法、および当該技術において公知の他の技術を含む。たとえば、適切な方向（ＩＩＩ窒化物における（１０－１５）方向など）に沿ったＲＳＭ測定は、層が擬似格子整合しているか否か、部分的に緩和されているか完全に緩和されているかを示すことができ、面内格子定数の測定を可能にすることができる。
そのような測定は、当該技術において公知であるように、第１の材料の上に成長した第２の材料の緩和度も定義する。擬似格子整合する層は０％緩和され、そのバルク平衡値と等しい面内格子定数を有する層は１００％緩和され、第１の材料（たとえばＧａＮ）とその平衡値との中間の格子定数を有する第１の材料の上に成長した層は５０％緩和される。言い換えれば、緩和度＝（ａ２－ａ１）／（ａ２＿緩和－ａ１）である。
したがって、実施形態は、十分なＩｎ組成（たとえば、少なくとも５％、１０％以上、１５％以上、２０％以上、２５％以上、３０％以上）と、ＧａＮに対する十分な緩和度（たとえば、少なくとも３０％、５０％以上、６０％以上、７０％以上、８０％以上）とを有するＩｎＧａＮ材料（たとえば、本明細書に教示されるベース層）を提供する。ＩｎＧａＮ材料／ベース層の表面が、そのような緩和を提供し得る。たとえば発光層／量子井戸などの追加層を緩和表面の上に成長させてもよい。このような活性層は、十分なＩｎ組成（たとえば、少なくとも２０％、３０％以上、３５％以上、４０％以上、５０％以上、６０％以上）と、ＩｎＧａＮ材料に対する限られた緩和度（たとえば、５０％以下、４０％以下、３０％以下、２０％以下、１０％以下）とを有してもよい。いくつかの実施形態では、デバイスは、バッファ層（たとえばＧａＮ）と、バッファ層の上に成長したベース層とを有し、ベース層は、Ｉｎ＞１０％であり（バッファに対する）緩和度が少なくとも５０％であるＩｎＧａＮ表面を有し、デバイスはさらに、ベース層の上の活性領域を有するＬＥＤ構造を有し、活性領域は、Ｉｎ＞３５％であり、（第１の材料の格子定数に対する）緩和度が２０％未満である。
多数の実施形態を説明してきた。他の実施形態は以下の特許請求の範囲にある。

Claims (109)

  1. ＬＥＤ発光体を形成する方法であって、前記方法は、
    基板の上にＩＩＩ窒化物層を設けることを備え、前記ＩＩＩ窒化物層は平坦な上面を有し、前記方法はさらに、
    前記平坦な上面の上に離散的な横方向成長領域を設けることと、
    各離散的な横方向成長領域の上に、Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料を含むベース領域を選択的にエピタキシャル成長させることとを備え、各ベース領域は前記平坦な上面に対して垂直な方向に延在し、前記方法はさらに、
    前記ベース領域の一部の上に前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の表面を設けることを備え、前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の前記表面は緩和された歪みを有し、前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の前記表面は、そのバルク緩和値の０．１％以内のベース格子定数によって特徴付けられ、前記方法はさらに、
    前記表面の上にＬＥＤ領域をエピタキシャル成長させることを備え、前記ＬＥＤ領域は、前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の前記表面と擬似格子整合するＩｎ（ｙ１）Ｇａ（１－ｙ１）Ｎ材料の発光層を含み、前記ベース格子定数の０．１％以内の活性領域の格子定数によって特徴付けられ、
    ０．０５＜ｘ＜０．２およびｙ＞０．３である、方法。
  2. 選択的に成長した前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料は、前記ベース領域の成長時に緩和する、請求項１に記載の方法。
  3. 前記緩和は、前記平坦な上面に平行な方向における、成長した前記材料の横方向の拡張によって容易になる、請求項２に記載の方法。
  4. 前記ベース領域の成長の一部の間の横方向と縦方向の成長速度比は１よりも大きい、請求項３に記載の方法。
  5. 前記緩和は、前記ベース領域における欠陥の形成によって容易になる、請求項２に記載の方法。
  6. 前記欠陥は、前記ベース領域における歪みを解放する、請求項５に記載の方法。
  7. 前記欠陥は、貫通転位、ミスフィット転位、およびＶピット、のうちの１つ以上を含む、請求項５に記載の方法。
  8. 前記欠陥は、前記ベース領域の上のその後の成長時に抑制される、請求項５に記載の方法。
  9. 前記欠陥のうちの少なくともいくつかは、前記発光層から１００ｎｍよりも大きい距離だけ離れている、請求項８に記載の方法。
  10. 前記緩和は、前記平坦な上面に対して垂直な方向に沿って前記ベース領域のＩｎ組成を変化させることによって容易になる、請求項２に記載の方法。
  11. 前記Ｉｎ組成は、前記平坦な上面に対して垂直な前記方向に沿って少なくとも５％変化する、請求項１０に記載の方法。
  12. 前記緩和は、前記Ｉｎ組成と相関して変化する、請求項１０に記載の方法。
  13. 緩和は、ベース領域材料が１μｍ成長する前に始まる、請求項１に記載の方法。
  14. 前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の緩和は、緩和されたＧａＮの上での成長のための臨界厚さの８０％未満の厚さの範囲内で起こる、請求項１に記載の方法。
  15. 前記ベース領域およびＬＥＤ領域はメサを形成し、前記平坦な上面と反対側の各メサの表面は、前記横方向成長領域の横方向寸法よりも小さい横方向寸法を有する、請求項１に記載の方法。
  16. 前記メサの前記エピタキシャル成長は、前記横方向成長領域の上方の前記メサの横方向寸法の減少を促進する、請求項１５に記載の方法。
  17. 前記メサは傾斜側壁を含む、請求項１５に記載の方法。
  18. 前記側壁は半極性ファセットに対応する、請求項１７に記載の方法。
  19. 各メサの前記表面の前記横方向寸法は、ドライエッチング、ウェットエッチング、切断、研磨、のうちの少なくとも１つによって成形される、請求項１５に記載の方法。
  20. エピタキシャルステップの後に前記メサの側壁に材料を堆積させて前記メサを不動態化することをさらに備える、請求項１５に記載の方法。
  21. 前記発光領域は、中心領域に対応する中心面積と、周辺領域に対応する周辺面積とを含む総面積を有し、前記周辺面積は前記総面積の１０％以上であり、前記ＬＥＤ発光体の動作時に、前記活性領域から放出される光の５％以下は前記周辺領域から生じる、請求項１５に記載の方法。
  22. 前記活性領域は、前記中心領域において、前記周辺領域よりも少なくとも１％Ｉｎ高いＩｎ組成を有する、請求項２１に記載の方法。
  23. 前記活性領域は、前記周辺領域よりも前記中心領域の方が薄い、請求項２２に記載の方法。
  24. 前記ベース領域およびＬＥＤ領域はメサを形成し、各メサの一部は前記横方向成長領域の上を横方向に延在する、請求項１に記載の方法。
  25. 前記メサの前記エピタキシャル成長の第１の部分の間、第１の成長条件が、前記横方向成長領域の上方の前記メサの横方向寸法の拡張を促進する、請求項２４に記載の方法。
  26. 前記第１の成長条件中の横方向と縦方向の成長速度比は１よりも大きい、請求項２５に記載の方法。
  27. 前記メサの前記エピタキシャル成長の第２の部分の間、第２の成長条件が、前記横方向成長領域の上方の前記メサの前記横方向寸法の拡張を抑制する、請求項２５に記載の方法。
  28. 前記第２の成長条件中の横方向と縦方向の成長速度比は０．５未満である、請求項２７に記載の方法。
  29. 前記第１の成長条件は歪み緩和を容易にする、請求項２７に記載の方法。
  30. 前記横方向成長領域は第１の横方向成長領域であり、前記方法はさらに、
    前記平坦な上面の上に離散的な第２の横方向成長領域を形成することと、
    前記第２の横方向成長領域の上に第２のベース領域をエピタキシャル成長させることと、
    前記第２のベース領域の対応する表面の上に、Ｉｎ（ｙ２）Ｇａ（１－ｙ２）Ｎ材料の発光層を含む第２のＬＥＤ領域をエピタキシャル成長させることと、
    前記平坦な上面の上に離散的な第３の横方向成長領域を形成することと、
    前記第３の横方向成長領域の上に第３のベース領域をエピタキシャル成長させることと、
    前記第３のベース領域の対応する表面の上に、Ｉｎ（ｙ３）Ｇａ（１－ｙ３）Ｎ材料の発光層を含む第３のＬＥＤ領域をエピタキシャル成長させることとを備え、
    ｙ１＞ｙ２＞ｙ３であり、前記第１、第２および第３のＬＥＤ領域は、動作時に赤色、緑色および青色光をそれぞれ放出する、請求項１に記載の方法。
  31. 少なくとも１つの赤色、緑色および青色発光ＬＥＤがディスプレイの画素を形成する、請求項３０に記載の方法。
  32. 前記第１、第２および第３のベース領域の前記対応する表面は、面内格子定数ａ１、ａ２およびａ３をそれぞれ有し、ａ１＞ａ２＞ａ３である、請求項３０に記載の方法。
  33. 前記第１、第２および第３のＬＥＤ領域は同じエピタキシャルステップで成長する、請求項３２に記載の方法。
  34. 格子定数の順序付けａ１＞ａ２＞ａ３は、格子引張によって、組成の順序付けｙ１＞ｙ２＞ｙ３を容易にする、請求項３３に記載の方法。
  35. 前記第２および第３のベース領域の前記対応する表面は、少なくとも部分的に緩和される、請求項３２に記載の方法。
  36. 前記第１、第２および第３のＬＥＤ領域は連続するエピタキシャルステップで成長する、請求項３０に記載の方法。
  37. 赤色を発光する前記ＬＥＤ領域は、緑色を発光する前記ＬＥＤ領域および青色を発光する前記ＬＥＤ領域の後に成長する、請求項３６に記載の方法。
  38. 赤色を発光する前記ＬＥＤ領域は、前記ＬＥＤ発光体の形成中に９００°Ｃ未満の成長温度のみにさらされる、請求項３７に記載の方法。
  39. 先に成長したＬＥＤ領域は、後のＬＥＤ領域が成長する間、誘電体マスクで覆われる、請求項３６に記載の方法。
  40. 前記ベース領域の組成は、前記ＬＥＤ発光体の動作時に、前記第３のＬＥＤ領域から放出された青色光の１０％以下が前記ベース領域に吸収されるように構成される、請求項３０に記載の方法。
  41. 前記緩和された歪みは緩和されたミスフィット歪みであり、前記緩和されたミスフィット歪みの値は、ＧａＮの上に擬似格子整合するように成長したＩｎ（ｘ）Ｇａ（１－ｘ）Ｎのミスフィット歪みの５０％未満である、先行する請求項のいずれか１項に記載の方法。
  42. 前記ＬＥＤ発光体は、動作時に、６２０ｎｍ以上の発光波長および２０％以上の内部量子効率を有する、先行する請求項のいずれか１項に記載の方法。
  43. 前記ベース格子定数は面内格子定数であり、そのバルク平衡値の０．５％以下である、先行する請求項のいずれか１項に記載の方法。
  44. 前記活性領域は、絶対値が３％未満である圧縮ミスフィット歪みによって特徴付けられる、先行する請求項のいずれか１項に記載の方法。
  45. 前記歪み緩和は二軸性であり、前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の前記表面は、２つの主要な面内方向に沿って等しい面内格子定数を有する、先行する請求項のいずれか１項に記載の方法。
  46. 前記ＬＥＤ領域におけるすべての層は、前記ベース領域の上に擬似格子整合するように成長する、先行する請求項のいずれか１項に記載の方法。
  47. 前記横方向成長領域は、前記平坦な上面の上に誘電体マスクを形成し、前記誘電体マスクに開口部を形成することによって規定される、先行する請求項のいずれか１項に記載の方法。
  48. 前記ＬＥＤ領域は、以下の形状、すなわちマイクロメサおよびナノワイヤ、のうちの一方を有する、先行する請求項のいずれか１項に記載の方法。
  49. 前記ＬＥＤ領域は５μｍ以下の横方向寸法を有する、先行する請求項のいずれか１項に記載の方法。
  50. 前記横方向成長領域は５μｍ以下の横方向寸法を有する、先行する請求項のいずれか１項に記載の方法。
  51. 前記ＬＥＤ領域は六角形の面内断面を有する、先行する請求項のいずれか１項に記載の方法。
  52. 前記基板は、サファイア、シリコン、およびＧａＮ、のうちの１つである、先行する請求項のいずれか１項に記載の方法。
  53. 前記基板はｃ面方位を有する、先行する請求項のいずれか１項に記載の方法。
  54. 前記表面は、１Ｅ８／ｃｍ２以下の貫通転位密度によって特徴付けられる、先行する請求項のいずれか１項に記載の方法。
  55. 前記ベース領域の前記エピタキシャル成長および前記ＬＥＤ領域の前記エピタキシャル成長は別々のエピタキシャルステップで行われ、前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の前記表面は再成長界面である、先行する請求項のいずれか１項に記載の方法。
  56. 前記ＩＩＩ窒化物層および前記ベース領域はｎドープされる、先行する請求項のいずれか１項に記載の方法。
  57. 前記ＬＥＤ領域を部材に取り付けて前記基板を除去することをさらに備える、先行する請求項のいずれか１項に記載の方法。
  58. ＬＥＤ発光体を形成する方法であって、前記方法は、
    基板の上にＩＩＩ窒化物層を設けることを備え、前記ＩＩＩ窒化物層は平坦な上面を有し、前記方法はさらに、
    前記平坦な上面の上に複数の離散的な横方向成長領域を設けることと、
    各離散的な横方向成長領域の上に、Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料を含むベース領域を選択的にエピタキシャル成長させることとを備え、ｘは前記エピタキシャル成長時に前記ベース領域に歪み緩和をもたらすのに十分であり、その結果、組成Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎ（ｙ＞５％である）と、そのバルク緩和値の１％以内の面内格子定数とを有する緩和表面が得られ、前記方法はさらに、
    前記緩和表面の上にＬＥＤ構造を選択的にエピタキシャル成長させることを備え、前記ＬＥＤ構造は、前記緩和表面と擬似格子整合し、少なくとも１つのＩｎ（ｚ）Ｇａ（１－ｚ）量子井戸（ｚ＞３０％である）を含む、方法。
  59. 前記量子井戸は、２ｎｍ以上の厚さを有し、前記ＬＥＤ発光体の動作時に、少なくとも２０％のピーク内部量子効率および６２０ｎｍの発光波長で光を放出する、請求項５８に記載の方法。
  60. 前記量子井戸は、ＧａＮの上に成長したＩｎ（ｚ）Ｇａ（１－ｚ）の緩和のための臨界厚さよりも大きい厚さを有する、請求項５８に記載の方法。
  61. 前記ベース層のＩｎ％組成は、成長方向において、前記歪み緩和を容易にするのに十分な５％以上変化する、請求項５８に記載の方法。
  62. 前記横方向成長領域は５μｍ以下の横方向寸法を有する、請求項５８に記載の方法。
  63. 歪み緩和は、成長時の前記ベース領域材料の横方向の拡張によって容易になる、請求項５８に記載の方法。
  64. 歪み緩和は、成長時の欠陥の形成によって容易になり、前記欠陥は、貫通転位、ミスフィット転位、およびＶピット、のうちの１つである、請求項５８に記載の方法。
  65. ＬＥＤ発光体を形成する方法であって、前記方法は、
    基板の上にＩＩＩ窒化物層を設けることを備え、前記ＩＩＩ窒化物層は平坦な上面を有し、前記方法はさらに、
    前記平坦な上面の上に少なくとも１つの青色ＬＥＤ構造を成長させることと、
    前記平坦な上面の上に少なくとも１つの緑色ＬＥＤ構造を成長させることと、
    前記平坦な上面の上に複数の離散的な横方向成長領域を設けることと、
    各横方向成長領域の上にベース層を選択的にエピタキシャル成長させることとを備え、前記ベース層において歪みが緩和され、前記ベース層は、組成Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎ（ｙ＞５％である）と、そのバルク緩和値の１％以内の面内格子定数とを有する緩和表面を有し、前記方法はさらに、
    前記緩和表面の各々の上に赤色ＬＥＤ構造を成長させることを備える、方法。
  66. 前記青色および緑色ＬＥＤ構造は、前記平坦な上面の上に設けられた離散的な側方領域の上に選択的に成長する、請求項６５に記載の方法。
  67. 前記赤色ＬＥＤ構造は前記青色および緑色ＬＥＤ構造の後に成長する、請求項６５に記載の方法。
  68. 前記青色または緑色ＬＥＤ構造のうちの少なくとも一方は、前記赤色ＬＥＤ構造の成長時に誘電体マスクで覆われる、請求項６７に記載の方法。
  69. ＬＥＤ発光体を形成する方法であって、前記方法は、
    基板の上にＩＩＩ窒化物層を設けることを備え、前記ＩＩＩ窒化物層は平坦な上面を有し、前記方法はさらに、
    前記上面の上に設けられた離散的な側方領域の上に、各々がＩｎＧａＮ材料を含む第１、第２および第３組のベース領域を形成することを備え、前記第１、第２および第３組のベース領域はＩｎ組成ｘ１、ｘ２、ｘ３によってそれぞれ特徴付けられ、ｘ１＞５％およびｘ１＞ｘ２＞ｘ３であり、前記方法はさらに、
    それぞれの前記ベース領域の上に第１、第２および第３組のＬＥＤ領域を同時に成長させることを備え、前記第１、第２および第３組のＬＥＤ領域の活性領域はＩｎ組成ｙ１、ｙ２、ｙ３によってそれぞれ特徴付けられ、ｙ１＞ｙ２＞ｙ３であり、前記第１、第２および第３組のＬＥＤ領域は、前記ＬＥＤ発光体の動作時に青色、緑色および赤色光をそれぞれ放出する、方法。
  70. 各側方領域の横方向寸法は５μｍ以下である、請求項６９に記載の方法。
  71. 前記第１、第２および第３のベース領域は第１、第２および第３の面内格子定数ａ１、ａ２およびａ３によってそれぞれ特徴付けられ、ａ１＞ａ２＞ａ３である、請求項６９に記載の方法。
  72. 格子定数の順序付けａ１＞ａ２＞ａ３は、格子引張によって、組成の順序付けｙ１＞ｙ２＞ｙ３を容易にする、請求項７１に記載の方法。
  73. 前記第１のベース領域は緩和され、そのバルク緩和値の１％以内の面内格子定数によって特徴付けられる、請求項６９に記載の方法。
  74. 前記第１、第２および第３組のＬＥＤ領域の同時成長に先立って、前記第１のベース領域または第１のＬＥＤ領域を処理する間、前記第２および第３のベース領域はマスクで覆われる、請求項６９に記載の方法。
  75. 前記ベース領域は、以下のステップ、すなわち、ドライエッチング、ウェットエッチング、研削、研磨、レーザリフトオフ、イオン注入および層劈開、ならびにレーザアブレーション、のうちの１つ以上によって少なくとも部分的に成形される、請求項６９に記載の方法。
  76. 前記第１、第２および第３のベース領域のうちの少なくとも１つはナノ多孔質材料を含む、請求項６９に記載の方法。
  77. ＬＥＤ発光体であって、
    基板の上のＩＩＩ窒化物層を備え、前記ＩＩＩ窒化物層は平坦な上面を有し、前記ＬＥＤ発光体はさらに、
    各々が前記平坦な上面の上の対応する離散的な横方向成長領域にエピタキシャル成長した複数のベース領域を備え、各ベース領域はＩｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料を含み、各ベース領域は前記平坦な上面に対して垂直な方向に延在し、前記ベース領域の各々は前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の表面を有し、前記表面は、前記平坦な上面における前記ベース領域の前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料に対して緩和された歪みを有し、前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の前記表面は、そのバルク緩和値の０．１％以内のベース格子定数によって特徴付けられ、前記ＬＥＤ発光体はさらに、
    各々が前記ベース領域のうちの対応する１つによって支持される複数のＬＥＤ領域を備え、前記ＬＥＤ領域の各々は、前記Ｉｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料の前記表面と擬似格子整合するＩｎ（ｙ１）Ｇａ（１－ｙ１）Ｎ材料の発光層を含み、前記ベース格子定数の０．１％以内の活性領域の格子定数によって特徴付けられ、
    ０．０５＜ｘ＜０．２およびｙ＞０．３である、ＬＥＤ発光体。
  78. 前記ベース領域のＩｎ組成は、前記平坦な上面に対して垂直な方向に沿って少なくとも５％変化する、請求項７７に記載のＬＥＤ発光体。
  79. 前記Ｉｎ組成は、前記平坦な上面に対して垂直な方向に沿って少なくとも５％変化する、請求項７８に記載のＬＥＤ発光体。
  80. 前記ベース領域およびＬＥＤ領域はメサを形成し、前記平坦な上面と反対側の各メサの表面は、前記横方向成長領域の横方向寸法よりも小さい横方向寸法を有する、請求項７７に記載のＬＥＤ発光体。
  81. 前記メサは傾斜側壁を含む、請求項８０に記載のＬＥＤ発光体。
  82. 前記側壁は半極性ファセットに対応する、請求項８１に記載のＬＥＤ発光体。
  83. 前記ベース領域は前記側壁の上にパッシベーション層を含む、請求項８０に記載のＬＥＤ発光体。
  84. 前記ＬＥＤ発光体の発光領域は、中心領域に対応する中心面積と、周辺領域に対応する周辺面積とを含む総面積を有し、前記周辺面積は前記総面積の１０％以上であり、前記ＬＥＤ発光体の動作時に、前記活性領域から放出される光の５％以下は前記周辺領域から生じる、請求項８０に記載のＬＥＤ発光体。
  85. 前記活性領域は、前記中心領域において、前記周辺領域よりも少なくとも１％Ｉｎ高いＩｎ組成を有する、請求項８４に記載のＬＥＤ発光体。
  86. 前記活性領域は、前記周辺領域よりも前記中心領域の方が薄い、請求項８４に記載のＬＥＤ発光体。
  87. 前記ベース領域およびＬＥＤ領域はメサを形成し、各メサの一部は前記横方向成長領域の上を横方向に延在する、請求項７７に記載のＬＥＤ発光体。
  88. 前記ベース領域は複数のベース領域であり、第１の複数のベース領域であり、前記ＬＥＤ発光体はさらに、第２の複数のベース領域によって支持されるＩｎ（ｙ２）Ｇａ（１－ｙ２）Ｎ材料の発光層を含む第２のＬＥＤ領域と、第３の複数のベース領域によって支持されるＩｎ（ｙ３）Ｇａ（１－ｙ３）Ｎ材料の発光層を含む第３のＬＥＤ領域とを備え、
    ｙ１＞ｙ２＞ｙ３であり、前記第１、第２および第３のＬＥＤ領域は、動作時に赤色、緑色および青色光をそれぞれ放出する、請求項７７に記載のＬＥＤ発光体。
  89. 前記第１、第２および第３の複数のベース領域の対応する表面は、面内格子定数ａ１、ａ２およびａ３をそれぞれ有し、ａ１＞ａ２＞ａ３である、請求項８８に記載のＬＥＤ発光体。
  90. 請求項８８に記載のＬＥＤ発光体を備える、画素を含むディスプレイ。
  91. 前記ＬＥＤ発光体は、動作時に、６２０ｎｍ以上の発光波長および２０％以上の内部量子効率を有する、請求項７７に記載のＬＥＤ発光体。
  92. 前記ベース格子定数は面内格子定数であり、そのバルク平衡値の０．５％以下である、請求項７７に記載のＬＥＤ発光体。
  93. 前記ＬＥＤ領域は、以下の形状、すなわちマイクロメサおよびナノワイヤ、のうちの一方を有する、請求項７７に記載のＬＥＤ発光体。
  94. 前記ＬＥＤ領域は５μｍ以下の横方向寸法を有する、請求項７７に記載のＬＥＤ発光体。
  95. 前記ＬＥＤ領域は六角形の面内断面を有する、請求項７７に記載のＬＥＤ発光体。
  96. 前記基板は、サファイア、シリコン、およびＧａＮ、のうちの１つである、請求項７７に記載のＬＥＤ発光体。
  97. 前記基板はｃ面方位を有する、請求項７７に記載のＬＥＤ発光体。
  98. 前記表面は、１Ｅ８／ｃｍ２以下の貫通転位密度によって特徴付けられる、請求項７７に記載のＬＥＤ発光体。
  99. 前記ＩＩＩ窒化物層および前記ベース領域はｎドープされる、請求項７７に記載のＬＥＤ発光体。
  100. ＬＥＤ発光体であって、
    基板の上のＩＩＩ窒化物層を備え、前記ＩＩＩ窒化物層は平坦な上面を有し、前記ＬＥＤ発光体はさらに、
    前記平坦な上面の上の複数の離散的な横方向成長領域と、
    各々が前記平坦な上面の上の対応する離散的な横方向成長領域にエピタキシャル成長した複数のベース領域と備え、各ベース領域はＩｎ（ｘ）Ｇａ（１－ｘ）Ｎ材料を含み、ｘは前記ベース領域に歪み緩和をもたらすのに十分であり、その結果、組成Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎ（ｙ＞５％である）と、そのバルク緩和値の１％以内の面内格子定数とを有する緩和表面が得られ、前記ＬＥＤ発光体はさらに、
    前記緩和表面と擬似格子整合する、前記緩和表面の上の複数のＬＥＤ構造を備え、前記複数のＬＥＤ構造の各々は少なくとも１つのＩｎ（ｚ）Ｇａ（１－ｚ）量子井戸（ｚ＞３０％である）を含む、ＬＥＤ発光体。
  101. 前記量子井戸は、２ｎｍ以上の厚さを有し、前記ＬＥＤ発光体の動作時に、少なくとも２０％のピーク内部量子効率および６２０ｎｍの発光波長で光を放出する、請求項１００に記載のＬＥＤ発光体。
  102. 前記量子井戸は、ＧａＮの上に成長したＩｎ（ｚ）Ｇａ（１－ｚ）の緩和のための臨界厚さよりも大きい厚さを有する、請求項１００に記載のＬＥＤ発光体。
  103. 前記ベース層のＩｎ％組成は、成長方向において、前記歪み緩和を容易にするのに十分な５％以上変化する、請求項１００に記載のＬＥＤ発光体。
  104. ＬＥＤ発光体であって、
    基板の上のＩＩＩ窒化物層を備え、前記ＩＩＩ窒化物層は平坦な上面を有し、前記ＬＥＤ発光体はさらに、
    前記平坦な上面の上の少なくとも１つの青色ＬＥＤ構造と、
    前記平坦な上面の上の少なくとも１つの緑色ＬＥＤ構造と、
    前記平坦な上面の上の少なくとも１つの赤色ＬＥＤ構造とを備え、前記赤色ＬＥＤ構造は、前記平坦な上面の上の対応する離散的な横方向成長領域にエピタキシャル成長したベース層を含み、
    前記ベース層において歪みが緩和され、前記ベース層は、組成Ｉｎ（ｙ）Ｇａ（１－ｙ）Ｎ（ｙ＞５％である）と、そのバルク緩和値の１％以内の面内格子定数とを有する緩和表面を有する、ＬＥＤ発光体。
  105. ＬＥＤ発光体であって、
    基板の上のＩＩＩ窒化物層を備え、前記ＩＩＩ窒化物層は平坦な上面を有し、前記ＬＥＤ発光体はさらに、
    各々が前記上面の上の対応する離散的な側方領域に形成された第１、第２および第３組のベース領域を備え、前記第１、第２および第３組のベース領域の各々はＩｎＧａＮ材料を含み、前記第１、第２および第３組のベース領域はＩｎ組成ｘ１、ｘ２およびｘ３によってそれぞれ特徴付けられ、ｘ１＞５％およびｘ１＞ｘ２＞ｘ３であり、前記ＬＥＤ発光体はさらに、
    それぞれの前記ベース領域の上の第１、第２および第３組のＬＥＤ領域を備え、前記第１、第２および第３組のＬＥＤ領域の活性領域はＩｎ組成ｙ１、ｙ２およびｙ３によってそれぞれ特徴付けられ、ｙ１＞ｙ２＞ｙ３であり、前記第１、第２および第３組のＬＥＤ領域は、前記ＬＥＤ発光体の動作時に青色、緑色および赤色光をそれぞれ放出する、ＬＥＤ発光体。
  106. 各側方領域の横方向寸法は５μｍ以下である、請求項１０５に記載のＬＥＤ発光体。
  107. 前記第１、第２および第３のベース領域は第１、第２および第３の面内格子定数ａ１、ａ２およびａ３によってそれぞれ特徴付けられ、ａ１＞ａ２＞ａ３である、請求項１０５に記載のＬＥＤ発光体。
  108. 前記第１のベース領域は緩和され、そのバルク緩和値の１％以内の面内格子定数によって特徴付けられる、請求項１０５に記載のＬＥＤ発光体。
  109. 前記第１、第２および第３のベース領域のうちの少なくとも１つはナノ多孔質材料を含む、請求項１０５に記載のＬＥＤ発光体。
JP2022532126A 2020-03-27 2021-03-26 歪みが低減された窒化インジウムガリウム発光ダイオード Pending JP2023519468A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063001221P 2020-03-27 2020-03-27
US63/001,221 2020-03-27
PCT/US2021/024529 WO2021195595A1 (en) 2020-03-27 2021-03-26 Indium gallium nitride light emitting diodes with reduced strain

Publications (2)

Publication Number Publication Date
JP2023519468A true JP2023519468A (ja) 2023-05-11
JPWO2021195595A5 JPWO2021195595A5 (ja) 2024-05-15

Family

ID=75660306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022532126A Pending JP2023519468A (ja) 2020-03-27 2021-03-26 歪みが低減された窒化インジウムガリウム発光ダイオード

Country Status (6)

Country Link
US (1) US20230155060A1 (ja)
EP (1) EP4042470A1 (ja)
JP (1) JP2023519468A (ja)
KR (1) KR20220093162A (ja)
CN (1) CN114762083A (ja)
WO (1) WO2021195595A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240222416A1 (en) * 2022-12-30 2024-07-04 Opnovix Corp. Variable composition ternary compound semiconductor alloys, structures, and devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
US9076927B2 (en) * 2012-01-13 2015-07-07 The Regents Of The University Of California (In,Ga,Al)N optoelectronic devices grown on relaxed (In,Ga,Al)N-on-GaN base layers
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
WO2019066936A1 (en) * 2017-09-29 2019-04-04 Intel Corporation LIGHT-EMITTING DEVICES HAVING QUANTUM WELL STRUCTURES ON SEMI-POLAR OR NON-POLAR CRYSTALLINE PLANS
US11257983B2 (en) * 2018-04-11 2022-02-22 Nanosys, Inc. Light emitting diodes formed on nanodisk substrates and methods of making the same

Also Published As

Publication number Publication date
WO2021195595A1 (en) 2021-09-30
CN114762083A (zh) 2022-07-15
US20230155060A1 (en) 2023-05-18
EP4042470A1 (en) 2022-08-17
KR20220093162A (ko) 2022-07-05

Similar Documents

Publication Publication Date Title
US10644144B2 (en) Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
KR100500863B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US9520472B2 (en) Growth of cubic crystalline phase strucure on silicon substrates and devices comprising the cubic crystalline phase structure
JP5374386B2 (ja) 半導体デバイスの製造方法
US20210234070A1 (en) Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
EP2316139B1 (en) Light emitting device and method of manufacturing the same
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
WO2014038106A1 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
TWI381557B (zh) 發光二極體裝置及其製造方法
JP2023536360A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
JP2023519468A (ja) 歪みが低減された窒化インジウムガリウム発光ダイオード
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
WO2023034608A1 (en) Iii-nitride-based devices grown on or above a strain compliant template
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US20150263221A1 (en) Semiconductor and Template for Growing Semiconductors
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
US20240030380A1 (en) Light emitting devices with reduced strain
US20230136949A1 (en) Method of vertical growth of a iii-v material
WO2024020488A2 (en) Light emitting devices with reduced strain

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240425