KR101078062B1 - 비극성 반도체 소자 및 그것을 제조하는 방법 - Google Patents

비극성 반도체 소자 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR101078062B1
KR101078062B1 KR1020100077212A KR20100077212A KR101078062B1 KR 101078062 B1 KR101078062 B1 KR 101078062B1 KR 1020100077212 A KR1020100077212 A KR 1020100077212A KR 20100077212 A KR20100077212 A KR 20100077212A KR 101078062 B1 KR101078062 B1 KR 101078062B1
Authority
KR
South Korea
Prior art keywords
buffer layer
plane
layer
semiconductor layer
sapphire substrate
Prior art date
Application number
KR1020100077212A
Other languages
English (en)
Inventor
김광중
최승규
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020100077212A priority Critical patent/KR101078062B1/ko
Application granted granted Critical
Publication of KR101078062B1 publication Critical patent/KR101078062B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire

Abstract

상면에 각각 c-면 측벽을 갖는 메사들을 포함하는 사파이어 기판; 상기 사파이어 기판 상에 위치하고, 내부에 보이드를 포함하며, 표면 평탄화를 위해 수소 분위기에서의 에칭 처리된 상부 표면을 가지는 버퍼층; 상기 버퍼층상에 위치하는 제1 반도체층; 상기 제1 반도체층 상에 위치하는 제2 반도체층; 및 상기 제1 반도체층과 제2 반도체층 사이에 개재된 다중양자우물 구조를 포함하는 비극성 반도체 소자가 제공된다.

Description

비극성 반도체 소자 및 그것을 제조하는 방법{NON-POLAR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 소자 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 비극성 반도체 소자 및 그것을 제조하는 방법에 관한 것이다.
질화갈륨계 화합물은 고출력 및 고성능의 광소자나 전자 소자에 필수적인 재료로 인식되고 있다. 현재 상용화된 GaN계 반도체 소자의 경우, 일반적으로 c-면 사파이어 기판 상에 MBE, MOVPE 또는 HVPE 등의 기술을 이용하여 c-면 GaN계 에피층을 성장시켜 제조된다. 그러나 c-면 GaN는 자발 분극 및 압전 분극에 의해 형성되는 내부 전기장에 의해 발광 재결합율이 감소되고 이에 따라 내부 양자 효율이 떨어지는 문제가 있다.
때문에, 분극에 의한 내부 양자 효율 감소를 해결하기 위해, a-면 또는 m-면 GaN계 에피층을 성장시키는 기술이 다양하게 연구되고 있다. 예컨대, r-면 사파이어, m-면 사파이어, a-면 SiC, m-면 SiC 또는 LiAl2O3와 같은 기판을 이용하여 비극성 또는 반극성 GaN을 성장시키는 기술에 대한 많은 연구가 진행되고 있다. 그러나 이종기판에 성장된 비극성 또는 반극성 GaN는 매우 높은 밀도의 실전위(threading dislocations) 및 적층 결함(stacking faults)에 의해 내부 양자 효율이 떨어지는 문제가 있다.
한편, 비극성 또는 반극성의 GaN 기판을 이용하여 고품질의 비극성 또는 반극성 GaN를 성장하려는 시도가 있으나, 상용화할 수 있는 크기의 GaN 기판을 확보하기 어려워 반도체 소자 생산 비용의 과도한 증가를 초래한다. 이 때문에 비극성 또는 반극성의 GaN 기판을 이용한 반도체 소자는 현실적으로 상용화하기 어렵다. 또한, 이종 기판 상에 비극성 GaN를 성장시키고, 그 위에 절연 패턴을 형성하여 측면 성장(LEO) 기술을 이용하여 비극성 또는 반극성 GaN계 에피층을 성장시키는 기술이 시도되고 있다. 그러나 절연 패턴을 인-시투로 형성할 수 없기 때문에, 에피층 성장 도중에 절연 패턴을 형성하기 위해 기판을 반응기에서 꺼내야 한다. 또한, 절연 패턴을 형성한 후, 다시 반응기에 기판을 로딩하고 에피층 성장 조건을 다시 설정해야 하므로, 공정시간이 과도하게 증가하여 상용화에 어려움이 있다.
본 발명이 해결하려는 과제는 고품질의 비극성 GaN계 에피층에 의해 내부양자 효율이 개선된 비극성 반도체 소자 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 생산 비용이나 생산 시간의 과도한 증가를 방지할 수 있는 비극성 반도체 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 쉽게 확보할 수 있는 사파이어 기판을 이용한 비극성 반도체 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 일측면에 의하면, 상면에 각각 c-면 측벽을 갖는 메사들을 포함하는 사파이어 기판; 상기 사파이어 기판 상에 위치하고, 내부에 보이드를 포함하며, 표면 평탄화를 위해 수소 분위기에서의 에칭 처리된 상부 표면을 가지는 버퍼층; 상기 버퍼층상에 위치하는 제1 반도체층; 상기 제1 반도체층 상에 위치하는 제2 반도체층; 및 상기 제1 반도체층과 제2 반도체층 사이에 개재된 다중양자우물 구조를 포함하는 비극성 반도체 소자가 제공된다.
바람직하게는, 상기 사파이어 기판의 상면은 a-면일 수 있다.
바람직하게는, 상기 버퍼층은 GaN일 수 있다.
바람직하게는, 상기 버퍼층은 상면이 m-면일 수 있다.
본 발명의 다른 측면에 의하면, 상면에 각각 c-면 측벽을 갖는 메사들을 포함하는 사파이어 기판을 준비하고; 상기 사파이어 기판 상에 버퍼층을 성장시키되, 상기 버퍼층은 내부에 보이드를 포함하고; 상기 버퍼층의 표면 평탄화를 위해 상기 버퍼층의 표면을 수소 분위기에서 에칭하고; 상기 버퍼층 상에 제1 반도체층을 성장시키고; 상기 제1 반도체층 상에 다중양자우물 구조를 성장시키고; 상기 다중양자우물 구조 상에 제2 반도체층 성장시키는 것을 포함하는 비극성 반도체 소자 제조방법이 제공된다.
바람직하게는, 상기 사파이어 기판의 상면은 a-면일 수 있다.
바람직하게는, 상기 버퍼층은 GaN일 수 있다.
바람직하게는, 상기 버퍼층은 상면이 m-면일 수 있다.
본 발명에 따르면, 사파이어 기판 상면의 메사들의 c-면 측벽에서 우세하게 버퍼층이 성장되고, 상기 사파이어 기판 상면에서 버퍼층의 측면 성장이 진행됨과 아울러, 버퍼층을 성장시킨 후 n형 질화물 반도체층을 형성하기 전에 수소 에칭을 통해 버퍼층의 상면을 평탄하게 유지함으로써 결함 밀도가 낮은 고품질의 비극성 GaN계 에피층을 성장시킬 수 있다. 이에 따라, 내부양자 효율이 개선된 비극성 반도체 소자를 제공할 수 있다. 더욱이, 쉽게 확보할 수 있는 사파이어 기판을 이용하고 또한 에피층 성장 도중 절연 패턴을 형성할 필요가 없기 때문에, 생산 비용이나 생산 시간의 과도한 증가를 방지할 수 있는 비극성 반도체 소자를 제공할 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 비극성 반도체 소자 제조방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 비극성 반도체 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 사파이어 기판(21)이 제공된다. 기판(21)은 상면에 복수개의 메사들(23)을 갖는데, 상기 메사들(23)은 각각 c-면 (0001) 측벽(23a)을 갖는다. 사파이어 기판(21)의 상면(23b)은 c-면에 수직한 면이면 특별히 한정되지 않으며, 예컨대 a-면 (11-20) 또는 m-면 (1-100)일 수 있다. 특히, 사파이어 기판(21)의 상면(23b)은 도시한 바와 같이, a-면일 수 있다.
메사들(23)을 갖는 사파이어 기판(21)은 예컨대, 상면이 평평한 a-면 기판을 예컨대, [1-100] 방향으로 기다란 트렌치(21a)를 형성함으로써 형성될 수 있다. 트렌치(21a)에 의해 메사들의 c-면 측벽(23a)이 노출된다. 이 경우, 메사들(23)은 스트라이프 패턴으로 배열되며, 인접한 메사들(23)의 c-면 측벽은 서로 평행하게 형성된다.
도 2를 참조하면, 사파이어 기판(21) 상에 버퍼층(25)이 성장된다. 상기 버퍼층(25)은 예컨대 GaN일 수 있으며, GaN은 예컨대 u-GaN일 수 있다.
상기 기판(21)위에 형성되는 버퍼층(25)을 위해 반응기 내로 Ga 소스 가스 및 N 소스 가스를 공급한다. Ga 소스 가스는 갈륨, 트리메틸갈륨(TMG) 및/또는 트리에틸갈륨(triethyl galiun; TEG)을 사용할 수 있으며, N 소스 가스로는 암모니아(NH3) 또는 디메틸히드라진(DMHy)을 사용할 수 있다.
상기 버퍼층(25)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE), 금속 유기 화학 기상 성장법(metalorganic chemical vapor phase epitaxy, MOCVPE) 등을 사용하여 형성될 수 있다.
버퍼층(25)은 기판(21)과 버퍼층(25)위에 형성될 n형 질화물 반도체층 사이에서 전위와 같은 결함의 발생을 완화하기 위한 층으로, 상대적으로 고온에서 성장된다. 상기 n형 질화물 반도체층은 Si 또는 Ge과 같은 n형 불순물이 도핑될 수 있으며, 예컨대 GaN 또는 AlGaN으로 형성될 수 있다.
상기 n형 질화물 반도체층은 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수 있다.
버퍼층(25)은 우선 메사(23)의 c-면 측벽(23a)에서 우세하게 성장된다. 특히, 버퍼층(25)은 c-면 측벽(23a)에서 Ga-면(25a)이 우세하게 성장되며, N-면의 성장은 억제된다. 따라서, 도시한 바와 같이, 메사(23a)의 양측 c-면 중 일측에서 우세하게 성장되고, 다른 일측에서의 성장은 억제된다.
한편, 메사(23)의 상면(23b)에서 버퍼층(25)의 측면 성장이 진행될 수 있다. 측면 성장은 Ga-면(25a)과 N-면(25b)이 동시에 진행될 수 있으나, 성장 조건에 따라 N-면 성장에 비해 Ga-면의 성장이 더 우세할 수 있다. 특히, Ga-면의 성장을 우세하게 제어함으로써 버퍼층(25) 내의 적층 결함을 감소시킬 수 있다.
상면이 a-면인 사파이어 기판(21) 상에서 버퍼층(25)은 상면(25c)이 m-면 (1-100)으로 성장된다.
한편, 버퍼층(25)을 성장하기 전에 기판(21)와 버퍼층(25) 사이에 핵층(미도시됨)이 형성될 수 있다. 상기 핵층은 기판(21) 상에 버퍼층(25)을 성장시키기 위해 400~600℃의 저온에서 (Al, Ga)N로 형성될 수 있으며, 바람직하게는 AlN로 형성된다. 상기 핵층은 약 25nm의 두께로 형성될 수 있다.
도 3을 참조하면, 버퍼층(25)의 성장이 진행됨에 따라 Ga-면과 N-면이 서로 만나서 연속적인 버퍼층(27)이 형성된다. 따라서, 버퍼층(27)은 Ga-면과 N-면의 계면(27b)을 포함할 수 있다. 또한, 버퍼층(27)은 메사(23) 측벽(23a)의 상부에서 성장이 우세하게 이루어지므로, 트렌치(21a) 내에 보이드(27a)가 형성될 수 있다. 보이드(27a)는 스트라이프 형상의 메사(23) 측벽을 따라 기다랗게 형성될 수 있다. 또한, 버퍼층(27)은 상면(27c)이 m-면 (1-100)으로 성장되면서 거친 표면 형상을 보여준다. 실제적으로 버퍼층(27)의 상면(27c)에는 수 많은 피치(pit)들(27d)을 형성되어 있다. 버퍼층(27)의 거친 표면 특성은 이후에 형성될 n형 질화물 반도체층의 결함 밀도를 낮추는데 방해가 될 수 있다. 따라서, 버퍼층(27)위에 n형 질화물 반도체층을 형성하기 전에 버퍼층(27)의 상면에 대한 평탄화 공정이 필요하다.
도 4를 참조하면, 버퍼층(27)의 상면에 대한 평탄화 공정을 위해, 반응기 내로 공급되던 Ga 소스 가스 및 N 소스 가스를 중단시키고, 수소 가스를 공급한다.
즉, 갈륨, 트리메틸갈륨(TMG) 및/또는 트리에틸갈륨(triethyl galiun; TEG)와 같은 Ga 소스 가스와, 암모니아(NH3) 또는 디메틸히드라진(DMHy)와 같은 N 소스 가스의 공급이 중단된 상태에서 반응기내에 수소 분위기가 되면 버퍼층(27)의 성장이 중단되고, 버퍼층(27)의 표면에 대한 에칭이 진행된다. 이때, 버퍼층(27)에 대한 에칭에 영향을 미치는 주요 인자는 반응기내의 온도, 압력, 수소의 공급량, 유지시간일 수 있다. 예컨대, 반응기내의 온도를 1000℃ 내외로 하고, 압력은 100torr ~ 500torr로 유지한 채, 수소의 공급량은 대략적으로 95 SLM(+-)50 SLM으로 하고, 유지 시간은 1 ~ 10분 정도 하는 것이 적절하다.
도 5를 참조하면, 버퍼층(27)의 상면에 대한 수소 에칭 공정을 통해, 버퍼층(27)의 상면(27c)은 평평한 표면 특성을 가지게 된다.
도 6을 참조하면, 상기 버퍼층(27) 상에 제1 반도체층(31), 다중양자우물 구조(33) 및 제2 반도체층(35)이 형성된다. 제1 반도체층, 다중양자우물 구조 및 제2 반도체층은 질화갈륨 계열의 반도체층으로 형성될 수 있으며, 금속 유기화학 기상 증착법 등의 기술을 이용하여 형성될 수 있다.
제1 반도체층(31) 및 제2 반도체층(35)는 단일층 또는 다중층일 수 있으며, 특히 상기 제1 반도체층(31)은 GaN/InGaN이 교대로 적층된 초격자층을 포함할 수 있다.
상기 제1 반도체층(31) 및 제2 반도체층(35)은 n형 및 p형 또는 p형 및 n형 일 수 있다. 바람직하게, 상기 제1 반도체층(31)은 n형이고, 상기 제2 반도체층(35)은 p형이다.
그 후, 상기 반도체층들(31, 33, 35) 및 기판(21)이 개별 칩으로 분할되어 반도체 소자가 완성된다. 개별 칩으로 분할하기 전에 n-전극 및 p-전극이 형성될 수 있으며, 반도체층들(31, 33, 35)을 식각하여 메사를 형성할 수도 있다.
본 실시예에 따르면, 버퍼층(25)이 사파이어 기판(21)의 메사(23)의 c-면 측벽에서 우세하게 성장되며 또한, 메사(23)의 상면(23b)에서 측면 성장하므로, 반도체층 내의 실전위를 감소시킬 수 있으며, 따라서 고품질의 반도체 소자를 제공할 수 있다. 나아가, 측면 성장시 Ga-면의 성장을 우세하게 제어함으로써 적층 결함 밀도를 감소시킬 수 있다. 또한, 본 실시예에 있어서, 쉽게 확보할 수 있는 사파이어 기판(21)을 이용함으로 비극성 반도체 소자의 생산 비용이나 생산 시간이 과도하게 증가되는 것을 방지할 수 있다.
이하에서, 본 발명의 일 실시예에 따른 비극성 반도체 소자를 상세하게 설명한다.
다시 도 6을 참조하면, 본 실시예에 따른 비극성 반도체 소자는 사파이어 기판(21) 및 버퍼층(27)을 포함한다. 또한, 제1 반도체층(31), 다중양자우물 구조(33) 및 제2 반도체층(35)이 버퍼층(27) 상에 위치할 수 있다.
상기 사파이어 기판(21)은, 도 1을 참조하여 설명한 바와 같이, c-면 측벽(23a)을 갖는 메사들(23)을 포함한다. 상기 메사들(23)은 트렌치(21a)에 의해 c-면 측벽이 노출된 스트라이프 패턴으로 배열될 수 있다. 상기 메사들(23)의 c-면 측벽(23a)은 서로 평행하게 배열된다.
상기 버퍼층(27)은 GaN로 형성될 수 있으며, 내부에 보이드(27a)를 포함할 수 있다. 보이드(27a)는 메사들(23) 사이의 트렌치 내에 위치할 수 있으며, 메사(23)의 c-면 측벽을 따라 기다란 형상을 가질 수 있다. 보이드(27a)는 또한 서로 일정한 간격으로 형성되어 사파이어 기판(21) 측으로 향하는 광을 산란시킬 수 있다. 버퍼층(27)은 또한 Ga-면과 N-면의 계면(27b)을 포함할 수 있다. 계면(27b)은 버퍼층(27)의 상면 또는 기판(21)의 상면에 수직할 수 있다.
버퍼층(27) 상에 제1 반도체층(31)이 위치한다. 한편, 상기 제1 반도체층(31) 상에 제2 반도체층(35)이 위치할 수 있으며, 제1 반도체층(31)과 제2 반도체층(35) 사이에 다중양자우물 구조가 개재될 수 있다. 제1 반도체층(31) 및 제2 반도체층(35)은 질화갈륨 계열의 화합물 반도체층으로 형성될 수 있다. 또한, 제1 반도체층(31)은 GaN/InGaN이 교대로 적층된 초격자층을 포함할 수 있다. 다중앙자우물 구조(33)는 장벽층과 우물층이 교대로 적층된 구조로 형성된다. 특정 파장의 광을 방출하는 발광 다이오드의 경우, 광을 방출하도록 우물층의 재료가 선택된다. 예컨대, 상기 우물층은 InGaN으로 형성될 수 있으며, 장벽층은 GaN으로 형성될 수 있다.
본 발명의 몇몇 실시예들에 대해 예시적으로 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능할 것이다. 따라서 앞서 설명된 실시예들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 단지 더 잘 이해할 수 있도록 설명하기 위한 것으로 이해되어야 한다. 본 발명의 권리 범위는 이러한 실시예들에 의해 한정되지 않으며, 아래 청구범위에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.

Claims (8)

  1. 상면에 각각 c-면 측벽을 갖는 메사들을 포함하는 사파이어 기판;
    상기 사파이어 기판 상에 위치하고, 내부에 보이드를 포함하며, 표면 평탄화를 위해 수소 분위기에서의 에칭 처리된 상부 표면을 가지는 버퍼층;
    상기 버퍼층상에 위치하는 제1 반도체층;
    상기 제1 반도체층 상에 위치하는 제2 반도체층; 및
    상기 제1 반도체층과 제2 반도체층 사이에 개재된 다중양자우물 구조를 포함하는 비극성 반도체 소자.
  2. 청구항 1에 있어서, 상기 사파이어 기판의 상면은 a-면인 비극성 반도체 소자.
  3. 청구항 1에 있어서, 상기 버퍼층은 GaN인 것을 특징으로 하는 비극성 반도체 소자.
  4. 청구항 1에 있어서, 상기 버퍼층은 상면이 m-면인 것을 특징으로 하는 비극성 반도체 소자.
  5. 상면에 각각 c-면 측벽을 갖는 메사들을 포함하는 사파이어 기판을 준비하고;
    상기 사파이어 기판 상에 버퍼층을 성장시키되, 상기 버퍼층은 내부에 보이드를 포함하고;
    상기 버퍼층의 표면 평탄화를 위해 상기 버퍼층의 표면을 수소 분위기에서 에칭하고;
    상기 버퍼층 상에 제1 반도체층을 성장시키고;
    상기 제1 반도체층 상에 다중양자우물 구조를 성장시키고;
    상기 다중양자우물 구조 상에 제2 반도체층 성장시키는 것을 포함하는 비극성 반도체 소자 제조방법.
  6. 청구항 5에 있어서, 상기 사파이어 기판의 상면은 a-면인 비극성 반도체 소자 제조방법.
  7. 청구항 5에 있어서, 상기 버퍼층은 GaN인 것을 특징으로 하는 비극성 반도체 소자 제조방법.
  8. 청구항 5에 있어서, 상기 버퍼층은 상면이 m-면인 것을 특징으로 하는 비극성 반도체 소자 제조방법.
KR1020100077212A 2010-08-11 2010-08-11 비극성 반도체 소자 및 그것을 제조하는 방법 KR101078062B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100077212A KR101078062B1 (ko) 2010-08-11 2010-08-11 비극성 반도체 소자 및 그것을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100077212A KR101078062B1 (ko) 2010-08-11 2010-08-11 비극성 반도체 소자 및 그것을 제조하는 방법

Publications (1)

Publication Number Publication Date
KR101078062B1 true KR101078062B1 (ko) 2011-10-31

Family

ID=45033595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100077212A KR101078062B1 (ko) 2010-08-11 2010-08-11 비극성 반도체 소자 및 그것을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101078062B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393624B1 (ko) * 2012-01-27 2014-05-12 한국광기술원 적층결함이 제거된 반분극 질화물 소자의 제조방법
WO2016006801A1 (ko) * 2014-07-11 2016-01-14 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006036561A (ja) 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
JP2010168274A (ja) 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法およびテンプレート基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006036561A (ja) 2004-07-23 2006-02-09 Toyoda Gosei Co Ltd 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板
JP2010168274A (ja) 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体の製造方法およびテンプレート基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393624B1 (ko) * 2012-01-27 2014-05-12 한국광기술원 적층결함이 제거된 반분극 질화물 소자의 제조방법
WO2016006801A1 (ko) * 2014-07-11 2016-01-14 주식회사 소프트에피 3족 질화물 반도체층을 성장하는 방법

Similar Documents

Publication Publication Date Title
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US20120280212A1 (en) Semi-Polar Nitride-Based Light Emitting Structure and Method of Forming Same
JP2001185493A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2000106455A (ja) 窒化物半導体構造とその製法および発光素子
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
US20120021549A1 (en) Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device
WO2014038106A1 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP2010510655A (ja) Ｎ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金を用いた発光ダイオードおよびレーザダイオード
US20110179993A1 (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
US8163573B2 (en) Method for manufacturing nitride semiconductor element
JP2007317752A (ja) テンプレート基板
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
JP2007314360A (ja) テンプレート基板
JP3773713B2 (ja) 量子箱の形成方法
KR101355086B1 (ko) 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
JP5557180B2 (ja) 半導体発光素子の製造方法
JP2009141085A (ja) 窒化物半導体素子
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP2008118048A (ja) ＧａＮ系半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 7