WO2014038106A1 - エピタキシャルウェハ及びその製造方法、紫外発光デバイス - Google Patents

エピタキシャルウェハ及びその製造方法、紫外発光デバイス Download PDF

Info

Publication number
WO2014038106A1
WO2014038106A1 PCT/JP2013/001508 JP2013001508W WO2014038106A1 WO 2014038106 A1 WO2014038106 A1 WO 2014038106A1 JP 2013001508 W JP2013001508 W JP 2013001508W WO 2014038106 A1 WO2014038106 A1 WO 2014038106A1
Authority
WO
WIPO (PCT)
Prior art keywords
aluminum nitride
silicon substrate
layer
aluminum
thin film
Prior art date
Application number
PCT/JP2013/001508
Other languages
English (en)
French (fr)
Inventor
卓哉 美濃
隆好 高野
椿　健治
秀樹 平山
正和 杉山
Original Assignee
パナソニック株式会社
独立行政法人理化学研究所
国立大学法人東京大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社, 独立行政法人理化学研究所, 国立大学法人東京大学 filed Critical パナソニック株式会社
Publication of WO2014038106A1 publication Critical patent/WO2014038106A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to an epitaxial wafer having an aluminum nitride thin film on a silicon substrate, a method for manufacturing the same, and an ultraviolet light emitting device.
  • group III nitride semiconductors As semiconductor devices using group III nitride semiconductors, light-emitting devices typified by light-emitting diodes, electronic devices typified by HEMT (high-electron-mobility-transistor), etc. are being researched and developed in various places. Recently, high expectations have been placed on ultraviolet light emitting devices using group III nitride semiconductors in fields such as high-efficiency white illumination, sterilization, medical treatment, and applications for treating environmental pollutants at high speed.
  • a bulk crystal for example, a GaN free-standing substrate, an AlN free-standing substrate, etc.
  • a substrate for epitaxial growth Often used by epitaxial growth.
  • ultraviolet light emitting devices it has been proposed to use a substrate obtained by epitaxially growing an aluminum nitride layer on a sapphire substrate (for example, Japanese Patent Publication No. 2009-54780: Patent Document 1).
  • the group III nitride semiconductor crystal and the sapphire substrate have greatly different lattice constants. For this reason, in the group III nitride semiconductor crystal epitaxially grown on the sapphire substrate, threading dislocations are generated due to the difference in lattice constant between the group III nitride semiconductor crystal and the sapphire substrate. Therefore, in semiconductor devices, improvement in crystallinity of group III nitride semiconductor crystals and improvement in device characteristics are desired.
  • the sapphire substrate has a very high hardness and is difficult to process such as polishing. For this reason, in an ultraviolet light-emitting diode that is a kind of ultraviolet light-emitting device, it has been difficult to perform processing for improving light extraction efficiency on a substrate for epitaxial growth.
  • a silicon substrate has also been studied as a substrate on which a group III nitride semiconductor crystal is epitaxially grown (for example, Japanese Patent Publication No. 5-343471: Patent Document 2, Japanese Patent Publication No. 2006-278477). Publication: Patent Document 3).
  • a silicon substrate is relatively easy to process such as fine processing and polishing, and has excellent heat dissipation.
  • a silicon substrate having a large diameter can be purchased at a lower cost than a sapphire substrate or a group III nitride semiconductor crystal substrate (for example, a GaN substrate, an AlN substrate, etc.).
  • the growth technology of a group III nitride semiconductor crystal on a silicon substrate is considered to be an important elemental technology in the development of the next generation high efficiency ultraviolet light emitting device.
  • Patent Document 3 describes an epitaxial substrate 101 in which a nitride-based semiconductor layer 112 made of AlN is grown on the main surface of a substrate for semiconductor growth 111 as shown in FIG.
  • a processing part 111b for suppressing the growth of the nitride-based semiconductor layer 112 is provided on a part of the main surface of the semiconductor growth substrate 111, and the nitride-based semiconductor layer 112 is provided with the processing part 111b.
  • a non-processed part growth layer 112a that grows on the non-processed part 111a.
  • Patent Document 3 exemplifies a sapphire substrate having a C-plane as a main surface as the semiconductor growth substrate 111, and further describes that a single crystal of silicon can be employed. Patent Document 3 describes that a substrate temperature of 1200 ° C. or higher is necessary to cause selective lateral growth of AlN.
  • a MOVPE metal organic vapor phase epitaxy
  • a silicon substrate has a large lattice constant difference from a group III nitride semiconductor. For this reason, when a silicon substrate is used as a substrate for epitaxial growth, it is difficult to form a single crystal group III nitride semiconductor thin film with good crystallinity on the substrate, and a single crystal aluminum nitride thin film with good crystallinity It was also difficult to form.
  • Patent Document 3 describes that a single crystal of silicon can be used as the semiconductor growth substrate 111 of the epitaxial substrate 101.
  • the inventors of the present application use a single crystal silicon substrate having a (111) principal surface as the semiconductor growth substrate 111. Further, the inventors have found that the crystallinity of the nitride-based semiconductor layer 112 made of AlN is not good.
  • the inventors of the present application repeatedly performed an experiment of growing an aluminum nitride layer on a silicon substrate by the MOVPE method, and evaluated the flatness of the surface of the aluminum nitride layer with an optical microscope and a scanning electron microscope (SEM). As a result, the present inventors have found that even when the substrate temperature is set to 1200 ° C. or higher, the reproducibility of the flatness of the surface of the aluminum nitride layer is low, and protrusions may exist on the surface of the aluminum nitride thin film. .
  • the present invention has been made in view of the above reasons, and an object thereof is an epitaxial wafer capable of improving the flatness and crystallinity of the surface of an aluminum nitride layer formed on a silicon substrate, and its manufacture.
  • a method is to provide an ultraviolet light emitting device.
  • the epitaxial wafer of the present invention is provided between a silicon substrate, a single crystal aluminum nitride layer formed on one surface side of the silicon substrate, and the silicon substrate and the aluminum nitride layer, and suppresses the formation of silicon nitride. And a plurality of cavities straddling the silicon substrate, the aluminum deposit, and the aluminum nitride layer.
  • the aluminum nitride layer is composed of a first aluminum nitride thin film directly formed on the aluminum deposit and a second aluminum nitride thin film directly formed on the first aluminum nitride thin film,
  • the width of the first portion formed in the first aluminum nitride thin film is uniform, and the width of the second portion formed in the second aluminum nitride thin film is separated from the silicon substrate. It is preferable that it is small.
  • the surface of the aluminum nitride layer is a (0001) plane, and each of the cavities has a longitudinal direction perpendicular to the a-axis and the c-axis of the aluminum nitride layer, and the longitudinal direction. It is preferable that both sides of the are open.
  • An epitaxial wafer manufacturing method of the present invention includes a silicon substrate, a single crystal aluminum nitride layer formed on one surface side of the silicon substrate, and a silicon nitride layer provided between the silicon substrate and the aluminum nitride layer.
  • Each of the portions has a longitudinal direction perpendicular to the a-axis and c-axis of the aluminum nitride layer, and both sides of the longitudinal direction are open, and the aluminum nitride layer is formed directly on the aluminum deposit
  • the width of the first portion formed in the first aluminum nitride thin film is uniform, and the width of the second portion formed in the second aluminum nitride thin film is
  • This is a method of manufacturing an epitaxial wafer that becomes smaller as the distance from the silicon substrate increases.
  • the temperature of the silicon substrate is set to a first predetermined temperature of 300 ° C. or more and less than 1200 ° C.
  • the substrate temperature is set to a second predetermined temperature of 1200 ° C. or more and 1400 ° C.
  • ammonia which is a raw material gas of trimethylaluminum, H 2 gas, and nitrogen, is supplied into the reaction furnace, thereby the one surface side of the silicon substrate
  • a second step of forming the first aluminum nitride thin film, the first aluminum nitride and the silicon A third step of forming a recess extending from the surface side of the first aluminum nitride thin film to a position deeper than the one surface of the silicon substrate in each of the regions where the cavity portions are to be formed in the con substrate; and the third step Thereafter, the substrate temperature is set to a third predetermined temperature of 1200 ° C. or higher and 1400 ° C.
  • ammonia which is a raw material gas of trimethylaluminum and nitrogen, is supplied into the reaction furnace, whereby the one surface side of the silicon substrate is And a fourth step of forming the second aluminum nitride thin film and the cavities.
  • the deposition thickness of the aluminum deposit is set to a value larger than 0.2 nm and smaller than 20 nm.
  • An ultraviolet light-emitting device of the present invention includes a silicon substrate, a single crystal aluminum nitride layer formed on one surface side of the silicon substrate, and a silicon nitride formed between the silicon substrate and the aluminum nitride layer.
  • the epitaxial wafer of the present invention has an effect that it is possible to improve the flatness and crystallinity of the surface of the aluminum nitride layer formed on the silicon substrate.
  • the epitaxial wafer manufacturing method of the present invention has an effect that it is possible to improve the flatness and crystallinity of the surface of the aluminum nitride layer formed on the silicon substrate.
  • the ultraviolet light emitting device of the present invention has an effect that it is possible to improve the flatness and crystallinity of the surface of the single crystal aluminum nitride layer formed on the silicon substrate.
  • FIG. 1A to 1D are main process cross-sectional views for explaining an epitaxial wafer manufacturing method according to an embodiment.
  • FIG. 2 is a schematic cross-sectional view of the ultraviolet light emitting device in the embodiment.
  • FIG. 3A is a bird's-eye view SEM image of the silicon substrate after annealing the silicon substrate in H 2 gas at a substrate temperature of 1300 ° C.
  • FIG. 3B is a cross-sectional SEM image of the silicon substrate after annealing the silicon substrate in H 2 gas at a substrate temperature of 1300 ° C.
  • FIG. 3C is a bird's-eye view SEM image of the silicon substrate after annealing the silicon substrate in H 2 gas at a substrate temperature of 1200 ° C.
  • FIG. 3D is a cross-sectional SEM image of the silicon substrate after annealing the silicon substrate in H 2 gas at a substrate temperature of 1200 ° C.
  • FIG. 4 is a schematic cross-sectional view of the epitaxial wafer in the reference embodiment.
  • FIG. 5A is a surface form view of the surface of the aluminum nitride layer in Reference Example 1 observed with an optical microscope.
  • FIG. 5B is a surface pattern diagram of the surface of the aluminum nitride layer in the epitaxial wafer of Reference Example 2 observed with an optical microscope.
  • FIG. 5C is a surface form view of the surface of the aluminum nitride layer in Reference Example 3 observed with an optical microscope.
  • FIG. 5D is a surface pattern diagram of the surface of the aluminum nitride layer in Reference Example 4 observed with an optical microscope.
  • FIG. 6 is a cross-sectional view for explaining a conventional epitaxial substrate.
  • the epitaxial wafer 1 is provided between a silicon substrate 11, a single crystal aluminum nitride layer 16 formed on one surface side of the silicon substrate 11, and the silicon substrate 11 and the aluminum nitride layer 16. And an aluminum deposit 12 that inhibits the formation of silicon nitride.
  • the epitaxial wafer 1 includes a plurality of cavities 17 that straddle the silicon substrate 11, the aluminum deposit 12, and the aluminum nitride layer 16.
  • the aluminum deposit 12 and the aluminum nitride layer 16 which is a group III nitride semiconductor crystal are formed by a reduced pressure MOVPE apparatus.
  • the surface of the aluminum nitride layer 16 is preferably a (0001) plane.
  • Each cavity 17 has a longitudinal direction in a direction perpendicular to the a-axis (see FIG. 1D) and c-axis (see FIG. 1D) of the aluminum nitride layer 16 (direction perpendicular to the paper surface of FIG. 1D). It is preferable that both sides of the direction are open.
  • the plurality of cavities 17 are arranged in the a-axis direction.
  • the aluminum nitride layer 16 is composed of a first aluminum nitride thin film 13 directly formed on the aluminum deposit 12 and a second aluminum nitride thin film 15 a directly formed on the first aluminum nitride thin film 13.
  • Each of the hollow portions 17 has a uniform width of the first portion formed in the first aluminum nitride thin film 13, and the width of the second portion formed in the second aluminum nitride thin film 15 a is the silicon substrate 11. It is preferable that it becomes small as it leaves
  • the epitaxial wafer 1 can be used for manufacturing a semiconductor device using a group III nitride semiconductor.
  • the epitaxial wafer 1 can be used for manufacturing an ultraviolet light emitting device 2 (see FIG. 2). That is, a plurality of ultraviolet light emitting devices 2 based on the wafer size and the chip size of the ultraviolet light emitting device 2 can be formed on the epitaxial wafer 1.
  • the epitaxial wafer 1 includes a group III nitride semiconductor layer formed on the epitaxial wafer 1 (in the example of FIG. 2, the underlayer 21, the first nitride semiconductor layer 22, the active layer 23, and the electron block layer 24).
  • FIG. 2 is a schematic cross-sectional view of a portion corresponding to one of the plurality of ultraviolet light emitting devices 2 formed on the epitaxial wafer 1, and after being divided into individual ultraviolet light emitting devices 2, silicon comprising a silicon wafer is formed.
  • the substrate 11 becomes a chip-sized silicon substrate 11a.
  • the ultraviolet light emitting device 2 having the configuration shown in FIG. 2 includes a first conductivity type first nitride semiconductor layer 22 formed on the aluminum nitride layer 16 and an active layer formed on the first nitride semiconductor layer 22. 23 and a second nitride semiconductor layer 25 formed on the active layer 23.
  • This ultraviolet light emitting device 2 is an ultraviolet light emitting diode having an emission wavelength (emission peak wavelength) in the ultraviolet wavelength region of 210 nm to 360 nm, and an AlGaN-based material is adopted as a material of the active layer 23 (hereinafter referred to as the light emitting layer 23). is doing.
  • the ultraviolet light emitting device 2 includes a first electrode 27 electrically connected to the first nitride semiconductor layer 22 and a second electrode 28 electrically connected to the second nitride semiconductor layer 25. Yes.
  • the first conductivity type is n-type and the second conductivity type is p-type
  • the p-type contact layer 26 is formed on the opposite side of the second nitride semiconductor layer 25 from the light-emitting layer 23 side.
  • the second electrode 28 is formed on a part of the p-type contact layer 26.
  • the ultraviolet light emitting device 2 is preferably provided with an electron blocking layer 24 between the light emitting layer 23 and the second nitride semiconductor layer 25.
  • the ultraviolet light emitting device 2 has a mesa structure, and the first electrode 27 is formed on a part of the surface 22 a exposed on the light emitting layer 23 side in the first nitride semiconductor layer 22.
  • the light emitting layer 23 preferably has a quantum well structure.
  • the quantum well structure may be a multiple quantum well structure or a single quantum well structure.
  • the Al composition of the well layer may be set so as to emit ultraviolet light having a desired light emitting wavelength.
  • the light emitting layer 23 made of an AlGaN-based material it is possible to set the light emission wavelength to an arbitrary light emission wavelength in the range of 210 to 360 nm by changing the composition of Al. For example, when the desired emission peak wavelength is around 265 nm, the Al composition may be set to 0.50.
  • the ultraviolet light emitting device 2 has the light emitting layer 23 as a single layer structure, and the light emitting layer 23 and layers on both sides in the thickness direction of the light emitting layer 23 (for example, an n-type nitride semiconductor layer and a p-type nitride semiconductor layer).
  • a double heterostructure may be formed.
  • the ultraviolet light emitting device 2 is not limited to the ultraviolet light emitting diode, but may be an ultraviolet laser diode.
  • the silicon substrate 11 is a single crystal silicon substrate having a diamond structure.
  • a silicon wafer having a diameter of 50 to 300 mm and a thickness of about 200 to 1000 ⁇ m can be used.
  • the conductivity type of the silicon substrate 11 may be either p-type or n-type. Further, the resistivity of the silicon substrate 11 is not particularly limited.
  • the aluminum nitride layer 16 preferably has a (0001) plane on the surface opposite to the silicon substrate 11 side.
  • the silicon substrate 11 is a single crystal silicon substrate having the above (111) plane in consideration of lattice matching with the aluminum nitride layer 16. It is preferable to adopt.
  • the silicon substrate 11 preferably has an off angle from the (111) plane of 0 to 0.3 °.
  • the aluminum deposit 12 is formed on the one surface of the silicon substrate 11, it is possible to suppress the formation of a large number of aluminum nuclei in an island shape. It becomes possible to make it a continuous film or a state close to a continuous film.
  • the epitaxial wafer 1 can improve the quality of the aluminum nitride layer 16. This is because atoms supplied to form the aluminum deposit 12 diffuse on the one surface of the silicon substrate 11 and are easily deposited at a stable location. The smaller the off-angle of the silicon substrate 11, the larger the terrace width. It is assumed that it is long and easy to reduce the density of the nucleus.
  • the inventors of the present application have earnestly studied the reason why an aluminum nitride thin film having good flatness cannot be formed at a substrate temperature of 1200 ° C. or higher when an aluminum nitride thin film is directly grown on the silicon substrate 11 by a reduced pressure MOVPE apparatus. Went.
  • the inventors of the present application conducted an experiment in which only the H 2 gas was supplied and the annealing time was changed at a substrate temperature of 1200 ° C. or higher while the silicon substrate 11 was placed in the reactor of the reduced pressure MOVPE apparatus. Went.
  • the inventors of the present application observed the annealed silicon substrate 11 taken out from the reduced pressure MOVPE apparatus using an optical microscope and an SEM, respectively.
  • the inventors of the present application confirmed the existence of many black spots on the one surface side of the silicon substrate 11. Therefore, the present inventors have observed the annealed silicon substrate 11 with an SEM in order to identify what the spots are. As a result of observation by SEM, the inventors of the present application have found that the above-mentioned spots are protrusions.
  • the annealed silicon substrate 11 was various, such as those having protrusions with a height of about 1 to 2 ⁇ m and those having protrusions with a height of about 0.1 to 0.2 ⁇ m.
  • the inventors of the present application have found from the results of the above-described experiments that the height dimension of the protrusion increases as the substrate temperature increases, and the height dimension of the protrusion increases as the annealing time increases.
  • the inventors of the present application have found that the height of the protrusion formed on the one surface of the silicon substrate 11 is 0.1 ⁇ m or more from the result of the above-described experiment.
  • 3A and 3B are SEM image diagrams of the silicon substrate 11 on which protrusions having a height of about 1 to 2 ⁇ m are formed.
  • 3C and 3D are SEM image diagrams of the silicon substrate 11 on which protrusions having a height of about 0.1 to 1 ⁇ m are formed.
  • the inventors of the present application conducted a composition analysis by EDX (energy-dispersive-X-ray-spectroscopy) in order to examine the composition of the protrusions formed on the silicon substrate 11.
  • EDX energy-dispersive-X-ray-spectroscopy
  • the main components of the protrusions were silicon and nitrogen.
  • the inventors of the present invention as a cause of the occurrence of the protrusion, is that ammonia remaining in the reaction furnace of the reduced pressure MOVPE apparatus reacted with the silicon substrate 11 at a high temperature of 1200 ° C. or more to form silicon nitride. I guessed.
  • the inventors of the present application inhibited the epitaxial growth of the group III nitride semiconductor layer formed on the aluminum nitride thin film, and reduced the performance and yield of the semiconductor device including the group III nitride semiconductor layer. I guessed it was the cause.
  • the inventors of the present application suppress the formation of silicon nitride on the one surface of the silicon substrate 11 and make it possible to form a high quality single crystal aluminum nitride layer 16. It was considered to provide an aluminum deposit 12 between the aluminum nitride layer 16 and the aluminum nitride layer 16. In short, the aluminum deposit 12 is provided as a SiN formation suppression layer.
  • the deposited thickness of the aluminum deposit 12 is preferably larger than 0.2 nm and smaller than 20 nm.
  • the deposition thickness of the aluminum deposit 12 is a value obtained by multiplying the deposition rate of the aluminum deposit 12 experimentally determined in advance by the deposition time of the aluminum deposit 12.
  • the deposition rate the aluminum deposit 12 deposited relatively thick on the silicon substrate 11 in order to obtain the deposition rate is observed by SEM, and the film thickness of the aluminum deposit 12 obtained from the cross-sectional SEM image is determined by This value is obtained by dividing by the deposition time of the aluminum deposit 12.
  • the deposition thickness of the aluminum deposit 12 is set to a value smaller than 0.2 nm, silicon nitride is formed on the one surface side of the silicon substrate 11 after the aluminum deposit 12 is formed. This is because since the aluminum deposit 12 becomes a discontinuous film such as an island shape, the silicon temperature is increased when the substrate temperature is raised to the growth temperature of the aluminum nitride layer 16 while supplying the H 2 gas after the aluminum deposit 12 is formed.
  • the substrate 11 adheres to ammonia (NH 3 ) remaining in the reaction furnace or a heated peripheral member (for example, a susceptor that holds the silicon substrate 11 or a member that forms a flow path of the source gas). This is presumably because it reacts with nitrogen atoms desorbed from the reaction product (nitride semiconductor).
  • the deposition thickness of the aluminum deposit 12 is set to a value larger than 20 nm, the flatness of the surface of the aluminum nitride layer 16 is lowered. This is presumably because the flatness of the surface of the aluminum deposit 12 is lowered before the formation of the aluminum nitride layer 16 because the substrate temperature when forming the aluminum nitride layer 16 is 1200 ° C. or higher.
  • the aluminum nitride layer 16 can be used as a buffer layer for reducing threading dislocations of the group III nitride semiconductor layer formed thereon and reducing residual strain of the III nitride semiconductor layer.
  • the aluminum nitride layer 16 is formed by the above-described reduced pressure MOVPE apparatus so as to cover the aluminum deposit 12 on the one surface of the silicon substrate 11.
  • an aluminum source gas and a nitrogen source gas are supplied into a reaction furnace of a reduced pressure MOVPE apparatus.
  • the source gas for aluminum is TMA (trimethyl aluminum).
  • the decomposition temperature of TMA is 300 ° C.
  • the nitrogen source gas is NH 3 .
  • the aluminum nitride layer 16 may contain impurities such as H, C, O, Si, and Fe that are inevitably mixed when the aluminum nitride layer 16 is formed.
  • the aluminum nitride layer 16 may also contain impurities such as Si, Ge, Be, Mg, Zn, and C intentionally introduced for conductivity control.
  • the aluminum nitride layer 16 includes the first aluminum nitride film 13 and the second aluminum nitride film 15a.
  • the film thickness of the first aluminum nitride thin film 13 is preferably set in the range of, for example, 5 nm or more and less than 500 nm.
  • the thickness of the first aluminum nitride thin film 13 is less than 5 nm, the flatness is lowered, and when it is 500 nm or more, cracks are likely to occur.
  • the second aluminum nitride thin film 15a is formed by a reduced pressure MOVPE apparatus after a plurality of recesses 14 (see FIG. 1C) extending from the surface side of the first aluminum nitride thin film 13 to a position deeper than the one surface of the silicon substrate 11 are formed. Is formed. Each recess 14 is formed in each of the regions where the first aluminum nitride 13 and the cavity 17 in the silicon substrate 11 are to be formed. And the epitaxial wafer 1 grows this 2nd aluminum nitride thin film 15a, and the cavity part 17 is formed in the position corresponding to each of each recessed part 14. As shown in FIG.
  • each of the recesses 14 is first nitrided before being filled with the third aluminum nitride thin film 15b formed during the growth of the second aluminum nitride thin film 15a.
  • Aluminum nitride grown laterally from both sides in the width direction of the recesses 14 on the surface of the aluminum thin film 13 is bonded above the recesses 14.
  • a plurality of cavities 17 are formed in the epitaxial wafer 1 across the second aluminum nitride thin film 15 a, the first aluminum nitride thin film 13, the aluminum deposition portion 12, and the silicon substrate 11.
  • the recess 14 is set to have a width of 2 ⁇ m and a depth of 1 ⁇ m.
  • the period of the recesses 14 is in the range of about 0.5 ⁇ m to 20 ⁇ m, for example. It is preferable to set by.
  • the period of the recesses 14 is preferably 0.5 ⁇ m or more from the viewpoints of workability, equipment cost, throughput, and the like when the recesses 14 are formed using a photolithography technique and a dry etching technique.
  • the period of the recesses 14 is larger than 20 ⁇ m, it is difficult to obtain the effect of suppressing the occurrence of cracks.
  • the period of the recessed part 14 may be constant, and the period may change in the middle in the direction where the recessed part 14 is located in a line.
  • the longitudinal direction of the cavity portion 17 is set to a direction orthogonal to the a-axis and the c-axis because when the second aluminum nitride thin film 15a is grown by the reduced pressure MOVPE apparatus, the aluminum nitride is transverse to the direction along the a-axis. This is because it is easy to grow in the direction. Therefore, when the epitaxial wafer 1 is manufactured, if the longitudinal direction of the concave portion 14 is a direction orthogonal to the a-axis and the c-axis, the concave portion on the surface of the first aluminum nitride thin film 13 is formed when the aluminum nitride layer 16 is formed.
  • the epitaxial wafer 1 is formed by aluminum nitride grown laterally from both sides in the width direction of the recesses 14 on the surface of the first aluminum nitride thin film 13 without excessively increasing the thickness of the aluminum nitride layer 16 during manufacture.
  • the recesses 14 are formed along two different directions, and the shape of the portion surrounded by the recesses 14 in a plan view of the surface of the first aluminum nitride thin film 13 is a parallelogram. Also good.
  • the recesses 14 may be formed along three different directions, and the shape of the portion surrounded by the recesses 14 in the plan view of the surface of the first aluminum nitride thin film 13 may be triangular. Good.
  • the depth dimension of the recess 14 is preferably larger than the value of the total film thickness of the first aluminum nitride thin film 13 and the aluminum deposit 12.
  • the epitaxial wafer 1 suppresses the 3rd aluminum nitride thin film 15b growing from the inner bottom face of the recessed part 14 inhibiting the lateral growth of the aluminum nitride from the surface of the 1st aluminum nitride thin film 13 at the time of manufacture. It becomes possible to suppress the formation of the cavity 17 from being hindered.
  • the film thickness of the second aluminum nitride thin film 15a is preferably set in the range of, for example, about 3 to 9 ⁇ m in consideration of the flatness of the surface of the second aluminum nitride thin film 15a.
  • the aluminum nitride layer 16 can be used as a buffer layer for reducing threading dislocations in the first nitride semiconductor layer 22 and reducing residual strain in the first nitride semiconductor layer 22. It is.
  • the light emitting layer 23 converts injected carriers (here, electrons and holes) into light, and has a quantum well structure.
  • the quantum well structure includes a barrier layer 23a and a well layer 23b.
  • the barrier layers 23a and the well layers 23b are alternately stacked, and the number of the well layers 23b is 2.
  • the number of the well layers 23b is not particularly limited.
  • the quantum well structure may be a multiple quantum well structure or a single quantum well structure.
  • the thickness of each of the well layer 23b and the barrier layer 23a is not particularly limited.
  • the thickness of the well layer 23b is preferably about 1 to 5 nm, and more preferably about 1.3 to 3 nm.
  • the thickness of the barrier layer 23a is preferably set in the range of about 5 to 15 nm, for example. In the present embodiment, as an example, the thickness of the well layer 23b is set to 2 nm and the thickness of the barrier layer 23a is set to 10 nm. However, the thickness is not limited to these.
  • the light emitting layer 23 has an Al composition of the well layer 23b set so as to emit ultraviolet light having a desired light emitting wavelength.
  • the light emitting layer 23 made of an AlGaN-based material, it is possible to set the light emission wavelength to an arbitrary light emission wavelength in the range of 210 to 360 nm by changing the composition of Al.
  • the Al composition may be set to 0.50.
  • the light emitting layer 23 has a single layer structure, and a double heterostructure is formed by the light emitting layer 23 and layers on both sides in the thickness direction of the light emitting layer 23 (for example, an n-type nitride semiconductor layer and a p-type nitride semiconductor layer). You may make it do.
  • the first nitride semiconductor layer 22 is an n-type nitride semiconductor layer when the first conductivity type is n-type.
  • the n-type nitride semiconductor layer is for transporting electrons to the light emitting layer 23.
  • the thickness of the n-type nitride semiconductor layer is set to 1 ⁇ m as an example, but the thickness is not particularly limited.
  • the n-type nitride semiconductor layer is an n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer.
  • x which is the Al composition of the n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer constituting the n-type nitride semiconductor layer, is a composition that does not absorb ultraviolet light emitted from the light-emitting layer 23. If it is, it will not specifically limit.
  • n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) x which is the Al composition of the layer can be set to 0.70 which is the same as the Al composition of the barrier layer 23a.
  • the n-type nitride semiconductor layer can be an n-type Al 0.70 Ga 0.30 N layer.
  • the material of the n-type nitride semiconductor layer is not limited to AlGaN, and may be, for example, AlInN, AlGaInN, or the like as long as it does not absorb ultraviolet light emitted from the light emitting layer 23. Si is preferable as the donor impurity of the n-type nitride semiconductor layer.
  • the electron concentration of the n-type nitride semiconductor layer may be set, for example, in the range of about 1 ⁇ 10 18 to 1 ⁇ 10 19 cm ⁇ 3 . In the present embodiment, as an example, the electron concentration of the n-type nitride semiconductor layer is set to 8 ⁇ 10 18 cm ⁇ 3 .
  • the ultraviolet light emitting device 2 may include a base layer 21 between the first nitride semiconductor layer 22 and the aluminum nitride layer 16.
  • the film thickness of the underlayer 21 is set to 300 nm, but is not limited thereto, and can be set, for example, in the range of about 100 nm to 600 nm.
  • the underlayer 21 can be composed of, for example, an Al 0.70 Ga 0.30 N layer having the same Al composition as that of the first nitride semiconductor layer 22, but the Al composition is not particularly limited.
  • the second nitride semiconductor layer 25 becomes a p-type nitride semiconductor layer when the second conductivity type is p-type.
  • the p-type nitride semiconductor layer is for transporting holes to the light emitting layer 23.
  • the p-type nitride semiconductor layer is a p-type Al y Ga 1-y N (0 ⁇ y ⁇ 1) layer.
  • y which is the Al composition of the p-type Al y Ga 1-y N (0 ⁇ y ⁇ 1) layer constituting the p-type nitride semiconductor layer, is a composition that does not absorb the ultraviolet light emitted from the light-emitting layer 23. If it is, it will not specifically limit.
  • the Al composition of the well layer 23b in the light emitting layer 23 is 0.5 and the Al composition of the barrier layer 23a is 0.70 as described above, p-type Al y Ga 1-y N (0 ⁇ y ⁇ 1)
  • the y that is the Al composition of the layer can be set to 0.70, which is the same as the Al composition of the barrier layer 23a, for example. That is, when the well layer 23b of the light emitting layer 23 is an Al 0.5 Ga 0.5 N layer, the p-type nitride semiconductor layer can be a p-type Al 0.70 Ga 0.30 N layer.
  • Mg is preferable.
  • the hole concentration of the p-type nitride semiconductor layer is not particularly limited, and a higher concentration is preferable in a hole concentration range in which the film quality of the p-type nitride semiconductor layer does not deteriorate.
  • the hole concentration of the p-type Al y Ga 1-y N (0 ⁇ y ⁇ 1) layer is the same as that of the n-type Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer. Since it is lower than the concentration, if the thickness of the p-type nitride semiconductor layer is too thick, the resistance of the ultraviolet light emitting device 2 becomes too large.
  • the film thickness of the p-type nitride semiconductor layer is preferably 200 nm or less, and more preferably 100 nm or less. In the present embodiment, as an example, the thickness of the p-type nitride semiconductor layer is set to 25 nm.
  • the ultraviolet light emitting device 2 prevents electrons that have not been recombined with holes in the light emitting layer 23 out of electrons injected into the light emitting layer 23 from leaking (overflowing) to the p-type nitride semiconductor layer side.
  • the electron block layer 24 is composed of a p-type Al z Ga 1-z N (0 ⁇ z ⁇ 1) layer.
  • Z which is the Al composition of the p-type Al z Ga 1 -z N (0 ⁇ z ⁇ 1) layer constituting the electron block layer 24, can be set to 0.9, for example, but is not particularly limited. Absent. Z which is the composition of Al in the electron blocking layer 24 is preferably set so that the band gap energy of the electron blocking layer 24 is higher than the band gap energy of the p-type nitride semiconductor layer or the barrier layer 23a. Further, the hole concentration of the electron block layer 24 is not particularly limited. Further, the film thickness of the electron blocking layer 24 is not particularly limited, but if the film thickness is too thin, the overflow suppressing effect is reduced, and if the film thickness is too thick, the resistance of the ultraviolet light emitting device 2 is increased. .
  • the film thickness of the electron blocking layer 24 varies depending on values such as the Al composition z and the hole concentration, but cannot be generally specified, but is set in the range of 1 to 50 nm. It is preferable to set within a range of 5 to 25 nm.
  • the p-type contact layer 26 is provided in order to reduce the contact resistance with the second electrode 28 and obtain good ohmic contact with the second electrode 28.
  • the p-type contact layer 26 is composed of a p-type GaN layer.
  • the hole concentration of the p-type GaN layer constituting the p-type contact layer 26 is preferably higher than that of the p-type nitride semiconductor layer, for example, about 1 ⁇ 10 18 cm ⁇ 3.
  • the hole concentration of the p-type GaN layer is not particularly limited, and may be appropriately changed within the range of the hole concentration at which good electrical contact with the second electrode 28 is obtained.
  • the thickness of the p-type contact layer 26 is set to 50 nm. However, the thickness is not limited to this, and may be set in the range of about 30 to 150 nm, for example.
  • a first pad (not shown) made of, for example, an Au film is formed on the first electrode 27 that is an n-electrode.
  • a second pad (not shown) made of, for example, an Au film is formed on the second electrode 28 that is a p-electrode.
  • Step of introducing the silicon substrate 11 into the reactor the silicon substrate 11 (see FIG. 1A) whose one surface is the (111) plane is prepared and introduced into the reactor of the reduced pressure MOVPE apparatus.
  • pretreatment for example, organic substances are removed with sulfuric acid / hydrogen peroxide, and thereafter oxides are removed with hydrofluoric acid.
  • the inside of the reaction furnace is evacuated. Thereafter, the reaction furnace may be filled with N 2 gas by flowing N 2 gas or the like into the reaction furnace and then exhausted.
  • Step of forming aluminum deposit 12 In this step, after the pressure in the reaction furnace is reduced to the first predetermined pressure, the substrate temperature, which is the temperature of the silicon substrate 11, is maintained at the prescribed pressure while the aluminum deposit 12 is deposited. The temperature rises to In this step, TMA, which is a raw material of aluminum, and H 2 gas, which is a carrier gas, are first predetermined while maintaining the substrate temperature at the first predetermined temperature while maintaining the pressure in the reactor at the first predetermined pressure. An aluminum deposit 12 is formed on the one surface of the silicon substrate 11 by supplying it into the reactor for a certain time (see FIG. 1B).
  • the first predetermined pressure can be set to, for example, 10 kPa ⁇ 76 Torr, but is not limited thereto, and can be set, for example, in a range of about 1 kPa to 40 kPa.
  • the first predetermined temperature can be set to 900 ° C., for example, but is not limited thereto, and is preferably set within a temperature range of 300 ° C. or more and less than 1200 ° C. If the substrate temperature is less than 1200 ° C., it becomes possible to prevent the reaction between the silicon substrate 11 and residual NH 3 at a high temperature of 1200 ° C. or higher, and suppress the generation of silicon nitride protrusions. Because it can be done.
  • the first predetermined temperature is more preferably set in a temperature range of about 500 ° C. to 1150 ° C. This is because when the substrate temperature is higher than 1150 ° C., there is a concern that the substrate temperature becomes 1200 ° C. or higher when the substrate temperature overshoots or fluctuates to the high temperature side. In addition, this is because if the substrate temperature is set to 500 ° C. or higher, the decomposition efficiency of TMA can be improved, and the decomposition efficiency can be approximately 100%.
  • the first predetermined time can be set to, for example, 6 seconds, but is not limited thereto, and is preferably set in the range of, for example, about 3 seconds to 20 seconds.
  • the concentration of TMA with respect to the flow rate of the H 2 gas as the carrier gas is, for example, 0.010 ⁇ mol / L or more and 1.0 ⁇ mol / L or less.
  • the concentration of TMA is less than 0.010 ⁇ mol / L, it becomes difficult for aluminum to spread over the entire surface of the silicon substrate 11, and a portion where the aluminum deposit 12 is not formed is formed, or the aluminum deposit 12 is deposited.
  • a portion having a small thickness is formed, and as a result, a silicon nitride protrusion is formed before the first aluminum nitride thin film 13 is formed. Further, when the concentration of TMA is higher than 1.0 ⁇ mol / L, the surface of the aluminum deposit 12 is roughened, and the surface of the first aluminum nitride thin film 13 formed thereon is also roughened. .
  • the epitaxial wafer 10 has a structure in which an aluminum deposit 12 is formed on a silicon substrate 11 and an aluminum nitride layer 16 is formed on the aluminum deposit 12, and includes a cavity portion 17 like the epitaxial wafer 1 of the embodiment. Not.
  • a silicon wafer having a conductivity type of n type, a specific resistance of 1 to 3 ⁇ ⁇ cm, a thickness of 430 ⁇ m, and the above-mentioned one surface being a (111) plane was prepared as a silicon substrate 11. .
  • the inside of the reaction furnace is evacuated, and then the pressure in the reaction furnace is reduced to 10 kPa which is the first predetermined pressure, and then the first predetermined pressure is set in the reaction furnace.
  • the substrate temperature was raised to 900 ° C., which is the first predetermined temperature.
  • TMA and H 2 gas are supplied into the reactor for 6 seconds, which is the first predetermined time, while maintaining the substrate temperature at 900 ° C. while maintaining the pressure in the reactor at the first predetermined pressure.
  • an aluminum deposit 12 was formed on the one surface of the silicon substrate 11.
  • the substrate temperature is raised to 1300 ° C., which is the second predetermined temperature, and the substrate temperature is maintained while maintaining the pressure in the reactor at the second predetermined pressure (10 kPa) that is the same as the first predetermined pressure.
  • the second predetermined pressure 10 kPa
  • TMA, H 2 gas and NH 3 were supplied into the reactor to form an aluminum nitride layer 16 having a thickness of about 300 nm.
  • the flow rate of TMA is 0.1 L / min in the standard state
  • the flow rate of H 2 gas is 100 L / min in the standard state
  • the flow rate of NH 3 is 1 L / min in the standard state.
  • Reference examples 1 to 4 in which only the conditions of the first step are changed in manufacturing the epitaxial wafer 10 of the reference form will be described.
  • the flow rate of TMA in the first step, is 0 L / min in a standard state, that is, 0 SCCM (standard cc per minute), and the flow rate of H 2 gas is 100 L / min in a standard state, that is, 100 SLM (standard liter). per minute).
  • the concentration of TMA relative to the flow rate of H 2 gas in the first step of Reference Example 1 is 0 ⁇ mol / L.
  • the flow rate of TMA was set to 0.0007 L / min in a standard state, that is, 0.7 SCCM, and the flow rate of H 2 gas was set to 100 L / min in a standard state, that is, 100 SLM.
  • the concentration of TMA relative to the flow rate of H 2 gas in the first step of Reference Example 2 is 0.0098 ⁇ mol / L.
  • the deposition condition of the aluminum deposit 12 in Reference Example 2 is set such that the deposition thickness is 0.2 nm.
  • the TMA flow rate was set to 0.02 L / min in the standard state, that is, 20 SCCM, and the H 2 gas flow rate was set to 100 L / min, that is, 100 SLM, in the standard state.
  • the concentration of TMA relative to the flow rate of H 2 gas in the first step of Reference Example 3 is 0.28 ⁇ mol / L.
  • the TMA flow rate was set to 0.08 L / min in the standard state, that is, 80 SCCM, and the H 2 gas flow rate was set to 100 L / min, that is, 100 SLM, in the standard state.
  • the concentration of TMA with respect to the flow rate of H 2 gas in the first step of Reference Example 4 is 1.1 ⁇ mol / L.
  • the deposition condition of the aluminum deposit 12 in Reference Example 4 is when the deposition thickness is set to 20 nm.
  • the inventors of the present application observed the surface of each aluminum nitride layer 16 on the silicon substrate 11 produced by the manufacturing methods of Reference Examples 1 to 4 with an optical microscope. As a result, the results shown in FIGS. 5A, 5B, 5C and 5D were obtained. 5A, 5B, 5C, and 5D are surface morphologies of Reference Examples 1, 2, 3, and 4, respectively. As shown in FIG. 5A, many black spots were generated in the manufactured aluminum nitride layer 16 of Reference Example 1. This spot was found to be a protrusion having a height of 0.1 ⁇ m or more from the observation result by SEM. In addition, composition analysis by EDX revealed that the main components of the protrusions were silicon and nitrogen.
  • the concentration of TMA in the first step with respect to the flow rate of H 2 gas is desirably 0.010 ⁇ mol / L or more.
  • the surface of the aluminum nitride layer 16 of Reference Example 4 was somewhat rough, although no protrusions were observed.
  • the cause of the rough surface of the aluminum nitride layer 16 is that the surface of the aluminum deposit 12 excessively deposited on the surface of the silicon substrate 11 is rough due to the substrate temperature when the aluminum nitride layer 16 is formed. This is thought to have affected the situation. Therefore, it is considered that the concentration of TMA in the first step with respect to the flow rate of H 2 gas is desirably 1.0 ⁇ mol / L or less.
  • the substrate temperature of the silicon substrate 11 introduced into the reaction furnace is raised to a prescribed heat treatment temperature (for example, 900 ° C.) before the first step,
  • the one surface of the silicon substrate 11 may be cleaned by heating at the heat treatment temperature. In this case, cleaning can be effectively performed by heating the silicon substrate 11 in a state where H 2 gas is supplied into the reaction furnace.
  • Step of forming first aluminum nitride thin film 13 (second step)
  • the substrate temperature is set to a second predetermined temperature of 1200 ° C. or higher and 1400 ° C. or lower, and then TMA and NH 3 which is a raw material gas of nitrogen are supplied into the reaction furnace, thereby A first aluminum nitride thin film 13 is formed on the one surface side (see FIG. 1B).
  • the substrate temperature of the silicon substrate 11 is set to a second predetermined temperature.
  • the second predetermined temperature is set to 1300 ° C. in order to form the high-quality first aluminum nitride thin film 13 with few defects.
  • the second predetermined temperature is not limited to this and is set in a temperature range of 1200 ° C. to 1400 ° C. It is preferable to set the temperature range of 1250 to 1350 ° C.
  • the substrate temperature is lower than 1200 ° C., the high-quality first aluminum nitride thin film 13 with few defects cannot be formed.
  • the substrate temperature is higher than 1400 ° C., the surface of the first aluminum nitride thin film 13 is roughened and the flatness is lowered.
  • the substrate temperature is increased from the first predetermined temperature to the second predetermined temperature while only the H 2 gas is supplied into the reaction furnace and the pressure in the reaction furnace is maintained at the second predetermined pressure (for example, 10 kPa).
  • the second predetermined pressure is preferably the same value as the first predetermined pressure, but may be a different value.
  • TMA which is an aluminum material
  • H 2 gas which is a carrier gas of TMA
  • NH 3 which is a nitrogen material
  • a growth method (hereinafter referred to as “pulse supply growth method”) in which TMA is continuously supplied and NH 3 is intermittently supplied is used.
  • pulse supply growth method a growth method in which TMA is continuously supplied and NH 3 is intermittently supplied.
  • a growth method in which TMA and NH 3 are simultaneously supplied to epitaxially grow the first aluminum nitride thin film 13 (hereinafter referred to as “simultaneous supply growth method”) is adopted. May be.
  • a growth method (hereinafter referred to as “alternate supply growth method”) in which the first aluminum nitride thin film 13 is epitaxially grown by shifting the supply timing of TMA and NH 3 may be employed.
  • the simultaneous supply growth method and the alternate supply growth method may be combined in time series.
  • the simultaneous supply growth method and the pulse supply growth method may be combined in time series.
  • the V / III ratio representing the molar ratio of TMA and NH 3 is preferably 1 or more and 5000 or less in any of the simultaneous supply growth method, the alternating supply growth method, and the pulse supply growth method.
  • the value of the second predetermined pressure (growth pressure) in this step is an example and is not particularly limited.
  • V / III ratio, TMA supply amount, growth pressure, etc. can be considered as parameters other than the substrate temperature that influence the flatness of the surface of the first aluminum nitride thin film 13, but the substrate temperature is the most essential. Parameter.
  • the process is continuously performed in the reaction furnace of the reduced pressure MOVPE apparatus until the process (3) is completed.
  • Step of forming recess 14 (third step) In this step, the recesses 14 extending from the surface side of the first aluminum nitride thin film 13 to a position deeper than the one surface of the silicon substrate 11 in each of the regions where the cavity portions 17 are to be formed in the first aluminum nitride 13 and the silicon substrate 11. (See FIG. 1C).
  • the recess 14 is formed using, for example, a photolithography technique and a dry etching technique. Therefore, in order to form the recess 14, it is necessary to once remove the silicon substrate 11 on which the aluminum deposit 12 and the first aluminum nitride thin film 13 are formed from the reduced pressure MOVPE apparatus.
  • the etching mask can be formed by a lift-off method using photolithography technology.
  • the etching mask can be composed of, for example, a patterned Ni film.
  • the Ni film can be removed by etching with aqua regia after the formation of the recess 14, for example.
  • an etching gas when performing dry etching for example, a mixed gas of Cl 2 gas and SiCl 4 gas can be employed.
  • the etching gas is not particularly limited, and may be a gas other than the above mixed gas.
  • the width of the recess 14 is set to 2 ⁇ m and the depth is set to 1 ⁇ m.
  • the width of the recess 14 can be set, for example, in the range of about 1 to 5 ⁇ m.
  • the depth of the recess 14 can be set, for example, in the range of about 0.5 to 2 ⁇ m.
  • the period of the recess 14 is preferably set in a range of about 0.5 ⁇ m to 20 ⁇ m, for example.
  • the period of the recessed part 14 may be constant, and the period may change in the middle in the direction where the recessed part 14 is located in a line.
  • Step of forming second aluminum nitride thin film 15a and each cavity 17 This step is performed by a reduced pressure MOVPE apparatus.
  • the substrate temperature of the silicon substrate 11 is set to a third predetermined temperature of 1200 ° C. or more and 1400 ° C. or less, and then TMA and NH 3 which is a raw material gas of nitrogen are supplied into the reaction furnace of the reduced pressure MOVPE apparatus.
  • the second aluminum nitride thin film 15a and each cavity portion 17 are formed on the one surface side of 11 (see FIG. 1D).
  • the substrate temperature of the silicon substrate 11 is set to a third predetermined temperature.
  • the third predetermined temperature is set to 1300 ° C. in order to form the high-quality second aluminum nitride thin film 15a with few defects, but is not limited to this, and is set within a temperature range of 1200 ° C. to 1400 ° C. It is preferable to set the temperature range of 1250 to 1350 ° C.
  • the substrate temperature is raised to the third predetermined temperature while maintaining the pressure in the reaction furnace at a third predetermined pressure (for example, 10 kPa).
  • a third predetermined pressure for example, 10 kPa.
  • TMA which is an aluminum material
  • H 2 gas which is a carrier gas of TMA
  • NH 3 which is a nitrogen material
  • the simultaneous supply growth method is adopted, but not limited to this, a pulse supply growth method or an alternate supply growth method may be adopted.
  • the simultaneous supply growth method and the alternate supply growth method may be combined in time series.
  • the simultaneous supply growth method and the pulse supply growth method may be combined in time series.
  • the V / III ratio representing the molar ratio of TMA and NH 3 is preferably 1 or more and 5000 or less in any of the simultaneous supply growth method, the alternating supply growth method, and the pulse supply growth method.
  • the value of the third predetermined pressure (growth pressure) in this step is an example and is not particularly limited.
  • V / III ratio, TMA supply amount, growth pressure, and the like can be considered as parameters other than the substrate temperature that influence the flatness of the surface of the second aluminum nitride thin film 15a, but the substrate temperature is the most essential. Parameter.
  • a patterned resist layer is formed on the one surface of the silicon substrate 11, the silicon substrate 11 is processed, and then the one surface side of the silicon substrate is processed. It has been confirmed by experiments that the crystallinity of the aluminum nitride layer 16 is improved as compared with the case where the aluminum nitride layer 16 is formed.
  • the first step and the first step are performed before the fourth step.
  • An aluminum deposit may be formed on the one surface side of the silicon substrate 11 under similar conditions.
  • the inventors of the present application confirmed by experiment that it is difficult to generate silicon nitride on the inner bottom surface of the recess 14 even when the inner bottom surface of the recess 14 is exposed on the one surface side of the silicon substrate 11. Yes. This is presumably because the remaining NH 3 hardly reaches the recess 14.
  • the depth dimension of the recess 14 is set smaller than the film thickness of the first aluminum nitride thin film 13, it is not necessary to form the aluminum deposit again after the recess 14 is formed.
  • the epitaxial wafer 1 manufactured by the above step (5) is taken out of the reduced-pressure MOVPE apparatus after the substrate temperature is lowered to, for example, around room temperature, and is taken out of a crystal growth method other than the MOVPE method, for example, MBE (molecular-beam-epitaxy) method.
  • the group III nitride semiconductor layer may be formed by the method described above, or may be stored in the state of the epitaxial wafer 1. Further, when the epitaxial wafer 1 manufactured by the reduced pressure MOVPE apparatus is immediately used for the production of the ultraviolet light emitting device 2, the group III nitride semiconductor layer is formed on the epitaxial wafer 1 without taking out the epitaxial wafer 1 from the reduced pressure MOVPE apparatus. Then, the substrate temperature may be lowered to around room temperature and taken out from the reduced pressure MOVPE apparatus.
  • Each process in manufacturing the ultraviolet light-emitting device 2 following manufacture of the epitaxial wafer 1 with a decompression MOVPE apparatus is as follows.
  • the substrate temperature is set to 1100 ° C. and the growth pressure is set to a fourth predetermined pressure (for example, 10 kPa).
  • a fourth predetermined pressure for example, 10 kPa.
  • TMA is used as the aluminum source gas
  • TMG trimethyl gallium
  • NH 3 is used as the nitrogen source gas
  • H 2 gas is used as a carrier gas for transporting each source gas.
  • the molar ratio of TMA ([TMA] / ⁇ [TMA] + [TMG] ⁇ ) in the group III source gas is set so that the Al composition has a desired value (for example, 0.70).
  • Each source gas is not particularly limited.
  • TEGa triethyl gallium
  • a hydrazine derivative may be used as a nitrogen source gas.
  • the values of the substrate temperature and the fourth predetermined pressure are examples, and are not particularly limited.
  • Step of forming n-type nitride semiconductor layer As growth conditions for the n-type nitride semiconductor layer, for example, the substrate temperature is set to 1100 ° C., the growth pressure is set to a fifth predetermined pressure (for example, 10 kPa), and the aluminum source For transporting each source gas using TMA as a gas, TMG as a source gas of gallium, NH 3 as a source gas of nitrogen, and SiH 4 (monosilane) as a source gas of silicon which is an impurity imparting n-type conductivity H 2 gas is used as the carrier gas.
  • TMA aluminum source
  • TMG as a source gas of gallium
  • NH 3 as a source gas of nitrogen
  • SiH 4 monosilane
  • the molar ratio of TMA ([TMA] / ⁇ [TMA] + [TMG] ⁇ ) in the group III source gas is set so that the Al composition becomes a desired value (for example, 0.70).
  • Each source gas is not particularly limited.
  • TEGa may be used as a gallium source gas, a hydrazine derivative as a nitrogen source gas, and TESi (tetraethyl silane) as a silicon source material.
  • the values of the substrate temperature and the fifth predetermined pressure are examples, and are not particularly limited.
  • the growth conditions of the light emitting layer 23 include, for example, a substrate temperature of 1100 ° C., a growth pressure of a sixth predetermined pressure (for example, 10 kPa), and aluminum source gases of TMA and gallium.
  • TMG is used as a source gas
  • NH 3 is used as a source gas for nitrogen
  • H 2 gas is used as a carrier gas for transporting each source gas.
  • the molar ratio of TMA in the group III source gas ([TMA] / ⁇ [TMA] + [TMG] ⁇ ) so that a desired composition can be obtained. Is set smaller than the growth condition of the barrier layer 23a.
  • the barrier layer 23a is not doped with impurities.
  • impurities such as silicon may be doped at a concentration that does not deteriorate the crystal quality of the barrier layer 23a.
  • the silicon source gas for example, SiH 4 can be used.
  • Each source gas is not particularly limited.
  • TEGa may be used as a gallium source material, a hydrazine derivative as a nitrogen source gas, and TESi as a silicon source material.
  • the values of the substrate temperature and the sixth predetermined pressure are examples, and are not particularly limited.
  • Step of forming the electron block layer 24 As growth conditions for the electron block layer 24, the substrate temperature is 1100 ° C., and the growth pressure is a seventh predetermined pressure (for example, 10 kPa). Further, the growth conditions of the electron block layer 24 are: TMA as an aluminum source gas, TMG as a gallium source gas, NH 3 as a nitrogen source gas, and bis as an Mg source gas that contributes to p-type conductivity. Cyclopentadienyl magnesium (Cp 2 Mg) is used. Further, H 2 gas is used as a carrier gas for transporting each source gas.
  • TMA as an aluminum source gas
  • TMG as a gallium source gas
  • NH 3 as a nitrogen source gas
  • bis bis as an Mg source gas that contributes to p-type conductivity. Cyclopentadienyl magnesium (Cp 2 Mg) is used.
  • H 2 gas is used as a carrier gas for transporting each source gas.
  • the molar ratio of TMA ([TMA] / ⁇ [TMA] + [TMG] ⁇ ) in the group III source gas is set so that the Al composition becomes a desired value (for example, 0.9).
  • Each source gas is not particularly limited.
  • TEGa may be used as a gallium source material, and a hydrazine derivative may be used as a nitrogen source gas.
  • the values of the substrate temperature and the seventh predetermined pressure are examples, and are not particularly limited.
  • the substrate temperature under the growth condition of the light emitting layer 23 and the substrate temperature under the growth condition of the electron blocking layer 24 are preferably the same temperature, but are not necessarily the same temperature.
  • Step 10 Step of forming p-type nitride semiconductor layer
  • the substrate temperature is 1100 ° C.
  • the growth pressure is an eighth predetermined pressure (for example, 10 kPa).
  • the growth conditions for the p-type nitride semiconductor layer include: TMA as a source gas for aluminum, TMG as a source gas for gallium, NH 3 as a source gas for nitrogen gas, and a source for Mg as an impurity imparting p-type conductivity Cp 2 Mg is used as the gas. Further, H 2 gas is used as a carrier gas for transporting each source gas.
  • the molar ratio of TMA ([TMA] / ⁇ [TMA] + [TMG] ⁇ ) in the group III source gas is set so that the Al composition becomes a desired value (for example, 0.70).
  • the Al composition is the same as the Al composition in the n-type nitride semiconductor layer, it can be set to the same molar ratio as the growth conditions of the n-type nitride semiconductor layer.
  • the values of the substrate temperature and the eighth predetermined pressure are examples, and are not particularly limited.
  • Step of forming p-type contact layer 26 As growth conditions for the p-type contact layer 26, the substrate temperature is set to 1050 ° C., and the growth pressure is set to a ninth predetermined pressure (for example, 10 kPa). As growth conditions for the p-type contact layer 26, TMG is used as a gallium source gas, NH 3 is used as a nitrogen source gas, and Cp 2 Mg is used as an Mg source gas that imparts p-type conductivity. H 2 gas is used as a carrier gas for transporting each source gas.
  • TMG is used as a gallium source gas
  • NH 3 is used as a nitrogen source gas
  • Cp 2 Mg is used as an Mg source gas that imparts p-type conductivity.
  • H 2 gas is used as a carrier gas for transporting each source gas.
  • the substrate temperature is lowered to near room temperature, and a group III nitride semiconductor layer (underlayer 21, first nitride semiconductor layer 22, light emitting layer 23, electron blocking layer 24,
  • the epitaxial wafer 1 on which the laminated film of the second nitride semiconductor layer 25 and the p-type contact layer 26 is grown is taken out from the reduced pressure MOVPE apparatus.
  • Step of forming mesa structure in this step, in the group III nitride semiconductor layer grown on the one surface side of the silicon substrate 11, a resist layer is formed on a region corresponding to the upper surface of the mesa structure.
  • the group III nitride semiconductor layer is then etched from the surface side (here, the surface side of the p-type contact layer 26) to the middle of the first nitride semiconductor layer 22 using the resist layer as a mask.
  • the mesa structure is formed, and then the resist layer is removed.
  • This group III nitride semiconductor layer can be etched by, for example, reactive ion etching.
  • the area and shape of the mesa structure are not particularly limited.
  • the first electrode 27 and the second electrode 28 are formed, and then the first pad and the second pad are formed.
  • a wafer on which a plurality of ultraviolet light emitting devices 2 are formed is completed. After that, it is a dicing process, and a plurality of ultraviolet light emitting devices 2 can be obtained from one wafer by dividing the wafer into individual ultraviolet light emitting devices 2 (chips) by cutting with a dicing saw or the like. it can.
  • the epitaxial wafer 1 of the present embodiment includes a silicon substrate 11, a single crystal aluminum nitride layer 16 formed on one surface side of the silicon substrate 11, and a silicon nitride provided between the silicon substrate 11 and the aluminum nitride layer 16. And an aluminum deposit 12 that suppresses the formation of. Thereby, the epitaxial wafer 1 can suppress the formation of silicon nitride on the one surface side of the silicon substrate 11 before the formation of the aluminum nitride layer 16, and the aluminum nitride formed on the silicon substrate 11. The flatness of the surface of the layer 16 can be improved.
  • the epitaxial wafer 1 includes a plurality of cavities 17 that straddle the silicon substrate 11, the aluminum deposit 12, and the aluminum nitride layer 16.
  • the epitaxial wafer 1 can suppress the occurrence of cracks in the aluminum nitride layer 16.
  • the epitaxial wafer 1 has an aluminum deposition portion 12 formed on the one surface of the silicon substrate 11 and includes a plurality of cavities 17 straddling the silicon substrate 11, the aluminum deposit 12, and the aluminum nitride layer 16. As a result, the crystallinity of the aluminum nitride layer 16 can be improved.
  • the epitaxial wafer 1 is composed of a first aluminum nitride thin film 13 in which an aluminum nitride layer 16 is formed directly on the aluminum deposit 12 and a second aluminum nitride thin film 15a formed directly on the first aluminum nitride thin film 13. .
  • the width of the first portion formed in the first aluminum nitride thin film 13 in the cavity portion 17 is uniform, and the second portion formed in the second aluminum nitride thin film 15 a has a uniform width. The width decreases as the distance from the silicon substrate 11 increases.
  • the epitaxial wafer 1 forms the second aluminum nitride thin film 15a after forming the first aluminum nitride 13 on the one surface side of the silicon substrate 11 and then forming the recesses 14 that form the cavities 17.
  • the epitaxial wafer 1 forms the second aluminum nitride thin film 15a after forming the first aluminum nitride 13 on the one surface side of the silicon substrate 11 and then forming the recesses 14 that form the cavities 17.
  • each cavity 17 is formed corresponding to each recess 14.
  • the surface of the aluminum nitride layer 16 is a (0001) plane.
  • the direction perpendicular to the a-axis and the c-axis of the aluminum nitride layer 16 is the longitudinal direction, and it is preferable that both sides of the longitudinal direction are open.
  • the epitaxial wafer 1 can promote the lateral growth of aluminum nitride at the time of forming the second aluminum nitride thin film 15a at the time of manufacture, and can further improve the flatness.
  • the manufacturing method of the epitaxial wafer 1 of this embodiment performs a 1st process and a 2nd process in order in the state which prepared the silicon substrate 11 and has arrange
  • the substrate temperature which is the temperature of the silicon substrate 11
  • TMA which is a raw material gas of aluminum
  • the substrate temperature of the silicon substrate 11 is set to a second predetermined temperature of 1200 ° C. or more and 1400 ° C.
  • a first aluminum nitride thin film 13 is formed on one surface side. Therefore, in the manufacturing method of the epitaxial wafer 1 of this embodiment, it is possible to suppress the formation of silicon nitride on the one surface side of the silicon substrate 11 by providing the first step before the second step. Therefore, it becomes possible to improve the flatness and crystallinity of the surface of the first aluminum nitride thin film 13 formed on the silicon substrate 11. Therefore, in the method for manufacturing the epitaxial wafer 1 of this embodiment, as a result, it is possible to improve the flatness and crystallinity of the surface of the aluminum nitride layer 16.
  • the deposition thickness of the aluminum deposit 12 it is preferable to set the deposition thickness of the aluminum deposit 12 to a value larger than 0.2 nm and smaller than 20 nm in the first step.
  • the concentration of TMA with respect to the flow rate of the carrier gas H 2 gas is 0.010 ⁇ mol / L or more and 1.0 ⁇ mol / L or less.
  • the manufacturing method of the epitaxial wafer 1 of this embodiment after the 2nd process, the 3rd process of forming each recessed part 14, and the 4th process of forming the 2nd aluminum nitride thin film 15a and each cavity part 17 are carried out. I have. Thereby, in the epitaxial wafer manufacturing method, it is possible to improve the flatness of the aluminum nitride layer 14 composed of the first aluminum nitride thin film 13 and the second aluminum nitride thin film 15a, and the aluminum nitride layer 16 is cracked. It is possible to suppress the occurrence.
  • the deposition thickness of the aluminum deposit 12 is preferably set to a value larger than 0.2 nm and smaller than 20 nm.
  • the ultraviolet light emitting device 2 includes a silicon substrate 11a, a single crystal aluminum nitride layer 16 formed on one surface side of the silicon substrate 11a, and a silicon nitride layer provided between the silicon substrate 11a and the aluminum nitride layer 16.
  • An aluminum deposit 12 that inhibits formation, a plurality of cavities 17 that straddle the silicon substrate 11a, the aluminum deposit 12, and the aluminum nitride layer 16, and a first conductivity type first nitride formed on the aluminum nitride layer 16
  • the ultraviolet light emitting device 2 can improve the flatness of the surface of the single-crystal aluminum nitride layer 16 formed on the silicon substrate 11a, and cracks are generated in the aluminum nitride layer 16. Can be suppressed. As a result, the ultraviolet light emitting device 2 can improve the crystallinity of the first nitride semiconductor layer 22, the active layer 23, and the second nitride semiconductor layer 25. Therefore, by adopting the structure of the ultraviolet light emitting device 2 in the present embodiment, it is possible to manufacture the ultraviolet light emitting device 2 with a high emission wavelength of 360 nm or less on the silicon substrate 11a with high efficiency and high manufacturing yield. It becomes.
  • Example 1 the epitaxial wafer 1 was manufactured based on the manufacturing method of the epitaxial wafer 1 demonstrated in embodiment.
  • a silicon wafer having an n-type conductivity, a specific resistance of 1 to 3 ⁇ ⁇ cm, a thickness of 430 ⁇ m, and the above-mentioned one surface being a (111) plane was prepared.
  • the inside of the reaction furnace is evacuated, and then the pressure in the reaction furnace is reduced to 10 kPa which is the first predetermined pressure, and then the first predetermined pressure is set in the reaction furnace.
  • the substrate temperature was raised to 900 ° C., which is the first predetermined temperature.
  • TMA and H 2 gas are supplied into the reactor for 6 seconds, which is the first predetermined time, while maintaining the substrate temperature at 900 ° C. while maintaining the pressure in the reactor at the first predetermined pressure.
  • an aluminum deposit 12 was formed on the one surface of the silicon substrate 11.
  • the TMA flow rate was set to 0.02 L / min in the standard state, that is, 20 SCCM, and the H 2 gas flow rate was set to 100 L / min, that is, 100 SLM, in the standard state.
  • the concentration of TMA with respect to the flow rate of H 2 gas is 0.28 ⁇ mol / L.
  • the substrate temperature is raised to 1300 ° C., which is the second predetermined temperature, and the substrate temperature is maintained while maintaining the pressure in the reactor at the second predetermined pressure (10 kPa) that is the same as the first predetermined pressure.
  • the first aluminum nitride thin film 13 having a film thickness of about 200 nm was formed by a pulse supply method in which NH 3 was intermittently supplied while the TMA and the H 2 gas were continuously supplied while the temperature was kept at 1300 ° C.
  • the flow rate of TMA is 0.1 L / min in the standard state
  • the flow rate of H 2 gas is 100 L / min in the standard state
  • the flow rate of NH 3 is 1 L / min in the standard state. Each was set to min.
  • each recess 14 was formed by using a photolithography technique and a dry etching technique.
  • the silicon substrate 11 is coated on the surface of the first aluminum nitride thin film 13 on the one surface side, and then exposed to ultraviolet light through a mask, and then developed, Leave unexposed areas.
  • a nickel layer is vapor-deposited on the one surface side of the silicon substrate 11, and then a stripe is formed on the first aluminum nitride film 13 by performing lift-off to remove the resist and unnecessary nickel layer on the resist.
  • a nickel layer patterned in a shape was formed. Thereafter, using the nickel layer as an etching mask, the first aluminum nitride film 13, the aluminum deposit 12, and the silicon substrate 11 are dry-etched using a mixed gas of Cl 2 gas and SiCl 4 gas as an etching gas, A plurality of recesses 14 was formed by etching away the nickel layer with aqua regia.
  • the recess 14 has a width of 2 ⁇ m, a depth of 1 ⁇ m, and a period of 10 ⁇ m, but these numerical values are not limited.
  • the longitudinal direction of the recess 14 was set to a direction orthogonal to the a axis and the c axis of the first aluminum nitride thin film 13.
  • the silicon substrate 11 is introduced into the reaction furnace of the reduced pressure MOVPE apparatus, the pressure in the reaction furnace is set to 10 kPa, and the substrate temperature is set to 1300 ° C. , TMA, H 2 gas and NH 3 were simultaneously supplied, and the second aluminum nitride thin film 15a was grown so that the thickness of the aluminum nitride layer 16 was 4 ⁇ m.
  • the epitaxial wafer 1 of Example 1 was evaluated by an optical microscope, SEM, and X-ray diffraction method.
  • the epitaxial wafer 1 is divided into pieces and the cross section is observed by SEM. As a result, the aluminum nitride grown from the surface of the first aluminum nitride 13 grows laterally, and the aluminum nitrides on both sides of the cavity 17 are bonded together. It was confirmed that Further, no protrusion having a height of 0.1 ⁇ m or more was found on the surface of the aluminum nitride layer 16.
  • Comparative Example 1 In Comparative Example 1, an aluminum deposit 12 was formed on the silicon substrate 11 under the same conditions as in Example 1. Thereafter, in Comparative Example 1, a first aluminum nitride thin film 13 having a thickness of 500 nm was grown.
  • Comparative Example 2 In Comparative Example 2, a silicon substrate 11 having the same specifications as in the example was prepared. In Comparative Example 2, a plurality of recesses 14 were formed on the one surface of the silicon substrate 11. The pretreatment before introducing the silicon substrate 11 into the reduced pressure MOVPE apparatus was the same as in Example 1. After introducing the silicon substrate 11 into the reaction furnace, the inside of the reaction furnace was evacuated, and then the first aluminum nitride thin film 13 and the second aluminum nitride thin film 15a were formed under the same conditions as in Example 1.
  • the epitaxial wafer 1 formed in Comparative Example 2 was evaluated by an optical microscope, SEM, and X-ray diffraction method.
  • the epitaxial wafer 1 is divided into pieces and the cross section is observed by SEM.
  • the aluminum nitride grown from the surface of the first aluminum nitride 13 grows in the lateral direction, and the aluminum nitrides on both sides of the cavity 17 are bonded together. It was confirmed that Further, no protrusion having a height of 0.1 ⁇ m or more was found on the surface of the aluminum nitride layer 16.
  • Example 2 In Example 2, the ultraviolet light emitting device 2 was formed on the epitaxial wafer 1 manufactured under the same conditions as the epitaxial wafer 1 of Example 1.
  • the underlayer 21 was an Al 0.70 Ga 0.30 N layer.
  • the underlayer 21 was grown by a reduced pressure MOVPE apparatus.
  • the growth conditions were such that the substrate temperature was 1100 ° C., the growth pressure was 10 kPa, the aluminum source was TMA, the gallium source was TMG, and the film thickness was 300 nm.
  • the first nitride semiconductor layer 22 was an n-type Al 0.70 Ga 0.30 N layer.
  • the first nitride semiconductor layer 22 was grown by a reduced pressure MOVPE apparatus. The growth conditions were such that the substrate temperature was 1100 ° C., the growth pressure was 10 kPa, the aluminum raw material was TMA, the gallium raw material was TMG, the silicon raw material was SiH 4 , and the film thickness was 1 ⁇ m.
  • the light emitting layer 23 has a multiple quantum well structure, the barrier layer 23a is an Al 0.70 Ga 0.30 N layer having a thickness of 10 nm, and the well layer 23b is an Al 0.50 Ga 0.50 N layer having a thickness of 2 nm.
  • the light emitting layer 23 was grown by a reduced pressure MOVPE apparatus.
  • the growth conditions of the light emitting layer 23 were a substrate temperature of 1100 ° C., a growth pressure of 10 kPa, an aluminum source gas of TMA, a gallium source gas of TMG, and a nitrogen source gas of NH 3 .
  • the electron block layer 24 was a p-type Al 0.90 Ga 0.10 N layer.
  • the electron block layer 24 was grown by a reduced pressure MOVPE apparatus.
  • the growth conditions of the electron block layer 24 are as follows: substrate temperature is 1100 ° C., growth pressure is 10 kPa, aluminum source gas is TMA, gallium source gas is TMG, nitrogen source gas is NH 3 , and impurities that contribute to p-type conductivity
  • the Mg source gas was Cp 2 Mg and the film thickness was 25 nm.
  • the second nitride semiconductor layer 25 was a p-type Al 0.70 Ga 0.30 N layer.
  • the second nitride semiconductor layer 25 was grown by a reduced pressure MOVPE apparatus.
  • the growth conditions are as follows: the substrate temperature is 1100 ° C., the growth pressure is 10 kPa, the aluminum source is TMA, the gallium source is TMG, the Mg source gas that contributes to p-type conductivity is Cp 2 Mg, and the film thickness is 25 nm. It was.
  • the p-type contact layer 26 was a p-type GaN layer.
  • the p-type contact layer 26 was grown by a reduced pressure MOVPE apparatus.
  • the growth conditions were such that the substrate temperature was 1050 ° C., the growth pressure was 10 kPa, the gallium source material was TMG, the Mg source gas that contributes to p-type conductivity was Cp 2 Mg, and the film thickness was 50 nm.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　エピタキシャルウェハは、シリコン基板と、シリコン基板の一表面側に形成された単結晶の窒化アルミニウム層と、シリコン基板と窒化アルミニウム層との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物とを備える。エピタキシャルウェハは、シリコン基板とアルミニウム堆積物と窒化アルミニウム層とに跨る複数の空洞部とを備える。アルミニウム堆積物及び窒化アルミニウム層は、減圧ＭＯＶＰＥ装置により形成されている。エピタキシャルウェハは、紫外発光デバイスの製造に利用することができる。

Description

エピタキシャルウェハ及びその製造方法、紫外発光デバイス
　本発明は、シリコン基板上に窒化アルミニウム薄膜を備えたエピタキシャルウェハ及びその製造方法、紫外発光デバイスに関するものである。
　III族窒化物半導体を利用した半導体デバイスとしては、発光ダイオードに代表される発光デバイス、ＨＥＭＴ（high electron mobility transistor）に代表される電子デバイスなどが各所で研究開発されている。また、最近では、高効率白色照明、殺菌、医療、環境汚染物質を高速で処理する用途などの分野で、III族窒化物半導体を用いた紫外発光デバイスに大きな期待が集まっている。
　ところで、III族窒化物半導体結晶は、エピタキシャル成長用の基板として利用可能なバルク結晶（例えば、ＧａＮ自立基板、ＡｌＮ自立基板など）の低コスト化及び大口径化が難しく、異種材料からなる基板上にエピタキシャル成長させて利用されることが多い。紫外発光デバイスに関しては、サファイア基板上に窒化アルミニウム層をエピタキシャル成長させた基板を用いることが提案されている（例えば、日本国特許公開２００９－５４７８０号公報：特許文献１）。
　しかしながら、III族窒化物半導体結晶とサファイア基板とは、格子定数が大きく異なる。このため、サファイア基板上にエピタキシャル成長させたIII族窒化物半導体結晶には、III族窒化物半導体結晶とサファイア基板との格子定数差に起因した貫通転位が生じてしまう。そこで、半導体デバイスにおいては、III族窒化物半導体結晶の結晶性の向上及びデバイス特性の向上が望まれている。
　また、サファイア基板は、硬度が非常に高く、研磨などの加工が難しい。このため、紫外発光デバイスの一種である紫外発光ダイオードにおいては、エピタキシャル成長用の基板に、光取り出し効率を向上させるための加工を施すのが難しかった。
　そのため、従来から、III族窒化物半導体結晶をエピタキシャル成長させる基板としては、シリコン基板も検討されている（例えば、日本国特許公開５－３４３７４１号公報：特許文献２、日本国特許公開２００６－２７８４７７号公報：特許文献３）。シリコン基板は、サファイア基板に比べて、微細加工や研磨などの加工が比較的容易であり、且つ、放熱性も優れている。また、現状では、シリコン基板は、サファイア基板や、III族窒化物半導体結晶基板（例えば、ＧａＮ基板、ＡｌＮ基板など）に比べて、大口径のものを安価に購入可能である。このため、シリコン基板上へのIII族窒化物半導体結晶の成長技術は、次世代の高効率の紫外発光デバイスの開発において重要な要素技術と考えられている。
　特許文献３には、図６に示すように、半導体成長用基板１１１の主面上にＡｌＮからなる窒化物系半導体層１１２を成長させたエピタキシャル基板１０１が記載されている。このエピタキシャル基板１０１は、半導体成長用基板１１１の主面の一部に、窒化物系半導体層１１２の成長を抑制する加工部１１１ｂが設けられており、窒化物系半導体層１１２が、加工部１１１ｂに成長する加工部成長層１１２ｂ、及び、非加工部１１１ａに成長する非加工部成長層１１２ａからなる。
　特許文献３には、半導体成長用基板１１１として、Ｃ面を主面とするサファイア基板が例示され、この他にシリコンの単結晶を採用できる旨が記載されている。また、特許文献３には、ＡｌＮの選択横方向成長を起こさせるためには、１２００℃以上の基板温度が必要である旨が記載されている。
　シリコン基板上に窒化アルミニウム薄膜をエピタキシャル成長させる結晶成長法としては、膜厚制御性及び量産性の観点から、例えば、ＭＯＶＰＥ（metal organic vapor phase epitaxy）法が考えられる。
　しかしながら、シリコン基板は、サファイア基板と同様、III族窒化物半導体との格子定数差が大きい。このため、エピタキシャル成長用の基板としてシリコン基板を用いた場合には、基板上に結晶性の良い単結晶のIII族窒化物半導体薄膜を形成することが難しく、結晶性の良い単結晶の窒化アルミニウム薄膜を形成することも難しかった。
　特許文献３には、エピタキシャル基板１０１の半導体成長用基板１１１としてシリコンの単結晶を採用できる旨が記載されている。
　しかしながら、本願発明者らは、特許文献３に記載されたエピタキシャル基板１０１の製造方法と同様の製造方法では、半導体成長用基板１１１として主面が（１１１）面の単結晶シリコン基板を用いた場合に、ＡｌＮからなる窒化物系半導体層１１２の結晶性が良くないという知見を得た。
　また、本願発明者らは、シリコン基板上に窒化アルミニウム層をＭＯＶＰＥ法により成長させる実験を繰り返し行い、窒化アルミニウム層の表面の平坦性を光学顕微鏡及びＳＥＭ（scanning electron microscope）により評価した。その結果、本願発明者らは、基板温度を１２００℃以上としても、窒化アルミニウム層の表面の平坦性の再現性が低く、窒化アルミニウム薄膜の表面に突起が存在する場合があるという知見を得た。
　本発明は上記事由に鑑みて為されたものであり、その目的は、シリコン基板上に形成される窒化アルミニウム層の表面の平坦性及び結晶性の向上を図ることが可能なエピタキシャルウェハ及びその製造方法、紫外発光デバイスを提供することにある。
　本発明のエピタキシャルウェハは、シリコン基板と、前記シリコン基板の一表面側に形成された単結晶の窒化アルミニウム層と、前記シリコン基板と前記窒化アルミニウム層との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物と、前記シリコン基板と前記アルミニウム堆積物と前記窒化アルミニウム層とに跨る複数の空洞部とを備えることを特徴とする。
　このエピタキシャルウェハにおいて、前記窒化アルミニウム層は、前記アルミニウム堆積物上に直接形成された第１窒化アルミニウム薄膜と、前記第１窒化アルミニウム薄膜上に直接形成された第２窒化アルミニウム薄膜とからなり、前記空洞部のうち、前記第１窒化アルミニウム薄膜に形成されている第１部分の幅が一様であり、前記第２窒化アルミニウム薄膜に形成されている第２部分の幅が前記シリコン基板から離れるにつれて小さくなっていることが好ましい。
　このエピタキシャルウェハにおいて、前記窒化アルミニウム層の表面が（０００１）面であり、前記各空洞部の各々は、前記窒化アルミニウム層のａ軸及びｃ軸に直交する方向が長手方向であり、前記長手方向の両側が開放されていることが好ましい。
　本発明のエピタキシャルウェハの製造方法は、シリコン基板と、前記シリコン基板の一表面側に形成された単結晶の窒化アルミニウム層と、前記シリコン基板と前記窒化アルミニウム層との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物と、前記シリコン基板と前記アルミニウム堆積物と前記窒化アルミニウム層とに跨る複数の空洞部とを備え、前記窒化アルミニウム層の表面が（０００１）面であり、前記各空洞部の各々は、前記窒化アルミニウム層のａ軸及びｃ軸に直交する方向が長手方向であり、前記長手方向の両側が開放されており、前記窒化アルミニウム層は、前記アルミニウム堆積物上に直接形成された第１窒化アルミニウム薄膜と、前記第１窒化アルミニウム薄膜上に直接形成された第２窒化アルミニウム薄膜とからなり、前記空洞部のうち、前記第１窒化アルミニウム薄膜に形成されている第１部分の幅が一様であり、前記第２窒化アルミニウム薄膜に形成されている第２部分の幅が前記シリコン基板から離れるにつれて小さくなっているエピタキシャルウェハの製造方法である。この製造方法は、前記シリコン基板を準備して減圧ＭＯＶＰＥ装置の反応炉内に配置した状態において、前記シリコン基板の温度である基板温度を３００℃以上１２００℃未満の第１所定温度としてからアルミニウムの原料ガスであるトリメチルアルミニウム及びＨ2ガスを前記反応炉内に供給することによって、前記シリコン基板の前記一表面上に前記アルミニウム堆積物を形成する第１工程と、前記第１工程の後で前記基板温度を１２００℃以上１４００℃以下の第２所定温度としてから前記トリメチルアルミニウム、Ｈ2ガス及び窒素の原料ガスであるアンモニアを前記反応炉内に供給することによって、前記シリコン基板の前記一表面側に前記第１窒化アルミニウム薄膜を形成する第２工程と、前記第１窒化アルミニウム及び前記シリコン基板における前記各空洞部の形成予定領域の各々に前記第１窒化アルミニウム薄膜の表面側から前記シリコン基板の前記一表面よりも深い位置に至る凹部を形成する第３工程と、前記第３工程の後で前記基板温度を１２００℃以上１４００℃以下の第３所定温度としてから前記トリメチルアルミニウム及び窒素の原料ガスであるアンモニアを前記反応炉内に供給することによって、前記シリコン基板の前記一表面側に前記第２窒化アルミニウム薄膜及び前記各空洞部を形成する第４工程とを備えることを特徴とする。
　このエピタキシャルウェハの製造方法において、前記第１工程では、前記アルミニウム堆積物の堆積厚さを、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さな値に設定することが好ましい。
　本発明の紫外発光デバイスは、シリコン基板と、前記シリコン基板の一表面側に形成された単結晶の窒化アルミニウム層と、前記シリコン基板と前記窒化アルミニウム層との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物と、前記シリコン基板と前記アルミニウム堆積物と前記窒化アルミニウム層とに跨る複数の空洞部と、前記窒化アルミニウム層上に形成された第１導電形の第１窒化物半導体層と、前記第１窒化物半導体層上に形成された活性層と、前記活性層上に形成された第２窒化物半導体層とを備えることを特徴とする。
　本発明のエピタキシャルウェハにおいては、シリコン基板上に形成される窒化アルミニウム層の表面の平坦性及び結晶性の向上を図ることが可能になるという効果がある。
　本発明のエピタキシャルウェハの製造方法においては、シリコン基板上に形成する窒化アルミニウム層の表面の平坦性及び結晶性の向上を図ることが可能になるという効果がある。
　本発明の紫外発デバイスにおいては、シリコン基板上に形成される単結晶の窒化アルミニウム層の表面の平坦性及び結晶性の向上を図ることが可能になるという効果がある。
図１Ａ～１Ｄは、実施形態におけるエピタキシャルウェハの製造方法を説明するための主要工程断面図である。 図２は、実施形態における紫外発光デバイスの概略断面図である。 図３Ａは、シリコン基板をＨ2ガス中において１３００℃の基板温度でアニールした後のシリコン基板の鳥瞰ＳＥＭ像図である。図３Ｂは、シリコン基板をＨ2ガス中において１３００℃の基板温度でアニールした後のシリコン基板の断面ＳＥＭ像図である。図３Ｃは、シリコン基板をＨ2ガス中において１２００℃の基板温度でアニールした後のシリコン基板の鳥瞰ＳＥＭ像図である。図３Ｄは、シリコン基板をＨ2ガス中において１２００℃の基板温度でアニールした後のシリコン基板の断面ＳＥＭ像図である。 図４は、参考形態におけるエピタキシャルウェハの概略断面図である。 図５Ａは、参考例１における窒化アルミニウム層の表面を光学顕微鏡により観察した表面形態図である。図５Ｂは、参考例２のエピタキシャルウェハにおける窒化アルミニウム層の表面を光学顕微鏡により観察した表面形態図である。図５Ｃは、参考例３における窒化アルミニウム層の表面を光学顕微鏡により観察した表面形態図である。図５Ｄは、参考例４における窒化アルミニウム層の表面を光学顕微鏡により観察した表面形態図である。 図６は、従来例のエピタキシャル基板を説明する断面図である。
　以下では、本実施形態のエピタキシャルウェハ１及びその製造方法について図１Ａ～１Ｄに基づいて説明する。
　エピタキシャルウェハ１は、図１Ｄに示すように、シリコン基板１１と、シリコン基板１１の一表面側に形成された単結晶の窒化アルミニウム層１６と、シリコン基板１１と窒化アルミニウム層１６との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物１２とを備える。また、エピタキシャルウェハ１は、シリコン基板１１とアルミニウム堆積物１２と窒化アルミニウム層１６とに跨る複数の空洞部１７とを備える。
　アルミニウム堆積物１２及びIII族窒化物半導体結晶である窒化アルミニウム層１６は、減圧ＭＯＶＰＥ装置により形成されている。
　エピタキシャルウェハ１は、窒化アルミニウム層１６の表面が（０００１）面であることが好ましい。各空洞部１７の各々は、窒化アルミニウム層１６のａ軸（図１Ｄ参照）及びｃ軸（図１Ｄ参照）に直交する方向（図１Ｄの紙面に直交する方向）が長手方向であり、この長手方向の両側が開放されていることが好ましい。複数の空洞部１７は、ａ軸方向に並んでいる。
　窒化アルミニウム層１６は、アルミニウム堆積物１２上に直接形成された第１窒化アルミニウム薄膜１３と、第１窒化アルミニウム薄膜１３上に直接形成された第２窒化アルミニウム薄膜１５ａとからなる。各空洞部１７の各々は、第１窒化アルミニウム薄膜１３に形成されている第１部分の幅が一様であり、第２窒化アルミニウム薄膜１５ａに形成されている第２部分の幅がシリコン基板１１から離れるにつれて小さくなっていることが好ましい。
　エピタキシャルウェハ１は、III族窒化物半導体を利用した半導体デバイスの製造に利用することができ、例えば、紫外発光デバイス２（図２参照）などの製造に利用することができる。つまり、エピタキシャルウェハ１には、ウェハサイズ及び紫外発光デバイス２のチップサイズに基づいた複数の紫外発光デバイス２を形成することができる。ここにおいて、エピタキシャルウェハ１は、このエピタキシャルウェハ１上に形成されるIII族窒化物半導体層（図２の例では、下地層２１、第１窒化物半導体層２２、活性層２３、電子ブロック層２４、第２窒化物半導体層２５、ｐ形コンタクト層２６）の結晶性を向上させることが可能となる。図２は、エピタキシャルウェハ１に形成された複数の紫外発光デバイス２のうちの１つに相当する部分の概略断面図であり、個々の紫外発光デバイス２に分割した後には、シリコンウェハからなるシリコン基板１１が、チップサイズのシリコン基板１１ａとなる。
　図２に示した構成の紫外発光デバイス２は、窒化アルミニウム層１６上に形成された第１導電形の第１窒化物半導体層２２と、第１窒化物半導体層２２上に形成された活性層２３と、活性層２３上に形成された第２窒化物半導体層２５とを備えている。この紫外発光デバイス２は、２１０ｎｍ～３６０ｎｍの紫外波長領域に発光波長（発光ピーク波長）を有する紫外発光ダイオードであり、活性層２３（以下、発光層２３と称する）の材料としてＡｌＧａＮ系材料を採用している。
　また、紫外発光デバイス２は、第１窒化物半導体層２２に電気的に接続された第１電極２７と、第２窒化物半導体層２５に電気的に接続された第２電極２８とを備えている。
　また、紫外発光デバイス２は、第１導電形がｎ形、第２導電形がｐ形であり、第２窒化物半導体層２５における発光層２３側とは反対側にｐ形コンタクト層２６が形成され、第２電極２８が、ｐ形コンタクト層２６の一部の上に形成されている。要するに、紫外発光デバイス２は、第２電極２８が、ｐ形コンタクト層２６を介して第２窒化物半導体層２５に電気的に接続されている。ここで、紫外発光デバイス２は、発光層２３と第２窒化物半導体層２５との間に電子ブロック層２４を設けることが好ましい。また、紫外発光デバイス２は、メサ構造を有しており、第１窒化物半導体層２２における発光層２３側において露出させた表面２２ａの一部の上に第１電極２７が形成されている。
　発光層２３は、量子井戸構造を有していることが好ましい。量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。発光層２３は、所望の発光波長の紫外光を発光するように井戸層のＡｌの組成を設定すればよい。ここにおいて、ＡｌＧａＮ系材料からなる発光層２３では、Ａｌの組成を変化させることにより、発光波長を２１０～３６０ｎｍの範囲で任意の発光波長に設定することが可能である。例えば、所望の発光ピーク波長が２６５ｎｍ付近である場合には、Ａｌの組成を０．５０に設定すればよい。また、紫外発光デバイス２は、発光層２３を単層構造として、発光層２３と発光層２３の厚み方向の両側の層（例えば、ｎ形窒化物半導体層及びｐ形窒化物半導体層）とでダブルヘテロ構造が形成されるようにしてもよい。
　なお、紫外発光デバイス２は、紫外発光ダイオードに限らず、紫外レーザダイオードでもよい。
　エピタキシャルウェハ１及び紫外発光デバイス２の各構成要素については、以下に詳細に説明する。
　シリコン基板１１は、結晶構造がダイヤモンド構造の単結晶シリコン基板である。単結晶シリコン基板としては、例えば、直径が５０～３００ｍｍ、厚みが２００～１０００μｍ程度のシリコンウェハを用いることができる。シリコン基板１１の導電形は、ｐ形、ｎ形のいずれでもよい。また、シリコン基板１１の抵抗率は、特に限定するものではない。
　ところで、窒化アルミニウム層１６は、シリコン基板１１側とは反対側の表面が（０００１）面であることが好ましい。このため、シリコン基板１１は、結晶性の良い窒化アルミニウム層１６をエピタキシャル成長させるという観点から、窒化アルミニウム層１６との格子整合性を考慮し、上記一表面が（１１１）面の単結晶シリコン基板を採用するのが好ましい。
　シリコン基板１１は、（１１１）面からのオフ角が、０～０．３°のものが好ましい。これにより、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成する際には、多数のアルミニウム核が島状に形成されるのを抑制することが可能となり、アルミニウム堆積物１２を層状の連続膜ないし連続膜に近い状態とすることが可能となる。結果的に、エピタキシャルウェハ１は、窒化アルミニウム層１６の高品質化を図ることが可能となる。これは、アルミニウム堆積物１２を形成するために供給される原子が、シリコン基板１１の上記一表面上で拡散し安定な場所で堆積しやすくなり、シリコン基板１１のオフ角が小さいほどテラス幅が長く、核の密度を減少させやすくなるからであると推考される。
　ところで、本願発明者らは、減圧ＭＯＶＰＥ装置によりシリコン基板１１上に窒化アルミニウム薄膜を直接成長させた場合に、１２００℃以上の基板温度で平坦性の良好な窒化アルミニウム薄膜が形成されない原因について鋭意研究を行った。その一環として、本願発明者らは、減圧ＭＯＶＰＥ装置の反応炉内にシリコン基板１１を配置した状態で、Ｈ2ガスのみを供給して１２００℃以上の基板温度でアニール時間を変えてアニールする実験を行った。そして、本願発明者らは、減圧ＭＯＶＰＥ装置から取り出した、アニール後のシリコン基板１１について、光学顕微鏡及びＳＥＭそれぞれによる観察を行った。光学顕微鏡による観察の結果、本願発明者らは、シリコン基板１１の上記一表面側に、多数の黒い斑点の存在を確認した。そこで、本願発明者らは、斑点が何であるのか特定するために、アニール後のシリコン基板１１について、ＳＥＭによる観察を行った。ＳＥＭによる観察の結果、本願発明者らは、上述の斑点が、突起であるという知見を得た。
　アニール後のシリコン基板１１には、高さが１～２μｍ程度の突起が形成されたものや、高さが０．１～０．２μｍ程度の突起が形成されたものなど、様々であった。本願発明者らは、上述の実験の結果から、基板温度が高いほど突起の高さ寸法が大きくなり、アニール時間が長いほど突起の高さ寸法が大きくなるという知見を得た。また、本願発明者らは、上述の実験の結果から、シリコン基板１１の上記一表面に形成された突起の高さが、０．１μｍ以上であるという知見を得た。図３Ａ、３Ｂは、高さが１～２μｍ程度の突起が形成されたシリコン基板１１のＳＥＭ像図である。図３Ｃ、３Ｄは、高さが０．１～１μｍ程度の突起が形成されたシリコン基板１１のＳＥＭ像図である。
　また、本願発明者らは、シリコン基板１１に形成された突起の組成を調べるために、ＥＤＸ（energy dispersive X-ray spectroscopy）による組成分析を行った。ＥＤＸによる組成分析の結果、突起は、主な成分がシリコンと窒素であった。そして、本願発明者らは、突起が発生した原因として、減圧ＭＯＶＰＥ装置の反応炉内に残留していたアンモニアがシリコン基板１１と１２００℃以上の高温下で反応し、窒化シリコンが形成されたものと推考した。
　また、本願発明者らは、これらの突起が、窒化アルミニウム薄膜上に形成するIII族窒化物半導体層のエピタキシャル成長を阻害し、III族窒化物半導体層を備えた半導体デバイスの性能及び歩留まりの低下を引き起こす原因であると推考した。
　そして、本願発明者らは、シリコン基板１１の上記一表面に窒化シリコンが形成されるのを抑制し、且つ、高品質な単結晶の窒化アルミニウム層１６を形成可能とするために、シリコン基板１１と窒化アルミニウム層１６との間にアルミニウム堆積物１２を設けることを考えた。要するに、アルミニウム堆積物１２は、ＳｉＮ形成抑制層として設けてある。
　アルミニウム堆積物１２の堆積厚さは、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さいことが好ましい。ここにおいて、アルミニウム堆積物１２の堆積厚さは、予め実験的に求めたアルミニウム堆積物１２の堆積速度に、アルミニウム堆積物１２の堆積時間を乗じた値である。ここで、堆積速度については、堆積速度を求めるためにシリコン基板１１上に比較的厚く堆積させたアルミニウム堆積物１２をＳＥＭにより観察し、断面ＳＥＭ像から求めたアルミニウム堆積物１２の膜厚を、このアルミニウム堆積物１２の堆積時間で除することにより求めた値である。
　アルミニウム堆積物１２の堆積厚さが０．２ｎｍよりも小さい値に設定されている場合には、アルミニウム堆積物１２の形成後に、シリコン基板１１の上記一表面側に窒化シリコンが形成されてしまう。これは、アルミニウム堆積物１２が島状などの非連続膜となるため、アルミニウム堆積物１２の形成後にＨ2ガスを供給しながら基板温度を窒化アルミニウム層１６の成長温度まで上昇させる際に、シリコン基板１１が反応炉内に残留しているアンモニア（ＮＨ3）や、加熱された周辺部材（例えば、シリコン基板１１を保持するサセプタや、原料ガスの流路を形成する部材など）に付着している反応生成物（窒化物半導体）から脱離した窒素原子と反応してしまうためであると推考される。
　また、アルミニウム堆積物１２の堆積厚さが２０ｎｍよりも大きい値に設定されている場合には、窒化アルミニウム層１６の表面の平坦性の低下の原因となる。これは、窒化アルミニウム層１６を形成する際の基板温度が１２００℃以上であるため、窒化アルミニウム層１６の形成前にアルミニウム堆積物１２の表面の平坦性が低下してしまうためであると推考される。
　窒化アルミニウム層１６は、その上に形成するIII族窒化物半導体層の貫通転位を低減するとともにIII窒化物半導体層の残留歪みを低減するためのバッファ層として利用することができる。窒化アルミニウム層１６は、シリコン基板１１の上記一表面上のアルミニウム堆積物１２を覆うように、上述の減圧ＭＯＶＰＥ装置により形成する。窒化アルミニウム層１６を成長させる際には、減圧ＭＯＶＰＥ装置の反応炉内に、アルミニウムの原料ガスと窒素の原料ガスとを供給する。アルミニウムの原料ガスは、ＴＭＡ（trimethyl aluminum）である。ＴＭＡの分解温度は、３００℃である。窒素の原料ガスは、ＮＨ3である。なお、窒化アルミニウム層１６は、この窒化アルミニウム層１６を形成する際に不可避的に混入されるＨ、Ｃ、Ｏ、Ｓｉ、Ｆｅなどの不純物が存在してもよい。また、窒化アルミニウム層１６は、導電性制御のために意図的に導入されるＳｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ｃなどの不純物を含んでもよい。
　窒化アルミニウム層１６は、上述のように、第１窒化アルミニウム膜１３と、第２窒化アルミニウム膜１５ａとからなる。
　第１窒化アルミニウム薄膜１３の膜厚は、例えば、５ｎｍ以上５００ｎｍ未満の範囲で設定するのが好ましい。第１窒化アルミニウム薄膜１３は、その膜厚が５ｎｍ未満の場合には、平坦性が低下し、５００ｎｍ以上の場合にはクラックが発生しやすくなる。
　第２窒化アルミニウム薄膜１５ａは、第１窒化アルミニウム薄膜１３の表面側からシリコン基板１１の上記一表面よりも深い位置に至る複数の凹部１４（図１Ｃ参照）が形成された後に、減圧ＭＯＶＰＥ装置により形成されている。各凹部１４は、第１窒化アルミニウム１３及びシリコン基板１１における各空洞部１７の形成予定領域の各々に形成されている。そして、エピタキシャルウェハ１は、この第２窒化アルミニウム薄膜１５ａを成長させることにより、各凹部１４の各々に対応する位置に空洞部１７が形成される。
　第２窒化アルミニウム薄膜１５ａを成長させる際には、各凹部１４の各々が、第２窒化アルミニウム薄膜１５ａの成長時に形成される第３窒化アルミニウム薄膜１５ｂにより充実されるよりも先に、第１窒化アルミニウム薄膜１３の表面における凹部１４の幅方向の両側から横方向に成長した窒化アルミニウムが凹部１４の上方で結合する。これにより、エピタキシャルウェハ１には、第２窒化アルミニウム薄膜１５ａと第１窒化アルミニウム薄膜１３とアルミニウム堆積部１２とシリコン基板１１とに跨る複数の空洞部１７が形成される。凹部１４は、幅を２μｍ、深さを１μｍに設定してあるが、これらの数値は一例であり、特に限定するものではない。エピタキシャルウェハ１は、シリコン基板１１と窒化アルミニウム層１６との熱膨張係数差などに起因して窒化アルミニウム層１６に発生する引張応力が複数の空洞部１７により緩和されるため、窒化アルミニウム層１６の膜厚を比較的厚くしながらも、窒化アルミニウム層１６へのクラックの発生を抑制することが可能となる。
　このような空洞部１７による、クラック発生の抑制効果を窒化アルミニウム層１６の面内全体で得るためには、エピタキシャルウェハ１を製造するにあたり、凹部１４の周期を例えば０．５μｍ～２０μｍ程度の範囲で設定することが好ましい。凹部１４の周期は、凹部１４をフォトリソグラフィ技術及びドライエッチング技術を利用して形成する際の加工性、設備コスト及びスループットなどの観点から、０．５μｍ以上とするのが好ましい。また、凹部１４の周期を２０μｍよりも大きくすると、クラック発生の抑制効果が得られにくくなるため、凹部１４の周期は、２０μｍ以下とするのが好ましい。また、凹部１４の周期は、一定でもよいし、凹部１４の並んでいる方向において、途中で周期が変化していてもよい。
　また、空洞部１７の長手方向をａ軸及びｃ軸に直交する方向としたのは、第２窒化アルミニウム薄膜１５ａを減圧ＭＯＶＰＥ装置により成長させる際に、窒化アルミニウムをａ軸に沿った方向に横方向成長させやすいからである。したがって、エピタキシャルウェハ１は、その製造にあたり、凹部１４の長手方向をａ軸及びｃ軸に直交する方向とすれば、窒化アルミニウム層１６を形成する際に、第１窒化アルミニウム薄膜１３の表面における凹部１４の幅方向の両側からの窒化アルミニウムの横方向成長が促進される。その結果、エピタキシャルウェハ１は、製造時に、窒化アルミニウム層１６の膜厚を過度に厚くすることなく、第１窒化アルミニウム薄膜１３の表面における凹部１４の幅方向の両側から横方向に成長した窒化アルミニウムが凹部１４の上方で結合する。なお、エピタキシャルウェハ１の製造にあたっては、凹部１４を互いに異なる２方向に沿って形成して、第１窒化アルミニウム薄膜１３の表面の平面視において凹部１４で囲まれた部分の形状を平行四辺形状としてもよい。また、エピタキシャルウェハ１の製造にあたっては、凹部１４を互いに異なる３方向に沿って形成して、第１窒化アルミニウム薄膜１３の表面の平面視において凹部１４で囲まれた部分の形状を三角形状としてもよい。
　また、凹部１４の深さ寸法は、第１窒化アルミニウム薄膜１３の膜厚とアルミニウム堆積物１２の膜厚との合計膜厚の値よりも大きいことが好ましい。これにより、エピタキシャルウェハ１は、製造時において、凹部１４の内底面から成長する第３窒化アルミニウム薄膜１５ｂが、第１窒化アルミニウム薄膜１３の表面からの窒化アルミニウムの横方向成長を阻害するのを抑制することが可能となり、空洞部１７の形成が阻害されるのを抑制することが可能となる。
　第２窒化アルミニウム薄膜１５ａの膜厚は、第２窒化アルミニウム薄膜１５ａの表面の平坦性を考慮して例えば３～９μｍ程度の範囲で設定することが好ましい。
　窒化アルミニウム層１６は、例えば紫外発光デバイス２において、第１窒化物半導体層２２の貫通転位を低減するとともに第１窒化物半導体層２２の残留歪みを低減するためのバッファ層として利用することが可能である。
　発光層２３は、注入されたキャリア（ここでは、電子と正孔）を光に変換するものであり、量子井戸構造を有している。量子井戸構造は、障壁層２３ａと井戸層２３ｂとからなる。図２に示した例では、障壁層２３ａと井戸層２３ｂとが交互に積層されており、井戸層２３ｂの数が２であるが、井戸層２３ｂの数は特に限定するものではない。要するに、量子井戸構造は、多重量子井戸構造でもよいし、単一量子井戸構造でもよい。また、井戸層２３ｂ及び障壁層２３ａそれぞれの膜厚も特に限定するものではない。ただし、発光層２３は、井戸層２３ｂの膜厚が厚すぎると、井戸層２３ｂに注入された電子及び正孔が、量子井戸構造における格子不整合に起因するピエゾ電界に起因して、空間的に分離してしまい、発光効率が低下する。また、発光層２３は、井戸層２３ｂの膜厚が薄すぎる場合、キャリアの閉じ込め効果が低下し、発光効率が低下する。このため、井戸層２３ｂの膜厚は、１～５ｎｍ程度が好ましく、１．３～３ｎｍ程度が、より好ましい。また、障壁層２３ａの膜厚は、例えば、５～１５ｎｍ程度の範囲で設定することが好ましい。本実施形態では、一例として、井戸層２３ｂの膜厚を２ｎｍに設定し、障壁層２３ａの膜厚を１０ｎｍに設定してあるが、これらの膜厚に限定するものではない。
　発光層２３は、所望の発光波長の紫外光を発光するように井戸層２３ｂのＡｌの組成を設定してある。ここにおいて、ＡｌＧａＮ系材料からなる発光層２３では、Ａｌの組成を変化させることにより、発光波長を２１０～３６０ｎｍの範囲で任意の発光波長に設定することが可能である。例えば、所望の発光波長が２６５ｎｍ付近である場合には、Ａｌの組成を０．５０に設定すればよい。また、発光層２３を単層構造として、発光層２３と発光層２３の厚み方向の両側の層（例えば、ｎ形窒化物半導体層及びｐ形窒化物半導体層）とでダブルヘテロ構造が形成されるようにしてもよい。
　第１窒化物半導体層２２は、第１導電形がｎ形の場合、ｎ形窒化物半導体層となる。ｎ形窒化物半導体層は、発光層２３へ電子を輸送するためのものである。ｎ形窒化物半導体層の膜厚は一例として１μｍに設定してあるが、膜厚は特に限定するものではない。また、ｎ形窒化物半導体層は、ｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層である。ここで、ｎ形窒化物半導体層を構成するｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層のＡｌの組成であるｘは、発光層２３で発光する紫外光を吸収しない組成であれば、特に限定するものではない。例えば、上述のように発光層２３における井戸層２３ｂのＡｌの組成が０．５、障壁層２３ａのＡｌの組成が０．７０の場合、ｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層のＡｌの組成であるｘは、障壁層２３ａのＡｌの組成と同じ０．７０とすることができる。すなわち、発光層２３の井戸層２３ｂがＡｌ0.5Ｇａ0.5Ｎ層の場合、ｎ形窒化物半導体層は、ｎ形Ａｌ0.70Ｇａ0.30Ｎ層とすることができる。なお、ｎ形窒化物半導体層の材料は、ＡｌＧａＮに限らず、発光層２３で発光する紫外光を吸収しない組成であれば、例えば、ＡｌＩｎＮ、ＡｌＧａＩｎＮなどでもよい。ｎ形窒化物半導体層のドナー不純物としては、Ｓｉが好ましい。また、ｎ形窒化物半導体層の電子濃度は、例えば、１×１０18～１×１０19ｃｍ-3程度の範囲で設定すればよい。本実施形態では、一例として、ｎ形窒化物半導体層の電子濃度を８×１０18ｃｍ-3に設定してある。
　紫外発光デバイス２は、第１窒化物半導体層２２と窒化アルミニウム層１６との間に下地層２１を備えていてもよい。下地層２１の膜厚は、３００ｎｍに設定してあるが、これに限らず、例えば、１００ｎｍ～６００ｎｍ程度の範囲で設定することができる。下地層２１は、例えば、第１窒化物半導体層２２とＡｌの組成が同じＡｌ0.70Ｇａ0.30Ｎ層により構成することができるが、Ａｌの組成を特に限定するものではない。
　第２窒化物半導体層２５は、第２導電形がｐ形の場合、ｐ形窒化物半導体層となる。ｐ形窒化物半導体層は、発光層２３へ正孔を輸送するためのものである。また、ｐ形窒化物半導体層は、ｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層である。ここで、ｐ形窒化物半導体層を構成するｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層のＡｌの組成であるｙは、発光層２３で発光する紫外光を吸収しない組成であれば、特に限定するものではない。例えば、上述のように発光層２３における井戸層２３ｂのＡｌの組成が０．５、障壁層２３ａのＡｌの組成が０．７０の場合、ｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層のＡｌの組成であるｙは、例えば、障壁層２３ａのＡｌの組成と同じ０．７０とすることができる。すなわち、発光層２３の井戸層２３ｂがＡｌ0.5Ｇａ0.5Ｎ層の場合、ｐ形窒化物半導体層は、ｐ形Ａｌ0.70Ｇａ0.30Ｎ層とすることができる。ｐ形窒化物半導体層のアクセプタ不純物としては、Ｍｇが好ましい。
　また、ｐ形窒化物半導体層の正孔濃度は、特に限定するものではなく、ｐ形窒化物半導体層の膜質が劣化しない正孔濃度の範囲において、より高い濃度のほうが好ましい。しかしながら、紫外発光デバイス２としては、ｐ形ＡｌyＧａ1-yＮ（０＜ｙ＜１）層の正孔濃度がｎ形ＡｌxＧａ1-xＮ（０＜ｘ＜１）層の電子濃度よりも低いので、ｐ形窒化物半導体層の膜厚が、厚すぎると、この紫外発光デバイス２の抵抗が大きくなりすぎる。このため、ｐ形窒化物半導体層の膜厚は、２００ｎｍ以下が好ましく、１００ｎｍ以下が、より好ましい。なお、本実施形態では、一例として、ｐ形窒化物半導体層の膜厚を２５ｎｍに設定している。
　また、紫外発光デバイス２は、発光層２３へ注入された電子のうち、発光層２３中で正孔と再結合されなかった電子が、ｐ形窒化物半導体層側へ漏れる（オーバーフローする）のを抑制するために、発光層２３と第２窒化物半導体層（ｐ形窒化物半導体層）２５との間に電子ブロック層２４を設けることが好ましい。電子ブロック層２４は、ｐ形ＡｌzＧａ1-zＮ（０＜ｚ＜１）層により構成してある。電子ブロック層２４を構成するｐ形ＡｌzＧａ1-zＮ（０＜ｚ＜１）層のＡｌの組成であるｚは、例えば、０．９とすることができるが、特に限定するものではない。電子ブロック層２４におけるＡｌの組成であるｚは、電子ブロック層２４のバンドギャップエネルギが、ｐ形窒化物半導体層もしくは障壁層２３ａのバンドギャップエネルギよりも高くなるように設定することが好ましい。また、電子ブロック層２４の正孔濃度は、特に限定するものではない。また、電子ブロック層２４の膜厚については、特に限定するものではないが、膜厚が薄すぎるとオーバーフロー抑制効果が減少し、膜厚が厚すぎると紫外発光デバイス２の抵抗が大きくなってしまう。ここで、電子ブロック層２４の膜厚については、Ａｌの組成であるｚや正孔濃度などの値によって適した膜厚が変化するので、一概には言えないが、１～５０ｎｍの範囲で設定することが好ましく、５～２５ｎｍの範囲で設定することが、より好ましい。
　ｐ形コンタクト層２６は、第２電極２８との接触抵抗を下げ、第２電極２８との良好なオーミック接触を得るために設けてある。ｐ形コンタクト層２６は、ｐ形ＧａＮ層により構成してある。ここで、ｐ形コンタクト層２６を構成するｐ形ＧａＮ層の正孔濃度は、ｐ形窒化物半導体層よりも高濃度とすることが好ましく、例えば、１×１０18ｃｍ-3程度とすることにより、第２電極２８との良好な電気的接触を得ることが可能である。ただし、ｐ形ＧａＮ層の正孔濃度は、特に限定するものではなく、第２電極２８との良好な電気的接触が得られる正孔濃度の範囲で適宜変更してもよい。ｐ形コンタクト層２６の膜厚は、５０ｎｍに設定してあるが、これに限らず、例えば、３０～１５０ｎｍ程度の範囲で設定すればよい。
　また、紫外発光デバイス２は、ｎ電極である第１電極２７上に、例えばＡｕ膜からなる第１パッド（図示せず）が形成されている。また、紫外発光デバイス２は、ｐ電極である第２電極２８の上に、例えばＡｕ膜からなる第２パッド（図示せず）が形成されている。
　以下では、本実施形態のエピタキシャルウェハ１及び紫外発光デバイス２の製造方法について説明する。
　（１）シリコン基板１１を反応炉に導入する工程
　この工程では、上記一表面が（１１１）面であるシリコン基板１１（図１Ａ参照）を準備して減圧ＭＯＶＰＥ装置の反応炉内に導入する。この工程では、反応炉へのシリコン基板１１の導入前に、シリコン基板１１に対して薬品による前処理を行うことにより、シリコン基板１１の表面を清浄化することが好ましい。前処理としては、例えば、硫酸過水により有機物の除去を行い、その後、フッ酸により酸化物の除去を行う。また、この工程では、反応炉へシリコン基板１１を導入した後、反応炉の内部の真空引きを行う。その後には、Ｎ2ガスなどを反応炉内へ流すことによって反応炉内をＮ2ガスで満たしてから、排気するようにしてもよい。
　（２）アルミニウム堆積物１２を形成する工程（第１工程）
　この工程は、反応炉内の圧力を第１所定圧力に減圧した後、反応炉内を規定圧力に保ちながらシリコン基板１１の温度である基板温度を、アルミニウム堆積物１２を堆積させる第１所定温度まで昇温する。この工程は、その後、反応炉内の圧力を第１所定圧力に保ちながら基板温度を第１所定温度で保持した状態で、アルミニウムの原料であるＴＭＡ及びキャリアガスであるＨ2ガスを第１所定時間だけ反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成する（図１Ｂ参照）。第１所定圧力は、例えば、１０ｋＰａ≒７６Ｔｏｒｒとすることができるが、これに限らず、例えば、１ｋＰａ～４０ｋＰａ程度の範囲で設定することができる。第１所定温度は、例えば、９００℃に設定することができるが、これに限らず、３００℃以上１２００℃未満の温度範囲内で設定するのが好ましい。これは、基板温度が１２００℃未満であれば、１２００℃以上の高温下でのシリコン基板１１と残留ＮＨ3などとの反応を防止することが可能となり、窒化シリコンの突起が発生するのを抑制することができるからである。また、これは、基板温度を３００℃とすればＴＭＡが分解しアルミニウム原子が単独でシリコン基板１１上に到達可能となり、アルミニウム堆積物１２を形成することが可能となるからである。ところで、第１所定温度は、５００℃～１１５０℃程度の温度範囲で設定するのが、より好ましい。これは、基板温度が１１５０℃よりも高い場合には、基板温度が高温側へオーバーシュートしたり変動したときに、１２００℃以上となる懸念が生じるからである。また、これは、基板温度を５００℃以上とすれば、ＴＭＡの分解効率を向上させることができ略１００％の分解効率とさせることができるからである。第１所定時間は、例えば、６秒に設定することができるが、これに限らず、例えば、３秒～２０秒程度の範囲で設定することが好ましい。この工程では、キャリアガスであるＨ2ガスの流量に対するＴＭＡの濃度を、例えば、０．０１０μｍｏｌ／Ｌ以上１．０μｍｏｌ／Ｌ以下とすることが好ましい。このＴＭＡの濃度が０．０１０μｍｏｌ／Ｌ未満の場合には、アルミニウムがシリコン基板１１の上記一表面の全体に行き渡り難くなり、アルミニウム堆積物１２が形成されない箇所ができたり、アルミニウム堆積物１２の堆積厚さが薄い箇所ができてしまい、結果的に第１窒化アルミニウム薄膜１３を形成する前に窒化シリコンの突起が形成されてしまう。また、ＴＭＡの濃度が１．０μｍｏｌ／Ｌよりも高い場合には、アルミニウム堆積物１２の表面が荒れてしまい、その上に形成される第１窒化アルミニウム薄膜１３の表面も荒れてしまうためである。
　ところで、本願発明者らは、第１工程のプロセス条件を決定するにあたり、図４に示す参考形態のエピタキシャルウェハ１０を種々のプロセス条件で作製してエピタキシャルウェハ１０の表面の平坦性などを評価した。エピタキシャルウェハ１０は、シリコン基板１１上にアルミニウム堆積物１２が形成され、アルミニウム堆積物１２上に窒化アルミニウム層１６が形成された構造であり、実施形態のエピタキシャルウェハ１のような空洞部１７を備えていない。
　参考形態のエピタキシャルウェハ１０の作製にあたっては、シリコン基板１１として、導電形がｎ形、比抵抗が１～３Ω・ｃｍ、厚さが４３０μｍ、上記一表面が（１１１）面のシリコンウェハを準備した。
　減圧ＭＯＶＰＥ装置にシリコン基板１１を導入する前の前処理としては、硫酸過水により有機物の除去を行い、その後、フッ酸により酸化物の除去を行った。
　反応炉へシリコン基板１１を導入した後には、反応炉の内部の真空引きを行い、その後、反応炉内の圧力を第１所定圧力である１０ｋＰａに減圧した後、反応炉内を第１所定圧力に保ちながら基板温度を、第１所定温度である９００℃まで昇温した。第１工程では、反応炉内の圧力を第１所定圧力に保ちながら基板温度を９００℃で保持した状態で、ＴＭＡ及びＨ2ガスを第１所定時間である６秒だけ反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成した。
　アルミニウム堆積物１２を形成した後には、基板温度を第２所定温度である１３００℃まで昇温し、反応炉内の圧力を第１所定圧力と同じ第２所定圧力（１０ｋＰａ）に保ちながら基板温度を１３００℃で保持した状態で、ＴＭＡ、Ｈ2ガス及びＮＨ3を反応炉内に供給することによって、膜厚が約３００ｎｍの窒化アルミニウム層１６を形成した。窒化アルミニウム層１６を形成する第２工程では、ＴＭＡの流量を標準状態で０．１Ｌ／ｍｉｎ、Ｈ2ガスの流量を標準状態で１００Ｌ／ｍｉｎ、ＮＨ3の流量を標準状態で１Ｌ／ｍｉｎにそれぞれ設定した。
　参考形態のエピタキシャルウェハ１０の製造にあたり、第１工程の条件のみを異ならせた参考例１～４について説明する。参考例１では、第１工程において、ＴＭＡの流量を標準状態で０Ｌ／ｍｉｎ、つまり、０ＳＣＣＭ（standard cc per minute）、Ｈ2ガスの流量を標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭ（standard liter per minute）にそれぞれ設定した。この参考例１の第１工程におけるＨ2ガスの流量に対するＴＭＡの濃度は、０μｍｏｌ／Ｌとなる。また、参考例２では、ＴＭＡの流量を標準状態で０．０００７Ｌ／ｍｉｎ、つまり、０．７ＳＣＣＭ、Ｈ2ガスの流量を標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭにそれぞれ設定した。この参考例２の第１工程におけるＨ2ガスの流量に対するＴＭＡの濃度は、０．００９８μｍｏｌ／Ｌとなる。参考例２におけるアルミニウム堆積物１２の堆積条件は、堆積厚さを０．２ｎｍに設定してある。また、参考例３では、第１工程において、ＴＭＡの流量を標準状態で０．０２Ｌ／ｍｉｎ、つまり、２０ＳＣＣＭ、Ｈ2ガスの流量を標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭにそれぞれ設定した。この参考例３の第１工程におけるＨ2ガスの流量に対するＴＭＡの濃度は、０．２８μｍｏｌ／Ｌとなる。参考例４では、ＴＭＡの流量を標準状態で０．０８Ｌ／ｍｉｎ、つまり、８０ＳＣＣＭ、Ｈ2ガスの流量を標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭにそれぞれ設定した。この参考例４の第１工程におけるＨ2ガスの流量に対するＴＭＡの濃度は、１．１μｍｏｌ／Ｌとなる。参考例４におけるこのアルミニウム堆積物１２の堆積条件は、堆積厚さを２０ｎｍに設定した場合である。
　本願発明者らは、参考例１～４の製造方法で作製したシリコン基板１１上の窒化アルミニウム層１６それぞれの表面を光学顕微鏡で観察した。その結果としては、図５Ａ、５Ｂ、５Ｃ及び５Ｄに示す結果が得られた。図５Ａ、５Ｂ、５Ｃ及び５Ｄは、それぞれ参考例１、２、３及び４の表面形態図である。参考例１の製造された窒化アルミニウム層１６には、図５Ａに示すように、黒い斑点が多数発生していた。この斑点は、ＳＥＭによる観察結果から、高さが０．１μｍ以上の突起であることがわかった。また、ＥＤＸによる組成分析により、この突起の主な成分は、シリコンと窒素であることが分かった。これに対して、参考例３の製造方法で作製したシリコン基板１１上の第１窒化アルミニウム薄膜１３の表面は、光学顕微鏡で観察した結果、図５Ｃに示すような鏡面が得られていた。また、参考例２の窒化アルミニウム層１６の表面には、図５Ｂに示すように、突起（黒い斑点）が観察された。参考例２の窒化アルミニウム層１６の表面の突起の数は、窒化アルミニウム層１６の面内全体で１０個であった。これにより、参考例２では、参考例１に比べて、窒化シリコンの形成がほとんど抑制されているものと推考される。そのため、第１工程におけるＴＭＡのＨ2ガスの流量に対する濃度は、０．０１０μｍｏｌ／Ｌ以上が望ましいと考えられる。参考例４の窒化アルミニウム層１６の表面には、図５Ｄに示すように、突起が見られないものの、やや荒れが見られた。窒化アルミニウム層１６の表面が荒れた原因としては、シリコン基板１１の表面で過剰に堆積されたアルミニウム堆積物１２の表面が、窒化アルミニウム層１６を形成する際の基板温度に起因して荒れてしまったことが影響したものと考えられる。そのため、第１工程におけるＴＭＡのＨ2ガスの流量に対する濃度は、１．０μｍｏｌ／Ｌ以下が望ましいと考えられる。
　なお、エピタキシャルウェハ１の製造方法においては、反応炉内に導入されたシリコン基板１１の基板温度を、第１工程の前に、規定の熱処理温度（例えば、９００℃）まで昇温し、さらに、この熱処理温度での加熱によりシリコン基板１１の上記一表面を清浄化するようにしてもよい。この場合には、反応炉内へＨ2ガスを供給した状態でシリコン基板１１を加熱することにより、清浄化を効果的に行うことができる。
　（３）第１窒化アルミニウム薄膜１３を形成する工程（第２工程）
　この工程では、第１工程の後で基板温度を１２００℃以上１４００℃以下の第２所定温度としてからＴＭＡ及び窒素の原料ガスであるＮＨ3を反応炉内に供給することによって、シリコン基板１１の上記一表面側に第１窒化アルミニウム薄膜１３を形成する（図１Ｂ参照）。
　より具体的に説明すれば、この工程では、シリコン基板１１の基板温度を、第２所定温度に設定する。この第２所定温度は、欠陥の少ない高品質な第１窒化アルミニウム薄膜１３を形成するために、１３００℃に設定しているが、これに限らず、１２００℃以上１４００℃以下の温度範囲で設定することが好ましく、１２５０～１３５０℃の温度範囲で設定することが、より好ましい。この工程では、基板温度が１２００℃未満の場合、欠陥の少ない高品質の第１窒化アルミニウム薄膜１３を形成することができない。また、この工程では、基板温度が１４００℃よりも高温になると、第１窒化アルミニウム薄膜１３の表面が荒れてしまい、平坦性が低下する。
　この工程では、例えば、反応炉内にＨ2ガスのみを供給して反応炉内の圧力を第２所定圧力（例えば、１０ｋＰａ）に保ちながら基板温度を第１所定温度から第２所定温度まで上昇させる。第２所定圧力は、第１所定圧力と同じ値が好ましいが、異なる値でもよい。この工程では、その後、基板温度を第２所定温度で保持した状態で、アルミニウムの原料であるＴＭＡ、ＴＭＡのキャリアガスであるＨ2ガス及び窒素の原料であるＮＨ3を反応炉内へ供給して第１窒化アルミニウム薄膜１３を形成する（エピタキシャル成長させる）。
　この工程では、ＴＭＡを連続して供給し且つＮＨ3を間欠的に供給して成長させる成長方法（以下、「パルス供給成長法」と称する。）を採用している。この工程では、パルス供給成長法に限らず、例えば、ＴＭＡとＮＨ3とを同時に供給して第１窒化アルミニウム薄膜１３をエピタキシャル成長させる成長方法（以下、「同時供給成長法」と称する。）を採用してもよい。また、この工程では、ＴＭＡとＮＨ3との供給タイミングをずらして第１窒化アルミニウム薄膜１３をエピタキシャル成長させる成長方法（以下、「交互供給成長法」と称する。）を採用してもよい。また、この工程では、同時供給成長法と交互供給成長法とを時系列的に組み合わせてもよい。また、この工程では、同時供給成長法とパルス供給成長法とを時系列的に組み合わせてもよい。ＴＭＡとＮＨ3とのモル比を表すＶ/III比は、同時供給成長法、交互供給成長法、パルス供給成長法のいずれの場合でも、１以上５０００以下であることが好ましい。この工程における第２所定圧力（成長圧力）の値は、一例であり、特に限定するものではない。なお、この工程では、第１窒化アルミニウム薄膜１３の表面の平坦性を左右する基板温度以外のパラメータとして、Ｖ／III比、ＴＭＡの供給量、成長圧力なども考えられるが、基板温度が最も本質的なパラメータであると考えられる。
　上述の（１）の工程において減圧ＭＯＶＰＥ装置の反応炉内にシリコン基板１１を導入した後、（３）の工程が終了するまでは、減圧ＭＯＶＰＥ装置の反応炉内で連続的に行う。
　（４）凹部１４を形成する工程（第３工程）
　この工程では、第１窒化アルミニウム１３及びシリコン基板１１における各空洞部１７の形成予定領域の各々に第１窒化アルミニウム薄膜１３の表面側からシリコン基板１１の上記一表面よりも深い位置に至る凹部１４を形成する（図１Ｃ参照）。凹部１４は、例えば、フォトリソグラフィ技術及びドライエッチング技術を利用して形成する。よって、凹部１４を形成するためには、アルミニウム堆積物１２及び第１窒化アルミニウム薄膜１３を形成したシリコン基板１１を一旦、減圧ＭＯＶＰＥ装置から取り出す必要がある。エッチングマスクは、フォトリソグラフィ技術を利用したリフトオフ法により形成することができる。エッチングマスクは、例えば、パターニングされたＮｉ膜により構成することができる。Ｎｉ膜は、凹部１４の形成後に、例えば、王水によりエッチング除去することができる。ドライエッチングを行う際のエッチングガスとしては、例えば、Ｃｌ2ガスとＳｉＣｌ4ガスとの混合ガスを採用することができる。これにより、第３工程では、第１窒化アルミニウム薄膜１３とアルミニウム堆積物１２とシリコン基板１１とを同じエッチングガスを利用して連続的にドライエッチングすることが可能となる。エッチングガスは、特に限定するものではなく、上述の混合ガス以外のガスでもよい。
　この工程では、凹部１４の幅を２μｍ、深さを１μｍに設定してあるが、これらの数値は一例であり、特に限定するものではない。凹部１４の幅は、例えば、１～５μｍ程度の範囲で設定することができる。また、凹部１４の深さは、例えば、０．５～２μｍ程度の範囲で設定することができる。また、凹部１４の周期は、例えば０．５μｍ～２０μｍ程度の範囲で設定することが好ましい。また、凹部１４の周期は、一定でもよいし、凹部１４の並んでいる方向において、途中で周期が変化していてもよい。
　（５）第２窒化アルミニウム薄膜１５ａ及び各空洞部１７を形成する工程（第４工程）
　この工程は、減圧ＭＯＶＰＥ装置により行う。この工程では、シリコン基板１１の基板温度を１２００℃以上１４００℃以下の第３所定温度としてからＴＭＡ及び窒素の原料ガスであるＮＨ3を減圧ＭＯＶＰＥ装置の反応炉内に供給することによって、シリコン基板１１の上記一表面側に第２窒化アルミニウム薄膜１５ａ及び各空洞部１７を形成する（図１Ｄ参照）。
　より具体的に説明すれば、この工程では、シリコン基板１１の基板温度を、第３所定温度に設定する。この第３所定温度は、欠陥の少ない高品質な第２窒化アルミニウム薄膜１５ａを形成するために、１３００℃に設定しているが、これに限らず、１２００℃以上１４００℃以下の温度範囲で設定することが好ましく、１２５０～１３５０℃の温度範囲で設定することが、より好ましい。
　この工程では、例えば、反応炉内にＨ2ガスのみを供給して反応炉内の圧力を第３所定圧力（例えば、１０ｋＰａ）に保ちながら基板温度を第３所定温度まで上昇させる。この工程では、その後、基板温度を第３所定温度で保持した状態で、アルミニウムの原料であるＴＭＡ、ＴＭＡのキャリアガスであるＨ2ガス及び窒素の原料であるＮＨ3を反応炉内へ供給して第２窒化アルミニウム薄膜１５ａを形成する（エピタキシャル成長させる）。
　この工程では、同時供給成長法を採用しているが、これに限らず、パルス供給成長法や交互供給成長法を採用してもよい。また、この工程では、同時供給成長法と交互供給成長法とを時系列的に組み合わせてもよい。また、この工程では、同時供給成長法とパルス供給成長法とを時系列的に組み合わせてもよい。ＴＭＡとＮＨ3とのモル比を表すＶ/III比は、同時供給成長法、交互供給成長法、パルス供給成長法のいずれの場合でも、１以上５０００以下であることが好ましい。この工程における第３所定圧力（成長圧力）の値は、一例であり、特に限定するものではない。なお、この工程では、第２窒化アルミニウム薄膜１５ａの表面の平坦性を左右する基板温度以外のパラメータとして、Ｖ／III比、ＴＭＡの供給量、成長圧力なども考えられるが、基板温度が最も本質的なパラメータであると考えられる。
　本実施形態のエピタキシャルウェハ１の製造方法によれば、シリコン基板１１の上記一表面上にパターニングされたレジスト層を形成してシリコン基板１１を加工して、その後、このシリコン基板の上記一表面側に窒化アルミニウム層１６を形成する場合に比べて、窒化アルミニウム層１６の結晶性が向上することが実験で確認された。
　なお、第３の工程と第４の工程との間では、シリコン基板１１の上記一表面側において凹部１４の内底面などが露出しているので、第４の工程の前に、第１工程と同様の条件でシリコン基板１１の上記一表面側にアルミニウム堆積物を形成するようにしてもよい。ただし、本願発明者らは、シリコン基板１１の上記一表面側において凹部１４の内底面などが露出している場合でも、凹部１４の内底面に窒化シリコンが発生しづらいことを実験により確認している。これは、凹部１４には残留ＮＨ3が到達しにくいためであると推考される。また、エピタキシャルウェハ１の製造方法では、凹部１４の深さ寸法を第１窒化アルミニウム薄膜１３の膜厚よりも小さく設定した場合、凹部１４の形成後に、アルミニウム堆積物を再度形成する必要はない。
　上述の（５）の工程により製造されたエピタキシャルウェハ１は、基板温度を例えば室温付近まで降温させた後に減圧ＭＯＶＰＥ装置から取り出し、ＭＯＶＰＥ法以外の結晶成長方法、例えば、ＭＢＥ（molecular beam epitaxy）法によりIII族窒化物半導体層を形成してもよいし、エピタキシャルウェハ１の状態で保管してもよい。また、減圧ＭＯＶＰＥ装置により製造したエピタキシャルウェハ１を直ちに紫外発光デバイス２の製造に供する場合には、減圧ＭＯＶＰＥ装置からエピタキシャルウェハ１を取り出さずに、このエピタキシャルウェハ１上にIII族窒化物半導体層を形成し、その後、基板温度を室温付近まで降温させ、減圧ＭＯＶＰＥ装置から取り出すようにすればよい。
　減圧ＭＯＶＰＥ装置によりエピタキシャルウェハ１の製造に続いて紫外発光デバイス２を製造する場合の各工程は、以下の通りである。
　（６）下地層２１を形成する工程
　下地層２１の成長条件としては、例えば、基板温度を１１００℃、成長圧力を第４所定圧力（例えば、１０ｋＰａ）とする。また、下地層２１の成長条件としては、アルミニウムの原料ガスとしてＴＭＡ、ガリウムの原料ガスとしてＴＭＧ（trimethyl gallium）、窒素の原料ガスとしてＮＨ3を用いる。各原料ガスを輸送するためのキャリアガスとしては、Ｈ2ガスを用いている。また、Ａｌの組成が所望の値（例えば、０．７０）となるようにIII族の原料ガスにおけるＴＭＡのモル比（〔ＴＭＡ〕／｛〔ＴＭＡ〕＋〔ＴＭＧ〕｝）を設定している。なお、各原料ガスは特に限定するものではなく、例えば、ガリウムの原料としてＴＥＧａ（triethyl gallium）、窒素の原料ガスとしてヒドラジン誘導体を用いてもよい。また、基板温度及び第４所定圧力それぞれの値は、一例であり、特に限定するものではない。
　（７）ｎ形窒化物半導体層を形成する工程
　ｎ形窒化物半導体層の成長条件としては、例えば、基板温度を１１００℃、成長圧力を第５所定圧力（例えば、１０ｋＰａ）とし、アルミニウムの原料ガスとしてＴＭＡ、ガリウムの原料ガスとしてＴＭＧ、窒素の原料ガスとしてＮＨ3、ｎ形導電性を付与する不純物であるシリコンの原料ガスとしてＳｉＨ4（monosilane）を用い、各原料ガスを輸送するためのキャリアガスとしてＨ2ガスを用いている。この工程では、Ａｌの組成が所望の値（例えば、０．７０）となるようにIII族の原料ガスにおけるＴＭＡのモル比（〔ＴＭＡ〕／｛〔ＴＭＡ〕＋〔ＴＭＧ〕｝）を設定している。なお、各原料ガスは、特に限定するものではなく、例えば、ガリウムの原料としてＴＥＧａ、窒素の原料ガスとしてヒドラジン誘導体、シリコンの原料としてＴＥＳｉ（tetraethyl silane）を用いてもよい。また、基板温度及び第５所定圧力それぞれの値は、一例であり、特に限定するものではない。
　（８）発光層２３を形成する工程
　発光層２３の成長条件としては、例えば、基板温度を１１００℃、成長圧力を第６所定圧力（例えば、１０ｋＰａ）とし、アルミニウムの原料ガスとしてＴＭＡ、ガリウムの原料ガスとしてＴＭＧ、窒素の原料ガスとしてＮＨ3を用い、各原料ガスを輸送するためのキャリアガスとしてＨ2ガスを用いている。ここで、発光層２３の井戸層２３ｂの成長条件については、所望の組成が得られるように、III族の原料ガスにおけるＴＭＡのモル比（〔ＴＭＡ〕／｛〔ＴＭＡ〕＋〔ＴＭＧ〕｝）を障壁層２３ａの成長条件よりも小さく設定している。なお、本実施形態では、障壁層２３ａに不純物をドーピングしていないが、これに限らず、障壁層２３ａの結晶品質が劣化しない程度の濃度でシリコンなどの不純物をドーピングしてもよい。ここで、シリコンの原料ガスとしては、例えば、ＳｉＨ4を用いることができる。各原料ガスは、特に限定するものではなく、例えば、ガリウムの原料としてＴＥＧａ、窒素の原料ガスとしてヒドラジン誘導体、シリコンの原料としてＴＥＳｉを用いてもよい。また、基板温度及び第６所定圧力それぞれの値は、一例であり、特に限定するものではない。
　（９）電子ブロック層２４を形成する工程
　電子ブロック層２４の成長条件としては、基板温度を１１００℃、成長圧力を第７所定圧力（例えば、１０ｋＰａ）とする。また、電子ブロック層２４の成長条件としては、アルミニウムの原料ガスとしてＴＭＡ、ガリウムの原料ガスとしてＴＭＧ、窒素の原料ガスとしてＮＨ3、ｐ形導電性に寄与する不純物であるＭｇの原料ガスとしてビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用いる。また、各原料ガスを輸送するためのキャリアガスとしては、Ｈ2ガスを用いている。ここで、Ａｌの組成が所望の値（例えば、０．９）となるようにIII族の原料ガスにおけるＴＭＡのモル比（〔ＴＭＡ〕／｛〔ＴＭＡ〕＋〔ＴＭＧ〕｝）を設定している。各原料ガスは、特に限定するものではなく、例えば、ガリウムの原料としてＴＥＧａ、窒素の原料ガスとしてヒドラジン誘導体を用いてもよい。また、基板温度及び第７所定圧力それぞれの値は、一例であり、特に限定するものではない。発光層２３の成長条件における基板温度と電子ブロック層２４の成長条件における基板温度とは、同じ温度であることが好ましいが、必ずしも同じ温度である必要はない。
　（１０）ｐ形窒化物半導体層を形成する工程
　ｐ形窒化物半導体層の成長条件としては、基板温度を１１００℃、成長圧力を第８所定圧力（例えば、１０ｋＰａ）とする。また、ｐ形窒化物半導体層の成長条件としては、アルミニウムの原料ガスとしてＴＭＡ、ガリウムの原料ガスとしてＴＭＧ、窒素ガスの原料ガスとしてＮＨ3、ｐ形導電性を付与する不純物であるＭｇの原料ガスとしてＣｐ2Ｍｇを用いる。また、各原料ガスを輸送するためのキャリアガスとしては、Ｈ2ガスを用いている。この工程では、Ａｌの組成が所望の値（例えば、０．７０）となるようにIII族の原料ガスにおけるＴＭＡのモル比（〔ＴＭＡ〕／｛〔ＴＭＡ〕＋〔ＴＭＧ〕｝）を設定している。Ａｌの組成がｎ形窒化物半導体層におけるＡｌの組成と同じ場合には、ｎ形窒化物半導体層の成長条件と同じモル比に設定することができる。また、基板温度及び第８所定圧力それぞれの値は、一例であり、特に限定するものではない。
　（１１）ｐ形コンタクト層２６を形成する工程
　ｐ形コンタクト層２６の成長条件としては、基板温度を１０５０℃、成長圧力を第９所定圧力（例えば、１０ｋＰａ）とする。また、ｐ形コンタクト層２６の成長条件としては、ガリウムの原料ガスとしてＴＭＧ、窒素の原料ガスとしてＮＨ3、ｐ型導電性を付与する不純物であるＭｇの原料ガスとして、Ｃｐ2Ｍｇを用いる。各原料ガスを輸送するためのキャリアガスとしては、Ｈ2ガスを用いている。
　ｐ形コンタクト層２６の成長が終わった後には、基板温度を室温付近まで降温させ、III族窒化物半導体層（下地層２１、第１窒化物半導体層２２、発光層２３、電子ブロック層２４、第２窒化物半導体層２５及びｐ形コンタクト層２６の積層膜が成長されているエピタキシャルウェハ１を減圧ＭＯＶＰＥ装置から取り出す。
　（１２）メサ構造を形成する工程
　この工程では、シリコン基板１１の上記一表面側に成長されたIII族窒化物半導体層において、メサ構造の上面に対応する領域上に、レジスト層を形成する。この工程では、その後、レジスト層をマスクとして、このIII族窒化物半導体層を表面側（ここでは、ｐ形コンタクト層２６の表面側）から第１窒化物半導体層２２の途中までエッチングすることによって、メサ構造を形成し、続いて、レジスト層を除去する。このIII族窒化物半導体層のエッチングは、例えば、反応性イオンエッチングにより行うことができる。なお、メサ構造の面積及び形状は特に限定するものではない。
　上述の（１２）までの工程が終了した後には、第１電極２７及び第２電極２８を形成し、その後、第１パッド及び第２パッドを形成する。これにより、紫外発光デバイス２の製造方法では、紫外発光デバイス２が複数形成されたウェハが完成する。その後には、ダイシング工程であり、ウェハをダイシングソーなどによって裁断することで、個々の紫外発光デバイス２（チップ）に分割することにより、１枚のウェハから複数の紫外発光デバイス２を得ることができる。
　本実施形態のエピタキシャルウェハ１は、シリコン基板１１と、シリコン基板１１の一表面側に形成された単結晶の窒化アルミニウム層１６と、シリコン基板１１と窒化アルミニウム層１６との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物１２とを備える。これにより、エピタキシャルウェハ１は、窒化アルミニウム層１６の形成前にシリコン基板１１の上記一表面側に窒化シリコンが形成されるのを抑制することが可能となり、シリコン基板１１上に形成される窒化アルミニウム層１６の表面の平坦性の向上を図ることが可能となる。また、エピタキシャルウェハ１は、シリコン基板１１とアルミニウム堆積物１２と窒化アルミニウム層１６とに跨る複数の空洞部１７とを備える。これにより、エピタキシャルウェハ１は、窒化アルミニウム層１６にクラックが発生するのを抑制することが可能となる。また、エピタキシャルウェハ１は、シリコン基板１１の上記一表面にアルミニウム堆積部１２が形成されており、シリコン基板１１とアルミニウム堆積物１２と窒化アルミニウム層１６とに跨る複数の空洞部１７を備えていることにより、窒化アルミニウム層１６の結晶性の向上を図ることが可能となる。
　エピタキシャルウェハ１は、窒化アルミニウム層１６が、アルミニウム堆積物１２上に直接形成された第１窒化アルミニウム薄膜１３と、第１窒化アルミニウム薄膜１３上に直接形成された第２窒化アルミニウム薄膜１５ａとからなる。そして、エピタキシャルウェハ１は、空洞部１７のうち、第１窒化アルミニウム薄膜１３に形成されている第１部分の幅が一様であり、第２窒化アルミニウム薄膜１５ａに形成されている第２部分の幅がシリコン基板１１から離れるにつれて小さくなっている。これにより、エピタキシャルウェハ１は、シリコン基板１１の上記一表面側に第１窒化アルミニウム１３を形成した後に各空洞部１７の元になる凹部１４を形成してから、第２窒化アルミニウム薄膜１５ａを形成する際に各凹部１４に対応して各空洞部１７を形成するような製造プロセスを採用することが可能となる。
　エピタキシャルウェハ１は、窒化アルミニウム層１６の表面が（０００１）面である。そして、各空洞部１７の各々は、窒化アルミニウム層１６のａ軸及びｃ軸に直交する方向が長手方向であり、この長手方向の両側が開放されていることが好ましい。これにより、エピタキシャルウェハ１は、製造時に第２窒化アルミニウム薄膜１５ａを形成する際の窒化アルミニウムの横方向成長を促進させることが可能となり、平坦性をより向上させることが可能となる。
　また、本実施形態のエピタキシャルウェハ１の製造方法は、シリコン基板１１を準備して減圧ＭＯＶＰＥ装置の反応炉内に配置した状態において、第１工程、第２工程を順次行う。第１工程は、シリコン基板１１の温度である基板温度を３００℃以上１２００℃未満の第１所定温度としてからアルミニウムの原料ガスであるＴＭＡを反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成する。第２工程は、シリコン基板１１の基板温度を１２００℃以上１４００℃以下の第２所定温度としてからＴＭＡ及び窒素の原料ガスであるＮＨ3を反応炉内に供給することによって、シリコン基板１１の上記一表面側に第１窒化アルミニウム薄膜１３を形成する。しかして、本実施形態のエピタキシャルウェハ１の製造方法では、第２工程の前に第１工程を設けることにより、シリコン基板１１の上記一表面側に窒化シリコンが形成されるのを抑制することが可能となり、シリコン基板１１上に形成する第１窒化アルミニウム薄膜１３の表面の平坦性及び結晶性の向上を図ることが可能になる。よって、本実施形態のエピタキシャルウェハ１の製造方法では、結果として窒化アルミニウム層１６の表面の平坦性及び結晶性の向上を図ることが可能となる。
　本実施形態のエピタキシャルウェハ１の製造方法において、第１工程では、アルミニウム堆積物１２の堆積厚さを、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さな値に設定することが好ましい。これにより、エピタキシャルウェハ１の製造方法では、シリコン基板１１上に形成する第１窒化アルミニウム薄膜１３の表面の平坦性の向上を図ることが可能になる。ここにおいて、第１工程では、キャリアガスであるＨ2ガスの流量に対するＴＭＡの濃度を、０．０１０μｍｏｌ／Ｌ以上１．０μｍｏｌ／Ｌ以下とすることが好ましい。これにより、エピタキシャルウェハ１の製造方法では、シリコン基板１１上に形成する第１窒化アルミニウム薄膜１３の表面の平坦性の向上を図ることが可能になる。
　また、本実施形態のエピタキシャルウェハ１の製造方法では、第２工程の後に、各凹部１４を形成する第３工程と、第２窒化アルミニウム薄膜１５ａ及び各空洞部１７を形成する第４工程とを備えている。これにより、エピタキシャルウェハの製造方法では、第１窒化アルミニウム薄膜１３と第２窒化アルミニウム薄膜１５ａとからなる窒化アルミニウム層１４の平坦性を向上させることが可能となり、且つ、窒化アルミニウム層１６にクラックが発生するのを抑制することが可能となる。
　このエピタキシャルウェハ１の製造方法において、第１工程では、アルミニウム堆積物１２の堆積厚さを、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さな値に設定することが好ましい。これにより、エピタキシャルウェハ１の製造方法では、第１窒化アルミニウム薄膜１３の表面の平坦性を向上させることが可能となり、結果的に、窒化アルミニウム層１６の表面の平坦性を向上させることが可能となる。
　また、紫外発光デバイス２は、シリコン基板１１ａと、シリコン基板１１ａの一表面側に形成された単結晶の窒化アルミニウム層１６と、シリコン基板１１ａと窒化アルミニウム層１６との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物１２と、シリコン基板１１ａとアルミニウム堆積物１２と窒化アルミニウム層１６とに跨る複数の空洞部１７と、窒化アルミニウム層１６上に形成された第１導電形の第１窒化物半導体層２２と、第１窒化物半導体層２２上に形成された活性層２３と、活性層２３上に形成された第２窒化物半導体層２５とを備えている。しかして、紫外発光デバイス２は、シリコン基板１１ａ上に形成される単結晶の窒化アルミニウム層１６の表面の平坦性の向上を図ることが可能になり、且つ、窒化アルミニウム層１６へのクラックの発生を抑制することが可能となる。その結果、紫外発光デバイス２は、第１窒化物半導体層２２、活性層２３及び第２窒化物半導体層２５の結晶性を向上させることが可能となる。よって、本実施形態における紫外発光デバイス２の構造を採用することにより、高効率で、且つ、製造歩留まりの高い、発光波長が３６０ｎｍ以下の紫外発光デバイス２をシリコン基板１１ａ上に作製することが可能となる。
　（実施例１）
　実施例１では、実施形態において説明したエピタキシャルウェハ１の製造方法に基づいてエピタキシャルウェハ１を製造した。
　シリコン基板１１としては、導電形がｎ形、比抵抗が１～３Ω・ｃｍ、厚さが４３０μｍ、上記一表面が（１１１）面のシリコンウェハを準備した。
　減圧ＭＯＶＰＥ装置にシリコン基板１１を導入する前の前処理としては、硫酸過水により有機物の除去を行い、その後、フッ酸により酸化物の除去を行った。
　反応炉へシリコン基板１１を導入した後には、反応炉の内部の真空引きを行い、その後、反応炉内の圧力を第１所定圧力である１０ｋＰａに減圧した後、反応炉内を第１所定圧力に保ちながら基板温度を、第１所定温度である９００℃まで昇温した。第１工程では、反応炉内の圧力を第１所定圧力に保ちながら基板温度を９００℃で保持した状態で、ＴＭＡ及びＨ2ガスを第１所定時間である６秒だけ反応炉内に供給することによって、シリコン基板１１の上記一表面上にアルミニウム堆積物１２を形成した。アルミニウム堆積物１２を形成する第１工程では、ＴＭＡの流量を標準状態で０．０２Ｌ／ｍｉｎ、つまり、２０ＳＣＣＭ、Ｈ2ガスの流量を標準状態で１００Ｌ／ｍｉｎ、つまり、１００ＳＬＭにそれぞれ設定した。ここで、Ｈ2ガスの流量に対するＴＭＡの濃度は、０．２８μｍｏｌ／Ｌである。
　アルミニウム堆積物１２を形成した後には、基板温度を第２所定温度である１３００℃まで昇温し、反応炉内の圧力を第１所定圧力と同じ第２所定圧力（１０ｋＰａ）に保ちながら基板温度を１３００℃で保持した状態で、ＴＭＡとＨ2ガスとを供給し続ける一方でＮＨ3を間欠的に供給するパルス供給法によって、膜厚が約２００ｎｍの第１窒化アルミニウム薄膜１３を形成した。第１窒化アルミニウム薄膜１３を形成する第２工程では、ＴＭＡの流量を標準状態で０．１Ｌ／ｍｉｎ、Ｈ2ガスの流量を標準状態で１００Ｌ／ｍｉｎ、ＮＨ3の流量を標準状態で１Ｌ／ｍｉｎにそれぞれ設定した。
　アルミニウム堆積物１２及び第１窒化アルミニウム薄膜１３を形成した後には、シリコン基板１１を減圧ＭＯＶＰＥ装置の反応炉から取り出した。その後には、フォトリソグラフィ技術及びドライエッチング技術を利用して各凹部１４を形成した。この各凹部１４を形成する工程では、シリコン基板１１の上記一表面側の第１窒化アルミニウム薄膜１３の表面に塗布し、その後、マスクを通して紫外線露光を行い、その後、現像することにより、レジストのうち露光されていない箇所を残す。その後には、シリコン基板１１の上記一表面側に、ニッケル層を蒸着し、続いて、レジスト及びレジスト上の不要なニッケル層を除去するリフトオフを行うことにより、第１窒化アルミニウム膜１３上にストライプ状にパターニングされたニッケル層を形成した。その後には、ニッケル層をエッチングマスクとして、第１窒化アルミニウム膜１３、アルミニウム堆積物１２及びシリコン基板１１を、Ｃｌ2ガスとＳｉＣｌ4ガスとの混合ガスをエッチングガスとしてドライエッチングし、続いて、ニッケル層を王水でエッチング除去することにより、複数の凹部１４を形成した。凹部１４は、幅を２μｍ、深さを１μｍ、周期を１０μｍとしたが、これらの数値は限定するものではない。凹部１４の長手方向は、第１窒化アルミニウム薄膜１３のa軸及びｃ軸に直交する方向とした。
　シリコン基板１１の上記一表面側に上述の各凹部１４を形成した後には、減圧ＭＯＶＰＥ装置の反応炉内にシリコン基板１１を導入し、反応炉内の圧力を１０ｋＰａ、基板温度を１３００℃としてから、ＴＭＡ、Ｈ2ガス及びＮＨ3を同時に供給し、窒化アルミニウム層１６の膜厚が４μｍとなるように第２窒化アルミニウム薄膜１５ａを成長させた。
　実施例１のエピタキシャルウェハ１については、光学顕微鏡、ＳＥＭ及びＸ線回折法それぞれによる評価を行った。
　エピタキシャルウェハ１の表面には、光学顕微鏡による観察の結果、クラックは見当たらなかった。
　エピタキシャルウェハ１は、個片化して、その断面をＳＥＭにより観察した結果、第１窒化アルミニウム１３の表面から成長した窒化アルミニウムが横方向成長し、空洞部１７の両側の窒化アルミニウム同士が結合していることが確認された。また、窒化アルミニウム層１６の表面には、高さが０．１μｍ以上の突起は見当たらなかった。
　また、エピタキシャルウェハ１は、Ｘ線回折によるロッキングカーブ測定を行なったところ、（１０－１２)面の半値幅が９８０秒という良好な結果が得られた。
　(比較例1)
　比較例１では、実施例１と同じ条件でシリコン基板１１上にアルミニウム堆積物１２を形成した。その後、比較例１では、膜厚が５００ｎｍの第１窒化アルミニウム薄膜１３を成長させた。
　この比較例１における第１窒化アルミニウム薄膜１３の表面には、光学顕微鏡による観察の結果、クラックは見当たらなかった。
　また、比較例１における第１窒化アルミニウム薄膜１３は、Ｘ線回折によるロッキングカーブ測定を行なったところ、（１０－１２)面の半値幅が約３０００秒であり、結晶性が低いことが分かった。
　（比較例２）
　比較例２では、実施例と同仕様のシリコン基板１１を準備した。比較例２では、シリコン基板１１の上記一表面に複数の凹部１４を形成した。減圧ＭＯＶＰＥ装置にシリコン基板１１を導入する前の前処理は、実施例１と同じとした。反応炉へシリコン基板１１を導入した後には、反応炉の内部の真空引きを行い、その後、実施例１と同じ条件で第１窒化アルミニウム薄膜１３及び第２窒化アルミニウム薄膜１５ａを形成した。
　比較例２で形成されたエピタキシャルウェハ１については、光学顕微鏡、ＳＥＭ及びＸ線回折法それぞれによる評価を行った。
　エピタキシャルウェハ１の表面には、光学顕微鏡による観察の結果、クラックは見当たらなかった。
　エピタキシャルウェハ１は、個片化して、その断面をＳＥＭにより観察した結果、第１窒化アルミニウム１３の表面から成長した窒化アルミニウムが横方向成長し，空洞部１７の両側の窒化アルミニウム同士が結合していることが確認された。また、窒化アルミニウム層１６の表面には、高さが０．１μｍ以上の突起は見当たらなかった。
　しかしながら、Ｘ線回折によるロッキングカーブ測定を行なったところ、（１０－１２)面の半値幅が１５００秒であり、実施例１よりも結晶性が低いことが確認された。
　（実施例２）
　実施例２では、実施例１のエピタキシャルウェハ１と同じ条件で製造したエピタキシャルウェハ１に紫外発光デバイス２を形成した。
　下地層２１は、Ａｌ0.70Ｇａ0.30Ｎ層とした。下地層２１は、減圧ＭＯＶＰＥ装置により成長した。成長条件は、基板温度を１１００℃、成長圧力を１０ｋＰａ、アルミニウムの原料をＴＭＡ、ガリウムの原料をＴＭＧ、膜厚を３００ｎｍとした。
　第１窒化物半導体層２２は、ｎ形Ａｌ0.70Ｇａ0.30Ｎ層とした。第１窒化物半導体層２２は、減圧ＭＯＶＰＥ装置により成長した。成長条件は、基板温度を１１００℃、成長圧力を１０ｋＰａ、アルミニウムの原料をＴＭＡ、ガリウムの原料をＴＭＧ、シリコンの原料をＳｉＨ4、膜厚を１μｍとした。
　発光層２３は、多重量子井戸構造として、障壁層２３ａを膜厚が１０ｎｍのＡｌ0.70Ｇａ0.30Ｎ層とし、井戸層２３ｂを膜厚が２ｎｍのＡｌ0.50Ｇａ0.50Ｎ層とした。発光層２３は、減圧ＭＯＶＰＥ装置により成長した。発光層２３の成長条件は、基板温度を１１００℃、成長圧力を１０ｋＰａ、アルミニウムの原料ガスをＴＭＡ、ガリウムの原料ガスをＴＭＧ、窒素の原料ガスをＮＨ3とした。
　電子ブロック層２４は、ｐ形Ａｌ0.90Ｇａ0.10Ｎ層とした。電子ブロック層２４は、減圧ＭＯＶＰＥ装置により成長した。電子ブロック層２４の成長条件は、基板温度を１１００℃、成長圧力を１０ｋＰａ、アルミニウムの原料ガスをＴＭＡ、ガリウムの原料ガスをＴＭＧ、窒素の原料ガスをＮＨ3、ｐ形導電性に寄与する不純物であるＭｇの原料ガスをＣｐ2Ｍｇ、膜厚を２５ｎｍとした。
　第２窒化物半導体層２５は、ｐ形Ａｌ0.70Ｇａ0.30Ｎ層とした。第２窒化物半導体層２５は、減圧ＭＯＶＰＥ装置により成長した。成長条件は、基板温度を１１００℃、成長圧力を１０ｋＰａ、アルミニウムの原料をＴＭＡ、ガリウムの原料をＴＭＧ、ｐ形導電性に寄与する不純物であるＭｇの原料ガスをＣｐ2Ｍｇ、膜厚を２５ｎｍとした。
　ｐ形コンタクト層２６は、ｐ形ＧａＮ層とした。ｐ形コンタクト層２６は、減圧ＭＯＶＰＥ装置により成長した。成長条件は、基板温度を１０５０℃、成長圧力を１０ｋＰａ、ガリウムの原料をＴＭＧ、ｐ形導電性に寄与する不純物であるＭｇの原料ガスをＣｐ2Ｍｇ、膜厚を５０ｎｍとした。
　実施例２の紫外発光デバイス２については、エレクトロルミネッセンス測定を行った。その結果、紫外発光デバイス２では、発光波長が約２６０ｎｍのシングルピークが観測された。

Claims (6)

  1. 　シリコン基板と、前記シリコン基板の一表面側に形成された単結晶の窒化アルミニウム層と、前記シリコン基板と前記窒化アルミニウム層との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物と、前記シリコン基板と前記アルミニウム堆積物と前記窒化アルミニウム層とに跨る複数の空洞部とを備えることを特徴とするエピタキシャルウェハ。
  2. 　前記窒化アルミニウム層は、前記アルミニウム堆積物上に直接形成された第１窒化アルミニウム薄膜と、前記第１窒化アルミニウム薄膜上に直接形成された第２窒化アルミニウム薄膜とからなり、前記空洞部のうち、前記第１窒化アルミニウム薄膜に形成されている第１部分の幅が一様であり、前記第２窒化アルミニウム薄膜に形成されている第２部分の幅が前記シリコン基板から離れるにつれて小さくなっていることを特徴とする請求項１記載のエピタキシャルウェハ。
  3. 　前記窒化アルミニウム層の表面が（０００１）面であり、前記各空洞部の各々は、前記窒化アルミニウム層のａ軸及びｃ軸に直交する方向が長手方向であり、前記長手方向の両側が開放されていることを特徴とする請求項２記載のエピタキシャルウェハ。
  4. 　請求項３記載のエピタキシャルウェハの製造方法であって、前記シリコン基板を準備して減圧ＭＯＶＰＥ装置の反応炉内に配置した状態において、前記シリコン基板の温度である基板温度を３００℃以上１２００℃未満の第１所定温度としてからアルミニウムの原料ガスであるトリメチルアルミニウム及びＨ2ガスを前記反応炉内に供給することによって、前記シリコン基板の前記一表面上に前記アルミニウム堆積物を形成する第１工程と、前記第１工程の後で前記基板温度を１２００℃以上１４００℃以下の第２所定温度としてから前記トリメチルアルミニウム、Ｈ2ガス及び窒素の原料ガスであるアンモニアを前記反応炉内に供給することによって、前記シリコン基板の前記一表面側に前記第１窒化アルミニウム薄膜を形成する第２工程と、前記第１窒化アルミニウム及び前記シリコン基板における前記各空洞部の形成予定領域の各々に前記第１窒化アルミニウム薄膜の表面側から前記シリコン基板の前記一表面よりも深い位置に至る凹部を形成する第３工程と、前記第３工程の後で前記基板温度を１２００℃以上１４００℃以下の第３所定温度としてから前記トリメチルアルミニウム及び窒素の原料ガスであるアンモニアを前記反応炉内に供給することによって、前記シリコン基板の前記一表面側に前記第２窒化アルミニウム薄膜及び前記各空洞部を形成する第４工程とを備えることを特徴とするエピタキシャルウェハの製造方法。
  5. 　前記第１工程では、前記アルミニウム堆積物の堆積厚さを、０．２ｎｍよりも大きく且つ２０ｎｍよりも小さな値に設定することを特徴とする請求項４記載のエピタキシャルウェハの製造方法。
  6. 　シリコン基板と、前記シリコン基板の一表面側に形成された単結晶の窒化アルミニウム層と、前記シリコン基板と前記窒化アルミニウム層との間に設けられ窒化シリコンの形成を抑止するアルミニウム堆積物と、前記シリコン基板と前記アルミニウム堆積物と前記窒化アルミニウム層とに跨る複数の空洞部と、前記窒化アルミニウム層上に形成された第１導電形の第１窒化物半導体層と、前記第１窒化物半導体層上に形成された活性層と、前記活性層上に形成された第２窒化物半導体層とを備えることを特徴とする紫外発光デバイス。
PCT/JP2013/001508 2012-09-06 2013-03-08 エピタキシャルウェハ及びその製造方法、紫外発光デバイス WO2014038106A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-196105 2012-09-06
JP2012196105A JP6120204B2 (ja) 2012-09-06 2012-09-06 エピタキシャルウェハ及びその製造方法、紫外発光デバイス

Publications (1)

Publication Number Publication Date
WO2014038106A1 true WO2014038106A1 (ja) 2014-03-13

Family

ID=50236747

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/001508 WO2014038106A1 (ja) 2012-09-06 2013-03-08 エピタキシャルウェハ及びその製造方法、紫外発光デバイス

Country Status (3)

Country Link
JP (1) JP6120204B2 (ja)
TW (1) TW201411699A (ja)
WO (1) WO2014038106A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085035A (ja) * 2015-10-30 2017-05-18 国立研究開発法人理化学研究所 紫外発光ダイオードおよびそれを備える電気機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185398B2 (ja) 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
JP6817072B2 (ja) * 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
CN107078034B (zh) 2014-11-07 2020-10-23 住友化学株式会社 半导体基板以及半导体基板的检查方法
US9558943B1 (en) * 2015-07-13 2017-01-31 Globalfoundries Inc. Stress relaxed buffer layer on textured silicon surface
KR101697462B1 (ko) * 2016-07-04 2017-01-18 (주)유니드엘이디 수직형 자외선 발광소자, 이의 제조 방법, 수직형 자외선 발광소자용 AlN 템플릿 및 이의 제조 방법
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1146045A (ja) * 1997-07-24 1999-02-16 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体薄膜およびその製造方法
JP2000332289A (ja) * 1999-05-20 2000-11-30 Showa Denko Kk Ｉｉｉ族窒化物半導体素子及びその製造方法
JP2005527988A (ja) * 2002-12-04 2005-09-15 エムコア・コーポレイション 窒化ガリウムベース素子及び製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3518455B2 (ja) * 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1146045A (ja) * 1997-07-24 1999-02-16 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体薄膜およびその製造方法
JP2000332289A (ja) * 1999-05-20 2000-11-30 Showa Denko Kk Ｉｉｉ族窒化物半導体素子及びその製造方法
JP2005527988A (ja) * 2002-12-04 2005-09-15 エムコア・コーポレイション 窒化ガリウムベース素子及び製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P. CHEN ET AL.: "Growth of high quality GaN layers with AlN buffer on Si(l 1 1) substrates", JOURNAL OF CRYSTAL GROWTH, vol. 225, May 2001 (2001-05-01), pages 150 - 154 *
TAKUYA MINO ET AL.: "Realization of 256 nm AlGaN-based deep-ultraviolet light- emitting diodes on Si substrates using epitaxial lateral overgrowth AlN templates", IEICE TECHNICAL REPORT, vol. 111, no. 292, 10 November 2011 (2011-11-10), pages 113 - 116 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085035A (ja) * 2015-10-30 2017-05-18 国立研究開発法人理化学研究所 紫外発光ダイオードおよびそれを備える電気機器

Also Published As

Publication number Publication date
TW201411699A (zh) 2014-03-16
JP2014053412A (ja) 2014-03-20
JP6120204B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
JP6120204B2 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP5995302B2 (ja) 窒化物半導体発光素子の製造方法
JP5549338B2 (ja) 紫外光放射用窒素化合物半導体ｌｅｄおよびその製造方法
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5948698B2 (ja) 紫外発光素子およびその製造方法
JP2011084469A (ja) ＧａＮ単結晶基板の製造方法及びインゴット
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
JP6090899B2 (ja) エピタキシャルウェハの製造方法
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5460751B2 (ja) 半導体装置
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP5723341B2 (ja) 半導体装置の製造方法
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
JP5059205B2 (ja) ウェーハ及び結晶成長方法
TWI833198B (zh) 半導體結構及其製作方法
JP2005020027A (ja) 窒化ガリウム系化合物半導体の製造方法
JP4057473B2 (ja) 化合物半導体発光素子及びその製造方法
JP2005020025A (ja) 窒化ガリウム系化合物半導体及び半導体基板
JP2023519468A (ja) 歪みが低減された窒化インジウムガリウム発光ダイオード

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13835192

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13835192

Country of ref document: EP

Kind code of ref document: A1