TW201411699A - 磊晶晶圓及其製造方法、紫外發光元件 - Google Patents

磊晶晶圓及其製造方法、紫外發光元件 Download PDF

Info

Publication number
TW201411699A
TW201411699A TW102109928A TW102109928A TW201411699A TW 201411699 A TW201411699 A TW 201411699A TW 102109928 A TW102109928 A TW 102109928A TW 102109928 A TW102109928 A TW 102109928A TW 201411699 A TW201411699 A TW 201411699A
Authority
TW
Taiwan
Prior art keywords
substrate
aluminum nitride
layer
aluminum
epitaxial wafer
Prior art date
Application number
TW102109928A
Other languages
English (en)
Inventor
Takuya Mino
Takayoshi Takano
Kenji Tsubaki
Hideki Hirayama
Masakazu Sugiyama
Original Assignee
Panasonic Corp
Riken
Univ Tokyo
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Riken, Univ Tokyo filed Critical Panasonic Corp
Publication of TW201411699A publication Critical patent/TW201411699A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種磊晶晶圓，包含：矽基板；單結晶之氮化鋁層，形成於矽基板一表面側；鋁堆積物，設於矽基板與氮化鋁層之間，抑制氮化矽的形成。磊晶晶圓，具備跨越矽基板、鋁堆積物及氮化鋁層的複數空洞部。鋁堆積物及氮化鋁層，係以減壓MOVPE裝置形成。磊晶晶圓，可使用於紫外發光元件的製造。

Description

磊晶晶圓及其製造方法、紫外發光元件
本發明係關於一種在矽基板上具備氮化鋁膜的磊晶晶圓及其製造方法、紫外發光元件。
作為利用III族氮化物半導體的半導體元件，代表發光元件的發光二極體，及代表電子元件的高速電子移動電晶體(HEMT；high electron mobility transistor)等，正於各處進行研究開發。另外，最近，在以高速處理高效率白色照明、殺菌、醫療、環境污染物質之用途等領域中，使用III族氮化物半導體的紫外發光元件受到極大的期待。
另外，III族氮化物半導體結晶，難以將可作為磊晶成長用之基板使用的結晶塊材(例如，純GaN基板、純AlN基板等)低成本化及大口徑化，大多係使其在不同種類材料所形成的基板上進行磊晶成長。關於紫外發光元件，有人提出一種技術，係使用在藍寶石基板上使氮化鋁層磊晶成長的基板(例如專利文獻1：日本國專利公開2009-54780號公報)。
然而，III族氮化物半導體結晶與藍寶石基板，其晶格常數具有很大的不同。因此，在藍寶石基板上磊晶成長的III族氮化物半導體結晶，會產生因為III族氮化物半導體結晶與藍寶石基板之晶格常數差所引起的穿透差排 (threading dislocation)。於是，期望半導體元件中，能提升III族氮化物半導體結晶之結晶性及提升元件特性。
另外，藍寶石基板的硬度非常高，難以進行研磨等加工。因此，作為紫外發光元件一種的紫外發光二極體，難以在磊晶成長用的基板上，進行為了提升光萃取效率的加工。
因此，以往亦討論將矽基板作為使III族氮化物半導體結晶磊晶成長的基板(例如，專利文獻2：日本國專利公開5-343741號公報，專利文獻3：日本國專利公開2006-278477號公報)。與藍寶石基板相比，較容易對矽基板進行細微加工與研磨等加工，且放熱性亦優越。另外，現況是與藍寶石基板或III族氮化物半導體結晶基板(例如GaN基板、AlN基板等)相比，可便宜地購入直徑較大的矽基板。因此，矽基板上之III族氮化物半導體結晶的成長技術，在次世代高效率紫外發光元件之開發中，被認為是重要的技術。
專利文獻3中記載一種，如圖6所示，在半導體成長用基板111的主面上，使由AlN所構成的氮化物系半導體層112成長的磊晶基板101。該磊晶基板101中，於半導體成長用基板111的主面的一部分設有加工部111b，抑制氮化物系半導體層112的成長，氮化物系半導體層112，係由成長於加工部111b的加工部成長層112b，及成長於非加工部111a的非加工部成長層112a所構成。
專利文獻3中，作為半導體成長用基板111，可舉例如以C面作為主面的藍寶石基板，其他可採用矽的單結晶。另外，專利文獻3中亦記載，為了誘發AlN在所選擇的横向上成長，需要1200℃以上的基板溫度。
作為在矽基板上使氮化鋁膜磊晶成長的結晶成長法，從膜厚控制性及量產性的觀點來看，可考慮例如，有機金屬氣相磊晶(MOVPE；metal organic vapor phase epitaxy)法。
然而，矽基板與藍寶石基板相同，其與III族氮化物半導體的晶格常數差較大。因此，在使用矽基板作為磊晶成長用之基板的情況中，難以在基板上形成結晶性良好的單結晶之III族氮化物半導體膜，亦難以形成結晶性良好的單結晶之氮化鋁膜。
專利文獻3中記載，可採用矽的單結晶作為磊晶基板101的半導體成長用基板111。
然而，本案發明人瞭解到，與專利文獻3所記載的磊晶基板101之製造方法相同的製造方法中，使用主面為(111)面的單結晶矽基板半導體作為成長用基板111的情況中，由AlN所形成的氮化物系半導體層112的結晶性並不良好。
另外，本案發明人反覆進行以MOVPE法使氮化鋁層於矽基板上成長的實驗，並以光學顯微鏡及掃描式電子顯微鏡(SEM；scanning electron microscope)來評價氮化鋁層表面的平坦性。結果，本案發明人發現，即使基板溫度在1200℃以上，氮化鋁層表面之平坦性的再現性低，氮化鋁膜表面存在有突起的情況。
鑒於上述事由，本發明的目的在於提供一種磊晶晶圓及其製造方法、紫外發光元件，可謀求形成於矽基板上的氮化鋁層表面之平坦性及結晶性的提升。
本發明之磊晶晶圓包含：矽基板；單結晶之氮化鋁層，形成於該矽基板的一表面側；鋁堆積物，設於該矽基板與該氮化鋁層之間；複數空洞部，抑制氮化矽的形成，跨越該矽基板、該鋁堆積物及該氮化鋁層。
在該磊晶晶圓中，該氮化鋁層，係由直接形成於該鋁堆積物上的第1氮化鋁膜，及直接形成於該第1氮化鋁膜上的第2氮化鋁膜所構成，該空洞部中，形成於該第1氮化鋁膜的第1部分的寬度均一，形成於該第2氮化鋁膜之第2部分的寬度，隨著離開該矽基板而越來越小。
在磊晶晶圓中，該氮化鋁層的表面為(0001)面，該各空洞部中，與該氮化鋁層的a軸及c軸垂直的方向為長邊方向，該長邊方向的兩側宜為開放的態樣。
本發明係一種磊晶晶圓的製造方法，該磊晶晶圓包含：矽基板；單結晶之氮化鋁層，形成於該矽基板的一表面側；鋁堆積物，設於該矽基板與該氮化鋁層之間；複數空洞部，抑制氮化矽的形成，跨越該矽基板、該鋁堆積物及該氮化鋁層；在磊晶晶圓中，該氮化鋁層的表面為(0001)面，該各空洞部中，與該氮化鋁層的a軸及c軸垂直的方向為長邊方向，該長邊方向的兩側宜為開放的態樣。在該磊晶晶圓中，該氮化鋁層，係由直接形成於該鋁堆積物上的第1氮化鋁膜，及直接形成於該第1氮化鋁膜上的第2氮化鋁膜所構成，該空洞部中，形成於該第1氮化鋁膜的第1部分的寬度均一，而形成於該第2氮化鋁膜之第2部分的寬度，越離開該矽基板越小。該製造方法包含：第一步驟，準備該矽基板，並在將其配置於減壓MOVPE裝置之反應爐內的狀態下，將為該矽基板溫度的基板溫度升溫至300℃以上1200℃以下的第1既定溫度後，將H2氣體及作為鋁之原料氣體的三甲基鋁供給至該反應爐內，藉此，在該矽基板的該一表面上形成該鋁堆積物；第2步驟，係於該第1步驟之後，使該基板溫度升溫至1200℃以上1400℃以下的第2既定溫度後，將該三甲基鋁、H2氣體及作為氮原料氣體的胺供給至該反應爐內，藉此，於該矽基板的該一表面側形成該第1氮化鋁膜；第3步驟，分別在該第1氮化鋁及該矽基板中的該各空洞部的預定形成區域，形成從該第1氮化鋁膜的表面側到比該矽基板之該一表面更深之位置的凹部；及第4步驟，係在該第3步驟後，使該基板溫度為1200℃以上1400℃以下的第3既定溫度後，將該三甲基鋁及作為氮原料氣體的胺供給至該反應爐內，藉此，於該矽基板的該一表面側形成該第2氮化鋁膜及該各空洞 部。
該磊晶晶圓的製造方法中，於該第1步驟，宜將該鋁堆積物的堆積厚度，設定為大於0.2nm且小於20nm的值。
本發明之紫外發光元件包含：矽基板；單結晶之氮化鋁層，形成於該矽基板之一表面側；鋁堆積物，設於該矽基板與該氮化鋁層之間，抑制氮化矽的形成；複數空洞部，跨越該矽基板、該鋁堆積物及該氮化鋁層；第1導電型之第1氮化物半導體層，形成於該氮化鋁層上；活性層，形成於該第1氮化物半導體層上；及第2氮化物半導體層，形成於該活性層上。
本發明之磊晶晶圓，具有可謀求形成於矽基板上之氮化鋁層表面的平坦性及結晶性之提升的效果。
本發明之磊晶晶圓的製造方法，具有可謀求形成於矽基板上之氮化鋁層表面的平坦性及結晶性之提升的效果。
本發明之紫外發光元件，具有可謀求形成於矽基板上之氮化鋁層表面的平坦性及結晶性之提升的效果。
1‧‧‧磊晶晶圓
2‧‧‧紫外發光元件
11、11a‧‧‧矽基板
12‧‧‧鋁堆積物
13‧‧‧第1氮化鋁膜
14‧‧‧凹部
15a‧‧‧第2氮化鋁膜
15b‧‧‧第3氮化鋁膜
16‧‧‧氮化鋁層
17‧‧‧空洞部
21‧‧‧底層
22‧‧‧第1氮化物半導體層
22a‧‧‧表面
23‧‧‧活性層
23a‧‧‧障壁層
23b‧‧‧井層
24‧‧‧電子區塊層
25‧‧‧第2氮化物半導體層
26‧‧‧p型接觸層
27‧‧‧第1電極
28‧‧‧第2電極
101‧‧‧磊晶基板
111‧‧‧加工部
111a‧‧‧非加工部
111b‧‧‧加工部
112‧‧‧氮化物系半導體層
112a‧‧‧非加工部成長層
112b‧‧‧加工部成長層
【圖1】圖1A~1D係說明實施態樣之磊晶晶圓的製造方法的主要步驟剖面圖。
【圖2】圖2係實施態樣之紫外發光元件的概略剖面圖。
【圖3】圖3A係將矽基板在H2氣體中以1300℃的基板溫度退火後，俯視矽基板的SEM影像。圖3B係將矽基板在H2氣體中以1300℃之基板溫度退火後，矽基板的剖面SEM影像。圖3C係將矽基板在H2氣體中以1200℃之基板溫度退火後，俯視矽基板的SEM影像。圖3D係將矽基板在H2氣體中以1200℃的基板溫度退火後，矽基板的剖面SEM影像。
【圖4】圖4係參考態樣中的磊晶晶圓之概略剖面圖。
【圖5】圖5A係以光學顯微鏡觀察參考例1中的氮化鋁層之表面的表面型態圖。圖5B係以光學顯微鏡觀察參考例2之磊晶晶圓中的氮化鋁層表面的表面型態圖。圖5C係以光學顯微鏡觀察參考例3中氮化鋁層表面的表面型態圖。圖5D係以光學顯微鏡觀察參考例4中氮化鋁層表面的表面型態圖。
【圖6】圖6係說明習知例的磊晶基板的剖面圖。
【實施發明之形態】
以下就本實施態樣之磊晶晶圓1及其製造方法，根據圖1A~1D進行說明。
磊晶晶圓1，如圖1D所示，包含：矽基板11；單結晶之氮化鋁層16，形成於矽基板11的一表面側；及鋁堆積物12，設於矽基板11與氮化鋁層16之間，抑制氮化矽的形成。另外，磊晶晶圓1，具備跨越矽基板11、鋁堆積物12及氮化鋁層16的複數空洞部17。
作為鋁堆積物12及III族氮化物半導體結晶的氮化鋁層16，係以減壓MOVPE裝置所形成。
磊晶晶圓1中，氮化鋁層16的表面宜為(0001)面。各空洞部17中，與氮化鋁層16之a軸(參照圖1D)及c軸(參照圖1D)垂直的方向(與圖1D的紙面垂直的方向)為長邊方向，此長邊方向的兩側宜為開放的態樣。複數的空洞部17，在a軸方向上並排。
氮化鋁層16，係由直接形成於鋁堆積物12上的第1氮化鋁膜13，及直接形成於第1氮化鋁膜13上的第2氮化鋁膜15a所構成。各空洞部17，形成於第1氮化鋁膜13的第1部分的寬度宜為均一，形成於第2氮化鋁膜 15a之第2部分的寬度，宜越離開矽基板11越小。
磊晶晶圓1，可使用於利用III族氮化物半導體的半導體元件之製造，例如，可使用於紫外發光元件2(參照圖2)等的製造。亦即，磊晶晶圓1中，可根據晶圓尺寸及紫外發光元件2的晶片尺寸，形成複數紫外發光元件2。其中，磊晶晶圓1，可提升形成於此磊晶晶圓1上的III族氮化物半導體層(圖2的例中，底層21、第1氮化物半導體層22、活性層23、電子區塊層24、第2氮化物半導體層25、p型接觸層26)之結晶性。圖2係相當於形成在磊晶晶圓1上的複數紫外發光元件2中的1部分之概略剖面圖，在分割為各紫外發光元件2後，由矽晶圓所構成的矽基板11，形成晶片尺寸的矽基板11a。
如圖2所示之構成的紫外發光元件2包含：第1導電型的第1氮化物半導體層22，形成於氮化鋁層16上；活性層23，形成於第1氮化物半導體層22上；第2氮化物半導體層25，形成於活性層23上。該紫外發光元件2，係在210nm~360nm的紫外波長區域具有發光波長(發光峰值波長)的紫外發光二極體，採用AlGaN系材料作為活性層23(以下稱為發光層23)的材料。
另外，紫外發光元件2包含：第1電極27，與第1氮化物半導體層22電性連接；第2電極28，與第2氮化物半導體層25電性連接。
另外，紫外發光元件2中，第1導電型為n型，第2導電型為p型，p型接觸層26形成於第2氮化物半導體層25中，與發光層23側相反的一側，第2電極28，形成於p型接觸層26的一部分之上。簡而言之，紫外發光元件2中，第2電極28，透過p型接觸層26與第2氮化物半導體層25電性連接。此處，紫外發光元件2中，宜在發光層23與第2氮化物半導體層25之間設置電子區塊層24。另外，紫外發光元件2，具有平台(mesa)構造，第1氮化物半導體層22中，使發光層23側中露出的表面22a的一部分上，形成有第1電極27。
發光層23，宜具有量子井構造。量子井構造，可為多重量子井構造，亦可為單一量子井構造。發光層23，只要以使期望之發光波長的紫外光發光的方式，設定井層的Al的成分即可。其中，改變AlGaN系材料形成的發光層23中的Al的成分，藉此可在210~360nm的範圍內，任意地設定發光波長。例如，在期望的發光峰值波長為265nm左右的情況中，可將Al的成分設為0.50。另外，紫外發光元件2中，亦可將發光層23作為單層構造，而在發光層23與發光層23之厚度方向的兩側的層(例如n型氮化物半導體層及p型氮化物半導體層)形成雙異質結構。
又，紫外發光元件2，不限於紫外發光二極體，亦可為紫外雷射二極體。
以下詳細說明磊晶晶圓1及紫外發光元件2的各構成要素。
矽基板11，係結晶構造為鑽石構造的單結晶矽基板。作為單結晶矽基板，可使用例如，直徑為50~300mm，厚度為200~1000μm左右的矽晶圓。矽基板11的導電型，可為p型、n型中的任一型。另外，並未特別限定矽基板11的電阻率。
此外，氮化鋁層16中，宜使與矽基板11側相反側的表面為(0001)面。因此，矽基板11，從使結晶性良好的氮化鋁層16磊晶成長的觀點來看，考慮與氮化鋁層16之晶格匹配性，宜採用上述一表面為(111)面的單結晶矽基板。
矽基板11中，從(111)面的偏差角宜為0~0.3°。藉此，在矽基板11之上述一表面上形成鋁堆積物12時，可抑制多數的鋁核形成島狀，而能夠使鋁堆積物12成為層狀之連續薄膜乃至接近連續薄膜的狀態。結果，磊晶晶圓1中，可謀求氮化鋁層16的高品質化。此被認為是，供給用於形成鋁堆積物12的原子，在矽基板11的上述一表面上擴散，並容易堆積於安定之處，矽基板11的偏差角越小平台(terrace)寬度越長，而容易減少核的密度。
另外，本案發明人，在以減壓MOVPE裝置使氮化鋁膜直接成長於矽基板11上的情況中，就1200℃以上的基板溫度之下，無法形成平坦性良好之氮化鋁膜的原因，進行詳盡的研究。作為其一環，本案發明人，在將矽基板11配置於減壓MOVPE裝置之反應爐內的狀態下，僅供給H2氣體，在1200℃以上的基板溫度下，改變退火時間，以進行退火實驗。接著，本案發明人，就從減壓MOVPE裝置取出的退火後之矽基板11，分別以光學顯微鏡及SEM進行觀察。以光學顯微鏡觀察的結果，本案發明人確認矽基板11之上述一表面側存在多數的黑斑。於是，本案發明人為了瞭解斑點為何，以SEM進行觀察退火後的矽基板11。以SEM觀察的結果，本案發明人瞭解到上述之斑點為突起。
退火後的矽基板11上，形成各種高度1~2μm左右的突起，或是高度0.1~0.2μm左右的突起。本案發明人，從上述的實驗結果瞭解到，基板溫度越高，則突起的高度尺寸越大，退火時間越長，則突起的高度尺寸越大。另外，本案發明人，從上述的實驗結果瞭解到，形成於矽基板11之上述一表面的突起之高度，為0.1μm以上。圖3A、3B係形成有高度1~2μm左右之突起的矽基板11的SEM影像。圖3C、3D係形成有高度0.1~1μm左右之突起的矽基板11的SEM影像。
另外，本案發明人，為了調查形成於矽基板11上之突起的成分，以EDX(energy dispersive X-ray spectroscopy)進行成分分析。以EDX進行成分分析的結果，突起主要的成分為矽與氮。接著，本案發明人推論，殘留於減壓MOVPE裝置之反應爐內的胺與矽基板11，在1200℃以上的高溫下反應而形成氮化矽，係突起發生的原因。
另外，本案發明人推論，該等突起，阻礙形成於氮化鋁膜上之III族氮化物半導體層的磊晶成長，係使具備III族氮化物半導體層之半導體元件的性能及良率降低的原因。
於是本案發明人，為了抑制氮化矽形成於矽基板11之上述一表面，且能夠形成高品質的單結晶之氮化鋁層16，考慮於矽基板11與氮化鋁層16之間設置鋁堆積物12。簡而言之，鋁堆積物12，係設置作為SiN形成抑制層。
鋁堆積物12的堆積厚度，宜大於0.2nm且小於20nm。其中，鋁堆積物12的堆積厚度，係將預先以實驗求得的鋁堆積物12之堆積速度，乘上鋁堆積物12的堆積時間的值。此處，為了求得堆積速度，以SEM觀察較厚地堆積於矽基板11上的鋁堆積物12，從剖面SEM影像求得鋁堆積物12的膜厚，並除以該鋁堆積物12的堆積時間，藉此求得堆積速度的值。
在鋁堆積物12的堆積厚度設定為小於0.2nm的值的情況中，在形成鋁堆積物12後，於矽基板11的上述一表面側形成氮化矽。此被認為是，因為鋁堆積物12形成島狀等的非連續薄膜，在形成鋁堆積物12之後，一邊供給H2氣體，一邊使基板溫度上升至氮化鋁層16的成長溫度時，矽基板11與殘留於反應爐內的氨(NH3)，或從附著於經加熱之周邊元件(例如，保持矽基板11的載置台，形成原料氣體支流路的元件等)的反應產生物(氮化物半導體)脫離的氮原子反應。
另外，在將鋁堆積物12的堆積厚度設為大於20nm的值的情況中，形成氮化鋁層16之表面的平坦性降低的原因。此被認為是，在形成氮化鋁層16時的基板溫度為1200℃以上，故在氮化鋁層16形成前，鋁堆積物12之表面的平坦性降低。
氮化鋁層16可使用為緩衝層，以降低形成於其上的III族氮化物半導體層之穿透差排，同時降低III氮化物半導體層的殘留應變。氮化鋁層16，以覆蓋矽基板11之上述一表面上的鋁堆積物12的方式，藉由上述之減壓MOVPE裝置形成。在使氮化鋁層16成長時，於減壓MOVPE裝置的反應爐內，供給鋁的原料氣體與氮的原料氣體。鋁的原料氣體為三甲基鋁(TMA；Trimethyl Aluminum)。三甲基鋁的分解溫度為300℃。氮的原料氣 體為NH3。又，亦可在氮化鋁層16中，存在形成此氮化鋁層16時無法避免而混入的H、C、O、Si、Fe等雜質，。另外，氮化鋁層16，亦可含有為了控制導電性，而蓄意導入的Si、Ge、Be、Mg、Zn、C等雜質。
氮化鋁層16，如上所述，係由第1氮化鋁膜13及第2氮化鋁膜15a所構成。
第1氮化鋁膜13之膜厚，宜設定為例如，5nm以上，未滿500nm的範圍。第1氮化鋁膜13，在該膜厚未滿5nm的情況中，其平坦性降低，而在500nm以上的情況中，容易產生裂縫。
在形成從第1氮化鋁膜13之表面側到比矽基板11之上述一表面更深之位置的複數凹部14(參照圖1C)後，在減壓MOVPE裝置中形成第2氮化鋁膜15a。各凹部14，分別形成於第1氮化鋁13及矽基板11中的各空洞部17的形成預定區域。接著，磊晶晶圓1，藉由使該第2氮化鋁膜15a成長，在分別與各凹部14對應的位置，形成空洞部17。
在使第2氮化鋁膜15a成長時，在各凹部14分別被第3氮化鋁膜15b(形成於第2氮化鋁膜15a成長時)填滿之前，從第1氮化鋁膜13的表面中的凹部14之寬度方向的兩側往横向成長的氮化鋁於凹部14的上方結合。藉此，在磊晶晶圓1上，形成跨越第2氮化鋁膜15a、第1氮化鋁膜13、鋁堆積部12及矽基板11的複數空洞部17。凹部14，寬設定為2μm，深度設定為1μm，但該等數值僅為一例，並非特別限定者。磊晶晶圓1上，因為複數空洞部17緩和了發生於氮化鋁層16的拉伸應力(由矽基板11及氮化鋁層16之熱膨張係數差等所引起)，故即使氮化鋁層16之膜厚較厚，亦可抑制發生於氮化鋁層16的裂縫。
藉由這樣的空洞部17，為了在氮化鋁層16的整個面上，得到抑制裂縫產生的效果，在製造磊晶晶圓1時，宜將凹部14的週期設定於例如0.5μm~20μm左右的範圍。從以微影技術及乾蝕刻技術形成凹部14時的加工性、 設備成本及產量等觀點來看，凹部14之週期宜在0.5μm以上。另外，若使凹部14的週期大於20μm，因為難以得到抑制裂縫發生的效果，故凹部14的週期宜在20μm以下。另外，凹部14的週期，可為固定，亦可在凹部14並排的方向上，於途中改變其週期。
另外，將空洞部17的長邊方向作為與a軸及c軸垂直的方向，係因為在藉由減壓MOVPE裝置使第2氮化鋁膜15a成長時，容易使氮化鋁沿著a軸的方向，在横向上成長。因此，磊晶晶圓1，在其製造時，若將凹部14的長邊方向作與為a軸及c軸垂直的方向，在形成氮化鋁層16時，可促進在第1氮化鋁膜13之表面中，氮化鋁從凹部14的寬度方向兩側，於横向上成長。結果，在製造磊晶晶圓1時，不使氮化鋁層16之膜厚過厚，第1氮化鋁膜13的表面上，從凹部14之寬度方向兩側横向成長的氮化鋁，於凹部14的上方結合。又，在製造磊晶晶圓1時，亦可沿著相異的2個方向形成凹部14，在俯視第1氮化鋁膜13之表面的情況下，以凹部14圍住之部分的形狀為平行四邊形狀。另外，在製造磊晶晶圓1時，亦可沿著相異的3個方向形成凹部14，在俯視第1氮化鋁膜13表面的情況下，以凹部14圍住之部分的形狀為三角形。
另外，凹部14的深度尺寸，宜大於第1氮化鋁膜13的膜厚與鋁堆積物12之膜厚的合計膜厚值。藉此，在製造磊晶晶圓1時，從凹部14的內底面成長的第3氮化鋁膜15b，可抑制氮化鋁從第1氮化鋁膜13的表面横向成長被阻礙的情形，而可抑制阻礙空洞部17之形成的情況。
考慮到第2氮化鋁膜15a之表面的平坦性，宜將第2氮化鋁膜15a的膜厚設定為例如3~9μm左右的範圍。
氮化鋁層16可作為緩衝層使用，其用於例如，在紫外發光元件2中，降低第1氮化物半導體層22之穿透差排，同時降低第1氮化物半導體層22的殘留應變。
發光層23，係將注入之載體(此處為電子與電洞)變換為光者，具有量子井的構造。量子井構造，係由壁層23a與井層23b所構成。在圖2所示的例中，障壁層23a與井層23b交互堆疊，井層23b的數量雖為2，但井層23b的數量並未特別限定。簡而言之，量子井構造，可為多重量子井構造，亦可為單一量子井構造。另外，亦並未特別限定井層23b及障壁層23a的膜厚。然而，發光層23中，若井層23b的膜厚過厚，由於在量子井構造中的晶格不匹配所引起的壓電效應，造成注入井層23b之電子及電洞於空間上的分離，而導致發光效率低落。另外，發光層23，在井層23b的膜厚過薄的情況下，載體的限制效應降低，而導致發光效率降低。因此，井層23b的膜厚，宜為1~5nm左右，較宜為1.3~3nm左右。另外，障壁層23a的膜厚，宜設定於例如，5~15nm左右的範圍。作為本實施態樣中的一例，將井層23b的膜厚設定為2nm，並將障壁層23a的膜厚設定為10nm，但並非限定於該等膜厚。
發光層23，以發出期望之發光波長的紫外光的方式，設定井層23b之Al的成分。其中，由AlGaN系材料所構成的發光層23中，藉由改變Al的成分，可在210~360nm的範圍內任意的設定發光波長。例如，期望的發光波長在265nm附近的情況中，可將Al的成分設定為0.50。另外，亦可將發光層23作為單層構造，並以發光層23與發光層23之厚度方向兩側的層(例如，n型氮化物半導體層及p型氮化物半導體層)形成雙異質結構。
第1氮化物半導體層22，在第1導電型為n型的情況中，形成n型氮化物半導體層。n型氮化物半導體層，係用以對發光層23輸送電子者。n型氮化物半導體層的膜厚，雖以設定為1μm作為一例，但膜厚並非係特別限定者。另外，n型氮化物半導體層為n型AlxGa1-xN(0<x<1)層。此處，構成n型氮化物半導體層的n型AlxGa1-xN(0<x<1)層之Al的成分的x，只要係在發光層23中不吸收發光之紫外光的成分即可，並非特別限定者。例如，如上所述，於發光層23中的井層23b之Al的成分為0.5，障壁層23a之Al的成分為0.70的情況中，n型AlxGa1-xN(0<x<1)層之Al的成分之x，可為與障壁層23a之Al的成分相同的0.70。亦即，發光層23之井層23b 為Al0.5Ga0.5N層的情況中，n型氮化物半導體層，可為n型Al0.70Ga0.30N層。又，n型氮化物半導體層的材料，不限於AlGaN，只要是在發光層23中不吸收發光之紫外光的成分即可，亦可為例如，AlInN、AlGaInN等。作為n型氮化物半導體層的施體雜質宜為Si。另外，n型氮化物半導體層之電子濃度，宜設定於例如，1×1018~1×1019cm-3左右的範圍。本實施態樣中，作為一例，將n型氮化物半導體層的電子濃度設為8×1018cm-3。
紫外發光元件2中，亦可於第1氮化物半導體層22與氮化鋁層16之間，具備底層21。底層21的膜厚雖設為300nm，但並不僅限於此，例如可設於100nm~600nm左右的範圍。底層21中，Al的成分例如，與第1氮化物半導體層22相同，由Al0.70Ga0.30N層所構成，但並非係將Al的成分特別限定者。
第2氮化物半導體層25，在第2導電型為p型的情況中，成為p型氮化物半導體層。p型氮化物半導體層，係對發光層23輸送電洞者。另外，p型氮化物半導體層，為p型AlyGa1-yN(0<y<1)層。此處，構成p型氮化物半導體層之p型AlyGa1-yN(0<y<1)層的Al的成分當中的y，只要係在發光層23中不吸收發光之紫外光的成分即可，並非特別限定者。例如，如上所述，發光層23中的井層23b之Al的成分為0.5，障壁層23a之Al的成分為0.70的情況，p型AlyGa1-yN(0<y<1)層的Al成分中的y，可為例如，與障壁層23a之Al的成分相同的0.70。亦即，發光層23的井層23b為Al0.5Ga0.5N層的情況中，p型氮化物半導體層，可為p型Al0.70Ga0.30N層。p型氮化物半導體層的受體雜質宜為Mg。
另外，p型氮化物半導體層之電洞濃度，並未特別限定，在不使p型氮化物半導體層的膜質劣化的電洞濃度之範圍中，宜為較高的濃度。然而，作為紫外發光元件2，因為p型AlyGa1-yN(0<y<1)層的電洞濃度低於n型AlxGa1-xN(0<x<1)層的電子濃度，若p型氮化物半導體層的膜厚太厚，則該紫外發光元件2的電阻變大。因此，p型氮化物半導體層的膜厚宜為200nm以下，較宜為100nm以下。又，本實施態樣中，將p型氮化物半 導體層的膜厚設定為25nm作為一例。
另外，紫外發光元件2中，為了抑制注入發光層23的電子中未在發光層23中與電洞再結合的電子，漏到p型氮化物半導體層側(溢流)，宜在發光層23與第2氮化物半導體層(p型氮化物半導體層)25之間設置電子區塊層24。電子區塊層24，係由p型AlzGa1-zN(0<z<1)層所構成。構成電子區塊層24的p型AlzGa1-zN(0<z<1)層之Al的成分中的z可為例如0.9，但並未特別限定。電子區塊層24中的Al成分中的z，宜以電子區塊層24之能隙能量，高於p型氮化物半導體層或障壁層23a的能隙能量的方式設定。另外，並未特別限定電子區塊層24的電洞濃度。另外，雖未特別限定電子區塊層24的膜厚，但若膜厚過薄則抑制溢流的效果降低，若膜厚過厚，則紫外發光元件2的電阻變大。此處，電子區塊層24的膜厚，係根據作為Al之成分的z與電洞濃度等的值，將膜厚進行適當變化，雖無法一概而論，但宜設定於1~50nm的範圍內，更宜設定於5~25nm的範圍內。
p型接觸層26，係設置用以使與第2電極28的接觸電阻下降，以得到與第2電極28的良好的歐姆接觸。p型接觸層26，係由p型GaN層所構成。此處，構成p型接觸層26的p型GaN層之電洞濃度，宜高於p型氮化物半導體層之濃度，例如，使其為1×1018cm-3左右，藉此，可得到與第2電極28之良好的電性接觸。然而，並未特別限定p型GaN層的電洞濃度，亦可在得到與第2電極28之良好的電性接觸的電洞濃度的範圍內，進行適當的變更。p型接觸層26的膜厚，雖設定為50nm，但並不僅限於此，例如，只要設定於30~150nm左右的範圍即可。
另外，紫外發光元件2，在為n電極的第1電極27上，形成由例如Au薄膜所構成的第1平板(圖中未顯示)。另外，紫外發光元件2，在為p電極的第2電極28上，形成由例如Au薄膜所構成的第2平板(圖中未顯示)。
以下，就本實施態樣之磊晶晶圓1及紫外發光元件2的製造方法進行說明。
(1)將矽基板11導入反應爐的步驟
此步驟中，準備上述一表面為(111)面的矽基板11(參照圖1A)，並將其導入減壓MOVPE裝置的反應爐內。此步驟中，在將矽基板11導入反應爐之前，宜藉由以藥品對矽基板11進行前處理，使矽基板11的表面潔淨化。作為前處理，可舉例如，以硫酸及過氧化氫的混合溶液(SPM)進行有機物的去除，之後以氫氟酸進行氧化物的去除。另外，此步驟中，在將矽基板11導入反應爐後，進行反應爐內部的真空抽氣。之後，在藉由將N2氣體等流入反應爐內，使反應爐內充滿N2氣體後，亦可進行排氣。
(2)形成鋁堆積物12的步驟(第1步驟)
此步驟，在將反應爐內的壓力減壓至第1既定壓力後，一邊使反應爐內保持於規定壓力，一邊將作為矽基板11之溫度的基板溫度，升溫至使鋁堆積物12堆積的第1既定溫度。此步驟，接著，在一邊使反應爐內的壓力保持於第1既定壓力，一邊使基板溫度保持於第1既定溫度的狀態下，僅於第1既定時間將作為鋁原料的三甲基鋁及作為載體氣體的H2氣體供給至反應爐內，藉此在矽基板11之上述一表面上，形成鋁堆積物12(參照圖1B)。第1既定壓力，雖可為例如，10kPa≒76Torr，但並不僅限於此，可設定於例如，1kPa~40kPa左右的範圍。第1既定溫度，雖設定為例如900℃，但並不僅限於此，宜設定於300℃以上，未滿1200℃的溫度範圍內。這是因為，只要基板溫度未滿1200℃，就可防止在1200℃以上的高溫下，矽基板11與殘留NH3等的反應，而可抑制氮化矽之突起的產生。另外，這是因為，若使基板溫度為300℃，三甲基鋁分解，鋁原子可單獨到達矽基板11上，而能夠形成鋁堆積物12。另外，第1既定溫度，較宜設定於500℃~1150℃左右的溫度範圍。這是因為在基板溫度高於1150℃的情況中，基板溫度往高溫側變動或是超值時，會有超過1200℃以上的可能性。另外，這是因為若基板溫度在500℃以上，可提升三甲基鋁的分解效率，而能夠使分解效率大約達到100%。第1既定時間，雖可設定為例如6秒，但並不僅限於此，例如，宜設於3秒~20秒左右的範圍。此步驟中，宜使與作為載體氣體的H2氣體之流量相對的三甲基鋁之濃度，為例如0.010μmol/L以上1.0μmol/L 以下。在該三甲基鋁濃度未滿0.010μmol/L的情況中，鋁難以散布至矽基板11之上述一表面整體，造成未形成鋁堆積物12之處，及鋁堆積物12之堆積厚度較薄處，結果在第1氮化鋁膜13形成前，就形成氮化矽之突起。另外，在三甲基鋁之濃度高於1.0μmol/L的情況中，鋁堆積物12的表面粗糙，而形成於其上的第1氮化鋁膜13之表面亦為粗糙。
另外，本案發明人，在決定第1步驟之製程條件時，以各種製程條件，製作如圖4所示的參考形態之磊晶晶圓10，並對磊晶晶圓10的表面之平坦性等進行評價。磊晶晶圓10，為矽基板11上形成鋁堆積物12，而鋁堆積物12形成氮化鋁層16的構造，並未具備如實施態樣之磊晶晶圓1的空洞部17。
在製作參考態樣之磊晶晶圓10時，準備導電型為n型，比電阻為1~3Ω．cm，厚度為430μm，且上述一表面為(111)面的矽晶圓作為矽基板11。
作為將矽基板11導入減壓MOVPE裝置前的前處理，以硫酸及過氧化氫的混合溶液(SPM)進行有機物的去除，之後以氫氟酸進行氧化物的去除。
在將矽基板11導入反應爐後，進行反應爐內部的真空抽氣，之後在反應爐內的壓力降低至第1既定壓力的10kPa後，使反應爐內保持於第1既定壓力，並使基板溫度升溫至為第1既定溫度的900℃。第1步驟中，在一邊將反應爐內之壓力保持於第1既定壓力，一邊將基板溫度保持於900℃的狀態下，將三甲基鋁及H2氣體，以第1既定時間的6秒供給至反應爐內，以在矽基板11的上述一表面上形成鋁堆積物12。
在形成鋁堆積物12之後，將基板溫度升溫至第2既定溫度的1300℃，並在一邊使反應爐內之壓力保持於與第1既定壓力相同的第2既定壓力(10kPa)，一邊使基板溫度保持於1300℃的狀態下，將三甲基鋁、H2氣體及NH3供給至反應爐內，以形成膜厚約為300nm的氮化鋁層16。形成氮化鋁層16的第2步驟中，分別將三甲基鋁的流量在標準狀態下設為0.1L/min， H2氣體的流量在標準狀態下設為100L/min，NH3的流量在標準狀態下設為1L/min。
在製造參考形態之磊晶晶圓10時，就僅使第1步驟之條件不同的參考例1~4進行說明。參考例1，第1步驟中，分別將三甲基鋁的流量在標準狀態下設為0L/min，亦即0SCCM(standard cc per minute)，將H2氣體的流量在標準狀態下設為100L/min，亦即，100SLM(standard liter per minute)。與此參考例1之第1步驟中的H2氣體之流量相對的三甲基鋁之濃度，為0μmol/L。另外，參考例2中，分別將三甲基鋁之流量在標準狀態下設為0.0007L/min，亦即0.7SCCM，H2氣體之流量在標準狀態設為100L/min，亦即100SLM。與此參考例2之第1步驟中的H2氣體之流量相對的三甲基鋁之濃度，為0.0098μmol/L。參考例2中，鋁堆積物12的堆積條件，係將堆積厚度設為0.2nm。另外，參考例3中，於第1步驟中，分別將三甲基鋁的流量在標準狀態設為0.02L/min，亦即20SCCM，H2氣體的流量在標準狀態下設為100L/min，亦即100SLM。與此參考例3的第1步驟中之H2氣體流量相對的三甲基鋁的濃度，為0.28μmol/L。參考例4中，分別將三甲基鋁的流量在標準狀態下設為0.08L/min，亦即80SCCM，H2氣體的流量在標準狀態下設為100L/min，亦即100SLM。與此參考例4之第1步驟中的H2氣體流量相對的三甲基鋁濃度，為1.1μmol/L。參考例4中的鋁堆積物12的堆積條件，係堆積厚度設定為20nm的情況。
本案發明人，以光學顯微鏡分別觀察以參考例1~4的製造方法所製作的矽基板11上之氮化鋁層16。結果，得到如圖5A、5B、5C及5D所示的結果。圖5A、5B、5C及5D，分別為參考例1、2、3及4的表面形態圖。參考例1中製造的氮化鋁層16，如圖5A所示，產生多數黑色斑點。以SEM觀察的結果可瞭解到，此斑點係高度為0.1μm以上的突起。另外，藉由以EDX之成分分析可瞭解到，此突起的主要成分，為矽與氮。相對於此，以參考例3的製造方法所製作的矽基板11上的第1氮化鋁膜13之表面，以光學顯微鏡觀察的結果，得到如圖5C所示的鏡面。另外，參考例2之氮化鋁層16的表面，如圖5B所示，觀察到突起(黑色斑點)。參考例2之氮化鋁 層16表面的突起數，在氮化鋁層16的整個面當中為10個。藉此推論，參考例2中，與參考例1相比，幾乎抑制了氮化矽的形成。因此認為，與第1步驟中的三甲基鋁之H2氣體流量相對的濃度，宜為0.010μmol/L以上。參考例4之氮化鋁層16的表面，如圖5D所示，雖未見突起，但發現些許粗糙。氮化鋁層16之表面粗糙的原因，被認為是受到下述之影響者：在矽基板11的表面堆積過剩的鋁堆積物12之表面，因為形成氮化鋁層16時的基板溫度而造成其粗糙的結果。因此認為，與第1步驟中的三甲基鋁與H2氣體流量相對的濃度，宜為1.0μmol/L以下。
又，磊晶晶圓1的製造方法中，在第1步驟之前，將導入反應爐內之矽基板11的基板溫度升溫至規定的熱處理溫度(例如900℃)，更進一步，亦可藉由以此熱處理溫度之加熱，使矽基板11之上述一表面潔淨化。此情況中，在對反應爐內供給H2氣體的狀態下，加熱矽基板11，藉此可有效地進行潔淨化。
(3)形成第1氮化鋁膜13之步驟(第2步驟)
此步驟中，在第1步驟之後，使基板溫度為1200℃以上1400℃以下的第2既定溫度後，將為三甲基鋁及氮之原料氣體的NH3供給至反應爐內，藉此在矽基板11的上述一表面側形成第1氮化鋁膜13(參照圖1B)。
若進行更具體的說明，此步驟中，將矽基板11之基板溫度，設定為第2既定溫度。雖為了形成缺陷少的高品質之第1氮化鋁膜13，而將第2既定溫度設為1300℃，但並不僅限於此，宜設於1200℃以上1400℃以下之溫度範圍，更宜設於1250~1350℃的溫度範圍。此步驟中，在基板溫度未滿1200℃的情況下，無法形成缺陷少的高品質之第1氮化鋁膜13。另外，此步驟中，若基板溫度高於1400℃，則第1氮化鋁膜13的表面粗糙，平坦性較差。
此步驟中，例如僅將H2氣體供給至反應爐內，一邊使反應爐內的壓力保持於第2既定壓力(例如10kPa)，一邊使基板溫度從第1既定溫度上升至 第2既定溫度。第2既定壓力，宜為與第1既定壓力相同的值，但亦可為不同的值。此步驟中，之後在基板溫度保持於第2既定溫度的狀態下，將作為鋁原料的三甲基鋁，及作為三甲基鋁之載體氣體的H2氣體及氮的原料之NH3供給至反應爐內，形成第1氮化鋁膜13(使其磊晶成長)。
此步驟中，採用連續供給三甲基鋁且間歇性地供給NH3以進行成長的成長方法(以下稱為「脈衝供給成長法」)。此步驟中，並不限於脈衝供給成長法，亦可採用例如，同時供給三甲基鋁與NH3，以使第1氮化鋁膜13磊晶成長的成長方法(以下稱為「同時供給成長法」)。另外，此步驟中，亦可採用使三甲基鋁與NH3之供給時機交錯，以使第1氮化鋁膜13磊晶成長的成長方法(以下，稱為「交互供給成長法」)。另外，此步驟中，亦可將同時供給成長法與交互供給成長法時序性的組合。另外，此步驟中，亦可將同時供給成長法與脈衝供給成長法時序性的組合。表示三甲基鋁與NH3之莫爾比的V/III比，無論在同時供給成長法、交互供給成長法、脈衝供給成長法的任一情況中，皆宜為1以上5000以下。此步驟中的第2既定壓力(成長壓力)的值，係為一例，而並非特別限定者。又，此步驟中，亦將V/III比、三甲基鋁的供給量、成長壓力等考慮為基板溫度以外的參數(該基板溫度控制第1氮化鋁膜13之表面之平坦性)，但基板溫度仍被認為是最根本的參數。
上述(1)之步驟中，在將矽基板11導入減壓MOVPE裝置的反應爐內之後，到(3)的步驟結束前，係在減壓MOVPE裝置之反應爐內連續進行。
(4)形成凹部14的步驟(第3步驟)
此步驟中，在第1氮化鋁13及矽基板11中的各空洞部17之形成預定區域，分別形成凹部14，其係從第1氮化鋁膜13之表面側到比矽基板11之上述一表面更深的位置(參照圖1C)。凹部14，例如使用光微影技術及乾蝕刻技術形成。因此，為了形成凹部14，必須一度將形成有鋁堆積物12及第1氮化鋁膜13的矽基板11從減壓MOVPE裝置取出。蝕刻遮罩，可藉由使用光微影技術的剝離法形成。蝕刻遮罩，可由例如，圖樣化的Ni薄膜 所構成。Ni薄膜，在凹部14形成之後，可以例如王水進行蝕刻以將其去除。作為在進行乾蝕刻時的蝕刻氣體，可採用例如，Cl2氣體與SiCl4氣體的混合氣體。藉此，第3步驟中，可使用相同的蝕刻氣體，對第1氮化鋁膜13、鋁堆積物12及矽基板11進行連續的乾蝕刻。蝕刻氣體雖並未特別限定，亦可使用上述混合氣體以外的氣體。
此步驟中，雖將凹部14的寬度設為2μm，深度設為1μm，但該等數值為一例，並非特別限定者。凹部14的寬，可設定於例如，1~5μm左右的範圍。另外，凹部14的深度，可設定為例如，0.5~2μm左右的範圍。另外，凹部14之週期，宜設定於例如0.5μm~20μm左右的範圍。另外，凹部14的週期，可為定值，亦可在凹部14並排的方向上，於途中改變週期。
(5)形成第2氮化鋁膜15a及各空洞部17的步驟(第4步驟)
此步驟，係以減壓MOVPE裝置進行。此步驟中，在使矽基板11之基板溫度為1200℃以上1400℃以下之第3既定溫度後，將作為三甲基鋁及氮之原料氣體的NH3供給至減壓MOVPE裝置的反應爐內，藉此在矽基板11之上述一表面側形成第2氮化鋁膜15a及各空洞部17(參照圖1D)。
若進行更具體的說明，此步驟中，將矽基板11之基板溫度設為第3既定溫度。為了形成缺陷少之高品質的第2氮化鋁膜15a，宜將該第3既定溫度設為1300℃，但並不僅限於此，宜設於1200℃以上1400℃以下的溫度範圍，更宜設於1250~1350℃之溫度範圍。
此步驟中，例如僅將H2氣體供給至反應爐內，一邊使反應爐內之壓力保持於第3既定壓力(例如10kPa)，一邊使基板溫度上升至第3既定溫此步驟中，之後，在使基板溫度保持於第3既定溫度的狀態下，將為鋁原料的三甲基鋁，及為三甲基鋁之載體氣體的H2氣體及氮之原料的NH3供給至反應爐內，以形成第2氮化鋁膜15a(使其磊晶成長)。
此步驟中，雖採用同時供給成長法，但並不僅限於此，亦可採用脈衝 供給成長法或交互供給成長法。另外，此步驟中，亦可將同時供給成長法與交互供給成長法時序性的組合。另外，此步驟中，亦可將同時供給成長法與脈衝供給成長法時序性的組合。表示三甲基鋁與NH3之莫爾比的V/III比，無論在同時供給成長法、交互供給成長法、脈衝供給成長法的任1情況中，皆宜為1以上5000以下。此步驟中的第3既定壓力(成長壓力)的值為一例，並非特別限定者。又，此步驟中，亦將V/III比、三甲基鋁的供給量、成長壓力等考慮為基板溫度以外的參數(該基板溫度影響第1氮化鋁膜13表面的平坦性)，但基板溫度仍被認為是最根本的參數。
本實施態樣之磊晶晶圓1的製造方法，與在矽基板11之上述一表面上形成經圖樣化的光阻層並對矽基板11加工，之後於該矽基板的上述一表面側形成氮化鋁層16的情況相比，使得氮化鋁層16之結晶性提升，而此結果係經過實驗所確認。
又，第3步驟與第4步驟之間，因為矽基板11之上述一表面側中凹部14的內底面等露出，故亦可在第4步驟之前，以與第1步驟相同的條件，在矽基板11的上述一表面側形成鋁堆積物。然而，本案發明人更以實驗確認，即使是矽基板11之上述一表面側中凹部14的內底面等露出的情況，亦難以在凹部14的內底面產生氮化矽。這被認為是因為，殘留NH3難以到達凹部14的原因。另外，磊晶晶圓1的製造方法中，在將凹部14之深度尺寸設定為小於第1氮化鋁膜13之膜厚的情況中，不需要在凹部14形成後，再次形成鋁堆積物。
藉由上述(5)的步驟所製造的磊晶晶圓1，在使基板溫度降低至例如室溫附近之後，從減壓MOVPE裝置取出，亦可以MOVPE法以外的結晶成長方法，例如，MBE(Molecular Beam Epitaxy)法，形成III族氮化物半導體層，亦可以磊晶晶圓1的狀態保管。另外，在將以減壓MOVPE裝置所製造的磊晶晶圓1直接供給至紫外發光元件2之製造的情況中，亦可不從減壓MOVPE裝置取出磊晶晶圓1，而是在該磊晶晶圓1上形成III族氮化物半導體層後，使基板溫度降低至室溫附近，再從減壓MOVPE裝置取出。
在以減壓MOVPE裝置製造磊晶晶圓1後，接著製造紫外發光元件2的情況之各步驟，如以下所述。
(6)形成底層21的步驟
作為底層21之成長條件，例如，使基板溫度為1100℃，並使成長壓力為第4既定壓力(例如10kPa)。另外，作為底層21之成長條件，使用三甲基鋁作為鋁之原料氣體，使用三甲基鎵(TMG；Trimethyl Gallium)作為鎵的原料氣體，使用NH作為氮的原料氣體。使用H2氣體作為用以輸送各原料氣體的載體氣體。另外，為了使Al的成分為期望的值(例如0.70)，設定III族之原料氣體中的三甲基鋁之莫爾比(〔三甲基鋁〕/{〔三甲基鋁〕+〔三甲基鎵〕})。又，各原料氣體並非特別限定者，例如，亦可使用TEGa(triethyl gallium)作為鎵的原料，使用聯氨衍伸物(hydrazine)作為氮的原料氣體。另外，基板溫度及第4既定壓力之衍生物值為一例，並非特別限定者。
(7)形成n型氮化物半導體層步驟
作為n型氮化物半導體層之成長條件，例如使基板溫度為1100℃，使成長壓力為第5既定壓力(例如10kPa)，以三甲基鋁作為鋁的原料氣體，以三甲基鎵作為鎵的原料氣體，以NH3作為氮的原料氣體，以SiH4(monosilane)作為給予n型導電性的雜質之矽的原料氣體，而使用H2氣體作為用於輸送各原料氣體的載體氣體。此步驟中，以使Al的成分為期望值(例如0.70)的方式，設定III族之原料氣體中的三甲基鋁之莫爾比(〔三甲基鋁〕/{〔三甲基鋁〕+〔三甲基鎵〕})。又，各原料氣體，並未特別限定，例如，亦可使用TEGa作為鎵的原料，使用聯氨衍伸物作為氮的原料氣體，使用TESi(tetraethyl silane)作為矽的原料。另外，基板溫度及第5既定壓力之分別的值為一例，並非特別限定者。
(8)形成發光層23的步驟
作為發光層23之成長條件，例如，使基板溫度為1100℃，使成長壓力為第6既定壓力(例如10kPa)，以三甲基鋁作為鋁的原料氣體，以三甲基鎵 作為鎵的原料氣體三甲基鎵，以NH3作為氮的原料氣體，並使用H2氣體作為輸送各原料氣體的載體氣體。此處，就發光層23之井層23b的成長條件，為了得到期望的成分，將III族原料氣體中的三甲基鋁之莫爾比(〔三甲基鋁〕/{〔三甲基鋁〕+〔三甲基鎵〕})設定為小於障壁層23a之成長條件。又，本實施態樣中，雖未將雜質摻雜於障壁層23a，但並不僅限於此，亦可以不使障壁層23a之結晶品質劣化之程度的濃度，摻雜矽等雜質。此處，矽的原料氣體，可使用例如SiH4。各原料氣體，並非特別限定者，例如，亦可使用TEGa作為鎵的原料，使用聯氨衍生物作為氮的原料氣體，使用TESi作為矽的原料。另外，基板溫度及第6既定壓力的值分別僅為一例，並非特別限定者。
(9)形成電子區塊層24的步驟
作為電子區塊層24的成長條件，使基板溫度為1100℃，使成長壓力為第7既定壓力(例如10kPa)。另外，作為電子區塊層24的成長條件，使用三甲基鋁作為鋁的原料氣體，使用三甲基鎵作為鎵的原料氣體，使用NH3作為氮的原料氣體，並使用雙環戊二烯鎂(Cp2Mg)作為施予p型導電性之雜質的Mg的原料氣體。另外，使用H2氣體作為用於輸送各原料氣體的載體氣體。此處，以使Al的成分形成期望值(例如0.9)的方式，設定III族之原料氣體中的三甲基鋁之莫爾比(〔三甲基鋁〕/{〔三甲基鋁〕+〔三甲基鎵〕})。各原料氣體，雖並未特別限定，例如，亦可使用TEGa作為鎵的原料，使用聯氨衍生物作為氮的原料氣體。另外，基板溫度及第7既定壓力各別的值為一例，並非特別限定者。發光層23之成長條件中的基板溫度與電子區塊層24之成長條件中的基板溫度，雖宜為相同溫度，但並不一定必須為相同溫度。
(10)形成p型氮化物半導體層的步驟
作為p型氮化物半導體層之成長條件，使基板溫度為1100℃，使成長壓力為第8既定壓力(例如10kPa)。另外，作為p型氮化物半導體層的成長條件，使用三甲基鋁作為鋁的原料氣體，使用三甲基鎵作為鎵的原料氣體，使用NH3作為氮氣體的原料氣體，使用Cp2Mg作為施予p型導電性之雜 質的Mg的原料氣體。另外，宜使用H2氣體作為用於輸送各原料氣體的載體氣體。此步驟中，以使Al的成分形成期望值(例如0.70)的方式，設定III族之原料氣體中的三甲基鋁的莫爾比(〔三甲基鋁〕/{〔三甲基鋁〕+〔三甲基鎵〕})。在Al的成分與n型氮化物半導體層中的Al之成分相同的情況中，可將莫爾比設定為與n型氮化物半導體層之成長條件相同。另外，基板溫度及第8既定壓力各別的值為一例，並非特別限定者。
(11)形成p型接觸層26的步驟
作為p型接觸層26之成長條件，使基板溫度為1050℃，使成長壓力為第9既定壓力(例如10kPa)。另外，作為p型接觸層26的成長條件，使用三甲基鎵作為鎵的原料氣體，使用NH3作為氮的原料氣體，使用Cp2Mg作為施予p型導電性之雜質的Mg的原料氣體。使用H2氣體作為輸送各原料氣體的載體氣體。
在p型接觸層26之成長結束後，使基板溫度降溫至室溫附近，並從減壓MOVPE裝置取出磊晶晶圓1(其上成長有III族氮化物半導體層、底層21、第1氮化物半導體層22、發光層23、電子區塊層24、第2氮化物半導體層25及p型接觸層26的層疊薄膜)。
(12)形成平台構造的步驟
此步驟中，成長於矽基板11之上述一表面側的III族氮化物半導體層中，在與平台構造的頂面對應的區域上，形成光阻層。此步驟中，之後將光阻層作為遮罩，並將III族氮化物半導體層從表面側(此處為p型接觸層26之表面側)蝕刻至第1氮化物半導體層22的途中，藉此形成平台構造，接著去除光阻層。此III族氮化物半導體層之蝕刻，可藉由例如，反應性離子蝕刻來進行。又，平台構造的面積及形狀並非特別限定者。
至上述(12)之步驟結束之後，形成第1電極27及第2電極28，之後形成第1平板及第2平板。藉此，紫外發光元件2的製造方法中，完成形成有複數紫外發光元件2的晶圓。之後為切割步驟，以切割機裁切晶圓，藉 此分割為各個紫外發光元件2(晶片)，而能夠從1片晶圓得到複數的紫外發光元件2。
本實施態樣之磊晶晶圓1，具備：矽基板11；單結晶之氮化鋁層16，形成於矽基板11之一表面側；及鋁堆積物12，設於矽基板11與氮化鋁層16之間，抑制氮化矽的形成。藉此，磊晶晶圓1，可在氮化鋁層16形成前，抑制氮化矽形成於矽基板11的上述一表面側，而可謀求形成於矽基板11上之氮化鋁層16表面的平坦性的提升。另外，磊晶晶圓1，具備跨越矽基板11、鋁堆積物12及氮化鋁層16的複數空洞部17。藉此，磊晶晶圓1，可抑制裂縫在氮化鋁層16上發生。另外，磊晶晶圓1中，鋁堆積部12形成於矽基板11的上述一表面，因為具備跨越矽基板11、鋁堆積物12及氮化鋁層16的複數空洞部17，可謀求氮化鋁層16之結晶性的提升。
磊晶晶圓1中，氮化鋁層16，係由直接形成於鋁堆積物12上的第1氮化鋁膜13，與直接形成於第1氮化鋁膜13上的第2氮化鋁膜15a所構成。接著，磊晶晶圓1，在空洞部17中，形成於第1氮化鋁膜13的第1部分的寬度均一，形成於第2氮化鋁膜15a之第2部分的寬度越離開矽基板11越小。藉此，磊晶晶圓1，可採用如下所述的製造製程：在第1氮化鋁13形成於矽基板11之上述一表面側後，形成為各空洞部17的原來的凹部14，之後在形成第2氮化鋁膜15a時，與各凹部14對應，形成各空洞部17。
磊晶晶圓1中，氮化鋁層16的表面為(0001)面。接著，各空洞部17中，分別與氮化鋁層16之a軸及c軸垂直的方向為長邊方向，而此長邊方向的兩側宜為開放的態樣。藉此，磊晶晶圓1，可在製造時，促進於形成第2氮化鋁膜15a時的氮化鋁的横向成長，更可提升平坦性。
另外，本實施態樣之磊晶晶圓1的製造方法，係準備矽基板11，並在其配置於減壓MOVPE裝置之反應爐內的狀態中，依序進行第1步驟、第2步驟。第1步驟，在使為矽基板11之溫度的基板溫度成為300℃以上，未滿1200℃之第1既定溫度後，將作為鋁之原料氣體的三甲基鋁供給至反應 爐內，並於矽基板11的上述一表面上形成鋁堆積物12。第2步驟，在使矽基板11的基板溫度成為1200℃以上，1400℃以下的第2既定溫度後，將作為三甲基鋁及氮的原料氣體之NH3供給至反應爐內，藉此在矽基板11的上述一表面側上形成第1氮化鋁膜13。然而，本實施態樣之磊晶晶圓1的製造方法中，藉由在第2步驟之前設置第1步驟，可抑制氮化矽形成於矽基板11的上述一表面側，而可謀求形成於矽基板11上的第1氮化鋁膜13之表面的平坦性及結晶性的提升。因此，本實施態樣的磊晶晶圓1的製造方法中，作為其結果，可謀求氮化鋁層16之表面的平坦性及結晶性的提升。
本實施態樣之磊晶晶圓1的製造方法中，於第1步驟中，宜將鋁堆積物12的堆積厚度設定為大於0.2nm且小於20nm的值。藉此，在磊晶晶圓1的製造方法中，可謀求形成於矽基板11上之第1氮化鋁膜13的表面的平坦性的提升。其中，第1步驟中，宜使與H2氣體(作為載體氣體)的流量相對的三甲基鋁之濃度為0.010μmol/L以上，1.0μmol/L以下。藉此，在磊晶晶圓1的製造方法中，可謀求形成於矽基板11上的第1氮化鋁膜13之表面的平坦性的提升。
另外，本實施態樣之磊晶晶圓1的製造方法中，第2步驟之後，更具備形成各凹部14的第3步驟、形成第2氮化鋁膜15a及各空洞部17的第4步驟。藉此，磊晶晶圓的製造方法中，可提升由第1氮化鋁膜13與第2氮化鋁膜15a所形成之氮化鋁層14的平坦性，且可抑制裂縫發生於氮化鋁層16的情況。
該磊晶晶圓1的製造方法中，於第1步驟中，宜將鋁堆積物12的堆積厚度設為大於0.2nm且小於20nm。藉此，磊晶晶圓1的製造方法中，可提升第1氮化鋁膜13之表面的平坦性，結果可提升氮化鋁層16之表面的平坦性。
另外，紫外發光元件2包含：矽基板11a；單結晶之氮化鋁層16，形成於矽基板11a之一表面側；鋁堆積物12，設於矽基板11a與氮化鋁層16 之間，抑制氮化矽的形成；複數空洞部17，跨越矽基板11a、鋁堆積物12及氮化鋁層16；第1導電型之第1氮化物半導體層22，形成於氮化鋁層16上；活性層23，形成於第1氮化物半導體層22上；及第2氮化物半導體層25，形成於活性層23上。於是，紫外發光元件2中，可謀求形成於矽基板11a上的單結晶之氮化鋁層16之表面的平坦性的提升，且可抑制裂縫產生於氮化鋁層16。結果，紫外發光元件2中，可使第1氮化物半導體層22、活性層23及第2氮化物半導體層25的結晶性提升。因此，藉由採用本實施態樣中的紫外發光元件2之構造，可在矽基板11a上製作高效率，且製造良率高、發光波長在360nm以下的紫外發光元件2。
(實施例1)
實施例1中，根據實施態樣中說明的磊晶晶圓1的製造方法，製造磊晶晶圓1。
準備導電型為n型，比電阻為1~3Ω．cm，厚度為430μm，上述一表面為(111)面的矽晶圓作為矽基板11。
作為將矽基板11導入減壓MOVPE裝置前的前處理，以硫酸及過氧化氫的混合溶液(SPM)進行有機物的去除，之後，以氫氟酸進行氧化物的去除。
在將矽基板11導入反應爐之後，進行反應爐內部的真空抽氣，之後，在使反應爐內的壓力降低至第1既定壓力的10kPa後，一邊使反應爐內保持於第1既定壓力，一邊將基板溫度升溫至第1既定溫度的900℃。第1步驟中，在一邊將反應爐內之壓力保持於第1既定壓力，一邊將基板溫度保持於900℃的狀態下，僅以第1既定時間(6秒)將三甲基鋁及H2氣體供給至反應爐內，藉此在矽基板11的上述一表面上形成鋁堆積物12。在形成鋁堆積物12的第1步驟中，分別將三甲基鋁的流量在標準狀態下設為0.02L/min，亦即20SCCM，並將H2氣體的流量在標準狀態下設為100L/min，亦即100SLM。此處，與H2氣體的流量相對的三甲基鋁之濃度為0.28μmol/L。
在形成鋁堆積物12之後，使基板溫度升溫至第2既定溫度的1300℃，並藉由脈衝供給法(一邊使反應爐內之壓力保持於與第1既定壓力相同的第2既定壓力(10kPa)，一邊使基板溫度保持於1300℃的狀態下，持續供給三甲基鋁與H2氣體，另一方面間歇性地供給NH3)，形成膜厚約200nm的第1氮化鋁膜13。形成第1氮化鋁膜13的第2步驟中，分別將三甲基鋁的流量在標準狀態下設為0.1L/min，將H2氣體的流量在標準狀態下設為100L/min，將NH3的流量在標準狀態下設為1L/min。
在形成鋁堆積物12及第1氮化鋁膜13之後，從減壓MOVPE裝置之反應爐取出矽基板11。之後，使用光微影技術及乾蝕刻技術，形成各凹部14。形成此各凹部14的步驟中，將光阻塗佈於矽基板11之上述一表面側的第1氮化鋁膜13的表面，之後，透過遮罩進行紫外線曝光，之後，藉由顯影，留下光阻中未被曝光的地方。之後，在矽基板11之上述一表面側，蒸鍍鎳層，接著，進行光阻及光阻上之不要的鎳層的剝離，在第1氮化鋁膜13上形成條紋狀(Stripe)圖樣化的鎳層。之後，將鎳層作為蝕刻遮罩，以Cl2氣體及SiCl4氣體的混合氣體作為蝕刻氣體，對第1氮化鋁膜13、鋁堆積物12及矽基板11進行乾蝕刻，接著以王水蝕刻而去除鎳層，形成複數凹部14。凹部14，雖寬度為2μm，深度為1μm，週期為10μm，但並未限定於該等數值。凹部14之長邊方向，係與第1氮化鋁膜13之a軸及c軸垂直的方向。
在矽基板11之上述一表面側形成上述之各凹部14後，將矽基板11導入減壓MOVPE裝置的反應爐內，在使反應爐內的壓力為10kPa，基板溫度為1300℃後，同時供給三甲基鋁、H2氣體及NH3，以使氮化鋁層16的膜厚形成4μm的方式，使第2氮化鋁膜15a成長。
就實施例1之磊晶晶圓1，分別以光學顯微鏡、SEM及X光繞設法進行評價。
磊晶晶圓1的表面上，以光學顯微鏡所觀察的結果，未發現裂縫。
將磊晶晶圓1作為試片，並以SEM觀察其剖面，結果，確認從第1氮化鋁13之表面成長的氮化鋁在横向上成長，且空洞部17兩側的氮化鋁彼此結合。另外，氮化鋁層16的表面，未發現高度為0.1μm以上的突起。
另外，磊晶晶圓1，在進行以X光繞射的搖擺曲線測定時，得到(10-12)面之半值寬為980秒的這樣的良好結果。
(比較例1)
比較例1中，以與實施例1相同的條件，在矽基板11上形成鋁堆積物12。之後，比較例1中，使膜厚為500nm的第1氮化鋁膜13成長。
該比較例1中的第1氮化鋁膜13之表面，以光學顯微鏡觀察的結果，並未發現裂縫。
另外可瞭解到，比較例1中的第1氮化鋁膜13，在進行以X光繞射的搖擺曲線測定時，(10-12)面之半值寬約為3000秒，結晶性較低。
(比較例2)
比較例2中，準備與實施例相同規格的矽基板11。比較例2中，於矽基板11之上述一表面形成複數凹部14。將矽基板11導入減壓MOVPE裝置前的前處理，與實施例1相同。在將矽基板11導入反應爐之後，進行反應爐內部的真空抽氣，之後以與實施例1相同的條件，形成第1氮化鋁膜13及第2氮化鋁膜15a。
就比較例2中形成的磊晶晶圓1，分別以光學顯微鏡、SEM及X光繞射法進行評價。
以光學顯微鏡所觀察磊晶晶圓1表面的結果，未發現裂縫。
將磊晶晶圓1作為試片，並以SEM觀察該剖面，結果，確認從第1氮化鋁13之表面成長的氮化鋁在横向上成長，且空洞部17之兩側的氮化鋁彼此結合。另外，氮化鋁層16之表面，未發現高度0.1μm以上的突起。
然而，在進行以X光繞射的搖擺曲線測定時，(10-12)面之半值寬為1500秒，確認其結晶性低於實施例1。
(實施例2)
實施例2中，在以與實施例1之磊晶晶圓1相同的條件製造的磊晶晶圓1上形成紫外發光元件2。
底層21，係Al0.70Ga0.30N層。底層21，係以減壓MOVPE裝置成長而成。成長條件，係基板溫度為1100℃，成長壓力為10kPa，鋁的原料為三甲基鋁，鎵的原料為三甲基鎵，膜厚為300nm。
第1氮化物半導體層22，為n型Al0.70Ga0.30N層。第1氮化物半導體層22，係以減壓MOVPE裝置成長而成。成長條件，係基板溫度為1100℃，成長壓力為10kPa，鋁原料為三甲基鋁，鎵原料為三甲基鎵，矽原料為SiH4，膜厚為1μm。
發光層23，作為多重量子井構造，將障壁層23a作為膜厚為10nm之Al0.70Ga0.30N層，並將井層23b作為膜厚為2nm之Al0.50Ga0.50N層。發光層23，係以減壓MOVPE裝置成長而成。發光層23的成長條件，係基板溫度為1100℃，成長壓力為10kPa，鋁的原料氣體為三甲基鋁，鎵的原料氣體為三甲基鎵，氮的原料氣體為NH3。
電子區塊層24，為p型Al0.90Ga0.10N層。電子區塊層24，係以減壓MOVPE裝置成長而成。電子區塊層24的成長條件，係基板溫度為1100℃，成長壓力為10kPa，鋁的原料氣體為三甲基鋁，鎵的原料氣體為三甲基鎵， 氮的原料氣體為NH3，施予p型導電性之雜質的Mg之原料氣體為Cp2Mg，膜厚為25nm。
第2氮化物半導體層25，為p型Al0.70Ga0.30N層。第2氮化物半導體層25，係以減壓MOVPE裝置成長而成。成長條件，係基板溫度為1100℃，成長壓力為10kPa，鋁的原料為三甲基鋁，鎵的原料為三甲基鎵，作為施予p型導電性的雜質的Mg之原料氣體為Cp2Mg，膜厚為25nm。
p型接觸層26，為p型GaN層。p型接觸層26，係以減壓MOVPE裝置成長而成。成長條件，係基板溫度為1050℃，成長壓力為10kPa，鎵的原料為三甲基鎵，作為施予p型導電性的雜質的Mg之原料氣體為Cp2Mg，膜厚為50nm。
就實施例2之紫外發光元件2，進行電致發光測定。結果，紫外發光元件2中，觀測到發光波長約為260nm的單一峰值。
1‧‧‧磊晶晶圓
11‧‧‧矽基板
12‧‧‧鋁堆積物
13‧‧‧第1氮化鋁膜
14‧‧‧凹部
15a‧‧‧第2氮化鋁膜
15b‧‧‧第3氮化鋁膜
16‧‧‧氮化鋁層
17‧‧‧空洞部

Claims (6)

  1. 一種磊晶晶圓，其特徵為包含：矽基板；單結晶之氮化鋁層，形成於該矽基板的一表面側；鋁堆積物，設於該矽基板與該氮化鋁層之間，抑制氮化矽的形成；及複數空洞部，跨越該矽基板、該鋁堆積物及該氮化鋁層。
  2. 如申請專利範圍第1項之磊晶晶圓，其中，該氮化鋁層，係由直接形成於該鋁堆積物上的第1氮化鋁膜，及直接形成於該第1氮化鋁膜上的第2氮化鋁膜所構成；該空洞部中，形成於該第1氮化鋁膜的第1部分之寬度均一，形成於該第2氮化鋁膜的第2部分之寬度越離開該矽基板越小。
  3. 如申請專利範圍第2項之磊晶晶圓，其中，該氮化鋁層之表面為(0001)面，該各空洞部各自與該氮化鋁層之a軸及c軸垂直的方向為長邊方向，而該長邊方向之兩側為開放。
  4. 一種磊晶晶圓的製造方法，用以製造申請專利範圍第3項之磊晶晶圓，其特徵為包含：第1步驟，準備該矽基板，在使其配置於減壓MOVPE裝置之反應爐內的狀態中，使作為該矽基板之溫度的基板溫度為300℃以上、未滿1200℃的第1既定溫度，之後將作為鋁之原料氣體的三甲基鋁及H2氣體供給至該反應爐內，藉此在該矽基板的該一表面上形成該鋁堆積物；第2步驟，在該第1步驟之後，使該基板溫度為1200℃以上、1400℃以下之第2既定溫度後，將該三甲基鋁、H2氣體及作為氮之原料氣體的氨供給至該反應爐內，藉此在該矽基板的該一表面側形成該第1氮化鋁膜；第3步驟，分別在該第1氮化鋁及該矽基板中之該各空洞部的預定形成區域各自形成凹部，該凹部係從該第1氮化鋁膜之表面側到比該矽基板之該一表面更深的位置；及第4步驟，在該第3步驟之後，使該基板溫度為1200℃以上、1400℃以下的第3既定溫度，之後將該三甲基鋁及作為氮之原料氣體的氨供給至該反應爐內，藉此在該矽基板之該一表面側形成該第2氮化鋁膜及該各空洞部。
  5. 如申請專利範圍第4項之磊晶晶圓的製造方法，其中，於該第1步驟中，將該鋁堆積物的堆積厚度設定為大於0.2nm且小於20nm的值。
  6. 一種紫外發光元件，其特徵為包含：矽基板；單結晶之氮化鋁層，形成於該矽基板之一表面側；鋁堆積物，設於該矽基板與該氮化鋁層之間，抑制氮化矽的形成；複數空洞部，跨越該矽基板、該鋁堆積物及該氮化鋁層；第1導電型之第1氮化物半導體層，形成於該氮化鋁層上；活性層，形成於該第1氮化物半導體層上；及第2氮化物半導體層，形成於該活性層上。
TW102109928A 2012-09-06 2013-03-20 磊晶晶圓及其製造方法、紫外發光元件 TW201411699A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196105A JP6120204B2 (ja) 2012-09-06 2012-09-06 エピタキシャルウェハ及びその製造方法、紫外発光デバイス

Publications (1)

Publication Number Publication Date
TW201411699A true TW201411699A (zh) 2014-03-16

Family

ID=50236747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109928A TW201411699A (zh) 2012-09-06 2013-03-20 磊晶晶圓及其製造方法、紫外發光元件

Country Status (3)

Country Link
JP (1) JP6120204B2 (zh)
TW (1) TW201411699A (zh)
WO (1) WO2014038106A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585858B (zh) * 2015-07-13 2017-06-01 格羅方德半導體公司 在非平坦矽表面上之應力鬆弛緩衝層
TWI657578B (zh) * 2014-11-07 2019-04-21 日商住友化學股份有限公司 半導體基板及半導體基板的檢查方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185398B2 (ja) 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
CN106537617B (zh) 2014-05-27 2019-04-16 斯兰纳Uv科技有限公司 使用半导体结构和超晶格的高级电子装置结构
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
JP2017085035A (ja) * 2015-10-30 2017-05-18 国立研究開発法人理化学研究所 紫外発光ダイオードおよびそれを備える電気機器
KR101697462B1 (ko) * 2016-07-04 2017-01-18 (주)유니드엘이디 수직형 자외선 발광소자, 이의 제조 방법, 수직형 자외선 발광소자용 AlN 템플릿 및 이의 제조 방법
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
WO2024201629A1 (ja) * 2023-03-27 2024-10-03 京セラ株式会社 半導体成長用テンプレート基板、半導体基板、半導体成長用テンプレート基板の製造方法および製造装置、並びに半導体基板の製造方法および製造装置
WO2024203114A1 (ja) * 2023-03-30 2024-10-03 ローム株式会社 窒化物半導体装置、および窒化物半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3707211B2 (ja) * 1997-07-24 2005-10-19 富士電機ホールディングス株式会社 Ｉｉｉ族窒化物半導体薄膜の製造方法
JP4277361B2 (ja) * 1999-05-20 2009-06-10 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP3518455B2 (ja) * 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657578B (zh) * 2014-11-07 2019-04-21 日商住友化學股份有限公司 半導體基板及半導體基板的檢查方法
US10763332B2 (en) 2014-11-07 2020-09-01 Sumitomo Chemical Company, Limited Semiconductor wafer and method of inspecting semiconductor wafer
TWI585858B (zh) * 2015-07-13 2017-06-01 格羅方德半導體公司 在非平坦矽表面上之應力鬆弛緩衝層

Also Published As

Publication number Publication date
WO2014038106A1 (ja) 2014-03-13
JP2014053412A (ja) 2014-03-20
JP6120204B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
TW201411699A (zh) 磊晶晶圓及其製造方法、紫外發光元件
JP5995302B2 (ja) 窒化物半導体発光素子の製造方法
JP2001181096A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5948698B2 (ja) 紫外発光素子およびその製造方法
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
TW201421543A (zh) 磊晶晶圓及其製造方法
JP5128335B2 (ja) ＧａＮ系半導体基板、その製造方法および半導体素子
CN102239574A (zh) 制造发光元件的方法和发光元件
JP5460751B2 (ja) 半導体装置
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP6090899B2 (ja) エピタキシャルウェハの製造方法
JP5865271B2 (ja) 結晶積層構造体及び発光素子
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP5723341B2 (ja) 半導体装置の製造方法
JP2023519468A (ja) 歪みが低減された窒化インジウムガリウム発光ダイオード
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
JP5059205B2 (ja) ウェーハ及び結晶成長方法
JP7345286B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP5128075B2 (ja) 化合物半導体基板、その製造方法及び半導体デバイス
JP4057473B2 (ja) 化合物半導体発光素子及びその製造方法
JP3456980B2 (ja) 化合物半導体層の形成方法