JP5128335B2 - GaN系半導体基板、その製造方法および半導体素子 - Google Patents
GaN系半導体基板、その製造方法および半導体素子 Download PDFInfo
- Publication number
- JP5128335B2 JP5128335B2 JP2008079722A JP2008079722A JP5128335B2 JP 5128335 B2 JP5128335 B2 JP 5128335B2 JP 2008079722 A JP2008079722 A JP 2008079722A JP 2008079722 A JP2008079722 A JP 2008079722A JP 5128335 B2 JP5128335 B2 JP 5128335B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- gan
- ingan
- zno substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明の目的は、従来よりも良好な結晶品質を有するGaN系半導体基板、その製造方法および半導体素子を提供することにある。
請求項3に記載の発明に係るGaN系半導体基板の製造方法は、ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、前記ZnO基板の他方の面に界面層を形成する第2の工程と、前記界面層上に前記ZnO基板と格子整合するInGaN層を形成する第3の工程と、前記InGaN層上に少なくとも2μm以上のGaN層を形成する第4の工程と、を実施してGaNテンプレート基板を作製することを特徴とする。
この構成によれば、従来よりも貫通転位を低減した良好な結晶品質のGaN層を有するGaNテンプレート基板を作製することができる。
請求項5に記載の発明に係るGaN系半導体基板の製造方法は、前記保護膜、前記ZnO基板、前記界面層、前記InGaN層および前記InGaN層と界面をなす前記GaN層の一部を取り除くことで、自立GaN基板を作製する第6の工程を更に備えることを特徴とする。
請求項8に記載の発明に係るGaN系半導体基板は、ZnO基板と、前記ZnO基板の一方の面と側面に形成された保護膜と、前記ZnO基板の他方の面に形成された界面層と、前記界面層上に形成された前記ZnO基板と格子整合するInGaN層と、前記InGaN層上に形成された少なくとも2μm以上のInGaN層と、を備えたInGaNテンプレート基板であることを特徴とする。この構成によれば、ZnO基板上にInを添加された良好な品質の厚いInGaN層を成長できるので、従来よりも貫通転位密度が小さいInGaNテンプレート基板を得ることができる。発振波長の長波長化に有利な格子定数を調整された基板を得ることができる。
(第1実施形態)
図1は本発明の第1実施形態に係るGaNテンプレート基板10を示している。
擬格子整合界面層は、厚さが2〜50nm程度であり、この界面層によって、ZnO単結晶基板11の格子定数を引き継ぎながら、ZnO単結晶基板とその上に成長されるInGaN層との構成元素による相互拡散を防止することができる。
ZnO単結晶基板11の裏面11aおよび側面11bに形成された保護膜12は、GaN層15を成長する際のZnO単結晶基板11の劣化を抑制するための保護膜である。つまり、この保護膜12により、GaN層15を成長する際に使用される原料ガスであるアンモニアとの反応によって、ZnO単結晶基板11が破壊されるのを抑制できる。この保護膜12は、Mo等の高融点金属をスパッタすることによって形成した膜やSiN等からなる誘電体膜が利用できるが、GaN層を用いてもよい。(GaNテンプレート基板の製造方法)
GaNテンプレート基板10の製造方法は、以下の工程を備える。
1.ZnO単結晶基板11の裏面11aと側面11bに保護膜12を形成する工程。
2.ZnO単結晶基板11の表面11cに界面層13を成長させて形成する工程。
3.界面層13上にZnO単結晶基板11と格子整合するInGaN層14を形成する工程。
4.InGaN層14上に厚いGaN層15を形成する工程。
これらの工程を実施してGaNテンプレート基板10が完成する。
(工程1)まず、(000_1)面(―c面:酸素面)が基板面(表面)となっているZnO単結晶基板11を用意する。(0001)面(+c面:Zn面)を利用してもよい。1度程度のオフ角度を施してもよい。
熱処理と化学機械研磨による平坦化を行う。ZnOエピタキシャル層を形成してもよい。これらの処理の結果、ZnO単結晶基板11は、原子レベルで平坦な表面を得ることができる。例えば、AFMのRMS値は、0.2nm程度以下となる。オフ角度を施した場合は、ステップバンチングがなく、均一なステップを観測することができた。
具体的には、真空中、700〜750℃の温度で30〜60分加熱し、有機物などを除去する。
V族原料を窒素ラジカルとして供給できるRFラジカルセルを有するRFMBE法により成長させる。界面層13は、例えばInNの1MLとGaNの5MLを組み合わせた積層を1単位として、この積層を2〜4単位繰り返して形成する。
InGaN層14の成長途中で、アニールを行ってもよい。
GaN層15の成長は、アンモニアを利用して行う。基板温度を800℃程度に上昇し、アンモニアの供給とともにInとGaを照射して成長を行う。この手法では、GaN層15の成長速度は、高々1μm/h程度であるので、厚膜の成長を行うことができない。InGaN/ZnOの段階でHVPE装置に導入して成長する。HVPE装置に導入する前にGaN層15をMBE装置で成長してもよい。MBE法のほかにPLD法を使用してもよい。PLD法では3族原料の運動エネルギーが大きいので、基板温度を低温としても比較的表面マイグレーションの大きい条件で成長が可能である。
次に、図2に示す自立GaN基板20を、エピタキシャル成長用基板(エピタキシャルウェハ)として用い、このエピタキシャルウェハ上に高温のMOCVDにより半導体発光素子の素子構造を積層する。なお、ここで用いる自立GaN基板20は、図2の破線で示す部分まで取り除いたものを使用する。
以上説明した第1実施形態によれば、以下の作用効果を奏する。
図6は本発明の第2実施形態に係るInGaNテンプレート基板10Aを示している。
GaN系半導体基板としてのInGaNテンプレート基板10Aは、図1に示す上記第1実施形態に係るGaNテンプレート基板10のGaN層15に代えて、このGaN層15にInを添加したInGaN層15Aを用いている。InGaNテンプレート基板10Aのその他の構成は、図1に示すGaNテンプレート基板10と同じである。このInGaNテンプレート基板10Aの保護膜12およびZnO単結晶基板11を取り除くことで、図7に示すGaN系半導体基板としての自立InGaN基板20Aを作製することができる。
次に、図7に示す自立InGaN基板20Aを、エピタキシャル成長用基板(エピタキシャルウェハ)として用い、このエピタキシャルウェハ上に高温のMOCVDにより半導体発光素子の素子構造を積層する。なお、ここで用いる自立InGaN基板20Aは、図7の破線で示す部分まで取り除いたものを使用する。
以上説明した第2実施形態によれば、上記第1実施形態の奏する作用効果に加えて、以下の作用効果を奏する。
10A:InGaNテンプレート基板
11:ZnO単結晶基板
11a:裏面
11b:側面
11c:表面
12:保護膜
13:界面層
14:InGaN層
15:GaN層
15A:InGaN層
20:自立GaN基板
20A:自立InGaN基板
31:GaN層
32:GaNクラッド層
33:InGaN活性層
34:AlGaNクラッド層
35:GaNコンタクト層
36:リッジストライプ
40:半導体素子としての半導体レーザ素子
51:InGaN層
52:AlInGaNクラッド層
53:InGaN活性層
54:AlInGaNクラッド層
55:InGaNコンタクト層
Claims (8)
- ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、
前記ZnO基板の他方の面に、臨界膜厚以下のGaN層、InN層、およびこれらを組み合わせた複合層であり、前記GaN層および前記InN層の単分子層膜を複数積層して形成されることで、前記ZnO基板の格子定数を引き継ぐ擬格子整合層であり、2〜50nmの厚さの層であって、当該層の上に形成されるInGaN層と前記ZnO基板との相互拡散を防止する層である界面層を形成する第2の工程と、
前記界面層上に、前記ZnO基板と格子整合する層であって、前記ZnO基板の格子定数を引き継いだ前記InGaN層を形成する第3の工程と、
前記InGaN層上に厚さ50μm以上のGaN層を形成する第4の工程と、
前記保護膜、前記ZnO基板、前記界面層、前記InGaN層、および前記GaN層におけるZn、Oの不純物混入部分を取り除く第5の工程とを実施して自立GaN基板として作成されることを特徴とするGaN系半導体基板。 - ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、
前記ZnO基板の他方の面に、臨界膜厚以下のGaN層、InN層、およびこれらを組み合わせた複合層であり、前記GaN層および前記InN層の単分子層膜を複数積層して形成されることで、前記ZnO基板の格子定数を引き継ぐ擬格子整合層であり、2〜50nmの厚さの層であって、当該層の上に形成されるInGaN層と前記ZnO基板との相互拡散を防止する層である界面層を形成する第2の工程と、
前記界面層上に、前記ZnO基板と格子整合する層であって、前記ZnO基板の格子定数を引き継いだ前記InGaN層を形成する第3の工程と、
前記InGaN層上に厚さ50μm以上のGaN層を形成する第4の工程と、
前記保護膜、前記ZnO基板、前記界面層、前記InGaN層、および前記GaN層におけるZn、Oの不純物混入部分を取り除く第5の工程とを実施して自立GaN基板を作成することを特徴とするGaN系半導体基板の製造方法 - 請求項1に記載の前記自立GaN基板上に、半導体素子構造を形成したことを特徴とする半導体素子。
- 前記半導体素子構造は、前記自立GaN基板上に形成された第1導電型のAlGaNクラッド層と、該AlGaNクラッド層上に形成されたInGaN活性層或いはGaNからなる量子井戸構造の活性層と、該活性層上に形成された第2導電型のAlGaNクラッド層と、該AlGaNクラッド層上に形成された第2導電型のGaNコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする請求項3に記載の半導体素子。
- ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、
前記ZnO基板の他方の面に、臨界膜厚以下のGaN層、InN層、およびこれらを組み合わせた複合層であり、前記GaN層および前記InN層の単分子層膜を複数積層して形成されることで、前記ZnO基板の格子定数を引き継ぐ擬格子整合層であり、2〜50nmの厚さの層であって、当該層の上に形成される第1のInGaN層と前記ZnO基板との相互拡散を防止する層である界面層を形成する第2の工程と、
前記界面層上に、前記ZnO基板と格子整合する層であって、前記ZnO基板の格子定数を引き継いだ前記第1のInGaN層を形成する第3の工程と、
前記第1のInGaN層上に厚さ50μm以上の第2のInGaN層を形成する第4の工程と、
前記保護膜、前記ZnO基板、前記界面層、前記第1のInGaN層、および前記第2のInGaN層におけるZn、Oの不純物混入部分を取り除く第5の工程とを実施して自立InGaN基板として作成されることを特徴とするGaN系半導体基板。 - ZnO基板の一方の面と側面に保護膜を形成する第1の工程と、
前記ZnO基板の他方の面に、臨界膜厚以下のGaN層、InN層、およびこれらを組み合わせた複合層であり、前記GaN層および前記InN層の単分子層膜を複数積層して形成されることで、前記ZnO基板の格子定数を引き継ぐ擬格子整合層であり、2〜50nmの厚さの層であって、当該層の上に形成される第1のInGaN層と前記ZnO基板との相互拡散を防止する層である界面層を形成する第2の工程と、
前記界面層上に、前記ZnO基板と格子整合する層であって、前記ZnO基板の格子定数を引き継いだ前記第1のInGaN層を形成する第3の工程と、
前記第1のInGaN層上に厚さ50μm以上の第2のInGaN層を形成する第4の工程と、
前記保護膜、前記ZnO基板、前記界面層、前記第1のInGaN層、および前記第2のInGaN層におけるZn、Oの不純物混入部分を取り除く第5の工程とを実施して自立InGaN基板を作成することを特徴とするGaN系半導体基板の製造方法。 - 請求項5に記載の前記自立InGaN基板上に、半導体素子構造を形成したことを特徴とする半導体素子。
- 前記半導体素子構造は、前記自立InGaN基板上に形成された第1導電型のAlInGaNクラッド層と、該AlInGaNクラッド層上に形成されたInGaN活性層或いはGaNからなる多重量子井戸構造の活性層と、該活性層上に形成された第2導電型のAlInGaNクラッド層と、該AlInGaNクラッド層上に形成された第2導電型のInGaNコンタクト層と、を備え、半導体発光素子として構成されたことを特徴とする請求項7に記載の半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008079722A JP5128335B2 (ja) | 2008-03-26 | 2008-03-26 | GaN系半導体基板、その製造方法および半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008079722A JP5128335B2 (ja) | 2008-03-26 | 2008-03-26 | GaN系半導体基板、その製造方法および半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009238803A JP2009238803A (ja) | 2009-10-15 |
JP5128335B2 true JP5128335B2 (ja) | 2013-01-23 |
Family
ID=41252442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008079722A Expired - Fee Related JP5128335B2 (ja) | 2008-03-26 | 2008-03-26 | GaN系半導体基板、その製造方法および半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5128335B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109082634A (zh) * | 2018-08-16 | 2018-12-25 | 广州本康环保科技有限公司 | 一种质量厚度为500-1000μg/cm2自支撑镓薄膜及其制备方法 |
CN109136831A (zh) * | 2018-08-16 | 2019-01-04 | 广州本康环保科技有限公司 | 一种质量厚度为700-1400μg/cm2自支撑锗薄膜及其制备方法 |
CN109136832A (zh) * | 2018-08-16 | 2019-01-04 | 广州本康环保科技有限公司 | 一种质量厚度为600-1200μg/cm2自支撑铟薄膜及其制备方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5340984B2 (ja) * | 2010-02-16 | 2013-11-13 | 日本電信電話株式会社 | 窒化物半導体薄膜の成長方法および窒化物半導体規則混晶 |
JP6017035B2 (ja) * | 2012-07-23 | 2016-10-26 | ▲東▼莞市中▲か▼半▲導▼体科技有限公司Sino Nitride Semiconductor Co, Ltd | 金属拡散を防止する保護層付きの複合基板 |
KR20180044032A (ko) | 2016-10-21 | 2018-05-02 | 삼성전자주식회사 | 갈륨 질화물 기판의 제조 방법 |
JP7069584B2 (ja) * | 2017-07-21 | 2022-05-18 | 住友電気工業株式会社 | 基板生産物の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661527A (ja) * | 1992-08-07 | 1994-03-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光素子及びその作製方法 |
JP4131101B2 (ja) * | 2001-11-28 | 2008-08-13 | 日亜化学工業株式会社 | 窒化物半導体素子の製造方法 |
JP3924303B2 (ja) * | 2005-05-09 | 2007-06-06 | ローム株式会社 | 窒化物半導体素子およびその製法 |
JP2007080896A (ja) * | 2005-09-12 | 2007-03-29 | Sanyo Electric Co Ltd | 半導体素子 |
WO2008029915A1 (fr) * | 2006-09-08 | 2008-03-13 | The Furukawa Electric Co., Ltd. | Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication |
-
2008
- 2008-03-26 JP JP2008079722A patent/JP5128335B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109082634A (zh) * | 2018-08-16 | 2018-12-25 | 广州本康环保科技有限公司 | 一种质量厚度为500-1000μg/cm2自支撑镓薄膜及其制备方法 |
CN109136831A (zh) * | 2018-08-16 | 2019-01-04 | 广州本康环保科技有限公司 | 一种质量厚度为700-1400μg/cm2自支撑锗薄膜及其制备方法 |
CN109136832A (zh) * | 2018-08-16 | 2019-01-04 | 广州本康环保科技有限公司 | 一种质量厚度为600-1200μg/cm2自支撑铟薄膜及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009238803A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8470627B2 (en) | Method for manufacturing semiconductor light emitting device | |
KR101212435B1 (ko) | 반도체 발광 소자, 웨이퍼, 반도체 발광 소자의 제조 방법 및 웨이퍼의 제조 방법 | |
KR101010773B1 (ko) | 산화 아연계 화합물 반도체 소자 | |
US10665753B2 (en) | Vertical-type ultraviolet light-emitting diode | |
WO2010125850A1 (ja) | ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法 | |
WO2008041521A1 (en) | Light-emitting device | |
JP5128335B2 (ja) | GaN系半導体基板、その製造方法および半導体素子 | |
JP5979547B2 (ja) | エピタキシャルウェハ及びその製造方法 | |
WO2008029915A1 (fr) | Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication | |
WO2015146069A1 (ja) | 発光ダイオード素子 | |
KR20090023672A (ko) | ZnO계 반도체 소자 | |
JP2005268581A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP3087829B2 (ja) | 窒化物半導体素子の製造方法 | |
JP2008118049A (ja) | GaN系半導体発光素子 | |
JP6840352B2 (ja) | 半導体多層膜ミラー、これを用いた垂直共振器型発光素子及びこれらの製造方法 | |
JP2005209925A (ja) | 積層半導体基板 | |
JP2010040692A (ja) | 窒化物系半導体素子及びその製造方法 | |
JP2008288532A (ja) | 窒化物系半導体装置 | |
JP6945666B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
WO2006106928A1 (ja) | 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子 | |
WO2008056632A1 (fr) | Élément électroluminescent semi-conducteur gan | |
JP2008118048A (ja) | GaN系半導体発光素子 | |
WO2020090814A1 (ja) | 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法 | |
JPH10256661A (ja) | 窒化物半導体素子及びその製造方法 | |
JP4927606B2 (ja) | 半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |