WO2010125850A1 - ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法 - Google Patents

ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法 Download PDF

Info

Publication number
WO2010125850A1
WO2010125850A1 PCT/JP2010/053260 JP2010053260W WO2010125850A1 WO 2010125850 A1 WO2010125850 A1 WO 2010125850A1 JP 2010053260 W JP2010053260 W JP 2010053260W WO 2010125850 A1 WO2010125850 A1 WO 2010125850A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
group iii
iii nitride
gallium oxide
oxide substrate
Prior art date
Application number
PCT/JP2010/053260
Other languages
English (en)
French (fr)
Inventor
信 橋本
勝史 秋田
健作 元木
伸介 藤原
英章 中幡
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US13/318,039 priority Critical patent/US8415180B2/en
Priority to CN201080019145.6A priority patent/CN102414796B/zh
Publication of WO2010125850A1 publication Critical patent/WO2010125850A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Definitions

  • the present invention relates to a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device.
  • Non-Patent Document 1 describes GaN epitaxial growth by metalorganic vapor phase epitaxy on a (100) ⁇ -Ga 2 O 3 substrate.
  • GaN epitaxial growth a low-temperature GaN buffer layer is grown on a Ga 2 O 3 substrate at 600 degrees Celsius.
  • a 1000 nm GaN layer is grown directly on this low temperature GaN buffer layer at 1070 degrees Celsius.
  • Non-Patent Document 2 describes an InGaN-based light emitting diode.
  • the light-emitting diode uses a patterned sapphire substrate, and a plurality of gallium nitride based semiconductor layers are grown on the sapphire substrate via a buffer layer.
  • the light extraction efficiency is improved by forming a pattern on the sapphire substrate.
  • Non-Patent Document 3 describes an InGaN-GaN light emitting diode.
  • the light emitting diode includes a GaN-based film grown on a sapphire substrate.
  • the sapphire substrate is separated from the GaN-based film using laser light.
  • the gallium oxide substrate can be used for manufacturing a gallium nitride based semiconductor optical device.
  • gallium oxide is affected by the hydrogen-containing atmosphere used for the growth of gallium nitride based semiconductor layers.
  • a film forming sequence is used in which the gallium oxide substrate is not exposed to a high-temperature hydrogen atmosphere.
  • the inventors have found that a low-temperature buffer layer in contact with gallium oxide can be modified in a sequence of growing a gallium nitride based semiconductor layer for a gallium nitride based semiconductor optical device on a gallium oxide substrate. It was.
  • One aspect of the present invention is a method for producing a wafer product for a gallium nitride based semiconductor optical device.
  • the method includes (a) a step of preparing a gallium oxide substrate, (b) a step of forming a layered body made of a group III nitride on the main surface of the gallium oxide substrate, and (c) the layered body.
  • the method includes a step of forming an active layer, and (d) a step of growing a second group III nitride semiconductor layer on the active layer.
  • step of forming the stacked body (b1) a step of growing a group III nitride buffer layer on the main surface of the gallium oxide substrate at a first temperature after the gallium oxide substrate is placed in a growth furnace; (B2) changing the substrate temperature from the first temperature to a second temperature higher than the first temperature after growing the group III nitride buffer layer; and (b3) in the growth furnace Exposing the gallium oxide substrate and the group III nitride buffer layer to the growth furnace atmosphere at a substrate temperature of the second temperature while supplying hydrogen and nitrogen; and (b4) the gallium oxide substrate and the III Depositing a group III nitride semiconductor layer for the gallium nitride based semiconductor optical device by metal organic vapor phase epitaxy after exposing the group nitride buffer layer to the growth furnace atmosphere.
  • the group III nitride semiconductor layer has a first conductivity type, and the gallium nitride based semiconductor layer has a second conductivity type.
  • the thickness of the group III nitride buffer layer is smaller than the thickness of the group III nitride semiconductor layer.
  • the gallium oxide substrate and the group III nitride buffer layer are brought into an atmosphere containing hydrogen and nitrogen. Expose. Prior to the growth of the group III nitride semiconductor layer, the group III nitride buffer layer is modified in an atmosphere containing hydrogen, and the deposition of the group III nitride semiconductor is performed on the modified group III nitride buffer layer. To be done. An active layer is provided on the group III nitride semiconductor layer grown after the modification. Therefore, the light extraction efficiency from the gallium nitride based semiconductor optical device having the modified group III nitride buffer layer is improved.
  • the thickness of the group III nitride buffer layer is smaller than the thickness of the group III nitride semiconductor layer, and modification by an atmosphere containing hydrogen and nitrogen is caused near the surface of the gallium oxide substrate.
  • the flow rate of hydrogen is equal to or higher than the flow rate of nitrogen
  • the second temperature is 950 degrees Celsius or higher, preferably around 1050 degrees Celsius.
  • the substrate temperature is 950 degrees Celsius or higher when hydrogen is included in the atmosphere, and better, when the substrate temperature is about 1050 degrees Celsius
  • the Group III nitride buffer layer is formed prior to the growth of the Group III nitride semiconductor layer.
  • the III nitride semiconductor is deposited on the modified III nitride buffer layer.
  • the hydrogen flow rate is preferably equal to or higher than the nitrogen flow rate when the gallium oxide substrate and the group III nitride buffer layer are exposed to the growth furnace atmosphere. At this time, good reforming is performed.
  • the time in the step of exposing to the atmosphere may be 10 seconds or more.
  • this time is 10 seconds or longer, preferably 1 minute or longer, the above modification can be effectively caused.
  • the group III nitride buffer layer may include a GaN layer.
  • the buffer layer includes a GaN layer, the modification occurs due to the reaction between GaN and hydrogen, thereby providing a technical contribution by the modification.
  • the group III nitride semiconductor layer may be composed of GaN and AlGaN.
  • a group III nitride semiconductor layer is formed from these materials, a technical contribution by modification can be obtained.
  • the main surface of the gallium oxide substrate may be a (100) plane.
  • the crystal plane of the main surface of the gallium oxide substrate is substantially a (100) plane, a c-plane or a plane slightly inclined from the c-plane is formed on the surface of the group III nitride semiconductor layer.
  • the stacked body includes a transition layer formed at an interface between the gallium oxide substrate and the stacked body, and the transition layer covers the main surface of the gallium oxide substrate. Yes.
  • a transition layer is formed at the interface by the modification treatment.
  • the transition layer can include a group III nitride region.
  • Another aspect of the present invention is a method for fabricating a gallium nitride based semiconductor optical device.
  • This method includes (a) a step of preparing a gallium oxide substrate, and (b) a step of forming a laminated body made of a group III nitride on the main surface of the gallium oxide substrate.
  • step of forming the stacked body (b1) a step of growing a group III nitride buffer layer on the main surface of the gallium oxide substrate at a first temperature after the gallium oxide substrate is placed in a growth furnace; (B2) changing the substrate temperature from the first temperature to a second temperature higher than the first temperature after growing the group III nitride buffer layer; and (b3) in the growth furnace Exposing the gallium oxide substrate and the group III nitride buffer layer to the growth furnace atmosphere at a substrate temperature of the second temperature while supplying hydrogen and nitrogen; and (b4) the gallium oxide substrate and the III Depositing a first group III nitride semiconductor layer for the gallium nitride based semiconductor optical device by metal organic vapor phase epitaxy after exposing the group nitride buffer layer to the growth furnace atmosphere.
  • the group III nitride semiconductor layer has a first conductivity type, and the gallium nitride based semiconductor layer has a second conductivity type.
  • the thickness of the group III nitride buffer layer is smaller than the thickness of the first group III nitride semiconductor layer.
  • the time in the step of exposing to the atmosphere can be 10 seconds or more.
  • this time is 10 seconds or longer, and better still 1 minute or longer, the above modification can be effectively caused.
  • the thickness of the group III nitride buffer layer may be 2 nanometers or more.
  • the thickness of the buffer layer is 2 nanometers or more, and better still 10 nanometers, the crystal quality of the group III nitride semiconductor layer is good.
  • the group III nitride semiconductor layer may be composed of GaN and AlGaN.
  • a group III nitride semiconductor layer is formed from these materials, a technical contribution by modification can be obtained.
  • the main surface of the gallium oxide substrate may be a (100) plane.
  • the surface of the group III nitride semiconductor layer has a c plane or a plane slightly inclined from the c plane.
  • the stacked body includes a modified layer positioned at an interface between the gallium oxide substrate and the stacked body, and the modified layer is the gallium oxide substrate in the growth furnace. And exposing the III-nitride buffer layer to an atmosphere containing hydrogen and nitrogen.
  • the modified layer may include a plurality of voids formed at an interface between the gallium oxide substrate and the stacked body.
  • the modified layer has a transition layer that covers the main surface of the gallium oxide substrate.
  • the thickness of the group III nitride buffer layer may be 100 nanometers or less. According to this method, when the thickness of the group III nitride buffer layer is 100 nanometers or less, an increase in resistance due to the buffer layer can be reduced.
  • the method according to another aspect of the present invention includes a step of etching the active layer and the gallium nitride based semiconductor layer to expose the group III nitride semiconductor layer, and providing a potential to the group III nitride semiconductor layer. Forming a first electrode on the wafer product, and forming a second electrode on the wafer product to provide a potential to the gallium nitride based semiconductor layer.
  • a light-emitting element provided with the first and second electrodes on one element surface is provided.
  • a method for producing a wafer product that includes an active layer grown on a gallium oxide substrate and can improve emission intensity.
  • a method for producing a gallium nitride based semiconductor optical device including an active layer grown on a gallium oxide substrate and capable of improving the emission intensity.
  • FIG. 1 is a drawing showing a main process flow in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to the present embodiment.
  • FIG. 2 shows a monoclinic gallium oxide wafer and a crystal lattice of monoclinic gallium oxide.
  • FIG. 3 is a drawing schematically showing main steps in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to the present embodiment.
  • FIG. 4 is a drawing schematically showing main steps in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to the present embodiment.
  • FIG. 1 is a drawing showing a main process flow in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to the present embodiment.
  • FIG. 2 shows a monoclinic gallium oxide wafer and
  • FIG. 5 is a drawing schematically showing main steps in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to the present embodiment.
  • 6 is a drawing showing an SEM image in Example 1.
  • FIG. 7 is a drawing showing an SEM image in Example 1.
  • FIG. 8 is a drawing showing an SEM image in Example 1.
  • FIG. 9 is a drawing showing an SEM image in Example 1.
  • FIG. 10 is a drawing showing the structure of a light emitting diode in Example 2.
  • FIG. 11 is a diagram showing light emission characteristics in Example 2.
  • FIG. 12 is a drawing showing main process flows in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to another embodiment.
  • FIG. 12 is a drawing showing main process flows in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to another embodiment.
  • FIG. 13 is a drawing schematically showing main steps in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to another embodiment.
  • FIG. 14 is a drawing schematically showing main steps in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to another embodiment.
  • FIG. 15 is a diagram showing the time required for peeling by relative values.
  • FIG. 1 is a drawing showing a main process flow in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to the present embodiment.
  • a semiconductor optical device is manufactured as a gallium nitride based semiconductor optical device.
  • step S101 of the process flow 100a a gallium oxide substrate 11 having a main surface made of monoclinic gallium oxide is prepared.
  • a gallium oxide substrate 11 is shown.
  • the substrate 11 is made of, for example, ⁇ -Ga 2 O 3 single crystal.
  • the substrate 11 includes a main surface 11a and a back surface 11b having a main surface made of monoclinic gallium oxide.
  • the main surface 11a and the back surface 11b are parallel to each other.
  • the main surface 11a of the substrate 11 is, for example, a (100) plane of monoclinic gallium oxide. This main surface 11a can be inclined at an angle of, for example, 1 degree or less and 0 degree or more with respect to the (100) plane.
  • FIG. 2A shows a crystal coordinate system CR, which has an a axis, a b axis, and a c axis.
  • FIG. 2 (b) a crystal lattice of monoclinic gallium oxide is shown.
  • the lattice constants of the a-axis, b-axis, and c-axis of the monoclinic gallium oxide crystal lattice are 1.223 nm, 0.304 nm, and 0.58 nm, respectively.
  • Vectors Va, Vb, and Vc indicate the directions of the a-axis, b-axis, and c-axis, respectively.
  • the vectors Va and Vb define the (001) plane
  • the vectors Vb and Vc define the (100) plane
  • the vectors Vc and Va define the (010) plane.
  • the angle ⁇ formed by the vectors Va and Vb and the angle ⁇ formed by the vectors Vb and Vc are 90 degrees, and the angle ⁇ formed by the vectors Vc and Va is 103.7 degrees.
  • the substrate main surface 11a is shown by a one-dot chain line in FIG. According to this substrate 11, an epitaxial layer having a good morphology is grown on the substrate main surface 11a of the monoclinic gallium oxide (100) surface.
  • the surface of the group III nitride semiconductor layer for the gallium nitride based semiconductor optical device is slightly inclined from the c plane or the c plane. Has a curved surface.
  • step S102 shown in FIG. 1 the substrate 11 is placed on the susceptor 10a of the growth reactor 10, as shown in FIG.
  • step S103 a stacked structure including a plurality of group III nitride films is formed to produce an epitaxial substrate.
  • the group III nitride film is grown by, for example, a metal organic chemical vapor deposition (MOVPE) method.
  • MOVPE metal organic chemical vapor deposition
  • the gas G0 is supplied to the growth reactor 10 while the gallium oxide substrate 11 in the growth reactor 10 is supplied as shown in FIG. Change the susceptor temperature.
  • the gas G0 can contain, for example, nitrogen gas.
  • the gallium oxide substrate 11 is in contact with nitrogen supplied to the growth furnace 10, the gallium oxide substrate 11 is not attacked by hydrogen. Therefore, the susceptor temperature can be increased compared to when hydrogen is supplied to the growth furnace 10.
  • the substrate temperature for the gallium oxide substrate 11 can be, for example, 600 degrees Celsius.
  • the group III nitride buffer layer 13 is grown on the main surface 11a of the gallium oxide substrate 11 at the first temperature T1 in step S105.
  • the buffer layer 13 is made of a group III nitride such as GaN, AlGaN, or AlN.
  • group III nitride an organic gallium raw material, an organic aluminum raw material, a nitrogen raw material, or the like is used as a raw material gas.
  • the growth reactor 10 is supplied with a source gas G1 containing trimethylgallium (TMG) and ammonia (NH 3 ).
  • TMG trimethylgallium
  • NH 3 ammonia
  • the growth furnace 10 is supplied with a source gas G1 containing TMG, trimethylaluminum (TMA), and NH 3 .
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • NH 3 a source gas G1 containing TMG, trimethylaluminum
  • the use of an AlGaN layer buffer provides a technical contribution that the second temperature T2 can be used up to a higher temperature because it is more thermally stable than the GaN buffer layer.
  • the growth gas 10 is supplied with a source gas G1 containing TMA and NH 3 .
  • the use of the AlN layer buffer provides a technical contribution that the second temperature T2 can be used up to a higher temperature because it is more thermally stable than the GaN buffer layer.
  • the growth temperature T1 of the buffer layer 13 is in a range of, for example, 400 degrees Celsius or more and 800 degrees Celsius, and the buffer layer 13 is called a so-called low temperature buffer layer.
  • the film thickness of the buffer layer 13 can be 2 nanometers or more, for example. When the thickness of the buffer layer is 2 nanometers or more, and preferably 10 nanometers or more, the crystal quality of the subsequently grown group III nitride semiconductor layer is good. Also, the thickness of the buffer layer can be 100 nanometers or less. When the thickness of the buffer layer 13 is 100 nanometers or less, the crystal quality of the group III nitride semiconductor layer is improved.
  • step S106 after the buffer layer 13 is grown, the substrate temperature of the growth reactor 10 is changed to a second temperature T2 higher than the first temperature T1.
  • step S107 as shown in FIG. 3C, while supplying the gas G2 containing hydrogen and nitrogen to the growth reactor 10, the gallium oxide substrate 11 and the buffer layer at the substrate temperature of the second temperature T2. 13 is exposed to the atmosphere of the growth furnace 11.
  • the gas G2 can further contain ammonia.
  • the atmosphere contains hydrogen.
  • the flow rate of hydrogen is equal to or higher than the flow rate of nitrogen.
  • the second temperature T2 is 950 degrees Celsius or higher, and better, about 1050 degrees Celsius.
  • the buffer layer 13 is changed to the modified buffer layer 14.
  • the second temperature T2 is 1200 degrees Celsius or less. This is because the film is so modified that a good epi film cannot be deposited.
  • This modification is performed prior to the growth of the group III nitride semiconductor layer for the gallium nitride based semiconductor optical device, and the group III nitride semiconductor is deposited on the modified buffer layer 14. Further, when the thickness of the buffer layer 13 is smaller than the thickness of the group III nitride semiconductor layer 15, the modification by the atmosphere containing hydrogen and nitrogen is caused in the buffer layer near the surface of the gallium oxide substrate 11.
  • the treatment time exposed to the atmosphere can be 10 seconds or more.
  • the time for reforming is 10 seconds or longer, and preferably 1 minute or longer, the above reforming can be effectively caused.
  • a group III nitride semiconductor layer 15 for a gallium nitride based semiconductor optical device is deposited by metal organic vapor phase epitaxy.
  • a group III nitride such as GaN, AlGaN, InGaN, AlN or the like is deposited on the buffer layer 14, this deposit is epitaxially grown on the gallium oxide substrate 11 to obtain a hexagonal group III nitride semiconductor layer 15. It is done.
  • the initial growth layer and the buffer layer 14 may be collectively referred to as a modified layer 14.
  • the group III nitride semiconductor layer 15 can be made of GaN, InGaN, or AlGaN. When the group III nitride semiconductor layer 15 is formed of these materials, good crystal quality can be obtained on the modified buffer layer 14.
  • the film thickness of the group III nitride semiconductor layer 15 can be, for example, in the range of 1 micrometer or more and 20 micrometers or less.
  • the growth temperature T3 of the group III nitride semiconductor layer 15 is in the range of, for example, 950 degrees Celsius or more and 1200 degrees Celsius or less.
  • the group III nitride semiconductor layer 15 is a semiconductor layer constituting a gallium nitride based semiconductor device, and can be undoped, p-type dopant added, and n-type dopant added.
  • a dopant gas is supplied in addition to the source gas when the group III nitride semiconductor layer 15 is grown.
  • cyclopentadienyl magnesium (Cp 2 Mg) can be used for p-type conductivity
  • silane eg, SiH 4
  • the growth gas is supplied with a source gas G3 containing TMG, NH 3 and SiH 4 . Through these steps, the stacked body 16 is formed on the gallium oxide substrate 11.
  • the gallium oxide is performed at a substrate temperature of 950 degrees Celsius or higher, and more preferably at a substrate temperature of about 1050 degrees Celsius.
  • the substrate 11 and the buffer layer 13 are exposed to an atmosphere containing hydrogen and nitrogen to form a modified buffer layer 14.
  • the flow rate of hydrogen is greater than or equal to the flow rate of nitrogen and the substrate temperature is 950 degrees Celsius or higher, and even better, the substrate temperature is 1050 degrees Celsius, the buffer layer 14 is sufficiently modified. Quality is given.
  • the group III nitride semiconductor is deposited on the modified buffer layer 14.
  • a gallium nitride based semiconductor layer 19 is formed on the active layer 17 as shown in FIG.
  • the gallium nitride based semiconductor layer 19 can include, for example, a p-type electron block layer 21 and a p-type contact layer 23.
  • the wafer product E is obtained by the conventional deposition of the gallium nitride based semiconductor as shown in FIG.
  • the wafer product E includes a gallium oxide wafer 11 and a semiconductor stack 25 grown on the gallium oxide wafer 11.
  • the semiconductor stack 25 includes a group III nitride semiconductor layer 15 (for example, a first conductivity type epitaxial layer), an active layer 17, and a gallium nitride based semiconductor layer 19 (for example, a second conductivity type epitaxial layer).
  • the active layer 17 is provided between the first conductivity type epitaxial layer and the second conductivity type epitaxial layer.
  • the gallium oxide substrate 11, the group III nitride semiconductor layer 15, the active layer 17, and the gallium nitride based semiconductor layer 19 constitute a wafer product. Subsequently, in the process, a first electrode that provides a potential to the group III nitride semiconductor layer 15 is formed on the wafer product E, and a second electrode that provides a potential to the gallium nitride based semiconductor layer 19 is formed on the wafer product E. To form. Carriers injected into the active layer 17 are provided from the first and second electrodes. The carriers reach the active layer 17 through the conductive gallium oxide substrate 11.
  • step S112 as shown in FIG. 5B, the wafer product E is etched to form the semiconductor mesa 27.
  • the wafer product E is etched to form the semiconductor mesa 27.
  • a part of the semiconductor stack 25 is removed, a part of the group III nitride semiconductor layer 15 in the semiconductor stack 25 is exposed, and an upper surface 27d of the semiconductor mesa 27 (a surface 19d of the gallium nitride based semiconductor layer 19c). ) Is formed.
  • the modified buffer layer 14 has the following structure. Further, when the active layer 17 is grown after the modification step, the emission intensity in the active layer 17 is improved.
  • the laminate 16 can include a plurality of voids formed at the interface between the gallium oxide substrate 11 and the laminate 16. By the reforming process, a plurality of voids are formed at the interface.
  • the stacked body 16 includes a transition layer formed at the interface between the gallium oxide substrate 11 and the stacked body 16, and the transition layer covers the main surface 11 a of the gallium oxide substrate 11. By the modification treatment, a transition layer is formed at the interface.
  • the transition layer can include a group III nitride region.
  • Example 1 Experimental Example 1 (No void or transition layer at the interface of gallium oxide substrate / epitaxial layer) A (100) plane gallium oxide substrate was prepared. The main surface of the gallium oxide substrate is not intentionally off-angled. An AlN buffer layer was grown by MOVPE on the (100) just surface of the gallium oxide substrate. The growth temperature of this AlN was 600 degrees Celsius. The thickness of the AlN layer was 10 nanometers. The temperature was raised from 600 degrees Celsius to 1050 degrees Celsius over 4 minutes. When the temperature was raised, the flow rate of hydrogen (H 2 ) was 5 liters / minute, the flow rate of ammonia (NH 3 ) was 5 liters / minute, and the flow rate of nitrogen (N 2 ) was 10 liters / minute. It was. Thereafter, a GaN epitaxial layer was grown on the AlN layer by the MOVPE method. The thickness of this GaN layer was 3 micrometers. Through these steps, an epitaxial substrate EW1 was obtained.
  • H 2 hydrogen
  • NH 3
  • FIG. 6 is a cross-sectional SEM image of a sapphire substrate, an AlN buffer layer, and a GaN epitaxial layer. Regarding the full width at half maximum of XRC of the GaN layer, the surface roughness of the atomic force microscope, etc., they were at the same level as the quality in the reference example on the sapphire substrate.
  • the interface of the epitaxial layer / gallium oxide substrate is also observed at the interface in this embodiment, as in the reference example on the sapphire substrate. Was not.
  • the AlN buffer layer was maintained at 950 degrees Celsius for 1 minute in a mixed atmosphere of hydrogen and nitrogen, and a modification process was performed.
  • a GaN epitaxial layer was grown on the modified buffer layer by the MOVPE method. The thickness of this GaN layer was 3 micrometers. Through these steps, an epitaxial substrate EW2 was obtained. Regarding the full width at half maximum of XRC of the GaN layer, the surface roughness of the atomic force microscope, etc., they were at the same level as the quality in the reference example on the sapphire substrate.
  • FIG. 7 is a drawing showing cross-sectional SEM images of the gallium oxide substrate, the AlN buffer layer, and the GaN epitaxial layer in Experimental Example 2. Unlike the reference example on the sapphire substrate, a void having a size (width) of about 100 nm was observed at the interface in this example. Depending on growth conditions such as temperature and hydrogen ratio, the void size could be changed in the range of about 10 nm to 1 ⁇ m.
  • Such a transition layer can be formed at the interface according to the film formation conditions of low-temperature growth GaN and low-temperature growth AlGaN and heat treatment after the buffer layer is formed. Is possible.
  • the AlN buffer layer was held at 1050 degrees Celsius for 1 minute in a mixed atmosphere of hydrogen and nitrogen to perform a modification process.
  • a GaN epitaxial layer was grown on the modified buffer layer by MOVPE. The thickness of this GaN layer was 3 micrometers. Through these steps, an epitaxial substrate EW3 was obtained. Regarding the full width at half maximum of XRC of the GaN layer, the surface roughness of the atomic force microscope, etc., they were at the same level as the quality in the reference example on the sapphire substrate.
  • FIG. 8 is a drawing showing cross-sectional SEM images of the gallium oxide substrate, the AlN buffer layer, and the GaN epitaxial layer in Experimental Example 3. Unlike the reference example on the sapphire substrate, a void having a size (width) of about 100 nm was observed at the interface in this example. Depending on the growth conditions such as temperature and hydrogen ratio, the size of the void could be changed in the range of about 10 nm to 1 ⁇ m and even larger.
  • a transition layer was formed at the interface between the gallium oxide substrate and the epitaxial layer
  • a (100) plane gallium oxide substrate was prepared.
  • the main surface of the gallium oxide substrate is not intentionally off-angled.
  • a GaN buffer layer was grown on the (100) just surface of the gallium oxide substrate by the MOVPE method.
  • the growth temperature of this GaN was 500 degrees Celsius.
  • the thickness of the GaN layer was 25 nanometers.
  • the temperature was raised from 600 degrees Celsius to 1050 degrees Celsius over 4 minutes. When the temperature was raised, the flow rate of hydrogen (H 2 ) was 10 liters / minute, the flow rate of ammonia (NH 3 ) was 5 liters / minute, and the flow rate of nitrogen (N 2 ) was 5 liters / minute. It was.
  • the GaN epitaxial layer prior to the growth of the GaN epitaxial layer, a heat treatment was performed by holding the GaN buffer layer at 1050 degrees Celsius for 1 minute in a mixed atmosphere of hydrogen and nitrogen. Next, a GaN epitaxial layer was grown by MOVPE on the heat-treated buffer layer. The thickness of this GaN layer was 3 micrometers. Through these steps, an epitaxial substrate EW4 was obtained. Regarding the full width at half maximum of XRC of the GaN layer and the surface roughness of the atomic force microscope, the quality was the same as the quality in the reference example on the sapphire substrate.
  • FIG. 9 is a drawing showing cross-sectional SEM images of the gallium oxide substrate, the GaN buffer layer, and the GaN epitaxial layer in Experimental Example 4.
  • a transition layer having a thickness of about 2 ⁇ m was observed at the interface in this example.
  • This transition layer is composed of Ga, N, and O, and is a layer in which GaN, Ga 2 O 3 and the like are mixed.
  • the transition layer can include, for example, a porous group III nitride region.
  • GaN buffer layer was used in this experimental example, it is possible to produce such a transition layer at the interface according to the film formation conditions of low-temperature growth AlN and low-temperature growth AlGaN and the heat treatment after the buffer layer is formed. Is possible.
  • Example 2 Epitaxial structures for light emitting diodes (LEDs) were formed using the epitaxial substrates EW0 to EW4 produced in Example 1.
  • FIG. 10 shows an epitaxial structure in Example 2.
  • the light emitting diode structure LED includes a modified layer 35, an n-type GaN layer 37, an active layer 39, and a p-type GaN-based layer 41.
  • the modified layer 35, the n-type GaN layer 37, the active layer 39, and the p-type GaN-based semiconductor layer 41 are provided on the main surface 31a of the gallium oxide substrate 31, and the p-type GaN-based semiconductor layer is provided.
  • the light emitting diode structure LED includes a semiconductor mesa 33 formed by etching.
  • a p-type GaN contact layer is exposed on the upper surface 33 a of the semiconductor mesa 33.
  • the semiconductor mesa 33 includes an exposed n-type GaN layer 37.
  • the n-type GaN layer 37 includes an exposed region 33b.
  • a p-side electrode 43a was formed on the upper surface 33a.
  • An n-side electrode 43b was formed on the exposed region 33b.
  • the thickness of the buffer layer can be 100 nanometers or less, and even better, 30 nanometers or less in order to reduce the increase in electrical resistance due to the thickness of the buffer layer. .
  • FIG. 12 is a drawing showing a main process flow in a method for producing a wafer product and a method for producing a gallium nitride based semiconductor optical device according to another embodiment.
  • step S101 of the process flow 100b a gallium oxide substrate 11 having a main surface made of monoclinic gallium oxide is prepared.
  • Steps S101 to S103 and S110 to S111 are performed in the same manner as the process flow 100a shown in FIG.
  • a conductive support 55 for bonding is prepared.
  • the substrate 55 is made of, for example, a Si substrate or a heat sink. Further, as shown in FIG. 13B, the substrate product SP1 and the substrate 55 are arranged so that the electrode 51 on the substrate product SP1 faces the conductive support 55.
  • the substrate product SP2 is produced by attaching the conductive support 55 to the substrate product SP1.
  • the conductive support 55 is electrically connected to the electrode 53. This bonding is performed using, for example, a conductive adhesive 57 as shown in FIG.
  • the conductive adhesive 57 can be, for example, solder such as AuSn or PbSn.
  • step 117 the gallium oxide substrate 11 of the substrate product SP2 is irradiated with a laser beam 59.
  • the wavelength of the laser beam 59 is shorter than the wavelength corresponding to the band gap of the gallium oxide substrate 11 and larger than the wavelength corresponding to the band gap of the group III nitride semiconductor layer 15.
  • the laser light is provided by, for example, an excimer laser.
  • FIG. 14B the gallium oxide substrate 11 is separated from the semiconductor stack 25a of the substrate product SP2, and a substrate product SP3 including the semiconductor stack 25a and the conductive support 55 is produced. To do.
  • the modification layer 14 facilitates lift-off.
  • the group III nitride semiconductor layer 15 is exposed. Roughness remains on the surface of the group III nitride semiconductor layer 15 of the semiconductor stack 25a exposed by the lift-off.
  • Example 3 An experiment was conducted to examine substrate peeling using laser light. The back surface of the gallium oxide substrate was irradiated with excimer laser light to peel off the gallium oxide substrate from the epitaxial film. In the peeling experiment, a test piece having a size of 10 mm ⁇ 10 mm was cut out from the wafer product. The test piece was irradiated with a laser to measure the time required for peeling.
  • FIG. 15 is a diagram showing the time required for peeling by relative values. Referring to FIG. 13, the time required for peeling is shown as relative values of 0.36, 0.38, 0.17, and 0.08.
  • gallium oxide Ga 2 O 3
  • sapphire Al 2 O 3
  • the relative values are 0.28 and 0.17 depending on the size of the voids.
  • the relative value becomes 0.08 according to the density of the transition layer. Since voids and transition layers are formed at the gallium oxide substrate / epitaxial film interface, the time required for peeling by laser lift-off is further reduced.
  • Non-Patent Document 2 the sapphire substrate is undulated to improve the light extraction efficiency. Further, in Non-Patent Document 3, undulations are formed on the back surface of the epitaxial film together with substrate peeling to improve light extraction efficiency.
  • GaN film When epitaxially growing a GaN film on a sapphire substrate, epitaxial growth of GaN is performed on a low-temperature AlN buffer layer or a low-temperature GaN buffer layer. At this time, no void or the like is formed at the interface of the GaN epitaxial film / sapphire substrate.
  • a void or the like can be formed at the interface of the GaN epitaxial film / gallium oxide substrate by devising the growth method. Moreover, depending on the modification conditions, not only voids but also altered layers and roughness can be formed.
  • undulations or voids can be formed at the epitaxial film / gallium oxide substrate interface depending on the growth conditions.
  • the modification of the interface is provided by, for example, an atmosphere in a temperature rising atmosphere (high hydrogen partial pressure, low nitrogen partial pressure) and / or annealing treatment at a high temperature close to the GaN film forming temperature. Further, by increasing the annealing time, the roughness of the epitaxial film / gallium oxide substrate interface can be roughened, and voids and altered layers can be formed. Even without using a processed sapphire substrate or the like, the light extraction efficiency is improved by modifying the region near the interface of the epitaxial film / gallium oxide substrate. As a result, the light emission efficiency of the light emitting diode can be improved.
  • the GaN nucleus is used as a mask at the initial stage of growth of the GaN epitaxial film, and the gallium oxide substrate is etched with high-temperature hydrogen gas.
  • Gallium oxide is damaged by a high temperature atmosphere, particularly hydrogen, because the bond between gallium and oxygen is weak. Therefore, it is important to avoid undesired damage to the gallium oxide substrate during the temperature rise after the buffer layer is deposited.
  • DESCRIPTION OF SYMBOLS 10 ... Growth furnace, 10a ... Susceptor, 11 ... Gallium oxide substrate, 11a ... Substrate main surface, 11b ... Substrate back surface, 13 ... Group III nitride buffer layer, 14 ... Buffer layer, modified layer, 15 ... Group III nitride Semiconductor layer 16 ... Laminated body 17 ... Active layer 19 ... Gallium nitride based semiconductor layer 21 ... P-type electron block layer 23 ... P-type contact layer Wafer product E ... 25, 25a ... Semiconductor laminate 27 ... Semiconductor mesa, 29a, 29b ... electrodes.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

酸化ガリウム基板上に成長された活性層を含み発光強度を向上可能なウエハ生産物を作製する方法を提供する。工程Ｓ１０５において、ＧａＮ、ＡｌＧａＮ、ＡｌＮといったIII族窒化物からなるバッファ層１３を酸化ガリウム基板１１の主面１１ａ上に摂氏６００度で成長する。バッファ層１３を成長した後に、水素及び窒素を含むガスＧ２を成長炉１０に供給しながら、摂氏１０５０度で酸化ガリウム基板１１及びバッファ層１３を成長炉１１の雰囲気にさらす。III族窒化物半導体層１５の堆積は、改質されたバッファ層上に行われる。改質されたバッファ層は例えばボイドを含む。III族窒化物半導体層１５はＧａＮ及びＡｌＧａＮからなることができる。これらの材料でIII族窒化物半導体層１５を形成するとき、改質されたバッファ層１４上に良好な結晶品質が得られる。

Description

ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
　本発明は、ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法に関する。
　非特許文献１には、（１００）β－Ｇａ2Ｏ3基板上への有機金属気相成長法によるＧａＮエピタキシャル成長が記載されている。ＧａＮエピタキシャル成長では、Ｇａ2Ｏ3基板上に、低温ＧａＮバッファ層を摂氏６００度で成長する。この低温ＧａＮバッファ層上に直接に１０００ｎｍのＧａＮ層を摂氏１０７０度で成長する。
　非特許文献２には、ＩｎＧａＮ系発光ダイオードが記載されている。発光ダイオードは、パターン形成されたサファイア基板を用い、またこのサファイア基板上にバッファ層を介して複数の窒化ガリウム系半導体層が成長される。サファイア基板のパターン形成により光の取り出し効率を向上させる。
　非特許文献３には、ＩｎＧａＮ－ＧａＮ発光ダイオードが記載されている。この発光ダイオードはサファイア基板上に成長されたＧａＮ系膜を含む。サファイア基板は、レーザ光を用いてＧａＮ系膜と分離される。
Jpn. J. Appl. Phys. Vol. 44, No. 1, 2005, pp L7-L5 Jpn. J. Appl. Phys. Vol. 41, (2002), pp L1431-L1433, Part 2, No.12B, 15, December, 2002 Appl. Phys. Lett. Vol. 89, 071109, (2006)
　酸化ガリウム基板は、窒化ガリウム系半導体光素子の作製に利用可能である。発明者の知見によれば、酸化ガリウムは、窒化ガリウム系半導体層の成長に用いられる水素含有雰囲気に冒される。水素による酸化ガリウム基板の損傷を避けるために、高温の水素雰囲気に酸化ガリウム基板を触れさせない成膜シーケンスを用いる。ところが、発明者らの検討によれば、窒化ガリウム系半導体光素子のための窒化ガリウム系半導体層を酸化ガリウム基板上に成長するシーケンスにおいて、酸化ガリウムに接触する低温バッファ層を改質できることを見いだした。
　本発明は、このような事情を鑑みて為されたものであり、酸化ガリウム基板上に成長された活性層を含み発光強度を向上可能なウエハ生産物を作製する方法を提供することを目的とし、酸化ガリウム基板上に成長された活性層を含み発光強度を向上可能な窒化ガリウム系半導体光素子を作製する方法を提供することを目的とする。
　本発明の一側面は、窒化ガリウム系半導体光素子のためのウエハ生産物を作製する方法である。この方法は、（ａ）酸化ガリウム基板を準備する工程と、（ｂ）前記酸化ガリウム基板の主面上に、III族窒化物からなる積層体を形成する工程と、（ｃ）前記積層体を形成した後に、活性層を形成する工程と、（ｄ）前記活性層上に第２のIII族窒化物半導体層を成長する工程とを備える。前記積層体を形成する前記工程では、（ｂ１）前記酸化ガリウム基板を成長炉に配置した後に、前記酸化ガリウム基板の主面上にIII族窒化物バッファ層を第１の温度で成長する工程と、（ｂ２）前記III族窒化物バッファ層を成長した後に、前記第１の温度よりも高い第２の温度に前記第１の温度から基板温度を変更する工程と、（ｂ３）前記成長炉に水素及び窒素を供給しながら、前記第２の温度の基板温度で前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす工程と、（ｂ４）前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらした後に、有機金属気相成長法で、前記窒化ガリウム系半導体光素子のためのIII族窒化物半導体層を堆積する工程とを備える。前記III族窒化物半導体層は第１導電型を有し、前記窒化ガリウム系半導体層は第２導電型を有する。前記III族窒化物バッファ層の厚さが前記III族窒化物半導体層の厚さより薄い。
　この方法によれば、III族窒化物バッファ層を成長した第１の温度から第２の温度に基板温度を変更した後に、酸化ガリウム基板及びIII族窒化物バッファ層を水素及び窒素を含む雰囲気にさらす。III族窒化物半導体層の成長に先立って、水素を含む雰囲気において、III族窒化物バッファ層は改質され、またIII族窒化物半導体の堆積は、改質されたIII族窒化物バッファ層上に行われる。改質の後に成長されたIII族窒化物半導体層上には活性層が設けられる。これ故に、改質されたIII族窒化物バッファ層を有する窒化ガリウム系半導体光素子からの光取り出し効率が向上される。III族窒化物バッファ層の厚さがIII族窒化物半導体層の厚さよりも薄く、水素及び窒素を含む雰囲気による改質が、酸化ガリウム基板の表面近傍において引き起こされる。
　本発明の一側面に係る方法では、前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす際において、良好なものとしては、水素の流量は窒素の流量以上であり、前記第２の温度は摂氏９５０度以上、好ましくは１０５０度前後である。水素を雰囲気に含むとともに、摂氏９５０度以上の基板温度であるとき、更に良いものとして１０５０度前後の基板温度であるとき、III族窒化物半導体層の成長に先立って、III族窒化物バッファ層は改質され、またIII族窒化物半導体の堆積は、改質されたIII族窒化物バッファ層上に行われる。また、本発明の一側面に係る方法では、前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす際において、水素の流量は窒素の流量以上であることが良い。このとき、良好な改質が行われる。
　本発明の一側面に係る方法では、前記雰囲気にさらす工程における時間は１０秒以上であることができる。この時間が１０秒以上、更に良いものとして１分以上であるとき、上記の改質を効果的に引き起こすことができる。
　本発明の一側面に係る方法では、前記III族窒化物バッファ層の厚さは２ナノメートル以上であることができる。バッファ層の厚さが２ナノメートル以上、更に良いものとして１０ナノメートルであるとき、III族窒化物半導体層の結晶品質が良好である。また、本発明の一側面に係る方法では、前記III族窒化物バッファ層の厚さは１００ナノメートル以下であることができる。バッファ層の厚さが１００ナノメートル以下であるとき、III族窒化物半導体層の結晶品質が良好である。
　本発明の一側面に係る方法では、前記III族窒化物バッファ層はＧａＮ層、ＡｌＧａＮ層及びＡｌＮ層の少なくともいずれかを含むことができる。これらの材料でバッファ層を形成するとき、改質による技術的寄与が得られる。
　本発明の一側面に係る方法では、前記III族窒化物バッファ層はＧａＮ層を含むことができる。バッファ層がＧａＮ層を含むとき、ＧａＮと水素との反応により改質が生じて改質による技術的寄与が提供される。
　本発明の一側面に係る方法では、前記III族窒化物半導体層はＧａＮ及びＡｌＧａＮからなることができる。これらの材料でIII族窒化物半導体層を形成するとき、改質による技術的寄与が得られる。
　本発明の一側面に係る方法では、前記酸化ガリウム基板の前記主面は（１００）面であることができる。酸化ガリウム基板の主面の結晶面が実質的に（１００）面であるとき、III族窒化物半導体層の表面にｃ面又はｃ面から僅かに傾斜した面が形成される。
　本発明の一側面に係る方法では、前記積層体は、前記酸化ガリウム基板と前記積層体との界面に形成された複数のボイドを含むことができる。この方法によれば、改質処理により、上記の界面に複数のボイドが形成される。
　本発明の一側面に係る方法では、前記積層体は、前記酸化ガリウム基板と前記積層体との界面に形成された遷移層を含み、前記遷移層は前記酸化ガリウム基板の前記主面を覆っている。この方法によれば、改質処理により、上記の界面に遷移層が形成される。遷移層はIII族窒化物領域を含むことができる。
　本発明の別の側面は、窒化ガリウム系半導体光素子を作製する方法である。この方法は、（ａ）酸化ガリウム基板を準備する工程と、（ｂ）前記酸化ガリウム基板の主面上に、III族窒化物からなる積層体を形成する工程とを備える。前記積層体を形成する前記工程では、（ｂ１）前記酸化ガリウム基板を成長炉に配置した後に、前記酸化ガリウム基板の主面上にIII族窒化物バッファ層を第１の温度で成長する工程と、（ｂ２）前記III族窒化物バッファ層を成長した後に、前記第１の温度よりも高い第２の温度に前記第１の温度から基板温度を変更する工程と、（ｂ３）前記成長炉に水素及び窒素を供給しながら、前記第２の温度の基板温度で前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす工程と、（ｂ４）前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらした後に、有機金属気相成長法で、前記窒化ガリウム系半導体光素子のための第１のIII族窒化物半導体層を堆積する工程とを備える。前記III族窒化物半導体層は第１導電型を有し、前記窒化ガリウム系半導体層は第２導電型を有する。前記III族窒化物バッファ層の厚さは前記第１のIII族窒化物半導体層の厚さよりも薄い。
　この方法によれば、III族窒化物バッファ層を成長した第１の温度から第２の温度に基板温度を変更した後に、酸化ガリウム基板及びIII族窒化物バッファ層を水素及び窒素を含む雰囲気にさらす。水素を含む雰囲気であるとき、III族窒化物半導体層の成長に先立って、III族窒化物バッファ層は改質され、またIII族窒化物半導体の堆積は、改質されたIII族窒化物バッファ層上に行われる。改質されたIII族窒化物バッファ層上に活性層が設けられる窒化ガリウム系半導体光素子からの光取り出し効率が向上される。III族窒化物バッファ層の厚さがIII族窒化物半導体層の厚さよりも薄く、水素及び窒素を含む雰囲気による改質が、酸化ガリウム基板の表面近傍において引き起こされる。
　本発明の別の側面に係る方法では、前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす際において、水素を含む雰囲気であり、良いものとして、水素の流量は窒素の流量以上であり、前記第２の温度は摂氏９５０度以上、更に良いことには１０５０度前後である。水素を含む雰囲気であり、更に良いことには水素の流量は窒素の流量以上であると共に基板温度が摂氏９５０度以上、更に良いことには１０５０度前後の基板温度であるとき、III族窒化物半導体層の成長に先立って、III族窒化物バッファ層は改質される。
　本発明の別の側面に係る方法では、前記雰囲気にさらす工程における時間は１０秒以上であることができる。この時間が１０秒以上、更に良いことには１分以上であるとき、上記の改質を効果的に引き起こすことができる。
　本発明の別の側面に係る方法では、前記III族窒化物バッファ層の厚さは２ナノメートル以上であることができる。バッファ層の厚さが２ナノメートル以上、更に良いことには10ナノメートルであるとき、III族窒化物半導体層の結晶品質が良好である。
　本発明の別の側面に係る方法では、前記III族窒化物バッファ層はＧａＮ層、ＡｌＧａＮ層及びＡｌＮ層の少なくともいずれかを含むことができる。これらの材料でバッファ層を形成するとき、改質による技術的な寄与が得られる。また、本発明の別の側面に係る方法では、前記III族窒化物バッファ層はＧａＮ層を含むことができる。バッファ層がＧａＮ層を含むとき、ＧａＮと水素との反応により改質が生じて改質による技術的寄与が提供される。
　本発明の別の側面に係る方法では、前記III族窒化物半導体層はＧａＮ及びＡｌＧａＮからなることができる。これらの材料でIII族窒化物半導体層を形成するとき、改質による技術的寄与が得られる。
　本発明の別の側面に係る方法では、前記酸化ガリウム基板の前記主面は（１００）面であることができる。酸化ガリウム基板の主面の結晶面が実質的に（１００）面であるとき、III族窒化物半導体層の表面はｃ面又はｃ面から僅かに傾斜した面を有する。
　本発明の別の側面に係る方法では、前記積層体は、前記酸化ガリウム基板と前記積層体との界面に位置する改質層を含み、前記改質層は、前記成長炉において前記酸化ガリウム基板及び前記III族窒化物バッファ層を水素及び窒素を含む雰囲気にさらすことによって提供される。
　本発明の別の側面に係る方法では、前記改質層は、前記酸化ガリウム基板と前記積層体との界面に形成された複数のボイドを含むことができる。或いは、本発明の別の側面に係る方法では、前記改質層は、前記酸化ガリウム基板の前記主面を覆う遷移層を有している。
　本発明の別の側面に係る方法では、前記酸化ガリウム基板、前記III族窒化物半導体層、前記活性層、及び前記窒化ガリウム系半導体層は、ウエハ生産物を構成する。当該方法は、前記III族窒化物半導体層に電位を提供する第１の電極を前記ウエハ生産物に形成する工程と、前記窒化ガリウム系半導体層に電位を提供する第２の電極を前記ウエハ生産物に形成する工程とを更に備えることができる。
　この方法によれば、活性層へ注入されるキャリアは、第１及び第２の電極から提供される。また、キャリアは、導電性の酸化ガリウム基板を介して活性層に到達する。
　本発明の別の側面に係る方法では、前記III族窒化物バッファ層の厚さは１００ナノメートル以下であることができる。この方法によれば、III族窒化物バッファ層の厚さは１００ナノメートル以下であるとき、バッファ層に起因する抵抗の増加を低減できる。
　本発明の別の側面に係る方法は、前記活性層及び前記窒化ガリウム系半導体層をエッチングして、前記III族窒化物半導体層を露出させる工程と、前記III族窒化物半導体層に電位を提供する第１の電極を前記ウエハ生産物に形成する工程と、前記窒化ガリウム系半導体層に電位を提供する第２の電極を前記ウエハ生産物に形成する工程とを更に備えることができる。
　この方法によれば、一方の素子面に第１及び第２の電極を備える発光素子が提供される。
　本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
　以上説明したように、本発明の一側面によれば、酸化ガリウム基板上に成長された活性層を含み発光強度を向上可能なウエハ生産物を作製する方法が提供される。また、本発明の別の側面によれば、酸化ガリウム基板上に成長された活性層を含み発光強度を向上可能な窒化ガリウム系半導体光素子を作製する方法が提供される。
図１は本実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程フローを示す図面である。 図２は、単斜晶系酸化ガリウムウエハ及び単斜晶系酸化ガリウムの結晶格子を示す図面である。 図３は、本実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図４は、本実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図５は、本実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図６は、実施例１におけるＳＥＭ像を示す図面である。 図７は、実施例１におけるＳＥＭ像を示す図面である。 図８は、実施例１におけるＳＥＭ像を示す図面である。 図９は、実施例１におけるＳＥＭ像を示す図面である。 図１０は、実施例２における発光ダイオードの構造を示す図面である。 図１１は、実施例２における発光特性を示す図面である。 図１２は、別の実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程フローを示す図面である。 図１３は、別の実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１４は、別の実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１５は、剥離に要する時間を相対値により示す図面である。
　本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
　図１は、本実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程フローを示す図面である。これらの工程フローでは、窒化ガリウム系半導体光素子として、半導体光素子が作製される。工程フロー１００ａの工程Ｓ１０１では、単斜晶系酸化ガリウムからなる主面を有する酸化ガリウム基板１１を準備する。図２（ａ）を参照すると、酸化ガリウム基板１１が示される。この基板１１は、例えばβ－Ｇａ2Ｏ3単結晶からなる。基板１１は、単斜晶系酸化ガリウムからなる主面を有する主面１１ａ及び裏面１１ｂを含み、例えば主面１１ａ及び裏面１１ｂは互いに平行である。基板１１の主面１１ａは、例えば単斜晶系酸化ガリウムの（１００）面である。この主面１１ａは、（１００）面に対して例えば１度以下０度以上の角度で傾斜することができる。図２（ａ）には、結晶座標系ＣＲが示されており、結晶座標系ＣＲはａ軸、ｂ軸及びｃ軸を有する。
　図２（ｂ）を参照すると、単斜晶系酸化ガリウムの結晶格子が示されている。単斜晶系酸化ガリウムの結晶格子のａ軸、ｂ軸及びｃ軸の格子定数は、それぞれ、１．２２３ｎｍ、０．３０４ｎｍ及び０．５８ｎｍである。ベクトルＶａ、Ｖｂ、Ｖｃは、それぞれ、ａ軸、ｂ軸及びｃ軸の方向を示す。ベクトルＶａ及びＶｂは（００１）面を規定し、ベクトルＶｂ、Ｖｃは（１００）面を規定し、ベクトルＶｃ及びＶａは（０１０）面を規定する。ベクトルＶａ及びＶｂの成す角度α及びベクトルＶｂ及びＶｃの成す角度γは９０度であり、ベクトルＶｃ及びＶａの成す角度βは１０３．７度である。基板主面１１ａの傾斜角ＡOFFを示すために、図２（ｂ）には、基板主面１１ａが一点鎖線で示されている。この基板１１によれば、単斜晶系酸化ガリウム（１００）面の基板主面１１ａ上に、良好なモフォロジのエピタキシャル層が成長される。酸化ガリウム基板１１の主面１１ａの結晶面が実質的に（１００）面であるとき、窒化ガリウム系半導体光素子のためのIII族窒化物半導体層の表面はｃ面又はｃ面から僅かに傾斜した面を有する。
　図１に示される工程Ｓ１０２では、図３（ａ）に示されるように、成長炉１０のサセプタ１０ａ上に基板１１を配置する。工程Ｓ１０３では、エピタキシャル基板を作製するために、複数のIII族窒化物膜を含む積層構造を形成する。III族窒化物膜の成長は、例えば有機金属気相成長（ＭＯＶＰＥ）法等で行われる。
　成長炉１０のサセプタ上に基板１１を配置した後に、工程Ｓ１０４では、図３（ｂ）に示されるように、ガスＧ０を成長炉１０に供給しながら、成長炉１０内の酸化ガリウム基板１１のサセプタ温度を変更する。ガスＧ０は、例えば窒素ガスを含むことができる。成長炉１０に供給された窒素に酸化ガリウム基板１１が触れているとき、水素によって酸化ガリウム基板１１が侵されることがない。これ故に、成長炉１０に水素を供給するときに比べて、サセプタ温度を高めることができる。窒素雰囲気においては、酸化ガリウム基板１１のための基板温度は、例えば摂氏６００度であることができる。
　窒素を含む雰囲気中で成長温度Ｔ１に成長炉１０の温度を上昇した後に、工程Ｓ１０５において、酸化ガリウム基板１１の主面１１ａ上にIII族窒化物バッファ層１３を第１の温度Ｔ１で成長する。バッファ層１３は、例えばＧａＮ、ＡｌＧａＮ、ＡｌＮといったIII族窒化物からなる。III族窒化物の堆積のために、原料ガスとして、有機ガリウム原料、有機アルミニウム原料、窒素原料等が用いられる。
　バッファ層１３がＧａＮからなるとき、成長炉１０には、トリメチルガリウム（ＴＭＧ）及びアンモニア（ＮＨ3）を含む原料ガスＧ１が供給される。ＧａＮ層バッファを用いると、ＧａＮと水素との反応により改質が生じて改質による技術的な寄与が提供される。バッファ層１３がＡｌＧａＮからなるとき、成長炉１０には、ＴＭＧ、トリメチルアルミニウム（ＴＭＡ）及びＮＨ3を含む原料ガスＧ１が供給される。ＡｌＧａＮ層バッファを用いると、ＧａＮバッファ層よりも熱的に安定であるため、第２の温度Ｔ２をより高い温度まで用いることができるという、技術的な寄与が提供される。バッファ層１３がＡｌＮからなるとき、成長炉１０には、ＴＭＡ及びＮＨ3を含む原料ガスＧ１が供給される。ＡｌＮ層バッファを用いると、ＧａＮバッファ層よりも熱的に安定であるため、第２の温度Ｔ２をより高い温度まで用いることができるという、技術的な寄与が提供される。バッファ層１３の成長温度Ｔ１は、例えば摂氏４００度以上摂氏８００度下の範囲にあり、バッファ層１３はいわゆる低温バッファ層と呼ばれる。
　バッファ層１３の膜厚は例えば２ナノメートル以上であることができる。バッファ層の厚さが２ナノメートル以上、更に良いもののとして１０ナノメートル以上であるとき、引き続き成長されるIII族窒化物半導体層の結晶品質が良好である。また、バッファ層の厚さは１００ナノメートル以下であることができる。バッファ層１３の厚さが１００ナノメートル以下であるとき、III族窒化物半導体層の結晶品質が良好になる。
　工程Ｓ１０６では、バッファ層１３を成長した後に、第１の温度Ｔ１よりも高い第２の温度Ｔ２に成長炉１０の基板温度を変更する。この後に、工程Ｓ１０７では、図３（ｃ）に示されるように、水素及び窒素を含むガスＧ２を成長炉１０に供給しながら、第２の温度Ｔ２の基板温度で酸化ガリウム基板１１及びバッファ層１３を成長炉１１の雰囲気にさらす。ガスＧ２は、さらにアンモニアを含むことができる。酸化ガリウム基板１１及びバッファ層１３を成長炉１１の雰囲気にさらす際において、雰囲気は水素を含み、更に良いものとして、水素の流量は窒素の流量以上である。また、第２の温度Ｔ２は摂氏９５０度以上、更に良いものとして、１０５０度前後である。成長炉１０において水素の流量が窒素の流量以上であると共に基板温度が摂氏９５０度以上であるとき、バッファ層１３は、改質されたバッファ層１４に変わる。第２の温度Ｔ２は摂氏１２００度以下である。改質されすぎてしまい、良好なエピ膜が堆積できないからである。この改質は、窒化ガリウム系半導体光素子のためのIII族窒化物半導体層の成長に先立って行われ、III族窒化物半導体の堆積は、改質されたバッファ層１４上に行われる。また、バッファ層１３の厚さがIII族窒化物半導体層１５の厚さより薄いとき、水素及び窒素を含む雰囲気による改質が、酸化ガリウム基板１１の表面近傍のバッファ層に引き起こされる。
　雰囲気にさらす処理時間は１０秒以上であることができる。改質のための時間が１０秒以上、更に良いものとして１分以上であるとき、上記の改質を効果的に引き起こすことができる。
　酸化ガリウム基板１１及びバッファ層１４を成長炉１０の雰囲気にさらした後に、工程Ｓ１０８では、第２の温度Ｔ２に等しい或いはより大きい第３の温度Ｔ３に成長炉１０のサセプタ温度を設定する。この後に、工程Ｓ１０９では、図４（ａ）に示されるように、有機金属気相成長法で、窒化ガリウム系半導体光素子のためのIII族窒化物半導体層１５を堆積する。例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ等といったIII族窒化物をバッファ層１４上に堆積するとき、この堆積物は、酸化ガリウム基板１１にエピタキシャル成長され、六方晶系のIII族窒化物半導体層１５が得られる。また、III族窒化物半導体層１５をバッファ層１４上に堆積するとき、III族窒化物半導体層１５の成長初期に、バッファ層１４の構造を引き継ぐ堆積が生じるとき、この初期成長層とバッファ層１４とを併せて改質層１４と呼ぶこともある。
　III族窒化物半導体層１５はＧａＮ、ＩｎＧａＮ又はＡｌＧａＮからなることができる。これらの材料でIII族窒化物半導体層１５を形成するとき、改質されたバッファ層１４上に良好な結晶品質が得られる。
　III族窒化物半導体層１５の膜厚は、例えば１マイクロメートル以上２０マイクロメートル以下の範囲であることができる。III族窒化物半導体層１５の成長温度Ｔ３は例えば摂氏９５０度以上摂氏１２００度以下の範囲になる。III族窒化物半導体層１５は、窒化ガリウム系半導体デバイスを構成する半導体層であり、またアンドープ、ｐ型ドーパント添加、及びｎ型ドーパント添加であることができる。エピタキシャル層１５にｐ導電性またはｎ導電性を付与するために、III族窒化物半導体層１５を成長する際に原料ガスに加えてドーパントガスを供給する。ドーパントとしては、ｐ型導電性のためにシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用い、ｎ型導電性のためにシラン（例えばＳｉＨ4）を用いることができる。III族窒化物半導体層１５がｎ型ＧａＮからなるとき、成長炉１０には、ＴＭＧ、ＮＨ3及びＳｉＨ4を含む原料ガスＧ３が供給される。これらの工程により、酸化ガリウム基板１１上に積層体１６が形成される。
　次いで、工程Ｓ１１０において、図４（ｂ）に示されるように、原料ガスＧ４を成長炉１０に供給して、活性層１７をIII族窒化物半導体層１５上に形成する。活性層１７が量子井戸構造を有するとき、活性層１７は交互に配列された井戸層１７ａ及び障壁層１７ｂを含む。井戸層１７ａは、例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなる。井戸層１７ａの成長温度は例えば摂氏７５０度である。障壁層１７ｂは、例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなる。障壁層１７ｂの成長温度は例えば摂氏７５０度である。
　この方法によれば、バッファ層１３を成長した第１の温度Ｔ１から第２の温度Ｔ２にサセプタ温度を変更した後に、摂氏９５０度以上、更に良いものとして摂氏１０５０度前後の基板温度で酸化ガリウム基板１１及びバッファ層１３を水素及び窒素を含む雰囲気にさらして、改質されたバッファ層１４を形成する。水素を含む雰囲気であり、更に良いものとして水素の流量は窒素の流量以上であると共に基板温度が摂氏９５０度以上、更に良いものとして１０５０度の基板温度であるとき、バッファ層１４に十分な改質が施される。III族窒化物半導体の堆積は、改質されたバッファ層１４上に行われる。
　この後に、工程Ｓ１１１において、図４（ｃ）に示されるように、窒化ガリウム系半導体層１９を活性層１７上に形成する。窒化ガリウム系半導体層１９は、例えばｐ型電子ブロック層２１及びｐ型コンタクト層２３を含むことができる。
　これまでの窒化ガリウム系半導体の堆積により、図５（ａ）に示されるように、ウエハ生産物Ｅが得られる。ウエハ生産物Ｅは、酸化ガリウムウエハ１１と、酸化ガリウムウエハ１１上に成長された半導体積層２５を含む。この半導体積層２５は、III族窒化物半導体層１５（例えば、第１導電型エピタキシャル層）と、活性層１７と、窒化ガリウム系半導体層１９（例えば、第２導電型エピタキシャル層）とを含み、活性層１７は、第１導電型エピタキシャル層と第２導電型エピタキシャル層との間に設けられている。酸化ガリウム基板１１、III族窒化物半導体層１５、活性層１７及び窒化ガリウム系半導体層１９は、ウエハ生産物を構成する。引き続き工程において、III族窒化物半導体層１５に電位を提供する第１の電極をウエハ生産物Ｅに形成すると共に、窒化ガリウム系半導体層１９に電位を提供する第２の電極をウエハ生産物Ｅに形成する。活性層１７へ注入されるキャリアは、第１及び第２の電極から提供される。また、キャリアは、導電性の酸化ガリウム基板１１を介して活性層１７に到達する。
　電極プロセスの工程の一例として、以下の工程フローを行う。工程Ｓ１１２では、図５（ｂ）に示されるように、ウエハ生産物Ｅをエッチングして半導体メサ２７を形成する。このエッチングにより半導体積層２５の一部が除去されて、半導体積層２５内のIII族窒化物半導体層１５の一部が露出されると共に半導体メサ２７の上面２７ｄ（窒化ガリウム系半導体層１９ｃの表面１９ｄ）が形成される。
　このウエハ生産物Ｅの加工の後に、工程Ｓ１１３では、図５（ｃ）に示されるように、III族窒化物半導体層１５の露出部分１５ｄ上に第１の電極２９ａを形成すると共に半導体メサ２７の上面２７ｄに第２の電極２９ｂを形成する。これらの工程により、窒化ガリウム系半導体発光デバイスのための基板生産物が作製される。
　引き続き行われる実施例の説明から理解されるように、改質されたバッファ層１４は、以下の構造を有する。また、改質工程の後に活性層１７が成長されるとき、活性層１７における発光強度は向上される。
　積層体１６は、酸化ガリウム基板１１と積層体１６との界面に形成された複数のボイドを含むことができる。改質処理により、上記の界面に複数のボイドが形成される。積層体１６は、酸化ガリウム基板１１と積層体１６との界面に形成された遷移層を含み、遷移層は酸化ガリウム基板１１の主面１１ａを覆っている。改質処理により、上記の界面に遷移層が形成される。遷移層はIII族窒化物領域を含むことができる。
　（実施例１）
実験例１（酸化ガリウム基板／エピタキシャル層の界面にボイドや遷移層などがない）
（１００）面の酸化ガリウム基板を準備した。酸化ガリウム基板の主面には意図的にオフ角をつけていない。酸化ガリウム基板の（１００）ジャスト面に対して、ＡｌＮバッファ層をＭＯＶＰＥで成長した。このＡｌＮの成長温度は摂氏６００度であった。ＡｌＮ層の厚みは１０ナノメートルであった。４分かけて摂氏６００度から摂氏１０５０度まで昇温した。この昇温する際、水素（Ｈ2）の流量は５リットル／分であり、アンモニア（ＮＨ3）の流量は５リットル／分であり、窒素（Ｎ2）の流量は１０リットル／分であった。この後に、このＡｌＮ層上にＧａＮエピタキシャル層をＭＯＶＰＥ法で成長した。このＧａＮ層の厚さ３マイクロメートであった。これらの工程によってエピタキシャル基板ＥＷ１が得られた。
　参考のために、サファイア基板上に低温ＧａＮバッファ層を介してＧａＮ層を成長した。これらの工程によってエピタキシャル基板ＥＷ０が得られた。図６は、サファイア基板、ＡｌＮバッファ層及びＧａＮエピタキシャル層の断面ＳＥＭ像を示す図面である。ＧａＮ層のＸＲＣの半値全幅及び原子間力顕微鏡の表面粗さ等に関しては、サファイア基板上の参考例における品質と同等レベルだった。
　また、エピタキシャル基板ＥＷ０をエピタキシャル基板ＥＷ１と比較したとき、エピタキシャル層／酸化ガリウム基板の界面に関しても、本実施例における界面には、サファイア基板上の参考例と同様に、ボイドや遷移層等は観察されなかった。
　実験例２（酸化ガリウム基板／エピタキシャル層の界面に微少なボイドが形成された）
（１００）面の酸化ガリウム基板を準備した。酸化ガリウム基板の主面には意図的にオフ角をつけていない。酸化ガリウム基板の（１００）ジャスト面に対して、ＡｌＮバッファ層をＭＯＶＰＥで成長した。このＡｌＮの成長温度は摂氏６００度であった。ＡｌＮ層の厚みは１０ナノメートルであった。４分かけて摂氏６００度から摂氏９５０度まで昇温した。この昇温する際、水素（Ｈ2）の流量は１０リットル／分であり、アンモニア（ＮＨ3）の流量は５リットル／分であり、窒素（Ｎ2）の流量は５リットル／分であった。この後に、ＧａＮエピタキシャル層の成長に先立って、水素及び窒素の混合雰囲気にＡｌＮバッファ層を摂氏９５０度に１分間保持して、改質処理を行った。次いで、改質処理されたバッファ層上にＧａＮエピタキシャル層をＭＯＶＰＥ法で成長した。このＧａＮ層の厚さ３マイクロメートであった。これらの工程によってエピタキシャル基板ＥＷ２が得られた。ＧａＮ層のＸＲＣの半値全幅及び原子間力顕微鏡の表面粗さ等に関しては、サファイア基板上の参考例における品質と同等レベルだった。
　図７は、実験例２における酸化ガリウム基板、ＡｌＮバッファ層及びＧａＮエピタキシャル層の断面ＳＥＭ像を示す図面である。本実施例における界面には、サファイア基板上の参考例と異なり、サイズ（幅）１００ｎｍ程度のボイドが観察された。温度・水素の割合等の成長条件に応じて、ボイドのサイズは１０ｎｍ～１μｍ程度の範囲で変更することができた。
　本実験例ではＡｌＮバッファ層を用いたけれども、低温成長のＧａＮ及び低温成長のＡｌＧａＮの成膜条件やバッファ層の成膜後の熱処理に応じて、このような遷移層を界面に作製することが可能である。
　実験例３（酸化ガリウム基板／エピタキシャル層の界面に大きなボイドが形成された）
（１００）面の酸化ガリウム基板を準備した。酸化ガリウム基板の主面には意図的にオフ角をつけていない。酸化ガリウム基板の（１００）ジャスト面に対して、ＡｌＮバッファ層をＭＯＶＰＥ法で成長した。このＡｌＮの成長温度は摂氏６００度であった。ＡｌＮ層の厚みは１０ナノメートルであった。４分かけて摂氏６００度から摂氏１０５０度まで昇温した。この昇温する際、水素（Ｈ2）の流量は１０リットル／分であり、アンモニア（ＮＨ3）の流量は５リットル／分であり、窒素（Ｎ2）の流量は５リットル／分であった。この後に、ＧａＮエピタキシャル層の成長に先立って、水素及び窒素の混合雰囲気にＡｌＮバッファ層を摂氏１０５０度に１分間保持して、改質処理を行った。次いで、改質処理されたバッファ層上にＧａＮエピタキシャル層をＭＯＶＰＥで成長した。このＧａＮ層の厚さ３マイクロメートであった。これらの工程によってエピタキシャル基板ＥＷ３が得られた。ＧａＮ層のＸＲＣの半値全幅及び原子間力顕微鏡の表面粗さ等に関しては、サファイア基板上の参考例における品質と同等レベルだった。
　図８は、実験例３における酸化ガリウム基板、ＡｌＮバッファ層及びＧａＮエピタキシャル層の断面ＳＥＭ像を示す図面である。本実施例における界面には、サファイア基板上の参考例と異なり、サイズ（幅）１００ｎｍ程度のボイドが観察された。温度・水素の割合等の成長条件に応じて、ボイドのサイズは１０ｎｍ～１μｍ程度の範囲、さらにこれ以上のサイズで変更することができた。
　本実験例ではＡｌＮバッファ層を用いたけれども、低温成長のＧａＮ及び低温成長のＡｌＧａＮの成膜条件やバッファ層の成膜後の熱処理に応じて、このような界面にボイドを作製することが可能である。
　実験例４（酸化ガリウム基板／エピタキシャル層の界面に遷移層が形成された）
（１００）面の酸化ガリウム基板を準備した。酸化ガリウム基板の主面には意図的にオフ角をつけていない。酸化ガリウム基板の（１００）ジャスト面に対して、ＧａＮバッファ層をＭＯＶＰＥ法で成長した。このＧａＮの成長温度は摂氏５００度であった。ＧａＮ層の厚みは２５ナノメートルであった。４分かけて摂氏６００度から摂氏１０５０度まで昇温した。この昇温する際、水素（Ｈ2）の流量は１０リットル／分であり、アンモニア（ＮＨ3）の流量は５リットル／分であり、窒素（Ｎ2）の流量は５リットル／分であった。この後に、ＧａＮエピタキシャル層の成長に先立って、水素及び窒素の混合雰囲気にＧａＮバッファ層を摂氏１０５０度に１分間保持して、熱処理を行った。次いで、熱処理されたバッファ層上にＧａＮエピタキシャル層をＭＯＶＰＥで成長した。このＧａＮ層の厚さ３マイクロメートであった。これらの工程によってエピタキシャル基板ＥＷ４が得られた。ＧａＮ層のＸＲＣの半値全幅及び原子間力顕微鏡の表面粗さ等に関しては、サファイア基板上の参考例における品質と同等レベルだった。
　図９は、実験例４における酸化ガリウム基板、ＧａＮバッファ層及びＧａＮエピタキシャル層の断面ＳＥＭ像を示す図面である。本実施例における界面には、サファイア基板上の参考例と異なり、厚さ２μｍ程度の遷移層が観察された。この遷移層はＧａとＮとＯから構成され、ＧａＮとＧａ2Ｏ3等が混じっている層であった。遷移層は、例えば多孔質のIII族窒化物領域を含むことができる。
　本実験例ではＧａＮバッファ層を用いたけれども、低温成長のＡｌＮ及び低温成長のＡｌＧａＮの成膜条件やバッファ層の成膜後の熱処理に応じて、このような界面の遷移層を作製することが可能である。
　（実施例２）
実施例１において作製されたエピタキシャル基板ＥＷ０～ＥＷ４を用いて発光ダイオード（ＬＥＤ）のためのエピタキシャル構造を形成した。図１０は、実施例２におけるエピタキシャル構造を示す。発光ダイオード構造ＬＥＤは、改質層３５、ｎ型ＧａＮ層３７、活性層３９、及びｐ型ＧａＮ系層４１を含む。発光ダイオードＬＥＤでは、改質層３５、ｎ型ＧａＮ層３７、活性層３９、及びｐ型ＧａＮ系半導体層４１は酸化ガリウム基板３１の主面３１ａ上に設けられており、ｐ型ＧａＮ系半導体層４１はｐ型ＡｌＧａＮブロック層及びｐ型ＧａＮコンタクト層を含む。発光ダイオード構造ＬＥＤは、エッチングにより形成された半導体メサ３３を含む。半導体メサ３３の上面３３ａにはｐ型ＧａＮコンタクト層が露出されている。半導体メサ３３は、露出されたｎ型ＧａＮ層３７を含む。ｎ型ＧａＮ層３７は露出領域３３ｂを含む。上面３３ａにはｐ側電極４３ａを形成した。露出領域３３ｂ上にｎ側電極４３ｂを形成した。これらの工程により、エピタキシャル基板ＥＷ０～ＥＷ４を用いてそれぞれ発光ダイオード構造ＬＥＤ０～ＬＥＤ４が得られた。発光ダイオード構造ＬＥＤ０～ＬＥＤ４の各々をプローバ上に配置した後に、発光ダイオード構造ＬＥＤ０～ＬＥＤ４に２０ｍＡの電流を印加して、発光強度を測定した。発光ダイオード構造ＬＥＤ１～ＬＥＤ４では、バッファ層の厚さに起因する電気抵抗の増加を低減するために、バッファ層の厚さは１００ナノメートル以下、更に良いものとして３０ナノメートル以下であることができる。
　図１１は、発光ダイオード構造ＬＥＤ０～ＬＥＤ４の発光強度を示す図面である。発光ダイオード構造ＬＥＤ１、ＬＥＤ２、ＬＥＤ３、ＬＥＤ４の発光強度は、発光ダイオード構造ＬＥＤ０を基準にして１．２倍、１．３倍、１．５倍、１．４倍であった。
　図１２は、別の実施の形態に係るウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法における主要な工程フローを示す図面である。工程フロー１００ｂの工程Ｓ１０１では、単斜晶系酸化ガリウムからなる主面を有する酸化ガリウム基板１１を準備する。工程Ｓ１０１～Ｓ１０３、Ｓ１１０～Ｓ１１１を図１に示された工程フロー１００ａと同様に行う。
　工程Ｓ１１５では、図１３（ａ）に示されるように、窒化ガリウム系半導体層１９上に電極５１を形成して基板生産物ＳＰ１を作製する。電極５１の形成は例えば以下のように行われる。窒化ガリウム系半導体層１９の表面には絶縁膜５３を形成する。絶縁膜５３には開口が設けられており、絶縁膜５３は例えばシリコン酸化物またはシリコン窒化物からなることができる。
　工程Ｓ１１６では、図１３（ｂ）に示されるように、貼り合わせ用の導電性支持体５５を準備する。この基板５５は、例えばＳｉ基板や、ヒートシンク等からなる。また、図１３（ｂ）に示されるように、基板生産物ＳＰ１上の電極５１が導電性支持体５５に対面するように、基板生産物ＳＰ１及び基板５５が配置される。
　次いで、基板生産物ＳＰ１に導電性支持体５５を貼り付けて基板生産物ＳＰ２を作製する。基板生産物ＳＰ２では、導電性支持体５５は電極５３に電気的な接続をなす。この貼り合わせは、図１３（ｃ）に示されるように、例えば導電性接着剤５７等を用いて行われる。導電性接着剤５７は例えばＡｕＳｎ、ＰｂＳｎといった半田であることができる。
　工程１１７では、図１４（ａ）に示されるように、基板生産物ＳＰ２の酸化ガリウム基板１１にレーザ光５９を照射する。レーザ光５９の波長は、酸化ガリウム基板１１のバンドギャップに対応する波長より短く、またIII族窒化物半導体層１５のバンドギャップに対応する波長より大きい。レーザ光は、例えばエキシマレーザによって提供される。この照射によって、図１４（ｂ）に示されるように、酸化ガリウム基板１１を基板生産物ＳＰ２の半導体積層２５ａから分離して、半導体積層２５ａ及び導電性支持体５５を含む基板生産物ＳＰ３を作製する。酸化ガリウム基板１１にレーザ光５９を照射するとき、改質層１４によりリフトオフが容易になる。この分離によりIII族窒化物半導体層１５が露出される。リフトオフにより露出された半導体積層２５ａのIII族窒化物半導体層１５の表面には、ラフネスが残る。
　工程Ｓ１１８では、図１４（ｃ）に示されるように、III族窒化物半導体層１５の表面に電極５３ｂを形成する。
　（実施例３）
レーザ光を用いた基板剥離を調べる実験を行った。酸化ガリウム基板の裏面にエキシマレーザ光を照射して、エピタキシャル膜から酸化ガリウム基板を剥離させた。剥離の実験は、ウエハ生産物から１０ｍｍ×１０ｍｍのサイズの実験片を切り出した。実験片にレーザを照射して剥離に要する時間を測定した。図１５は、剥離に要する時間を相対値により示す図面である。図１３を参照すると、剥離に要する時間が、相対値として０．３６、０．３８、０．１７、０．０８として示されている。このように、酸化ガリウム（Ｇａ2Ｏ3）は、サファイア（Ａｌ2Ｏ3）に比べて化学結合の点で弱いので、相対値が０．３６であり、レーザによる剥離が容易である。これに加え、酸化ガリウム基板／エピタキシャル膜の界面にボイドが形成されたとき、ボイドのサイズに応じて相対値が０．２８、０．１７となる。また、酸化ガリウム基板／エピタキシャル膜の界面に遷移層が形成されたとき、遷移層の粗密に応じて相対値が０．０８となる。酸化ガリウム基板／エピタキシャル膜の界面にボイドや遷移層が作製されているので、レーザリフトオフによる剥離のために要する時間はさらに短縮される。
　好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
　発光ダイオードの光取り出し効率を向上させて、発光ダイオードの発光効率を大きくする試みがある。非特許文献２では、サファイア基板に起伏を付けて光取り出し効率を向上させている。また、非特許文献３では、基板剥離と共にエピタキシャル膜の裏面に起伏を作製して光取り出し効率を向上させている。
　サファイア基板上にＧａＮ膜のエピタキシャル成長を行うとき、低温ＡｌＮバッファ層や低温ＧａＮバッファ層上にＧａＮのエピタキシャル成長を行う。このとき、ＧａＮエピタキシャル膜／サファイア基板の界面には、ボイド等を作製していない。一方で、酸化ガリウム基板上にＧａＮ膜のエピタキシャル成長を行うとき、成長方法を工夫することにより、ＧａＮエピタキシャル膜／酸化ガリウム基板の界面にボイド等を形成できる。また、改質条件によっては、ボイドだけでなく、変質層及びラフネスの形成も可能である。
　サファイア基板を加工してエピタキシャル膜／サファイア基板の界面における散乱により光取り出し効率を向上させるとき、サファイア基板に新たな微細加工を施す必要がある。この例から理解されるように、サファイア基板からＧａＮエピタキシャル膜を剥離するためは容易ではなく、エキシマレーザ等の高価な装置を長時間にわたり利用する必要がある。さらに、剥離により露出されたエピタキシャル膜面に起伏をつける工程も必要となる。
　酸化ガリウム基板上にＧａＮエピタキシャル膜を成長するとき、成長条件によっては、エピタキシャル膜／酸化ガリウム基板の界面に起伏やボイド等を形成することができる。この界面の改質には、例えば、昇温の雰囲気（高い水素分圧、低い窒素分圧）の雰囲気及び／またはＧａＮの成膜温度に近い高温によるアニール処理により提供される。さらに、このアニール時間を長くすることにより、エピタキシャル膜／酸化ガリウム基板の界面を荒らてラフネスを形成でき、さらに、ボイドや変質層を作ることも可能になる。加工したサファイア基板等を使わずとも、エピタキシャル膜／酸化ガリウム基板の界面の近傍領域の改質により、光取り出し効率を向上させる。この結果、発光ダイオードの発光効率の向上が可能となる。
　また、大きなボイドや界面の遷移層、ラフネス等を形成することにより、容易に剥離が生じると同時に、エピタキシャル膜の裏面へのラフネスの形成をエピタキシャル成長で実現する。これ故に、エピタキシャル膜裏面のラフネス形成のための加工の省略可能となる。この方法を採用して光取り出し効率の向上を図るとき、基板剥離の容易さや高歩留まり等が提供される。また、この方法では、ＧａＮエピタキシャル膜の成長初期においてＧａＮの核をマスクにして用い、酸化ガリウム基板を高温の水素ガスでエッチングしている。
　酸化ガリウムは、ガリウムと酸素との結合が弱いでの、高温の雰囲気、特に水素などにより損傷を受ける。これ故に、バッファ層堆積後の昇温時に酸化ガリウム基板が不所望な損傷を避けることが大切である。
１０…成長炉、１０ａ…サセプタ、１１…酸化ガリウム基板、１１ａ…基板主面、１１ｂ…基板裏面、１３…III族窒化物バッファ層、１４…バッファ層、改質層、１５…III族窒化物半導体層、１６…積層体、１７…活性層、１９…窒化ガリウム系半導体層、２１…ｐ型電子ブロック層、２３…ｐ型コンタクト層、ウエハ生産物Ｅ…、２５、２５ａ…半導体積層、２７…半導体メサ、２９ａ、２９ｂ…電極。

Claims (24)

  1. 　窒化ガリウム系半導体光素子のためのウエハ生産物を作製する方法であって、
    　酸化ガリウム基板を準備する工程と、
    　前記酸化ガリウム基板の主面上に、III族窒化物からなる積層体を形成する工程と、
    　前記積層体を形成した後に、活性層を形成する工程と、
    　前記活性層上に窒化ガリウム系半導体層を成長する工程と
    を備え、
    　前記積層体を形成する前記工程では、
    　前記酸化ガリウム基板を成長炉に配置した後に、前記酸化ガリウム基板の主面上にIII族窒化物バッファ層を第１の温度で成長する工程と、
    　前記III族窒化物バッファ層を成長した後に、前記第１の温度よりも高い第２の温度に前記第１の温度から基板温度を変更する工程と、
    　前記成長炉に水素及び窒素を供給しながら、前記第２の温度の基板温度で前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす工程と、
    　前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらした後に、有機金属気相成長法で、前記窒化ガリウム系半導体光素子のためのIII族窒化物半導体層を堆積する工程と
    を備え、
    　前記III族窒化物半導体層は第１導電型を有し、
    　前記窒化ガリウム系半導体層は第２導電型を有し、
    　前記III族窒化物バッファ層の厚さは、前記III族窒化物半導体層の厚さより薄い、ことを特徴とする方法。
  2. 　前記第２の温度は摂氏９５０度以上である、ことを特徴とする請求項１に記載された方法。
  3. 　前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす際において、水素の流量は窒素の流量以上である、ことを特徴とする請求項１又は請求項２に記載された方法。
  4. 　前記雰囲気にさらす工程における処理時間は１０秒以上である、ことを特徴とする請求項１～請求項３のいずれか一項に記載された方法。
  5. 　前記III族窒化物バッファ層の厚さは２ナノメートル以上である、ことを特徴とする請求項１～請求項４のいずれか一項に記載された方法。
  6. 　前記III族窒化物バッファ層はＧａＮ層、ＡｌＧａＮ層及びＡｌＮ層の少なくともいずれかを含む、ことを特徴とする請求項１～請求項５のいずれか一項に記載された方法。
  7. 　前記III族窒化物バッファ層はＧａＮ層を含む、ことを特徴とする請求項１～請求項６のいずれか一項に記載された方法。
  8. 　前記III族窒化物半導体層は、ＧａＮ及びＡｌＧａＮからなる、ことを特徴とする請求項１～請求項７のいずれか一項に記載された方法。
  9. 　前記酸化ガリウム基板の前記主面は（１００）面である、ことを特徴とする請求項１～請求項８のいずれか一項に記載された方法。
  10. 　前記積層体は、前記酸化ガリウム基板と前記積層体との界面に形成された複数のボイドを含む、ことを特徴とする請求項１～請求項９のいずれか一項に記載された方法。
  11. 　前記積層体は、前記酸化ガリウム基板と前記積層体との界面に形成された遷移層を含み、
    　前記遷移層は前記酸化ガリウム基板の前記主面を覆っている、ことを特徴とする請求項１～請求項９のいずれか一項に記載された方法。
  12. 　窒化ガリウム系半導体光素子を作製する方法であって、
    　酸化ガリウム基板を準備する工程と、
    　前記酸化ガリウム基板の主面上に、III族窒化物からなる積層体を形成する工程と、
    　前記積層体を形成した後に、活性層を形成する工程と、
    　前記活性層上に窒化ガリウム系半導体層を成長する工程と
    を備え、
    　前記積層体を形成する前記工程では、
    　前記酸化ガリウム基板を成長炉に配置した後に、前記酸化ガリウム基板の主面上にIII族窒化物バッファ層を第１の温度で成長する工程と、
    　前記III族窒化物バッファ層を成長した後に、前記第１の温度よりも高い第２の温度に前記第１の温度から基板温度を変更する工程と、
    　前記成長炉に水素及び窒素を供給しながら、前記第２の温度の基板温度で前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす工程と、
    　前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらした後に、有機金属気相成長法で、前記窒化ガリウム系半導体光素子のためのIII族窒化物半導体層を堆積する工程と
    を備え、
    　前記III族窒化物半導体層は第１導電型を有し、
    　前記窒化ガリウム系半導体層は第２導電型を有し、
    　前記III族窒化物バッファ層の厚さは前記III族窒化物半導体層の厚さよりも薄い、ことを特徴とする方法。
  13. 　前記第２の温度は摂氏９５０度以上である、ことを特徴とする請求項１２に記載された方法。
  14. 　前記酸化ガリウム基板及び前記III族窒化物バッファ層を前記成長炉の雰囲気にさらす際において、水素の流量は窒素の流量以上である、ことを特徴とする請求項１２又は請求項１３に記載された方法。
  15. 　前記雰囲気にさらす工程における処理時間は１０秒以上である、ことを特徴とする請求項１２～請求項１４のいずれか一項に記載された方法。
  16. 　前記III族窒化物バッファ層の厚さは２ナノメートル以上である、ことを特徴とする請求項１２～請求項１５のいずれか一項に記載された方法。
  17. 　前記酸化ガリウム基板の前記主面は（１００）面である、ことを特徴とする請求項１２～請求項１６のいずれか一項に記載された方法。
  18. 　前記III族窒化物バッファ層はＧａＮ層、ＡｌＧａＮ層及びＡｌＮ層の少なくともいずれかを含む、ことを特徴とする請求項１２～請求項１７のいずれか一項に記載された方法。
  19. 　前記III族窒化物半導体層はＧａＮ及びＡｌＧａＮからなる、ことを特徴とする請求項１２～請求項１８のいずれか一項に記載された方法。
  20. 　前記積層体は、前記酸化ガリウム基板と前記積層体との界面に位置する改質層を含み、
    　前記改質層は、前記成長炉において前記酸化ガリウム基板及び前記III族窒化物バッファ層を水素及び窒素を含む雰囲気にさらすことによって生成され、
    　前記改質層は、前記酸化ガリウム基板と前記積層体との界面に形成された複数のボイドを含む、ことを特徴とする請求項１２～請求項１９のいずれか一項に記載された方法。
  21. 　前記積層体は、前記酸化ガリウム基板と前記積層体との界面に位置する改質層を含み、
    　前記改質層は、前記成長炉において前記酸化ガリウム基板及び前記III族窒化物バッファ層を水素及び窒素を含む雰囲気にさらすことによって生成され、
    　前記改質層は、前記酸化ガリウム基板の前記主面を覆う遷移層を有している、ことを特徴とする請求項１２～請求項１９のいずれか一項に記載された方法。
  22. 　前記酸化ガリウム基板、前記III族窒化物半導体層、前記活性層、及び前記窒化ガリウム系半導体層は、ウエハ生産物を構成し、
    　当該方法は、
    　前記III族窒化物半導体層に電位を提供する第１の電極を前記ウエハ生産物に形成する工程と、
    　前記窒化ガリウム系半導体層に電位を提供する第２の電極を前記ウエハ生産物に形成する工程と
    を更に備える、ことを特徴とする請求項１２～請求項２１のいずれか一項に記載された方法。
  23. 　前記III族窒化物バッファ層の厚さは１００ナノメートル以下である、ことを特徴とする請求項２２に記載された方法。
  24. 　前記活性層及び前記窒化ガリウム系半導体層をエッチングして、前記III族窒化物半導体層を露出させる工程と、
    　前記III族窒化物半導体層に電位を提供する第１の電極を前記ウエハ生産物に形成する工程と、
    　前記窒化ガリウム系半導体層に電位を提供する第２の電極を前記ウエハ生産物に形成する工程と
    を更に備える、ことを特徴とする請求項１２～請求項２１のいずれか一項に記載された方法。
PCT/JP2010/053260 2009-04-30 2010-03-01 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法 WO2010125850A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/318,039 US8415180B2 (en) 2009-04-30 2010-03-01 Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
CN201080019145.6A CN102414796B (zh) 2009-04-30 2010-03-01 制作晶片产品的方法及制作氮化镓基半导体光元件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009111197A JP5491065B2 (ja) 2009-04-30 2009-04-30 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP2009-111197 2009-04-30

Publications (1)

Publication Number Publication Date
WO2010125850A1 true WO2010125850A1 (ja) 2010-11-04

Family

ID=43032004

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/053260 WO2010125850A1 (ja) 2009-04-30 2010-03-01 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法

Country Status (5)

Country Link
US (1) US8415180B2 (ja)
JP (1) JP5491065B2 (ja)
CN (2) CN102414796B (ja)
TW (1) TW201108486A (ja)
WO (1) WO2010125850A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140361247A1 (en) * 2012-02-24 2014-12-11 Seoul Viosys Co., Ltd. Gallium nitride-based light emitting diode
US20180226472A1 (en) * 2013-07-09 2018-08-09 Flosfia Inc. Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013089616A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体及びその製造方法
CN103918061A (zh) 2011-10-13 2014-07-09 株式会社田村制作所 结晶层叠结构体及其制造方法以及半导体元件
JP2013086976A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体の製造方法
JP2013089617A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体及びその製造方法、並びに半導体素子
JP2013251439A (ja) * 2012-06-01 2013-12-12 Tamura Seisakusho Co Ltd 半導体積層構造体及び半導体素子
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
KR20140104756A (ko) 2013-02-21 2014-08-29 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
DE112014005131T5 (de) * 2013-11-07 2016-07-28 Ngk Insulators, Ltd. GaN-Vorlagensubstrat und Einrichtungssubstrat
KR102188493B1 (ko) * 2014-04-25 2020-12-09 삼성전자주식회사 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
JP2014199939A (ja) * 2014-06-10 2014-10-23 株式会社タムラ製作所 結晶積層構造体及び半導体素子
CN104393130B (zh) * 2014-12-15 2017-04-12 聚灿光电科技股份有限公司 一种GaN基LED外延结构及其制备方法
JP6195125B2 (ja) * 2015-02-25 2017-09-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN107587190A (zh) * 2017-08-14 2018-01-16 南京大学 一种制备GaN衬底材料的方法
JP2020186153A (ja) * 2019-05-15 2020-11-19 トヨタ自動車株式会社 半導体層の成長方法、半導体装置の製造方法、及び、バルク結晶の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077853A (ja) * 2001-06-18 2003-03-14 Toyoda Gosei Co Ltd ｐ型半導体の製造方法及び半導体素子
JP2006032739A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP2007134463A (ja) * 2005-11-09 2007-05-31 Koha Co Ltd 窒化物半導体成長基板及びその製造方法
JP2008053608A (ja) * 2006-08-28 2008-03-06 Stanley Electric Co Ltd 窒化物半導体結晶ないしそれを用いた発光素子及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
WO2002103769A1 (en) * 2001-06-18 2002-12-27 Toyoda Gosei Co., Ltd. P-type semiconductor manufacturing method and semiconductor device
KR100691159B1 (ko) * 2005-04-30 2007-03-09 삼성전기주식회사 질화갈륨계 반도체의 제조 방법
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP2007165626A (ja) * 2005-12-14 2007-06-28 Toyoda Gosei Co Ltd 発光素子及びその製造方法
JP5378829B2 (ja) * 2009-02-19 2013-12-25 住友電気工業株式会社 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077853A (ja) * 2001-06-18 2003-03-14 Toyoda Gosei Co Ltd ｐ型半導体の製造方法及び半導体素子
JP2006032739A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP2007134463A (ja) * 2005-11-09 2007-05-31 Koha Co Ltd 窒化物半導体成長基板及びその製造方法
JP2008053608A (ja) * 2006-08-28 2008-03-06 Stanley Electric Co Ltd 窒化物半導体結晶ないしそれを用いた発光素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140361247A1 (en) * 2012-02-24 2014-12-11 Seoul Viosys Co., Ltd. Gallium nitride-based light emitting diode
US9853182B2 (en) * 2012-02-24 2017-12-26 Seoul Viosys Co., Ltd. Gallium nitride-based light emitting diode
US20180226472A1 (en) * 2013-07-09 2018-08-09 Flosfia Inc. Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same

Also Published As

Publication number Publication date
CN102414796B (zh) 2014-06-11
JP5491065B2 (ja) 2014-05-14
US20120070929A1 (en) 2012-03-22
JP2010263007A (ja) 2010-11-18
US8415180B2 (en) 2013-04-09
CN102414796A (zh) 2012-04-11
CN104022201A (zh) 2014-09-03
TW201108486A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
JP5491065B2 (ja) ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
US6541293B2 (en) Semiconductor light-emitting device and manufacturing method thereof
JP4652888B2 (ja) 窒化ガリウム系半導体積層構造体の製造方法
WO2008054994A2 (en) Deep ultraviolet light emitting device and method for fabricating same
TW200814369A (en) III nitride compound semiconductor laminated structure
JP2013016711A (ja) 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
JP2009526379A (ja) 窒化ガリウム系半導体ヘテロ構造体の成長方法
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
JPH11145514A (ja) 窒化ガリウム系半導体素子およびその製造方法
JP4724901B2 (ja) 窒化物半導体の製造方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP5128335B2 (ja) ＧａＮ系半導体基板、その製造方法および半導体素子
JP2008108924A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
KR100742986B1 (ko) 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법
KR20120039324A (ko) 질화갈륨계 반도체 발광소자 및 그 제조방법
JP2005340762A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2020070221A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP2001119065A (ja) ｐ型窒化物半導体及びその製造方法
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
JP2005340789A (ja) Ｉｉｉ族窒化物半導体発光素子
JP2014123765A (ja) ウエハ生産物、窒化ガリウム系半導体光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080019145.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10769550

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13318039

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10769550

Country of ref document: EP

Kind code of ref document: A1