CN103918061A - 结晶层叠结构体及其制造方法以及半导体元件 - Google Patents

结晶层叠结构体及其制造方法以及半导体元件 Download PDF

Info

Publication number
CN103918061A
CN103918061A CN201280050003.5A CN201280050003A CN103918061A CN 103918061 A CN103918061 A CN 103918061A CN 201280050003 A CN201280050003 A CN 201280050003A CN 103918061 A CN103918061 A CN 103918061A
Authority
CN
China
Prior art keywords
crystallization
substrate
structural body
resilient coating
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280050003.5A
Other languages
English (en)
Inventor
饭塚和幸
森岛嘉克
佐藤慎九郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Sun Wave Corp
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011225629A external-priority patent/JP2013089616A/ja
Priority claimed from JP2011225631A external-priority patent/JP2013086976A/ja
Priority claimed from JP2011225630A external-priority patent/JP2013089617A/ja
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Publication of CN103918061A publication Critical patent/CN103918061A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供Ga2O3基板上的氮化物半导体层上表面的位错密度低的结晶层叠结构体及其制造方法。在一个实施方式中，提供包括Ga2O3基板2、Ga2O3基板2上的由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的缓冲层3、缓冲层3上的由含有氧作为杂质的AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的氮化物半导体层4的结晶层叠结构体1。氮化物半导体层4的Ga2O3基板2侧的200nm以上厚度的区域4a的氧浓度在1.0×1018/cm3以上。

Description

结晶层叠结构体及其制造方法以及半导体元件
技术领域
本发明涉及结晶层叠结构体及其制造方法以及半导体元件。
背景技术
以往，已知有包含由Ga2O3基板、AlN缓冲层和GaN层构成的结晶层叠结构体的LED元件（例如可参见专利文献1）。根据专利文献1，GaN层通过使GaN结晶在1050℃的温度条件下在AlN缓冲层上生长而形成。
此外，根据专利文献1，AlN缓冲层以完全包覆Ga2O3基板上表面的方式在Ga2O3基板上形成，再在该AlN缓冲层上形成GaN层。通过设置AlN缓冲层，能提高GaN层的结晶品质。
此外，根据专利文献1中所记载的半导体元件的制造工序，为使GaN结晶在Ga2O3基板上生长，在形成AlN缓冲层之前对Ga2O3基板的表面实施氮化处理。
专利文献：
专利文献1：日本特开2006-310765号公报
发明内容
但是，根据专利文献1中记载的方法，由于使GaN结晶在1050℃这样的高温条件下生长，因而GaN层的氧浓度低。因此，GaN层上表面（AlN缓冲层的相反侧的表面）的位错密度高，在对包含结晶层叠结构体的元件加载纵方向的电压时，在低电压区域会产生漏电流。
此外，专利文献1中记载的半导体元件存在Ga2O3基板和AlN缓冲层上的GaN层之间的电阻高、在低电压下无法工作的问题。
此外，Ga2O3基板的经过氮化处理的部分的电阻会升高，因此，专利文献1中记载的半导体元件的Ga2O3基板和氮化物半导体层之间的电阻会升高，在低电压下无法工作。
所以，本发明的目的之一在于提供Ga2O3基板上的氮化物半导体层上表面的位错密度低的结晶层叠结构体及其制造方法。
此外，本发明的目的之一在于提供Ga2O3基板和氮化物半导体层之间的电阻低的结晶层叠结构体及其制造方法、以及包含该结晶层叠结构体的低电压驱动的半导体元件。
此外，本发明的目的之一在于提供Ga2O3基板和氮化物半导体层之间的电阻低的结晶层叠结构体的制造方法。
为了达成上述目的之一，本发明的一实施方式提供〔1〕～〔6〕的结晶层叠结构体和〔7〕～〔10〕的结晶层叠结构体的制造方法。
结晶层叠结构体，包括Ga2O3基板、上述Ga2O3基板上的由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的缓冲层、上述缓冲层上的由含有氧作为杂质的AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的氮化物半导体层，其中，上述氮化物半导体层的上述Ga2O3基板侧的200nm以上厚度的区域的氧浓度在1.0×1018/cm3以上。
根据上述〔1〕所述的结晶层叠结构体，其中，上述氮化物半导体层的上述Ga2O3基板侧的相反侧的表面上的位错密度小于1.0×109/cm2。
根据上述〔1〕或〔2〕所述的结晶层叠结构体，其中，上述氮化物半导体层的上述Ga2O3基板侧的500nm以上厚度的区域的氧浓度在1.0×1018/cm3以上。
根据上述〔1〕或〔2〕所述的结晶层叠结构体，其中，上述区域的氧浓度在5.0×1018/cm3以上。
根据上述〔1〕或〔2〕所述的结晶层叠结构体，其中，上述缓冲层的上述AlxGayInzN结晶为AlN结晶。
根据上述〔1〕或〔2〕所述的结晶层叠结构体，其中，上述氮化物半导体层的上述AlxGayInzN结晶为GaN结晶。
结晶层叠结构体的制造方法法，包括在Ga2O3基板上使第1AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长、形成缓冲层的工序、在上述缓冲层上使第2AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长、形成氮化物半导体层的工序，其中，在上述形成氮化物半导体层的工序中，先在1000℃以下的第1温度下使上述第2AlxGayInzN结晶生长，然后在比上述第1温度高的第2温度下使上述第2AlxGayInzN结晶生长，在上述第1温度下生长的上述第2AlxGayInzN结晶的厚度在200nm以上。
根据上述〔7〕所述的结晶层叠结构体的制造方法，其中，在上述第1温度下生长的上述第2AlxGayInzN结晶的厚度在500nm以上。
根据上述〔7〕或〔8〕所述的结晶层叠结构体的制造方法，其中，上述第1AlxGayInzN结晶为AlN结晶。
根据上述〔7〕或〔8〕所述的结晶层叠结构体的制造方法，其中，上述第2AlxGayInzN结晶为GaN结晶。
为了达成上述目的之一，本发明的一实施方式提供〔11〕～〔16〕的结晶层叠结构体、〔17〕的半导体元件和〔18〕～〔23〕的结晶层叠结构体的制造方法。
结晶层叠结构体，包括Ga2O3基板、上述Ga2O3基板上的由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的缓冲层、上述缓冲层上的由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的氮化物半导体层，其中，上述缓冲层所覆盖的上述Ga2O3基板表面的上述氮化物半导体层的正下方区域的比例在10％以上、小于100％，上述氮化物半导体层的一部分与上述Ga2O3基板的上述表面接触。
根据上述〔11〕所述的结晶层叠结构体，其中，上述比例在90％以下。
根据上述〔11〕或〔12〕所述的结晶层叠结构体，其中，上述缓冲层是以岛状配置在上述Ga2O3基板上的上述AlxGayInzN结晶。
根据上述〔11〕或〔12〕所述的结晶层叠结构体，其中，上述缓冲层是具有孔的膜状的上述AlxGayInzN结晶。
根据上述〔11〕或〔12〕所述的结晶层叠结构体，其中，上述缓冲层的上述AlxGayInzN结晶为AlN结晶。
根据上述〔11〕或〔12〕所述的结晶层叠结构体，其中，上述氮化物半导体层的上述AlxGayInzN结晶为GaN结晶。
半导体元件，包含上述〔11〕或〔12〕所述的上述结晶层叠结构体，在上述Ga2O3基板和上述氮化物半导体层上通电。
结晶层叠结构体的制造方法，包括在Ga2O3基板上使第1AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长，使所述结晶覆盖所述Ga2O3基板表面的一部分、形成缓冲层的工序、在上述缓冲层上使第2AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长、形成氮化物半导体层的工序，其中，上述缓冲层所覆盖的上述Ga2O3基板表面的上述氮化物半导体层的正下方区域的比例在10％以上、小于100％，上述氮化物半导体层的一部分与上述Ga2O3基板的上述表面接触。
根据上述〔18〕所述的结晶层叠结构体的制造方法，其中，上述比例在90％以下。
根据上述〔18〕或〔19〕所述的结晶层叠结构体的制造方法，其中，使上述第1AlxGayInzN结晶在上述Ga2O3基板上以岛状生长、形成上述缓冲层。
根据上述〔18〕或〔19〕所述的结晶层叠结构体的制造方法，其中，使上述第1AlxGayInzN结晶在上述Ga2O3基板上以具有孔的膜状生长、形成上述缓冲层。
根据上述〔18〕或〔19〕所述的结晶层叠结构体的制造方法，其中，上述第1AlxGayInzN结晶为AlN结晶。
根据上述〔18〕或〔19〕所述的结晶层叠结构体的制造方法，其中，上述第2AlxGayInzN结晶为GaN结晶。
为了达成上述目的之一，本发明的一实施方式提供〔24〕～〔28〕的结晶层叠结构体的制造方法。
结晶层叠结构体的制造方法，包括在以氧呈六角晶格配置的面为主面的Ga2O3基板上使第1AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶在第1温度下生长、形成缓冲层的工序、在上述缓冲层上使第2AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长、形成氮化物半导体层的工序，不包括在形成上述缓冲层之前在比上述第1温度高的温度下对上述Ga2O3基板的表面进行氮化的工序。
根据上述〔24〕所述的结晶层叠结构体的制造方法，其中，将上述Ga2O3基板在暴露在氮原料气体中的状态下在上述第1温度下保持10分钟以下的时间后，再将上述Ga2O3基板在暴露在上述N原料气体和Al原料气体中的状态下保持在上述第1温度下，使上述第2AlxGayInzN结晶生长。
根据上述〔24〕或〔25〕所述的结晶层叠结构体的制造方法，其中，上述Ga2O3基板的上述主面为（101）、（－201）、（301）、（3－10）中的任一面。
根据上述〔24〕或〔25〕所述的结晶层叠结构体的制造方法，其中，上述第1AlxGayInzN结晶为AlN结晶。
根据上述〔24〕或〔25〕所述的结晶层叠结构体的制造方法，其中，上述第2AlxGayInzN结晶为GaN结晶。
根据本发明，能提供Ga2O3基板上的氮化物半导体层上表面的位错密度低的结晶层叠结构体及其制造方法。
此外，根据本发明，能提供Ga2O3基板和氮化物半导体层之间的电阻低的结晶层叠结构体及其制造方法以及包含该结晶层叠结构体的低电压驱动的半导体元件。
另外，根据本发明，能提供Ga2O3基板和氮化物半导体层之间的电阻低的结晶层叠结构体的制造方法。
附图说明
图1是第1实施方式的结晶层叠结构体的截面图。
图2是表示第1实施方式的结晶层叠结构体的制造工序顺序的一个例子的图表。
图3是显示实施例1的高氧浓度层的厚度与氮化物半导体层上表面的位错密度之间的关系以及高氧浓度层的氧浓度与氮化物半导体层上表面的位错密度之间的关系的图表。
图4是实施例2的LED元件的截面图。
图5是第2实施方式的结晶层叠结构体的截面图。
图6是第3实施方式的LED元件的截面图。
图7A是实施例3的缓冲层的SEM照片。
图7B是实施例3的缓冲层的SEM照片。
图8是表示实施例3的向MOCVD装置的腔室供给Al原料的给量与作为缓冲层的AlN结晶层的覆盖率之间的关系的图表。
图9是表示实施例3的作为缓冲层的AlN结晶层的覆盖率与规定大小的电流流动时的Ga2O3基板和作为氮化物半导体层的GaN结晶层间的电压之间的关系的图表。
图10是第4实施方式的结晶层叠结构体的截面图。
图11是表示第4实施方式的结晶层叠结构体制造工序顺序的一个例子的图表。
图12是表示比较例的结晶层叠结构体的制造工序顺序的一个例子的图表。
图13显示使规定大小的电流流入实施例5的结晶层叠结构体时的Ga2O3基板与氮化物半导体层之间电压的测定值。
具体实施方式
〔第1实施方式〕
（结晶层叠结构体的结构）
图1是第1实施方式的结晶层叠结构体11的截面图。结晶层叠结构体11包括Ga2O3基板12、Ga2O3基板12上的缓冲层13和缓冲层13上的氮化物半导体层14。
Ga2O3基板12由β－Ga2O3单晶构成。
缓冲层13由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成。此外，要顺利形成后述氮化物半导体层14的高氧浓度层14a，缓冲层13在Ga2O3基板12上表面的覆盖率优选在10～90％，例如，如图1所示，缓冲层13形成为岛状。
此外，缓冲层13尤其优选由AlxGayInzN结晶中的AlN结晶（x＝1，y＝z＝0）构成。缓冲层13由AlN结晶构成时，Ga2O3基板12和氮化物半导体层14之间的密着性会进一步提高。
氮化物半导体层14包括与缓冲层13接触的高氧浓度层14a和高氧浓度层14a上的低氧浓度曾14b。氮化物半导体层14（高氧浓度层14a和低氧浓度层14b）由含有氧作为杂质的AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成，尤其优选由结晶品质好的GaN结晶（y＝1，x＝z＝0）构成。氮化物半导体层14的厚度例如为3μm。
氮化物半导体层14的上表面（Ga2O3基板12的相反侧的表面）即低氧浓度层14b的上表面的位错密度低，在向包含结晶层叠结构体11的元件加载纵方向的电压时，能抑制低电压区域的漏电流发生。尤其是在低氧浓度层14b的上表面的位错密度小于1.0×109/cm2时，能将上述漏电流控制在可实际使用的水平。
高氧浓度层14a比低氧浓度层14b的氧浓度高，具有1.0×1018/cm3以上的氧浓度。此外，高氧浓度层14a的厚度在200nm以上。通过设置高氧浓度层14a，氮化物半导体层14的上表面的位错密度减小。
此外，要进一步减小氮化物半导体层14的上表面的位错密度，优选高氧浓度层14a的氧浓度在5.0×1018/cm3以上，并优选高氧浓度层14a的厚度在500nm以上。
另外，为了不在氮化物半导体层14的表面上形成凹点（孔），需要在最后使半导体结晶在高温下生长，从而形成氧浓度较低的低氧浓度层14b。
Ga2O3基板12和氮化物半导体层14（高氧浓度层14a和低氧浓度层14b）可含有Si等导电型杂质。
（结晶层叠结构体的制造方法）
图2是表示本实施方式的结晶层叠结构体的制造工序顺序的一个例子的图表。图2的折线表示温度条件随着时间的变化。
首先，使用加热到150℃的浓度98重量％的磷酸，对Ga2O3基板12实施120分钟的预处理，通过预处理，Ga2O3基板12表面被蚀去约1000nm。
然后，在将Ga2O3基板12搬运到MOCVD（Metal-Organic Chemical VaporDeposition）装置的腔室内之后，将腔室内的温度升至T11（步骤S11）。这里，T11为350～600℃，例如为450℃。
接着，在保持腔室内的温度为T11的状态下将作为N原料的NH3气、作为Ga原料的三甲基镓（TMG）、作为Al原料的三甲基铝（TMA）和作为In原料的三甲基铟（TMI）供给到腔室内，使AlxGayInzN结晶在Ga2O3基板12上生长，形成缓冲层13（步骤S12）
接着，将腔室内的温度提高至T12（步骤S13）。这里，T12在1000℃以下，例如为950℃。T12超过1000℃时，高氧浓度层14a的氧浓度下降的风险高。
接着，在保持腔室内的温度为T12的状态下，向腔室内供给NH3、TMG、TMA和TMI，使AlxGayInzN结晶在缓冲层13上生长，形成氮化物半导体层14的高氧浓度层14a（步骤S14）。
接着，在继续供给各原料气体的状态下将腔室内的温度升高至T13（步骤S15）。这里，T13比T12高且优选高于1000℃，例如为1050℃。
接着，在保持腔室内的温度为T13的状态下使AlxGayInzN结晶继续生长，形成氮化物半导体层14的低氧浓度层14b（步骤S16）。这样，得到结晶层叠结构体11。
之后，降低腔室内的温度（步骤S17），将结晶层叠结构体11从腔室内取出。（第1实施方式的效果）
根据第1实施方式，通过在氮化物半导体层的Ga2O3基板侧设置氧浓度高的区域，能形成氮化物半导体层上表面的位错密度低的结晶层叠结构体。从而在使用结晶层叠结构体形成LED元件等元件时能抑制低电压区域的漏电流的产生。
〔实施例1〕
在实施例1中，对第1实施方式的结晶层叠结构体11中的高氧浓度层14a的厚度和氮化物半导体层14上表面的位错密度之间的关系以及高氧浓度层14a的氧浓度和氮化物半导体层14上表面的位错密度之间的关系进行了评价。
准备与高氧浓度层14a对应的高氧浓度层的氧浓度和厚度不同的12个结晶层叠结构体进行了评价。这里，高氧浓度层的氧浓度为1.0×1017/cm3、1.0×1018/cm3或5.0×1018/cm3，厚度为100nm、200nm、500nm或1000nm。其中，氧浓度在1.0×1018/cm3以上且厚度在200nm以上的高氧浓度层相当于本发明的第1实施方式的高氧浓度层14a。
另外，氧浓度为1.0×1017/cm3、1.0×1018/cm3和5.0×1018/cm3的高氧浓度层分别是在T12＝1050℃、1000℃和950℃的温度条件下形成的。
另外，在本实施方式的任一结晶层叠结构体中，与缓冲层13对应的缓冲层均是在T11＝450℃的温度条件下形成的厚度为5nm的AlN结晶膜，高氧浓度层和与低氧能浓度层14b对应的低氧浓度层是含有Si的GaN结晶膜，与氮化物半导体层14对应的氮化物半导体层的厚度（高氧浓度层的厚度和低氧浓度层的厚度之和）为3μm，低氧浓度层是在T13＝1050℃的温度条件下形成的。
图3是显示高氧浓度层的厚度和氮化物半导体层上表面的位错密度之间的关系以及高氧浓度层的氧浓度和氮化物半导体层上表面的位错密度之间的关系的图表。图3的纵轴表示氮化物半导体层上表面的位错密度〔/cm〕，横轴表示高氧浓度层的厚度〔nm〕。
图3中的○表示高氧浓度层的氧浓度为1.0×1017/cm3的结晶层叠结构体的测定值，◇表示高氧浓度层的氧浓度为1.0×1018/cm3的结晶层叠结构体的测定值，◆表示高氧浓度层的氧浓度为5.0×1018/cm3的结晶层叠结构体的测定值。
如图3所示，高氧浓度层的氧浓度越高，氮化物半导体层上表面的位错密度越低。此外，高氧浓度层的厚度越大，氮化物半导体层上表面的位错密度越低。尤其是在高氧浓度层的氧浓度在1.0×1018/cm3以上且厚度在200nm以上时，即高氧浓度层相当于高氧浓度层14a时，氮化物半导体层上表面的位错密度小于1.0×109/cm2，在向包含其结晶层叠结构体的元件施加纵向电压时，能有效抑制低电压区域的漏电流的产生。
〔实施例2〕
在实施例2中，对于使用第1实施方式的结晶层叠结构体11形成的LED元件，就其施加纵向电压时的低电压区域漏电流的大小进行了评价。
（LED元件的结构）
图4是使用第1实施方式的结晶层叠结构体形成的LED元件的截面图。LED元件100包括Ga2O3基板112、Ga2O3基板112上的缓冲层113、缓冲层113上的n－GaN层114、n－GaN层114上的发光层115、发光层115上的p－GaN层116、p－GaN层116上的接触层117、接触层117上的p型电极118和Ga2O3基板112的与缓冲层113相反侧的表面上的n型电极119。
LED元件100是以Ga2O3基板112为光提取面的发光元件。由n－GaN层114、发光层115、p－GaN层116和接触层117构成的层叠体具有台面形状，其侧面被SiO2膜120覆盖。
这里，Ga2O3基板112、缓冲层113和n－GaN层114相当于第1实施方式的Ga2O3基板12、缓冲层13和氮化物半导体层14，Ga2O3基板12、缓冲层113和n－GaN层114的层叠体相当于第1实施方式的结晶层叠结构体11。
n－GaN层114包括高氧浓度层114a和低氧浓度层114b。高氧浓度层114a和低氧浓度层114b分别相当于第1实施方式的高氧浓度层14a和低氧浓度层14b。
Ga2O3基板112是含有Si的n型β－Ga2O3基板。此外，Ga2O3基板112的厚度为400μm，主面的面方位为（101）。
缓冲层113是在生长温度450℃下形成的厚度为5nm的AlN结晶膜。
高氧浓度层114a是在生长温度950℃下形成的含有Si的n型GaN结晶膜。高氧浓度层114a包括Si浓度为2.0×1019/cm3、厚度为10nm的下部区域和Si浓度为5.0×1018/cm3、厚度为1000nm的上部区域。另外，使用甲硅烷气体作为Si原料。
低氧浓度层114b是在生长温度1050℃下形成的厚3μm的n型GaN结晶膜。低氧浓度层114b含有浓度为1.0×1018/cm3的Si。
发光层115由在生长温度750℃下形成的3层多量子阱结构和该多量子阱结构上的厚10nm的GaN结晶膜构成。各多量子阱结构由8nm的GaN结晶膜和厚2nm的InGaN结晶膜构成。
p－GaN层116是在生长温度1000℃下形成的厚150nm的p型GaN结晶膜。p－GaN层116含有浓度为5.0×1019/cm3的Mg。另外，使用环戊二烯基镁气体作为Mg原料。
接触层117是在生长温度1000℃下形成的厚10nm的p型GaN结晶膜。接触层117含有浓度为1.5×1020/cm3的Mg。
此外，作为比较例，准备了不用高氧浓度层114a而使用在生长温度1050℃下形成的厚3μm的n型GaN结晶膜的LED元件。另外，该GaN结晶膜含有与LED元件100的高氧浓度层114a同样浓度的Si。
（LED元件的评价）
使用Ag膏将LED元件100和比较例的LED分别安装到筒式芯柱（can type stem）上，测定了在电极间加载2.0V电压时的电流值。
结果，比较例的LED中的电流值为20μA，与此相对，LED元件100中的电流值为0.35μA。由该结果确认，在LED元件100中，低电压区域中的漏电流的发生受到了抑制。
〔第2实施方式〕
（结晶层叠结构体的结构）
图5是第2实施方式的结晶层叠结构体的截面图。结晶层叠结构体21包括Ga2O3基板22、Ga2O3基板22上的缓冲层23和缓冲层23上的氮化物半导体层24。
Ga2O3基板22由β－Ga2O3单晶构成。
缓冲层23由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成。缓冲层23所覆盖的Ga2O3基板22表面的氮化物半导体4层的正下方区域的比例（下面也称为缓冲层23的覆盖率）在10％以上、小于100％，优选在10％以上、90％以下。例如，覆盖率为10％时，缓冲层23的形状为如图5所示的岛状。此外，覆盖率为90％时，缓冲层23的形状为开孔膜状。
缓冲层23的覆盖率小于100％时，氮化物半导体层24与Ga2O3基板22表面的未被缓冲层23覆盖的区域直接接触，Ga2O3基板22和氮化物半导体层24之间的电阻降低。尤其是在覆盖率在90％以下时，Ga2O3基板22和氮化物半导体层24之间的电阻降低。
另一方面，若覆盖率低于10％，则缓冲层23无法起到形成氮化物半导体层24用的缓冲层的作用，由此，氮化物半导体层24的结晶品质降低，电阻增加。
缓冲层23尤其优选由AlxGayInzN结晶中的AlN结晶（x＝1，y＝z＝0）构成。当缓冲层23由AlN结晶构成时，Ga2O3基板22和氮化物半导体层24之间的密着性会进一步提高。
氮化物半导体层24由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成，尤其优选由结晶品质好的GaN结晶（y＝1，x＝z＝0）构成。氮化物半导体层24的厚度例如为5μm。
另外，Ga2O3基板22和氮化物半导体层24可含有Si等导电型杂质。
（结晶层叠结构体的制造方法）
下面对本实施方式的结晶层叠结构体的制造工序的一个例子进行说明。
首先，对Ga2O3基板22实施120分钟的预处理。通过该预处理，Ga2O3基板22表面被蚀去约1000nm。
然后，将Ga2O3基板22搬运到MOCVD（Metal-Organic Chemical VaporDeposition）装置的腔室内。
接着，在保持腔室内温度为370～500℃的状态下将作为N原料的NH3气、作为Ga原料的三甲基镓（TMG）气体、作为Al原料的三甲基铝（TMA）气体和作为In原料的三甲基铟（TMI）气体供给到腔室内，使AlxGayInzN结晶在Ga2O3基板22上生长，形成缓冲层23。在该阶段中，缓冲层23为具有均一厚度的膜，所覆盖的Ga2O3基板22表面的比例为100％。另外，各元素的原料不局限于上述物质。
接着，将腔室内的温度提高至例如1000℃。这里，在腔室内温度达到规定温度、例如800℃的时间点，缓冲层23在Ga2O3基板22上发生变动，变形成岛状或开孔膜状。这样，缓冲层23所覆盖的Ga2O3基板22表面的比例在10％以上、小于100％。
但是，形成缓冲层23时的III族元素（Al、Ga、In）的原料和V族元素（N）的原料的供给量越多，缓冲层23的变形后的覆盖率越高，因而需要控制这些原料的供给量，以使覆盖率不到100％。
接着，在保持腔室内温度为例如1000℃的状态下将NH3气、TMG气体、TMA气体和TMI气体供给到腔室内，使AlxGayInzN结晶在缓冲层23上生长，形成氮化物半导体层24。这样，得到结晶层叠结构体21。
〔第3实施方式〕
（半导体元件的结构）
第3实施方式是有关包含第1实施方式的结晶层叠结构体21的半导体元件的实施方式。下面，作为该半导体元件的一个例子，对LED元件进行说明。
图6是第3实施方式的LED元件的截面图。LED元件200包括Ga2O3基板212、Ga2O3基板212上的缓冲层213、缓冲层213上的氮化物半导体层214、氮化物半导体层214上的发光层215、发光层215上的p－GaN层216、p－GaN层216上的接触层217、接触层217上的p型电极218和Ga2O3基板212的与缓冲层213相反侧的表面上的n型电极219。
LED元件200是以Ga2O3基板212为光提取面的发光元件。由氮化物半导体层214、发光层215、p－GaN层216和接触层217构成的层叠体具有台面形状，其侧面被SiO2膜220覆盖。
这里，Ga2O3基板212、缓冲层213和氮化物半导体层214相当于第2实施方式的Ga2O3基板22、缓冲层23和氮化物半导体层24，Ga2O3基板212、缓冲层213和氮化物半导体层214的层叠体相当于第2实施方式的结晶层叠结构体21。
LED元件200为纵型半导体元件，工作时在Ga2O3基板212和氮化物半导体层24上通电。Ga2O3基板212和氮化物半导体层214直接接触，因而二者之间的电阻低，LED元件200能够在低电压下工作。
Ga2O3基板212是n型β－Ga2O3基板。例如，Ga2O3基板212的厚度为400μm，主面的面方位为（101）。
缓冲层213例如是厚度为5nm的n型AlxGayInzN结晶膜。
氮化物半导体层214例如是厚度为5μm的n型AlxGayInzN结晶膜。
发光层215例如由3层多量子阱结构和该多量子阱结构上的厚10nm的GaN结晶膜构成。各多量子阱结构由8nm的GaN结晶膜和厚2nm的InGaN结晶膜构成。
p－GaN层216例如是厚度为150nm的p型GaN结晶膜。
（第2、3实施方式的效果）
根据第2、3实施方式，通过控制缓冲层所覆盖的Ga2O3基板表面的氮化物半导体层正下方的区域的比例（缓冲层的覆盖率），能得到Ga2O3基板和氮化物半导体层之间的电阻低的结晶层叠结构体。而且，通过使用该结晶结构体，能得到低电压驱动的半导体元件。
〔实施例3〕
图7A、7B是实施例3的缓冲层的SEM（Scanning Electron Microscope）照片。图7A、图7B显示作为缓冲层23的AlN结晶层，其在生长温度450℃下在Ga2O3基板22上生长之后加热到1050℃。
图7A所示的AlN结晶层由以岛状形成在Ga2O3基板22上的多个AlN结晶构成，其覆盖率在35％左右。
图7B所示的AlN结晶层与图7A所示的AlN结晶层相比，在生长时被供给的Al原料和N原料更多，因而由厚度基本一定的AlN膜构成，其覆盖率为100％。
图8是表示向MOCVD装置的腔室内供给的Al原料的供给量与作为缓冲层的AlN结晶层的覆盖率之间的关系的图表。图8的横轴表示Al原料（TMA）的总供给量〔μmol〕，纵轴表示AlN结晶层的覆盖率〔％〕。
如图8所示，随着Al原料的供给量的增加，AlN结晶层的覆盖率也增加。增加率视MOCVD装置的腔室的大小、原料效率而不同，因而不能一概而论，但Al原料供给量的增加，AlN结晶层的覆盖率也增加这一关系则是不依赖于环境而成立的。
图9是表示作为缓冲层的AlN结晶层的覆盖率与规定大小的电流流动时的Ga2O3基板和作为氮化物半导体层的GaN结晶层间的电压之间的关系的图表。图9的横轴表示AlN结晶层的覆盖率〔％〕，纵轴表示GaN结晶层表面的电流密度为200A/cm2的电流流过时的Ga2O3基板和GaN结晶层之间的电压〔V〕。电压的测定通过在Ga2O3基板和GaN结晶层上分别连接电极而进行。
如图9所示，增加AlN结晶层的覆盖率后，电压即从覆盖率超过90％处左右开始增加，随着覆盖率接近100％而急剧增加。由此结果可以认为，在覆盖率大于90％时，Ga2O3基板和GaN结晶层的接触面积大大依赖于Ga2O3基板和GaN结晶层之间的电阻。
〔实施例4〕
对使规定大小的电流在第3实施方式的LED元件200的p型电极218和n型电极219之间流动时的电压进行了评价。
在实施例4中，Ga2O3基板212是含有Si的n型的β－Ga2O3基板。此外，Ga2O3基板212的厚度为400μm，主面的面方位为（101）。
缓冲层213是在生长温度450℃下形成的厚5nm的AlN结晶膜，其覆盖率为52.3％。
氮化物半导体层214是在生长温度1050℃下形成的厚5μm的n型GaN结晶膜。低氧浓度层14b含有浓度为1.0×1018/cm3的Si。
发光层215由在生长温度750℃下形成的3层多量子阱结构和该多量子阱结构上的厚10nm的GaN结晶膜构成。各多量子阱结构由8nm的GaN结晶膜和厚2nm的InGaN结晶膜构成。
p－GaN层216是在生长温度1000℃下形成的厚150nm的p型GaN结晶膜。p－GaN层216含有浓度为5.0×1019/cm3的Mg。
接触层217是在生长温度1000℃下形成的厚10nm的p型GaN结晶膜。接触层217含有浓度为1.5×1020/cm3的Mg。
此外，作为比较例，准备了不包含缓冲层213而包含覆盖率为100％的AlN结晶膜的LED元件。另外，该覆盖率为100％的AlN结晶膜的生长时供给的Al原料（TMA）的供给量是上述缓冲层213生长时的供给量的2.2.倍。
（LED元件的评价）
使用Ag膏将LED元件200和比较例的LED分别安装到筒式芯柱上，测定了使20mA的电流在电极间流动时的电压值。
结果，比较例的LED中的电压值为6.32V，与此相对，LED元件200中的电压值为2.94V。由该结果确认，与比较例的LED相比，LED元件200在低电压下工作。
〔第4实施方式〕
（结晶层叠结构体的结构）
图10是第4实施方式的结晶层叠结构体的截面图。结晶层叠结构体31包括Ga2O3基板32、Ga2O3基板32上的缓冲层33和缓冲层33上的氮化物半导体层34。
Ga2O3基板32由β－Ga2O3单晶构成。此外，Ga2O3基板32的主面优选为氧呈六角晶格配置的面，例如（101）面、（－201）面、（301）面或（3－10）面。这种情况下，即使缓冲层33薄（例如在10nm以下），通过使表面平坦的氮化物半导体结晶在缓冲层33上生长，也能形成氮化物半导体层34。尤其优选Ga2O3基板32的主面为（101）。
缓冲层33由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成。此外，要降低Ga2O3基板32和氮化物半导体层34之间的电阻，优选缓冲层33所覆盖的Ga2O3基板32表面的氮化物半导体4层正下方的区域的比例为10～90％，例如如图10所示，缓冲层33形成为岛状。
此外，缓冲层33尤其优选由AlxGayInzN结晶中的AlN结晶（x＝1，y＝z＝0）构成。缓冲层33由AlN结晶构成时，Ga2O3基板32和氮化物半导体层34之间的密着性会进一步提高。缓冲层33的厚度例如为5nm。
氮化物半导体层34由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成，尤其优选由结晶品质好的GaN结晶（y＝1，x＝z＝0）构成。氮化物半导体层34的厚度例如为2μm。
另外，Ga2O3基板32和氮化物半导体层34可含有Si等导电型杂质。
（结晶层叠结构体的制造方法）
图11是表示本实施方式的结晶层叠结构体的制造工序顺序的一个例子的图表。图12是表示比较例的结晶层叠结构体的制造工序顺序的一个例子的图表。图11、图12的上侧的图表的折线表示温度条件随着时间的经过的变化，图11、图12的下侧的图表的箭头表示供给原料气体的时间。
首先，使用图11对第4实施方式的结晶层叠结构体的制造工序顺序的一个例子进行说明。在第4实施方式的结晶层叠结构体的制造工序中，在形成缓冲层33之前未实施Ga2O3基板32的表面氮化处理。
首先，使用加热到150℃的浓度98重量％的磷酸对Ga2O3基板32实施120分钟的预处理。
然后，在将Ga2O3基板32搬运到MOCVD（Metal-Organic Chemical VaporDeposition）装置的腔室内之后，边向腔室内供给N2、NH3等N原料气体边将腔室内的温度升至T21（步骤S21）。这里，T21为370～500℃，例如为450℃。
接着，在保持腔室内温度为T21的状态下使Ga2O3基板32的表面在N原料气体中暴露10分钟以下的时间，例如暴露2分钟（步骤S22）。经过该步骤S22，Ga2O3基板32的温度变得稳定。Ga2O3基板32的表面暴露在N原料气体中的时间即步骤S22的时间超过10分钟时，有氮化过度、Ga2O3基板32的表面的电阻增加的风险。
进一步在保持腔室内温度为T21的状态下将III族元素的原料气体即三甲基镓（TMG）气体等Ga原料气体、三甲基铝（TMA）气体等Al原料气体和三甲基铟（TMI）气体等In原料气体供给到腔室内，使AlxGayInzN结晶在Ga2O3基板32上生长，形成缓冲层33（步骤S23）
接着，将腔室内温度提高至T22（步骤S24）。这里，T22例如为1050℃。
接着，在保持腔室内温度为T22的状态下使AlxGayInzN结晶在缓冲层33上生长，形成氮化物半导体层34（步骤S25）。
然后，降低腔室内温度（步骤S26），将结晶层叠结构体31从腔室内取出。
再使用图12对比较例的结晶层叠结构体的制造工序顺序的一个例子进行说明。在比较例的结晶层叠结构体的制造工序中，在形成缓冲层33之前对Ga2O3基板32的表面实施氮化处理。
首先，使用加热到150℃的浓度98重量％的磷酸对Ga2O3基板32实施120分钟的预处理。
然后，在将Ga2O3基板32搬运到MOCVD（Metal-Organic Chemical VaporDeposition）装置的腔室内之后，边向腔室内供给N原料气体边将腔室内温度升至T20（步骤S31）。这里，T20比上述温度T21高，例如为800℃。
接着，保持腔室内温度为T20，对Ga2O3基板32的表面实施氮化处理（步骤S32）。
接着，使腔室内温度下降至T21（步骤S33）。这里，T21与图11所示的T21是同一温度。
接着，在保持腔室内温度为T21的状态下将III族元素的原料气体供给到腔室内，使AlxGayInzN结晶在Ga2O3基板32上生长，形成缓冲层33（步骤S34）
其后的S35～37与上述步骤的S24～26相同，因而略去说明。
（第4实施方式的效果）
根据第4实施方式，通过在将Ga2O3基板暴露在氮原料气体的状态下保持10分钟以下的时间（步骤S22）后再使AlxGayInzN结晶在Ga2O3基板生长、形成缓冲层（步骤S23），能在不实施形成缓冲层前的Ga2O3基板的氮化处理（在比缓冲层的AlxGayInzN结晶的生长温度高的温度下的氮化处理）的情况下形成品质好的氮化物半导体层。
由于不实施这种氮化处理，因而在Ga2O3基板表面上几乎不形成电阻高的氮化部分，从而能得到Ga2O3基板和氮化物半导体层之间的电阻低的结晶层叠结构体。而且，使用该层叠结构体能得到低电压驱动的半导体元件。
〔实施例5〕
测定了第4实施方式的结晶层叠结构体31的在使规定大小的电流流过Ga2O3基板32和氮化物半导体层34之间时的电压。
在本实施方式中，作为缓冲层33，使用了由AlN结晶构成的AlN层，作为氮化物半导体层34，使用了由GaN构成的GaN层。
准备了通过图11中的步骤S22的时间为2分钟（第4实施方式的限制范围内）的工序制得的结晶层叠结构体31（下面称为第1结晶层叠结构体）和通过步骤S22的时间为30分钟（第4实施方式的限制范围外）的工序制得的结晶层叠结构体31（下面称为第2结晶层叠结构体）各5个（样品编号1～5）。
图13显示使规定大小的电流流过结晶层叠结构体时的Ga2O3基板和氮化物半导体层之间的电压的测定值。图13的横轴表示结晶层叠结构体的样品编号，纵轴表示氮化物半导体层表面的电流密度为200A/cm2的电流流过时的Ga2O3基板和氮化物半导体层之间的电压〔V〕。图中的◇显示第1结晶层叠结构体的测定值，◆显示第2结晶层叠结构体的测定值。电压的测定通过在Ga2O3基板和氮化物半导体层上分别连接电极而进行。
如图13所示，第1结晶层叠结构体与第2结晶层叠结构体相比，电压低，而且样品之间的电压偏差小。可以认为，这是因第1结晶层叠结构体的Ga2O3基板32的表面在步骤S22中未被氮化至影响电阻的程度。
上面对本发明的实施方式和实施例进行了说明，但上述记载的实施方式和实施例不是对权利要求所述的发明进行限定。此外，应当留意，实施方式和实施例中说明的特征组合的全部在用于解决发明课题的手段中是并非都是必须的。
本发明提供Ga2O3基板上的氮化物半导体层上表面的位错密度低的结晶层叠结构体及其制造方法。
本发明提供Ga2O3基板和氮化物半导体层之间的电阻低的结晶层叠结构体及其制造方法、以及包含该结晶层叠结构体的低电压驱动的半导体元件。
本发明提供Ga2O3基板和氮化物半导体层之间的电阻低的结晶层叠结构体的制造方法。
符号说明：
11、21、31…结晶层叠结构体，12、22、32、112、212…Ga2O3基板，13、23、33、113、213…缓冲层，14、24、34、214…氮化物半导体层，14a…高氧浓度层，14b…低氧浓度层，100、200…LED元件

Claims (28)

1.结晶层叠结构体，包括Ga2O3基板、
所述Ga2O3基板上的由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的缓冲层、所述缓冲层上的由含有氧作为杂质的AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的氮化物半导体层，
所述氮化物半导体层的所述Ga2O3基板侧的200nm以上厚度的区域的氧浓度在1.0×1018/cm3以上。
2.根据权利要求1所述的结晶层叠结构体，其特征在于，所述氮化物半导体层的所述Ga2O3基板的相反侧的表面上的位错密度小于1.0×109/cm2。
3.根据权利要求1或2所述的结晶层叠结构体，其特征在于，所述氮化物半导体层的所述Ga2O3基板侧的500nm以上厚度的区域的氧浓度在1.0×1018/cm3以上。
4.根据权利要求1或2所述的结晶层叠结构体，其特征在于，所述区域的氧浓度在5.0×1018/cm3以上。
5.根据权利要求1或2所述的结晶层叠结构体，其特征在于，所述缓冲层的所述AlxGayInzN结晶为AlN结晶。
6.根据权利要求1或2所述的结晶层叠结构体，其特征在于，所述氮化物半导体层的所述AlxGayInzN结晶为GaN结晶。
7.结晶层叠结构体的制造方法，包括在Ga2O3基板上使第1AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长、形成缓冲层的工序、
在所述缓冲层上使第2AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长、形成氮化物半导体层的工序，
在所述形成氮化物半导体层的工序中，先在1000℃以下的第1温度下使所述第2AlxGayInzN结晶生长，然后在比所述第1温度高的第2温度下使所述第2AlxGayInzN结晶生长，
在所述第1温度下生长的所述第2AlxGayInzN结晶的厚度在200nm以上。
8.根据权利要求7所述的结晶层叠结构体的制造方法，其特征在于，在所述第1温度下生长的所述第2AlxGayInzN结晶的厚度在500nm以上。
9.根据权利要求7或8所述的结晶层叠结构体的制造方法，其特征在于，所述第1AlxGayInzN结晶为AlN结晶。
10.根据权利要求7或8所述的结晶层叠结构体的制造方法，其特征在于，所述第2AlxGayInzN结晶为GaN结晶。
11.结晶层叠结构体，包括Ga2O3基板、
所述Ga2O3基板上的由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的缓冲层、
所述缓冲层上的由AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶构成的氮化物半导体层，
所述缓冲层所覆盖的所述Ga2O3基板表面的所述氮化物半导体层的正下方区域的比例在10％以上、小于100％，
所述氮化物半导体层的一部分与所述Ga2O3基板的所述表面接触。
12.根据权利要求11所述的结晶层叠结构体，其特征在于，所述比例在90％以下。
13.根据权利要求11或12所述的结晶层叠结构体，其特征在于，所述缓冲层是以岛状配置在所述Ga2O3基板上的所述AlxGayInzN结晶。
14.根据权利要求11或12所述的结晶层叠结构体，其特征在于，所述缓冲层是具有孔的膜状的所述AlxGayInzN结晶。
15.根据权利要求11或12所述的结晶层叠结构体，其特征在于，所述缓冲层的所述AlxGayInzN结晶为AlN结晶。
16.根据权利要求11或12所述的结晶层叠结构体，其特征在于，所述氮化物半导体层的所述AlxGayInzN结晶为GaN结晶。
17.半导体元件，包含权利要求11或12所述的结晶层叠结构体，在所述Ga2O3基板和所述氮化物半导体层上通电。
18.结晶层叠结构体的制造方法，包括在Ga2O3基板上使第1AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长，使所述结晶覆盖所述Ga2O3基板表面的一部分，形成缓冲层的工序，以及
在所述缓冲层上使第2AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长、形成氮化物半导体层的工序，
所述缓冲层所覆盖的所述Ga2O3基板表面的所述氮化物半导体层的正下方区域的比例在10％以上、小于100％，
所述氮化物半导体层的一部分与所述Ga2O3基板的所述表面接触。
19.根据权利要求18所述的结晶层叠结构体的制造方法，其特征在于，所述比例在90％以下。
20.根据权利要求18或19所述的结晶层叠结构体的制造方法，其特征在于，使所述第1AlxGayInzN结晶在所述Ga2O3基板上以岛状生长、形成所述缓冲层。
21.根据权利要求18或19所述的结晶层叠结构体的制造方法，其特征在于，使所述第1AlxGayInzN结晶在所述Ga2O3基板上以具有孔的膜状生长、形成所述缓冲层。
22.根据权利要求18或19所述的结晶层叠结构体的制造方法，其特征在于，所述第1AlxGayInzN结晶为AlN结晶。
23.根据权利要求18或19所述的结晶层叠结构体的制造方法，其特征在于，所述第2AlxGayInzN结晶为GaN结晶。
24.结晶层叠结构体的制造方法，包括在以氧呈六角晶格状配置的面为主面的Ga2O3基板上使第1AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶在第1温度下生长、形成缓冲层的工序、
在所述缓冲层上使第2AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1，x＋y＋z＝1）结晶生长、形成氮化物半导体层的工序，
不包括在形成所述缓冲层之前在比所述第1温度高的温度下将所述Ga2O3基板表面氮化的工序。
25.根据权利要求24所述的结晶层叠结构体的制造方法，其特征在于，将所述Ga2O3基板在暴露在氮原料气体中的状态下在所述第1温度下保持10分钟以下的时间后，再将所述Ga2O3基板在暴露在所述N原料气体和Al原料气体中的状态下保持在所述第1温度下，使所述第2AlxGayInzN结晶生长。
26.根据权利要求24或25所述的结晶层叠结构体的制造方法，其特征在于，所述Ga2O3基板的所述主面为（101）、（－201）、（301）、（3－10）中的任一面。
27.根据权利要求24或25所述的结晶层叠结构体的制造方法，其特征在于，所述第1AlxGayInzN结晶为AlN结晶。
28.根据权利要求24或25所述的结晶层叠结构体的制造方法，其特征在于，所述第2AlxGayInzN结晶为GaN结晶。
CN201280050003.5A 2011-10-13 2012-10-12 结晶层叠结构体及其制造方法以及半导体元件 Pending CN103918061A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011-225630 2011-10-13
JP2011225629A JP2013089616A (ja) 2011-10-13 2011-10-13 結晶積層構造体及びその製造方法
JP2011-225631 2011-10-13
JP2011-225629 2011-10-13
JP2011225631A JP2013086976A (ja) 2011-10-13 2011-10-13 結晶積層構造体の製造方法
JP2011225630A JP2013089617A (ja) 2011-10-13 2011-10-13 結晶積層構造体及びその製造方法、並びに半導体素子
PCT/JP2012/076517 WO2013054916A1 (ja) 2011-10-13 2012-10-12 結晶積層構造体及びその製造方法、並びに半導体素子

Publications (1)

Publication Number Publication Date
CN103918061A true CN103918061A (zh) 2014-07-09

Family

ID=48081961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280050003.5A Pending CN103918061A (zh) 2011-10-13 2012-10-12 结晶层叠结构体及其制造方法以及半导体元件

Country Status (6)

Country Link
US (1) US9059077B2 (zh)
EP (1) EP2768013A4 (zh)
KR (1) KR20140085508A (zh)
CN (1) CN103918061A (zh)
TW (1) TW201334221A (zh)
WO (1) WO2013054916A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251195A (zh) * 2015-02-25 2017-10-13 株式会社田村制作所 氮化物半导体模板及其制造方法
CN109301044A (zh) * 2018-10-15 2019-02-01 华中科技大学鄂州工业技术研究院 基于n型掺杂氧化镓正装结构的深紫外LED垂直芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018802A (ko) * 2014-06-17 2017-02-20 엘시드 가부시끼가이샤 발광 소자의 제조 방법 및 발광 소자
RU2745586C1 (ru) * 2020-01-22 2021-03-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070215034A1 (en) * 2006-03-14 2007-09-20 Hirokazu Iwata Crystal preparing device, crystal preparing method, and crystal
US20080233721A1 (en) * 2007-03-23 2008-09-25 Ngk Insulators, Ltd. METHOD FOR FORMING AlGaN CRYSTAL LAYER
CN101320780A (zh) * 2002-05-31 2008-12-10 株式会社光波 发光元件
JP2009016505A (ja) * 2007-07-03 2009-01-22 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子
JP2009227480A (ja) * 2008-03-19 2009-10-08 Sumitomo Seika Chem Co Ltd 水素化ガリウムガスの製造方法および窒化ガリウム結晶の製造方法
JP2011103472A (ja) * 2010-12-14 2011-05-26 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613314A (ja) * 1992-06-24 1994-01-21 Matsushita Electric Ind Co Ltd 半導体エピタキシャル成長方法
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
CA2396325C (en) * 2001-09-06 2010-03-30 Sumitomo Electric Industries, Ltd. Zn1-xmgxsyse1-y pin photodiode and zn1-xmgxsyse1-y avalanche-photodiode
JP5159040B2 (ja) 2005-03-31 2013-03-06 株式会社光波 低温成長バッファ層の形成方法および発光素子の製造方法
US20070091953A1 (en) * 2005-10-21 2007-04-26 P.B.C Lasers Ltd. Light-emitting diode with a narrow beam divergence based on the effect of photonic band crystal-mediated filtration of high-order optical modes
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
WO2010052810A1 (ja) * 2008-11-06 2010-05-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2010116703A1 (ja) * 2009-04-06 2010-10-14 パナソニック株式会社 窒化物系半導体素子およびその製造方法
JP5491065B2 (ja) 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
JP5638772B2 (ja) * 2009-05-25 2014-12-10 スタンレー電気株式会社 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
CN103003963A (zh) * 2010-08-06 2013-03-27 松下电器产业株式会社 半导体发光元件
CN102466914B (zh) * 2010-11-02 2015-05-20 苏州汉朗光电有限公司 近晶态液晶彩色显示器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320780A (zh) * 2002-05-31 2008-12-10 株式会社光波 发光元件
US20070215034A1 (en) * 2006-03-14 2007-09-20 Hirokazu Iwata Crystal preparing device, crystal preparing method, and crystal
US20080233721A1 (en) * 2007-03-23 2008-09-25 Ngk Insulators, Ltd. METHOD FOR FORMING AlGaN CRYSTAL LAYER
JP2009016505A (ja) * 2007-07-03 2009-01-22 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子
JP2009227480A (ja) * 2008-03-19 2009-10-08 Sumitomo Seika Chem Co Ltd 水素化ガリウムガスの製造方法および窒化ガリウム結晶の製造方法
JP2011103472A (ja) * 2010-12-14 2011-05-26 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251195A (zh) * 2015-02-25 2017-10-13 株式会社田村制作所 氮化物半导体模板及其制造方法
CN109301044A (zh) * 2018-10-15 2019-02-01 华中科技大学鄂州工业技术研究院 基于n型掺杂氧化镓正装结构的深紫外LED垂直芯片

Also Published As

Publication number Publication date
KR20140085508A (ko) 2014-07-07
TW201334221A (zh) 2013-08-16
US20140231830A1 (en) 2014-08-21
EP2768013A4 (en) 2015-05-20
WO2013054916A1 (ja) 2013-04-18
EP2768013A1 (en) 2014-08-20
US9059077B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
TWI395259B (zh) 成長於金屬層上之複合半導體基板、其製造方法及利用該複合半導體基板形成之複合半導體元件
CN102884644B (zh) 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置
CN100481330C (zh) Ⅲ族氮化物半导体及其制造方法
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
CN101522942B (zh) Ⅲ族氮化物化合物半导体叠层结构体的成膜方法
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
JP2006253628A (ja) 化合物半導体装置及びその製造方法
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
CN102484180B (zh) 氮化镓系化合物半导体发光元件
CN104022201A (zh) 晶片产品及包含其的氮化镓基半导体光元件
WO2007023911A1 (ja) 半導体基板製造方法
CN106206258A (zh) 在硅衬底上形成GaN层的方法以及GaN衬底
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
CN103918061A (zh) 结晶层叠结构体及其制造方法以及半导体元件
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN102057463B (zh) 氮化合物半导体基板的制造方法和氮化合物半导体基板、单晶SiC基板的制造方法和单晶SiC基板
KR20020065892A (ko) 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
US20080110402A1 (en) Susceptor and method of forming a led device using such susceptor
TW202118884A (zh) 積層膜結構體、半導體元件、電子設備、及積層膜結構體的製造方法
JP4539105B2 (ja) 窒化物半導体デバイスの製造方法
WO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
JP2013089617A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
JP2010073749A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140709