CN101522942B - Ⅲ族氮化物化合物半导体叠层结构体的成膜方法 - Google Patents

Abstract

本发明提供一种可稳定地在基板上成膜出由结晶性良好的III族氮化物化合物半导体形成的多层膜结构的方法。多层膜结构从基板侧起至少包含缓冲层和基底层，采用溅射法成膜出缓冲层和基底层。使缓冲层的成膜温度低于基底层的成膜温度，或使缓冲层的膜厚为5nm～500nm。进而，多层膜结构从基板侧起至少包含基底层和发光层，包括采用溅射法成膜出基底层，并且，采用金属有机化学气相淀积(MOCVD)法成膜出发光层的工序。

Description

Ⅲ族氮化物化合物半导体叠层结构体的成膜方法

技术领域

本发明涉以及用于制作发光二极管(LED)、激光二极管(LD)和电子器件等的结晶性良好的III族氮化物化合物半导体(以下III族氮化物化合物半导体为由InGaAlN表示的半导体)叠层结构体的成膜方法。特别是本发明涉以及可很好地用于使蓝宝石基板上外延生长结晶性良好的III族氮化物化合物半导体结晶的III族氮化物化合物半导体叠层结构体的成膜方法。

背景技术

III族氮化物化合物半导体，具有相当于从可见光到紫外光区的能量的直接迁移型的带隙，可进行高效率的发光，因此作为LED、LD而制品化。另外，即使作为电子器件，也具有可得到以往的III-V族(第三主族～第五主族)化合物半导体所得不到的特性的潜力。

通常，将三甲基镓(TMG)、三甲基铝(TMA)以及氨(NH₃)作为原料，采用金属有机化学气相淀积(MOCVD)法制造III族氮化物化合物半导体。MOCVD法，是使载气含有原料的蒸气而输送到基板表面，通过与加热了的基板的反应，原料分解而使结晶(晶体；crystal)生长的方法。

III族氮化物化合物半导体的单晶晶片尚未进行市售，关于III族氮化物化合物半导体，通常是采用在不同的材料的单晶晶片上生长出结晶。在这样的异种基板与在其上外延生长的III族氮化物化合物半导体结晶之间存在较大的晶格失配。例如在蓝宝石(Al₂O₃)与氮化镓(GaN)之间存在16％的晶格失配，在SiC与氮化镓之间存在6％的晶格失配。通常在存在这样大的晶格失配时，难以在基板上使结晶直接外延生长，即使使其生长也得不到结晶性良好的结晶。因此，采用金属有机化学气相淀积(MOCVD)法在蓝宝石单晶基板或SiC单晶基板上外延生长III族氮化物化合物半导体结晶时，如日本专利第3026087号公报和日本特开平4-297023号公报所示，通常实施下述的方法：首先在基板上沉积由氮化铝(AlN)或氮化铝镓(AlGaN)构成的被称为低温缓冲层的层，再在该层上在高温下外延生长III族氮化物化合物半导体结晶。

关于采用MOCVD以外的方法形成作为缓冲层的AlN等层、采用MOCVD法形成其以后的层的技术，也有几个报告。例如，日本特公平5-86646号公报中记载，在通过高频溅射而成膜的缓冲层上，利用MOCVD法生长相同组成的结晶的技术。但是，在日本专利第3440873号公报以及日本专利第3700492号公报中记载了以下内容：只采用该日本特公平5-86646号公报所记载的技术，不能稳定地得到良好的结晶。为了稳定地得到良好的结晶，在日本专利第3440873号公报中认为在生长缓冲层后，在包含氨和氢的混合气体中进行退火很重要，另外，在日本专利第3700492号公报中认为在400℃以上的温度下通过DC溅射而成膜形成缓冲层是重要的。

另一方面，也进行了通过溅射制造III族氮化物化合物半导体结晶的研究。例如，在日本特开昭60-39819号公报中，以层叠高电阻的GaN为目的，在蓝宝石基板上直接通过溅射来实施GaN的成膜。使用的条件是：到达真空度为5×10^-7～10^-8Torr，室内流通气体为Ar和N₂，溅射时气压为3～5×10^-2Torr，RF电压为0.7～0.9kV(功率为20～40W)，基板和靶的距离为20～50mm，基板温度为150～450℃，等等。但是在作为目标的用途中，没有谈及发光元件的基底层，也没有记述在该膜上形成层。

另外，在21世纪联合讨论会论文集、Vol 2^nd、p295(2003)中记载：通过使用了N₂气体的高频磁控溅射，在Si(100)以及Al₂O₃(0001)上形成GaN膜。作为成膜的条件，总气体压力为2mTorr，投入电功率为100W，使基板温度从室温到900℃进行变化。根据论文中披露的图，使用的装置是使靶与基板相对的装置。

另外，在《真空(Vacuum)》、Vol66、P233(2002)中，采用使阴极和靶相对，在基板和靶之间装入网的装置形成GaN膜。据此刊物，成膜条件是：在N₂气体中使压力为0.67Pa，基板温度为84～600℃，投入电功率为150W，基板和靶之间的距离为80mm。

发明内容

本发明的第1目的是，在制作III族氮化物化合物半导体层时，使用作为能够以短时间得到均匀性良好的结晶膜的技术的溅射法，稳定地得到良好的结晶性的III族氮化物化合物半导体层。

本发明为了解决上述的课题，提供下述的发明(1)～(12)(解决手段I)。

(1)一种III族氮化物化合物半导体叠层结构体的成膜方法，该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构，其特征在于，该多层膜结构从基板侧起至少包含缓冲层和基底层，采用溅射法层叠缓冲层和基底层，并且，使缓冲层的成膜温度低于基底层的成膜温度。

(2)根据上述(1)所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层含有Al。

(3)根据上述(2)所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层为AlN。

(4)根据上述(2)或(3)所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层为柱状结晶的集合体。

(5)根据上述(2)～(4)的任一项所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层覆盖了基板表面的至少60％。

(6)根据上述(2)～(5)的任一项所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层的膜厚为20～100nm。

(7)根据上述(1)所述的III族氮化物化合物半导体叠层结构体的成膜方法，基底层含有Ga。

(8)根据上述(7)所述的III族氮化物化合物半导体叠层结构体的成膜方法，基底层为GaN。

(9)根据上述(1)～(3)、(7)和(8)的任一项所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层为AlN，并且基底层为GaN。

(10)根据上述(1)所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层的成膜温度为室温～800℃。

(11)根据上述(1)所述的III族氮化物化合物半导体叠层结构体的成膜方法，基底层的成膜温度为300～1500℃。

(12)根据上述(1)所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层的成膜温度与基底层的成膜温度之差为100℃以上。

根据本发明的III族氮化物化合物半导体叠层结构体的成膜方法(解决手段I)，通过采用量产性、均匀性良好的溅射法形成膜厚最厚的需要良好的均匀性的基底层，可形成生产率改善和特性良好的元件。即，本发明根据解决手段I，可提供采用溅射法形成在比基底层低的温度下层叠的缓冲层，再在该缓冲层上同样采用溅射法形成含有Ga的层的、成膜出III族氮化物化合物半导体叠层结构体的技术。

而且，本发明为了解决上述的课题，提供下述的发明(13)～(20)(解决手段II)。

(13)一种III族氮化物化合物半导体叠层结构体的成膜方法，该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构，其特征在于，该多层膜结构从基板侧起至少包含缓冲层和基底层，采用溅射法层叠缓冲层和基底层，并且，缓冲层的膜厚为5nm～500nm。

(14)根据上述(13)所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层含有Al。

(15)根据上述(14)所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层为AlN。

(16)根据上述(14)或(15)所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层为柱状结晶的集合体。

(17)根据上述(14)～(16)的任一项所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层覆盖了基板表面的至少60％。

(18)根据上述(13)所述的III族氮化物化合物半导体叠层结构体的成膜方法，基底层含有Ga。

(19)根据上述(18)所述的III族氮化物化合物半导体叠层结构体的成膜方法，基底层为GaN。

(20)根据上述(13)～(15)、(18)和(19)的任一项所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层为AlN，并且基底层为GaN。

根据本发明的III族氮化物化合物半导体叠层结构体的成膜方法(解决手段II)，通过采用量产性、均匀性良好的溅射法形成膜厚最厚的、需要良好的均匀性的基底层，可形成生产率改善和特性良好的元件。即，根据解决手段II，本发明可提供采用溅射法形成具有特定膜厚的缓冲层，再在该缓冲层上同样采用溅射法形成含有Ga的层的、成膜出III族氮化物化合物半导体叠层结构体的技术。

本发明的第2目的是，通过在制作III族氮化物化合物半导体层时，使用作为能以短时间得到均匀性良好的结晶膜的技术的溅射法，在制作发光层、接触层时，使用可控制性良好地形成良好的结晶性的膜的MOCVD法，稳定地得到良好的结晶性的III族氮化物化合物半导体层。

本发明，为了解决上述的课题，提供下述的发明(21)～(28)(解决手段III)。

(21)一种III族氮化物化合物半导体叠层结构体的成膜方法，该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构，其特征在于，该多层膜结构从基板侧起至少包含基底层和发光层，该成膜方法包括采用溅射法制作基底层的至少一部分，并且采用金属有机化学气相淀积(MOCVD)法制作发光层的工序。

(22)一种III族氮化物化合物半导体叠层结构体的成膜方法，该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构，其特征在于，该多层膜结构从基板侧起至少包含缓冲层、基底层、n接触层、发光层、p接触层，该成膜方法包括采用溅射法制作缓冲层和基底层的至少一部分，并且采用MOCVD法制作发光层和p接触层的工序。

(23)根据上述(22)所述的III族氮化物化合物半导体叠层结构体的成膜方法，还采用溅射法成膜出n接触层。

(24)一种III族氮化物化合物半导体叠层结构体的成膜方法，该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构，其特征在于，该多层膜结构从基板侧起至少包含缓冲层、基底层、n接触层、发光层、p接触层，该成膜方法包括采用溅射法制作缓冲层、基底层的至少一部分以及p接触层，并且采用MOCVD法制作发光层的工序。

(25)根据上述(24)所述的III族氮化物化合物半导体叠层结构体的成膜方法，还采用溅射法成膜出n接触层。

(26)根据上述(21)～(25)的任一项所述的III族氮化物化合物半导体叠层结构体的成膜方法，采用MOCVD法制作基底层中的、至少缓冲层正上方的区域。

(27)一种III族氮化物化合物半导体叠层结构体的成膜装置，是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构的装置，其特征在于，具有MOCVD室和溅射室。

(28)根据上述(27)所述的III族氮化物化合物半导体叠层结构体的成膜装置，还具有晶片洗涤用的室。

由本发明得到的III族氮化物化合物半导体叠层结构体，采用量产性、均匀性良好的溅射法形成膜厚最厚的需要良好的均匀性的基底层，并且，采用原料反应控制性良好的MOCVD法制作需要良好的结晶性和组成、掺杂的控制的发光层和接触层，等等，因此能够以短时间得到均匀性良好的结晶膜，并且，可形成生产率得到改善、特性良好的元件。即，根据解决手段III，本发明可提供组合溅射法和MOCVD法来成膜出III族氮化物化合物半导体叠层结构体的技术。

附图说明

图1是表示本发明的实施例涉及的半导体发光元件用的具有外延层结构的外延晶片的截面的模式图。

图2是表示本发明的实施例涉及的半导体发光元件的电极结构的平面图。

具体实施方式

[A]关于解决手段I

本发明公开了下述技术，即，在形成III族氮化物半导体叠层结构时，采用溅射法制作缓冲层和基底层，并使缓冲层的成膜温度低于基底层的成膜温度的技术。

通常溅射法适于形成单组分的结晶，均匀性、生产率、稳定性优异。另外，灰尘等室内的污染物也少。因此，需求采用溅射法进行良好结晶性的GaN膜成膜的技术。本发明人反复进行深入研究的结果发现，为了采用溅射法得到结晶性良好的III族氮化物化合物半导体结晶，使缓冲层的成膜温度低于基底层的成膜温度是重要的。

缓冲层成膜时的基板温度优选为室温～1200℃。当为比其低的温度时，在基板面的迁移被抑制，难以制成结晶性良好的III族氮化物化合物半导体结晶。另一方面，当为比其高的温度时，III族氮化物化合物半导体结晶引起分解。

进一步优选为室温～800℃的温度，更进一步优选为300～800℃。

另一方面，作为基底层的成膜温度，优选为300℃～1500℃，进一步优选为500℃～1000℃。

作为缓冲层和基底层的成膜温度之差，优选为100℃～800℃，进一步优选为400℃～700℃。

<溅射成膜装置>

在溅射法中有RF溅射法和DC溅射法。一般地，在采用本发明中的使金属和氮进行反应而成膜的反应性溅射时，连续地放电的DC溅射，带电强烈，成膜速度无法控制。因此，优选采用RF溅射或在DC溅射中脉冲性地赋予偏压的脉冲DC溅射。

另外，在采用RF溅射时，为了提高膜厚的均匀性，优选使磁铁的位置在靶内移动。具体的运动方法可根据装置来选择，可使其摇动、或使其旋转运动。

在通过溅射成膜出III族氮化物系化合物半导体结晶时，优选在晶体生长时向基板供给更高能量的反应物质。为此，作为装置，使基板位于等离子体中。因此，优选靶和基板的位置相面对。另外，基板与靶的距离优选为10mm～100mm。

另外，室内尽可能不残留杂质，因此用于成膜的装置的到达真空度优选为1.0×10^-3Pa以下。

<缓冲层的材料>

作为构成缓冲层的材料，只要是由通式AlGaInN表示的III族氮化物化合物半导体，就可使用任何的材料。进而，可以含有作为V族的As、P。但是，其中优选为含有Al的组成。另外，特别优选为GaAlN，Al组分优选为50％以上。通过为AlN，可得到更良好的结晶性，因此进一步优选。

缓冲层，优选形成如下所述的柱状结晶的集合体。为此，通过使用溅射法在低温下成膜，可形成为良好的柱状结晶，也容易控制其密度、结晶性和被覆率。

本发明中所说的柱状结晶，是指在相邻的晶粒之间形成晶界而隔开，自身作为纵截面形状为柱状的结晶。在基板上形成由柱状结晶构成的缓冲层而成膜时，在其上成膜的III族氮化物化合物半导体成为具有良好结晶性的结晶膜。

缓冲层，优选没有间隙地覆盖基板上。当缓冲层没有覆盖基板、基板的表面露出一部分时，在缓冲层上成膜的III族氮化物结晶层和在基板上直接成膜的III族氮化物结晶层，结晶的晶格常数不同，因此有可能未成为均匀的结晶。作为结果，产生小丘或凹坑。

因此，缓冲层必须覆盖基板表面的至少60％。更优选覆盖80％以上，最优选覆盖90％以上。

缓冲层覆盖基板的比例，可通过截面透射电镜(TEM)照片来测定。特别是在缓冲层和III族氮化物结晶层的材料不同的情况下，使用电子束能量分散光谱(EDS)等与基板面平行地扫描基板与层的界面，由此可估计没有形成缓冲层的区域的比例。另外，通过准备只形成有缓冲层的试样，可通过原子力显微镜(AFM)等的手段测定基板的露出的面积。在本发明中，由上述截面TEM照片进行测定。

缓冲层，优选适当控制柱状结晶的各个结晶的晶粒宽度。具体地说，各柱状结晶的宽度优选为0.1nm～100nm之间的值。进一步优选为1nm～70nm之间的值。

各柱状结晶的宽度，可通过上述截面TEM照片容易地测定。即，各柱状结晶的边界的间隔为各柱状结晶的宽度。各柱状结晶的宽度并不是能精密地规定的，具有某种程度的分布。因此，即使各柱状结晶的宽度脱离上述范围的结晶有百分之几左右，也不会对本发明的效果造成影响。优选90％以上在上述范围内。

<缓冲层的成膜条件>

采用溅射形成缓冲层时，重要的参数为基板温度、氮分压、成膜速度、偏压、功率。

不用说，室内的气氛中含有氮是必需的。氮被等离子体化而分解，成为结晶生长的原料。另外，为了高效率地溅射靶，可混入重且反应性低的气体。例如为氩等。氮流量与氮和氩的流量之比，优选氮为20％～98％。在为比其小的流量比时，溅射金属以金属态附着，在为比其大的流量比时，氩的量少，溅射速度降低。特别优选为25％～90％。

成膜速度优选为0.001nm/秒钟～0.5nm/秒钟。当为比其大的速度时，膜未成为结晶体而成为非晶质。另外，当为比其小的成膜速度时，工序无谓地成为长时间，工业上难以利用。

由于想要使结晶生长时的迁移活跃，因此优选施加于基板侧的偏压以及施加于靶侧的功率较大。例如，使成膜时的施加于基板的偏压为1.5W以上，使成膜时施加于靶的功率为0.01W/cm²～5kW/cm²之间等。

<基底层的材料>

据本发明人等的实验结果，作为基底层的材料，优选含有Ga的III族氮化物。为了成为良好的结晶性，必须通过迁移使位错环化，容易产生位错的环化的材料，为含有Ga的氮化物。特别是优选AlGaN，也优选GaN。

基底层，根据需要可制成掺杂了掺杂物的结构，也可制成未掺杂的结构。在使用导电性的基板时，通过对基底层进行掺杂，使电流在层结构中沿纵向流过，优选制成为在芯片的两面带有电极的结构。在使用绝缘性的基板时，采用在芯片的相同面上形成有电极的芯片结构，因此优选基板正上方的层为结晶性良好的未掺杂的结晶。

基底层，优选以在上述缓冲层上生长的晶核为晶种进行生长，一边使位错环化一边进行平坦化。为了一边使位错环化一边进行生长，必须使迁移活跃从而接近于小面生长(facet growth)。

因此，基底层成膜时的基板温度，优选比缓冲层的高。通过使其为比缓冲层的成膜温度高的温度，可使缓冲层中产生的位错(柱状结晶的界面)环化。当在比缓冲层低的温度下形成基底层时，会形成与缓冲层同等的结晶性的膜，不能实现位错密度的降低。

<基底层的成膜条件>

接着，对于基底层成膜时的参数进行说明。

不用说，在室内的气氛中必须含有氮。氮被等离子体化而分解，成为结晶生长的原料。另外，为了高效率地溅射靶，可混入重且反应性低的气体。例如为氩等。氮流量与氮和氩的流量之比，优选氮为20％～100％。当为比其小的流量比时，有可能溅射金属以金属态附着，特别优选为50％～100％。

成膜速度优选为0.05nm/秒钟～5nm/秒钟。在比其大的速度下，膜未成为结晶体而成为非晶质。在比其小的成膜速度下，工序无谓地时间变长，工业上难以利用。

由于想要使结晶生长时的迁移活跃，因此优选施加于基板侧的偏压以及施加于靶侧的功率较大。例如，使成膜时的施加于基板的偏压为1.5W以上，使成膜时施加于靶的功率为0.01W/cm²～5kW/cm²之间等。

<其他的层>

在上述基底层上，可进一步层叠具有元件功能的层。例如，如果为发光层，则可形成接触层、覆层、发光层，如果为激光元件，则除了这些层以外还可形成光封闭层等。另外，如果为电子器件，则可形成电子移动层和封闭层等。

这些层，不限于溅射法，即使使用通常已知的任何方法都可制作。例如，可使用MOCVD法、分子束外延(MBE)法。

<基板>

作为可用于本发明的基板，通常只要是可形成III族氮化物化合物半导体结晶膜的基板，就可使用任何的材料。例如为蓝宝石、SiC、硅，氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨以及钼等。其中，对于已知通过在高温下接触氨而引起化学性改性的氧化物基板和金属基板等，不使用氨的溅射法，可作为有效的成膜方法来利用。

另外，通常溅射法可将基板的温度抑制得低，因此在具有高温下分解的性质的基板上，可不赋予基板以损伤而成膜。

基板，优选进行湿式的预处理。例如对于硅基板，实行熟知的RCA洗涤方法等，使表面为氢终端而成为稳定的工序。

另一方面，在导入到反应器中后，可使用反溅射法等的方法进行预处理。具体地说，可通过暴露于Ar或N₂的等离子体中来调整表面。例如，通过使Ar气体或N₂气体等的等离子体作用于基板表面，可除去附着于表面的有机物和氧化物。此时通过在基板和室之间施加电压，等离子粒子高效率地作用于基板。

<关于用途>

可将利用本发明的方法制造的元件进行封装作为灯使用。另外，已知通过与荧光体组合来改变发光色的技术，可以没有任何问题地使用该技术。例如，既可通过适当选定荧光体，由发光元件得到长波长的发光，也可通过混合发光元件自身的发光波长和由荧光体转换的波长，制成白色的组件。

[B]关于解决手段II

本发明，在形成III族氮化物半导体叠层结构的膜时，采用溅射法制作缓冲层和基底层时，规定缓冲层的适当膜厚。

通常溅射法适于形成单组分的结晶膜，均匀性、生产率、稳定性优异。另外，灰尘等室内的污染物也少。为此，需求采用溅射进行良好结晶性的GaN膜的成膜的技术。本发明人反复深入研究的结果发现，为了采用溅射法得到结晶性良好的III族氮化物化合物半导体结晶，缓冲层的膜厚对控制由III族氮化物化合物半导体构成的基底层的结晶性是重要的。

在本发明中，缓冲层的膜厚必须为5nm～500nm。比其薄时不能消除由于与基板的晶格常数的差而产生的畸变。另一方面，比其厚时会在缓冲层的表面产生凹凸，不能作为良好的缓冲层发挥功能。进一步优选的膜厚为10nm～300nm，特别优选膜厚为150～1000

缓冲层成膜时的基板温度优选为室温～1200℃。在比其低的温度下，会抑制在基板面的迁移，难以形成结晶性良好的III族氮化物化合物半导体结晶。另一方面，在比其高的温度下会引起III族氮化物化合物半导体结晶分解。

更优选为室温～800℃的温度，进一步优选为300～800℃。

另一方面，作为基底层的成膜温度，优选300℃～1500℃，进一步优选500℃～1000℃。

作为缓冲层和基底层的成膜温度之差，优选为100℃～800℃，进一步优选为400℃～700℃。

接着，对于以下的项目，可同样适用“[A]关于解决手段I”中的记载。

<溅射成膜装置>、<缓冲层的材料>、<缓冲层的成膜条件>、<基底层的材料>、<基底层的成膜条件>、<其他的层>、<基板>以及<关于用途>

[C]关于解决手段III

本发明在将III族氮化物化合物半导体叠层结构体成膜时，采用溅射法制作基底层的至少一部分，采用MOCVD法制作发光层。

通常溅射法适合于形成单组分的结晶膜，均匀性、生产率、稳定性优异。另外，灰尘等室内的污染物也少。但是，混晶的制作、掺杂的实施不满意，需要在装置上想办法。

另一方面，通常的MOCVD法，化学反应的控制性优异，因此通过设定微细的条件，组成、掺杂的精密控制性优异，在通过外延的结晶生长来制作良好的结晶方面优异。但是，除了经常被指出室内产生灰尘以外，对于保持均匀性、生产率、稳定性还要求细心的注意。

因此，在本发明中，在元件结构中，要求膜厚的均匀性，由于膜厚大，因而通过在要求生产率的基底层的至少一部分的成膜中使用溅射法，并且在要求混晶的组成控制和良好的结晶性的发光层、和要求掺杂量的控制和良好的结晶性的接触层(特别是p型接触层)的成膜中使用MOCVD法，可取双方的优点来利用，可生产率良好且稳定地制造特性良好的元件。

一般的用于制成III族氮化物半导体系的发光元件的叠层结构示于图1。该叠层结构包含基板、缓冲层、基底层、n型接触层、n型覆层、发光层、p型覆层、p型接触层等层。

在这些层中，从上述的观点出发，优选采用溅射法制作的层为缓冲层、基底层的一部分，优选通过MOCVD法制作的层为n型覆层、发光层、p型覆层以及基底层中的缓冲层正上方的区域。对于其他的n型接触层、p型接触层，可采用任何方法制作，由于成为掺杂物的元素的性质不同，n型接触层采用溅射法制作、p型接触层通过MOCVD法制作可降低驱动电压，可制作出良好特性的元件。

关于此外的具有功能的层，作为成膜方法，可选择溅射法和MOCVD法。可通过适当研究来进行选择。

另一方面，通过采用溅射法形成p型层，即使不实施为使p型掺杂物活化而使用的活化退火，也可得到p型半导体。有时由于由活化退火引起的发光层的破坏而损害发光输出功率，因此通过在形成p型层时使用溅射法，可良好地保持元件的特性。

由于这些情况，关于p覆层、p接触层，存在由溅射成膜带来的优点。

<基板>

作为可用于本发明的基板，通常只要是可形成III族氮化物化合物半导体结晶膜的基板，就可使用任何的材料。例如为蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨以及钼等。其中，对于已知通过高温下接触氨而引起化学性改性的氧化物基板和金属基板等，采用溅射法成膜的基底层作为涂层发挥作用，由此具有防止化学改质的效果，可作为有效的成膜方法来利用溅射法。

另外，通常溅射法可将基板的温度抑制得较低，因此在具有高温下分解的性质的基板上，也可不赋予基板以损伤而成膜。

在上述的基板材料中，最优选使用通常作为用于形成III族氮化物化合物半导体结晶膜的基板而较多地使用的c面或a面的蓝宝石。

基板优选进行湿式的预处理。例如对于硅基板，实行熟知的RCA洗涤方法等，使表面为氢终端而成为稳定的工序。

另一方面，在导入到反应器的中后，可使用反溅射等的方法进行预处理。具体地说，可通过暴露于Ar或N₂的等离子体中来调整表面。例如，通过使Ar气体或N₂气体等的等离子体作用于基板表面，可除去附着于表面的有机物和氧化物。此时通过在基板和室之间施加电压，等离子粒子高效率地作用于基板。

<缓冲层的成膜>

缓冲层，优选使用溅射法进行成膜。

根据本发明，优选形成为由柱状结晶的集合体构成的缓冲层。为了形成为柱状结晶的集合体，通过采用溅射法等的、利用等离子体使III族金属原料和含氮元素的气体活化的成膜方法来形成，可形成为适当的柱状结晶，优选采用这样的成膜方法。

在溅射法中有RF溅射法和DC溅射法。通常，在如本发明那样使用使金属和氮反应来成膜的反应性溅射时，连续放电的DC溅射法会带电强烈，成膜速度的控制较困难。因此，优选采用RF溅射法或在DC溅射法中脉冲性地赋予偏压的脉冲DC溅射。

另外，在使用RF溅射法时，作为避免带电的方法，优选使磁铁的位置在靶内移动。可根据装置来选择具体的运动方法，可以使其摇动、或使其旋转运动。

在采用溅射形成缓冲层时，优选向基板供给更高能量的反应物质。因此，作为装置，使基板位于等离子体中。因此，优选靶和基板的位置相面对。另外，基板和靶的距离优选为10mm～100mm。

另外，室内尽可能不残留杂质，因此成膜中使用的装置的到达真空度优选为1.0×10^-3Pa以下。

另外，在使用溅射来成膜时，重要的参数为基板温度、氮分压、成膜速度、偏压、功率。

不用说，在室内的气氛中必须含有氮。氮被等离子体化而分解，成为结晶生长的原料。另外，为了高效率地溅射靶，可混入重且反应性低的气体。例如为氩等。氮流量与氮和氩的流量之比，优选氮为20％～98％。在为比其小的流量比时，溅射金属以金属态附着，在为比其大的流量比时，氩的量少，溅射速度降低。特别优选为25％～90％。

成膜速度优选为0.01nm/秒钟～10nm/秒钟。在比其大的速度下膜未成为结晶体而成为非晶质。在比其小的成膜速度下，工序无谓地时间变长，工业上难以利用。

据本发明人等的实验判明，缓冲层成膜时的基板温度优选为室温～1000℃。在比其低的温度下，不能形成适合作为缓冲层的结晶性的III族氮化物化合物半导体结晶。当为比其高的温度时，只是白白地使装置变复杂。更优选为200～900℃，最优选为300～800℃。

由于想要使结晶生长时的迁移活跃，因此优选施加于基板侧的偏压以及施加于靶侧的功率较大。例如，使成膜时的施加于基板的偏压为1.5W/cm²以上，使成膜时施加于靶的功率为1.5W/cm²～5kW/cm²之间等。

<基底层的成膜条件>

基底层，也优选采用溅射法形成至少一部分。但是，在缓冲层正上方的区域，优选使用MOCVD法成膜。

在采用溅射形成基底层时，通过在结晶生长时使迁移活跃地发生，使位错环化从尽可能避免在膜厚方向扩展。为此，优选向基板供给更高能量的反应物质。因此，作为装置，希望使基板位于等离子体中。因此，优选靶和基板的位置相面对。另外，基板和靶的距离优选为10mm～100mm。

出于同样的理由，成膜时的基板温度优选为300～1500℃。在比其低的温度下，会抑制基板面的迁移，难以形成结晶性良好的III族氮化物化合物半导体结晶。在比其高的温度下，引起III族氮化物化合物半导体结晶分解。更优选为400～1300℃，最优选为500～1000℃。

另一方面，在通过溅射成膜的、由柱状结晶的集合体构成的缓冲层上形成基底层时，通过使用MOCVD法，可提高结晶性。采用溅射法来成膜的膜，继承基底的柱状性而成为柱状结晶，即，存在成为含有贯穿位错的结晶的危险性。因此，通过采用MOCVD法在高温下一边进行迁移一边进行小面生长，可降低贯穿位错密度。

据本发明人等的实验结果，作为基底层的材料，优选为含有Ga的III族氮化物。为了成为良好的结晶性，必须通过迁移使位错环化，所谓容易产生位错的环化的材料，为含有Ga的氮化物。特别是优选AlGaN，也优选GaN。

基底层，根据需要可制成为掺杂了掺杂物的结构，也可制成未掺杂的结构。在使用导电性的基板时，优选通过使基底层掺杂而使电流在层结构中沿纵向流过，从而制成在芯片的两面带有电极的结构。在使用绝缘性的基板时，采用在芯片的相同面上形成有电极的芯片结构，因此基板正上方的层为未掺杂的结晶时结晶性良好。

<发光层的形成方法>

在要求精密控制组成的发光层的成膜中，MOCVD法较适宜。同样地，为了控制施加于发光层的畸变等，在要求精密控制结晶性的n覆层的成膜中也优选MOCVD法。

MOCVD法，是将含有作为目标的III族元素的有机金属化合物和V族原料，在加热的基板上分解而生长结晶的气相成膜法。通过调节在基板上流通的气体内所含的原料气体的比例和基板温度，可精密控制掺杂量和组成。另外，通过选择适当的基板和成膜条件，在外延生长方面也优异。

在实施MOCVD法之前，优选洗涤导入的晶片。洗涤有以湿式进行的洗涤和通过加热进行的洗涤，但各自的目的不同。在湿式洗涤时，目的是去掉在表面上附着的颗粒类。热洗涤的目的是使表面的氧化物和有机物升华从而除去。

作为湿式洗涤，采用纯水进行刷洗洗涤为好。此外，也可使用酸或碱。

作为热洗涤，在进行继续生长的MOCVD炉内，在800℃以上的温度下保持一定时间的方法较有效。此时，通过在炉内流通氢或氨，可更有效地除去污染物，因而优选。

这些湿式的洗涤和热洗涤可兼有两者，当然，这是最优选的。

作为在MOCVD法中使用的生长条件，可使用通常的生长条件。生长时的基板温度优选为500℃～1200℃。在比其高的温度下引起氮的分离而不能保持良好的结晶性。在比其低的温度下有机金属原料的分解不充分，膜中容易发生碳的混入。特别是在形成含In的组成的层时，In在高温度下会从结晶中分离，因此优选为500℃～900℃左右。

气相气氛的压力优选为50mbar～1000mbar。在比其低的压力下生长速度不能充分获取，在常压以上的压力下，在为高温时会导致室构件的改质，担心气体泄漏。

另外，生长III族氮化物半导体结晶时的V/III比优选为500～20000。

生长速度优选为1

/分钟～500

/分钟左右。当比其低时生产率差，当比其高时担心不能实现良好的结晶性。

另外，作为在MOCVD法中使用的氮原料，氨(NH₃)为气体且容易操作，在市场中较多地流通且价格也便宜，因而优选。

作为III族有机金属原料，可使用三甲基铝(TMA)、三乙基铝(TEA)、叔丁基铝(TBA)、三甲基镓(TMG)、三乙基镓(TEG)、叔丁基镓(TBG)、三甲基铟(TMI)、三乙基铟(TEI)、叔丁基铟(TBI)、环戊二烯基铟(CpIn)。

<关于p层>

关于在元件结构的最表面侧形成的p层，使用溅射法、MOCVD法各有优点，可从二者中选择。

首先，在使用溅射法时，在元件结构的最后成膜的p层的成膜时，不需要高温。由此，可避免最不耐高温的发光层的破坏。

另外，在将Mg作为掺杂物而形成p层时，由于Mg与H结合而阻碍了掺杂物的活化，有时为了活化需要热处理，通过该热处理也可引起发光层的破坏。在溅射成膜中，在反应的气氛中未较多地含有氢，因此即使不使用这样的热处理，也可形成高载流子浓度的p层。

适合于成膜的装置的构成、成膜时的条件等，可依据在基底层的段落中记述的内容。

关于作为掺杂物的Mg的掺杂方法，可采用以下方法：使其溶解于Ga的靶；作为固体埋入；另行设置靶，同时进行溅射；采用分子束外延成膜用蒸发器(k-cell)、离子束，RF裂解等的溅射法以外的方法向基板供给；等等。

另一方面，在使用MOCVD法时，在掺杂Mg后可层叠良好结晶性的膜，因此优选。特别是MOCVD法在小面生长上优异，因此可填埋在发光层成膜时产生的微细的凹凸。由此，可抑制微小的漏电流，并可提高静电抗性特性和老化劣化抗性。

另外，由于发光层优选通过MOCVD法进行成膜，因此也有使用相同装置连续进行成膜的优点。

在采用MOCVD法进行掺杂了Mg的p层的成膜时，需要通过热处理来活化，但根据成膜时的气相气氛气体的构成、高温时的气体构成，也有时不需要该热处理。

采用MOCVD法成膜时的装置构成和条件等，可依据活性层中的上述说明。

作为用于掺杂Mg的有机金属原料，可使用双环戊二烯基镁(Cp₂Mg)、双二甲基环戊二烯基镁((EtCp)₂Mg)等。

<关于装置>

作为在本发明的工序中使叠层结构成膜的装置，优选为在一个装置内同时具有溅射室和MOCVD室的装置。

关于室之间的输送，通过具有在真空中移动的机器人手臂等，可避免由空气中的氧引起的污物、由来自人体和衣服的有机物引起的污物。另外，通过在同一装置内进行输送，可高效率地进行生产。

另外，在本装置中，也可以具有用于进行晶片洗涤的纯水洗涤机、热处理室、等离子处理室、臭氧洗涤室等。

<关于用途>

可将通过本技术制造的元件封装作为灯使用。另外已知通过与荧光体组合来改变发光色的技术，可以没有问题地利用该技术。例如，通过适当选定荧光体可由发光元件得到长波长的发光，通过混合发光元件自身的发光波长和由荧光体转换的波长，可制成白色的组件。

以下，基于实施例来具体说明本发明。实施例1、2以及实施例3～5分别对应于解决手段I、II以及III。但是，本发明并不仅限于这些实施例。

(实施例1)

在本实施例中，在c面蓝宝石基板上，作为缓冲层使用RF溅射法形成AlN的柱状结晶的集合体，再在该缓冲层上，作为第二层，在不同的室内在RF溅射中形成GaN层。

首先，将只将一面镜面研磨至可用于外延生长的程度的c面蓝宝石基板，不特别地进行湿式的预处理而导入溅射机中。使用的溅射机，具有高频式的电源，并具有通过在靶内旋转磁铁而可使磁场的施加位置运动的机构。

起初，在溅射装置内将基板加热至750℃，以15sccm的流量导入氮气后，将室内的压力保持在0.08Pa，在基板侧施加50W的高频偏压，通过暴露于氮等离子体中，来洗涤基板表面。

接着，导入氩气以及氮气后，将基板温度降低至500℃。在金属Al靶侧施加0.95W/cm²的功率，保持炉内的压力为0.5Pa，在以15sccm流通Ar气体、以5sccm流通氮气的条件(氮相对于气体总体的比例为25％)下，在蓝宝石基板上形成AlN膜。生长速度为0.12nm/秒。

靶内的磁铁在基板洗涤时和在成膜时都进行旋转。

形成50nm的AlN膜后，停止产生等离子体，取出基板。

接着，向不同的溅射室内输送基板。GaN的成膜中使用的溅射机，具有高频式的电源，并具有通过磁铁扫描而在四角形的Ga靶内使磁场的施加位置运动的机构。在Ga靶内设置用于使致冷剂流通的配管，使冷却至20℃的致冷剂在配管内流通，防止由热引起的Ga的熔化。

接着，导入氩气以及氮气后，使基板温度上升至1000℃。在金属Ga靶侧施加1.3W/cm²的功率，保持炉内的压力为0.5Pa，在以5sccm流通Ar气体、以15sccm流通氮气的条件(氮相对于气体总体的比例为75％)下，在蓝宝石基板上形成GaN膜。生长速度大约为1nm/秒。形成6μm的GaN膜后，停止产生等离子体。

接着，在同样的条件下，形成具有1×10¹⁹cm^-3的电子浓度的2μm的掺杂Si的GaN层。

各条件与未掺杂层相同，在此，向设置于室内的Si靶照射由离子枪放出的离子，从而取出Si并掺杂了Si。

通过以上的工序，制作出本发明的III族氮化物化合物半导体叠层结构体，该结构体在蓝宝石基板上形成有具有柱状结构的AlN的第一层，再在该第一层上形成有未掺杂的6μm膜厚的GaN层和具有1×10¹⁹cm^-3的电子浓度的2μm的掺杂Si的GaN层。取出的基板呈无色透明的镜状。

接着，测定采用上述的方法进行生长的未掺杂的GaN层的X射线摇摆曲线(XRC)。在测定中，将Cuβ射线X射线发生源作为光源使用，在作为对称面的(0002)面和作为非对称面的(10-10)面进行。通常，在为III族氮化物化合物半导体时，(0002)面的XRC谱线半值宽度成为结晶的平坦性(mosaicity)的指标，(10-10)面的XRC谱线半值宽度成为位错密度(螺旋形；twist)的指标。该测定的结果，由本发明的方法制作的未掺杂的GaN层，在(0002)面的测定中显示半值宽度为80arcsec(弧秒)、在(10-10)面的测定中显示半值宽度为250arcsec。

在采用以上的步骤制作的掺杂Si的GaN层上，以MOCVD法形成元件结构，最终制作出图1表示的半导体发光元件用的具有层结构的外延晶片。即外延晶片具有下述结构：在具有c面的蓝宝石基板9上，形成具有柱状结构的AlN层8(缓冲层)后，从基板侧起顺序地层叠了6μm的未掺杂的GaN层7(基底层)、具有1×10¹⁹cm^-3的电子浓度的2μm的掺杂Si的GaN层6、具有1×10¹⁸cm^-3的电子浓度的20nm的In_0.1Ga_0.9N覆层5、始于GaN势垒层终于GaN势垒层的由层厚为16nm的6层的GaN势垒层3、和层厚为3nm的5层的未掺杂的In_0.2Ga_0.8N阱层4构成的多量子阱结构20、5nm的掺杂Mg的Al_0.1Ga_0.9N覆层2、膜厚200nm的掺杂Mg的Al_0.02Ga_0.98N层1。

另外，由本实施例制作的半导体发光元件的电极结构的平面图示于图2。在图中，10为n侧电极，11为用于形成n电极的掺杂Si的GaN层6的露出面，12为p电极焊盘，以及13为透光性p电极。

通过溅射而制作的掺杂Si的GaN晶片，在装入MOCVD室内前用纯水洗涤、并使其干燥。目的是除去表面残留的颗粒类。

首先，将生长有掺杂Si的GaN层的基板导入MOCVD室内。

然后，在将炉内由氮置换的状态下，使基板的温度上升至1000℃，使附着于Si-GaN层的最表面的污物升华而除去。从基板温度为830℃以上开始使氨在炉内流通。

接着，将基板温度降低至740℃后，一边使氨原样地流通，一边向炉内流通硅烷(SiH₄)气体以及通过鼓泡而产生的三甲基铟(TMI)以及三乙基镓(TEG)的蒸气，形成了成为20nm膜厚的掺杂Si的In_0.1Ga_0.9N覆层5。然后，切换TMI、TEG以及SiH₄的阀，停止这些原料的供给。

接着，制作出采用由GaN构成的势垒层3和由In0.2Ga0.8N构成的阱层4构成的多量子阱结构20。在制作多量子阱结构时，在掺杂Si的In_0.1Ga_0.9N覆层5上，首先形成GaN势垒层3，再在该GaN势垒层上形成In_0.2Ga_0.8N阱层4。将该结构反复层叠5次后，在第5个In_0.2Ga_0.8N阱层上，形成第6个GaN势垒层，形成为由GaN势垒层3构成多重量子阱结构20的两侧的结构。

即，在掺杂Si的In_0.1Ga_0.9N覆层5的生长结束后，基板温度、炉内的压力、载气的流量和种类原样不变，切换TEG的阀向炉内供给TEG，生长GaN势垒层。由此，形成了成为16nm膜厚的GaN势垒层3。

在GaN势垒层的生长结束后，基板温度、炉内的压力、载气的流量和种类原样不变，切换TEG和TMI的阀向炉内供给TEG和TMI，生长In_0.2Ga_0.8N阱层。由此形成了成为3nm膜厚的In_0.2Ga_0.8N阱层4。

在In_0.2Ga_0.8N阱层的生长结束后，再进行GaN势垒层的生长。反复进行五次这样的步骤，制作出5层的GaN势垒层和5层的In_0.2Ga_0.8N阱层。进而，在最后的In_0.2Ga_0.8N阱层上形成了GaN势垒层。

在以该GaN势垒层结束的多量子阱结构20上，接着使用MOCVD法，制作出掺杂了Mg的Al_0.1Ga_0.9N覆层2。

首先，使炉内的压力为200mbar，使基板温度为1020℃，将载气由氮气变更为氢，等待炉内的压力和温度稳定，切换TEG和TMA和双环戊二烯基镁(Cp₂Mg)的阀，开始将这些原料向炉内供给，进行掺杂Mg的Al_0.1Ga_0.9N覆层的生长。由此，形成了成为5nm膜厚的掺杂Mg的Al_0.1Ga_0.9N覆层2。

在该掺杂Mg的Al_0.1Ga_0.9N覆层上，制作出掺杂Mg的Al_0.02Ga_0.98N层1。

将温度、压力、载气保持为与覆层生长时相同，开始TMA和TMG以及Cp₂Mg的向炉内的供给，进行生长。使Cp₂Mg流通的量，预先进行了研究，进行调整使得掺杂Mg的Al_0.02Ga_0.98N接触层的空穴浓度为8×10¹⁷cm^-3。由此，形成了成为200nm膜厚的掺杂Mg的Al_0.02Ga_0.98N层1。

在结束掺杂Mg的Al_0.02Ga_0.98N层的生长后，停止加热器，用20分钟将基板的温度降低至室温。在刚刚结束生长后，将NH₃的流量减少至1/50，并将载气由氢转换成氮。然后，在950℃下完全停止NH₃。

确认基板温度降低至室温，将晶片取出至大气中。

通过以上步骤，制作出半导体发光元件用的具有外延层结构的外延晶片。在此，掺杂Mg的Al_0.02Ga_0.98N层1即使不进行用于使p型载流子活化的退火处理也显示p型。

接着，使用在上述的蓝宝石基板上层叠有外延层结构的外延晶片来制作作为半导体发光元件的一种的发光二极管。对于制作的晶片，利用公知的光刻技术在掺杂Mg的Al_0.02Ga_0.98N层的表面上，形成由ITO构成的透明p电极13、和具有在该透明p电极上顺序层叠了钛、铝以及金的结构的p电极焊盘12，制成p侧电极。进而，其后对晶片进行干蚀刻，使掺杂Si的GaN层的形成n侧电极的部分11露出，在露出的部分上制作包括Ni、Al、Ti以及Au这4层的n侧电极10。通过这些操作，在晶片上制作出具有如图2所示的形状的电极。

对于这样地形成了p侧以及n侧的电极的晶片，磨削以及研磨蓝宝石基板的背面制成镜状面。然后，将该晶片切断成350μm见方的正方形芯片，电极朝上地载置于引线框上，用金线与引线框连接，制成发光元件。在如上述那样制作的发光二极管的p侧和n侧的电极之间流通正向电流，结果在电流20mA下的正向电压为3.0V。另外，通过p侧的透光性电极观察发光，发光波长为470nm，发光输出功率显示出15mW。对于由制作的晶片的大致整个面制作的发光二极管，可没有偏差地得到这样的发光二极管的特性。

(实施例2)

在本实施例中，在c面蓝宝石基板上，作为缓冲层，使用RF溅射法形成AlN的柱状结晶的集合体，在该缓冲层上，作为第二层，在不同的室内，在RF溅射中形成GaN的层。

首先，将只将一面镜面研磨至可用于外延生长的程度的c面蓝宝石基板，不特别地进行湿式的预处理而导入溅射机中。使用的溅射机，具有高频式的电源，并具有通过在靶内旋转磁铁而可使磁场的施加位置运动的机构。

首先，在溅射装置内将基板加热至750℃，以15sccm的流量导入氮气气体后，将室内的压力保持在0.08Pa，在基板侧施加50W的高频偏压，通过暴露于氮等离子体中，来洗涤基板表面。

接着，导入氩气以及氮气后，将基板温度降低至500℃。在金属Al靶侧施加0.95W/cm²的功率，保持炉内的压力为0.5Pa，在以15sccm流通Ar气体、以5sccm流通氮气的条件(氮相对于气体总体的比例为25％)下，在蓝宝石基板上形成AlN膜。成膜速度为0.12nm/秒。

靶内的磁铁在基板洗涤时和成膜时都进行旋转。

形成50nm的AlN膜后，停止产生等离子体，取出基板。

接着，向不同的溅射室内输送基板。在GaN的成膜中使用的溅射机，具有高频式的电源，并具有通过磁铁扫描而在四角形的Ga靶内使磁场的施加位置运动的机构。在Ga靶内设置用于使致冷剂流通的配管，使冷却至20℃的致冷剂在配管内流通，防止由热引起Ga的熔化。

接着，导入氩气以及氮气后，使基板温度上升至1000℃。在金属Ga靶侧施加1.3W/cm²的功率，保持炉内的压力为0.5Pa，在以5sccm流通Ar气体、以15sccm流通氮气的条件(氮相对于气体总体的比例为75％)下，在蓝宝石基板上形成GaN膜。生长速度大约为1nm/秒。形成6μm的GaN膜后，停止产生等离子体。

接着在同样的条件下，形成具有1×10¹⁹cm^-3的电子浓度的2μm的掺杂Si的GaN层。

各条件与未掺杂的层相同，在此，向设置于室内的Si靶照射由离子枪放出的离子，从而取出Si并掺杂了Si。

通过以上工序，制作出本发明的III族氮化物化合物半导体叠层结构体，该结构体在蓝宝石基板上形成有具有柱状结构的AlN的第一层，在该第一层上形成有未掺杂的6μm膜厚的GaN层和具有1×10¹⁹cm^-3的电子浓度的2μm的掺杂Si的GaN层。取出的基板呈无色透明的镜状。

接着，测定通过上述的方法进行生长的未掺杂的GaN层的X射线摇摆曲线(XRC)。在测定中，将Cuβ射线X射线发生源作为光源使用，在作为对称面的(0002)面和作为非对称面的(10-10)面进行。通常，在为III族氮化物化合物半导体时，(0002)面的XRC谱线半值宽度成为结晶平坦性(mosaicity)的指标，(10-10)面的XRC谱线半值宽度成为位错密度(螺旋形；twist)的指标。该测定的结果，通过本发明的方法制作的未掺杂的GaN层，在(0002)面的测定中显示半值宽度为80arcsec、在(10-10)面的测定中显示出半值宽度为250arcsec。

在采用以上的步骤制作的掺杂Si的GaN层上，以MOCVD法形成元件结构，最终制作出图1表示的半导体发光元件用的具有层结构的外延晶片。即外延晶片具有下述结构：在具有c面的蓝宝石基板9上，形成具有柱状结构的AlN层8(缓冲层)后，从基板侧起顺序地层叠了6μm的未掺杂的GaN层7(基底层)、具有1×10¹⁹cm^-3的电子浓度的2μm的掺杂Si的GaN层6、具有1×10¹⁸cm^-3的电子浓度的20nm的In_0.1Ga_0.9N覆层5、始于GaN势垒层终于GaN势垒层的由层厚为16nm的6层的GaN势垒层3和层厚为3nm的5层的未掺杂的In_0.2Ga_0.8N阱层4构成的多量子阱结构20、5nm的掺杂Mg的Al_0.1Ga_0.9N覆层2、膜厚200nm的掺杂Mg的Al_0.02Ga_0.98N层1。

另外，在本实施例中制作的半导体发光元件的电极结构的平面图示于图2。在图中，10为n侧电极，11为用于形成n电极的掺杂Si的GaN层6的露出面，12为p电极焊盘，以及13为透光性p电极。

通过溅射而制作的掺杂Si的GaN晶片，在装入MOCVD室内之前用纯水洗涤并使其干燥。目的是除去表面残留的颗粒类。

首先，将生长有掺杂Si的GaN层的基板导入MOCVD炉内。

然后，在将炉内由氮置换的状态下使基板的温度上升至1000℃，使附着于Si-GaN层的最表面的污物升华而除去。从基板温度为830℃以上开始使氨在炉内流通。

接着，将基板温度降低至740℃后，一边使氨原样地流通，一边向炉内流通硅烷(SiH₄)气体以及通过鼓泡而产生的三甲基铟(TMI)以及三乙基镓(TEG)的蒸气，形成了成为20nm膜厚的掺杂Si的In_0.1Ga_0.9N覆层5。然后，切换TMI、TEG以及SiH₄的阀，停止供给这些原料。

接着，制作采用由GaN构成的势垒层3和由In_0.2Ga_0.8N构成的阱层4构成的多量子阱结构20。在制作多量子阱结构时，在掺杂Si的In_0.1Ga_0.9N覆层5上，首先形成GaN势垒层3，再在该GaN势垒层上形成In_0.2Ga_0.8N阱层4。将该结构反复层叠五次后，在第5个In_0.2Ga_0.8N阱层上，形成第6个GaN势垒层，形成为由GaN势垒层3构成了多量子阱结构20的两侧的结构。

即，在掺杂Si的In_0.1Ga_0.9N覆层5的生长结束后，基板温度、炉内的压力、载气的流量和种类原样不变，切换TEG的阀，进行TEG向炉内的供给，生长GaN势垒层。由此，形成了成为16nm膜厚的GaN势垒层3。

在GaN势垒层的生长结束后，基板温度、炉内的压力、载气的流量和种类原样不变，切换TEG和TMI的阀，进行TEG和TMI向炉内的供给，生长In_0.2Ga_0.8N阱层。由此形成了成为3nm膜厚的In_0.2Ga_0.8N阱层4。

在In_0.2Ga_0.8N阱层的生长结束后，再进行GaN势垒层的生长。反复进行五次这样的步骤，制作出5层的GaN势垒层和5层的In_0.2Ga_0.8N阱层。进而，在最后的In_0.2Ga_0.8N阱层上形成了GaN势垒层。

在以该GaN势垒层结束的多量子阱结构20上，接着使用MOCVD法，制作出掺杂Mg的Al_0.1Ga_0.9N覆层2。

首先，使炉内的压力为200mbar，使基板温度为1020℃，将载气从氮变更为氢，等待炉内的压力和温度稳定，切换TEG和TMA以及双环戊二烯基镁(Cp₂Mg)的阀，开始将这些原料向炉内供给，进行掺杂Mg的Al_0.1Ga_0.9N覆层的生长。由此，形成了成为5nm膜厚的掺杂Mg的Al_0.1Ga_0.9N覆层2。

在该掺杂Mg的Al_0.1Ga_0.9N覆层上，制作出掺杂Mg的Al_0.02Ga_0.98N层1。

将温度、压力、载气保持为与覆层生长时相同，开始向炉内供给TMA和TMG以及Cp₂Mg，进行生长。使Cp₂Mg流通的量预先进行了研究，进行调整使得掺杂Mg的Al_0.02Ga_0.98N接触层的空穴浓度为8×10¹⁷cm^-3。由此，形成了成为200nm膜厚的掺杂Mg的Al_0.02Ga_0.98N层1。

在结束掺杂Mg的Al_0.02Ga_0.98N层的生长后，停止加热器，用20分钟将基板的温度降低至室温。在刚刚结束生长后，将NH₃的流量减少至1/50，并将载气由氢变更成氮。然后在950℃下完全停止NH₃。

确认基板温度降低至室温，将晶片取出至大气中。

通过以上步骤，制作出半导体发光元件用的具有外延层结构的外延晶片。在此，掺杂Mg的Al_0.02Ga_0.98N层1即使不进行用于使p型载流子活化的退火处理也显示p型。

接着，使用在上述的蓝宝石基板上层叠有外延层结构的外延晶片来制作作为半导体发光元件的一种的发光二极管。对于制作的晶片，利用公知的光刻技术在掺杂Mg的Al_0.02Ga_0.98N层的表面上，形成由ITO构成的透明p电极13，和在该透明p电极上形成具有顺序地层叠了钛、铝以及金的结构的p电极焊盘12，制成p侧电极。进而在其后对晶片进行干蚀刻，使掺杂Si的GaN层的形成n侧电极的部分11露出，在露出的部分上制作出包括Ni、Al、Ti以及Au这4层的n侧电极10。通过这些操作，在晶片上制作出具有如图2表示的形状的电极。

对于这样地形成了p侧以及n侧的电极的晶片，磨削以及研磨蓝宝石基板的背面制成镜状面。然后，将该晶片切断成350μm见方的正方形的芯片，电极朝上地载置于引线框上，用金线与引线框连接，制成发光元件。在如上述那样制作的发光二极管的p侧和n侧的电极之间流通正向电流，在电流20mA下的正向电压为3.0V。另外，通过p侧的透光性电极观察发光，发光波长为470nm，发光输出功率显示出15mW。对于由制作的晶片的大致整个面制作的发光二极管，可没有偏差地得到这样的发光二极管的特性。

(实施例3)

在本实施例中，通过溅射工序形成缓冲层、基底层、n接触层，通过MOCVD工序形成n覆层、发光层、p覆层、p接触层。在成膜中使用的装置，具有两个溅射室和一个MOCVD室，各室之间用真空的芯(core)连接。在芯内设置有机器人手臂，成为连同晶片托架一起输送晶片的形式。

首先，使用第一溅射室，对c面蓝宝石基板实施等离子处理后，作为缓冲层，使用RF溅射法形成AlN的柱状结晶的集合体，在该缓冲层上，作为基底层以及n接触层，在第二溅射室内使用RF溅射法形成GaN层。在n接触层中掺杂了Si。以下说明详细的步骤。

将只将一面镜面研磨至可用于外延生长的程度的c面蓝宝石基板，不特别地进行湿式的预处理而导入第一溅射室中。使用的溅射室，具有高频式的电源，并具有通过在靶内旋转磁铁，而可使磁场的施加位置运动的机构。

首先，在溅射室内将基板加热至750℃，以15sccm的流量导入氮气后，将室内的压力保持为0.08Pa，在基板侧施加50W的高频偏压，通过暴露于氮等离子体中，来洗涤基板表面。

接着，导入氩气以及氮气后，使基板温度降低至500℃。在金属Al靶侧施加2000W的高频偏压，保持炉内的压力为0.5Pa，在以15sccm流通Ar气体、以5sccm流通氮气的条件(氮相对于气体总体的比例为25％)下，在蓝宝石基板上形成AlN膜。成膜速度为0.12nm/秒。

靶内的磁铁在基板洗涤时和成膜时都进行旋转。形成50nm的AlN膜后，停止产生等离子体。接着，向第二溅射室内输送基板。

在GaN的成膜中使用的溅射室，具有高频式的电源，并具有通过在四角形的Ga靶内磁铁扫描而可使磁场的施加位置运动的机构。在Ga靶内设置用于使致冷剂流通的配管，使冷却至20℃的致冷剂在配管内流通，防止由热引起的Ga的熔化。

接着，导入氩气以及氮气后，使基板温度上升至1000℃。在金属Ga靶侧施加2000W的高频偏压，保持炉内的压力为0.5Pa，在以5sccm流通Ar气体、以15sccm流通氮气的条件(氮相对于气体总体的比例为75％)下，在蓝宝石基板上形成GaN膜。生长速度大约为1nm/秒。形成6μm的GaN膜后，停止产生等离子体。

接着，在同样的条件下，形成具有1×10¹⁹cm^-3的电子浓度的2μm的掺杂Si的GaN层。

各条件与未掺杂层相同，在此，向设置于室内的Si靶导入电能，同时进行溅射，由此将Si取出至气相中，在GaN结晶中掺杂了Si。

通过以上工序，制作出本发明的III族氮化物化合物半导体叠层结构体，该结构体在蓝宝石基板上形成有具有柱状结构的AlN缓冲层，在该缓冲层上形成有未掺杂的6μm膜厚的GaN层和具有1×10¹⁹cm^-3的电子浓度的2μm的掺杂Si的GaN层。取出的基板呈无色透明的镜状。

进行了由上述的生长方法制作的GaN层试样的X射线摇摆曲线(XRC)测定。在测定中，将Cuβ射线X射线发生源作为光源使用，在作为对称面的(0002)面和作为非对称面的(10-10)面进行。通常，在为III族氮化物化合物半导体时，(0002)面的XRC谱线半值宽度成为结晶平坦性(mosaicity)的指标，(10-10)面的XRC谱线半值宽度成为位错密度(螺旋形；twist)的指标。该测定的结果，通过本发明的方法制作的未掺杂的GaN层，在(0002)面的测定中显示半值宽度为80arcsec，在(10-10)面的测定中显示半值宽度为250arcsec。

在采用以上的步骤制作的掺杂Si的GaN层上，中途不取出而输送至MOCVD室中，形成了包括n覆层、发光层、p覆层、p接触层的元件功能结构，最终制作出图1表示的半导体发光元件用的具有层结构的外延晶片。

即外延晶片具有下述结构：在具有c面的蓝宝石基板9上，形成了具有柱状结构的AlN层8(缓冲层)后，从基板侧起顺序地层叠了6μm的未掺杂的GaN层7(基底层)、具有1×10¹⁹cmW的电子浓度的2μm的掺杂Si的GaN层6(n接触层)、具有1×10¹⁸cm^-3的电子浓度的20nm的In_0.1Ga_0.9N覆层5(n覆层)、始于GaN势垒层终于GaN势垒层的由层厚为16nm的6层的GaN势垒层3和层厚为3nm的5层的未掺杂的In_0.2Ga_0.8N阱层4构成的多量子阱结构20(发光层)、5nm的掺杂了Mg的Al_0.1Ga_0.9N覆层2、膜厚200nm的掺杂Mg的Al_0.02Ga_0.98N层1(p接触层)。

另外，在本实施例中制作的半导体发光元件的电极结构的平面图示于图2。在图中，10为n侧电极，11为用于形成n电极的掺杂Si的GaN层6的露出面，12为p电极焊盘，以及13为透光性p电极。

首先，将生长有掺杂Si的GaN层的基板导入MOCVD室内。

然后，在将室内由氮置换的状态下，使基板的温度上升至1000℃，使附着于掺杂Si的GaN层的最表面的污物升华而除去。从基板温度为830℃以上开始使氨在炉内流通。

接着，使基板温度降低至740℃后，一边使氨原样地流通，一边使向炉内流通硅烷(SiH4)气体以及通过鼓泡而产生的TMI以及TEG的蒸气，形成了成为20nm膜厚的掺杂Si的In_0.1Ga_0.9N覆层5。然后，切换TMI、TEG以及Si₂H₆的阀，停止供给这些原料。

接着，制作出采用由GaN构成的势垒层3和由In_0.2Ga_0.8N构成的阱层4构成的多量子阱结构20。在制作多量子阱结构时，在掺杂Si的In_0.1Ga_0.9N覆层5上，首先形成GaN势垒层3，再在该GaN势垒层上形成In_0.2Ga_0.8N阱层4。将该结构反复层叠五次后，在第5个In_0.2Ga_0.8N阱层上，形成第6个GaN势垒层，形成为由GaN势垒层3构成多量子阱结构20的两侧的结构。

即，在掺杂Si的In_0.1Ga_0.9N覆层的生长结束后，基板温度、炉内的压力、载气的流量和种类原样不变，切换TEG的阀，进行TEG向炉内的供给，生长GaN势垒层。由此，形成了成为16nm膜厚的GaN势垒层3。

在GaN势垒层的生长结束后，基板温度、炉内的压力、载气的流量和种类原样不变，切换TEG和TMI的阀，进行TEG和TMI向炉内的供给，生长In_0.2Ga_0.8N阱层。由此形成了成为3nm膜厚的In_0.2Ga_0.8N阱层4。

在In_0.2Ga_0.8N阱层的生长结束后，再进行GaN势垒层的生长。反复进行五次这样的步骤，制作出5层的GaN势垒层和5层的In_0.2Ga_0.8N阱层。进而，在最后的In_0.2Ga_0.8N阱层上形成了GaN势垒层。

在以该GaN势垒层结束的多量子阱结构20上，接着使用MOCVD法，制作出掺杂Mg的Al_0.1Ga_0.9N覆层2。

首先，使炉内的压力为200mbar，使基板温度为1020℃，将载气从氮变更为氢，等待炉内的压力和温度稳定，切换TEG和TMA以及双环戊二烯基镁(Cp₂Mg)的阀，开始将这些原料向炉内供给，进行掺杂Mg的Al_0.1Ga_0.9N覆层的生长。由此，形成了成为5nm膜厚的掺杂Mg的Al_0.1Ga_0.9N覆层2。

在该掺杂Mg的Al_0.1Ga_0.9N覆层2上，制作出掺杂Mg的Al_0.02Ga_0.98N层1。

将温度、压力、载气保持为与覆层生长时相同，开始向炉内供给TMA和TMG以及Cp₂Mg，进行生长。使Cp₂Mg流通的量预先进行了研究，进行调整使得掺杂Mg的Al_0.02Ga_0.98N接触层1的空穴浓度为8×10¹⁷cm^-3。由此，形成了成为200nm膜厚的掺杂Mg的Al_0.02Ga_0.98N层1。

在结束掺杂Mg的Al_0.02Ga_0.98N层的生长后，停止加热器，用20分钟将基板的温度降低至室温。在刚刚结束生长后，将NH₃的流量减少至1/50，并将载气从氢变更成氮。然后在950℃下完全停止NH₃。

确认基板温度降低至300℃附近，通过装载锁(load lock)将晶片连同晶片托架一起取出到大气中。

通过以上步骤，制作出半导体发光元件用的具有外延层结构的外延晶片。在此，掺杂Mg的Al_0.1Ga_0.9N层2以及Al_0.02Ga_0.98N层1即使不进行用于使p型载流子活化的退火处理也显示p型。

接着，使用在上述的蓝宝石基板上层叠有外延层结构的外延晶片来制作作为半导体发光元件的一种的发光二极管。对于制作的晶片，利用公知的光刻技术在掺杂Mg的Al_0.02Ga_0.98N层1的表面上，形成由ITO构成的透明p电极13、和在透明p电极上形成具有顺序层叠了钛、铝以及金的结构的p电极焊盘12，制成p侧电极。进而，其后对晶片进行干蚀刻，使掺杂Si的GaN层的形成n侧电极的部分11露出，在露出的部分上制作出包括Ni、Al、Ti以及Au这4层的n侧电极10。通过这些操作，在晶片上制作出具有如图2所示的形状的电极。

对于这样地形成了p侧以及n侧的电极的晶片，磨削以及研磨蓝宝石基板的背面制成镜状面。其后，将该晶片切断成350μm见方的正方形的芯片，电极朝上地载置于引线框上，用金线与引线框连接，制成发光元件。在如上述那样制作的发光二极管的p侧和n侧的电极之间流通正向电流，在电流20mA下的正向电压为3.0V。另外，通过p侧的透光性电极观察发光，发光波长为470nm，发光输出功率显示出15mW。对于由制作的晶片的大致整个面制作的发光二极管，可没有偏差地得到这样的发光二极管的特性。

(实施例4)

在本实施例中，在蓝宝石c面基板上，使用与实施例3相同的室，采用溅射法形成缓冲层、GaN基底层、掺杂Si的n接触层，通过MOCVD法形成n覆层、发光层，再在其上以溅射法形成p覆层、p接触层。

实施例4所使用的装置，具有三个溅射室和一个MOCVD装置。

首先，一直到发光层都在与实施例3相同形式的室中形成。其后，将晶片输送至第三溅射室，形成p型覆层和p型接触层。

在p型覆层和p型接触层的成膜中使用的溅射机，具有高频式的电源，在室内具有旋转式的Ga靶和Mg靶以及Al靶。在Ga靶内设置有用于使致冷剂流通的配管，使冷却至20℃的致冷剂在配管内流通，防止由热引起的Ga的熔化。Al靶和Mg靶，与Ga靶比较，表面积分别设计为1/10、1/100左右。

导入氩气以及氮气后，使基板温度上升至1000℃。在金属Ga靶侧施加2000W的高频偏压，对Mg靶施加200W的高频偏压，对于Al靶，在覆层成膜时施加1400W的高频偏压，在接触层成膜时施加50W的高频偏压，保持炉内的压力为0.5Pa，在以5sccm流通Ar气体、以15sccm流通氮气的条件(氮相对于气体总体的比例为75％)下，形成掺杂Mg的AlGaN膜。生长速度大约为1nm/秒。

形成10nm的掺杂Mg的AlGaN覆层和200nm的掺杂Mg的AlGaN层后，停止产生等离子体，通过装载锁将晶片连同晶片托架一起取出到装置外。

将上述那样制作的晶片，与实施例3同样地制成发光二极管芯片。在电极之间流通正向电流，结果在电流20mA下的正向电压为3.1V。另外，通过p侧的透光性电极观察发光，发光波长为460nm，发光输出功率显示出13mW。对于由制作的晶片的大致整个面制作的发光二极管，可没有偏差地得到这样的发光二极管的特性。

(实施例5)

在本实施例中，在蓝宝石c面基板上，使用与实施例3相同的室，采用溅射法形成缓冲层、GaN基底层(这里，缓冲层正上方的区域采用MOCVD法形成)、掺杂Si的n接触层，采用MOCVD法形成n覆层、发光层，采用溅射法形成p覆层、p接触层。

将如上述那样制作的晶片，与实施例4同样地制成发光二极管芯片。在电极之间流通正向电流，结果在电流20mA下的正向电压为3.1V。另外，通过p侧的透光性电极观察发光，发光波长为525nm，发光输出功率显示出7.5mW。对于由制作的晶片的大致整个面制作的发光二极管，可没有偏差地得到这样的发光二极管的特性。

产业上的利用可能性

由本发明方法得到的III族氮化物化合物半导体叠层结构体，具有由具有良好结晶性的III族氮化物化合物半导体结晶构成的叠层结构，并且，采用了量产性优异的制造工序。因此，可高效率地制作具有优异特性的发光二极管、激光二极管和电子器件等的半导体元件。

本发明中表示数值范围的“以上”和“以下”均包括本数。

Claims (11)

1.一种III族氮化物化合物半导体叠层结构体的成膜方法，该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构，其特征在于，

该多层膜结构从基板侧起至少包含缓冲层和基底层，

采用溅射法层叠所述缓冲层和其上的基底层，

所述缓冲层为柱状结晶的集合体并包括AlN，并且，

所述基底层包括结晶性的GaN，所述基底层通过使所述基底层的成膜温度高于所述缓冲层的成膜温度，以在所述缓冲层上生长的晶核为晶种进行生长，并一边使所述缓冲层中产生的位错环化一边进行生长。

2.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层覆盖了基板表面的至少60％。

3.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层的膜厚为20～100nm。

4.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层的成膜温度为室温～800℃。

5.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的成膜方法，基底层的成膜温度为300～1500℃。

6.根据权利要求1所述的III族氮化物化合物半导体叠层结构体的成膜方法，缓冲层的成膜温度与基底层的成膜温度之差为100℃以上。

7.一种III族氮化物化合物半导体叠层结构体的成膜方法，该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构，其特征在于，该多层膜结构从基板侧起至少包含缓冲层、基底层、n接触层、发光层、p接触层，该成膜方法包括采用溅射法制作所述缓冲层和所述基底层的至少一部分，采用MOCVD法制作发光层和p接触层的工序，

所述缓冲层为柱状结晶的集合体并包括AlN，并且，

所述基底层包括结晶性的GaN，所述基底层通过使所述基底层的成膜温度高于所述缓冲层的成膜温度，以在所述缓冲层上生长的晶核为晶种进行生长，并一边使所述缓冲层中产生的位错环化一边进行生长。

8.根据权利要求7所述的III族氮化物化合物半导体叠层结构体的成膜方法，还采用溅射法成膜出n接触层。

9.一种III族氮化物化合物半导体叠层结构体的成膜方法，该方法是在基板上成膜出由III族氮化物化合物半导体形成的多层膜结构，其特征在于，该多层膜结构从基板侧起至少包含缓冲层、基底层、n接触层、发光层、p接触层，该成膜方法包括采用溅射法制作所述缓冲层、所述基底层的至少一部分以及所述p接触层，采用MOCVD法制作发光层的工序，

所述缓冲层为柱状结晶的集合体并包括AlN，并且，

所述基底层包括结晶性的GaN，所述基底层通过使所述基底层的成膜温度高于所述缓冲层的成膜温度，以在所述缓冲层上生长的晶核为晶种进行生长，并一边使所述缓冲层中产生的位错环化一边进行生长。

10.根据权利要求9所述的III族氮化物化合物半导体叠层结构体的成膜方法，还采用溅射法成膜出n接触层。

11.根据权利要求7～10的任一项所述的III族氮化物化合物半导体叠层结构体的成膜方法，采用MOCVD法制作基底层中的、至少缓冲层正上方的区域。