JP2013143475A - 発光デバイスの製造方法及び真空処理装置 - Google Patents
発光デバイスの製造方法及び真空処理装置 Download PDFInfo
- Publication number
- JP2013143475A JP2013143475A JP2012002964A JP2012002964A JP2013143475A JP 2013143475 A JP2013143475 A JP 2013143475A JP 2012002964 A JP2012002964 A JP 2012002964A JP 2012002964 A JP2012002964 A JP 2012002964A JP 2013143475 A JP2013143475 A JP 2013143475A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- buffer layer
- emitting device
- film
- mocvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Led Devices (AREA)
Abstract
【課題】MOCVD法を用いずに、バッファ層の膜質または半導体層の膜質を低下させることなくバッファ層を形成することができる発光デバイスの製造方法及び真空処理装置を提供すること。
【解決手段】本実施形態に係る発光デバイスの製造方法によれば、斜入射スパッタリング法により、基板5を回転させながらAlN膜が形成されるため、基板5の面内で均質な膜を形成することができる。すなわち、MOCVD法を用いずに、膜質を低下させることなく、高品質なAlN膜を形成することができる。
【選択図】図2
【解決手段】本実施形態に係る発光デバイスの製造方法によれば、斜入射スパッタリング法により、基板5を回転させながらAlN膜が形成されるため、基板5の面内で均質な膜を形成することができる。すなわち、MOCVD法を用いずに、膜質を低下させることなく、高品質なAlN膜を形成することができる。
【選択図】図2
Description
本発明は、発光デバイスの製造方法及び真空処理装置に関する。
半導体デバイスとしてLED(Light Emitting Diode)やLD(Laser Diode)等の発光デバイスがある。これらの発光デバイスのうち、主に、GaN(窒化ガリウム)系の発光デバイスでは、一般に、基板からの貫通転位等による発光特性及び寿命の劣化を最小限に抑えるためのバッファ層が基板上に形成される。貫通転位とは、元々基板に転位と呼ばれる結晶欠陥があった場合、その上にGaNの、活性層を含む各種半導体層を形成すると、それら半導体層がその基板の欠陥を引き継いでしまう状態をいう。
特許文献1に記載のGaN(窒化ガリウム)系の発光デバイスは、成長用のサファイア基板上に、AlN(窒化アルミニウム)バッファ層、アンドープGaN層、n型GaN層、活性層、p型GaN層が順に形成されて構成されている。これら各層は、MOCVD(Metal Organic Chemical Vapor Deposition)法により形成される(例えば、特許文献1の明細書段落[0021]参照)。
バッファ層としてはAlN膜のほかに、GaN膜が用いられることも一般的である。このGaN膜は、MOCVD法によって、上層の発光層(各半導体層)よりも低温で形成される。
MOCVD法は低温で良質な膜を形成することができるが、形成すべき膜の原料である液体原料が高価であるため、装置のランニングコストが高くなる、という問題がある。
以上のような事情に鑑み、本発明の目的は、高価なMOCVD法を用いずに、膜質を低下させることなくバッファ層を形成することができる発光デバイスの製造方法及び真空処理装置を提供することにある。
上記目的を達成するため、本発明の一形態に係る発光デバイスの製造方法は、斜入射スパッタリング法により、基板を回転させながら、前記基板上にバッファ層を形成することを含む。
そして、前記形成されたバッファ層上に、電界発光に用いられる半導体層が形成される。
そして、前記形成されたバッファ層上に、電界発光に用いられる半導体層が形成される。
本発明の一形態に係る真空処理装置は、スパッタ装置と、MOCVD装置と、搬送装置とを具備する。
前記スパッタ装置は、基板上にバッファ層を形成する。
前記MOCVD装置は、前記スパッタ装置で形成されたバッファ層上に、MOCVD法により、電界発光に用いられる半導体層を形成する。
前記搬送装置は、前記スパッタ装置及び前記MOCVD装置に接続され、それらの間で前記基板を搬送可能である。
前記スパッタ装置は、基板上にバッファ層を形成する。
前記MOCVD装置は、前記スパッタ装置で形成されたバッファ層上に、MOCVD法により、電界発光に用いられる半導体層を形成する。
前記搬送装置は、前記スパッタ装置及び前記MOCVD装置に接続され、それらの間で前記基板を搬送可能である。
一形態に係る発光デバイスの製造方法は、斜入射スパッタリング法により、基板を回転させながら、前記基板上にバッファ層を形成することを含む。
そして、前記形成されたバッファ層上に、電界発光に用いられる半導体層が形成される。
そして、前記形成されたバッファ層上に、電界発光に用いられる半導体層が形成される。
斜入射スパッタリング法により、基板を回転させながらバッファ層(例えば窒化アルミニウム膜または酸化亜鉛膜)が形成されるため、基板の面内で均質な膜を形成することができる。すなわち、MOCVD法を用いずに、そのバッファ層の膜質またはその上層である半導体層の膜質を低下させることなく、バッファ層を形成することができる。
前記バッファ層は、窒化アルミニウム膜であってもよい。
発光デバイスの歩留まりを向上させる観点から、バッファ層の膜質分布及び膜厚分布は可能な限り良い方が望ましい。斜入射スパッタリング法と、一般的な平行平板型のスパッタリング法に比べ、本質的に膜厚についての絶対精度及び膜厚分布が優れているため、バッファ層の成膜手法として有利である。
さらには、発光デバイスの構造によっては、光の取り出し効率を向上させるためにバッファ層を反射防止膜として機能させる場合がある。この場合、膜厚及び膜質分布の他、膜厚精度も要求される。斜入射スパッタリング法は一般的な平行平板型のスパッタリング法よりも膜厚制御性に優れるため、バッファ層の成膜手法として有利である。
発光デバイスの歩留まりを向上させる観点から、バッファ層の膜質分布及び膜厚分布は可能な限り良い方が望ましい。斜入射スパッタリング法と、一般的な平行平板型のスパッタリング法に比べ、本質的に膜厚についての絶対精度及び膜厚分布が優れているため、バッファ層の成膜手法として有利である。
さらには、発光デバイスの構造によっては、光の取り出し効率を向上させるためにバッファ層を反射防止膜として機能させる場合がある。この場合、膜厚及び膜質分布の他、膜厚精度も要求される。斜入射スパッタリング法は一般的な平行平板型のスパッタリング法よりも膜厚制御性に優れるため、バッファ層の成膜手法として有利である。
前記基板を400℃以上800℃以下で加熱しながら、前記バッファ層が形成されてもよい。加熱温度400℃以上という条件は、バッファ層(特に窒化アルミニウム膜)が良好に結晶成長せず、バッファ層として機能しないからである。加熱温度800℃以下という条件は、加熱に対する装置(ハードウェア)の制約のためである。
MOCVD(Metal Organic Chemical Vapor Deposition)法により、前記半導体層が形成されてもよい。
MOCVDに用いられる液体原料は高価であり、スパッタリング法及びMOCVD法のランニングコストを比較すると、圧倒的にスパッタリング法の方が有利である。したがって、両者同等の膜質が得られるのであれば、スパッタリング法を選択するメリットは非常に大きい。
バッファ層に関しては、バッファ層がスパッタリング法で形成されたとしても、このバッファ層上に形成される半導体層は、MOCVDによりバッファ層が形成された場合と、同等以上の膜質が得られることが確認されている。
MOCVDに用いられる液体原料は高価であり、スパッタリング法及びMOCVD法のランニングコストを比較すると、圧倒的にスパッタリング法の方が有利である。したがって、両者同等の膜質が得られるのであれば、スパッタリング法を選択するメリットは非常に大きい。
バッファ層に関しては、バッファ層がスパッタリング法で形成されたとしても、このバッファ層上に形成される半導体層は、MOCVDによりバッファ層が形成された場合と、同等以上の膜質が得られることが確認されている。
一形態に係る真空処理装置は、スパッタ装置と、MOCVD装置と、搬送装置とを具備する。
前記スパッタ装置は、基板上にバッファ層を形成する。
前記MOCVD装置は、前記スパッタ装置で形成されたバッファ層上に、MOCVD法により、電界発光に用いられる半導体層を形成する。
前記搬送装置は、前記スパッタ装置及び前記MOCVD装置に接続され、それらの間で前記基板を搬送可能である。
前記スパッタ装置は、基板上にバッファ層を形成する。
前記MOCVD装置は、前記スパッタ装置で形成されたバッファ層上に、MOCVD法により、電界発光に用いられる半導体層を形成する。
前記搬送装置は、前記スパッタ装置及び前記MOCVD装置に接続され、それらの間で前記基板を搬送可能である。
これにより、MOCVD法を用いずに、バッファ層を形成することができる。また、1つの真空処理装置で、スパッタ装置及びMOCVD装置が設けられているので、この真空処理装置によりバッファ層を用いた、高品質な発光デバイスを製造することができる。
前記スパッタ装置は、斜入射スパッタリング法により、前記基板を回転させながら、前記基板上に前記バッファ層を形成してもよい。これにより、膜質を低下させることなく、前記バッファ層を形成することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
図1は、本発明の一実施形態に係る製造方法を用いて製造される発光デバイスとして、GaN系の発光層を有するLEDの層構造を示す断面図である。
このLED10では、下層から順に、結晶成長用の基板5、バッファ層6、n型低抵抗層7、n型クラッド層8、活性層9、p型クラッド層11、p型低抵抗層12が形成されている。また、n型低抵抗層7及びp型低抵抗層12には、それぞれ電極13及び14が形成されている。例えば、バッファ層より上層の各半導体層が電界発光に用いられる層となる。
基板5として、サファイア基板、またはSiC(炭化シリコン)基板、GaN基板、あるいはSi基板等が用いられる。
バッファ層6にはAlNが用いられる。AlNに代えて、ZnO(酸化亜鉛)が用いられてもよい。
n型低抵抗層7及びp型低抵抗層12には、例えばGaNが用いられる。n型クラッド層8及びp型クラッド層11には、例えばAlGaNが用いられる。活性層9には、例えばGaInNが用いられる。
本実施形態に係る製造方法では、バッファ層6であるAlN膜が、斜入射型のスパッタ装置により形成される。
以下、このスパッタ装置について説明する。図2は、斜入射型のスパッタ装置の概略的な構造を示す断面図である。
このスパッタ装置50は、内部を真空に維持することが可能な処理チャンバ15を有する。処理チャンバ15のチャンバ本体17には、真空排気系21が接続されている。真空排気系21は、真空ポンプ23及びバルブ22等を有する。また、チャンバ本体17には、基板5を搬入及び搬出するための搬送ゲート17aが設けられており、この搬送ゲート17aを開閉するゲートバルブ16が接続されている。
チャンバ本体17の下部には、基板5を保持するサセプタ等のホルダ25が配置されている。ホルダ25は、図示しない静電チャックまたはメカニカルチャックを有する。ホルダ25には回転モータ27が接続され、ホルダ25は、鉛直方向であるZ軸の周りで回転可能となっている。したがって、このスパッタ装置50は、基板5を回転させながらスパッタリングを行うことができる。これにより、基板5の面内で均質な膜を形成することができる。
ホルダ25内にはヒータ28が設けられ、ヒータ28は、ホルダ25に保持された基板5を所望の温度で加熱する。また、ホルダ25には基板5を昇降させる昇降ピン26が設けられている。昇降ピン26により、基板5がホルダ25に載置され、またホルダ25に載置された基板5をホルダ25から離間させる。
チャンバ本体17の上部には、例えば複数のカソード31が取り付けられている。カソード31は、例えば2つあるいは3つ設けられ、それらがZ軸の周りに等間隔で配置されている。もちろんカソード31は4つ以上あってもよい。
カソード31は、筒状のボックス34、このボックス34内に配置された、ターゲットT、ターゲットTを保持するバッキングプレート35を有する。バッキングプレート35の背面には磁場発生部33が設けられている。磁場発生部33は、例えば永久磁石を用いて磁場を発生する。この永久磁石は、回転式である。
カソード31及びターゲットTは、ターゲットTの中心軸線mが、ホルダ25に保持された基板5の膜形成面(c面)に斜めに交わるような角度で配置されている。つまり、ターゲットTから飛び出すターゲット材料が基板5の膜形成面に斜入射するように、ターゲットTが配置されている。ターゲット材料の斜入射の角度は、適宜調整可能である。膜厚分布が最も良好となる角度は、ターゲットTの法線方向(ターゲットTの主面に垂直な方向)に沿った、ターゲットの中心を通る中心線が、基板5の中心と周縁部との中間を通るような、角度である。
カソード31には、マッチングボックス32を介して図示しないRF電源に接続されている。また、ホルダ25及びチャンバ本体17等は接地されている。電源は、RFに限られず、DC、パルスDCであってもよい。
カソード31には、マッチングボックス32を介して図示しないRF電源に接続されている。また、ホルダ25及びチャンバ本体17等は接地されている。電源は、RFに限られず、DC、パルスDCであってもよい。
チャンバ本体17内には、防着板を兼ねた、半球状あるいは傘状のシャッタ18が設けられている。シャッタ18には、シャッタ18をZ軸の周りで回転させるシャッタモータ19が接続されている。カソード31に対応する位置に開口18aがそれぞれ形成されており、シャッタモータ19がシャッタ18を駆動することにより、その開口18aが移動する。これにより、ターゲットTが基板5に露出したり遮断されたりする。
このような複数のカソード31が設けられることにより、複数のターゲットTの材料を同時にスパッタリングすることができる。
なお、シャッタ18はZ軸方向に沿って複数設けられていてもよい。例えば複数のターゲットTに対してスパッタすることで形成される膜(同じまたは異なる材料)を基板5に積層させる場合には、その複数のターゲットTに対応する開口をそれぞれ有する複数のシャッタ18が設けられ、各層ごとにターゲットTが使用される。
また、チャンバ本体17には、チャンバ本体17内にガスを導入する機構(図示を省略)が接続されている。ガスとしては、Ar等のスパッタガス、窒素及び酸素等の反応性ガス、その他、各種のクリーニングガス等が用いられる。
以上のように構成されたスパッタ装置50により基板5上にAlN膜が形成された後、MOCVD法により、この処理チャンバ15とは別の処理チャンバにおいて、AlN膜上にGaN系の半導体膜が形成される。
本発明者らは、上記スパッタ装置50を用いて、以下の条件でAlN膜を形成する実験を行った。
ガス圧力:0.4Pa
スパッタリング時のガス種:Ar(x)+N2(1-x)(0≦x≦1)
結晶成長用基板:サファイア基板(結晶成長面はc面)
ターゲットT:直径100mm、純アルミニウム(5N)
電源/電力:連続DC/330W
基板の温度(加熱温度):500℃
基板及びターゲットT間の距離TS:180mm
オフセット距離(ターゲットの中心を通る鉛直軸から基板中心を通る鉛直軸までの距離):160mm
AlN膜厚:25nm
スパッタリング時のガス種:Ar(x)+N2(1-x)(0≦x≦1)
結晶成長用基板:サファイア基板(結晶成長面はc面)
ターゲットT:直径100mm、純アルミニウム(5N)
電源/電力:連続DC/330W
基板の温度(加熱温度):500℃
基板及びターゲットT間の距離TS:180mm
オフセット距離(ターゲットの中心を通る鉛直軸から基板中心を通る鉛直軸までの距離):160mm
AlN膜厚:25nm
図3は、従来技術であるMOCVD法により形成されたGaNのバッファ層上に、MOCVD法により形成されたGaN(0004)のXRD(X-Ray Diffraction)ロッキングカーブを示す。図4は、スパッタ装置50を用いて上記の条件で形成されたAlNバッファ層6上に形成されたGaN(0004)のXRDロッキングカーブを示す。両者とも、発光層として機能するGaN膜は、同じMOCVD装置により、同じ成膜条件により形成された。
図3及び4のGaN(0004)の結晶ピークの半値幅(FWHM:Full Width at Half Maximum)を比較すると、図3では0.046°、図4では0.038°を示す。FWHMは、狭いほど膜質が良いと判断される。つまり、本実施形態に係る図4の方が、図3のものに比べ膜質が同等あるいは良好であることが分かる。
以上のように、本実施形態に係る発光デバイスの製造方法によれば、斜入射スパッタリング法により、基板5を回転させながらAlN膜が形成されるため、基板5の面内で均質な膜を形成することができる。すなわち、MOCVD法を用いずに、膜質を低下させることなく、実験では従来のGaN膜より高品質なGaN膜を成長させることが可能なAlN膜のバッファ層を形成することができた。
スパッタリング法では、一般的な平行平板型と斜入射型とを比べると、基板に到達するイオンのエネルギーが異なる。このエネルギーの違いにより、形成される膜の緻密性、応力、または表面モフォロジーなどが変わってくる。この観点から発光デバイスのバッファ層に用いるAlN膜として、平行平板型よりも斜入射型の方が望ましい。
上記実験例は一例であり、以下のようにその設定を適宜変更することができる。
ガス圧力は、0.1〜1Paの範囲で設定可能である。
TSは150〜200mmの範囲で設定可能である。オフセット距離も適宜変更可能である。
AlN膜厚は、10〜1000nmの範囲で形成することができる。
基板の加熱温度は、400℃以上800℃以下とすることができる。
ターゲットサイズは、直径100mmまたは125mmを選択可能である。
電源/電力は、RF、パルスDC、連続DCを選択でき、100〜700Wまで設定可能である。
TSは150〜200mmの範囲で設定可能である。オフセット距離も適宜変更可能である。
AlN膜厚は、10〜1000nmの範囲で形成することができる。
基板の加熱温度は、400℃以上800℃以下とすることができる。
ターゲットサイズは、直径100mmまたは125mmを選択可能である。
電源/電力は、RF、パルスDC、連続DCを選択でき、100〜700Wまで設定可能である。
その他、スパッタリング時のガス種、基板5、ターゲットTのサイズ、電源/電力、ヒータ28の温度等も適宜変更可能である。
例えば、上記実施形態に係る発光デバイス(図1参照)はLEDであったが、AlNやZnOのバッファ層6を有するLDであってもよい。この場合の基板5としても、サファイア基板やSiC基板、GaN基板、あるいはSi基板等が用いられる。
図5は、このスパッタ装置50が適用される真空処理装置の概略を示す平面図である。
この真空処理装置100は、複数のスパッタ装置50A、50B及び50C、複数のMOCVD装置55A、55B及び55C、ロード/アンロード装置41、予備チャンバ42及びこれらに接続された搬送装置40を備える。
搬送装置40のチャンバ内は所定の真空度に減圧され、内部には基板5を搬送する搬送ロボット(図示を省略)が設置されている。この搬送ロボットは、これらスパッタ装置50A〜50C、MOCVD装置55A〜55C、ロード/アンロード装置41及び予備チャンバ42の間で、基板5を搬送することが可能に構成されている。予備チャンバ42は、成膜前の前処理(加熱、クリーニング等)を行う。
スパッタ装置50A〜50Cとしては、図2で示したスパッタ装置50が用いられてもよいし、平行平板型のスパッタ装置を用いられてもよい。特に、図2で示したように、斜入射型スパッタ装置が適用されることにより、膜質を低下させることなく、AlN膜を形成することができる。したがって、高品質な発光デバイスを製造することができる。
スパッタ装置50A〜50C及びMOCVD装置55A〜55Cの数や配置等は、適宜変更可能であり、それぞれ1つずつでもよい。これらの数や配置等は、製造される発光デバイスや成膜材料に応じて適宜変更され得る。
上記真空処理装置100は、クラスターツールのマルチチャンバ型の装置であったが、ライン型の装置でもよい。
5…基板
6…バッファ層
7…n型低抵抗層
8…n型クラッド層
9…活性層
10…LED(発光デバイス)
11…p型クラッド層
12…p型低抵抗層
40…搬送装置
50(50A、50B、50C)…スパッタ装置
55A、55B、55C…MOCVD装置
6…バッファ層
7…n型低抵抗層
8…n型クラッド層
9…活性層
10…LED(発光デバイス)
11…p型クラッド層
12…p型低抵抗層
40…搬送装置
50(50A、50B、50C)…スパッタ装置
55A、55B、55C…MOCVD装置
Claims (6)
- 斜入射スパッタリング法により、基板を回転させながら、前記基板上にバッファ層を形成し、
前記形成されたバッファ層上に、電界発光に用いられる半導体層を形成する
発光デバイスの製造方法。 - 請求項1に記載の発光デバイスの製造方法であって、
前記バッファ層は、窒化アルミニウム膜である
発光デバイスの製造方法。 - 請求項1または2に記載の発光デバイスの製造方法であって、
前記基板を400℃以上800℃以下で加熱しながら、前記バッファ層を形成する
発光デバイスの製造方法。 - 請求項1から3のうちいずれか1項に記載の発光デバイスの製造方法であって、
MOCVD(Metal Organic Chemical Vapor Deposition)法により、前記半導体層を形成する
発光デバイスの製造方法。 - 基板上にバッファ層を形成するスパッタ装置と、
前記スパッタ装置で形成されたバッファ層上に、MOCVD(Metal Organic Chemical Vapor Deposition)法により、電界発光に用いられる半導体層を形成するMOCVD装置と、
前記スパッタ装置及び前記MOCVD装置に接続され、それらの間で前記基板を搬送可能な搬送装置と
具備する真空処理装置。 - 請求項5に記載の真空処理装置であって、
前記スパッタ装置は、斜入射スパッタリング法により、前記基板を回転させながら、前記基板上に前記バッファ層を形成する
真空処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012002964A JP2013143475A (ja) | 2012-01-11 | 2012-01-11 | 発光デバイスの製造方法及び真空処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012002964A JP2013143475A (ja) | 2012-01-11 | 2012-01-11 | 発光デバイスの製造方法及び真空処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013143475A true JP2013143475A (ja) | 2013-07-22 |
Family
ID=49039878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012002964A Pending JP2013143475A (ja) | 2012-01-11 | 2012-01-11 | 発光デバイスの製造方法及び真空処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013143475A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020037507A (ja) * | 2018-09-03 | 2020-03-12 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法および窒化物半導体基板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382757A (ja) * | 1989-08-25 | 1991-04-08 | Terumo Corp | 薄膜作製装置 |
JPH0855822A (ja) * | 1994-08-10 | 1996-02-27 | Ricoh Co Ltd | 半導体装置の製造方法及び製造装置 |
JP2001262336A (ja) * | 2000-03-23 | 2001-09-26 | Anelva Corp | スパッタリング装置及び薄膜形成方法 |
JP2008091470A (ja) * | 2006-09-29 | 2008-04-17 | Showa Denko Kk | Iii族窒化物化合物半導体積層構造体の成膜方法 |
JP2011061063A (ja) * | 2009-09-11 | 2011-03-24 | Sharp Corp | アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法 |
US20110244617A1 (en) * | 2010-04-01 | 2011-10-06 | Applied Materials, Inc. | Forming a compound-nitride structure that includes a nucleation layer |
-
2012
- 2012-01-11 JP JP2012002964A patent/JP2013143475A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382757A (ja) * | 1989-08-25 | 1991-04-08 | Terumo Corp | 薄膜作製装置 |
JPH0855822A (ja) * | 1994-08-10 | 1996-02-27 | Ricoh Co Ltd | 半導体装置の製造方法及び製造装置 |
JP2001262336A (ja) * | 2000-03-23 | 2001-09-26 | Anelva Corp | スパッタリング装置及び薄膜形成方法 |
JP2008091470A (ja) * | 2006-09-29 | 2008-04-17 | Showa Denko Kk | Iii族窒化物化合物半導体積層構造体の成膜方法 |
JP2011061063A (ja) * | 2009-09-11 | 2011-03-24 | Sharp Corp | アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法 |
US20110244617A1 (en) * | 2010-04-01 | 2011-10-06 | Applied Materials, Inc. | Forming a compound-nitride structure that includes a nucleation layer |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020037507A (ja) * | 2018-09-03 | 2020-03-12 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法および窒化物半導体基板 |
JP7352271B2 (ja) | 2018-09-03 | 2023-09-28 | 国立大学法人三重大学 | 窒化物半導体基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11575071B2 (en) | Oxygen controlled PVD ALN buffer for GAN-based optoelectronic and electronic devices | |
TWI567214B (zh) | A method for forming a nitride semiconductor layer, and a method of manufacturing the semiconductor device | |
US10224463B2 (en) | Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device | |
WO2011136016A1 (ja) | エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置 | |
US20130285065A1 (en) | Pvd buffer layers for led fabrication | |
JP6450675B2 (ja) | 多層基板構造を形成する方法 | |
US10458041B2 (en) | Alumina substrate | |
JP2011097041A (ja) | 半導体素子の製造方法 | |
JP2010053002A (ja) | 半導体積層構造 | |
JP2013143475A (ja) | 発光デバイスの製造方法及び真空処理装置 | |
JP6100047B2 (ja) | 窒化ガリウム膜の形成方法、及び、窒化ガリウム膜の形成装置 | |
JP6021143B2 (ja) | GaN系デバイスの製造方法およびAlNの成膜方法 | |
JP7296614B2 (ja) | 窒化物半導体の製造方法、窒化物半導体、及び発光素子 | |
JP2010056435A (ja) | 化合物エピタキシャル層の製造方法および半導体積層構造 | |
Lee et al. | Self‐Assembly Semipolar AlN Nanopyramids Grown on Powder‐Compressed AlN Substrates | |
JP2010056436A (ja) | 化合物エピタキシャル層の製造方法および半導体積層構造 | |
JP2012216734A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160112 |