JP2010056435A - 化合物エピタキシャル層の製造方法および半導体積層構造 - Google Patents

化合物エピタキシャル層の製造方法および半導体積層構造 Download PDF

Info

Publication number
JP2010056435A
JP2010056435A JP2008222149A JP2008222149A JP2010056435A JP 2010056435 A JP2010056435 A JP 2010056435A JP 2008222149 A JP2008222149 A JP 2008222149A JP 2008222149 A JP2008222149 A JP 2008222149A JP 2010056435 A JP2010056435 A JP 2010056435A
Authority
JP
Japan
Prior art keywords
sec
plane
supply
epitaxial layer
ton
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008222149A
Other languages
English (en)
Inventor
Hiroshi Fujioka
洋 藤岡
Atsushi Kobayashi
篤 小林
Hideyoshi Horie
秀善 堀江
Hidetaka Amauchi
英隆 天内
Satoru Nagao
哲 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanagawa Academy of Science and Technology
Mitsubishi Chemical Corp
University of Tokyo NUC
Original Assignee
Kanagawa Academy of Science and Technology
Mitsubishi Chemical Corp
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanagawa Academy of Science and Technology, Mitsubishi Chemical Corp, University of Tokyo NUC filed Critical Kanagawa Academy of Science and Technology
Priority to JP2008222149A priority Critical patent/JP2010056435A/ja
Priority to PCT/JP2009/065118 priority patent/WO2010024411A1/ja
Publication of JP2010056435A publication Critical patent/JP2010056435A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】本発明は、製造歩留まりを低下させるドロップレットは発生を低減し、同時に良好な結晶性を有する化合物エピタキシャル層の製造方法を提供する。
【解決手段】ZnO基板上に化合物エピタキシャル層を形成する方法であって、(a)前記ZnO基板の成長面が、{0001}面となす角度が10°以上であり、(b)化合物エピタキシャル層を形成するための元素の全て、または一部を、基板上の成長面に間欠的に供給し、その際に、間欠的な供給シーケンスにおける任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、
1×10−6 sec ≦ Toff ≦ 1×10−2 sec
1×10−6 sec ≦ Ton ≦ 1×10−2 sec
を満たすように供給して結晶成長する。
【選択図】図3

Description

本発明は、化合物エピタキシャル層の成長方法に関し、より詳細には発光デバイス等に使用できる結晶性のよいIII−V族窒化物層の製造方法に関する。
近年、InAlGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるIII−V族窒化物半導体の研究開発が進み、これを用いた発光ダイオードやレーザダイオードなどの発光デバイスの発光効率が飛躍的に改善されてきている。
GaNをはじめとしてInAlGa(1−x−y)Nは六方晶系に属し、主にサファイア等の基板のc面上に、エピタキシャル成長して形成されてきた。GaN層上に活性層としてInGa(1−x)N(0<x≦1)混晶からなる量子井戸層を積層した構造では、青色・緑色LEDまたは次世代DVDレーザ用の層構成として使用または有望視されている。
六方晶系のIII−V族窒化物半導体はc軸が分極軸である分極物質であるため自発分極を有する。さらにこれに重畳して、c面上の歪んだ量子井戸には圧電分極による強い内部電場が誘起されるため、電子と正孔が1つの量子井戸層内で空間的に分離される。すなわち、c面上に成長されたGaN層上のInGaN層などには、本質的に電子と正孔が発光再結合をする確率が低下する問題があった。また、発光波長が圧電分極によって長波長側に遷移し、発光波長の短波長化が困難である問題もあった。さらに素子を駆動する際には、注入電流に依存して発光波長が変化し、低注入注入時には短波長化し、高注入電流時には長波長化する現象が観察され、波長制御が困難である問題もあった。これらの現象は量子閉じ込めシュタルク効果(QCSE)として知られており、六方晶系III−V族窒化物半導体においてサファイア基板等のc面上に成長したGaNのc面上にInGaN等の歪量子井戸層をコヒーレント成長する限り、その影響を避けるのが難しく、応用上大きな問題となっている。
これに対して、GaNの無極性面の上に形成したInGaN層には圧縮歪による分極電界が生じない。従って、発光効率の低下や注入電流増加による波長シフトを招く量子閉じ込めシュタルク効果を避けることができると考えられている。さらに、極性面(即ちc面)より、極性が低下した(即ち面に垂直方向の分極がc面に比べて低減されている)半極性面では、極性の程度により圧縮歪による分極電界が減少し、それに対応して量子閉じ込めシュタルク効果が低減する。
無極性面では、a面およびm面のように、面内にGa原子とN原子が等しく含まれる。a面およびm面はいずれもc面に垂直である。半極性面では、面内にGa原子とN原子が等しくない数で両方の原子が含まれる。無極性面、半極性面の出現に関しては、Journal of Applied Physics 100, 023522 (2006)等の文献により報告されている。この文献のfigure 7には、GaN上に成長したInGa1−xN(x=0.05(1)、0.10(2)、0.15(3)、0.20(4))について、成長面とc面のなす角度θを横軸にして、圧縮応力下における圧電分極を縦軸にした計算結果が示されている。分極が最も大きく現れるθ=0°は、極性面のc面であり、分極が0となるθ=90°は無極性面であることを表しており、a面およびm面が含まれる。また、θ=約45°でも分極が0となる無極性面が出現することが示されている。
このように、無極性面または半極性面を成長面とするIII−V族窒化物層が発光デバイスの性能の向上のために有効であることが理論的には理解されていた。しかし、従来の無極性面または半極性面上のIII−V族窒化物層のエピタキシャル成長の試みでは、貫通転位密度や積層欠陥密度が高く、最近まで、高品質のIII−V族窒化物半導体積層構造を得ることはできなかった。
最近、サファイアに代わってGaN窒化物に格子定数が近く、GaN基板よりも安価で大口径の基板が作製されているZnO基板上へのIII−V族窒化物層の成長が試みられている。ZnO基板は、高温でIII−V族窒化物と容易に反応してしまうために、成長温度を低下できる成長方法としてパルスレーザ堆積法(PLD法:pulsed laser deposition)が提案されている。例えば、特許文献1(国際公開WO2005/006420号公報)には、c面上ZnO基板上に、PLD法によりGaNまたはInGa1−xN(0≦x≦0.4)を成長したことが記載されている。また、特許文献2(国際公開WO2007/119433号公報)には、PLD法によりm面およびa面などの無極性面上に、始めて優れた結晶性を有するIII−V族窒化物層を成長したことが開示されている。
これらの提案に見られるように、PLD法は良好な結晶を得る上で、有力な成長方法である。しかし、PLD法やイオンプレーティング法などの成膜技術一般において、薄膜上にIII族元素の微少な液滴(ドロップレット)が付着することが指摘されている。液滴(ドロップレット)が膜表面に付着することで、製造上の歩留まりが低下したり、基板内で使用可能な領域が限られてしまう問題があった。
PLD法と同様に、原料をパルス供給する方法として、パルススパッタリング堆積法(PSD法:pulsed sputtering deposition)が提案されている。非特許文献1{第68回応用物理学会学術講演会講演予稿集(2007年秋)4a−ZR−8}には、c面ZnO基板上にパルス周波数10kHz、パルスDuty比5%でAlN・GaN薄膜を成長したことが記載されている。また、非特許文献2(藤岡「フレキシブルデバイス」プロジェクト研究概要集、平成20年3月4日発行)には、c面ZnO基板上にパルス周波数1kHz、パルスDuty比5%でAlN薄膜を成長したことが記載されている。
しかし、これらの成長条件で得られる薄膜結晶は、膜厚の増加により結晶性が悪化し易く、不純物の含有量も多いため、半導体デバイスの利用には適していないことがわかった。
従って、良好な結晶性を有すると共に、膜上にドロップレットがほとんど存在しない薄膜結晶を成長する方法が強く求められている。
国際公開WO2005/006420号公報 国際公開WO2007/119433号公報 第68回応用物理学会学術講演会講演予稿集(2007年秋)4a−ZR−8 藤岡「フレキシブルデバイス」プロジェクト研究概要集、平成20年3月4日、財団法人神奈川科学技術アカデミー発行
本発明は、製造歩留まりを低下させるドロップレットがほとんど存在しないか、少なくとも従来に比べてドロップレットの発生が十分に低減された化合物エピタキシャル層の製造方法を提供することを目的とする。特に、化合物エピタキシャル層として、発光素子等の半導体装置の特性向上が可能な高品質な結晶性を有する六方晶系のIII−V族窒化物層を製造できる方法を提供することを目的とする。
本発明は、以下の事項に関する。
1. ZnO基板上に化合物エピタキシャル層を形成する方法であって、
(a)前記ZnO基板の成長面が、{0001}面となす角度が10°以上であり、
(b)前記化合物エピタキシャル層を形成するための元素の全て、または一部を、前記基板上の成長面に間欠的に供給し、その際に、間欠的な供給シーケンスにおける任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、式(A−1):
(A−1) 1×10−6 sec ≦ Toff ≦ 1×10−2 sec
1×10−6 sec ≦ Ton ≦ 1×10−2 sec
を満たすように供給して結晶成長すること
を特徴とする化合物エピタキシャル層の製造方法。
2. 前記元素の間欠的供給を、原料源を間欠的に励起することによって行うことを特徴とする上記1に記載の製造方法。
3. 前記原料源の励起をDCスパッタ法を用いて行うことを特徴とする上記2に記載の製造方法。
4. ZnO基板上に化合物エピタキシャル層を形成する方法であって、
(a)c面となす角度が10°以上の面を主面として有するZnO基板を用意する工程と、
(b)前記化合物エピタキシャル層を形成するための元素の全て、または一部を含む原料源をDCスパッタ法により間欠的に励起して、前記基板上の成長面に間欠的に供給する工程と
を有することを特徴とする化合物エピタキシャル層の製造方法。
5. 前記元素の間欠的供給を周期的に行うことを特徴とする上記1〜4のいずれか1項に記載の製造方法。
6. 任意の供給休止時間Toff(sec)における前記元素の時間あたりの供給量が、直前の供給継続時間Ton(sec)における前記元素の時間あたりの最大供給量に対して10%以下である上記1〜5のいずれか1項に記載の製造方法。
7. 任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、式(A−2):
(A−2) 0.01%≦Ton/(Ton+Toff)≦50%
を満たすことを特徴とする上記1〜6のいずれか1項に記載の製造方法。
8. 任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、式(A−3):
(A−3) 1×10−5sec≦Toff≦5×10−3sec
1×10−6sec≦Ton ≦5×10−3sec
を満たすことを特徴とする上記1〜7のいずれか1項に記載の製造方法。
9. 任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、式(A−4):
(A−4) 1%≦Ton/(Ton+Toff)≦50%
を満たすことを特徴とする上記1〜8のいずれか1項に記載の製造方法。
10. 前記化合物エピタキシャル層がIII−V族窒化物層であることを特徴とする上記1〜9のいずれか1項に記載の製造方法。
11. 前記化合物エピタキシャル層が、GaN、InN、AlN、InGaN、AlGaN、InAlNおよびAlInGaNからなる群より選択される材料を含むことを特徴とする上記1〜10のいずれか1項に記載の製造方法。
12. 前記原料源が、III族金属またはIII族窒化物であることを特徴とする上記1〜11のいずれか1項に記載の製造方法。
13. 任意の供給継続時間Ton(sec)中において、前記原料源を励起するために要する1secあたりの平均エネルギーが1×10W以下であることを特徴とする上記1〜12のいずれか1項に記載の製造方法。
14. 前記化合物エピタキシャル層の成長温度が、500℃以下であることを特徴とする上記1〜13のいずれか1項に記載の製造方法。
15. 前記化合物エピタキシャル層の成長温度が、300以上500℃以下の範囲であることを特徴とする上記14に記載の製造方法。
16. 前記ZnO基板の成長面が、{0001}面となす角度が90°の面であることを特徴とする上記1〜15のいずれか1項に記載の製造方法。
17. 前記ZnO基板の成長面が、{1−100}または{11−20}面であることを特徴とする上記16に記載の製造方法。
18. 上記1〜17のいずれか1項に記載の方法で得られた化合物エピタキシャル層。
19. {0001}面となす角度が10°以上の面を成長面とするZnO基板上に成膜された化合物エピタキシャル層であって、
光学顕微鏡において観察される最上層の表面において、一辺を500μmとする任意の正方形区画内に存在するドロップレットの個数が、0個以上50個以下であることを特徴とする化合物エピタキシャル層。
20. 上記1〜17のいずれか1項に記載の方法により、ZnO基板の上に{0001}面となす角度が10°以上の面を成長面として成膜された化合物エピタキシャル層であって、
光学顕微鏡において観察される最上層の表面において、一辺を500μmとする任意の正方形区画内に存在するドロップレットの個数が、0個以上50個以下であることを特徴とする化合物エピタキシャル層。
21. 上記18〜20のいずれか1項に記載の化合物エピタキシャル層と、成長に使用したZnO基板を有する半導体積層構造。
22. 上記18〜20のいずれか1項に記載の化合物エピタキシャル層の上に、その他の層を有することを特徴とする半導体積層構造。
本発明によれば、製造歩留まりを低下させるドロップレットがほとんど存在しないか、少なくとも従来に比べてドロップレットの発生が十分に低減された化合物エピタキシャル層の製造方法を提供することができる。本発明では、特に、化合物エピタキシャル層として、発光素子等の半導体装置の特性向上が可能な高品質な結晶性を有する六方晶系のIII−V族窒化物層を製造できる方法を提供することができる。
(面方位等の記号の説明)
まず、本明細書で使用する結晶の面方位および軸方向の表現方法について説明する。結晶の面方位や軸方向はミラー指数により記述される。六方晶系では、3つの指数を用いる表記法もあるが、ここでは一般的に用いられている4つの指数を用いる表記法を採用する。図1を用いて六方晶系のミラー指数について説明する。正六角形の平面内に3つ(a,a,a方向)、c軸とよばれる平面に垂直な方向に1つ(c方向)の指数で表される。a軸、a軸、a軸は互いに120°をなし長さが等しい。これらに直交するc軸はa軸群とは長さが等しくない。a軸、a軸、a軸のうち2つの軸だけで完全に正六角形の平面内の方位は指定できるが、対称性を保つためにもうひとつの軸を導入している。そのためこれらは互いに独立ではない。ひとつの平行面群は(ijkl(エル))と表記され、これは原点から数えて1枚目の面がa軸、a軸、a軸、c軸を切る点の原点からの距離がそれぞれa/i、a/j、a/k、c/l(エル)であることを表す。a、a、a軸は正六角形平面内に含まれる冗長な座標系であるから、i、j、kは互いに独立ではなく常にi+j+k=0が成り立つ。4つの指数のうちi、j、kについては回転対称性があるが、l(エル)は独立である。
本明細書において、面方位および結晶方位は、結晶学における一般的な表記方法に従って次のように表記する。
個別の面方位は丸い括弧( )で表現し、等価な面方位の集合を表すには波括弧{ }を用いる。等価な面方位というのは、その結晶系が許すすべての対称操作によって到達しうる面方位をいう。たとえば{1−100}は、(1−100)と等価なすべての面を集合的に表す表現であり、(1−100)をc軸を回転軸とした回転操作により到達する(10−10)、(01−10)、(−1100)、(−1010)、(0−110)を含む計6つの面を表現する。
結晶方位(結晶軸)は、それに垂直な面の指数と同じ指数の組により表現される。個別の結晶方位は角括弧[ ]で表され、等価な方位の集合は鍵括弧< >を用いる。
また、一般に使用されるように、{1−100}をm面と称することもあり、<1−100>をm軸と称することもある。六方晶系の代表的な面方位は、c面(0001)、a面(11−20)、m面(1−100)、r面(10−12)のように表される。
六方晶系のIII−V族窒化物層は、c軸<0001>方向に、Ga層とN層が交互に積層した結晶構造を有するため、c面{0001}面に対して垂直である面は、すべて無極性面である。具体的には成長面方位を{ijkl(エル)}と表記した場合に、l=0を満たす面方位({0000}は除く)である。代表的な面としては、m面{1−100}面、a面{11−20}面、{12−30}面、{13−40}面等が挙げられる。
(X線回折の説明)
格子不整合のあるヘテロエピタキシャル成長により成長した窒化物結晶はモザイク性をもち、互いにわずかに結晶方位の異なるカラム状結晶粒が集合して膜を形成している。このモザイク性は原子レベルで観察される転位や点欠陥などの結晶欠陥の反映である。内部に転位の少ないカラム状結晶粒が、結晶粒界を介して結合しており、粒界には転位が存在する。一方モザイク性を巨視的に評価する手法としてX線回折法が広く使用されている。モザイク性をもつ結晶は、結晶中に少しずつ面方位の異なる領域が存在する。このような結晶は逆格子空間では、逆格子点が原点を中心とした球面方向に広がりをもつことになる。したがってX線回折によりこの球面方向の広がりを測定すれば、面方位の揺らぎの程度を評価することができる。
そのためには、入射X線と検出器の角度(2θ)を回折ピーク位置に固定して、試料結晶と入射X線の角度(ω)を回折条件付近でスキャンする。こうすることで、図2に示すように、逆格子空間で原点を中心とした球面状の逆格子点の広がりを、回折強度の分布として評価することができる。このような測定は、X線ロッキングカーブ(XRC)あるいは、ωモード(スキャン)測定とよばれ、測定された回折ピークの幅が面方位の揺らぎの程度を反映し、定量的な指標として(半値全幅)を用いる。こうして測定された半値全幅は、その値が小さい程試料結晶が高品質で結晶学的に優れた結晶であることを示す。
薄膜結晶のモザイク性は、成長方向との関わりで、チルトとよばれる結晶軸の成長方向の揺らぎと、ツイストとよばれる結晶成長方向を軸とした結晶の回転に分けられる。回折面と結晶の回転軸を適切に選ぶことにより、X線ロッキングカーブ測定でチルトとツイストを分離することが可能である。結晶構造または格子定数の異なる基板に窒化物層を形成するとき、必ずしもチルトとツイストの大きさは同程度の大きさとはならない。基板の種類や窒化物層の成長方法や成長条件によっては、チルトの大きさは極めて小さいが、ツイストの大きさは極めて大きい場合もある。このような窒化物層の発光特性や電気的特性は著しく悪く、このような窒化物層を利用して実用的な発光デバイスを作製することは困難である。窒化物層を発光デバイスに利用する場合、チルトとツイストのそれぞれが小さいことが望ましい。
X線ロッキングカーブ測定を用いたチルトとツイストの表現は、回折面とX線の入射方向を選ぶことにより複数の方法が可能である。
(本発明の実施形態の説明)
(ZnO基板)
本発明では、最初に所定のZnO基板を用意する。ZnO基板の成長面、即ち化合物エピタキシャル層を結晶成長させようとする基板面は、基板の主面であって、{0001}面となす角度が10°以上となる面方位を有するように選ばれる。通常、ZnO基板の主面を、予定している結晶成長面方位と一致するように選ぶ。ただし、基板の主面は、成長させる結晶の結晶方位軸に対して完全な垂直からずれていることも許容され、主面に対して垂直な軸は結晶方位から10°未満の範囲、好ましくは5°までの範囲でずれていてもよい。
III−V族窒化物層の場合、{0001}面となす角度が10°以上を有する面は、半極性面および無極性面である。無極性面とは、前に定義したとおり、面方位を{ijkl(エル)}と表記した場合に、l=0を満たす面方位({0000}は除く)である。層の成長面が無極性面であると、デバイス応用上不利なQCSEによる影響をなくすことができる。代表的な面としては、m面{1−100}面、a面{11−20}面、{12−30}、{13−40}面等が挙げられ、好ましくは、m面およびa面であり、デバイスの特性の点ではm面が好ましい。基板の表面研磨等の加工性の点で、a面もまた好ましい。
c面となす角度が10°未満であるときは、未だ極性が強いために、10°以上であることが好ましく、さらに24°以上であることが好ましい。成長面としては、a面{11−20}面またはm面{10−10}面をc軸方向に傾斜させた面が好ましい。
ZnO基板の主面の面方位の例を、次の表に示す。
また、ZnO基板表面は、平坦であることが極めて好ましい。一般に、表面粗さRaは、3nm以下が好ましく、より好ましくは2nm以下、さらに好ましくは1.7nm以下である。Raは算術平均粗さのことを示し、算術平均値に対する偏差の絶対値の平均値である。平坦な基板表面を得る方法は基板材料および面方位により異なるため、それぞれの場合に適切な方法を採用し、上記の表面粗さを満足するようにすることが好ましい。一般的には、まず機械研磨により十分に平坦化することが好ましい。
(m面ZnO基板の場合) m面ZnO基板を使用する実施形態では、800℃以上の高温でアニールすることが好ましい。尚、通常は、1600℃以下の温度である。具体的には、機械研磨された{1−100}面を主面とするZnO基板を800℃以上の温度に制御された高温度オーブン内において、ZnOの焼結体で周囲を箱状に囲んで加熱処理する。この場合において、ZnO基板はZnO焼結体により包囲されていればよく、また包囲する焼結体によって、ZnO基板を全て包み込むことは必須ではない。また、例えばZnO焼結体からなる坩堝を作成してそのなかにZnO基板を設置するようにしてもよい。ZnOを包囲する目的は、比較的蒸気圧の高いZnの逃散を抑制することであるため、ZnO焼結体以外に、Znを含む材料で包囲するようにしてもよい。Znを含む材料の例として、例えばZnO単結晶を用いてもよいし、Znの板を用いてもよい。
上述の条件に基づいてZnO基板を加熱処理することにより、原子ステップが形成された原子層レベルで平坦ZnO基板を結晶成長用基板として適用することが可能となり、良好な薄膜を成長させることが可能となる。
(m面以外の無極性面ZnO基板の場合) a面等のm面以外の無極性面ZnO基板の場合は、ZnO基板として、表面粗さRaが3nm以下、好ましくは2nm以下、さらに好ましくは1.7nm以下であるものを用意する。ZnO基板表面は、最初に機械研磨(化学機械研磨を含む)されるが、このときにこの表面粗さの範囲内になるように、十分平坦化することが好ましい。十分に平坦化されていれば、その後にアニールする必要はなない。しかし、平坦性を上げるため、細かいキズ等を低減するためにアニールしてもよく、通常は上記の平滑性が得られる範囲でアニールすることも好ましい。
アニールする場合には、1150未満の温度が好ましく、より好ましくは1100℃未満であり、特に好ましくは950℃以下である。また、アニールする場合は、通常は700℃以上で処理され、好ましくは800℃以上である。アニールの方法は、前述のm面ZnO基板の場合と同様である。
(半極性ZnO基板の場合) 一般に、研磨されたZnO基板を、アニールすることが好ましい。面方位によっては、高温でアニールすることにより、テクスチャーが現れて、むしろ平面性が低下することがある。そのような面を使用する場合には、はじめから十分に平坦な基板を用意するか、あるいは上記の平坦性を損なわない範囲でアニールを行う。アニールは、表面の傷などを回復することができるので、必要により行うことができる。例えばr面は、高温でアニールしても、表面にテクスチャーが出にくいので、高温で、例えば1300℃を越える温度でアニールしてもよい。通常は1300℃以下が好ましい。平坦性が確保できる限り、アニールしなくてもよい。一方、高温でアニールすると、表面にテクスチャーが出やすい面方位を有するZnO基板の場合は、上記に平坦性が損なわれない範囲の温度でアニールを行う。表面の傷の回復の目的では、例えば1150℃以下の温度でアニールすることができる。アニールする場合は、一般に700℃以上、好ましくは800℃以上である。一般に、m面をc軸方向に傾けた半極性面ZnO基板は、アニールした方が好ましく、a面をc軸方向に傾けた半極性ZnO基板はアニールを行わないか、または平坦性が損なわれない範囲でアニールすることが好ましい。
(間欠供給による結晶成長)
次に、上記のようにして用意されたZnO基板上に化合物エピタキシャル層の結晶成長を行う。ここで、結晶成長させる化合物半導体は、好ましくは六方晶系に属する化合物半導体であり、より好ましくはIII−V族窒化物である。特に好適な化合物半導体は、InAlGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるIII−V族窒化物半導体である。具体的にはGaN、InN、AlN、InGaN、AlGaN、InAlN、AlInGaNである(混晶における組成比は省略した。)。
前記化合物エピタキシャル層を形成するための元素の全て、または一部を、間欠的に供給する。化合物エピタキシャル層を形成するには、構成元素の全てを供給する必要があるが、間欠的に供給するのは一部の元素のみでよい場合があることを意味する。より具体的には、構成する元素の原料の全て、または一部を、間欠的に励起することを意味する。III−V族窒化物の場合、一般に、III族元素はすべて間欠的に供給されることが好ましいが、混晶を成膜するときに、一部のIII族元素を間欠的に供給し、他のIII族元素を連続的に(好ましくは遅い供給速度で)供給してもよい。V族元素については、窒素をガスで装置に供給すると、ガス状(分子、ラジカル、イオン)で基板成長面付近に存在するため、意図的に間欠的に供給しなくてもよい。N元素の供給は、Nを含む原料、後述するように好ましくはIII−V族窒化物を間欠的に励起して間欠的に供給することも可能である。V族元素は、原料を間欠的に励起して供給してもよいし、V族元素原料を雰囲気中に存在させてもよいし、V族元素原料を雰囲気中に存在させながら同時に別の原料を間欠的に励起して供給してもよい。また、複数の元素が間欠的に供給されるとき、複数の元素が供給されるタイミングは同一であっても、同一でなくてもよい。
本発明の間欠供給による成長では、図3に示すように、元素の供給期間において、元素を所定の供給継続時間(Ton)だけ供給した後、元素供給の休止期間において、所定の供給休止時間(Toff)だけ供給を休止する。続いて同様に元素の供給期間と休止期間のセットを、成膜時間の間、繰り返して結晶成長を行う。図3には、k番目の供給期間とそれに続くk番目の休止期間、およびその前後の供給期間および休止期間のセットを示した。
以下の説明において、「任意の供給継続時間Ton(sec)」と「次の元素供給までの供給休止時間Toff(sec)」の関係について述べるとき、図3における任意の供給期間としてk番目を取り上げたとき、TonとToffが所定の関係を満足することを意味する。
本発明では、このような間欠的な供給シーケンスにおける任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、下記式(A−1):
(A−1) 1×10−6sec≦Toff≦1×10−2sec
1×10−6sec≦Ton ≦1×10−2sec
を満たすように供給する。この場合は、すべてのTonおよびすべてのToffが、上記(A−1)の関係を満たすことになる。
薄膜成長のための元素の全部または一部を間欠的に供給することにより、成長面に到達した元素のマイグレーションが促進され、良質の結晶が成長する。従来のDCスパッタ法やRFスパッタ法のように、休止期間がなく連続的に成膜する方法では、良好な結晶が得られない。本発明では、休止期間中にマイグレーションが充分に進行すると考えられる。休止期間において(Toff時間中)、元素のマイグレーションが阻害されない程度に、少量の原料元素が供給されることも許容される。
一般に、間欠的な供給シーケンスにおける任意の休止期間中の時間あたりの元素供給量(即ち、供給速度)は、その直前の供給期間中の時間あたりの元素供給量(即ち、供給速度)の最大値(即ち、最大供給速度)の10%以下、好ましくは5%以下、より好ましくは3%以下であり、0%であることも好ましい。
図4のグラフは、横軸に供給継続時間Ton(sec)、縦軸に供給休止時間Toff(sec)をそれぞれ対数目盛で示した座標である。前記式(A−1)は実線の四角で示した範囲である。
従来のPLD法、例えばKrFエキシマレーザを励起源に使用するPLD法による成長は、図4中に示したように、本発明に比べて供給継続時間が短い。PLD法では、短時間の供給継続時間の間に高強度の励起源により大量の元素が励起されることになるため、励起された元素が過剰に供給され易く、また、励起された元素のなかには、塊状のまま飛散するものも混在し、成長面にドロップレットを発生させるものと考えられる。本発明は、PLD法に比べて供給継続期間を長く設定することにより、瞬間的に大量の元素を励起して供給するのではなく、比較的長い期間中、マイルドに元素を励起して供給する。そのため、供給期間中に、成長に必要とされる元素のみが供給され、供給された元素が余ることなく、成長面にマイグレーションしながら取り込まれ、次の休止期間中に充分にマイグレーションすることで良好な結晶が成長しているものと推定される。
本発明では、元素をマイルドに励起して供給するために、原料源を励起するのに要するエネルギーは、1秒あたりの平均エネルギーで、1×10W以下が好ましく、1×10W以下がより好ましく、さらに2×10W以下が最も好ましい。通常は、1×10W以上が好ましい。尚、PLD法において、原料源を励起するのに要するエネルギーは、1秒あたりの平均エネルギーで、1×10Wより大きく、典型的には2×10W前後である。
供給継続時間Ton(sec)については、短すぎると、実用的な成膜速度を得るためには、瞬間的に大きなエネルギーを与えて供給期間中の供給速度を上げなければならず、その結果、PLD法のようにドロップレットが発生しやすくなる。一方、Tonが長すぎると、充分なマイグレーションが可能なToff時間を取れない場合がある。休止期間Toff(sec)については、短すぎるとマイグレーションの時間が不足して良好な結晶を得るのが困難になり、また長すぎると不純物を取り込みやすくなったり、また成膜方法によっては、成膜の継続が困難になったりする。例えば、後述するDCスパッタでは休止時間が長くなるとプラズマを維持できなくなる問題がある。
従って、さらに、任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、下記関係式(A−3):
(A−3) 1×10−5sec≦Toff≦5×10−3sec
1×10−6sec≦Ton ≦5×10−3sec
を満たすように元素を供給することが好ましい。
ところで、本発明者の検討によれば、六方晶系に属する化合物半導体では、成長面が{0001}面(c面;極性面)である場合には、良好な結晶を得るために比較的長いToffや、かなり小さなデューティ比{=Ton/(Ton+Toff)}が必要であるのに対して、成長面が半極性面および無極性面では、式(A−1)で規定されるように意外にも、比較的短いToffの範囲および/または比較的長いTon範囲でも、良好な結晶が得られることがわかった。具体的には実施例と比較例により示されるが、c面成長においては、実用的でない条件でもm面の成長では良好な結晶が得られる。一般的にm面の成長がc面の成長に比べて困難であることを考慮すると、m面成長で良好な結晶が得られることは予想外である。本発明者は、無極性面上では極性面に比べ、表面のダングリングボンド密度が小さく、表面エネルギーが小さいためと推定している。表面エネルギーが小さいということは、表面に到達した元素が自由に移動できる一方、下地となる結晶との結合が弱いため、結晶の揺らぎが大きくなり易く、それだけ高品質の結晶成長が難しいことを意味しているが、本発明で規定される元素の間欠供給においては、優れた結晶性をもたらしている。従って、本発明の間欠供給が、特に半極性から無極性面の成長に適していることが理解される。
本発明において、TonとToffの時間の割合も重要な要素であり、任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、下記関係式(A−2):
(A−2) 0.01%≦Ton/(Ton+Toff)≦50%
を満たすことが好ましい。Ton/(Ton+Toff)はデューティ比と呼ばれる。
デューティ比が小さすぎると実用的な成膜速度が得られなくなるため、0.01%以上が好ましく(式(A−2)の左の不等号)、一方、マイグレーションの時間を十分に取るために、通常はToffがTonより長い方が好ましい(式(A−2)の右の不等号)。
さらには、式(A−4):
(A−4) 1%≦Ton/(Ton+Toff)≦50%
を満たすことが好ましい。
式(A−2)および式(A−4)は、任意の供給期間とそれに続く休止期間の関係について規定しており、図3を参照して説明すると、Ton/(Ton+Toff)が式(A−2)および式(A−4)を満たし、Ton(k−1)/(Ton(k−1)+Toff(k−1))、およびTon(k+1)/(Ton(k+1)+Toff(k+1))も、式(A−2)および式(A−4)を満たすことを意味する。しかし、Ton、Ton(k−1)およびTon(k+1)は異なっていてもよく、Toff、Toff(k−1)およびToff(k+1)も異なっていてもよい。
本発明の間欠供給のシーケンスは、実用的には、周期的であることが好ましい。即ち、すべてのTonが等しく、すべてのToffが等しいことが好ましい。図3を参照して説明すると、Ton=Ton(k−1)=Ton(k+1)、Toff=Toff(k−1)=Toff(k+1)が成立する。さらに、供給期間と休止期間における供給速度のプロファイルが、すべての供給期間と休止期間において実質的に等しいこと、すなわち意図的に供給速度を変えないことが実用上好ましい。例えば図3のようなパルス的な供給の場合、Ton、Ton(k−1)およびTon(k+1)における供給速度(パルス高)が等しく、Toffの間の供給速度も等しい(例えば0)。
また、混晶を成長するときは、少なくとも主要な元素について以上のような間欠供給の条件が満たされることが好ましい。III−V族窒化物の場合、複数のIII族元素のうち、少なくとも最も大きい含有組成比を有する元素の供給が、以上のような間欠供給の条件を満たすことが好ましい。残りのIII族元素は、(i)本発明の条件を満たすように間欠供給されてもよいし、(ii)本発明の条件を満たさない条件で間欠供給されてもよいし、(iii)連続的に供給されてもよい。好ましい1形態においては、全てのIII族元素の供給が以上のような本発明の間欠供給の条件を満たす。この場合、各元素について、TonおよびToff等の間欠供給の条件が異なっていてもよい。
以上のような、元素の間欠供給が実施可能であればどのような装置を使用してもよい。現状においては、実用的にはDCスパッタ装置を用いるDCスパッタ法において、ターゲットを間欠的に励起する方法(以下、PSD法ともいう。)が好ましい。以下、成長する化合物半導体として、InAlGa(1−x−y)N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるIII−V族窒化物を例にとり、DCスパッタ法による成長を説明する。
図5は、DCスパッタ装置を模式的に示す図である。DCスパッタ装置10は、内部に充満されたガスの圧力、および温度を一定に保つために、密閉空間を形成するチャンバ11を備えている。圧力弁13と真空ポンプ14により、チャンバ11内の圧力が適切な減圧に制御される。
チャンバ11内には、ZnO基板20とターゲット21が対向して配置される。ここで、ターゲット21は、好ましくはIII族金属(合金を含む)またはIII族窒化物である。具体的には、ガリウム金属、インジウム金属、アルミ金属、AlGa合金、InGa合金、AlInGa合金、GaN単結晶、InN単結晶、AlN単結晶、GaInN単結晶、AlGaN単結晶、AlInGaN単結晶、GaN焼結体、InN焼結体、InGaN焼結体、AlGaN焼結体、およびAlInGaN焼結体等を挙げることができる。成長条件に応じて、ターゲット種の選択、およびシングル、あるいはマルチターゲット成膜の選択が適宜可能である。
また、ガス導入口12から、スパッタリングガスとしてのアルゴン、およびV族元素として窒素が導入される。ターゲット21として、Nを含む材料が選択されるときは、窒素ガスを導入しなくてもよい場合があるが、窒素を導入してもよい。V族元素としての窒素がガスで装置に供給され、III族元素が金属または合金ターゲットである場合には、化合物エピタキシャル層を形成するための元素の一部のみが、基板上の成長面に間欠的に供給されることになる。
基板ホルダ15は、電位的に接地しており、ここにZnO基板20が載置され、ターゲット21と対向する。電源16は、基板ホルダ15とターゲット21の間にDCパルス電圧を印加することができる。実用的には、ターゲットの近傍に永久磁石が配置されたマグネトロンスパッタリング装置が用いられる。
以上のDCスパッタ装置10では、チャンバ11内にアルゴンガスと窒素ガスを充満させた減圧状態で、電源16により高電圧を印加して放電させると、発生したアルゴン(正)イオンが、ターゲットをスパッタして励起する。励起されたGa、InおよびAl(これらはターゲットによりNを含む場合もある)等が、ZnO基板20の成長面に到達して、スパッタ放電によりプラズマ化されたN(ターゲットにNを含む場合は、ターゲットから励起されたNも含む)と反応して格子整合性の安定な状態で薄膜化されることになる。
DCスパッタ法により、元素の間欠供給を実施するには、ターゲットと基板ホルダーの間に、図6に示すようなパルス電圧を印加する。パルス電圧のシーケンスは、前述の所望の供給シーケンスと一致させる。言い換えると、元素の供給シーケンスを、DCスパッタ法におけるパルス電圧のシーケンスにより制御することができる。従って、パルス電圧は好ましくは周期的である。
電圧の波高は、原料源の励起エネルギーが、1秒あたりの平均エネルギーで、通常は、1×10W以上で、かつ1×10W以下、より好ましくは1×10W以下、最も好ましくは2×10W以下となるように選択する。
また、InGaNのように混晶系を成膜するとき、組成比を容易にコントロールするには、複数のターゲットを用意してそれぞれ独立して励起することが好ましい。両方を間欠励起するには、それぞれのターゲットと基板の間に、パルス電圧を印加する。パルス電圧のシーケンスおよび波高は、ターゲットごとに独立して設定する。また、成長面への元素の供給速度は、シャッター等の開閉度により、ターゲットから基板に向かう元素の流れを制限することによってもコントロールすることができる。
結晶成長のときの基板温度は、好ましくは800℃以下(特に800℃未満)であり、より好ましくは700℃以下、さらに好ましくは600℃以下、最も好ましくは500℃以下である。また、通常は室温以上、好ましくは100℃以上、より好ましくは200℃以上、最も好ましくは300℃以上である。従って、300〜500℃の範囲が最も好ましい。
成膜速度は、一般に平均して10〜500nm/時間であり、より好ましくは30〜300nm/時間である。
以上のようにして製造した薄膜結晶の表面を光学顕微鏡により観察したとき、一辺を500μmとする任意の正方形区画内に存在するIII族元素のドロップレットの個数は、50個以下であり、好ましくは30個以下、より好ましくは20個以下である。
また、得られる薄膜結晶は、良好な結晶性を示し、実施例で示すようにRHEED像では明瞭な2次元回折ストリークパターンが観察される。また、X線ロッキングカーブ測定にて、例えばm面成長では、チルトa、a、およびツイストbが、次の条件を満たす薄膜結晶が得られる。
≦0.25°
≦0.5°
b≦0.5°
ここで、aは、(1−100)面を測定面とし、a軸を回転軸として求めたX線回折強度の角度依存性の半値全幅(チルト)を表し、aは、(1−100)面を測定面とし、c軸を回転軸とした求めたX線回折強度の角度依存性の半値全幅(チルト)を表し、bは、(1−102)面を測定面とし、a軸と垂直方向の結晶軸を回転軸として求めたX線回折強度の角度依存性の半値全幅(ツイスト)を表す。
好ましくは、
≦0.15°
を満たす。また、好ましくは、
b≦0.2°
を満たし、より好ましくは、
b≦0.15°
を満たす。
尚、一般には、
0.01°≦a
0.01°≦a
0.01°≦b
である。
本発明の製造方法により形成した化合物エピタキシャル層、またはZnO基板と化合物エピタキシャル層の積層構造は、種々の応用が可能であり、その上にデバイス構造を形成するために提供される基板としての形態、その上にデバイス構造が形成されたデバイスの一部としての形態、その層の一部にデバイス構造の少なくとも1部が形成されたデバイスの一部としての形態、およびその他の形態をとることができる。また、ZnO基板は、そのまま存在してもよいし、層成長後の適当な段階で除去されていてもよい。即ち、本発明で成長した化合物エピタキシャル層を備えた最終製品または中間製品が、成長の際に使用したZnO基板を有していても、有していなくてもどちらでもよい。
化合物エピタキシャル層の上に、この層とは異なる「その他の層」を形成するとき、「その他の層」は、どのようなものであってもよく、材質としては、絶縁物を有しても、半導体部分を有しても、金属部分を有してもよい。形成方法は、ハイドライド気相成長(HVPE)法、有機金属気相成長(MOCVD)法、プラズマ化学気相堆積(CVD)法および熱CVD法等のCVD法、分子線エピタキシー(MBE)法、スパッタ法、蒸着法等の広く知られている成膜方法、そしてPLD法、PSD法のいずれでもよい。形成される構造は、単層でも多層構造でもよく、また、いわゆる電子デバイスや発光デバイス等のデバイス構造となっていてもかまわない。
しかし、本発明の高品質化合物エピタキシャル層の機能を十分に発揮させるためには、直接に積層される層としては、本発明の層を下地として使用することで高品質化が可能な層が好ましい。特に、本発明の層に直接接している層の少なくとも一部は、格子整合する層であることが好ましい。化合物エピタキシャル層をIII−V族窒化物層として、「その他の層」は、例えば、異なる組成の、または異なる成長方法で形成されるIII−V族窒化物層が好ましい。その際、成長方法としては、VPE法、CVD法、MBE法、スパッタ法、蒸着法およびこれらの2つ以上の方法の組み合わせからなる群より選ばれる成膜方法で形成されることが好ましい。
以下に実施例を示して本発明をさらに詳細に説明する。
<実施例1>
(0001)面とのなす角度が90°である(1−100)面(m面)を成長面とするZnO基板を成膜装置内に導入しGaN層を成膜した。ターゲットとしてGa金属を用いた。Ga金属ターゲットをマグネトロンスパッタガンに取り付け、ZnO基板の成長面に対して平行になるように配置し、ZnO基板とGa金属ターゲットとの距離は約6cmとした。雰囲気ガスとしてマスフローコントローラーによりArガスを1.0sccm、窒素ガスを4.0sccm導入し、成長圧力を2.0×10−2Torrとした。ZnO基板を電位的に接地し、ZnO基板とGa金属ターゲット間に印加するDC電源の電圧を−607V、電圧を印加する時間を5μsec、電圧印加を休止する時間を95μsecとして繰り返し、電圧印加時間中の1secあたりの平均エネルギーを668Wとした。ZnO基板の基板温度を320℃とし、ZnO基板前、及びGa金属ターゲット上に原料供給を遮るためのシャッターを配置した状態で、成長室内に導入するArガス量を一時的に増加させることによりスパッタ放電を開始させ、Arガス量、成長圧力が前述の設定値に安定したことを確認後、各シャッターを開放し、GaN層を30分間成膜した。GaN層の膜厚は0.11μmであった。
成膜後のGaN層をRHEEDにより観察した。観察したRHEED像を図7に示す。明瞭な2次元回折ストリークパターンを示していたことから、極めて平坦な表面状態を有する単結晶層が成膜されていたことがわかった。
得られたGaN層の表面を微分干渉顕微鏡にて倍率200倍で観察したところ、Gaドロップレットは観察されず優れた表面状態を有していた。
得られたGaN層の結晶のモザイク性をX線ロッキングカーブ測定にて評価した。測定は(1−100)面を測定面とし、a軸、及びc軸を回転軸としたチルトを評価するためのX線ロッキングカーブ測定と、(1−102)面を測定面とし、a軸と垂直方向の結晶軸を回転軸としたツイストを評価するためのX線ロッキングカーブ測定を行った。それぞれのX線ロッキングカーブの半値全幅をa、a、bとし、表2に示す。a=0.034°、a=0.036°、b=0.019°と、チルト、ツイストとも極めて小さく、優れた結晶性を有していた。
得られたGaN層の不純物濃度を二次イオン質量分析法にて、測定元素をH,C,Oとして測定した。それぞれの測定結果を表3に示す。H濃度:7.4×1018、C濃度:5.2×1018、O濃度:5.2×1020(単位:atom/cm)と、不純物濃度は低く、半導体として適した品質を有していた。
<実施例2>
ZnO基板とGa金属ターゲットとの距離を実施例1に対して−10mm、Arガスと窒素ガスの導入量をそれぞれ2.0sccm,2.5sccm、成長圧力を3.7×10−2Torr、基板温度を357℃とし、電圧印加を休止する時間を900μsec、電圧印加時間中の1secあたりの平均エネルギーを2200Wとした以外は実施例1と同様に成膜した。GaN層の膜厚は0.06μmであった。
成膜後のGaN層のRHEED像は明瞭な2次元ストリークパターンを示していたことから、極めて平坦な表面状態を有する単結晶層が成膜されていたことがわかった。
得られたGaN層の表面を微分干渉顕微鏡にて倍率200倍で観察したところ、Gaドロップレットは一辺を500μmとする正方形区画内に3個しか観測されず、半導体デバイス等として利用可能な表面状態を有していた。
得られたGaN層の結晶のモザイク性を実施例1と同様にX線ロッキングカーブ測定にて評価した結果を表1に示す。a=0.091°、a=0.107°、b=0.145°と、実施例1に比べややチルト、ツイストとも大きくなっているものの、良好な結晶性を有していた。
<実施例3>
ZnO基板とGa金属ターゲットとの距離を実施例1に対して+10mm、Arガスと窒素ガスの導入量をそれぞれ0.5sccm,3.5sccm、成長圧力を2.5×10−2Torr、基板温度を317℃とし、ZnO基板とGa金属ターゲット間に印加するDC電源の電圧を−455V、電圧印加を休止する時間を25μsec、電圧印加時間中の1secあたりの平均エネルギーを191Wとした以外は実施例1と同様に成膜した。GaN層の膜厚は0.11μmであった。
成膜後のGaN層のRHEED像は明瞭な2次元ストリークパターンを示していたことから、極めて平坦な表面状態を有する単結晶層が成膜されていたことがわかった。
得られたGaN層の表面を微分干渉顕微鏡にて倍率200倍で観察したところ、Gaドロップレットは観察されず優れた表面状態を有していた。
得られたGaN層の結晶のモザイク性を実施例1と同様にX線ロッキングカーブ測定にて評価した結果を表1に示す。a=0.035°、a=0.036°、b=0.027°と、チルト、ツイストとも極めて小さく、優れた結晶性を有していた。
<実施例4>
Arガスと窒素ガスの導入量をそれぞれ2.5sccm,2.5sccm、成長圧力を3.6×10−2Torr、基板温度を348℃とし、ZnO基板とGa金属ターゲット間に印加するDC電源の電圧を−592V、電圧を印加する時間を50μsec、電圧印加を休止する時間を950μsec、電圧印加時間中の1secあたりの平均エネルギーを533Wとした以外は実施例1と同様に成膜した。GaN層の膜厚は0.13μmであった。
成膜後のGaN層のRHEED像は明瞭な2次元ストリークパターンを示していたことから、極めて平坦な表面状態を有する単結晶層が成膜されていたことがわかった。
得られたGaN層の表面を微分干渉顕微鏡にて倍率200倍で観察したところ、III族ドロップレットは一辺を500μmとする正方形区画内に4個しか観測されず、半導体デバイス等として利用可能な表面状態を有していた。
得られたGaN層の結晶のモザイク性を実施例1と同様にX線ロッキングカーブ測定にて評価した結果を表1に示す。a=0.034°、a=0.038°、b=0.029°と、チルト、ツイストとも極めて小さく、優れた結晶性を有していた。
<実施例5>
(1−100)面(m面)を成長面とするZnO基板を成膜装置内に導入しInGaN層を成膜した。ターゲットとしてGa金属、及びIn金属を用いた。Ga金属ターゲット、及びIn金属ターゲットはそれぞれマグネトロンスパッタガンに取り付け、Ga金属ターゲットはZnO基板の成長面に対して平行になるように配置し、In金属ターゲットは、In金属ターゲットの法線が、ZnO基板の成長面に対し30°となる位置に配置した。ZnO基板と各ターゲットとの距離はどちらも約6cmとした。雰囲気ガスとしてマスフローコントローラーによりArガスを1.0sccm、窒素ガスを4.0sccm導入し、成長圧力は2.1×10−2Torrとした。ZnO基板を電位的に接地し、ZnO基板とGa金属ターゲット間に印加するDC電源の電圧を−607V、電圧を印加する時間を5μsec、電圧印加を休止する時間を95μsecとして繰り返し、電圧印加時間中の1secあたりの平均エネルギーを668Wとした。またZnO基板とIn金属ターゲット間に印加するDC電源の電圧を−502V、電圧を印加する時間を5μsec、電圧印加を休止する時間を115μsecとして繰り返し、電圧印加時間中の1secあたりの平均エネルギーを120Wとした。ZnO基板の基板温度を330℃とし、ZnO基板前、Ga金属ターゲット、及びIn金属ターゲット上に原料供給を遮るためのシャッターを配置した状態で、成長室内に導入するArガス量を一時的に増加させることによりスパッタ放電を開始させ、Arガス量、成長圧力が前述の設定値に安定したことを確認後、各シャッターを開放し、InGaN層を30分成膜した。InGaN層の膜厚は0.10μmであった。
成膜後のGaN層のRHEED像は明瞭な2次元ストリークパターンを示していたことから、極めて平坦な表面状態を有する単結晶層が成膜されていたことがわかった。
得られたInGaN層の表面を微分干渉顕微鏡にて倍率200倍で観察したところ、III族ドロップレットは観察されず優れた表面状態を有していた。
得られたInGaN層の結晶のモザイク性を実施例1と同様にX線ロッキングカーブ測定にて評価した結果を表1に示す。a=0.044°、a=0.048°、b=0.039°と、チルト、ツイストとも極めて小さく、優れた結晶性を有していた。
<比較例1> c面上成膜
ZnO基板の成長面を(0001)面(c面)とし、電圧印加時間中の1secあたりの平均エネルギーを607W、基板温度を316℃とした以外は実施例1と同様に成膜した。GaN層の膜厚は0.14μmであった。
成膜後のGaN層をRHEEDにより観察した。実施例1と同様の2次元回折ストリークパターンも観察されたが、リング状パターンを示す箇所も成長面内には混在していたことから、表面付近の結晶性が劣化し始めていることがわかった。観察したリング状パターンのRHEED像を図8に示す。
得られたGaN層の結晶のモザイク性をX線ロッキングカーブ測定にて評価した。測定は(0001)面を測定面とし、a軸を回転軸としたチルトを評価するためのX線ロッキングカーブ測定と、(1−102)面を測定面とし、a軸と垂直方向の結晶軸を回転軸としたツイストを評価するためのX線ロッキングカーブ測定を行った。それぞれのX線ロッキングカーブの半値全幅をa、bとし、表1に示す。a=0.152°、b=0.628°と、ツイストが大きく、半導体デバイス等として利用困難な結晶性を有していた。
得られたGaN層の不純物濃度を二次イオン質量分析法にて、検出元素をH、C、Oとして測定した。それぞれの測定結果を表2に示す。H濃度:1.5×1022、C濃度:1.5×1021、O濃度:2.9×1022(単位:atom/cm)と、不純物濃度はいずれも高く、半導体としての利用には適さない品質であった。
<比較例2> PLD成膜
(1−100)面(m面)を成長面とするZnO基板を成膜装置内に導入しGaN層を成膜した。ターゲットとしてGa金属を用いた。Ga金属ターゲットは、ZnO基板の成長面に対して平行になるように配置し、ZnO基板とGa金属ターゲットとの距離は約7cmとした。窒素源としてRFラジカル源を300Wで用い、成長圧力は3×10−6Torrとした。ターゲットに照射するKrFエキシマレーザから出射するパルスレーザ光の照射時間を20ns、照射の休止時間を33msとして繰り返し、照射時間中の1secあたりの平均エネルギーを6.0×10Wとした。ZnO基板の基板温度を320℃とし、GaN層を1時間成膜した。GaN層の膜厚は0.05μmであった。
得られたGaN層の表面を微分干渉顕微鏡にて倍率200倍で観察したところ、Gaドロップレットは一辺を500μmとする正方形区画内に153個観測され、半導体デバイス等として利用困難な表面状態を有していた。
<比較例3> PLD成膜
成長圧力を4.5×10−6Torr、照射時間中の1secあたりの平均エネルギーを3.0×10W、ZnO基板の基板温度を333℃とした以外は比較例2と同様に成膜した。GaN層の膜厚は0.03μmであった。
得られたGaN層の表面を微分干渉顕微鏡にて倍率200倍で観察したところ、Ga族ドロップレットは一辺を500μmとする正方形区画内に56個観測され、半導体デバイス等として利用困難な表面状態を有していた。

また、実施例5のようにドロップレットが観察されない結晶膜表面の微分干渉顕微鏡画像の例を図9に示す。また、比較例2、3のように、ドロップレットが観察された結晶膜表面の微分干渉顕微鏡画像の例を図10に示す。
六方晶系のミラー指数を説明するための図である。 X線ロッキングカーブ(XRC)の測定方法を説明するための図である。 元素の間欠供給のタイミングを説明する図である。 Ton(横軸)、Toff(縦軸)を座標軸とする平面上で、間欠供給の条件を説明するための図である。 DCスパッタ装置の構成を模式的に示す図である。 DCスパッタの印加電圧のタイミングを説明する図である。 実施例1で成長した結晶のRHEED像である。 比較例1で成長した結晶のRHEED像である。 実施例5のようにドロップレットが観察されない結晶膜表面の微分干渉顕微鏡画像の例を示す。 比較例2、3のように、ドロップレットが観察された結晶膜表面の微分干渉顕微鏡画像の例を図10に示す。
符号の説明
10 DCスパッタ装置
11 チャンバ
12 ガス導入口
13 圧力弁
14 ローターリーポンプ
15 基板ホルダ
16 電源
20 ZnO基板
21 ターゲット

Claims (22)

  1. ZnO基板上に化合物エピタキシャル層を形成する方法であって、
    (a)前記ZnO基板の成長面が、{0001}面となす角度が10°以上であり、
    (b)前記化合物エピタキシャル層を形成するための元素の全て、または一部を、前記基板上の成長面に間欠的に供給し、その際に、間欠的な供給シーケンスにおける任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、式(A−1):
    (A−1) 1×10−6 sec ≦ Toff ≦ 1×10−2 sec
    1×10−6 sec ≦ Ton ≦ 1×10−2 sec
    を満たすように供給して結晶成長すること
    を特徴とする化合物エピタキシャル層の製造方法。
  2. 前記元素の間欠的供給を、原料源を間欠的に励起することによって行うことを特徴とする請求項1に記載の製造方法。
  3. 前記原料源の励起をDCスパッタ法を用いて行うことを特徴とする請求項2に記載の製造方法。
  4. ZnO基板上に化合物エピタキシャル層を形成する方法であって、
    (a)c面となす角度が10°以上の面を主面として有するZnO基板を用意する工程と、
    (b)前記化合物エピタキシャル層を形成するための元素の全て、または一部を含む原料源をDCスパッタ法により間欠的に励起して、前記基板上の成長面に間欠的に供給する工程と
    を有することを特徴とする化合物エピタキシャル層の製造方法。
  5. 前記元素の間欠的供給を周期的に行うことを特徴とする請求項1〜4のいずれか1項に記載の製造方法。
  6. 任意の供給休止時間Toff(sec)における前記元素の時間あたりの供給量が、直前の供給継続時間Ton(sec)における前記元素の時間あたりの最大供給量に対して10%以下である請求項1〜5のいずれか1項に記載の製造方法。
  7. 任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、式(A−2):
    (A−2) 0.01%≦Ton/(Ton+Toff)≦50%
    を満たすことを特徴とする請求項1〜6のいずれか1項に記載の製造方法。
  8. 任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、式(A−3):
    (A−3) 1×10−5sec≦Toff≦5×10−3sec
    1×10−6sec≦Ton ≦5×10−3sec
    を満たすことを特徴とする請求項1〜7のいずれか1項に記載の製造方法。
  9. 任意の供給継続時間Ton(sec)と、次の元素供給までの供給休止時間Toff(sec)が、式(A−4):
    (A−4) 1%≦Ton/(Ton+Toff)≦50%
    を満たすことを特徴とする請求項1〜8のいずれか1項に記載の製造方法。
  10. 前記化合物エピタキシャル層がIII−V族窒化物層であることを特徴とする請求項1〜9のいずれか1項に記載の製造方法。
  11. 前記化合物エピタキシャル層が、GaN、InN、AlN、InGaN、AlGaN、InAlNおよびAlInGaNからなる群より選択される材料を含むことを特徴とする請求項1〜10のいずれか1項に記載の製造方法。
  12. 前記原料源が、III族金属またはIII族窒化物であることを特徴とする請求項1〜11のいずれか1項に記載の製造方法。
  13. 任意の供給継続時間Ton(sec)中において、前記原料源を励起するために要する1secあたりの平均エネルギーが1×10W以下であることを特徴とする請求項1〜12のいずれか1項に記載の製造方法。
  14. 前記化合物エピタキシャル層の成長温度が、500℃以下であることを特徴とする請求項1〜13のいずれか1項に記載の製造方法。
  15. 前記化合物エピタキシャル層の成長温度が、300以上500℃以下の範囲であることを特徴とする請求項14に記載の製造方法。
  16. 前記ZnO基板の成長面が、{0001}面となす角度が90°の面であることを特徴とする請求項1〜15のいずれか1項に記載の製造方法。
  17. 前記ZnO基板の成長面が、{1−100}または{11−20}面であることを特徴とする請求項16に記載の製造方法。
  18. 請求項1〜17のいずれか1項に記載の方法で得られた化合物エピタキシャル層。
  19. {0001}面となす角度が10°以上の面を成長面とするZnO基板上に成膜された化合物エピタキシャル層であって、
    光学顕微鏡において観察される最上層の表面において、一辺を500μmとする任意の正方形区画内に存在するドロップレットの個数が、0個以上50個以下であることを特徴とする化合物エピタキシャル層。
  20. 請求項1〜17のいずれか1項に記載の方法により、ZnO基板の上に{0001}面となす角度が10°以上の面を成長面として成膜された化合物エピタキシャル層であって、
    光学顕微鏡において観察される最上層の表面において、一辺を500μmとする任意の正方形区画内に存在するドロップレットの個数が、0個以上50個以下であることを特徴とする化合物エピタキシャル層。
  21. 請求項18〜20のいずれか1項に記載の化合物エピタキシャル層と、成長に使用したZnO基板を有する半導体積層構造。
  22. 請求項18〜20のいずれか1項に記載の化合物エピタキシャル層の上に、その他の層を有することを特徴とする半導体積層構造。
JP2008222149A 2008-08-29 2008-08-29 化合物エピタキシャル層の製造方法および半導体積層構造 Withdrawn JP2010056435A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008222149A JP2010056435A (ja) 2008-08-29 2008-08-29 化合物エピタキシャル層の製造方法および半導体積層構造
PCT/JP2009/065118 WO2010024411A1 (ja) 2008-08-29 2009-08-28 化合物エピタキシャル層の製造方法、化合物エピタキシャル層、半導体積層構造および半導体発光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008222149A JP2010056435A (ja) 2008-08-29 2008-08-29 化合物エピタキシャル層の製造方法および半導体積層構造

Publications (1)

Publication Number Publication Date
JP2010056435A true JP2010056435A (ja) 2010-03-11

Family

ID=42072009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008222149A Withdrawn JP2010056435A (ja) 2008-08-29 2008-08-29 化合物エピタキシャル層の製造方法および半導体積層構造

Country Status (1)

Country Link
JP (1) JP2010056435A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192597A1 (ja) * 2013-05-31 2014-12-04 日本碍子株式会社 複合基板用支持基板および複合基板
KR20190046912A (ko) 2016-08-31 2019-05-07 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체, 그 제조 방법 및 질화물 반도체
KR20200015583A (ko) 2017-06-01 2020-02-12 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체 및 그 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192597A1 (ja) * 2013-05-31 2014-12-04 日本碍子株式会社 複合基板用支持基板および複合基板
JPWO2014192597A1 (ja) * 2013-05-31 2017-02-23 日本碍子株式会社 複合基板用支持基板および複合基板
US10332958B2 (en) 2013-05-31 2019-06-25 Ngk Insulators, Ltd. Supporting substrate for composite substrate and composite substrate
KR20190046912A (ko) 2016-08-31 2019-05-07 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체, 그 제조 방법 및 질화물 반도체
US10865469B2 (en) 2016-08-31 2020-12-15 Japan Science And Technology Policy Compound semiconductor, method for manufacturing same, and nitride semiconductor
US11549172B2 (en) 2016-08-31 2023-01-10 Japan Science And Technology Agency Compound semiconductor, method for manufacturing same, and nitride semiconductor
KR20200015583A (ko) 2017-06-01 2020-02-12 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체 및 그 제조 방법
US11888033B2 (en) 2017-06-01 2024-01-30 Japan Science And Technology Agency Compound semiconductor and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP5896442B2 (ja) Iii族窒化物膜の成長方法
EP2009148A1 (en) Group iii-v nitride layer and method for producing the same
US8309982B2 (en) Group-III nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
JP2006237556A (ja) GaN膜生成方法及び半導体素子並びにIII族窒化物の薄膜生成方法及びIII族窒化物の薄膜を有する半導体素子
WO2009142311A1 (ja) Iii族窒化物半導体積層構造体およびその製造方法
JP2008266113A (ja) Iii−v族窒化物層およびその製造方法
KR100667043B1 (ko) 산화아연 단결정 박막 제조방법
JP7352271B2 (ja) 窒化物半導体基板の製造方法
JP2010053002A (ja) 半導体積層構造
KR101458629B1 (ko) ZnO계 화합물 반도체 층의 제조방법
JP2010056435A (ja) 化合物エピタキシャル層の製造方法および半導体積層構造
JP2011103472A (ja) Iii族窒化物半導体積層構造体
WO2010024411A1 (ja) 化合物エピタキシャル層の製造方法、化合物エピタキシャル層、半導体積層構造および半導体発光デバイス
JP5506221B2 (ja) ZnO系半導体素子の製造方法
JP2008053703A (ja) AlN層およびAlGaN層並びにそれらの製造方法
JP2009283895A (ja) Iii族窒化物半導体積層構造体
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP2008053640A (ja) Iii−v族窒化物層およびその製造方法
JP2010056436A (ja) 化合物エピタキシャル層の製造方法および半導体積層構造
US20140183579A1 (en) Miscut semipolar optoelectronic device
TW201337050A (zh) 纖鋅礦結構材料之非極性晶面
JP6092657B2 (ja) p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
WO2021172531A1 (ja) 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法
CN109637925B (zh) 氧化镁锌薄膜及其制备方法
JP7364183B2 (ja) AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111101