WO2021172531A1 - 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法 - Google Patents

窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法 Download PDF

Info

Publication number
WO2021172531A1
WO2021172531A1 PCT/JP2021/007422 JP2021007422W WO2021172531A1 WO 2021172531 A1 WO2021172531 A1 WO 2021172531A1 JP 2021007422 W JP2021007422 W JP 2021007422W WO 2021172531 A1 WO2021172531 A1 WO 2021172531A1
Authority
WO
WIPO (PCT)
Prior art keywords
aln
film
substrate
nitride semiconductor
semiconductor substrate
Prior art date
Application number
PCT/JP2021/007422
Other languages
English (en)
French (fr)
Inventor
三宅　秀人
丁 王
謙次郎 上杉
Original Assignee
国立大学法人三重大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人三重大学 filed Critical 国立大学法人三重大学
Priority to EP21761788.5A priority Critical patent/EP4112788A4/en
Priority to KR1020227028930A priority patent/KR20220145338A/ko
Priority to CN202180016240.9A priority patent/CN115176049A/zh
Priority to US17/802,342 priority patent/US20230100683A1/en
Priority to JP2022503756A priority patent/JPWO2021172531A1/ja
Publication of WO2021172531A1 publication Critical patent/WO2021172531A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Definitions

  • the present invention relates to a nitride semiconductor substrate, a semiconductor element, and a method for manufacturing a nitride semiconductor substrate.
  • Group III nitride semiconductors such as aluminum nitride (AlN), aluminum gallium nitride (AlGaN), and aluminum gallium nitride indium (AlGaInN) are attracting attention as materials for optical semiconductor devices such as ultraviolet light emitting devices.
  • AlN has a very wide bandgap among semiconductor materials and can efficiently take out ultraviolet light to the outside, so it is expected as a highly efficient light emitting device substrate.
  • a bulk AlN single crystal substrate is expensive and it is difficult to produce a substrate having a large area, there is a big problem in terms of cost as a substrate material for an ultraviolet light emitting element.
  • a nitride semiconductor substrate in which a high-quality AlN thin film is formed on an inexpensive sapphire substrate is expected.
  • Patent Document 1 As a method for obtaining a nitride semiconductor substrate on which a high-quality AlN thin film having a low defect density of AlN crystals is formed, for example, there is a technique described in Patent Document 1.
  • Patent Document 1 a group III nitride semiconductor is formed in an airtight state in which the main surface is covered with a cover member for suppressing dissociation of components of the group III nitride semiconductor from the main surface of the group III nitride semiconductor.
  • a method for manufacturing a nitride semiconductor substrate for annealing a substrate is disclosed.
  • Patent Document 1 discloses that the full width at half maximum of the X-ray diffraction locking curve on the (10-12) plane of the nitride semiconductor substrate manufactured by the above manufacturing method is 300 arcsec, and further high crystallization is required. be.
  • the present invention is intended to solve the above-mentioned problems, and an object of the present invention is to provide a high-quality nitride semiconductor substrate or the like.
  • the nitride semiconductor substrate according to one aspect of the present invention includes a substrate and an AlN-containing film provided above the substrate, and the thickness of the AlN-containing film is 10,000 nm.
  • the penetration dislocation density of the AlN-containing film is 2 ⁇ 10 8 cm- 2 or less.
  • the nitride semiconductor substrate according to one aspect of the present invention includes a substrate and an AlN-containing film provided above the substrate, and the thickness of the AlN-containing film is 300 nm or more and 10,000 nm or less.
  • the oxygen concentration of the AlN-containing film is 10 18 cm -3 or more and 10 21 cm -3 or less, and the hydrogen concentration of the AlN-containing film is 10 16 cm -3 or more and 2 ⁇ 10 17 cm -3 or less.
  • the semiconductor element according to one aspect of the present invention includes the above-mentioned nitride semiconductor substrate.
  • the method for manufacturing the nitride semiconductor substrate according to one aspect of the present invention includes a preparatory step for preparing the substrate and a film forming step for forming an AlN film having a film thickness of 100 nm or more and 900 nm or less on the substrate.
  • the AlN film formed in the film forming step is annealed at 1500 ° C. or higher, and at least one of the film forming step and the annealing step is performed a plurality of times to form a film.
  • the penetration dislocation density of the AlN film is 2 ⁇ 10 8 cm- 2 or less.
  • a high quality nitride semiconductor substrate or the like can be realized.
  • FIG. 1 is a diagram showing a configuration example of a nitride semiconductor substrate of the first example according to the embodiment.
  • FIG. 2 is a diagram showing a configuration example of the nitride semiconductor substrate of the second example according to the embodiment.
  • FIG. 3 is a diagram showing a configuration example of the nitride semiconductor substrate of the third example according to the embodiment.
  • FIG. 4 is a schematic view showing a configuration example of the sputtering apparatus according to the embodiment.
  • FIG. 5 is a flowchart showing an example of a method for manufacturing a nitride semiconductor substrate according to the first example of the embodiment.
  • FIG. 6 is a flowchart showing an example of a method for manufacturing a nitride semiconductor substrate according to the second example of the embodiment.
  • FIG. 5 is a flowchart showing an example of a method for manufacturing a nitride semiconductor substrate according to the first example of the embodiment.
  • FIG. 6 is a flowchart showing an example of a
  • FIG. 7 is a flowchart showing an example of a method for manufacturing a nitride semiconductor substrate according to the third example of the embodiment.
  • FIG. 8 is an example diagram showing a table showing the crystallinity of the nitride semiconductor substrate according to the embodiment.
  • FIG. 9A is a diagram showing a planar TEM image of the nitride semiconductor substrate according to the embodiment.
  • FIG. 9B is a diagram of another example showing a table showing the crystallinity of the nitride semiconductor substrate according to the embodiment.
  • FIG. 9C is a diagram showing a cross-sectional TEM image of the nitride semiconductor substrate according to the embodiment.
  • FIG. 10 is a diagram showing the results of analysis of the impurity concentration of the nitride semiconductor substrate according to the embodiment.
  • FIG. 11 is a diagram of another example showing a table showing the crystallinity of the nitride semiconductor substrate according to the embodiment.
  • FIG. 12 is a schematic view of an example showing the temperature change in the manufacturing method of the second example.
  • FIG. 13 is a diagram of another example showing a table showing the crystallinity of the nitride semiconductor substrate according to the embodiment.
  • FIG. 14 is a schematic view of another example showing the temperature change in the production method of the second example.
  • FIG. 15 is a diagram of another example showing a table showing the crystallinity of the nitride semiconductor substrate according to the embodiment.
  • FIG. 11 is a diagram showing the results of analysis of the impurity concentration of the nitride semiconductor substrate according to the embodiment.
  • FIG. 11 is a diagram of another example showing a table showing the crystallinity of the nitrid
  • FIG. 16 is a schematic view of another example showing the temperature change in the production method of the second example.
  • FIG. 17 is a diagram showing another example of the result of analyzing the impurity concentration of the nitride semiconductor substrate according to the embodiment.
  • FIG. 18 is a diagram showing the relationship between the film thickness of the AlN-containing film, the annealing time, and the through-dislocation density according to the embodiment.
  • FIG. 19 is a schematic view of a laminated structure of ultraviolet light emitting elements according to an embodiment.
  • the terms “upper” and “lower” do not refer to the upward direction (vertically upward) and the downward direction (vertically downward) in absolute spatial recognition. Also, the terms “upper” and “lower” are used not only when the two components are spaced apart from each other and another component exists between the two components, but also when the two components It also applies when the two components are placed in close contact with each other and touch each other.
  • aluminum is Al
  • gallium is Ga
  • indium is In
  • nitrogen is N
  • aluminum nitride is AlN
  • aluminum nitride gallium is AlGaN
  • aluminum gallium nitride indium is AlGaInN
  • aluminum nitride is BAlN
  • aluminum nitride gallium nitride is Is sometimes referred to as BAlGaN
  • scandium aluminum gallium oxide is sometimes referred to as ScAlMgO 4.
  • FIG. 1 is a diagram showing a configuration example of the nitride semiconductor substrate 11 of the first example according to the present embodiment.
  • FIG. 2 is a diagram showing a configuration example of the nitride semiconductor substrate 21 of the second example according to the present embodiment.
  • FIG. 3 is a diagram showing a configuration example of the nitride semiconductor substrate 31 of the third example according to the present embodiment.
  • the nitride semiconductor substrate 11 of the first example includes a substrate 2 and an AlN-containing film 100.
  • the nitride semiconductor substrate 21 of the second example includes a substrate 2 and an AlN-containing film 200.
  • the nitride semiconductor substrate 31 of the third example includes a substrate 2 and an AlN-containing film 300.
  • the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 are films containing AlN such as AlGaN. In the first to third examples according to the embodiment, the film is described as a film composed of AlN.
  • the substrate 2 is, for example, a substrate made of sapphire.
  • the material constituting the substrate 2 is not limited to sapphire, the substrate 2 is, sapphire, it may be a substrate made from one of silicon carbide and ScAlMgO 4.
  • the substrate 2 in the first example, the second example, and the third example may be made of different materials.
  • the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 are thin films provided above the substrate 2.
  • the AlN-containing film 100 of the first example is composed of the first AlN film 10.
  • the AlN-containing film 200 of the second example is composed of the first AlN film 10 and the second AlN film 20.
  • the AlN-containing film 300 of the third example is composed of a first AlN film 10, a second AlN film 20, and a third AlN film 30.
  • the first AlN film 10, the second AlN film 20, and the third AlN film 30 are hexagonal crystals and are thin films composed of aggregates of crystal grains.
  • the 1AlN film 10 when the 2AlN film 20 and the 3AlN film 30 is composed of Al x Ga y In 1-x -y N is the Al compared to the total number elements of Al and Ga and In The number of elements is 50% or more.
  • the first AlN film 10, the second AlN film 20, and the third AlN film 30 are composed of B z Al w Ga 1-z-w N, the number of elements of Al is compared with the total number of elements of B, Al, and Ga. The number of elements is 50% or more.
  • each of the first AlN film 10, the second AlN film 20, and the third AlN film 30 may be composed of the same material composition or may be composed of different material compositions.
  • the film thickness of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 is 10,000 nm or less.
  • the film thickness of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 may be 300 nm or more.
  • the film thicknesses of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 are better preferably 450 nm or more and 3000 nm or less, and further preferably 600 nm or more and 2000 nm or less.
  • the nitride semiconductor substrate 11 of the first example is manufactured by the manufacturing method of the first example
  • the nitride semiconductor substrate 21 of the second example is manufactured by the manufacturing method of the second example
  • the nitride of the third example is manufactured by the manufacturing method of the third example.
  • FIG. 4 is a schematic view showing a configuration example of the sputtering apparatus 1000 according to the present embodiment.
  • FIG. 5 is a flowchart showing an example of a method for manufacturing the nitride semiconductor substrate 11 according to the first example of the present embodiment.
  • the sputtering apparatus 1000 includes a chamber 110, an intake pipe 101, an exhaust pipe 102, a valve 103, an exhaust pump 104, a substrate holder 105, a permanent magnet 108, and a high-pressure power supply 109. ..
  • the chamber 110 is a substantially closed room in which the substrate 2 and the target 107, which is the raw material of the first AlN film 10, are held facing each other, and the pressure and temperature of the gas inside the chamber 110 can be arbitrarily set.
  • the gas pressure inside the chamber 110 when sputtering is performed is referred to as a sputtering pressure.
  • the intake pipe 101 is an intake pipe for introducing the inert gas supplied from the outside into the chamber 110.
  • the inert gas is helium (He) gas, nitrogen (N 2 ) gas, argon (Ar) gas or the like.
  • the intake pipe 101 may supply a plurality of types of gas from one intake pipe at the same time.
  • a plurality of intake pipes 101 may be connected to the chamber 110. Further, it may be possible to introduce a gas other than the inert gas from the intake pipe 101.
  • the gas other than the inert gas is, for example, hydrogen (H 2 ) gas, oxygen (O 2 ) gas, ammonia (NH 3 ) gas and the like.
  • the intake pipe 101 may include a mechanism for precisely controlling the flow rate of the supplied gas.
  • the exhaust pipe 102 is an exhaust pipe for exhausting the gas inside the chamber 110 to the outside.
  • the valve 103 adjusts the exhaust flow rate of the exhaust pipe 102.
  • the exhaust pump 104 is a pump for exhausting the gas inside the chamber 110 to the outside through the exhaust pipe 102 and the valve 103.
  • the substrate holder 105 holds the substrate 2 in the state of a wafer substrate.
  • the substrate holder 105 may hold a plurality of substrates 2 that are simultaneously formed into a film.
  • the substrate holder 105 has a heating mechanism, and may be capable of heating and holding the substrate 2 in the range of 500 ° C. or higher and 650 ° C. or lower, for example, 600 ° C.
  • the substrate holder 105 may have a mechanism capable of arbitrarily controlling the angle at which the substrate 2 is seen from the target 107. It may be possible to rotate or revolve the substrate during the sputter film formation.
  • the target 107 is held in the target holder.
  • the target holder may hold a plurality of types of targets 107 made of different materials, and may be able to switch the target 107 to be sputtered. In this case, a plurality of different materials can be continuously sputtered while the chamber 110 is held in a high vacuum.
  • the shape of the target 107 is, for example, a circle with a diameter of 10 cm.
  • the target 107 may have a rectangular shape or other shape.
  • the high voltage power supply 109 applies a high frequency voltage between the substrate 2 and the target 107.
  • the high frequency voltage is, for example, an RF (Radio Frequency) voltage.
  • the RF voltage component of the high frequency voltage turns the gas supplied from the intake pipe 101 between the substrate 2 and the target 107 into plasma.
  • the plasmaized gas collides with the target 107 due to self-bias or an electric field generated by a DC voltage component applied by an external power source, and ejects (sputters) atoms on the surface of the target 107.
  • the ejected atoms fly toward the substrate 2 and adhere to the substrate 2 according to the kinetic energy given by sputtering.
  • the high frequency voltage may be, for example, 0 V or more and 5000 V or less, and the high frequency voltage frequency may be 13.56 MHz.
  • the DC voltage component can be set to 0 V or more and 2000 V or less.
  • the sputtering apparatus 1000 of FIG. 4 shows an example of so-called RF sputtering using a high frequency voltage
  • DC sputtering using a DC voltage may also be used.
  • the voltage may be applied in a pulse shape having a certain time width.
  • DC sputtering it is necessary to use a conductive material for the target 107.
  • the permanent magnet 108 forms a magnetic field for constraining the electrons in the plasma in the vicinity of the target 107.
  • the plasma density in the vicinity of the target 107 is increased and the sputtering rate is increased.
  • the substrate 2 by keeping the plasma away from the substrate 2, it is possible to prevent the substrate 2 from being irradiated with electrons or charged particles and the crystal quality of the first AlN film 10 from being deteriorated.
  • the sputtering apparatus 1000 does not have to include the permanent magnet 108. It may be possible to arbitrarily move the permanent magnet 108 during the sputter film formation. The vicinity of the target 107 and the permanent magnet 108 is cooled by cooling water, and the temperature rise of the target 107 is suppressed.
  • a configuration example of a sputtering-up type (or face-down type) in which the substrate 2 is arranged facing above the target 107 has been described.
  • a spatter-down type (face-up type) in which the substrate 2 is arranged to face the target 107 below the target 107 may be used, or a side sputter type (side) in which the substrate 2 is arranged to face the side of the target 107. Face type) may be used.
  • the distance between the substrate 2 and the target 107 is, for example, 14 cm.
  • the method for manufacturing the nitride semiconductor substrate 11 is roughly divided into a first step S21, a second step S22, a third step S23, and a fourth step S24.
  • the first step S21 is a preparatory step for preparing the substrate 2.
  • the substrate 2 is prepared in the substrate holder 105 in the sputtering apparatus 1000.
  • the substrate 2 is, for example, a sapphire substrate.
  • This sapphire substrate is, for example, 0.1 ° or more and 1.0 ° or less with respect to the [1-100] direction (m-axis direction) or [11-20] direction (a-axis direction) of sapphire from the (0001) plane. It may have an inclined surface as a surface.
  • the surface of this sapphire substrate may have a step terrace structure composed of a single atomic layer or a single molecular layer.
  • the back surface of the sapphire substrate may be optically polished to be a mirror surface, or may be roughened.
  • the substrate holder 105 may have a configuration capable of holding four or more 2-inch wafer substrates, for example.
  • the substrate holder 105 may have a configuration capable of holding a substrate having a size of 2 inches or more.
  • the following steps may be performed as a preliminary step to the first step S21.
  • the substrate 2 is arranged in a load lock chamber which is provided adjacent to the chamber 110 and can be independently opened to the atmosphere and evacuated to the atmosphere. After evacuating to a sufficiently high degree of vacuum inside the load lock chamber, the substrate 2 may be transported from the load lock chamber to the sputtering chamber under vacuum, and the substrate 2 may be installed on the substrate holder 105 inside the chamber 110.
  • the chamber 110 is not exposed to the atmosphere, so that the inside of the chamber 110 can always be maintained at a high degree of vacuum. Therefore, it is possible to stably control the crystal quality of AlN formed by sputtering.
  • the pressure inside the load lock chamber may be reduced to, for example, 1 ⁇ 10 -4 Pa or less.
  • the target 107 which is a film forming material, is prepared in the sputtering apparatus 1000.
  • the preparation step may include the first step S21 and the second step S22.
  • the target 107 is, for example, a sintered body of AlN.
  • the chamber 110 is vacuum exhausted for a sufficient time from the placement of the substrate 2 and the target 107 to the start of sputter film formation in the third step S23, and the chamber is evacuated. It is good to reduce the pressure of 110. At this time, it is preferable to reduce the pressure of the chamber 110 while keeping the temperature of the substrate 2 at the same temperature as or higher than that at the time of sputtering film formation.
  • the pressure inside the chamber 110 may be reduced to, for example, 6 ⁇ 10 -5 Pa or less.
  • the third step S23 is a film forming step for forming an AlN film (first AlN film 10). Specifically, in the third step S23, the target 107 is sputtered at a sputtering pressure smaller than 0.5 Pa to form a first AlN film 10 containing the composition of the target material on the substrate 2. The third step S23 is also called a sputtering process.
  • the flow rate of the gas supplied from the intake pipe, the exhaust speed of the exhaust pump 104, and the opening degree of the valve 103 so that the sputter pressure of the chamber 110 becomes a desired pressure of 0.5 Pa or less. Is adjusted by.
  • the heating mechanism of the substrate holder 105 keeps the surface temperature of the substrate 2 in the range of about 500 ° C. or higher and 650 ° C. or lower, for example, about 600 ° C.
  • nitrogen gas is supplied from the intake pipe 101 as an inert gas.
  • the flow rate of nitrogen gas is, for example, 10 sccm (Standard Cubic Centimeter per Minute) or more and 100 sccm.
  • the unit sccm is a standardized unit at 0 ° C. and 1 atm.
  • the high frequency voltage of the high voltage power supply 109 is several hundred V, and the frequency of the high frequency voltage is, for example, 13.56 MHz.
  • the electric power supplied from the high-voltage power supply 109 to the target 107 is, for example, 200 W or more and 1000 W or less.
  • the sputtering time may be determined according to the desired film thickness of the first AlN film 10 to be formed and the power supplied to the target.
  • plasma is generated between the target 107 and the shutter with the shutter arranged between the substrate 2 and the target 107, and the target 107 is generated. May be provided with a step of sputtering.
  • impurities adhering to the surface of the target 107 can be removed by sputtering the target 107 in a state where the atoms sputtered from the target 107 are blocked by the shutter and do not reach the substrate 2.
  • the surface of the target 107 may be sputtered for a sufficient time, the shutter arranged between the substrate 2 and the target 107 may be removed, and the film formation of the first AlN film 10 on the substrate 2 may be started. This makes it possible to stably control the crystal quality of the first AlN film 10 which has been sputter-deposited thereafter.
  • the film thickness of the first AlN film 10 included in the nitride semiconductor substrate 11 of the first example may be, for example, 300 nm or more and 1200 nm or less. Further, in order to suppress the introduction of cracks into the first AlN film 10 due to the annealing treatment described later, the larger the film thickness of the first AlN film 10, the smaller the sputtering pressure of the chamber 110 may be. For example, the sputtering pressure of the chamber 110 may be 0.05 Pa or less.
  • the set of (P, T) is , (0.05, 640), (0.1, 480), and (0.2, 320) may be satisfied.
  • the sputtering pressure P and the film thickness T of the nitride layer may be selected so as to be included in the following ranges.
  • the set of (P, T) satisfies at least one of (0.05, 560) and (0.1, 400).
  • the sputtering pressure P and the film thickness T of the nitride layer may be selected so as to be included in the following ranges.
  • the sputtering pressure P and the film thickness T of the nitride layer may be selected so as to be included in the following ranges.
  • (3.1) or (3.2) of (3.1) P ⁇ 76.6 ⁇ T- 1.17 and 300 ⁇ T ⁇ 850, (3.2) P ⁇ 0.03 and T ⁇ 850. ) May be selected from the range included in any one of them.
  • the numerical range of P and T is ⁇ 10%, which is an effective range.
  • the fourth step S24 is an annealing step of annealing the AlN film (first AlN film 10) formed in the film forming step (third step S23) at 1500 ° C. or higher. Specifically, in the fourth step S24, the substrate 2 on which the first AlN film 10 is formed is heat-treated at 1500 ° C. or higher, more preferably 1650 ° C. or higher and 1750 ° C. or lower. The fourth step S24 is also called an annealing process.
  • the substrate 2 on which the first AlN film 10 is formed by the third step S23 is arranged inside the annealing device.
  • the annealing device may be any device capable of annealing, and may be a device different from the sputtering device 1000, or may be a sputtering device 1000.
  • the substrate 2 is arranged inside the annealing device as follows.
  • the main surface of the first AlN film 10 is covered with a cover member for suppressing dissociation of the components of the material constituting the first AlN film 10 from the main surface of the formed first AlN film 10.
  • dissociation means that the components (nitrogen, aluminum, gallium, indium, boron, etc.) are separated from the main surface of the first AlN film 10 and escape, and includes sublimation, evaporation, and diffusion.
  • the "main surface" of the first AlN film 10 (or the substrate 2) refers to the surface on the side to be laminated (formed) when another material is laminated (or formed) on the first AlN film 10 (or the substrate 2).
  • the first AlN film 10 is formed between the film forming step (third step S23) and the annealing step (fourth step S24) when the cover member is not installed in an inert gas atmosphere.
  • the filmed substrate 2 is exposed to the atmosphere.
  • gas replacement is performed by exhausting the inside of the annealing device to create a vacuum and then inflowing an inert gas or a mixed gas.
  • the temperature of the substrate 2 on which the first AlN film 10 is formed is raised while keeping the first AlN film 10 in the above-mentioned airtight state.
  • the rate at which the temperature is raised is called the rate of temperature rise.
  • the heating rate may be, for example, 18.9 ° C. per minute.
  • the temperature of the substrate 2 on which the first AlN film 10 is formed After the temperature of the substrate 2 on which the first AlN film 10 is formed reaches a predetermined temperature (for example, 1650 ° C. or higher and 1750 ° C. or lower), the temperature of the substrate 2 on which the first AlN film 10 is formed is set to a predetermined temperature.
  • the first AlN film 10 is annealed by holding the film for a predetermined time.
  • the temperature of the substrate 2 on which the first AlN film 10 during annealing is formed is called the annealing temperature
  • the time for holding the substrate 2 at the annealing temperature is called the annealing time.
  • annealing may be performed at a higher annealing temperature.
  • the annealing temperature is better if it is 1700 ° C. or higher and 1750 ° C. or lower, and even better if it is 1725 ° C. or higher and 1750 ° C. or lower.
  • the annealing time may be, for example, 3 hours or more and 12 hours or less. Further, in order to reduce the penetrating dislocation density of the first AlN film 10, the thicker the film thickness of the first AlN film 10, the longer the annealing time may be. Further, when the annealing temperature is excessively high or the annealing time is excessively long, the surface flatness of the first AlN film 10 after the annealing treatment may decrease. In order to reduce the through-dislocation density without impairing the surface flatness of the first AlN film 10, the annealing temperature may be raised and the annealing time may be lengthened within a range where the surface flatness is not impaired.
  • the temperature of the substrate 2 on which the first AlN film 10 is formed is lowered to 100 ° C. or lower.
  • the substrate 2 on which the first AlN film 10 is formed is taken out from the annealing device.
  • the rate at which the temperature is lowered is called the temperature drop rate.
  • the temperature lowering rate may be, for example, 1 ° C. or higher and 100 ° C. or lower per minute. Further, the temperature lowering rate may be constant or may change with time.
  • the substrate 2 on which the first AlN film 10 is formed is annealed in an atmosphere of an inert gas such as nitrogen gas, argon gas, helium gas, or a mixed gas obtained by adding ammonia gas and carbon monoxide gas to the inert gas. Will be done.
  • an inert gas such as nitrogen gas, argon gas, helium gas, or a mixed gas obtained by adding ammonia gas and carbon monoxide gas to the inert gas. Will be done.
  • the pressure of the inert gas or mixed gas in the annealing device is in the range of 0.1 atm or more and 10 atm or less (76 Torr or more and 7600 Torr or less) in which the annealing effect can be expected. Due to the relationship, it is set to about 0.5 atm or more and 2 atm or less. In principle, the higher the partial pressure of nitrogen contained in these gases, the more the crystallinity and surface roughness of the first AlN film 10 can be expected to be suppressed, but the pressure of the gas may be set to around 1 atm.
  • the penetrating dislocation density of the first AlN film 10 can be reduced and the crystallinity can be improved.
  • the annealing device is a heating container having a constant volume, has a function of controlling the substrate temperature at 500 ° C. or higher and 1800 ° C. or lower, and is an inert gas and a mixed gas for being introduced into the device and replaced. It suffices as long as it has a function of controlling the pressure and the flow rate of the above.
  • the cover member covers the substrate 2 on which the first AlN film 10 is formed, or the cover member is arranged upward, and the substrate 2 on which the first AlN film 10 is formed is placed.
  • the first AlN film 10 may be arranged face down so as to be in contact with the cover member. Further, a mechanism for applying an arbitrary pressure between the cover member and the substrate may be provided.
  • the annealing device may be capable of simultaneously heat-treating the substrate 2 on which a plurality of first AlN films 10 are formed.
  • the airtight state is a state realized in the annealing apparatus, and is a cover member for suppressing dissociation of its components (nitrogen, aluminum, gallium, indium, etc.) from the main surface of the first AlN film 10. It is a state in which the main surface of the film 10 is covered. That is, the airtight state suppresses the dissociation of the component from the main surface of the first AlN film 10 by a physical method. In this state, the gas does not substantially flow between the cover member and the main surface of the first AlN film 10.
  • annealing the nitride semiconductor substrate 11 in such an airtight state it is possible to prevent the main surface from becoming rough due to the dissociation of its components from the main surface of the first AlN film 10. Further, annealing at a higher temperature becomes possible, and a nitride semiconductor substrate 11 having a flat surface and a high-quality first AlN film 10 formed is realized.
  • the target 107 prepared in the second step S22 is not limited to the sintered body of AlN, and may be Al, AlGaN, AlNGaIn, BAlN or BAlGaN.
  • the inert gas in the sputtering of the third step S23 is not limited to nitrogen gas, but may be argon gas, helium gas, or a mixed gas of nitrogen gas, argon gas, and helium gas.
  • the airtight state in annealing is performed for the purpose of easily obtaining the surface of a nitride layer having a flat surface. Therefore, it is not necessary to cover the surface under annealing conditions that do not substantially cause roughness due to desorption from the surface, or when an uneven structure is intentionally formed on the surface of the first AlN film 10.
  • FIG. 6 is a flowchart showing an example of a method for manufacturing the nitride semiconductor substrate 21 according to the second example of the present embodiment.
  • the manufacturing method of the nitride semiconductor substrate 21 is roughly divided into the first step S31, the second step S32, the third step S33, the fourth step S34, the fifth step S35, and the sixth step S36.
  • the first step S31 and the second step S32 are the same as the first step S21 and the second step S22 of the manufacturing method of the first example.
  • the third step S33 in the second example is a film forming step for forming an AlN film (first AlN film 10). Specifically, in the third step S33, the target 107 is sputtered at a sputtering pressure smaller than 0.5 Pa to form a first AlN film 10 containing the composition of the target material on the substrate 2. That is, the third step S33 is the first sputtering process.
  • the flow rate of the gas supplied from the intake pipe, the exhaust speed of the exhaust pump 104, and the opening degree of the valve 103 so that the sputter pressure of the chamber 110 becomes a desired pressure of 0.5 Pa or less. Is adjusted by.
  • the heating mechanism of the substrate holder 105 keeps the surface temperature of the substrate 2 in the range of about 500 ° C. or higher and 650 ° C. or lower, for example, about 600 ° C.
  • nitrogen gas is supplied from the intake pipe 101 as an inert gas.
  • the flow rate of nitrogen gas is, for example, 10 sccm or more and 100 sccm or less.
  • the high frequency voltage of the high voltage power supply 109 is several hundred V, and the frequency of the high frequency voltage is, for example, 13.56 MHz.
  • the electric power supplied from the high-voltage power supply 109 to the target 107 is, for example, 200 W or more and 1000 W or less.
  • the sputtering time may be determined according to the desired film thickness of the first AlN film 10 to be formed and the power supplied to the target.
  • plasma is generated between the target 107 and the shutter with the shutter arranged between the substrate 2 and the target 107, and the target 107 is generated. May be provided with a step of sputtering.
  • impurities adhering to the surface of the target 107 can be removed by sputtering the target 107 in a state where the atoms sputtered from the target 107 are blocked by the shutter and do not reach the substrate 2.
  • the shutter arranged between the substrate 2 and the target 107 may be removed, and the film formation of the first AlN film 10 on the substrate 2 may be started. This makes it possible to stably control the crystal quality of the first AlN film 10 which has been sputter-deposited thereafter.
  • the film thickness of the first AlN film 10 included in the nitride semiconductor substrate 11 of the second example is, for example, preferably 100 nm or more and 900 nm or less. Further, the film thickness of the first AlN film 10 included in the nitride semiconductor substrate 11 of the second example is better preferably 150 nm or more and 750 nm or less, and further preferably 200 nm or more and 600 nm or less.
  • the sputtering pressure of the chamber 110 may be 0.05 Pa or less.
  • the set of (P, T) is , (0.05, 640), (0.1, 480), and (0.2, 320) may be satisfied.
  • the sputtering pressure P and the film thickness T of the nitride layer may be selected so as to be included in the following ranges.
  • the set of (P, T) satisfies at least one of (0.05, 560) and (0.1, 400).
  • the sputtering pressure P and the film thickness T of the nitride layer may be selected so as to be included in the following ranges.
  • the sputtering pressure P and the film thickness T of the nitride layer may be selected so as to be included in the following ranges.
  • the fourth step S34 is an annealing step of annealing the AlN film (first AlN film 10) formed in the film forming step (third step S33) at 1500 ° C. or higher. Specifically, in the fourth step S34, the substrate 2 on which the first AlN film 10 is formed is annealed at 1500 ° C. or higher, more preferably 1650 ° C. or higher and 1750 ° C. or lower. That is, the fourth step S34 is the first annealing treatment.
  • the substrate 2 on which the first AlN film 10 is formed by the third step S33 is arranged inside the annealing device.
  • the substrate 2 is arranged inside the annealing device as follows.
  • the main surface of the first AlN film 10 is a cover member for suppressing the dissociation of the nitride semiconductor component from the main surface of the formed first AlN film 10. Make it airtight.
  • gas replacement is performed by exhausting the inside of the annealing device to create a vacuum and then inflowing an inert gas or a mixed gas. After that, the temperature of the substrate 2 on which the first AlN film 10 is formed is raised while keeping the first AlN film 10 in the above-mentioned airtight state. At this time, the heating rate may be, for example, 18.9 ° C. per minute.
  • the temperature of the substrate 2 on which the first AlN film 10 is formed After the temperature of the substrate 2 on which the first AlN film 10 is formed reaches a predetermined temperature (for example, 1650 ° C. or higher and 1750 ° C. or lower), the temperature of the substrate 2 on which the first AlN film 10 is formed is set for a predetermined time. The first AlN film 10 is annealed by holding the film for a predetermined time.
  • a predetermined temperature for example, 1650 ° C. or higher and 1750 ° C. or lower
  • the annealing temperature and the annealing time for reducing the through-dislocation density of the first AlN film 10 are the same as those in the fourth step S24 of the first example.
  • the pressure of the inert gas or the mixed gas in the annealing device may be set to the same as that in the fourth step S24 of the first example.
  • the fifth step S35 is a film forming step for forming an AlN film (second AlN film 20). That is, the fifth step S35 is the same step as the third step S33, and the fifth step S35 is the second sputtering process.
  • the sixth step S36 is an annealing step of annealing the AlN film (second AlN film 20) formed in the film forming step (fifth step S35) at 1500 ° C. or higher. That is, the sixth step S36 is the same step as the fourth step S34, and the sixth step S36 is the second annealing process.
  • the film forming step and the annealing step are performed a plurality of times.
  • the fifth step S35 will be briefly described with a focus on the difference from the third step S33.
  • the second AlN film 20 is formed on the first AlN film 10 that has been annealed in the fourth step S34.
  • the target 107 is sputtered at a sputtering pressure smaller than 0.5 Pa to form a second AlN film 20 containing the composition of the target material.
  • the procedure until the shutter is removed and the film formation of the second AlN film 20 on the first AlN film 10 is started is the same as in the third step S33.
  • the sputtering conditions such as the surface temperature of the substrate 2, the sputtering pressure, the RF output, the supply gas type, the supply gas flow rate, and the target material are the conditions when the first AlN film 10 is formed (third step S33). It may be the same as or different from.
  • the sputtering pressure when the second AlN film 20 is formed may be set higher than the sputtering pressure when the first AlN film 10 is formed.
  • the film thickness of the second AlN film 20 is, for example, preferably 100 nm or more and 900 nm or less. Further, the film thickness of the second AlN film 20 is better when it is 150 nm or more and 750 nm or less, and further when it is 200 nm or more and 600 nm or less.
  • the film thicknesses of the first AlN film 10 and the second AlN film 20 may be the same or different. For example, the film thickness of the second AlN film 20 may be thicker than the film thickness of the first AlN film 10.
  • the sputter pressure of the above may be reduced.
  • the sputtering pressure of the chamber 110 in the third step S33 and the fifth step S35 may be 0.05 Pa or less.
  • the substrate 2 on which the first AlN film 10 and the second AlN film 20 are formed is annealed at 1500 ° C. or higher, more preferably 1650 ° C. or higher and 1750 ° C. or lower.
  • the procedure up to the start of temperature rise of the annealing treatment is the same as that in the fourth step S34.
  • the annealing treatment conditions such as the temperature rising rate, the temperature lowering rate, the annealing temperature, and the annealing time may be the same as or different from the annealing treatment in the fourth step S34.
  • the annealing time of the annealing treatment in the sixth step S36 may be longer than the annealing time of the annealing treatment in the fourth step S34.
  • the annealing temperature of the annealing treatment in the sixth step S36 may be higher than the annealing temperature of the annealing treatment in the fourth step S34.
  • the temperature of the substrate 2 on which the first AlN film 10 and the second AlN film 20 were formed was set to 100 ° C. Lower to the following and remove from the annealing device.
  • the temperature lowering rate may be, for example, 1 ° C. or higher and 100 ° C. or lower per minute. Further, the temperature lowering rate may be constant or may change with time.
  • Non-Patent Document 1 will be described.
  • the first AlN layer and the second AlN layer formed on the substrate are manufactured by a manufacturing method in which the targets are Al and AlN, respectively. Therefore, in the nitride semiconductor substrate in the document, the polarities of the first AlN layer and the second AlN layer are reversed.
  • AlN was used as the target 107 in the third step S33 and the fifth step S35. Further, Al may be used as the target 107, but in the third step S33 and the fifth step S35, the materials constituting the target 107 may be the same material.
  • the polarities of the first AlN film 10 and the second AlN film 20 are the same and have Al polarities.
  • a plurality of layers having different polarities may be formed in the nitride semiconductor substrate 21 in this example, most of the first AlN film 10 and the second AlN film 20 have Al polarity and are N polar.
  • the film thickness of the layer having is 200 nm or less.
  • FIG. 7 is a flowchart showing an example of a method for manufacturing the nitride semiconductor substrate 31 according to the third example of the present embodiment.
  • the manufacturing method of the nitride semiconductor substrate 31 is roughly divided into the first step S41, the second step S42, the third step S43, the fourth step S44, the fifth step S45, and the sixth step S46. , 7th step S47 and 8th step S48.
  • the first step S41 to the sixth step S46 of the method for manufacturing the nitride semiconductor substrate 31 of the third example are the same as the first step S31 to the sixth step S36 of the method of manufacturing the nitride semiconductor substrate 21 of the second example. It is the same.
  • the seventh step S47 is a film forming step for forming an AlN film (third AlN film 30). That is, the seventh step S47 is the same step as the third step S43 and the fifth step S45, and the seventh step S47 is the third sputtering process.
  • the eighth step S48 is an annealing step of annealing the AlN film (third AlN film 30) formed in the film forming step (seventh step S47) at 1500 ° C. or higher. That is, the eighth step S48 is the same step as the fourth step S44 and the sixth step S46, and the eighth step S48 is the third annealing process.
  • the film forming step and the annealing step are performed a plurality of times.
  • the seventh step S47 will be briefly described with a focus on the difference from the fifth step S45 (that is, the fifth step S35 of the second example).
  • the third AlN film 30 is formed on the second AlN film 20 that has been annealed in the fifth step S45.
  • the procedure until the shutter is removed and the film formation of the second AlN film 20 on the second AlN film 20 is started is the same as in the fifth step S45.
  • the sputtering conditions such as the surface temperature of the substrate 2, the sputtering pressure, the RF output, the supply gas type, the supply gas flow rate, and the target material are the same as the conditions when the first AlN film 10 and the second AlN film 20 are formed. It may or may not be different.
  • the film thickness of the third AlN film 30 is, for example, preferably 100 nm or more and 900 nm or less. Further, the film thickness of the third AlN film 30 is better when it is 150 nm or more and 750 nm or less, and further when it is 200 nm or more and 600 nm or less.
  • the film thicknesses of the first AlN film 10, the second AlN film 20, and the third AlN film 30 may be the same or different.
  • the film forming method may be a sputtering method or another film forming method such as MOVPE (Metal Organic Vapor Phase Epitaxy), and may be used in combination.
  • MOVPE Metal Organic Vapor Phase Epitaxy
  • the sputtering apparatus uses a different sputtering apparatus for each film formation, and it is also possible to use the film forming apparatus and the annealing apparatus side by side in a line at the time of production.
  • the eighth step S48 will be briefly described with a focus on the difference from the sixth step S46 (that is, the sixth step S36 of the second example).
  • the substrate 2 on which the first AlN film 10, the second AlN film 20, and the third AlN film 30 are formed is annealed at 1500 ° C. or higher, more preferably 1650 ° C. or higher and 1750 ° C. or lower.
  • the procedure up to the start of temperature rise in the annealing treatment is the same as in the sixth step S46.
  • the annealing treatment conditions such as the temperature rising rate, the temperature lowering rate, the annealing temperature, and the annealing time may be the same as or different from the annealing treatment in the fourth step S44 and the sixth step S46.
  • the temperature of the substrate 2 is lowered to 100 ° C. or less and taken out from the annealing apparatus. ..
  • the temperature lowering rate may be, for example, 1 ° C. or higher and 100 ° C. or lower per minute. Further, the temperature lowering rate may be constant or may change with time.
  • a film forming step and an annealing step may be further performed after the eighth step S48.
  • the film forming step and the annealing step may be performed once or more, but it is preferable that the film forming step and the annealing step are performed four times or less for the sake of simplification of the manufacturing method.
  • the polarities of the first AlN film 10, the second AlN film 20, and the third AlN film 30 are the same and have Al polarity. Although a plurality of layers having different polarities may be formed in the nitride semiconductor substrate 31 in this example, most of the first AlN film 10, the second AlN film 20, and the third AlN film 30 have Al polarity.
  • the film thickness of the layer having N polarity is 200 nm or less.
  • the manufacturing method includes a preparatory step for preparing the substrate 2, a film forming step, and an annealing step.
  • the film forming step is a step of forming an AlN film (first AlN film 10, second AlN film 20, and third AlN film 30) having a film thickness of 100 nm or more and 900 nm or less on the substrate 2 as an example.
  • the annealing step is a step of annealing the AlN film formed in the film forming step at 1500 ° C. or higher.
  • the film forming process and the annealing process are performed a plurality of times. That is, as shown in the manufacturing methods of the second example and the third example, the film forming step is performed a plurality of times and the annealing step is performed a plurality of times. Further, the present invention is not limited to this, and at least one of the film forming step and the annealing step may be performed a plurality of times. That is, for example, the film forming step may be performed once and the annealing step may be performed a plurality of times, and further, for example, the film forming step may be performed a plurality of times and the annealing step may be performed once.
  • FIG. 8 is an example diagram showing a table showing the crystallinity of the nitride semiconductor substrates 11, 21 and 31 according to the present embodiment. More specifically, FIG. 8 shows the results of measurement of the nitride semiconductor substrates 11, 21 and 31 by an X-ray diffractometer (XRD: X-Ray Diffractometer).
  • XRD X-ray diffractometer
  • the sample substrate (board number) shown in FIG. 8 is a substrate corresponding to the nitride semiconductor substrates 11, 21 and 31 according to the present embodiment.
  • FIG. 8 shows the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 with respect to the film thickness, annealing temperature, and annealing time of the first AlN film 10, the second AlN film 20, and the third AlN film 30 according to the present embodiment.
  • the half-value full width of the X-ray diffraction locking curve (XRC) is shown.
  • the full width at half maximum of the XRC on the (0002) plane and the full width at half maximum of the XRC on the (10-12) plane of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 are shown.
  • the crystallinity of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 is the full width at half maximum (FWHM: Full Width at Half Maximum) of the diffraction peak obtained by the XRC measurement of the (0002) plane and the (10-12) plane. Corresponds to the value of. The smaller the full width at half maximum of this XRC, that is, the sharper the obtained diffraction peak, the better the crystallinity.
  • the unit of the full width at half maximum of XRC is arcsec (") representing an angle.
  • the surface states of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 are represented by flat, pits, and roug.
  • Flat is a state having the highest surface flatness
  • rouch is a state in which the surface is rough
  • pits is an intermediate state between flat and rouch.
  • the sample substrates with the substrate numbers shown in FIG. 8 correspond to the nitride semiconductor substrates 11, 21 and 31 manufactured by the manufacturing method according to the present embodiment.
  • the sample substrate with the substrate number will be described by the substrate number, for example, the substrate number A1.
  • the film thickness of the second AlN film 20 is 0 nm, which means that after the first annealing treatment, the second annealing treatment is performed without forming the second AlN film 20 in the second sputtering treatment. It means that it was broken.
  • the sample substrate is exposed to the atmosphere between the first annealing treatment and the second annealing treatment.
  • the fact that the film thickness of the third AlN film 30 is 0 nm means that after the second annealing treatment, the third annealing treatment was performed without forming the third AlN film 30 in the third sputtering treatment. It means that.
  • the sample substrate is exposed to the atmosphere between the second annealing treatment and the third sputtering.
  • the samples in which the film thicknesses of the second AlN film 20 and the third AlN film 30 are 0 nm have not been formed by the second and third sputtering treatments, and thus are the first example of the present embodiment.
  • the substrate numbers A1, A2, A3, B1, B2, B3, C1, C2, D1 and D2 correspond to the nitride semiconductor substrate 11.
  • the sample substrate is exposed to the atmosphere between the first annealing treatment and the second sputtering.
  • the sample in which the film thickness of the second AlN film 20 is larger than 0 nm corresponds to the nitride semiconductor substrate 21 manufactured by the manufacturing method according to the second example of the present embodiment.
  • the substrate numbers F1, F2, F3, F4, G1, H1, H2 and H3 correspond to the nitride semiconductor substrate 21.
  • the substrate number F1 is a nitride semiconductor substrate of the comparative example because the annealing temperature in the second annealing treatment is less than 1500 ° C.
  • the sample substrate is exposed to the atmosphere between the second annealing treatment and the third sputtering.
  • the sample in which the film thickness of the third AlN film 30 is larger than 0 nm corresponds to the nitride semiconductor substrate 31 manufactured by the manufacturing method according to the third example of the present embodiment.
  • the substrate numbers G2 and H4 correspond to the nitride semiconductor substrate 31.
  • the crystallinity is about the same even if the annealing time is lengthened.
  • the film thicknesses of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 according to the present embodiment are 300 nm or more and 10000 nm or less. That is, in the present embodiment, the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 can have a sufficiently large film thickness, and the nitride semiconductor substrates 11 and 21 according to the present embodiment are Highly crystalline. That is, high quality nitride semiconductor substrates 11, 21 and 31 are realized. As shown in FIG. 8, higher quality nitride semiconductor substrates 11, 21 and 31 are realized by annealing at a sufficient annealing temperature and annealing time.
  • the annealing time is lengthened (that is, the film forming step is performed once and the annealing step is performed a plurality of times. That), the crystallinity is improved.
  • the nitride semiconductor substrate 11 manufactured by a manufacturing method including a preparation step, a film forming step, and an annealing step, in which at least one of the film forming step and the annealing step is performed a plurality of times has crystallinity. high. Therefore, by using the manufacturing method according to the present embodiment, the crystallinity of the high-quality nitride semiconductor substrate 11 is realized.
  • the film thickness of the first AlN film 10 of substrate number D1 and the total film thickness of the first AlN film 10 and the second AlN film 20 of substrate number H1 are the same at 1200 nm. Yes, the total annealing time is the same at 6 hours.
  • the crystallinity of the nitride semiconductor substrate 21 (base number H1) manufactured by the manufacturing method of the second example is the crystallinity of the nitride semiconductor substrate 11 (board number D1) manufactured by the manufacturing method of the first example. Higher than.
  • the crystallinity of the nitride semiconductor substrate 21 can be improved by using the manufacturing method of the second example in which the film forming step and the annealing step are performed a plurality of times, including the preparation step, the film forming step, and the annealing step. Can be enhanced. That is, by using the manufacturing method according to the present embodiment, a high quality nitride semiconductor substrate 21 is realized. In addition, the occurrence of cracks can be effectively suppressed. In addition, the decrease in surface flatness can be effectively suppressed.
  • the crystallinity is improved by increasing the annealing temperature of the first AlN film 10.
  • the full width at half maximum of XRC on the (10-12) plane of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 according to the present embodiment is 120 arcsec or less.
  • the nitride semiconductor substrates 11, 21 and 31 according to the present embodiment have high crystallinity. That is, high quality nitride semiconductor substrates 11, 21 and 31 are realized.
  • the full width at half maximum of XRC on the (0002) plane of the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 according to the present embodiment is 120 arcsec or less.
  • the nitride semiconductor substrates 11, 21 and 31 according to the present embodiment have high crystallinity. That is, high quality nitride semiconductor substrates 11, 21 and 31 are realized.
  • the substrate 2 of the present embodiment is composed of sapphire, not limited thereto, may be a substrate composed of silicon carbide and ScAlMgO 4.
  • the materials constituting these substrates 2 have high durability at high temperatures as illustrated in FIG. Therefore, the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 laminated on the substrate 2 can be annealed at a high temperature. As a result, as shown in FIG. 8, high quality nitride semiconductor substrates 11, 21 and 31 are realized.
  • the first AlN film 10, the second AlN film 20, and the third AlN film 30 are composed of AlN.
  • high quality nitride semiconductor substrates 11, 21 and 31 are realized.
  • FIG. 9A is a diagram showing a planar STEM image of the nitride semiconductor substrate 11 (board number D2) and the nitride semiconductor substrate 21 (board numbers H2 and H3) according to the present embodiment. More specifically, FIG. 9A (a) shows the results of the substrate number D2, FIG. 9A (b) shows the results of the substrate number H2, and FIG. 9A (c) shows the results of the planar STEM image of the substrate number H3. It is a figure.
  • the values shown in FIG. 9A are the through-dislocation densities of the nitride semiconductor substrate 11 and the nitride semiconductor substrate 21.
  • the penetrating dislocation density is a value derived by counting the number of dark spots appearing in the image (dark spots correspond to penetrating dislocations) and calculating the density of dark spots per unit area.
  • FIG. 9B is a diagram of another example showing a table showing the crystallinity of the nitride semiconductor substrates 11 and 21 according to the present embodiment. Specifically, it is a value obtained by calculating the through-dislocation densities of the nitride semiconductor substrate 11 (substrate number D2) and the nitride semiconductor substrate 21 (substrate numbers H2 and H3) from the plane STEM image shown in FIG. 9A.
  • the threading dislocation density of the AlN-containing film 200 of AlN-containing film 100 and the nitride semiconductor substrate 21 of the nitride semiconductor substrate 11 in the present embodiment it falls well 2 ⁇ 10 8 cm -2 or less ing. More specifically, the penetrating dislocation densities of the AlN-containing film 100 and the AlN-containing film 200 are 1.5 ⁇ 10 8 cm- 2 or less, and more specifically, 1 ⁇ 10 8 cm- 2 or less. ..
  • the nitride semiconductor substrates 11 and 21 include the substrate 2 and the AlN-containing film (AlN-containing film 100 and AlN-containing film 200) provided above the substrate 2.
  • the film thickness of the AlN-containing film is 10,000 nm or less, and the penetration dislocation density of the AlN-containing film is 2 ⁇ 10 8 cm- 2 or less.
  • the nitride semiconductor substrates 11 and 21 according to the present embodiment can have a sufficiently low through dislocation density and high crystallinity by being manufactured by using the manufacturing method according to the present embodiment. That is, high quality nitride semiconductor substrates 11 and 21 are realized.
  • FIG. 9C is a diagram showing a cross-sectional STEM image of the nitride semiconductor substrate 21 (substrate number H2) according to the present embodiment.
  • substrate number H2 substrate number H2
  • MOVPE-AlN AlN film
  • FIG. 9C (a) is a cross-sectional observation image including the interface between the sapphire substrate and the first AlN film 10 and the surface of MOVPE-AlN.
  • 9C (b) and 9C (c) are enlarged cross-sectional observation images of the region (b) and the region (c) shown in FIG. 9C (a).
  • the AlN film having N polarity is formed in the vicinity of the interface between the first AlN film 10 and the substrate 2 in the first AlN film 10.
  • the AlN film having N polarity is formed in the vicinity of the interface between the second AlN film 20 and the first AlN film 10 in the second AlN film 20.
  • Layers are formed.
  • the film thickness of the layer of the AlN film having N polarity is 200 nm or less.
  • Two dark lines are observed in the cross-sectional STEM image near the interface between the second AlN film 20 and the first AlN film 10 and the interface between the second AlN film 20 and the first AlN film 10 in the second AlN film 20.
  • the area surrounded by the two dark lines is defined as an interface area.
  • the polarity of the AlN film may be reversed with the interface region or the dark line as a boundary, or the AlN film adjacent to the interface region may have the same Al polarity.
  • the interface region is an N-polar region in the second AlN film 20 shown in FIG. 9C.
  • the penetrating dislocations generated at the interface between the first AlN film 10 and the substrate 2 and propagating through the first AlN film 10 are formed at the interface between the second AlN film 20 and the first AlN film 10. It is bent or terminated in the interface region, and does not propagate to the second AlN film 20. From this, it is presumed that the above-mentioned interface region may have a function of inhibiting the propagation of through dislocations and reducing the density of through dislocations reaching the outermost surface of the nitride semiconductor substrate 21.
  • FIG. 10 is a diagram showing the results of analysis of the impurity concentrations of the nitride semiconductor substrates 11 and 21 according to the present embodiment.
  • FIG. 10 (a) is a diagram showing the results of the substrate number D2
  • FIG. 10 (b) is a diagram showing the results of the substrate number H2
  • FIG. 10 (c) is a diagram showing the results of the substrate number H3.
  • the impurity concentration is analyzed by SIMS (Secondary Ion Mass Spectrometry).
  • an AlN film is formed by MOVPE above the substrate numbers D2, H2 and H3 (in FIG. 10, it is described as MOVPE-AlN).
  • Dept ( ⁇ m) which is the horizontal axis of the figure showing the distribution of the impurity concentration in FIG. 10, indicates the distance in the direction from MOVPE-AlN toward the substrate 2.
  • the substrate number D2 is the nitride semiconductor substrate 11 of the first example
  • the substrate numbers H2 and H3 are the nitride semiconductor substrates 21 of the second example. Therefore, in the substrate number D2, the AlN-containing film 100 is composed of the first AlN film 10, and in the substrate numbers H2 and H3, the AlN-containing film 200 is composed of the first AlN film 10 and the second AlN film 20. ..
  • the oxygen concentrations of the AlN-containing film 100 and the AlN-containing film 200 are 10 18 cm -3 or more and 10 21 cm -3 or less. More specifically, the oxygen concentration is 10 19 cm -3 or more and 10 21 cm -3 or less, and more specifically, 10 20 cm -3 or more and 10 21 cm -3 or less.
  • the hydrogen concentration of the AlN-containing film 100 and the AlN-containing film 200 is 10 16 cm -3 or more and 2 ⁇ 10 17 cm -3 or less. More specifically, the hydrogen concentration is 10 16 cm -3 or more and 10 17 cm -3 or less.
  • the oxygen concentration and the hydrogen concentration do not have to be in the above concentration ranges in the entire region of the AlN-containing film 100 and the AlN-containing film 200.
  • the region in which the oxygen concentration and the hydrogen concentration are in the above concentration range may be a region of a predetermined ratio or more among the total regions of the AlN-containing membrane 100 and the AlN-containing membrane 200.
  • the predetermined ratio may be, for example, 30%, 50%, or 70%.
  • the region in which the oxygen concentration and the hydrogen concentration are in the above concentration range may be a predetermined region based on the interface between the substrate 2 and the AlN-containing film 100 or the AlN-containing film 200.
  • the predetermined region may be, for example, a region from a position 100 nm away from the interface to a position 1000 nm away from the interface.
  • the AlN-containing film 200 has a first layer 201 and a second layer 202 different from the first layer 201.
  • the first layer 201 is also an interface layer.
  • the first layer 201 (interface layer) is a layer having a maximum element concentration.
  • the first layer 201 (interface layer) is a layer having a maximum oxygen concentration, carbon concentration, and silicon (Si: silicon) concentration.
  • the first layer 201 (interface layer) is a layer in which at least one of the oxygen concentration, the carbon (C) concentration, and the silicon (Si: silicon) concentration has a maximum concentration.
  • the first layer 201 (interface layer) is located in the middle of the substrate 2. Further, the middle of the substrate 2 is the interface between the AlN-containing film 200 and the substrate 2 and the surface of the AlN-containing film 200 on the opposite side of the substrate 2 (that is, in FIG. 10, the AlN-containing film 200 and the MOVPE-AlN. Interfacial) and between.
  • the second layer 202 is a layer located around the first layer 201 (interface layer).
  • the first layer 201 is a region located at the interface between the first AlN film 10 and the second AlN film 20, and the film thickness of the first layer 201 is 10 nm or more and 200 nm or less.
  • the second layer 202 is, for example, a region located in the second AlN film 20 as shown in FIG. 10, but is not limited to this as long as it is a region different from the first layer 201.
  • the elemental concentration of the first layer 201 is higher than the elemental concentration of the second layer 202.
  • the oxygen concentration of the first layer 201 is higher than the oxygen concentration of the second layer 202.
  • the first layer 201 (interface layer) has a maximum oxygen concentration.
  • the substrate numbers H2 and H3, which are the nitride semiconductor substrates 21 of the second example they are exposed to the atmosphere between the first annealing treatment and the second sputtering. It is considered that the cause of the oxygen concentration of the first layer 201 being higher than the oxygen concentration of the second layer 202 is atmospheric exposure, and the first layer 201 has a peak point (maximum point) in the oxygen concentration due to this atmospheric exposure.
  • the nitride semiconductor substrate having a region for example, the first layer 201) having a higher element concentration than the surrounding region (for example, the second layer 202) is manufactured according to the second example. It is presumed that the nitride semiconductor substrate 21 is manufactured by the method.
  • the element concentration (for example, oxygen concentration) of the first layer 201 is higher than the element concentration of the second layer 202.
  • the high crystallinity of the nitride semiconductor substrate 21 means that the nitride semiconductor substrate 21 has high crystallinity.
  • the silicon concentration of the first layer 201 is higher than the silicon concentration of the second layer 202, and the carbon concentration of the first layer 201 is higher than the carbon concentration of the second layer 202. Similar to the above, it is considered that the cause of the silicon or carbon concentration of the first layer 201 being higher than the silicon or carbon concentration of the second layer 202 is atmospheric exposure.
  • the oxygen concentration or the silicon concentration of the first layer 201 is more than twice as high as that of the second layer 202. This is expected to have the same effect.
  • the oxygen concentration or the silicon concentration may be 1.5 times or more higher or 1.2 times or more higher than that of the second layer 202.
  • the penetration dislocation density of the AlN-containing film is 2 ⁇ 10 8 cm- 2 or less.
  • the half-value total width of XRC on the (10-12) plane of this AlN-containing film is 120 arcsec or less.
  • the full width at half maximum of XRC on the (10-12) plane of this AlN-containing film is 90 arcsec or less for the substrate numbers H2 and H3, and 80 arcsec or less for the substrate number H2.
  • the oxygen concentration of this AlN-containing membrane is 10 18 cm -3 or more and 10 21 cm -3 or less
  • the hydrogen concentration is 10 16 cm -3 or more and 2 ⁇ 10 17 cm -3 or less. Is.
  • the nitride semiconductor substrates 11 and 21 according to the present embodiment in which the oxygen concentration and the hydrogen concentration of the AlN-containing film are in the above ranges have a sufficiently low through-dislocation density and a sufficient full width at half maximum of XRC. It is low, indicating high crystallinity. That is, high quality nitride semiconductor substrates 11 and 21 have been realized.
  • the nitride semiconductor substrates 11 and 21 include a substrate 2 and an AlN-containing film (AlN-containing film 100 and AlN-containing film 200) provided above the substrate 2.
  • the thickness of the AlN-containing film is 300 nm or more and 10000 nm or less, and as shown in FIG. 10, the oxygen concentration of the AlN-containing film is 10 18 cm -3 or more and 10 21 cm -3 or less, and the hydrogen concentration. Is 10 16 cm -3 or more and 2 ⁇ 10 17 cm -3 or less.
  • the AlN-containing films of the nitride semiconductor substrates 11 and 21 according to the present embodiment have a sufficiently large film thickness as the substrate of the semiconductor element. Highly crystalline and high quality nitride semiconductor substrates 11 and 21 are realized.
  • the film thicknesses of the AlN-containing films 100, 200 and 300 are preferably 2000 nm or less. As shown in FIG. 8, the AlN-containing films 100, 200 and 300 having the above film thickness have high crystallinity. That is, high quality nitride semiconductor substrates 11, 21 and 31 are realized.
  • the nitride semiconductor substrate 11 described in [Evaluation 2 of the nitride semiconductor substrate] is all. It mainly has the following two features. Specifically, one of the two features is that the second annealing treatment is performed without forming the second AlN film 20 in the second sputtering treatment. The other one of the two features is the substrate on which the first AlN film 10 (that is, the AlN-containing film 100) is formed during the period between the first annealing treatment and the second annealing treatment. The second point is that the temperature is maintained at a predetermined temperature (T mid described later) in the chamber 110 or the annealing device without being exposed to the atmosphere.
  • T mid predetermined temperature
  • FIG. 11 is a diagram of another example showing a table showing the crystallinity of the nitride semiconductor substrate 11 according to the present embodiment. More specifically, FIG. 11 shows the results of the nitride semiconductor substrate 11 measured by XRD. Similarly, the results measured by XRD are also shown in FIGS. 13 and 15 described later.
  • the crystallinity of the AlN-containing film 100 corresponds to the full width at half maximum of the diffraction peak obtained by the XRC measurement of the (0002) plane and the (10-12) plane.
  • the unit of the full width at half maximum of XRC is arcsec (") representing an angle, and the same applies to FIGS. 13 and 15 described later.
  • the sample substrate with the substrate number shown in FIG. 11 corresponds to the nitride semiconductor substrate 11 manufactured by the manufacturing method according to the present embodiment. The same applies to FIGS. 13 and 15, which will be described later.
  • the sample substrate with the substrate number is described by the substrate number, for example, the substrate number 51.
  • FIG. 12 is a schematic diagram of an example showing the temperature change in the manufacturing method of the second example. More specifically, FIG. 12 shows the temperature change in the manufacturing method of the second example for manufacturing the nitride semiconductor substrate 11 (substrate numbers 51 to 55) shown in FIG.
  • the horizontal axis represents the processing time and the vertical axis represents the processing temperature.
  • the horizontal axis represents the processing time and the vertical axis represents the processing temperature.
  • an annealing step of the second example manufacturing method which is a manufacturing method of substrate numbers 51 to 55 (first annealing treatment (fourth step S34) and second annealing treatment (sixth step S36)).
  • first annealing treatment fourth step S34
  • second annealing treatment sixthth step S36
  • the substrate 2 on which the first AlN film 10 is formed is formed in the manufacturing method of the second example. Is annealed at 1700 ° C. for 3 hours. Further, the temperature of the substrate 2 on which the first AlN film 10 is formed is lowered until it reaches T mid.
  • the second AlN film 20 is not formed in the second sputtering treatment.
  • the substrate 2 on which the first AlN film 10 is formed is annealed at 1700 ° C. for 6 hours. Further, the substrate 2 on which the first AlN film 10 is formed is taken out from the annealing device. As a result, substrate numbers 51 to 55 are manufactured.
  • the substrate 2 on which the first AlN film 10 is formed is exposed to the atmosphere during the period between the first annealing treatment and the second annealing treatment. It is maintained at a predetermined temperature of T mid in the chamber 110 or in the annealing device.
  • the film thickness of the first AlN film 10 is 784 nm or 793 nm, which are substantially the same film thickness.
  • Each of the substrate numbers 51 to 55 is manufactured by the same manufacturing method except that the predetermined temperature (Tmid ) during the period between the first annealing treatment and the second annealing treatment is different.
  • the T mid value decreases in the order of substrate numbers 51, 52, 53, 54 and 55.
  • the full width at half maximum of the XRC on the (10-12) plane tends to decrease in the order of substrate numbers 51, 52, 53, 54 and 55, that is, the crystallinity tends to decrease in this order. Is improving.
  • T mid it predetermined temperature temporarily pause periods annealing (T mid) is low between the first annealing process and the second annealing process, the 1AlN film 10 (that is, AlN-containing film 100 ) Is increased in crystallinity, and a high-quality nitride semiconductor substrate 11 is realized.
  • the T mid values of 400 ° C. and 150 ° C. that is, substrate numbers 54 and 55
  • the time for keeping the predetermined temperature (T mid ) is selected in the range of 0 seconds or more and 120 minutes or less.
  • the strain based on the coefficient of thermal expansion of the sapphire and AlN moves the through dislocations. Moving the through-dislocations is effective in reducing the through-through dislocation density.
  • FIG. 13 is a diagram of another example showing a table showing the crystallinity of the nitride semiconductor substrate 11 according to the present embodiment.
  • FIG. 14 is a schematic diagram of another example showing the temperature change in the manufacturing method of the second example. More specifically, FIG. 14 (a) shows the nitride semiconductor substrate 11 (substrate number 56) shown in FIG. 13, and FIG. 14 (b) shows the nitride semiconductor substrate shown in FIG. The temperature change in the manufacturing method of the second example for manufacturing 11 (board number 57) is shown.
  • the annealing step of the second example manufacturing method which is the manufacturing method of the substrate numbers 56 and 57 (first annealing treatment (fourth step S34) and second annealing treatment (sixth step S36)).
  • the temperature change in the above will be described.
  • the substrate 2 on which the first AlN film 10 is formed is formed in the manufacturing method of the second example. Is annealed at 1650 ° C. for 3 hours and then at 1700 ° C. for 3 hours. Further, the temperature of the substrate 2 on which the first AlN film 10 is formed is lowered to 150 ° C.
  • the second AlN film 20 is not formed in the second sputtering process (fifth step S35) in FIG.
  • the substrate 2 on which the first AlN film 10 is formed is annealed at 1700 ° C. for a predetermined time. Further, the substrate 2 on which the first AlN film 10 is formed is taken out from the annealing device. As a result, substrate numbers 56 and 57 are manufactured.
  • the film thickness of the first AlN film 10 is 784 nm or 793 nm, which are almost the same film thickness.
  • Each of the substrate numbers 56 and 57 is manufactured by the same manufacturing method except that the annealing time in the second annealing treatment is different.
  • the annealing times of the substrate numbers 56 and 57 in the second annealing treatment are 9 hours and 6 hours, respectively. Therefore, as shown in FIG. 13, the annealing times of the substrate numbers 56 and 57 at 1700 ° C. are 12 hours and 9 hours, respectively. Further, as shown in FIG. 13, the full width at half maximum of the XRC on the (10-12) plane tends to increase in the order of the substrate numbers 56 and 57, that is, the substrate number having a longer annealing time at 1700 ° C. 57 has improved crystallinity as compared with substrate number 56.
  • FIG. 15 is a diagram of another example showing a table showing the crystallinity of the nitride semiconductor substrate 11 according to the present embodiment.
  • the "N 2 Flow (sccm) During SP" shown in FIG. 15 indicates the flow rate of nitrogen gas in the first sputtering process.
  • the flow rate of the nitrogen gas in the first sputtering process is different for each of the substrate numbers 58 to 60.
  • the flow rate is constant during the first sputtering process and is 24 sccm.
  • the flow rate is controlled to increase during the first sputtering process. More specifically, with substrate number 59, the flow rate is controlled to increase from 19 sccm to 28 sccm, and with substrate number 60, the flow rate is controlled to increase from 19 sccm to 32 sccm.
  • FIG. 16 is a schematic view of another example showing the temperature change in the production method of the second example. More specifically, FIG. 16 shows the temperature change in the production method of the second example for producing the nitride semiconductor substrate 11 (substrate numbers 58 to 60) shown in FIG.
  • the substrate 2 on which the first AlN film 10 is formed is annealed at 1650 ° C. for 3 hours and then annealed at 1700 ° C. for 3 hours. Further, the temperature of the substrate 2 on which the first AlN film 10 is formed is lowered to 150 ° C.
  • the second AlN film 20 is not formed in the second sputtering treatment.
  • the substrate 2 on which the first AlN film 10 is formed is annealed at 1700 ° C. for 6 hours. Further, the substrate 2 on which the first AlN film 10 is formed is taken out from the annealing device. As a result, substrate numbers 58 to 60 are manufactured.
  • the film thickness of the first AlN film 10 is 778 nm, 791 nm, or 798 nm, which are almost the same film thickness.
  • Each of the substrate numbers 58 to 60 is manufactured by the same manufacturing method except that the flow rates are different.
  • the full width at half maximum of the XRC on the (10-12) planes of the substrate numbers 59 and 60 tends to be smaller than that of the substrate number 58, that is, the crystallinity is caused by the increase in the flow rate.
  • the sex is improving.
  • the full width at half maximum of the XRC on the (10-12) plane of the substrate number 60 is smaller than that of the substrate number 59, that is, the flow rate is increased to a value higher than 24 sccm, so that the crystallinity is improved. There is.
  • FIG. 17 is a diagram showing another example of the result of analyzing the impurity concentration of the nitride semiconductor substrate 11 according to the present embodiment. More specifically, FIG. 17A shows the impurity concentration of the nitride semiconductor substrate 11 before the first annealing treatment, and FIG. 17B shows the impurity concentration of the nitride semiconductor substrate 11 after the first annealing treatment. It is a figure which shows the result of the analysis.
  • the film thickness of the first AlN film 10 (AlN-containing film 100) is 320 nm
  • the annealing temperature in the first annealing treatment is 1700 ° C.
  • the annealing time is 3. It has the same configuration as the above-mentioned substrate number A1 except that it is time.
  • the impurity concentration changes as a result of the first annealing treatment.
  • the hydrogen concentration has changed more significantly than other elements.
  • the hydrogen concentration of the first AlN film 10 (AlN-containing film 100) becomes 10 16 cm -3 or more and 2 ⁇ 10 17 cm -3 or less.
  • the region where the hydrogen concentration of the first AlN film 10 (AlN-containing membrane 100) is in the above range is a predetermined ratio (for example, 50% here) of the total region of the AlN-containing membrane 100. This is the above area.
  • the oxygen concentration of the first AlN film 10 (AlN-containing film 100) is 10 18 cm -3 or more and 10 21 cm -3 or less.
  • the nitride semiconductor substrate 11 used in FIG. 17 includes a substrate 2 and an AlN-containing film 100 provided above the substrate 2.
  • the thickness of the AlN-containing film 100 is 300 nm or more and 10000 nm or less, and as shown in FIG. 17, the oxygen concentration of the AlN-containing film 100 is 10 18 cm -3 or more and 10 21 cm -3 or less.
  • the hydrogen concentration is 10 16 cm -3 or more and 2 ⁇ 10 17 cm -3 or less.
  • the AlN-containing film 100 of the nitride semiconductor substrate 11 has a sufficiently large film thickness as a substrate of a semiconductor element, has high crystallinity, and has high quality nitride.
  • the physical semiconductor substrate 11 is realized.
  • the nitride semiconductor substrate 11 having the same configuration as the substrate number A1 is mainly evaluated except for the following two points.
  • the two points are that the film thickness of the first AlN film 10 (AlN-containing film 100) is 100, 200, 300, 400, 500, 600, 700, 1000 or 1100 nm, and the first annealing treatment.
  • the point is that the annealing temperature is 1700 ° C. and the annealing time is 1, 3, 6, 9 or 12 hours.
  • FIG. 18 is a diagram showing the relationship between the film thickness of the AlN-containing film 100, the annealing time, and the through-dislocation density according to the present embodiment.
  • each of the substrates 2 on which the AlN-containing film 100 having a film thickness of 100, 200, 300, 400, 500, 600, 700, 1000 or 1100 nm is formed is 1, 3 , 6, 9 or 12 hours to produce a plurality of nitride semiconductor substrates 11.
  • the through-dislocation densities of each of the plurality of nitride semiconductor substrates 11 are calculated.
  • the penetrating dislocation density is calculated from the full width at half maximum of XRC on the (0002) plane and the (10-12) plane.
  • the film thickness of the AlN-containing film 100 exceeds a predetermined film thickness, the penetrating dislocation density becomes high. That is, if the film thickness of the AlN-containing film 100 exceeds the upper limit, the through-dislocation density deteriorates. This is because as the film thickness of the AlN-containing film 100 increases, the full width at half maximum of the XRC on the (0002) plane increases, that is, the axial fluctuation of the c-axis of the crystal grains increases.
  • the penetrating dislocation density can be sufficiently lowered.
  • the nitride semiconductor substrate 11 according to the embodiment can have high crystallinity. That is, a high quality nitride semiconductor substrate 11 is realized.
  • the penetration dislocation density can be 2 ⁇ 10 8 cm- 2 or less in the range where the film thickness of the AlN-containing film 100 is 500 nm or more and 1500 nm or less.
  • the semiconductor element including the nitride semiconductor substrates 11, 21 and 31 according to the present embodiment will be described.
  • the semiconductor element may be, for example, a high electron mobility transistor (HEMT) or the like, but here, it is an ultraviolet light emitting element or the like. In particular, it can be used as a deep ultraviolet LED having a wavelength of 200 nm or more and 280 nm or less.
  • HEMT high electron mobility transistor
  • the configuration of the ultraviolet light emitting element 400 according to the present embodiment will be described with reference to FIG.
  • FIG. 19 is a schematic view of the laminated structure of the ultraviolet light emitting element 400 according to the present embodiment.
  • the ultraviolet light emitting device 400 includes a nitride semiconductor substrate 11, a flattening layer 3, a buffer layer 4, an electron injection layer 5, a light emitting layer 6, an electron block layer 7, and a hole injection layer 8. And an electrode contact layer 9, each of which is formed in order.
  • the flattening layer 3 was used for the flattening layer 3, but the flattening layer 3 is not limited to this.
  • the flattening layer 3 may be AlN, AlGaN, or AlGaInN.
  • the flattening layer 3 is used to flatten the surface of the nitride semiconductor substrate 11. Further, the flattening layer 3 also plays a role of matching the lattice constants.
  • the buffer layer 4 was used for the buffer layer 4, but the buffer layer 4 is not limited to this.
  • the buffer layer 4 may be, for example, AlN, AlGaN, or AlGaInN.
  • the buffer layer 4 functions as a layer for matching the lattice constants like the flattening layer 3.
  • the electron injection layer 5 uses n-AlGaN, but the electron injection layer 5 is not limited to this. Similar to the flattening layer 3 and the buffer layer 4, for example, AlN, AlGaN, or AlGaInN may be used. Further, the electron injection layer 5 is preferably an n-type semiconductor for the purpose of exhibiting the function of electron injection.
  • the electron injection layer 5 may also exhibit a function of transporting electrons. Since the electron injection layer 5 functions as an n-type semiconductor, the doping materials include, for example, Si (silicon), Ge (germanium), Sn (tin), O (oxygen), S (sulfur), Se (selenium), and the like. Te (tellurium) can be used, but in this embodiment, Si is used.
  • MQW Multiple Quantum Well
  • MQW is a structure of multiple quantum wells in which a plurality of quantum wells are stacked.
  • Electrons and holes are injected into the light emitting layer 6 from the electron injection layer 5 and the hole injection layer 8.
  • electrons and holes are recombined to emit light. That is, the larger the band gap, which is the energy difference between the conduction band and the valence band of the light emitting layer 6, the shorter the wavelength of light can be emitted.
  • AlGaN can control the composition ratio of Al and Ga, it can have an arbitrary bandgap from 3.4 eV (GaN) to 6.0 eV (AlN), which are the respective band gaps. Since this region is an ultraviolet light emitting region, AlGaN is suitable as a light emitting material for a device that emits ultraviolet light.
  • AlN was used for the electronic block layer 7, but the electronic block layer 7 is not limited to this. Similar to the flattening layer 3, the buffer layer 4, and the electron injection layer 5, it may be, for example, AlN, AlGaN, or AlGaInN.
  • the electron block layer 7 is used to prevent the electrons injected from the electron injection layer 5 from leaking from the light emitting layer 6 to the hole injection layer 8. Therefore, the electron block layer 7 functions effectively when it is made of a material having a band gap larger than that of the light emitting layer 6.
  • the electronic block layer 7 may have a structure in which a plurality of materials having different band gaps are laminated.
  • the electron block layer 7 may have a structure in which the band gap continuously changes with respect to the stacking direction in the electron block layer 7.
  • the electron block layer 7 may be doped with elements other than Al, Ga, In, and N as impurities in order to make it a p-type semiconductor.
  • the hole injection layer 8 is not limited to this.
  • the hole injection layer 8 may be, for example, AlN, AlGaN, or AlGaInN, similarly to the flattening layer 3, the buffer layer 4, the electron injection layer 5, and the electron block layer 7.
  • the hole injection layer 8 has a function of injecting holes into the light emitting layer, and may also have a function of transporting holes.
  • Mg magnesium
  • Be beryllium
  • C carbon
  • Zn zinc
  • Mg is used as the doping material in order to make it a p-type semiconductor. In the form, Mg is used.
  • the electrode contact layer 9 As the electrode contact layer 9, p-AlGaN having a larger amount of doping material than the hole injection layer 8 was used, but the present invention is not limited to this.
  • the electrode contact layer 9 may be, for example, AlN, AlGaN, or AlGaInN, as in the flattening layer 3, the buffer layer 4, the electron injection layer 5, the electron block layer 7, and the hole injection layer 8.
  • the electrode contact layer 9 is connected to an electrode that supplies holes.
  • the semiconductor element according to the present embodiment exhibits high performance.
  • the semiconductor element is an ultraviolet light emitting element 400
  • the ultraviolet light emitting element 400 has high luminous efficiency because deterioration of light emitting characteristics due to through dislocations in the nitride semiconductor substrate 11 is suppressed.
  • the same effect can be obtained when the nitride semiconductor substrates 21 and 31 are used.
  • the semiconductor element includes the nitride semiconductor substrates 11, 21 and 31 according to the present embodiment, the semiconductor element having high characteristics is realized.
  • the AlN-containing film 100, the AlN-containing film 200, and the AlN-containing film 300 are formed by the sputtering method, but the present invention is not limited to this.
  • the MOVPE method, the hydride vapor phase epitaxy (HVPE) method, the molecular beam epitaxy (MBE) method, and the like may be used.
  • the present invention can be used as a high-quality nitride semiconductor substrate and as an optical semiconductor device such as an ultraviolet light emitting device.
  • Electrode contact layer 10 First AlN film 11, 21, 31 Nitride semiconductor substrate 20 Second AlN film 30 Third AlN film 100, 200, 300 AlN-containing film 101 Intake pipe 102 Exhaust pipe 103 Valve 104 Exhaust pump 105 Board holder 107 Target 108 Permanent magnet 109 High-pressure power supply 110 Chamber 400 Ultraviolet light emitting element 1000 Sputtering device S21, S31, S41 First step S22, S32, S42 2nd process S23, S33, S43 3rd process S24, S34, S44 4th process S35, S45 5th process S36, S46 6th process S47 7th process S48 8th process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

窒化物半導体基板（１１、２１）は、基板（２）と、基板（２）の上方に設けられたＡｌＮ含有膜（１００、２００）と、を備え、ＡｌＮ含有膜（１００、２００）の膜厚は、１００００ｎｍ以下であり、ＡｌＮ含有膜（１００、２００）の貫通転位密度は、２×１０８ｃｍ－２以下である。

Description

窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法
　本発明は、窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法に関する。
　窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）などのＩＩＩ族窒化物半導体は、紫外光発光素子などの光半導体デバイス用の材料として、注目を集めている。
　例えば、ＡｌＮは、半導体材料の中で非常に広いバンドギャップを有しており、紫外光を効率よく外部へ取り出すことができるため、高効率な発光素子基板として期待されている。しかし、バルクのＡｌＮ単結晶基板は、高価で、かつ大面積の基板を作製することが困難なため、紫外光発光素子の基板材料にはコスト面で課題が大きい。
　このような状況を鑑み、例えば、安価であるサファイア基板上に高品質なＡｌＮ薄膜が作製された窒化物半導体基板が期待されている。
　しかし、ＡｌＮは、サファイアとの格子不整合が大きいため、サファイア基板上に成長したＡｌＮ薄膜には多数の貫通転位が存在する。そのため、サファイア基板上に成膜されたＡｌＮ薄膜は、平坦な表面を得ることが困難であり、また結晶欠陥が多くなる課題がある。
　ＡｌＮ結晶の欠陥密度を低く抑えた高品質なＡｌＮ薄膜が成膜された窒化物半導体基板を得る方法としては、例えば、特許文献１に記載の技術がある。
特開２０１７－０５５１１６号公報
第８０回応用物理学会秋季学術講演会　近赤外波長変換に向けた＋ｃＡｌＮ／－ｃＡｌＮ構造の作製　林侑介他
　特許文献１では、ＩＩＩ族窒化物半導体の主面からＩＩＩ族窒化物半導体の成分が解離するのを抑制するためのカバー部材で上記主面を覆った気密状態で、ＩＩＩ族窒化物半導体が形成された基板をアニールする窒化物半導体基板の製造方法が開示されている。
　しかしながら特許文献１では、上記製造方法で製造された窒化物半導体基板の（１０－１２）面におけるＸ線回折ロッキングカーブ半値全幅が３００ａｒｃｓｅｃであると開示されており、更なる高結晶化が必要である。
　本発明は、上述した課題を解決しようとするものであり、高品質の窒化物半導体基板などを提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係る窒化物半導体基板は、基板と、前記基板の上方に設けられたＡｌＮ含有膜と、を備え、前記ＡｌＮ含有膜の膜厚は、１００００ｎｍ以下であり、前記ＡｌＮ含有膜の貫通転位密度は、２×１０８ｃｍ－２以下である。
　また、本発明の一態様に係る窒化物半導体基板は、基板と、前記基板の上方に設けられたＡｌＮ含有膜と、を備え、前記ＡｌＮ含有膜の膜厚は、３００ｎｍ以上１００００ｎｍ以下であり、前記ＡｌＮ含有膜の酸素濃度は、１０１８ｃｍ－３以上１０２１ｃｍ－３以下であり、前記ＡｌＮ含有膜の水素濃度は、１０１６ｃｍ－３以上２×１０１７ｃｍ－３以下である。
　また、本発明の一態様に係る半導体素子は、上記の窒化物半導体基板を備える。
　また、本発明の一態様に係る窒化物半導体基板の製造方法は、基板を準備する準備工程と、前記基板の上方に１００ｎｍ以上９００ｎｍ以下の膜厚を有するＡｌＮ膜を成膜する成膜工程と、前記成膜工程で成膜されたＡｌＮ膜を１５００℃以上でアニールするアニール工程と、を含み、前記成膜工程及び前記アニール工程のうち、少なくともいずれか一方は、複数回行われ、成膜された前記ＡｌＮ膜の貫通転位密度は、２×１０８ｃｍ－２以下である。
　本発明によれば、高品質の窒化物半導体基板などを実現することができる。
図１は、実施の形態に係る第１例の窒化物半導体基板の構成例を示す図である。 図２は、実施の形態に係る第２例の窒化物半導体基板の構成例を示す図である。 図３は、実施の形態に係る第３例の窒化物半導体基板の構成例を示す図である。 図４は、実施の形態に係るスパッタ装置の構成例を示す模式図である。 図５は、実施の形態の第１例に係る窒化物半導体基板の製造方法の一例を示すフローチャートである。 図６は、実施の形態の第２例に係る窒化物半導体基板の製造方法の一例を示すフローチャートである。 図７は、実施の形態の第３例に係る窒化物半導体基板の製造方法の一例を示すフローチャートである。 図８は、実施の形態に係る窒化物半導体基板の結晶性が表された表を示す一例の図である。 図９Ａは、実施の形態に係る窒化物半導体基板の平面ＴＥＭ像を示す図である。 図９Ｂは、実施の形態に係る窒化物半導体基板の結晶性が表された表を示す他の例の図である。 図９Ｃは、実施の形態に係る窒化物半導体基板の断面ＴＥＭ像を示す図である。 図１０は、実施の形態に係る窒化物半導体基板の不純物濃度が分析された結果を示す図である。 図１１は、実施の形態に係る窒化物半導体基板の結晶性が表された表を示す他の一例の図である。 図１２は、第２例の製造方法における温度変化を示す一例の模式図である。 図１３は、実施の形態に係る窒化物半導体基板の結晶性が表された表を示す他の一例の図である。 図１４は、第２例の製造方法における温度変化を示す他の一例の模式図である。 図１５は、実施の形態に係る窒化物半導体基板の結晶性が表された表を示す他の一例の図である。 図１６は、第２例の製造方法における温度変化を示す他の一例の模式図である。 図１７は、実施の形態に係る窒化物半導体基板の不純物濃度が分析された結果の他の例を示す図である。 図１８は、実施の形態に係るＡｌＮ含有膜の膜厚とアニール時間と貫通転位密度との関係が示された図である。 図１９は、実施の形態に係る紫外光発光素子の積層構造の概略図である。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。
　なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。
　なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化される場合がある。
　また、以下の実施の形態において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではない。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
　以下の説明においては、アルミニウムをＡｌ、ガリウムをＧａ、インジウムをＩｎ、窒素をＮ、窒化アルミニウムをＡｌＮ、窒化アルミニウムガリウムをＡｌＧａＮ、窒化アルミニウムガリウムインジウムをＡｌＧａＩｎＮ、窒化ホウ素アルミニウムをＢＡｌＮ、窒化ホウ素アルミニウムガリウムをＢＡｌＧａＮ、酸化スカンジウムアルミニウムマグネシウムをＳｃＡｌＭｇＯ４と示すこともある。
　（実施の形態）
　［窒化物半導体基板の構成］
　まず、本実施の形態に係る第１例の窒化物半導体基板１１、第２例の窒化物半導体基板２１及び第３例の窒化物半導体基板３１の構成例について図１、２及び３を用いて説明する。
　図１は、本実施の形態に係る第１例の窒化物半導体基板１１の構成例を示す図である。図２は、本実施の形態に係る第２例の窒化物半導体基板２１の構成例を示す図である。図３は、本実施の形態に係る第３例の窒化物半導体基板３１の構成例を示す図である。
　第１例の窒化物半導体基板１１は、基板２と、ＡｌＮ含有膜１００と、を備える。第２例の窒化物半導体基板２１は、基板２と、ＡｌＮ含有膜２００と、を備える。第３例の窒化物半導体基板３１は、基板２と、ＡｌＮ含有膜３００と、を備える。ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００は、ＡｌＧａＮ等のＡｌＮを含有する膜である。実施の形態に係る第１例から第３例では、ＡｌＮで構成された膜として記載する。
　基板２は、例えば、サファイアによって構成される基板である。基板２を構成する材料は、サファイアに限定されず、基板２は、サファイア、炭化ケイ素及びＳｃＡｌＭｇＯ４のうち１つから構成される基板であればよい。なお、第１例、第２例及び第３例における基板２のそれぞれは、異なる材料によって構成されてもよい。
　ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００は、基板２の上方に設けられている薄膜である。なお、第１例のＡｌＮ含有膜１００は、第１ＡｌＮ膜１０によって構成されている。第２例のＡｌＮ含有膜２００は、第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０によって構成されている。第３例のＡｌＮ含有膜３００は、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０によって構成されている。
　第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０は、六方晶であり、結晶粒の集合体から構成される薄膜である。第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０は、ＡｌＮ、ＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０．５≦ｘ≦１、０≦ｙ≦０．５、ｘ＋ｙ≦１）及びＢｚＡｌｗＧａ１－ｚ－ｗＮ（０≦ｚ≦０．５、０．５≦ｗ≦１、ｚ＋ｗ≦１）のうち１つから構成される。つまり、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０は、ＡｌＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＢＡｌＮ又はＢＡｌＧａＮであってもよい。
　なお、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０がＡｌｘＧａｙＩｎ１－ｘ－ｙＮから構成される場合は、ＡｌとＧａとＩｎとの合計の元素数に比べＡｌの元素数が５０％以上である。また、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０がＢｚＡｌｗＧａ１－ｚ－ｗＮから構成される場合は、ＢとＡｌとＧａとの合計の元素数に比べＡｌの元素数が５０％以上である。
　また、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０のそれぞれは、同じ材料組成によって構成されてもよく、異なる材料組成によって構成されてもよい。
　ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の膜厚は、１００００ｎｍ以下である。ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の膜厚は、３００ｎｍ以上であってもよい。また、ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の膜厚は、４５０ｎｍ以上３０００ｎｍ以下であるとよりよく、６００ｎｍ以上２０００ｎｍ以下であるとさらによい。
　［窒化物半導体基板の製造方法及び製造装置］
　次に、第１例の窒化物半導体基板１１、第２例の窒化物半導体基板２１、及び、第３例の窒化物半導体基板３１の製造装置と製造方法とについて説明する。製造装置は、第１例、第２例及び第３例において、共通して用いられる。
　なお、第１例の窒化物半導体基板１１は、第１例の製造方法によって製造され、第２例の窒化物半導体基板２１は、第２例の製造方法によって製造され、第３例の窒化物半導体基板３１は、第３例の製造方法によって製造されている。
　＜第１例の製造方法＞
　まずは、第１例の窒化物半導体基板１１を製造するための、第１例の製造方法について説明する。
　図４は、本実施の形態に係るスパッタ装置１０００の構成例を示す模式図である。図５は、本実施の形態の第１例に係る窒化物半導体基板１１の製造方法の一例を示すフローチャートである。
　まず、図４に示すスパッタ装置１０００の構成例について説明する。同図のようにスパッタ装置１０００は、チェンバー１１０と、吸気管１０１と、排気管１０２と、バルブ１０３と、排気ポンプ１０４と、基板ホルダ１０５と、永久磁石１０８と、高圧電源１０９と、を備える。
　チェンバー１１０は、基板２と、第１ＡｌＮ膜１０の原料となるターゲット１０７とを対向させて保持し、チェンバー１１０内部の気体の圧力及び温度を任意に設定可能なほぼ密閉された部屋である。以下では、スパッタを行う際のチェンバー１１０内部の気体圧力をスパッタ圧力と呼ぶ。
　吸気管１０１は、外部から供給される不活性ガスをチェンバー１１０内部に導入するための吸気管である。不活性ガスは、ヘリウム（Ｈｅ）ガス、窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガスなどである。吸気管１０１は、１つの吸気管から複数種類のガスを同時に供給してもよい。
　また、チェンバー１１０に対して、複数の吸気管１０１が接続されている構成でもよい。また、吸気管１０１から不活性ガス以外のガスを導入することが可能でもよい。不活性ガス以外のガスは、例えば水素（Ｈ２）ガス、酸素（Ｏ２）ガス、アンモニア（ＮＨ３）ガスなどである。吸気管１０１は、供給するガスの流量を精密に制御する機構を備えていてもよい。
　排気管１０２は、チェンバー１１０内部のガスを外部に排気するための排気管である。
　バルブ１０３は、排気管１０２の排気流量を調整する。
　排気ポンプ１０４は、排気管１０２及びバルブ１０３を介してチェンバー１１０内部のガスを外部に排気するためのポンプである。
　基板ホルダ１０５は、ウェハ基板の状態の基板２を保持する。なお、基板ホルダ１０５は、同時に成膜される複数枚の基板２を保持してもよい。基板ホルダ１０５は加熱機構を有しており、基板２を５００℃以上６５０℃以下の範囲で、例えば６００℃で加熱保持することが可能でもよい。
　基板ホルダ１０５は、ターゲット１０７から基板２を見込む角度を任意に制御することができる機構を有していてもよい。スパッタ成膜中に基板を自転あるいは公転させることが可能でもよい。
　ターゲット１０７は、ターゲットホルダに保持される。なお、ターゲットホルダは、異なる材料からなる複数種類のターゲット１０７を保持し、スパッタリングの対象となるターゲット１０７を切り替えることができてもよい。この場合、チェンバー１１０を高真空に保持したまま、複数の異なる材料を連続してスパッタリングすることが可能な構成となる。
　また、複数の異なる材料を同時にスパッタリングすることが可能な構成でもよい。ターゲット１０７の形状は、例えば直径１０ｃｍの円形である。ターゲット１０７は、矩形あるいはそれ以外の形状であってもよい。
　高圧電源１０９は、基板２とターゲット１０７との間に高周波電圧を印加する。高周波電圧は、例えば、ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）電圧である。高周波電圧のＲＦ電圧成分は、基板２とターゲット１０７との間で吸気管１０１から供給されたガスをプラズマ化する。
　プラズマ化したガスは、セルフバイアスもしくは外部電源によって印加されたＤＣ電圧成分による電界によってターゲット１０７に衝突し、ターゲット１０７表面の原子を弾き出す（スパッタリングする）。弾き出された原子は、スパッタリングで与えられた運動エネルギーに従って、基板２に向かって飛び、付着する。
　その結果、基板２上にターゲット１０７を原料とする膜、あるいはターゲット１０７を構成する材料と吸気管１０１から供給されたガスの化合物からなる膜が形成される。高周波電圧の電圧は、例えば、０Ｖ以上５０００Ｖ以下、高周波電圧の周波数は１３．５６ＭＨｚでよい。ＤＣ電圧成分は０Ｖ以上２０００Ｖ以下が設定できる。
　なお、図４のスパッタ装置１０００では、高周波電圧を用いるいわゆるＲＦスパッタの例を示したが、直流電圧を用いるＤＣスパッタでもよい。また、電圧はある一定の時間幅を有するパルス状に印加されてもよい。ＤＣスパッタの場合、ターゲット１０７には導電性を有する材料を用いる必要がある。
　永久磁石１０８は、プラズマ中の電子をターゲット１０７の近傍に拘束するための磁界を形成する。これにより、ターゲット１０７近傍のプラズマ密度を高めてスパッタリング速度が上昇する。また、基板２からプラズマを遠ざけることにより、基板２に対して電子や荷電粒子が照射されて第１ＡｌＮ膜１０の結晶品質が低下することを防ぐ。
　なお、スパッタ装置１０００は、永久磁石１０８を備えなくてもよい。スパッタ成膜中に永久磁石１０８を任意に動かすことが可能でもよい。ターゲット１０７、及び、永久磁石１０８の付近は冷却水によって冷却されており、ターゲット１０７の温度上昇が抑えられる。
　また、図４のスパッタ装置１０００では、基板２がターゲット１０７よりも上側に対向して配置されるスパッタアップ型（又はフェイスダウン型）の構成例を説明した。しかしながら、これに限られない。基板２がターゲット１０７よりも下に対向して配置されるスパッタダウン型（フェイスアップ型）が用いられてもよいし、基板２がターゲット１０７の側方に対向して配置されサイドスパッタ型（サイドフェイス型）が用いられてもよい。
　図４において、基板２とターゲット１０７との間の距離は、例えば１４ｃｍである。
　次に、図５のフローチャートを用いて、窒化物半導体基板１１の製造方法について説明する。
　図５に示すように、窒化物半導体基板１１の製造方法は、大きく分けて、第１工程Ｓ２１、第２工程Ｓ２２、第３工程Ｓ２３及び第４工程Ｓ２４を有する。
　第１工程Ｓ２１は、基板２を準備する準備工程である。具体的には、第１工程Ｓ２１では、スパッタ装置１０００内の基板ホルダ１０５に基板２を準備する。この基板２は、上述の通り、例えば、サファイア基板である。このサファイア基板は、例えば（０００１）面からサファイアの［１－１００］方向（ｍ軸方向）又は［１１－２０］方向（ａ軸方向）に対して０．１°以上１．０°以下の傾斜した面を表面として有していてもよい。
　このサファイア基板の表面は、単一原子層又は単一分子層からなるステップテラス構造が形成されていてもよい。このサファイア基板の裏面は、光学的に鏡面になるように研磨されていてもよいし、粗面化加工が施されていてもよい。
　このサファイア基板の裏面に、ＡｌＮ又はＡｌＮ以外の材料からなる層が成膜されていてもよい。基板ホルダ１０５は、例えば、２インチのウェハ基板を４枚以上保持可能な構成でもよい。基板ホルダ１０５は、２インチ以上のサイズの基板を保持可能な構成でもよい。
　第１工程Ｓ２１の前段階として、以下の工程が行われてもよい。
　まず、基板２は、図４には示されていないがチェンバー１１０と隣接して設けられた、独立して大気開放及び真空排気が可能なロードロックチェンバーに配置される。ロードロックチェンバー内部で十分に高い真空度まで排気したのちに、真空下で基板２をロードロックチェンバーからスパッタチェンバーへ搬送し、基板２がチェンバー１１０内部の基板ホルダ１０５に設置されてもよい。
　これにより、基板２が基板ホルダ１０５に配置される際、チェンバー１１０が大気に曝露されることがなくなるため、チェンバー１１０内部を常に高い真空度に維持することが可能となる。よって、スパッタ成膜されたＡｌＮの結晶品質を安定的に制御することが可能となる。基板２がチェンバー１１０内部に搬送されるまでに、ロードロックチェンバー内部の圧力を、例えば１×１０－４Ｐａ以下まで低減することがよい。
　第２工程Ｓ２２では、スパッタ装置１０００内に成膜材料であるターゲット１０７を準備する。なお、準備工程は、第１工程Ｓ２１と第２工程Ｓ２２とを含んでもよい。ターゲット１０７は、例えば、ＡｌＮの焼結体である。
　第１工程Ｓ２１及び第２工程Ｓ２２おいて、基板２及びターゲット１０７が配置されてから、第３工程Ｓ２３においてスパッタ成膜が開始されるまでに、十分な時間、チェンバー１１０を真空排気し、チェンバー１１０の圧力を下げることがよい。なお、このとき、基板２の温度が、スパッタ成膜時と同じ温度か、又は、それよりも高い温度に保持した状態で、チェンバー１１０の圧力を下げることがよい。
　これにより、チェンバー１１０内の残留ガス濃度を低減し、スパッタ成膜されたＡｌＮの結晶品質を安定的に制御することが可能となる。また、基板２を加熱しながらチェンバー１１０を真空排気することにより、基板２がチェンバー１１０内部に配置される前に基板２表面に吸着した水分を効果的に除去することができる。よって、スパッタ成膜されたＡｌＮの結晶品質を安定的に制御することが可能となる。第３工程Ｓ２３が開始される前に、チェンバー１１０内部の圧力を、例えば６×１０－５Ｐａ以下まで低減することがよい。
　第３工程Ｓ２３は、ＡｌＮ膜（第１ＡｌＮ膜１０）を成膜する成膜工程である。具体的には、第３工程Ｓ２３では、０．５Ｐａよりも小さいスパッタ圧力でターゲット１０７をスパッタリングすることにより、ターゲット材料の組成を含む第１ＡｌＮ膜１０を基板２上に成膜する。第３工程Ｓ２３をスパッタリング処理とも呼ぶ。
　より具体的に説明すると、チェンバー１１０のスパッタ圧力は、０．５Ｐａ以下の所望の圧力になるように、吸気管から供給されるガスの流量と排気ポンプ１０４の排気速度と、バルブ１０３の開度とにより調整される。基板ホルダ１０５の加熱機構によって、基板２の表面温度は、約５００℃以上６５０℃以下の範囲内の温度で、例えば、約６００℃に保たれる。
　吸気管１０１からは不活性ガスとして例えば窒素ガスが供給される。窒素ガスの流量は、例えば、１０ｓｃｃｍ（Ｓｔａｎｄａｒｄ　Ｃｕｂｉｃ　Ｃｅｎｔｉｍｅｔｅｒ　ｐｅｒ　Ｍｉｎｕｔｅ）以上１００ｓｃｃｍである。単位ｓｃｃｍは、０℃、１気圧で標準化された単位である。
　高圧電源１０９の高周波電圧は、数百Ｖであり、高周波電圧の周波数は、例えば、１３．５６ＭＨｚである。高圧電源１０９からターゲット１０７に供給する電力は、例えば２００Ｗ以上１０００Ｗ以下である。スパッタリングする時間は、成膜すべき第１ＡｌＮ膜１０の所望する膜厚とターゲットに供給する電力とに応じて定めればよい。
　なお、基板２上に第１ＡｌＮ膜１０の成膜が開始される前に、基板２とターゲット１０７との間にシャッターが配置された状態でターゲット１０７とシャッターの間でプラズマを発生させ、ターゲット１０７をスパッタリングする工程が設けられてもよい。
　このように、ターゲット１０７からスパッタされた原子がシャッターにさえぎられて基板２に到達しない状態でターゲット１０７をスパッタリングすることでターゲット１０７表面に付着した不純物を除去することが可能となる。
　ターゲット１０７表面を十分な時間スパッタリングしてから基板２とターゲット１０７との間に配置されたシャッターを取り除き、基板２上への第１ＡｌＮ膜１０の成膜が開始されてもよい。これにより、その後スパッタ成膜された第１ＡｌＮ膜１０の結晶品質を安定的に制御することが可能となる。
　第１例の窒化物半導体基板１１が備える第１ＡｌＮ膜１０の膜厚は、例えば３００ｎｍ以上１２００ｎｍ以下でよい。また、後述のアニール処理に伴う第１ＡｌＮ膜１０へのクラックの導入を抑制するためには、第１ＡｌＮ膜１０の膜厚が大きいほどチェンバー１１０のスパッタ圧力を小さくすればよい。例えば、チェンバー１１０のスパッタ圧力は０．０５Ｐａ以下でよい。
　また、より詳細には、クラック抑制のためにはチェンバー１１０のスパッタ圧力をＰ（Ｐａ）以下、前記窒化物層の膜厚をＴ（ｎｍ）以下としたとき、（Ｐ、Ｔ）の組は、（０．０５、６４０）、（０．１、４８０）、及び（０．２、３２０）の少なくとも１つを満たすようにしてもよい。あるいは、スパッタ圧力Ｐと窒化物層の膜厚Ｔが以下の範囲に含まれるように選択してもよい。
　すなわち、（１．１）Ｐ≦３１１１７×Ｔ－２．０６かつ３００≦Ｔ≦６４０、（１．２）Ｐ≦０．０５かつＴ≧６４０の（１．１）または（１．２）のいずれかひとつに含まれる範囲の中から選択してもよい。
　（Ｐ、Ｔ）の組は、（０．０５、５６０）、及び（０．１、４００）の少なくとも１つを満たすようにすると、よりよい。この場合においてスパッタ圧力、膜厚が上記以外の値の場合は、スパッタ圧力Ｐと窒化物層の膜厚Ｔが以下の範囲に含まれるように選択してもよい。
　すなわち、（２．１）Ｐ≦１４３６×Ｔ－１．６１かつ３００≦Ｔ≦５６０、（２．２）Ｐ≦０．０５かつＴ≧５６０の（２．１）または（２．２）のいずれかひとつに含まれる範囲の中から選択してもよい。
　（Ｐ、Ｔ）の組は、（０．０３、８５０）、（０．０５、４８０）、及び（０．１、３２０）の少なくとも１つを満たすようにすると、さらによい。この場合においてスパッタ圧力、膜厚が上記以外の値の場合は、スパッタ圧力Ｐと窒化物層の膜厚Ｔが以下の範囲に含まれるように選択してもよい。
　すなわち、（３．１）Ｐ≦７６．６×Ｔ－１．１７かつ３００≦Ｔ≦８５０、（３．２）Ｐ≦０．０３かつＴ≧８５０の（３．１）または（３．２）のいずれかひとつに含まれる範囲の中から選択してもよい。上記Ｐ、Ｔの数値範囲は±１０％は有効な範囲である。
　第４工程Ｓ２４は、成膜工程（第３工程Ｓ２３）で成膜されたＡｌＮ膜（第１ＡｌＮ膜１０）を１５００℃以上でアニールするアニール工程である。具体的には、第４工程Ｓ２４では、第１ＡｌＮ膜１０が成膜された基板２を、１５００℃以上、よりよくは１６５０℃以上１７５０℃以下で熱処理する。第４工程Ｓ２４をアニール処理とも呼ぶ。
　より具体的に説明すると、まず、第３工程Ｓ２３によって第１ＡｌＮ膜１０が成膜された基板２が、アニール装置の内部に配置される。アニール装置は、アニール処理が可能な装置であればよく、スパッタ装置１０００とは別の装置であってもよいし、スパッタ装置１０００であってもよい。アニール装置内部での基板２の配置は次のように行う。
　すなわち、成膜された第１ＡｌＮ膜１０の主面から第１ＡｌＮ膜１０を構成する材料の成分が解離するのを抑制するためのカバー部材で第１ＡｌＮ膜１０の主面を覆った気密状態にする。ここで、「解離」とは、第１ＡｌＮ膜１０の主面からその成分（窒素、アルミニウム、ガリウム、インジウム、ホウ素等）が離脱して抜け出すことをいい、昇華、蒸発及び拡散が含まれる。また、第１ＡｌＮ膜１０（又は基板２）の「主面」とは、その上に他の材料が積層（又は形成）される場合における積層（形成）される側の表面をいう。
　なお、成膜工程（第３工程Ｓ２３）とアニール工程（第４工程Ｓ２４）との間には、カバー部材の設置などが不活性ガス雰囲気で行われない場合においては、第１ＡｌＮ膜１０が成膜された基板２は、大気暴露される。
　次に、アニール装置内部の不純物を排出するために、アニール装置内部を排気して真空にした後に、不活性ガス又は混合ガスが流入されることでガス置換が行われる。その後に、第１ＡｌＮ膜１０を上述の気密状態に保持しながら、第１ＡｌＮ膜１０が成膜された基板２の温度を上昇させる。温度を上昇させる速度を昇温速度と呼ぶ。昇温速度は、例えば毎分１８．９℃であってもよい。
　第１ＡｌＮ膜１０が成膜された基板２の温度が、例えば、所定温度（例えば、１６５０℃以上１７５０℃以下）に到達したのち、第１ＡｌＮ膜１０が成膜された基板２の温度を所定温度で所定時間保持することで第１ＡｌＮ膜１０がアニールされる。アニール中の第１ＡｌＮ膜１０が成膜された基板２の温度をアニール温度、アニール温度で保持する時間をアニール時間と呼ぶ。
　アニール後の第１ＡｌＮ膜１０の貫通転位密度を低減させるためには、より高いアニール温度でアニールを行えばよい。アニール温度は、１７００℃以上１７５０℃以下であればよりよく、１７２５℃以上１７５０℃以下であればさらによい。
　アニール時間は、例えば３時間以上１２時間以下でよい。また、第１ＡｌＮ膜１０の貫通転位密度を低減させるためには、第１ＡｌＮ膜１０の膜厚が厚い場合ほどアニール時間を長くすればよい。また、アニール温度が過度に高い場合やアニール時間が過度に長い場合は、アニール処理後の第１ＡｌＮ膜１０の表面平坦性が低下する場合がある。第１ＡｌＮ膜１０の表面平坦性が損なわれずに貫通転位密度を低減させるためには、表面平坦性が損なわれない範囲でアニール温度を高くし、アニール時間を長くすればよい。
　第１ＡｌＮ膜１０が成膜された基板２をアニール温度でアニール時間保持し終わったのちに、第１ＡｌＮ膜１０が成膜された基板２の温度を１００℃以下まで低下させる。その後、第１ＡｌＮ膜１０が成膜された基板２がアニール装置から取り出される。温度を低下させる速度を降温速度と呼ぶ。降温速度は、例えば毎分１℃以上１００℃以下であってもよい。また、降温速度は一定であってもよいし、時間とともに変化してもよい。
　このとき、窒素ガス、アルゴンガス、ヘリウムガス等の不活性ガス又は不活性ガスにアンモニアガス、一酸化炭素ガスを添加した混合ガスの雰囲気で、第１ＡｌＮ膜１０が成膜された基板２がアニールされる。
　また、アニール装置内の不活性ガス又は混合ガスの圧力は、０．１気圧以上１０気圧以下（７６Ｔｏｒｒ以上７６００Ｔｏｒｒ以下）の範囲がアニール効果を期待できる範囲であるが、高温時の防爆強度等の関係から０．５気圧以上２気圧以下程度に設定される。原理的には、これらのガスに含まれる窒素の分圧が高い方が第１ＡｌＮ膜１０の結晶性及び表面荒れの抑制が期待できるが、ガスの圧力は１気圧前後に設定してもよい。ここで圧力単位の関係は１気圧＝１０１，３２５Ｐａ（パスカル）＝７６０Ｔｏｒｒである。
　このようなアニールによって、第１ＡｌＮ膜１０の貫通転位密度を低下させて結晶性を向上させることができる。
　なお、アニール装置は、一定の体積を持った加熱容器であって、基板温度を５００℃以上１８００℃以下で制御できる機能、及び、装置内に導入して置換するための不活性ガス及び混合ガスの圧力と流量とを制御できる機能を有するものであればよい。
　アニール装置は、装置内に配置した第１ＡｌＮ膜１０が成膜された基板２をカバー部材が覆い、又はカバー部材を上向きに配置し、その上に第１ＡｌＮ膜１０が成膜された基板２を第１ＡｌＮ膜１０がカバー部材に接するように伏せて配置しても良い。さらにカバー部材と基板との間に任意の圧力を印加する機構を備えていてもよい。アニール装置は、複数枚の第１ＡｌＮ膜１０が成膜された基板２を同時に熱処理することが可能であってもよい。
　次に、第４工程Ｓ２４における気密状態について説明する。
　気密状態とは、アニール装置内で実現される状態であり、第１ＡｌＮ膜１０の主面からその成分（窒素、アルミニウム、ガリウム、インジウム等）が解離するのを抑制するためのカバー部材で第１ＡｌＮ膜１０の主面を覆った状態である。つまり、気密状態は、物理的な手法で、第１ＡｌＮ膜１０の主面からその成分が解離することを抑制している。この状態では、カバー部材と第１ＡｌＮ膜１０の主面との間におけるガスが実質的に流れない滞留状態となる。
　このような気密状態で、窒化物半導体基板１１がアニールされることで、第１ＡｌＮ膜１０の主面からその成分が解離することによって主面が荒れてしまうことが抑制される。また、より高温でのアニールが可能となり、表面が平坦でかつ高品質の第１ＡｌＮ膜１０が形成された窒化物半導体基板１１が実現される。
　また、上記第２工程Ｓ２２で準備されるターゲット１０７は、ＡｌＮの焼結体に限定されず、Ａｌ、ＡｌＧａＮ、ＡｌＮＧａＩｎ、ＢＡｌＮ又はＢＡｌＧａＮであってもよい。
　なお、第３工程Ｓ２３のスパッタリングにおける不活性ガスは、窒素ガスに限らず、アルゴンガス、ヘリウムガス、又は、窒素ガスとアルゴンガス、ヘリウムガスの混合気体でもよい。
　なお、アニールにおける気密状態は、容易に表面が平坦な窒化物層の表面を得る目的でおこなうものである。そのため、実質的に表面からの脱離により荒れを生じないアニール条件、あるいは意図的に第１ＡｌＮ膜１０表面に凹凸構造を作製する場合であれば表面をカバーしなくてもよい。
　＜第２例の製造方法＞
　次に、第２例の窒化物半導体基板２１を製造するための第２例の製造方法について説明する。図６は、本実施の形態の第２例に係る窒化物半導体基板２１の製造方法の一例を示すフローチャートである。
　図６に示すように、窒化物半導体基板２１の製造方法は、大きく分けて、第１工程Ｓ３１、第２工程Ｓ３２、第３工程Ｓ３３、第４工程Ｓ３４、第５工程Ｓ３５及び第６工程Ｓ３６を有する。ここで、第１工程Ｓ３１及び第２工程Ｓ３２は、第１例の製造方法の第１工程Ｓ２１及び第２工程Ｓ２２と同一である。
　第２例における第３工程Ｓ３３は、ＡｌＮ膜（第１ＡｌＮ膜１０）を成膜する成膜工程である。具体的には、第３工程Ｓ３３では、０．５Ｐａよりも小さいスパッタ圧力でターゲット１０７をスパッタリングすることにより、ターゲット材料の組成を含む第１ＡｌＮ膜１０を基板２上に成膜する。つまり、第３工程Ｓ３３は、第１のスパッタリング処理である。
　より具体的に説明すると、チェンバー１１０のスパッタ圧力は、０．５Ｐａ以下の所望の圧力になるように、吸気管から供給されるガスの流量と排気ポンプ１０４の排気速度と、バルブ１０３の開度とにより調整される。基板ホルダ１０５の加熱機構によって、基板２の表面温度は、約５００℃以上６５０℃以下の範囲内の温度で、例えば、約６００℃に保たれる。
　吸気管１０１からは不活性ガスとして例えば窒素ガスが供給される。窒素ガスの流量は、例えば、１０ｓｃｃｍ以上１００ｓｃｃｍ以下である。
　高圧電源１０９の高周波電圧は、数百Ｖであり、高周波電圧の周波数は、例えば、１３．５６ＭＨｚである。高圧電源１０９からターゲット１０７に供給する電力は、例えば２００Ｗ以上１０００Ｗ以下である。スパッタリングする時間は、成膜すべき第１ＡｌＮ膜１０の所望する膜厚とターゲットに供給する電力とに応じて定めればよい。
　なお、基板２上に第１ＡｌＮ膜１０の成膜が開始される前に、基板２とターゲット１０７との間にシャッターが配置された状態でターゲット１０７とシャッターの間でプラズマを発生させ、ターゲット１０７をスパッタリングする工程が設けられてもよい。
　このように、ターゲット１０７からスパッタされた原子がシャッターにさえぎられて基板２に到達しない状態でターゲット１０７をスパッタリングすることでターゲット１０７表面に付着した不純物を除去することが可能となる。ターゲット１０７表面を十分な時間スパッタリングしてから基板２とターゲット１０７との間に配置されたシャッターを取り除き、基板２上への第１ＡｌＮ膜１０の成膜が開始されてもよい。これにより、その後スパッタ成膜された第１ＡｌＮ膜１０の結晶品質を安定的に制御することが可能となる。
　第２例の窒化物半導体基板１１が備える第１ＡｌＮ膜１０の膜厚は、例えば１００ｎｍ以上９００ｎｍ以下であるとよい。また、第２例の窒化物半導体基板１１が備える第１ＡｌＮ膜１０の膜厚は、１５０ｎｍ以上７５０ｎｍ以下であるとよりよく、２００ｎｍ以上６００ｎｍ以下であればさらによい。
　また、後述のアニール処理に伴う第１ＡｌＮ膜１０へのクラックの導入を抑制するためには、第１ＡｌＮ膜１０の膜厚が大きいほどチェンバー１１０のスパッタ圧力を小さくすればよい。例えば、チェンバー１１０のスパッタ圧力は０．０５Ｐａ以下でよい。
　また、より詳細には、クラック抑制のためにはチェンバー１１０のスパッタ圧力をＰ（Ｐａ）以下、前記窒化物層の膜厚をＴ（ｎｍ）以下としたとき、（Ｐ、Ｔ）の組は、（０．０５、６４０）、（０．１、４８０）、及び（０．２、３２０）の少なくとも１つを満たすようにしてもよい。あるいは、スパッタ圧力Ｐと窒化物層の膜厚Ｔが以下の範囲に含まれるように選択してもよい。
　すなわち、（１．１）Ｐ≦３１１１７×Ｔ－２．０６かつ３００≦Ｔ≦６４０、（１．２）Ｐ≦０．０５かつＴ≧６４０の（１．１）または（１．２）のいずれかひとつに含まれる範囲の中から選択してもよい。
　（Ｐ、Ｔ）の組は、（０．０５、５６０）、及び（０．１、４００）の少なくとも１つを満たすようにすると、よりよい。この場合においてスパッタ圧力、膜厚が上記以外の値の場合は、スパッタ圧力Ｐと窒化物層の膜厚Ｔが以下の範囲に含まれるように選択してもよい。
　すなわち、（２．１）Ｐ≦１４３６×Ｔ－１．６１かつ３００≦Ｔ≦５６０、（２．２）Ｐ≦０．０５かつＴ≧５６０の（２．１）または（２．２）のいずれかひとつに含まれる範囲の中から選択してもよい。
　（Ｐ、Ｔ）の組は、（０．０３、８５０）、（０．０５、４８０）、及び（０．１、３２０）の少なくとも１つを満たすようにすると、さらによい。この場合においてスパッタ圧力、膜厚が上記以外の値の場合は、スパッタ圧力Ｐと窒化物層の膜厚Ｔが以下の範囲に含まれるように選択してもよい。
　すなわち、（３．１）Ｐ≦７６．６×Ｔ－１．１７かつ３００≦Ｔ≦８５０、（３．２）Ｐ≦０．０３かつＴ≧８５０の（３．１）または（３．２）のいずれかひとつに含まれる範囲の中から選択してもよい。
　第４工程Ｓ３４は、成膜工程（第３工程Ｓ３３）で成膜されたＡｌＮ膜（第１ＡｌＮ膜１０）を１５００℃以上でアニールするアニール工程である。具体的には、第４工程Ｓ３４では、第１ＡｌＮ膜１０が成膜された基板２を、１５００℃以上、よりよくは１６５０℃以上１７５０℃以下でアニール処理する。つまり、第４工程Ｓ３４は、第１のアニール処理である。
　より具体的に説明すると、まず、第３工程Ｓ３３によって第１ＡｌＮ膜１０が成膜された基板２が、アニール装置の内部に配置される。アニール装置内部での基板２の配置は次のように行う。
　すなわち、第１例と同じく、第２例においても、成膜された第１ＡｌＮ膜１０の主面から窒化物半導体の成分が解離するのを抑制するためのカバー部材で第１ＡｌＮ膜１０の主面を覆った気密状態にする。
　次に、アニール装置内部の不純物を排出するために、アニール装置内部を排気して真空にした後に、不活性ガス又は混合ガスが流入されることでガス置換が行われる。その後に、第１ＡｌＮ膜１０を上述の気密状態に保持しながら、第１ＡｌＮ膜１０が成膜された基板２の温度を上昇させる。このとき、昇温速度は、例えば毎分１８．９℃であってもよい。
　第１ＡｌＮ膜１０が成膜された基板２の温度が、例えば、所定温度（例えば、１６５０℃以上１７５０℃以下）に到達したのち、第１ＡｌＮ膜１０が成膜された基板２の温度を所定時間で所定時間保持することで第１ＡｌＮ膜１０がアニールされる。
　なお、第２例では、第１ＡｌＮ膜１０の貫通転位密度を低減させるためのアニール温度及びアニール時間は、第１例の第４工程Ｓ２４と同じである。
　また、第２例では、アニール装置内の不活性ガス又は混合ガスの圧力は、第１例の第４工程Ｓ２４と同じ設定でよい。
　続いて、第５工程Ｓ３５及び第６工程Ｓ３６が行われる。
　第５工程Ｓ３５は、ＡｌＮ膜（第２ＡｌＮ膜２０）を成膜する成膜工程である。つまり、第５工程Ｓ３５は、第３工程Ｓ３３と同じ工程であり、第５工程Ｓ３５は、第２のスパッタリング処理である。
　第６工程Ｓ３６は、成膜工程（第５工程Ｓ３５）で成膜されたＡｌＮ膜（第２ＡｌＮ膜２０）を１５００℃以上でアニールするアニール工程である。つまり、第６工程Ｓ３６は、第４工程Ｓ３４と同じ工程であり、第６工程Ｓ３６は、第２のアニール処理である。
　よって、本実施の形態の第２例に係る製造方法においては、成膜工程及びアニール工程が複数回行われている。
　ここで、第５工程Ｓ３５について、第３工程Ｓ３３との差異を中心に、簡単に説明する。
　第５工程Ｓ３５では、第４工程Ｓ３４にてアニール処理を施した第１ＡｌＮ膜１０の上方に、第２ＡｌＮ膜２０を成膜する。具体的には、第５工程Ｓ３５では、０．５Ｐａよりも小さいスパッタ圧力でターゲット１０７をスパッタリングすることにより、ターゲット材料の組成を含む第２ＡｌＮ膜２０が成膜される。
　第５工程Ｓ３５において、シャッターが取り除かれ、第１ＡｌＮ膜１０に対する第２ＡｌＮ膜２０の成膜が開始されるまでの手順は第３工程Ｓ３３と同一である。しかし、基板２の表面温度、スパッタ圧力、ＲＦ出力、供給ガス種、供給ガス流量、ターゲット材料などのスパッタリングの条件は、第１ＡｌＮ膜１０が成膜されるする際（第３工程Ｓ３３）の条件と同一でもよいし、異なっていてもよい。例えば、第２ＡｌＮ膜２０が成膜される際のスパッタ圧力を、第１ＡｌＮ膜１０が成膜される際のスパッタ圧力よりも高く設定してもよい。
　第２ＡｌＮ膜２０の膜厚は、例えば１００ｎｍ以上９００ｎｍ以下であるとよい。また、第２ＡｌＮ膜２０の膜厚は、１５０ｎｍ以上７５０ｎｍ以下であるとよりよく、２００ｎｍ以上６００ｎｍ以下であればさらによい。なお、第１ＡｌＮ膜１０と第２ＡｌＮ膜２０との膜厚は、同じでもよく、異なっていてもよい。例えば、第２ＡｌＮ膜２０の膜厚は、第１ＡｌＮ膜１０の膜厚よりも厚くてもよい。
　また、第６工程Ｓ３６でのアニール処理に伴う第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０へのクラックの発生を抑制するためには、第１ＡｌＮ膜１０と第２ＡｌＮ膜２０の膜厚が大きいほどチェンバー１１０のスパッタ圧力を小さくすればよい。例えば、第３工程Ｓ３３及び第５工程Ｓ３５におけるチェンバー１１０のスパッタ圧力は０．０５Ｐａ以下でよい。
　次に、第６工程Ｓ３６について、第４工程Ｓ３４との差異を中心に、簡単に説明する。
　第６工程Ｓ３６では、第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０が成膜された基板２を、１５００℃以上、よりよくは１６５０℃以上１７５０℃以下でアニール処理する。
　第６工程Ｓ３６において、アニール処理の昇温開始までの手順は第４工程Ｓ３４と同一である。しかし、昇温速度、降温速度、アニール温度、アニール時間などのアニール処理条件は、第４工程Ｓ３４のアニール処理と同一でもよいし、異なっていてもよい。
　例えば、第６工程Ｓ３６のアニール処理のアニール時間は、第４工程Ｓ３４のアニール処理のアニール時間よりも長くてもよい。また、第６工程Ｓ３６のアニール処理のアニール温度は、第４工程Ｓ３４のアニール処理のアニール温度よりも高くてもよい。
　第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０が成膜された基板２をアニール温度でアニール時間保持し終わったのちに、第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０が成膜された基板２の温度を１００℃以下まで低下させてアニール装置から取り出す。降温速度は、例えば毎分１℃以上１００℃以下であってもよい。また、降温速度は一定であってもよいし、時間とともに変化してもよい。
　ここで、非特許文献１について説明する。例えば、当該文献における窒化物半導体基板では、基板上に成膜された第１のＡｌＮ層及び第２のＡｌＮ層は、それぞれターゲットがＡｌ及びＡｌＮである製造方法によって、製造されている。そのため、当該文献における窒化物半導体基板では、第１のＡｌＮ層及び第２のＡｌＮ層の極性が反転している。
　一方で、本例においては、第３工程Ｓ３３及び第５工程Ｓ３５においては、ターゲット１０７としてＡｌＮが用いられた。また、ターゲット１０７として、Ａｌが用いられてもよいが、第３工程Ｓ３３及び第５工程Ｓ３５においては、ターゲット１０７を構成する材料は同じ材料であるとよい。
　これにより、本例においては、第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０の極性は同一であり、Ａｌ極性を有する。なお、本例における窒化物半導体基板２１においても極性が異なる複数の層が形成される場合があるが、第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０の大部分はＡｌ極性を有しており、Ｎ極性を有する層の膜厚は２００ｎｍ以下である。
　＜第３例の製造方法＞
　次に、第３例の窒化物半導体基板３１を製造するための第３例の製造方法について説明する。図７は、本実施の形態の第３例に係る窒化物半導体基板３１の製造方法の一例を示すフローチャートである。
　図７に示すように、窒化物半導体基板３１の製造方法は、大きく分けて、第１工程Ｓ４１、第２工程Ｓ４２、第３工程Ｓ４３、第４工程Ｓ４４、第５工程Ｓ４５、第６工程Ｓ４６、第７工程Ｓ４７及び第８工程Ｓ４８を有する。ここで、第３例の窒化物半導体基板３１の製造方法の第１工程Ｓ４１から第６工程Ｓ４６は、第２例の窒化物半導体基板２１の製造方法の第１工程Ｓ３１から第６工程Ｓ３６と同一である。
　また、第７工程Ｓ４７は、ＡｌＮ膜（第３ＡｌＮ膜３０）を成膜する成膜工程である。つまり、第７工程Ｓ４７は、第３工程Ｓ４３及び第５工程Ｓ４５と同じ工程であり、第７工程Ｓ４７は、第３のスパッタリング処理である。
　第８工程Ｓ４８は、成膜工程（第７工程Ｓ４７）で成膜されたＡｌＮ膜（第３ＡｌＮ膜３０）を１５００℃以上でアニールするアニール工程である。つまり、第８工程Ｓ４８は、第４工程Ｓ４４及び第６工程Ｓ４６と同じ工程であり、第８工程Ｓ４８は、第３のアニール処理である。
　よって、本実施の形態の第３例に係る製造方法においては、成膜工程及びアニール工程が複数回行われている。
　ここで、第７工程Ｓ４７について、第５工程Ｓ４５（すなわち、第２例の第５工程Ｓ３５）との差異を中心に、簡単に説明する。
　第７工程Ｓ４７では、第５工程Ｓ４５にてアニール処理を施した第２ＡｌＮ膜２０の上方に、第３ＡｌＮ膜３０を成膜する。
　第７工程Ｓ４７において、シャッターが取り除かれ、第２ＡｌＮ膜２０に対する第２ＡｌＮ膜２０の成膜が開始されるまでの手順は第５工程Ｓ４５と同一である。しかし、基板２の表面温度、スパッタ圧力、ＲＦ出力、供給ガス種、供給ガス流量、ターゲット材料などのスパッタリングの条件は、第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０が成膜される際の条件と同一でもよいし、異なっていてもよい。
　第３ＡｌＮ膜３０の膜厚は、例えば１００ｎｍ以上９００ｎｍ以下であるとよい。また、第３ＡｌＮ膜３０の膜厚は、１５０ｎｍ以上７５０ｎｍ以下であるとよりよく、２００ｎｍ以上６００ｎｍ以下であればさらによい。
　なお、第１ＡｌＮ膜１０と第２ＡｌＮ膜２０と第３ＡｌＮ膜３０との膜厚は、同じでもよく、異なっていてもよい。また成膜方法はスパッタ法でも、ＭＯＶＰＥ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）等の他の成膜方法でも良く、組み合わせて使っても良い。さらにスパッタ装置は成膜毎に異なるスパッタ装置を使い、生産時にライン状に成膜装置、アニール装置を並べて使うことも可能である。
　次に、第８工程Ｓ４８について、第６工程Ｓ４６（すなわち、第２例の第６工程Ｓ３６）との差異を中心に、簡単に説明する。
　第８工程Ｓ４８では、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０が成膜された基板２を、１５００℃以上、よりよくは１６５０℃以上１７５０℃以下でアニール処理する。
　第８工程Ｓ４８において、アニール処理の昇温開始までの手順は第６工程Ｓ４６と同一である。しかし、昇温速度、降温速度、アニール温度、アニール時間などのアニール処理条件は、第４工程Ｓ４４及び第６工程Ｓ４６のアニール処理と同一でもよいし、異なっていてもよい。
　第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０が成膜された基板２をアニール温度でアニール時間保持し終わったのちに、基板２の温度を１００℃以下まで低下させてアニール装置から取り出す。降温速度は、例えば毎分１℃以上１００℃以下であってもよい。また、降温速度は一定であってもよいし、時間とともに変化してもよい。
　なお、図７では図示されないが、第８工程Ｓ４８の後に、さらに、成膜工程と、アニール工程とが行われてもよい。例えば、第８工程Ｓ４８の後に、成膜工程とアニール工程とがそれぞれ１回以上行われてもよいが、製造方法の簡略のためには４回以下が好ましい。
　また、本例においても、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０の極性は同一であり、Ａｌ極性を有する。なお、本例における窒化物半導体基板３１においても極性が異なる複数の層が形成される場合があるが、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０の大部分はＡｌ極性を有しており、Ｎ極性を有する層の膜厚は２００ｎｍ以下である。
　以上まとめると、本実施の形態に係る製造方法は、基板２を準備する準備工程と、成膜工程と、アニール工程とを含む。成膜工程は、基板２の上方に一例として１００ｎｍ以上９００ｎｍ以下の膜厚を有するＡｌＮ膜（第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０）を成膜する工程である。アニール工程は、成膜工程で成膜されたＡｌＮ膜を１５００℃以上でアニールする工程である。
　なお、成膜工程及びアニール工程は複数回行われる。つまり、第２例及び第３例の製造方法が示すように、成膜工程が複数回、かつ、アニール工程が複数回行われる。また、これに限られず、成膜工程及びアニール工程のうち、少なくともいずれか一方が、複数回行われてもよい。つまり、例えば、成膜工程が１回、かつ、アニール工程が複数回行われてもよく、さらに例えば、成膜工程が複数回、かつ、アニール工程が１回行われてもよい。
　［窒化物半導体基板の評価１］
　次に、本実施の形態の第１例、第２例及び第３例の製造方法において製造条件を変化させて、ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の貫通転位密度を評価した結果について説明する。
　図８は、本実施の形態に係る窒化物半導体基板１１、２１及び３１の結晶性が表された表を示す一例の図である。なお、より具体的には、図８には、窒化物半導体基板１１、２１及び３１が、Ｘ線回折装置（ＸＲＤ：Ｘ－Ｒａｙ　Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ）によって測定された結果が示されている。
　図８が示すサンプル基板（基板番号）は、本実施の形態に係る窒化物半導体基板１１、２１及び３１に対応する基板である。図８には、本実施の形態に係る第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０の膜厚、アニール温度及びアニール時間に対するＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００のＸ線回折ロッキングカーブ（ＸＲＣ）の半値全幅が示されている。具体的には、ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の（０００２）面のＸＲＣの半値全幅と、（１０－１２）面のＸＲＣの半値全幅とが示されている。
　ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の結晶性は、（０００２）面及び（１０－１２）面のＸＲＣ測定で得られる回折ピークの半値全幅（ＦＷＨＭ：Ｆｕｌｌ　Ｗｉｄｔｈ　ａｔ　Ｈａｌｆ　Ｍａｘｉｍｕｍ）の値と対応する。このＸＲＣの半値全幅が小さいほど、つまり、得られる回折ピークがシャープなほど結晶性が良好であることを示す。なお、ＸＲＣの半値全幅の単位は、角度を表わすａｒｃｓｅｃ（”）である。
　また、ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の表面状態は、ｆｌａｔ、ｐｉｔｓ及びｒｏｕｇｈで表される。ｆｌａｔは、最も表面平坦性が高い状態であり、ｒｏｕｇｈは、表面が粗れた状態であり、ｐｉｔｓは、ｆｌａｔとｒｏｕｇｈとの中間状態である。
　図８で示される基板番号が付されたサンプル基板は、本実施の形態に係る製造方法で製造された窒化物半導体基板１１、２１及び３１に相当する。以下、基板番号が付されたサンプル基板は、例えば、基板番号Ａ１のように、基板番号で記す。
　図８において、第２ＡｌＮ膜２０の膜厚が０ｎｍであることは、第１のアニール処理の後に、第２のスパッタリング処理で第２ＡｌＮ膜２０が成膜されることなく第２のアニール処理が行われたことを意味している。なお、この第１のアニール処理と第２のアニール処理との間には、サンプル基板は、大気暴露されている。
　同じく、第３ＡｌＮ膜３０の膜厚が０ｎｍであることは、第２のアニール処理の後に、第３のスパッタリング処理で第３ＡｌＮ膜３０が成膜されることなく第３のアニール処理が行われたことを意味している。なお、この第２のアニール処理と第３のスパッタリングとの間には、サンプル基板は、大気暴露されている。
　上記のように、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０の膜厚が０ｎｍであるサンプルは、第２及び第３のスパッタリング処理で成膜が行われていないため、本実施の形態の第１例に係る製造方法で製造された窒化物半導体基板１１に相当する。
　具体的には、基板番号Ａ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｂ３、Ｃ１、Ｃ２、Ｄ１及びＤ２は、窒化物半導体基板１１に相当する。
　また、第２ＡｌＮ膜２０の膜厚が０ｎｍより大きい場合は、第１のアニール処理と第２のスパッタリングとの間には、サンプル基板は、大気暴露されている。
　よって、上記のように、第２ＡｌＮ膜２０の膜厚が０ｎｍより大きいサンプルは、本実施の形態の第２例に係る製造方法で製造された窒化物半導体基板２１に相当する。
　具体的には、基板番号Ｆ１、Ｆ２、Ｆ３、Ｆ４、Ｇ１、Ｈ１、Ｈ２及びＨ３は、窒化物半導体基板２１に相当する。
　なお、基板番号Ｆ１は、第２のアニール処理におけるアニール温度が１５００℃未満であるため、比較例の窒化物半導体基板とする。
　また、第３ＡｌＮ膜３０の膜厚が０ｎｍより大きい場合は、第２のアニール処理と第３のスパッタリングとの間には、サンプル基板は、大気暴露されている。
　よって、上記のように、第３ＡｌＮ膜３０の膜厚が０ｎｍより大きいサンプルは、本実施の形態の第３例に係る製造方法で製造された窒化物半導体基板３１に相当する。
　具体的には、基板番号Ｇ２、Ｈ４は、窒化物半導体基板３１に相当する。
　ここで、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０の膜厚、アニール温度、アニール時間に対するＸＲＣの半値全幅について説明する。以下では、（１０－１２）面のＸＲＣの半値全幅が小さくなるほど、結晶性が高い、として説明している。
　基板番号Ａ１、Ａ２及びＡ３が示すように、第１ＡｌＮ膜１０の膜厚が４８０ｎｍの場合、アニール時間が長時間化しても、結晶性は同程度である。
　しかし、基板番号Ａ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｂ３、Ｃ１及びＣ２が示すように、第１ＡｌＮ膜１０の膜厚が４８０ｎｍから６００ｎｍ及び９００ｎｍまで増加すると、アニール時間が長時間化することで、結晶性が向上する。
　つまり、第１ＡｌＮ膜１０の膜厚が大きいほど、アニール時間が長時間化することで、結晶性が向上する。
　また、同様に、基板番号Ａ１、Ｇ１及びＧ２が示すように、ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の膜厚が大きいほど、アニール時間が長時間化することで、結晶性が向上する。
　また、基板番号Ｂ１、Ｈ１及びＨ４においても、同様の傾向が確認される。
　上述のように、本実施の形態に係るＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の膜厚は、３００ｎｍ以上１００００ｎｍ以下である。つまり、本実施の形態においては、ＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００は、十分大きい膜厚を有することができ、本実施の形態に係る窒化物半導体基板１１及び２１は、結晶性が高い。つまり、高品質の窒化物半導体基板１１、２１及び３１が実現される。なお、図８が示すように、十分なアニール温度かつアニール時間でアニール処理されることで、より高品質の窒化物半導体基板１１、２１及び３１が実現される。
　また、上記の通り、基板番号Ｂ１、Ｂ２、Ｂ３、Ｃ１及びＣ２が示すように、アニール時間が長時間化すること（つまりは、成膜工程が１回、かつ、アニール工程が複数回行われること）で、結晶性が向上する。
　つまり、準備工程と、成膜工程と、アニール工程とを含み、成膜工程及びアニール工程のうち少なくともいずれか一方が複数回行われる製造方法によって製造された窒化物半導体基板１１は、結晶性が高い。よって本実施の形態に係る製造方法が用いられることで、高品質の窒化物半導体基板１１の結晶性が実現される。
　また、基板番号Ｄ１及びＨ１が示すように、基板番号Ｄ１の第１ＡｌＮ膜１０の膜厚と、基板番号Ｈ１の第１ＡｌＮ膜１０及び第２ＡｌＮ膜２０の合計の膜厚とは、１２００ｎｍで同一であり、合計のアニール時間は６時間で同一である。しかしながら、第２例の製造方法で製造された窒化物半導体基板２１（基板番号Ｈ１）の結晶性は、第１例の製造方法で製造された窒化物半導体基板１１（基板番号Ｄ１）の結晶性よりも、高い。
　よって、準備工程と、成膜工程と、アニール工程とを含み、成膜工程及びアニール工程が複数回行われる第２例の製造方法が用いられることで、窒化物半導体基板２１の結晶性をより高めることができる。つまり、本実施の形態に係る製造方法が用いられることで、高品質の窒化物半導体基板２１が実現される。また、効果的にクラックの発生を抑制することができる。また、効果的に表面平坦性の低下を抑制することができる。
　なお、基板番号Ｄ２及びＨ２においても、同様の傾向が確認される。
　また、基板番号Ｆ１、Ｆ２、Ｆ３及びＦ４が示すように、第１ＡｌＮ膜１０のアニール温度が上昇することで、結晶性が向上する。
　図８が示すように、本実施の形態に係るＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の（１０－１２）面におけるＸＲＣの半値全幅は、１２０ａｒｃｓｅｃ以下である。
　よって、本実施の形態に係る窒化物半導体基板１１、２１及び３１は、結晶性が高い。つまり、高品質の窒化物半導体基板１１、２１及び３１が実現される。
　さらに、本実施の形態に係るＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００の（０００２）面におけるＸＲＣの半値全幅は、１２０ａｒｃｓｅｃ以下である。
　よって、本実施の形態に係る窒化物半導体基板１１、２１及び３１は、結晶性が高い。つまり、高品質の窒化物半導体基板１１、２１及び３１が実現される。
　また、本実施の形態に係る基板２は、サファイアによって構成されるが、これに限られず、炭化ケイ素及びＳｃＡｌＭｇＯ４などから構成される基板であればよい。これらの基板２を構成する材料は、図８で例示されるような高温での高い耐久性を有する。そのため、基板２の上方に積層されるＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００を高温でアニール処理することができる。これにより、図８が示すように、高品質の窒化物半導体基板１１、２１及び３１が実現される。
　また、上述の通り、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０は、ＡｌＮ、ＡｌｘＧａｙＩｎ１－ｘ－ｙＮ及びＢｚＡｌｗＧａ１－ｚ－ｗＮのうち１つから構成される。本実施の形態においては、第１ＡｌＮ膜１０、第２ＡｌＮ膜２０及び第３ＡｌＮ膜３０は、ＡｌＮによって構成されている。これにより、図８が示すように、高品質の窒化物半導体基板１１、２１及び３１が実現される。
　ここで、本実施の形態に係る窒化物半導体基板１１と窒化物半導体基板２１とが走査型透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ　Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）によって観察された画像について説明する。
　図９Ａは、本実施の形態に係る窒化物半導体基板１１（基板番号Ｄ２）と窒化物半導体基板２１（基板番号Ｈ２及びＨ３）の平面ＳＴＥＭ像を示す図である。なお、より具体的には、図９Ａの（ａ）は基板番号Ｄ２の、図９Ａの（ｂ）は基板番号Ｈ２の、図９Ａの（ｃ）は基板番号Ｈ３の平面ＳＴＥＭ像を結果を示す図である。
　図９Ａに併記された値は、窒化物半導体基板１１及び窒化物半導体基板２１の貫通転位密度である。貫通転位密度は画像に出現する暗点（暗点は貫通転位に対応する）の個数を計数し、単位面積当たりの暗点の密度を算出することによって導出された値である。
　図９Ｂは、本実施の形態に係る窒化物半導体基板１１及び２１の結晶性が表された表を示す他の例の図である。具体的には、図９Ａに示した平面ＳＴＥＭ像から、窒化物半導体基板１１（基板番号Ｄ２）と窒化物半導体基板２１（基板番号Ｈ２及びＨ３）の貫通転位密度を算出した値である。
　図９Ｂが示すように、本実施の形態における窒化物半導体基板１１のＡｌＮ含有膜１００及び窒化物半導体基板２１のＡｌＮ含有膜２００の貫通転位密度は、十分２×１０８ｃｍ－２以下に収まっている。より具体的には、ＡｌＮ含有膜１００及びＡｌＮ含有膜２００の貫通転位密度は、１．５×１０８ｃｍ－２以下であり、さらに具体的には、１×１０８ｃｍ－２以下である。
　つまり、本実施の形態に係る窒化物半導体基板１１及び２１は、基板２と、基板２の上方に設けられたＡｌＮ含有膜（ＡｌＮ含有膜１００及びＡｌＮ含有膜２００）と、を備える。このＡｌＮ含有膜の膜厚は、１００００ｎｍ以下であり、このＡｌＮ含有膜の貫通転位密度は、２×１０８ｃｍ－２以下を実現している。
　このように、本実施の形態に係る製造方法を用いて作られることにより、本実施の形態に係る窒化物半導体基板１１及び２１は、貫通転位密度が十分に低くでき、結晶性が高くできる。つまり、高品質の窒化物半導体基板１１及び２１が実現される。
　図９Ｃは、本実施の形態に係る窒化物半導体基板２１（基板番号Ｈ２）の断面ＳＴＥＭ像を示す図である。本分析のために、基板番号Ｈ２の上方には、ＭＯＶＰＥによって、ＡｌＮ膜が形成されている（図９Ｃでは、ＭＯＶＰＥ－ＡｌＮと記載）。
　図９Ｃの（ａ）は、サファイア基板と第１ＡｌＮ膜１０との界面から、ＭＯＶＰＥ－ＡｌＮの表面までを含んだ断面観察像である。図９Ｃの（ｂ）と図９Ｃの（ｃ）は、図９Ｃ（ａ）中に記した領域（ｂ）及び領域（ｃ）を拡大した断面観察像である。
　図９Ｃが示すように、第１ＡｌＮ膜１０と第２ＡｌＮ膜２０との大部分はＡｌ極性を有するＡｌＮ膜である。しかしながら、第１ＡｌＮ膜１０内における第１ＡｌＮ膜１０と基板２との界面付近、および、第２ＡｌＮ膜２０内における第２ＡｌＮ膜２０と第１ＡｌＮ膜１０との界面付近では、Ｎ極性を有するＡｌＮ膜の層が形成されている。この時、Ｎ極性を有するＡｌＮ膜の層の膜厚は２００ｎｍ以下である。
　第２ＡｌＮ膜２０と第１ＡｌＮ膜１０との界面、および、第２ＡｌＮ膜２０内における第２ＡｌＮ膜２０と第１ＡｌＮ膜１０との界面付近には、断面ＳＴＥＭ像において２つの暗線が観察される。当該２つの暗線が囲む領域を界面領域とする。この界面領域又は暗線を境界としてＡｌＮ膜の極性が反転していてもよいし、界面領域に隣接したＡｌＮ膜が同じＡｌ極性であってもよい。なお、本実施の形態においては、界面領域は、図９Ｃが示す第２ＡｌＮ膜２０中のＮ極性の領域である。
　図９Ｃの（ａ）が示すように、第１ＡｌＮ膜１０と基板２との界面で発生し第１ＡｌＮ膜１０を伝搬する貫通転位は、第２ＡｌＮ膜２０と第１ＡｌＮ膜１０との界面に形成された界面領域において屈曲あるいは終端されており、第２ＡｌＮ膜２０へは伝搬していない。このことから、上述の界面領域は貫通転位の伝播を阻害し窒化物半導体基板２１の最表面に到達する貫通転位密度を低減する働きを有する可能性が推測される。
　続いて、窒化物半導体基板１１及び２１の不純物濃度の分布について説明する。
　図１０は、本実施の形態に係る窒化物半導体基板１１及び２１の不純物濃度が分析された結果を示す図である。
　なお、より具体的には、図１０の（ａ）は基板番号Ｄ２の、図１０の（ｂ）は基板番号Ｈ２の、図１０の（ｃ）は基板番号Ｈ３の結果を示す図である。また、図１０においては、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）による不純物濃度の分析がなされている。また、本分析のために、基板番号Ｄ２、Ｈ２及びＨ３の上方には、ＭＯＶＰＥによって、ＡｌＮ膜が形成されている（図１０では、ＭＯＶＰＥ－ＡｌＮと記載）。
　また、図１０における不純物濃度の分布を示す図の横軸であるＤｅｐｔｈ（μｍ）は、ＭＯＶＰＥ－ＡｌＮから基板２に向かって進む方向の距離を示す。
　上述の通り、基板番号Ｄ２は、第１例の窒化物半導体基板１１であり、基板番号Ｈ２及びＨ３は、第２例の窒化物半導体基板２１である。よって、基板番号Ｄ２において、ＡｌＮ含有膜１００は、第１ＡｌＮ膜１０によって構成されており、基板番号Ｈ２及びＨ３において、ＡｌＮ含有膜２００は、第１ＡｌＮ膜１０と第２ＡｌＮ膜２０によって構成されている。
　図１０が示す通り、ＡｌＮ含有膜１００及びＡｌＮ含有膜２００の酸素濃度は、１０１８ｃｍ－３以上１０２１ｃｍ－３以下である。より具体的には、当該酸素濃度は、１０１９ｃｍ－３以上１０２１ｃｍ－３以下であり、さらに具体的には、１０２０ｃｍ－３以上１０２１ｃｍ－３以下である。また、ＡｌＮ含有膜１００及びＡｌＮ含有膜２００の水素濃度は、１０１６ｃｍ－３以上２×１０１７ｃｍ－３以下である。より具体的には、当該水素濃度は、１０１６ｃｍ－３以上１０１７ｃｍ－３以下である。
　なお、酸素濃度及び水素濃度は、ＡｌＮ含有膜１００及びＡｌＮ含有膜２００の全領域において、上記濃度範囲である必要はない。例えば、酸素濃度及び水素濃度が上記濃度範囲である領域が、ＡｌＮ含有膜１００及びＡｌＮ含有膜２００の全領域のうち所定割合以上の領域であってもよい。所定割合とは、例えば、３０％でもよく、５０％でもよく、７０％であってもよい。また、例えば、酸素濃度及び水素濃度が上記濃度範囲である領域が、基板２とＡｌＮ含有膜１００又はＡｌＮ含有膜２００との界面を基準とした所定領域であってもよい。この所定領域とは、例えば、当該界面を基準として１００ｎｍ離れた位置から当該界面を基準として１０００ｎｍ離れた位置までの領域であってもよい。
　また、ＡｌＮ含有膜２００は、第１層２０１と、第１層２０１とは異なる第２層２０２とを有する。
　なお、第１層２０１は、界面層でもある。第１層２０１（界面層）は、元素濃度が極大を持つ層である。例えば、第１層２０１（界面層）は、酸素濃度、炭素濃度及びケイ素（Ｓｉ：シリコン）濃度が極大を持つ層である。なお、第１層２０１（界面層）は、酸素濃度、炭素（Ｃ）濃度及びケイ素（Ｓｉ：シリコン）濃度のうち少なくとも１つの濃度が極大を持つ層である。図１０が示すように、第１層２０１（界面層）は、基板２との中間に位置する。また、基板２との中間とは、ＡｌＮ含有膜２００及び基板２の界面と、基板２とは反対側のＡｌＮ含有膜２００の表面（つまり、図１０においては、ＡｌＮ含有膜２００及びＭＯＶＰＥ－ＡｌＮの界面）と、の間を意味する。
　また、第２層２０２は、第１層２０１（界面層）の周囲に位置する層である。
　第１層２０１は、例えば、図１０が示すように、第１ＡｌＮ膜１０と第２ＡｌＮ膜２０との界面に位置する領域であり、第１層２０１の膜厚は、１０ｎｍ以上２００ｎｍ以下である。
　また、第２層２０２は、例えば、図１０が示すように第２ＡｌＮ膜２０中に位置する領域であるが、第１層２０１と異なる領域であれば、これに限られない。
　図１０が示すように、第１層２０１の元素濃度は、第２層２０２の元素濃度よりも高い。例えば、第１層２０１の酸素濃度は、第２層２０２の酸素濃度よりも高い。換言すると、第１層２０１（界面層）は、酸素濃度が極大を持つ。第２例の窒化物半導体基板２１である基板番号Ｈ２及びＨ３においては、第１のアニール処理と第２のスパッタリングとの間に、大気暴露されている。第１層２０１の酸素濃度が第２層２０２の酸素濃度より高い原因は、大気暴露であると考えられ、この大気暴露によって第１層２０１が酸素濃度にピーク点（極大点）を持つ。
　つまり、本実施の形態が示すように、周囲の領域（例えば第２層２０２）よりも元素濃度が高い領域（例えば第１層２０１）が存在する窒化物半導体基板は、第２例に係る製造方法で製造された窒化物半導体基板２１であると推定される。
　第２例の製造方法が用いられることで、窒化物半導体基板２１の結晶性をより高めることができるため、第１層２０１の元素濃度（例えば酸素濃度）は、第２層２０２の元素濃度よりも高いことは、窒化物半導体基板２１の結晶性が高いことを意味する。
　なお、図１０が示すように、第１層２０１のケイ素濃度は、第２層２０２のケイ素濃度よりも高く、第１層２０１の炭素濃度は、第２層２０２の炭素濃度よりも高い。上記と同様に、第１層２０１のケイ素又は炭素濃度が第２層２０２のケイ素又は炭素濃度より高い原因は、大気暴露であると考えられる。
　本実施の形態においては、第１層２０１においては、第２層２０２と比べて、酸素濃度又はケイ素濃度が２倍以上高い。これにより同様の効果が期待される。なお、第１層２０１においては、第２層２０２と比べて、酸素濃度又はケイ素濃度が１．５倍以上高くてもよく、１．２倍以上高くてもよい。
　上記の通り、本実施の形態に係る窒化物半導体基板１１及び２１においては、ＡｌＮ含有膜（ＡｌＮ含有膜１００及びＡｌＮ含有膜２００）の貫通転位密度は、２×１０８ｃｍ－２以下であり、このＡｌＮ含有膜の（１０－１２）面におけるＸＲＣの半値全幅は、１２０ａｒｃｓｅｃ以下である。このＡｌＮ含有膜の（１０－１２）面におけるＸＲＣの半値全幅は、基板番号Ｈ２及びＨ３においては９０ａｒｃｓｅｃ以下であり、基板番号Ｈ２においては８０ａｒｃｓｅｃ以下である。さらに、図１０が示すように、このＡｌＮ含有膜の酸素濃度は１０１８ｃｍ－３以上１０２１ｃｍ－３以下であり、水素濃度は、１０１６ｃｍ－３以上２×１０１７ｃｍ－３以下である。
　このように、ＡｌＮ含有膜の酸素濃度及び水素濃度が上記範囲である本実施の形態に係る窒化物半導体基板１１及び２１は、貫通転位密度が十分に低く、かつ、ＸＲＣの半値全幅が十分に低く、結晶性が高いことを示している。つまり、高品質の窒化物半導体基板１１及び２１が実現されている。
　また、本実施の形態に係る窒化物半導体基板１１及び２１は、基板２と、基板２の上方に設けられたＡｌＮ含有膜（ＡｌＮ含有膜１００及びＡｌＮ含有膜２００）と、を備える。このＡｌＮ含有膜の膜厚は、３００ｎｍ以上１００００ｎｍ以下であり、さらに、図１０が示すように、このＡｌＮ含有膜の酸素濃度は１０１８ｃｍ－３以上１０２１ｃｍ－３以下であり、水素濃度は、１０１６ｃｍ－３以上２×１０１７ｃｍ－３以下である。
　上記の通り、本実施の形態の製造方法を適用することにより、本実施の形態に係る窒化物半導体基板１１及び２１のこのＡｌＮ含有膜は、半導体素子の基板として十分大きい膜厚を有し、結晶性が高く、高品質の窒化物半導体基板１１及び２１が実現される。
　また、本実施の形態においては、ＡｌＮ含有膜１００、２００及び３００の膜厚が２０００ｎｍ以下であるとよい。図８が示すように、上記膜厚であるＡｌＮ含有膜１００、２００及び３００は、結晶性が高い。つまり、高品質の窒化物半導体基板１１、２１及び３１が実現される。
　［窒化物半導体基板の評価２］
　さらにここで、本実施の形態の第２例の製造方法において製造条件を変化させて、製造された窒化物半導体基板１１が備えるＡｌＮ含有膜１００の結晶性を評価した結果について説明する。また、［窒化物半導体基板の評価２］では、［窒化物半導体基板の評価１］と重複する説明は省略又は簡略化される場合がある。
　なお、［窒化物半導体基板の評価１］で説明された窒化物半導体基板１１、２１及び３１に比べて、［窒化物半導体基板の評価２］で説明される窒化物半導体基板１１はいずれも、主に、以下の２点の特徴を備えている。具体的には、２点の特徴のうち１点は、第２のスパッタリング処理で第２ＡｌＮ膜２０が成膜されることなく第２のアニール処理が行われる点である。また、２点の特徴のうち他の１点は、第１のアニール処理と第２のアニール処理との間の期間には第１ＡｌＮ膜１０（つまりはＡｌＮ含有膜１００）が成膜された基板２は大気暴露されずチェンバー１１０内又はアニール装置内において所定温度（後述のＴｍｉｄ）で保持されている点である。
　まずは、第１のアニール処理と第２のアニール処理との間の期間において、第１ＡｌＮ膜１０が成膜された基板２の温度が制御されることによる影響について図１１及び図１２を用いて説明する。
　図１１は、本実施の形態に係る窒化物半導体基板１１の結晶性が表された表を示す他の一例の図である。なお、より具体的には、図１１には、窒化物半導体基板１１が、ＸＲＤによって測定された結果が示されている。また、後述する図１３及び図１５においても、同様に、ＸＲＤによって測定された結果が示されている。
　ＡｌＮ含有膜１００の結晶性は、（０００２）面及び（１０－１２）面のＸＲＣ測定で得られる回折ピークの半値全幅の値と対応する。このＸＲＣの半値全幅が小さいほど、つまり、得られる回折ピークがシャープなほど結晶性が良好であることを示す。なお、ＸＲＣの半値全幅の単位は、角度を表わすａｒｃｓｅｃ（”）である。また、後述する図１３及び図１５においても、同様である。
　図１１で示される基板番号が付されたサンプル基板は、本実施の形態に係る製造方法で製造された窒化物半導体基板１１に相当する。また、後述する図１３及び図１５においても、同様である。
　以下、［窒化物半導体基板の評価２］において、基板番号が付されたサンプル基板は、例えば、基板番号５１のように、基板番号で記す。
　また、図１２は、第２例の製造方法における温度変化を示す一例の模式図である。より具体的には、図１２には、図１１が示す窒化物半導体基板１１（基板番号５１～５５）を製造するための第２例の製造方法における温度変化が示されている。なお、図１２は、横軸が処理時間を示し、縦軸が処理温度を示す。また、後述する図１４及び図１６においても、同様に、横軸が処理時間を示し、縦軸が処理温度を示す。
　図１２を用いて、基板番号５１～５５の製造方法である第２例の製造方法のアニール工程（第１のアニール処理（第４工程Ｓ３４）及び第２のアニール処理（第６工程Ｓ３６））における温度変化について説明する。
　基板番号５１～５５の製造方法である第２例の製造方法においては、図１２が示すように、第１のアニール工程（第４工程Ｓ３４）では、第１ＡｌＮ膜１０が成膜された基板２は、１７００℃で３時間アニールされる。さらに、第１ＡｌＮ膜１０が成膜された基板２の温度がＴｍｉｄになるまで低下させる。
　また、上記の通り、第２のスパッタリング処理では、第２ＡｌＮ膜２０は成膜されない。
　次に、図１２が示すように、第２のアニール工程（第６工程Ｓ３６）では、第１ＡｌＮ膜１０が成膜された基板２は、１７００℃で６時間アニールされる。さらに、第１ＡｌＮ膜１０が成膜された基板２がアニール装置から取り出される。これにより基板番号５１～５５が製造される。
　つまり、図１２が示す第２例の製造方法においては、第１のアニール処理と第２のアニール処理との間の期間には、第１ＡｌＮ膜１０が成膜された基板２は、大気暴露されずチェンバー１１０内又はアニール装置内において所定温度であるＴｍｉｄで保持されている。
　図１１が示すように、基板番号５１～５５においては、第１ＡｌＮ膜１０の膜厚が、７８４ｎｍ又は７９３ｎｍであり、ほぼ同一の膜厚である。基板番号５１～５５のそれぞれは、第１のアニール処理と第２のアニール処理との間の期間の所定温度（Ｔｍｉｄ）が異なる点を除いて、同一の製造方法で製造されている。
　また、図１１が示すように、基板番号５１、５２、５３、５４及び５５の順で、Ｔｍｉｄの値が小さくなる。さらに、図１１が示すように、基板番号５１、５２、５３、５４及び５５の順で、（１０－１２）面のＸＲＣの半値全幅が小さくなる傾向があり、つまりはこの順で、結晶性が向上している。
　以上より、第１のアニール処理と第２のアニール処理との間でアニール処理を一時的に休止する期間の所定温度（Ｔｍｉｄ）が低い方が、第１ＡｌＮ膜１０（つまりはＡｌＮ含有膜１００）の結晶性が高くなり、高品質の窒化物半導体基板１１が実現される。具体的には図１１では、Ｔｍｉｄの値が４００℃及び１５０℃（つまりは、基板番号５４及び５５）でより好適なＸＲＣの半値全幅を実現している。所定温度（Ｔｍｉｄ）に保つ時間は、０秒以上１２０分以下の範囲の程度で選択される。このようにアニール処理中におけるアニール処理を一時的に休止する期間の温度を下げることで、サファイアとＡｌＮとの熱膨張係数に基づく歪みが貫通転位を動かす。貫通転位を動かすことは、貫通転位密度を下げるのに有効である。
　さらに、第１のアニール処理と第２のアニール処理との合計の処理時間による影響について図１３及び図１４を用いて説明する。
　図１３は、本実施の形態に係る窒化物半導体基板１１の結晶性が表された表を示す他の一例の図である。
　また、図１４は、第２例の製造方法における温度変化を示す他の一例の模式図である。より具体的には、図１４の（ａ）には図１３が示す窒化物半導体基板１１（基板番号５６）を製造するための、図１４の（ｂ）には図１３が示す窒化物半導体基板１１（基板番号５７）を製造するための、第２例の製造方法における温度変化が示されている。
　図１４を用いて、基板番号５６及び５７の製造方法である第２例の製造方法のアニール工程（第１のアニール処理（第４工程Ｓ３４）及び第２のアニール処理（第６工程Ｓ３６））における温度変化について説明する。
　基板番号５６及び５７の製造方法である第２例の製造方法においては、図１４が示すように、第１のアニール工程（第４工程Ｓ３４）では、第１ＡｌＮ膜１０が成膜された基板２は、１６５０℃で３時間アニールされた後、１７００℃で３時間アニールされる。さらに、第１ＡｌＮ膜１０が成膜された基板２の温度が１５０℃になるまで低下させる。
　また、［窒化物半導体基板の評価２］での第２例の製造方法では図６における第２のスパッタリング処理（第５工程Ｓ３５）では、第２ＡｌＮ膜２０は成膜されない。
　次に、図１４が示すように、第２のアニール工程（第６工程Ｓ３６）では、第１ＡｌＮ膜１０が成膜された基板２は、１７００℃で所定時間アニールされる。さらに、第１ＡｌＮ膜１０が成膜された基板２がアニール装置から取り出される。これにより基板番号５６及び５７が製造される。
　図１３が示すように、基板番号５６及び５７においては、第１ＡｌＮ膜１０の膜厚が、７８４ｎｍ又は７９３ｎｍであり、ほぼ同一の膜厚である。基板番号５６及び５７のそれぞれは、第２のアニール処理でのアニール時間が異なる点を除いて、同一の製造方法で製造されている。
　図１４が示すように、基板番号５６及び５７の第２のアニール処理でのアニール時間は、それぞれ９時間及び６時間である。よって、図１３が示すように、基板番号５６及び５７の１７００℃でのアニール時間は、それぞれ１２時間及び９時間である。さらに、図１３が示すように、基板番号５６及び５７の順で、（１０－１２）面のＸＲＣの半値全幅が大きくなる傾向があり、つまりは、１７００℃でのアニール時間がより長い基板番号５７は、基板番号５６に比べて、結晶性が向上している。
　さらに、第１のスパッタリング処理における窒素ガスの流量による影響について図１５及び図１６を用いて説明する。
　図１５は、本実施の形態に係る窒化物半導体基板１１の結晶性が表された表を示す他の一例の図である。
　図１５が示す基板番号５８～６０を製造するための第２例の製造方法について説明する。
　まずは、第１ＡｌＮ膜１０が成膜される第１のスパッタリング処理について説明する。なお、図１５が示す「Ｎ２　Ｆｌｏｗ　（ｓｃｃｍ）　Ｄｕｒｉｎｇ　ＳＰ」は、第１のスパッタリング処理での窒素ガスの流量を示す。
　基板番号５８～６０を製造するための第２例の製造方法においては、第１のスパッタリング処理での窒素ガスの流量が、基板番号５８～６０のそれぞれで、異なる。基板番号５８では、当該流量は、第１のスパッタリング処理の期間において一定であり、２４ｓｃｃｍである。基板番号５９及び６０では、当該流量は、第１のスパッタリング処理の期間において増加するように制御する。より具体的には、基板番号５９では当該流量が１９ｓｃｃｍから２８ｓｃｃｍまで増加し、基板番号６０では当該流量が１９ｓｃｃｍから３２ｓｃｃｍまで増加するように制御する。
　次に、アニール工程（第１のアニール処理（第４工程Ｓ３４）及び第２のアニール処理（第６工程Ｓ３６））について図１６を用いて説明する。図１６は、第２例の製造方法における温度変化を示す他の一例の模式図である。より具体的には、図１６には、図１５が示す窒化物半導体基板１１（基板番号５８～６０）を製造するための第２例の製造方法における温度変化が示されている。
　第１のアニール工程（第４工程Ｓ３４）では、第１ＡｌＮ膜１０が成膜された基板２は、１６５０℃で３時間アニールされた後、１７００℃で３時間アニールされる。さらに、第１ＡｌＮ膜１０が成膜された基板２の温度が１５０℃になるまで低下させる。
　また、上記の通り、第２のスパッタリング処理では、第２ＡｌＮ膜２０は成膜されない。
　次に、図１６が示すように、第２のアニール工程（第６工程Ｓ３６）では、第１ＡｌＮ膜１０が成膜された基板２は、１７００℃で６時間アニールされる。さらに、第１ＡｌＮ膜１０が成膜された基板２がアニール装置から取り出される。これにより基板番号５８～６０が製造される。
　図１５が示すように、基板番号５８～６０においては、第１ＡｌＮ膜１０の膜厚が、７７８ｎｍ、７９１ｎｍ又は７９８ｎｍであり、ほぼ同一の膜厚である。基板番号５８～６０のそれぞれは、上記流量が異なる点を除いて、同一の製造方法で製造されている。
　図１５が示すように、基板番号５８に比べて、基板番号５９及び６０の（１０－１２）面のＸＲＣの半値全幅が小さくなる傾向があり、つまりは、上記流量が増加することで、結晶性が向上している。さらに、基板番号５９に比べて、基板番号６０の（１０－１２）面のＸＲＣの半値全幅が小さくなり、つまりは、上記流量が２４ｓｃｃｍより高い値に増加することで、結晶性が向上している。
　図１７は、本実施の形態に係る窒化物半導体基板１１の不純物濃度が分析された結果の他の例を示す図である。より具体的には、図１７の（ａ）は第１のアニール処理が行われる前の、図１７の（ｂ）は第１のアニール処理が行われた後の窒化物半導体基板１１の不純物濃度が分析された結果を示す図である。
　なお、図１７で用いられている窒化物半導体基板１１は、第１ＡｌＮ膜１０（ＡｌＮ含有膜１００）の膜厚が３２０ｎｍであり、第１のアニール処理におけるアニール温度が１７００℃かつアニール時間が３時間であることを除いて、上記の基板番号Ａ１と同じ構成である。
　図１７の（ａ）及び（ｂ）が示すように、第１のアニール処理が行われることで、不純物濃度が変化する。特に、水素濃度は、他の元素に比べてより顕著に変化している。また、第１のアニール処理が行われることで、第１ＡｌＮ膜１０（ＡｌＮ含有膜１００）の水素濃度は、１０１６ｃｍ－３以上２×１０１７ｃｍ－３以下となる。図１７の（ｂ）が示すように、第１ＡｌＮ膜１０（ＡｌＮ含有膜１００）の水素濃度が上記範囲となる領域は、ＡｌＮ含有膜１００の全領域のうち所定割合（例えばここでは５０％）以上の領域である。また、第１ＡｌＮ膜１０（ＡｌＮ含有膜１００）の酸素濃度は、１０１８ｃｍ－３以上１０２１ｃｍ－３以下である。
　つまり、図１７で用いられている窒化物半導体基板１１は、基板２と、基板２の上方に設けられたＡｌＮ含有膜１００と、を備える。このＡｌＮ含有膜１００の膜厚は、３００ｎｍ以上１００００ｎｍ以下であり、さらに、図１７が示すように、このＡｌＮ含有膜１００の酸素濃度は１０１８ｃｍ－３以上１０２１ｃｍ－３以下であり、水素濃度は、１０１６ｃｍ－３以上２×１０１７ｃｍ－３以下である。
　上記の通り、本実施の形態の製造方法を適用することにより、窒化物半導体基板１１のＡｌＮ含有膜１００は半導体素子の基板として十分大きい膜厚を有し、結晶性が高く、高品質の窒化物半導体基板１１が実現される。
　［窒化物半導体基板の評価３］
　さらにここで、本実施の形態の第１例の製造方法において製造条件を変化させて、製造された窒化物半導体基板１１が備えるＡｌＮ含有膜１００の結晶性を評価した結果について説明する。また、［窒化物半導体基板の評価３］では、［窒化物半導体基板の評価１］と重複する説明は省略又は簡略化される場合がある。
　［窒化物半導体基板の評価３］では、主に下記２点を除いて基板番号Ａ１と同じ構成を備える窒化物半導体基板１１について評価されている。具体的に２点とは、第１ＡｌＮ膜１０（ＡｌＮ含有膜１００）の膜厚が、１００、２００、３００、４００、５００、６００、７００、１０００又は１１００ｎｍである点と、第１のアニール処理でアニール温度が１７００℃でありかつアニール時間が１、３、６、９又は１２時間である点とである。
　図１８は、本実施の形態に係るＡｌＮ含有膜１００の膜厚とアニール時間と貫通転位密度との関係が示された図である。図１８が示すように、ここでは、膜厚が１００、２００、３００、４００、５００、６００、７００、１０００又は１１００ｎｍであるＡｌＮ含有膜１００が成膜された基板２のそれぞれが、１、３、６、９又は１２時間でアニールされ、複数の窒化物半導体基板１１が製造される。
　また、複数の窒化物半導体基板１１のそれぞれの貫通転位密度が算出されている。なお、貫通転位密度は、（０００２）面及び（１０－１２）面のＸＲＣの半値全幅から、算出される。
　アニール時間が長いほど、貫通転位密度が低下する。また、ＡｌＮ含有膜１００の膜厚が厚くなるほど、貫通転位密度が低下する。しかし、図１８が示すように、ＡｌＮ含有膜１００の膜厚が所定の膜厚を超えると、貫通転位密度が高くなってしまう。つまり、ＡｌＮ含有膜１００の膜厚が上限を超えると、貫通転位密度が悪化してしまう。これは、ＡｌＮ含有膜１００の膜厚が増加すると、（０００２）面のＸＲＣの半値全幅が増大、すなわち、結晶粒のｃ軸の軸方向揺らぎが増大するためである。
　また、図１８が示すように、ＡｌＮ含有膜１００の膜厚が２０００ｎｍ以下、より具体的には１５００ｎｍ以下、さらに具体的には１０００ｎｍ以下である場合に、貫通転位密度が十分に低くでき、本実施の形態に係る窒化物半導体基板１１は、結晶性が高くできることを示している。つまり、高品質の窒化物半導体基板１１が実現される。図１８ではＡｌＮ含有膜１００の膜厚が５００ｎｍ以上１５００ｎｍ以下の範囲で貫通転位密度が２×１０８ｃｍ－２以下にできることが読み取れる。
　［半導体素子］
　さらに、ここで、本実施の形態に係る窒化物半導体基板１１、２１及び３１を備える半導体素子について説明する。半導体素子は、例えば、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）などであってもよいが、ここでは、紫外光発光素子などである。特に波長２００ｎｍ以上２８０ｎｍ以下の深紫外用ＬＥＤとして用いることができる。
　図１９を参照しながら、本実施の形態に係る紫外光発光素子４００の構成について説明する。
　図１９は、本実施の形態に係る紫外光発光素子４００の積層構造の概略図である。
　紫外光発光素子４００は、一例として、窒化物半導体基板１１と、平坦化層３と、緩衝層４と、電子注入層５と、発光層６と、電子ブロック層７と、正孔注入層８と、電極コンタクト層９と、を備え、それぞれが順に形成されている。
　平坦化層３は、ＡｌＮを用いたが、これに限られるものではない。例えば、平坦化層３は、ＡｌＮ、ＡｌＧａＮ、又は、ＡｌＧａＩｎＮであってもよい。平坦化層３は、窒化物半導体基板１１の表面を平坦化するために用いられる。さらに、平坦化層３は、格子定数を整合する役割も担う。
　また、緩衝層４は、ＡｌＧａＮを用いたが、これに限られるものではない。緩衝層４は、平坦化層３と同様に、例えば、ＡｌＮ、ＡｌＧａＮ、又は、ＡｌＧａＩｎＮであってもよい。緩衝層４は、平坦化層３と同様に格子定数を整合する層として機能する。
　また、電子注入層５は、ｎ－ＡｌＧａＮを用いたが、これに限られるものではない。平坦化層３、緩衝層４と同様に、例えば、ＡｌＮ、ＡｌＧａＮ、又は、ＡｌＧａＩｎＮであってもよい。さらに、電子注入層５は、電子注入する機能を発揮することを目的として、ｎ型半導体であることが望ましい。
　また、電子注入層５は、電子輸送する機能を併せて発揮してもよい。電子注入層５は、ｎ型半導体として機能するために、ドーピング材料として、例えばＳｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ｓｎ（スズ）、Ｏ（酸素）、Ｓ（硫黄）、Ｓｅ（セレン）、Ｔｅ（テルル）を用いることができるが、本実施の形態においては、Ｓｉが用いられる。
　また、発光層６には、異なるＡｌ組成を有する複数のＡｌＧａＮ層で形成されたＭＱＷ（Ｍｕｌｔｉｐｌｅ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）層が用いられる。ＭＱＷとは、量子井戸を複数重ねた多重量子井戸の構造である。
　この発光層６は、電子注入層５及び正孔注入層８から、電子及び正孔が注入される。この発光層６の中で、電子と正孔が再結合し、光を発する。すなわち、この発光層６の伝導帯と価電子帯とのエネルギー差であるバンドギャップが大きいほど、波長の短い光を発することができる。
　ＡｌＧａＮは、ＡｌとＧａとの組成比を制御することができるため、それぞれのバンドギャップである３．４ｅＶ（ＧａＮ）から６．０ｅＶ（ＡｌＮ）までの任意のバンドギャップをもつことができる。この領域は、紫外発光の領域となるため、ＡｌＧａＮは、紫外光を発するのデバイスの発光材料として、適している。
　電子ブロック層７は、ＡｌＮを用いたが、これに限られるものではない。平坦化層３、緩衝層４、電子注入層５と同様に、例えば、ＡｌＮ、ＡｌＧａＮ、又は、ＡｌＧａＩｎＮであってもよい。電子ブロック層７は、電子注入層５から注入された電子が、発光層６から正孔注入層８側へ漏れ出ることを防ぐために用いられる。そのため、電子ブロック層７は発光層６よりも大きなバンドギャップを有する材料で構成されることで効果的に機能する。
　電子ブロック層７は、異なるバンドギャップを有する複数の材料を積層した構造であってもよい。電子ブロック層７は、電子ブロック層７の中で、積層方向に対してバンドギャップが連続的に変化する構造であってもよい。電子ブロック層７は、ｐ型半導体化するために、Ａｌ、Ｇａ、Ｉｎ、Ｎ以外の元素が不純物としてドーピングされていてもよい。
　正孔注入層８は、ｐ－ＡｌＧａＮを用いたが、これに限られるものではない。正孔注入層８は、平坦化層３、緩衝層４、電子注入層５、電子ブロック層７と同様に、例えば、ＡｌＮ、ＡｌＧａＮ、又は、ＡｌＧａＩｎＮであってもよい。この正孔注入層８は、発光層へ正孔を注入する機能を持ち、さらに、正孔を輸送する機能も併せ持ってもよい。また、正孔注入層８は、ｐ型半導体化するために、ドーピング材料として、Ｍｇ（マグネシウム）、Ｂｅ（ベリリウム）、Ｃ（炭素）、Ｚｎ（亜鉛）を用いることができるが、本実施の形態においては、Ｍｇが用いられる。
　電極コンタクト層９として正孔注入層８よりドーピング材料を増加させたｐ－ＡｌＧａＮを用いたが、これに限られるものではない。電極コンタクト層９は、平坦化層３、緩衝層４、電子注入層５、電子ブロック層７、正孔注入層８と同様に、例えば、ＡｌＮ、ＡｌＧａＮ、または、ＡｌＧａＩｎＮであってもよい。電極コンタクト層９は、正孔を供給する電極と接続されている。
　上述の通り、本実施の形態に係る窒化物半導体基板１１は、結晶性が高いため、本実施の形態に係る半導体素子は、高い性能を示す。例えば、半導体素子が紫外光発光素子４００である場合、窒化物半導体基板１１における貫通転位などによる発光特性の低下が抑制されるため、紫外光発光素子４００は、高い発光効率を有する。なお、窒化物半導体基板２１及び３１が用いられた場合にも、同様の効果が得られる。
　このように、半導体素子が本実施の形態に係る窒化物半導体基板１１、２１及び３１を備えることで、高い特性を有する半導体素子が実現される。
　（その他）
　以上、実施の形態に係る窒化物半導体基板などについて説明したが、本発明は、上記実施の形態に限定されるものではない。
　例えば、本実施の形態においては、スパッタ法によりＡｌＮ含有膜１００、ＡｌＮ含有膜２００及びＡｌＮ含有膜３００が成膜されたが、これに限られない。例えば、ＭＯＶＰＥ法、ハイドライド気相成長（Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ：ＨＶＰＥ）法、分子線エピタキシャル（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ：ＭＢＥ）法などが用いられてもよい。
　その他、上記各実施の形態に対して当業者が思いつく各種変形を施して得られる形態又は本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
　本発明は、高品質の窒化物半導体基板として、紫外光発光素子などの光半導体素子として利用することができる。
　２　基板
　３　平坦化層
　４　緩衝層
　５　電子注入層
　６　発光層
　７　電子ブロック層
　８　正孔注入層
　９　電極コンタクト層
　１０　第１ＡｌＮ膜
　１１、２１、３１　窒化物半導体基板
　２０　第２ＡｌＮ膜
　３０　第３ＡｌＮ膜
　１００、２００、３００　ＡｌＮ含有膜
　１０１　吸気管
　１０２　排気管
　１０３　バルブ
　１０４　排気ポンプ
　１０５　基板ホルダ
　１０７　ターゲット
　１０８　永久磁石
　１０９　高圧電源
　１１０　チェンバー
　４００　紫外光発光素子
　１０００　スパッタ装置
　Ｓ２１、Ｓ３１、Ｓ４１　第１工程
　Ｓ２２、Ｓ３２、Ｓ４２　第２工程
　Ｓ２３、Ｓ３３、Ｓ４３　第３工程
　Ｓ２４、Ｓ３４、Ｓ４４　第４工程
　Ｓ３５、Ｓ４５　第５工程
　Ｓ３６、Ｓ４６　第６工程
　Ｓ４７　第７工程
　Ｓ４８　第８工程

Claims (10)

  1. 　基板と、
    　前記基板の上方に設けられたＡｌＮ含有膜と、
    　を備え、
    　前記ＡｌＮ含有膜の膜厚は、１００００ｎｍ以下であり、
    　前記ＡｌＮ含有膜の貫通転位密度は、２×１０８ｃｍ－２以下である
    　窒化物半導体基板。
  2. 　前記ＡｌＮ含有膜の（１０－１２）面におけるＸ線回折ロッキングカーブ半値全幅は、１２０ａｒｃｓｅｃ以下であり、
    　前記ＡｌＮ含有膜の酸素濃度は、１０１８ｃｍ－３以上１０２１ｃｍ－３以下であり、
    　前記ＡｌＮ含有膜の水素濃度は、１０１６ｃｍ－３以上２×１０１７ｃｍ－３以下である
    　請求項１に記載の窒化物半導体基板。
  3. 　基板と、
    　前記基板の上方に設けられたＡｌＮ含有膜と、
    　を備え、
    　前記ＡｌＮ含有膜の膜厚は、３００ｎｍ以上１００００ｎｍ以下であり、
    　前記ＡｌＮ含有膜の酸素濃度は、１０１８ｃｍ－３以上１０２１ｃｍ－３以下であり、
    　前記ＡｌＮ含有膜の水素濃度は、１０１６ｃｍ－３以上２×１０１７ｃｍ－３以下である
    　窒化物半導体基板。
  4. 　前記ＡｌＮ含有膜は、前記基板との中間に元素濃度が極大を持つ界面層を少なくとも１以上有する
    　請求項１～３のいずれか１項に記載の窒化物半導体基板。
  5. 　前記界面層の膜厚は、１０ｎｍ以上２００ｎｍ以下であり、
    　前記界面層においては、前記界面層の周囲に位置する層と比べて、酸素濃度又はケイ素濃度が２倍以上高い
    　請求項４に記載の窒化物半導体基板。
  6. 　前記基板は、サファイア、炭化ケイ素及びＳｃＡｌＭｇＯ４のうち１つから構成される
    　請求項１～５のいずれか１項に記載の窒化物半導体基板。
  7. 　前記ＡｌＮ含有膜は、ＡｌＮ、ＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０．５≦ｘ≦１、０≦ｙ≦０．５、ｘ＋ｙ≦１）及びＢｚＡｌｗＧａ１－ｚ－ｗＮ（０≦ｚ≦０．５、０．５≦ｗ≦１、ｚ＋ｗ≦１）のうち１つから構成される
    　請求項１～６のいずれか１項に記載の窒化物半導体基板。
  8. 　前記ＡｌＮ含有膜の膜厚は、２０００ｎｍ以下である
    　請求項１～７のいずれか１項に記載の窒化物半導体基板。
  9. 　請求項１～８のいずれか１項に記載の窒化物半導体基板を備える
    　半導体素子。
  10. 　基板を準備する準備工程と、
    　前記基板の上方に１００ｎｍ以上９００ｎｍ以下の膜厚を有するＡｌＮ膜を成膜する成膜工程と、
    　前記成膜工程で成膜されたＡｌＮ膜を１５００℃以上でアニールするアニール工程と、
    　を含み、
    　前記成膜工程及び前記アニール工程のうち、少なくともいずれか一方は、複数回行われ、
    　成膜された前記ＡｌＮ膜の貫通転位密度は、２×１０８ｃｍ－２以下である
    　窒化物半導体基板の製造方法。
PCT/JP2021/007422 2020-02-27 2021-02-26 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法 WO2021172531A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP21761788.5A EP4112788A4 (en) 2020-02-27 2021-02-26 NITRIDE SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING A NITRIDE SEMICONDUCTOR SUBSTRATE
KR1020227028930A KR20220145338A (ko) 2020-02-27 2021-02-26 질화물 반도체 기판, 반도체 소자 및 질화물 반도체 기판의 제조 방법
CN202180016240.9A CN115176049A (zh) 2020-02-27 2021-02-26 氮化物半导体基板、半导体元件及氮化物半导体基板的制造方法
US17/802,342 US20230100683A1 (en) 2020-02-27 2021-02-26 Nitride semiconductor substrate, semiconductor element, and method for manufacturing nitride semiconductor substrate
JP2022503756A JPWO2021172531A1 (ja) 2020-02-27 2021-02-26

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-032268 2020-02-27
JP2020032268 2020-02-27

Publications (1)

Publication Number Publication Date
WO2021172531A1 true WO2021172531A1 (ja) 2021-09-02

Family

ID=77491255

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/007422 WO2021172531A1 (ja) 2020-02-27 2021-02-26 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法

Country Status (6)

Country Link
US (1) US20230100683A1 (ja)
EP (1) EP4112788A4 (ja)
JP (1) JPWO2021172531A1 (ja)
KR (1) KR20220145338A (ja)
CN (1) CN115176049A (ja)
WO (1) WO2021172531A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317560A (ja) * 2004-04-26 2005-11-10 Sumitomo Electric Ind Ltd エピタキシャル基板を製造する方法、ｉｉｉ族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびｉｉｉ族窒化物半導体デバイス
JP2007035824A (ja) * 2005-07-26 2007-02-08 Toyohashi Univ Of Technology ＡｌＮ層の成長方法およびＩＩＩ族窒化物系化合物半導体素子の製造方法
JP2017055116A (ja) 2015-09-11 2017-03-16 国立大学法人三重大学 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
WO2018097102A1 (ja) * 2016-11-25 2018-05-31 国立大学法人大阪大学 窒化物半導体基板とその製造方法および半導体デバイス
JP2018093112A (ja) * 2016-12-06 2018-06-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
JP6646769B1 (ja) * 2019-02-01 2020-02-14 株式会社サイオクス 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101976229B1 (ko) * 2011-10-21 2019-05-07 미쯔비시 케미컬 주식회사 주기표 제 13 족 금속 질화물 반도체 결정의 제조 방법, 및 그 제조 방법에 의해 제조되는 주기표 제 13 족 금속 질화물 반도체 결정

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317560A (ja) * 2004-04-26 2005-11-10 Sumitomo Electric Ind Ltd エピタキシャル基板を製造する方法、ｉｉｉ族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびｉｉｉ族窒化物半導体デバイス
JP2007035824A (ja) * 2005-07-26 2007-02-08 Toyohashi Univ Of Technology ＡｌＮ層の成長方法およびＩＩＩ族窒化物系化合物半導体素子の製造方法
JP2017055116A (ja) 2015-09-11 2017-03-16 国立大学法人三重大学 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
WO2018097102A1 (ja) * 2016-11-25 2018-05-31 国立大学法人大阪大学 窒化物半導体基板とその製造方法および半導体デバイス
JP2018093112A (ja) * 2016-12-06 2018-06-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
JP6646769B1 (ja) * 2019-02-01 2020-02-14 株式会社サイオクス 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4112788A4

Also Published As

Publication number Publication date
CN115176049A (zh) 2022-10-11
US20230100683A1 (en) 2023-03-30
EP4112788A4 (en) 2024-04-17
EP4112788A1 (en) 2023-01-04
JPWO2021172531A1 (ja) 2021-09-02
KR20220145338A (ko) 2022-10-28

Similar Documents

Publication Publication Date Title
TWI524552B (zh) 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法
JP5812166B2 (ja) 窒化物半導体の結晶成長方法
EP1858088A1 (en) Nitride semiconductor device and method of growing nitride semiconductor crystal layer
US8629065B2 (en) Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
US20100163931A1 (en) Group iii-v nitride layer and method for producing the same
TWI567214B (zh) A method for forming a nitride semiconductor layer, and a method of manufacturing the semiconductor device
CN102484180B (zh) 氮化镓系化合物半导体发光元件
JP7352271B2 (ja) 窒化物半導体基板の製造方法
JP2008266113A (ja) Ｉｉｉ−ｖ族窒化物層およびその製造方法
JP2010053002A (ja) 半導体積層構造
Davis et al. Gas-source molecular beam epitaxy of III–V nitrides
WO2021172531A1 (ja) 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2010056435A (ja) 化合物エピタキシャル層の製造方法および半導体積層構造
WO2010024411A1 (ja) 化合物エピタキシャル層の製造方法、化合物エピタキシャル層、半導体積層構造および半導体発光デバイス
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
JP7179706B2 (ja) 窒化物半導体基板
JP2010147497A (ja) Ｉｉｉ族窒化物半導体の積層構造の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
TWI728498B (zh) 氮化物半導體基板
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
WO2020075852A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2008053640A (ja) Ｉｉｉ−ｖ族窒化物層およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21761788

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022503756

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021761788

Country of ref document: EP

Effective date: 20220927