WO2018097102A1 - 窒化物半導体基板とその製造方法および半導体デバイス - Google Patents

窒化物半導体基板とその製造方法および半導体デバイス Download PDF

Info

Publication number
WO2018097102A1
WO2018097102A1 PCT/JP2017/041686 JP2017041686W WO2018097102A1 WO 2018097102 A1 WO2018097102 A1 WO 2018097102A1 JP 2017041686 W JP2017041686 W JP 2017041686W WO 2018097102 A1 WO2018097102 A1 WO 2018097102A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
semiconductor substrate
layer
nitride
added
Prior art date
Application number
PCT/JP2017/041686
Other languages
English (en)
French (fr)
Inventor
藤原　康文
婉新 朱
小泉　淳
ブランドン ミッチェル
トム グレゴーキービックス
Original Assignee
国立大学法人大阪大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人大阪大学 filed Critical 国立大学法人大阪大学
Priority to JP2018552571A priority Critical patent/JP6876337B2/ja
Priority to EP17873866.2A priority patent/EP3546622A4/en
Priority to KR1020197017620A priority patent/KR20190078654A/ko
Priority to US16/463,765 priority patent/US11133435B2/en
Priority to CN201780072551.0A priority patent/CN110036144A/zh
Publication of WO2018097102A1 publication Critical patent/WO2018097102A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10334—Indium nitride [InN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Definitions

  • the present invention relates to a nitride semiconductor substrate having a reduced surface dislocation density, a manufacturing method thereof, and a semiconductor device manufactured using the nitride semiconductor substrate.
  • LEDs Light Emitting Diodes
  • LDs Laser Diodes
  • LEDs are used for various display devices, mobile phones and other liquid crystal display backlights, white illumination, etc.
  • LDs are used as Blu-ray Disc light sources for high-definition video recording and playback, optical communications, CDs, DVDs, etc. It has been.
  • MMIC monolithic microwave integrated circuit
  • HEMT High Electron Mobility Transistor: high-electron mobility transistor
  • SBD Schottky barrier diodes
  • the semiconductor elements constituting these devices are manufactured using a nitride semiconductor substrate on which a nitride semiconductor layer such as gallium nitride (GaN) is formed.
  • a nitride semiconductor substrate As such a nitride semiconductor substrate, a nitride semiconductor bulk substrate cut directly from a bulk single crystal nitride, a single crystal nitride is grown on a substrate such as sapphire, and then the substrate is removed.
  • characteristics such as the internal quantum efficiency of the LED and the oscillation performance of the LD, and the lifetime are related to the dislocation density (TDD) of the surface of the nitride semiconductor substrate.
  • TDD dislocation density
  • Such a nitride semiconductor substrate having a low dislocation density can be obtained by a method of directly producing the above-described nitride semiconductor bulk substrate, but the process is complicated and requires a great deal of cost. Thus, the price is 50 to 60 times higher than the case of manufacturing a nitride semiconductor substrate. For this reason, there is a strong demand for a technique for manufacturing a nitride semiconductor substrate that can provide a low-dislocation density nitride semiconductor substrate at low cost using an inexpensive sapphire base material or the like.
  • a nitride semiconductor substrate is formed by forming a nitride semiconductor thin film on a base material such as sapphire by using a metal-organic chemical vapor deposition (MOCVD) method or the like, it is obtained.
  • MOCVD metal-organic chemical vapor deposition
  • the dislocation density of the nitride semiconductor substrate is on the order of 10 8 to 10 10 cm ⁇ 2 , and it is known that the obtained nitride semiconductor substrate cannot obtain designed characteristics and lifetime.
  • a nitride buffer layer is formed on the sapphire substrate, and then amorphous silicon oxide (a- A selective growth (SAG) mask is formed using SiO 2 ), and a method of lateral epitaxy of a nitride semiconductor layer on the selective growth mask (ELOG: epitaxial lateral overgrowth) is performed.
  • SAG selective growth
  • ELOG epitaxial lateral overgrowth
  • this method requires the substrate to be taken out of the growth apparatus when forming the selective growth mask, which complicates the process and reduces the production efficiency.
  • the low dislocation density region is formed by the pattern of the selective growth mask, the low dislocation density region is scattered on the substrate, and the area cannot be increased. It is difficult to increase the size of the semiconductor substrate.
  • JP 2010-199620 A Japanese Patent Laid-Open No. 2015-095585
  • the present invention provides a manufacturing technique of a nitride semiconductor substrate capable of manufacturing a nitride semiconductor substrate having a sufficiently reduced dislocation density in a large area even on an inexpensive base material such as sapphire. Let it be an issue.
  • the present inventor has succeeded in producing a red light emitting diode using Eu-doped GaN (Eu-doped GaN layer) as a light emitting layer for the first time in the world.
  • a doping material is formed on a sapphire substrate.
  • the dislocation density is reduced in an undoped GaN layer (ud-GaN layer) not doped with GaN and a GaN layer (Eu-doped GaN layer) doped with Eu as a doping material in order. I found out.
  • the Eu addition amount in the Eu-added GaN layer is about 1 atomic%, specifically, even if the impurity level is as small as 0.01 to 2 atomic%,
  • the surprising result is that the dislocation density is drastically reduced, and a low-dislocation-density nitride semiconductor substrate suitable for the production of a high-performance, long-life semiconductor device with a dislocation density of 10 6 cm ⁇ 2 or less is obtained. Obtained.
  • the threading dislocation from the sapphire base material is not bent to reach the surface when passing through the Eu-added GaN layer, and is produced on the sapphire base material. It has been found that the dislocation density is drastically reduced in spite of being a nitride semiconductor substrate.
  • the dislocation density decreases in proportion to the increase in the thickness of the Eu-added GaN layer stacked on the ud-GaN layer, and the total thickness is as thin as 3 ⁇ m or less.
  • a nitride semiconductor substrate having a sufficiently low dislocation density can be provided.
  • the nitride semiconductor layer is a superlattice nitride semiconductor layer with a plurality of stacking times, even if the thickness of the Eu-added GaN layer is about 1/10 of the ud-GaN layer thickness, The inventors have found that the dislocation density decreases in proportion to the increase in the number of laminations. It has been found that by using such a superlattice structure, it is possible to provide a nitride semiconductor substrate having a sufficiently low dislocation density while having a total thickness of 3 ⁇ m or less.
  • the ud-GaN layer and the Eu-added GaN layer can be stacked on the entire surface of the sapphire substrate, unlike the ELOG method, the area of the nitride semiconductor layer can be increased. The size of the physical semiconductor substrate can be increased.
  • the reason why the threading dislocation from the sapphire substrate is not bent in the Eu-doped GaN layer and reaches the surface by forming such a laminated structure, and the reason why the dislocation density is lowered is estimated as follows.
  • GaN is used as a nitride and Eu is used as an additive element.
  • nitride so-called GaN-based nitrides such as AlN and InN other than GaN (including mixed crystals such as InGaN and AlGaN) are included.
  • the additive element is not limited to Eu, and a nitride semiconductor substrate having a sufficiently reduced dislocation density is provided as long as it is a rare earth element that generically refers to Sc, Y, and lanthanoid elements from La to Lu. be able to.
  • SiC or Si may be used as the base material, or thin GaN may be used as the base material. Since SiC is inexpensive and has high thermal conductivity and excellent heat dissipation, a nitride semiconductor substrate suitable for manufacturing a high-power semiconductor device can be provided at low cost. Since Si can easily obtain a large-sized base material, it is possible to provide an enlarged nitride semiconductor substrate. Further, by using GaN having a small thickness as a base material, a GaN bulk substrate can be provided at a low cost.
  • the nitride semiconductor layer is alternately used by using two or more nitride layers having different local strains.
  • the structure laminated on the substrate at least a part of the dislocations from the substrate side is bent and can be eliminated before reaching the surface.
  • the dislocation density on the surface of the nitride semiconductor layer is lowered to the order of 10 6 cm ⁇ 2 or less, which is suitable for the production of a high-performance, long-life semiconductor device. .
  • the removed nitride semiconductor layer can be used as a nitride semiconductor bulk substrate.
  • the inventions described in claims 1 to 14 are based on the above findings, and the invention described in claim 1
  • a nitride semiconductor substrate having a nitride semiconductor layer formed on a substrate The nitride semiconductor layer is An undoped nitride layer to which no doping material is added; and It is formed by laminating a rare earth element-added nitride layer to which a rare earth element is added as a doping material,
  • the nitride semiconductor substrate is characterized in that a dislocation density on the surface of the nitride semiconductor layer is 10 6 cm -2 or less.
  • Claim 2 is 2.
  • the invention according to claim 3 The nitride semiconductor substrate according to claim 1, wherein the rare earth element is Eu.
  • the invention according to claim 4 4.
  • the invention according to claim 5 The number of laminations of the undoped nitride layer and the rare earth element-added nitride layer is one,
  • the undoped nitride layer has a thickness of 0.1 to 50 nm, 5.
  • the invention according to claim 6 The undoped nitride layer and the rare earth element-added nitride layer are laminated a plurality of times, and the nitride semiconductor layer is formed by a superlattice structure,
  • the undoped nitride layer has a thickness of 0.1 to 50 nm
  • the invention according to claim 7 The nitride semiconductor substrate according to claim 6, wherein the number of lamination is 2 to 300.
  • the invention according to claim 8 is 8.
  • the invention according to claim 9 is 9.
  • the invention according to claim 10 is A nitride semiconductor substrate having a nitride semiconductor layer formed on a substrate,
  • the nitride semiconductor layer has a structure in which two or more nitride layers having different local strains are alternately stacked,
  • the nitride semiconductor substrate is characterized in that a dislocation density on the surface of the nitride semiconductor layer is 10 6 cm -2 or less.
  • the invention according to claim 11 is The dislocation from the base material side is bent in the alternately laminated structure of the nitride semiconductor layer and disappears before reaching the surface. This is a nitride semiconductor substrate.
  • the invention according to claim 12 is The nitride semiconductor substrate according to claim 10 or 11, wherein the nitride semiconductor layer is formed as a nitride semiconductor bulk substrate by being removed from the base material.
  • the above-described nitride semiconductor substrate according to the present invention is a nitride semiconductor substrate having a sufficiently low dislocation density, it can be suitably used not only for light-emitting devices but also for high-frequency devices and high-power devices. .
  • the invention according to claim 13 is A semiconductor device manufactured using the nitride semiconductor substrate according to any one of claims 1 to 12.
  • the invention as set forth in claim 14 The semiconductor device according to claim 13, wherein the semiconductor device is any one of a light emitting device, a high frequency device, and a high output device.
  • the nitride semiconductor substrate according to the present invention described above is a doping material using a metal organic vapor phase epitaxial method (OMVPE method) at a temperature of 900 to 1200 ° C. in a series of steps without being taken out from the reaction vessel in the middle.
  • OMVPE method metal organic vapor phase epitaxial method
  • the nitride layer When growing the nitride layer, if the growth temperature is increased, pits (holes) due to dislocations penetrating to the surface increase, and the dislocation density cannot be sufficiently reduced. On the other hand, when the temperature is lowered, the pits are reduced and the dislocation density can be sufficiently reduced.
  • the growth temperature of the nitride layer is set to 900 to 1100 ° C.
  • the nitride semiconductor substrate can be manufactured with a sufficiently reduced dislocation density.
  • the formation of the undoped nitride layer and the rare earth element-added nitride layer can be performed by whether or not Eu is added during the growth of the GaN crystal, and thus can be performed in a series of steps without being taken out from the reaction vessel.
  • a large-sized nitride semiconductor substrate can be manufactured at high cost with high production efficiency.
  • the invention according to claim 15 is A method for manufacturing a nitride semiconductor substrate in which a nitride semiconductor layer is formed on a substrate, Growing GaN, InN, AlN, or a mixed crystal of any two or more thereof on a substrate to form an undoped nitride layer to which no doping material is added; On the undoped nitride layer, GaN, InN, AlN, or a mixed crystal of any two or more thereof is used as a base material, and a rare earth element is added as a doping material so as to replace Ga, In, or Al.
  • a step of forming a rare earth element-added nitride layer is performed by a series of forming steps using a metal organic vapor phase epitaxial method under a temperature condition of 900 to 1200 ° C. without being taken out from a reaction vessel. Is the method.
  • the invention of claim 16 is Forming the undoped nitride layer; Forming the rare earth element-added nitride layer, 16.
  • a nitride semiconductor substrate having a sufficiently low dislocation density while having a total thickness of 3 ⁇ m or less by repeatedly forming a nitride semiconductor layer having a superlattice structure. it can.
  • the invention according to claim 17 17.
  • Eu has an atomic radius suitable for suppressing the propagation of dislocations by generating distortion in the surroundings even when substituted with Ga among the lanthanoid rare earth elements, the surface dislocations can be efficiently formed. Density can be reduced.
  • Eu is preferable as a doping material because Eu compounds are easily available.
  • the invention according to claim 18 Eu is determined by any one of Eu ⁇ N [Si (CH 3 ) 3 ] 2 ⁇ 3 , Eu (C 11 H 19 O 2 ) 3 , Eu [C 5 (CH 3 ) 4 (C 3 H 7 )] 2.
  • Eu [C 5 (CH 3 ) 5 ] 2 , Eu [C 5 (CH 3 ) 4 H] 2 , Eu ⁇ N [Si (CH 3 ) 3 ] 2 ⁇ 3 , Eu (C 5 H 7 O 2 ) 3 , Eu (C 11 H 19 O 2 ) 3 , Eu [C 5 (CH 3 ) 4 (C 3 H 7 )] 2 and the like can be mentioned.
  • Eu ⁇ N [Si (CH 3) 3] 2 ⁇ 3 and Eu (C 11 H 19 O 2 ) 3, Eu [C 5 (CH 3) 4 (C 3 H 7)] 2 is the reactor Since the vapor pressure at is high, efficient addition can be performed.
  • the invention according to claim 20 provides 20.
  • the nitride semiconductor layer can be used as a nitride semiconductor bulk substrate by removing the nitride semiconductor layer formed on the substrate from the substrate.
  • the manufacturing technique of the nitride semiconductor substrate which can manufacture the nitride semiconductor substrate by which the dislocation density was fully reduced can be manufactured in a large area is provided. be able to.
  • FIG. 1 is a schematic diagram showing a configuration of a nitride semiconductor substrate according to an embodiment of the present invention. It is a TEM image of the nitride semiconductor substrate which concerns on one embodiment of this invention. It is an AFM image of the surface of the nitride semiconductor substrate which concerns on one embodiment of this invention. It is an AFM image of the surface of the Eu addition GaN layer in the nitride semiconductor substrate concerning one embodiment of the present invention. It is the TEM image which observed the cross section of the nitride semiconductor substrate which concerns on one embodiment of this invention from the specific direction. It is a schematic diagram which shows the structure of the nitride semiconductor substrate which concerns on other embodiment of this invention.
  • the present invention will be described based on embodiments.
  • sapphire is used as the base material
  • GaN layer is used as the nitride semiconductor layer
  • Eu is used as the rare earth element to be added.
  • the invention is not limited thereto.
  • an undoped nitride layer (ud-GaN layer) and a rare earth element-added nitride layer (Eu) to which Eu is added as a rare earth element are formed on a sapphire substrate.
  • a nitride semiconductor substrate in which a nitride semiconductor layer is formed by laminating an additional GaN layer one layer at a time will be described.
  • FIG. 1 is a schematic diagram showing a configuration of a nitride semiconductor substrate according to the present embodiment.
  • 1 is a nitride semiconductor substrate
  • 10 is a sapphire substrate
  • 20 is a nitride semiconductor layer in which a ud-GaN layer 21 and an Eu-added GaN layer 22 are laminated once as a pair.
  • the nitride semiconductor substrate according to the present embodiment may be used for manufacturing a semiconductor device as a template with a nitride semiconductor layer formed on a sapphire base.
  • the nitride semiconductor layer is a buffer ( In order to function as a buffer layer, the nitride semiconductor layer may be expressed as a buffer layer.
  • the crack by the lattice constant difference (lattice mismatch) of the sapphire base material 10 and GaN is produced.
  • the distance between the LT-GaN layer 30 grown at a low temperature of about 475 ° C. and the sapphire substrate 10 and the nitride semiconductor layer (buffer layer) 20 is increased to suppress the influence of dislocation.
  • the ud-GaN layer 40 is formed in advance.
  • a nitride semiconductor substrate manufacturing method is formed by laminating a ud-GaN layer 21 having a thickness of 10 nm and an Eu-doped GaN layer 22 having a thickness of 300 nm. An example in which 1 is manufactured will be described in detail.
  • LT-GaN having a growth rate of 1.3 ⁇ m / h and a thickness of about 30 nm on a sapphire substrate 10 under conditions of a growth temperature of 475 ° C. and a pressure of 100 kPa using a metal organic vapor phase epitaxy method (OMVPE method).
  • OMVPE method metal organic vapor phase epitaxy method
  • the layer 30 was formed, and then the ud-GaN layer 40 having a thickness of about 2 ⁇ m was formed on the LT-GaN layer 30 under the conditions of a growth temperature of 1150 ° C. and a pressure of 100 kPa at a growth rate of 0.8 ⁇ m / h.
  • an O-added GaN layer 22 having a thickness of 300 nm and a growth rate of 0.8 ⁇ m / h was formed on the ud-GaN layer 40 under the conditions of a growth temperature of 960 ° C. and a pressure of 100 kPa using the OMVPE method.
  • an OMVPE method was used to form a ud-GaN layer 21 having a thickness of 10 nm and a growth rate of 0.8 ⁇ m / h on the Eu-doped GaN layer 22 under the conditions of a growth temperature of 960 ° C. and a pressure of 100 kPa.
  • the Eu-doped GaN layer 22 and the ud-GaN layer 21 were laminated one by one, thereby forming the nitride semiconductor layer 20 and completing the manufacture of the nitride semiconductor substrate 1.
  • trimethylgallium (TMGa) was used as the Ga raw material, and the supply amount was 0.55 sccm. Then, ammonia (NH 3 ) was used as the N raw material, and the supply amount was 4.0 slm. Further, Eu [C 5 (CH 3 ) 4 (C 3 H 7 )] 2 bubbled with a carrier gas (hydrogen gas: H 2 ) was used as the Eu organic raw material, and the supply amount was 1.5 slm (supply temperature) : 115 ° C.).
  • the Eu raw material supply temperature is kept at a sufficiently high temperature of 115 to 135 ° C by changing the piping valve of the OMVPE device from the normal specification (heat-resistant temperature 80 to 100 ° C) to the high temperature special specification.
  • a sufficient amount of Eu can be supplied to the reaction tube.
  • each layer was formed in a series of steps so that the sample was not taken out from the reaction tube and the growth was not interrupted.
  • FIG. 2 is a TEM image of the nitride semiconductor substrate.
  • FIG. 2 shows that in this nitride semiconductor substrate, dislocations generated in the ud-GaN layer formed on the lowermost sapphire base are propagated toward the surface. However, among these dislocations, the dislocation reaches the surface in the part surrounded by the dark one-dot chain line on the right side, but the dislocation appears on the surface in the part surrounded by the light one-dot chain line on the left side. By the time it reaches, it has disappeared in the nitride semiconductor layer (buffer layer) in which the ud-GaN layer and the Eu-added GaN layer are stacked. From this result, according to the present embodiment, it can be confirmed that the dislocation density can be reduced in the nitride semiconductor substrate.
  • FIG. 3 is an AFM image of the surface of the nitride semiconductor substrate, (a) is the surface of the ud-GaN layer before the formation of the nitride semiconductor layer (buffer layer), and (b) is after the formation of the nitride semiconductor layer (buffer layer). The surface of the nitride semiconductor layer (buffer layer) is shown.
  • the dislocation density can be reduced in the nitride semiconductor substrate according to the present embodiment.
  • the reason for the smaller pit diameter is that the pit diameter formed in the GaN layer is related to the growth temperature, and the upper Eu-doped GaN layer was grown at a low temperature of 960 ° C. This is probably because the diameter of the pit has been reduced. When the pit diameter is reduced and the pit is blocked, the dislocation density is further reduced.
  • the state of dislocations appearing on the surface was observed by AFM in the same manner as described above.
  • FIG. 4 is an AFM image of the surface of the Eu-doped GaN layer with each thickness.
  • A is the result at a thickness of 100 nm
  • (b) is the thickness at 300 nm
  • (c) is the result at a thickness of 900 nm.
  • the pits decrease as indicated by the one-dot chain circle, and almost disappear at a thickness of 900 nm.
  • the growth and annihilation of the mixed dislocation is controlled by the nitride semiconductor layer (buffer layer).
  • the dislocation density can be reduced as the thickness of the Eu-doped GaN layer stacked on the ud-GaN layer increases.
  • the Eu-added GaN layer becomes too thick, there is a difference in thermal expansion coefficient between sapphire, which is a base material, and GaN, which is a nitride semiconductor layer, and warpage occurs at the interface between sapphire and the nitride semiconductor layer. There is a risk that it cannot be used as a physical semiconductor substrate.
  • the ud-GaN layer and the Eu-added GaN layer are alternately stacked on the sapphire substrate a plurality of times, and a plurality of pairs of the ud-GaN layer and the Eu-added GaN layer are stacked.
  • a nitride semiconductor layer having a superlattice structure a nitride semiconductor substrate having a sufficiently reduced dislocation density is manufactured even if it is thin.
  • FIG. 6 is a schematic diagram showing the configuration of the nitride semiconductor substrate according to the present embodiment.
  • the reference numerals in FIG. 6 are the same as those in FIG. 1 except that the number of nitride semiconductor substrates is two.
  • the nitride semiconductor layer 20 includes the Eu-added GaN layer 22 and the ud-GaN layer 21 alternately stacked a plurality of times.
  • the structure is the same as that of the nitride semiconductor substrate according to the first embodiment except that the ud-GaN layer 21 is formed as the outermost layer from the viewpoint of suppressing oxidation.
  • the ud-GaN layer 21 is formed by repeatedly forming the ud-GaN layer 21 and the Eu-doped GaN layer 22.
  • the method is the same as that of the nitride semiconductor substrate manufacturing method according to the first embodiment except that a plurality of pairs of the GaN layer 22 and the Eu-added GaN layer 22 are stacked.
  • the formation of each layer was performed in a series of steps so as not to interrupt the growth without taking out the sample from the reaction tube on the way.
  • FIG. 7 is an AFM image of the surface of the nitride semiconductor substrate.
  • FIG. 7 is compared with FIG. 4C, which is an AFM image of the surface of a nitride semiconductor substrate in which an Eu-doped GaN layer having a thickness of 900 nm is laminated once, the total thickness of 480 nm (the topmost ud-GaN layer is It can be seen that the dislocation density is further reduced although the thickness is about half that of FIG.
  • FIG. 8 shows a cross-sectional TEM image of the nitride semiconductor substrate manufactured by stacking 40 pairs in Experiment B.
  • the dislocation density is on the order of 10 6 cm ⁇ 2 even in 13 pairs with the smallest number of pairs, and the dislocation density decreases as the number of pairs increases.
  • Dislocation 1 there are two dislocations, Dislocation 1 and Dislocation 2.
  • Dislocation 1 After entering the nitride semiconductor layer (buffer layer), it converges and disappears.
  • Dislocation 2 although it has not disappeared, the size of the dislocation decreases as it passes through the pair. Also from this result, it can be understood that the dislocation density is further decreased in Experiment C in which the number of pairs is further increased to 70 pairs in Table 1 and FIG.
  • the above result satisfies the dislocation density (10 6 cm ⁇ 2 order) required for manufacturing a vertical power transistor using a blue laser pickup or Si or SiC. It can be seen that the nitride semiconductor substrate according to the embodiment can be used for manufacturing a blue laser for a pickup and a vertical power transistor used for Blu-Ray even though it is formed on a sapphire substrate.
  • dislocation density is reduced as the number of pairs increases, by reducing the further dislocation density further increase the number of pairs, 10 4 that is required for a blue laser for writing to be used in the Blu-Ray It is expected that a cm ⁇ 2 order can be achieved.
  • nitriding that enables the manufacture of a high-quality nitride semiconductor using an inexpensive sapphire substrate or the like.
  • a physical semiconductor substrate can be provided. Further, since the nitride layer can be formed on the entire surface of the substrate, the area can be increased and the utility is excellent.
  • nitride semiconductor bulk substrate can be obtained, so that there is a possibility that the use of the nitride semiconductor substrate for semiconductor devices can be further expanded.
  • Nitride semiconductor substrate 1
  • Sapphire substrate 2
  • Nitride semiconductor layer (buffer layer) 21
  • Eu-doped GaN layer 30
  • LT-GaN layer 40 ud-GaN layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

サファイア等の安価な基材上であっても、十分に転位密度が低減された窒化物半導体基板を大面積で製造することができる窒化物半導体基板の製造技術を提供する。　基材上に形成された窒化物半導体層が、アンドープ窒化物層と、ドーピング材料として希土類元素が添加された希土類元素添加窒化物層とが積層されて形成されており、転位密度が１０６ｃｍ－２オーダー以下である窒化物半導体基板。基材上にＧａＮ、ＩｎＮ、ＡｌＮまたはこれらのいずれか２つ以上の混晶を成長させてアンドープ窒化物層を形成する工程と、希土類元素がＧａ、ＩｎあるいはＡｌと置換するように添加された希土類元素添加窒化物層を形成する工程とを、有機金属気相エピタキシャル法を用いて、９００～１２００℃の温度条件の下、反応容器から取り出すことなく一連の形成工程によって行う窒化物半導体基板の製造方法。

Description

窒化物半導体基板とその製造方法および半導体デバイス
　本発明は、表面の転位密度が低減された窒化物半導体基板とその製造方法、および前記窒化物半導体基板を用いて作製された半導体デバイスに関する。
　近年、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）やレーザダイオード（ＬＤ：Ｌａｓｅｒ　Ｄｉｏｄｅ）等の発光デバイスが広く用いられるようになっている。例えばＬＥＤは、各種表示デバイス、携帯電話を始め液晶ディスプレイのバックライト、白色照明等に用いられ、一方、ＬＤは、ブルーレイディスク用光源としてハイビジョン映像の録画再生、光通信、ＣＤ、ＤＶＤ等に用いられている。
　また、最近では、携帯電話用ＭＭＩＣ（ｍｏｎｏｌｉｔｈｉｃ　ｍｉｃｒｏｗａｖｅ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ：モノリシックマイクロ波集積回路）、ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）等の高周波デバイスや、自動車関連向けのインバーター用パワートランジスタ、ショットキーバリアダイオード（ＳＢＤ）等の高出力デバイスの用途が拡大している。
　これらのデバイスを構成する半導体素子は、窒化ガリウム（ＧａＮ）等の窒化物半導体層が形成された窒化物半導体基板を用いて作製されている。このような窒化物半導体基板としては、バルク状単結晶窒化物から切り出されて直接作製された窒化物半導体バルク基板、サファイア等の基材上に単結晶窒化物を成長させた後に基材を除去することにより作製された（擬似的）窒化物半導体バルク基板、基材上に単結晶窒化物を成長させ基材を残したままテンプレートとして半導体デバイスの製造に用いられる窒化物半導体基板がある。
　そして、このような窒化物半導体基板においては、ＬＥＤの内部量子効率やＬＤの発振性能等の特性や、寿命が窒化物半導体基板の表面の転位密度（ＴＤＤ：Ｔｈｒｅａｄｉｎｇ　ｄｉｓｌｏｃａｔｉｏｎ　ｄｅｎｓｉｔｙ）と関係していることが分かっており、高品質、長寿命の半導体デバイス、特に、上記した高周波デバイスや高出力デバイスでは、転位密度１０６ｃｍ－２オーダー以下の窒化物半導体基板が必要とされている（非特許文献１）。
　このように転位密度が低い窒化物半導体基板は、上記した窒化物半導体バルク基板を直接作製する方法により得ることができるが、その工程は複雑であり多大なコストが掛かるため、サファイア基材を用いて窒化物半導体基板を作製する場合に比べて５０～６０倍高い価格となっている。このため、安価なサファイア基材等を用いて、低転位密度の窒化物半導体基板を安価に提供することができる窒化物半導体基板の製造技術が強く求められている。
　しかし、サファイア等の基材上に、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ－ｏｒｇａｎｉｃ　ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）等を用いて窒化物半導体薄膜を形成させることにより窒化物半導体基板を作製した場合、得られた窒化物半導体基板の転位密度は１０８～１０１０ｃｍ－２オーダーになり、得られた窒化物半導体基板では設計通りの特性および寿命が得られないことが知られている。
　転位密度を低減する方法としては、ＧａＮ等の窒化物半導体層の厚みを厚くすることが考えられるが、サファイア等の基材とＧａＮ等の窒化物とでは熱膨張係数に差があるため、窒化物半導体層の厚みを厚くした場合には基材との界面に反りが発生するという問題がある。
　そこで、サファイア等の基材を用いて転位密度が低減された窒化物半導体層を形成させる方法として、サファイア基材上に窒化物のバッファー層を形成した後、非晶質の酸化珪素（ａ－ＳｉＯ２）を用いて選択成長（ＳＡＧ：ｓｅｌｅｃｔｉｖｅ　ａｒｅａ　ｇｒｏｗｔｈ）マスクを形成し、選択成長マスク上に窒化物半導体層をラテラルエピタキシする方法（ＥＬＯＧ：ｅｐｉｔａｘｉａｌ　ｌａｔｅｒａｌ　ｏｖｅｒｇｒｏｗｔｈ：エピタキシャル横方向被覆成長法）により、エピタキシ層で転位密度を１０６～１０７ｃｍ－２オーダーに低減させることが提案されている（特許文献１、２）。
　しかし、この方法は、選択成長マスクの形成に際して基材を成長装置から取り出して行う必要があり、工程が複雑化し生産効率が低下する。また、低転位密度の領域は選択成長マスクのパターンにより形成されるものであるため、低転位密度の領域が基材上に点在することになり大面積化を図ることができず、窒化物半導体基板の大型化を図ることが難しい。
Ｋａｚｕｈｉｔｏ　Ｂａｎ　他８名、「Ｉｎｔｅｒｎａｌ　Ｑｕａｎｔｕｍ　Ｅｆｆｉｃｉｅｎｃｙ　ｏｆ　Ｗｈｏｌｅ－Ｃｏｍｐｏｓｉｔｉｏｎ－Ｒａｎｇｅ　ＡｌＧａＮ　Ｍｕｌｔｉｑｕａｎｔｕｍ　Ｗｅｌｌｓ」、Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ　４（２０１１）０５２１０１
特開２０１０－１９９６２０号公報 特開２０１５－０９５５８５号公報
　本発明は、サファイア等の安価な基材上であっても、十分に転位密度が低減された窒化物半導体基板を大面積で製造することができる窒化物半導体基板の製造技術を提供することを課題とする。
　前記したように、サファイア基材を用いて、高性能、長寿命の半導体デバイスを作製するためには、表面の転位密度が低く制御された窒化物半導体基板を製造する必要があるが、ＥＬＯＧ法では大面積化を図ることができず、窒化物半導体基板の大型化を図ることが難しい。
　本発明者は、Ｅｕが添加されたＧａＮ（Ｅｕ添加ＧａＮ層）を発光層とする赤色発光ダイオードの作製に世界に先駆けて成功しているが、その過程において、サファイア基材上に、ドーピング材料が添加されていないアンドープＧａＮ層（ｕｄ－ＧａＮ層）、ドーピング材料としてＥｕが添加されたＧａＮ層（Ｅｕ添加ＧａＮ層）の順に積層して多層化された窒化物半導体層では、転位密度が低下していることを見出した。
　この知見に基づき、本発明者は、このような積層構造を窒化物半導体基板に適用することができれば、転位密度を十分に低下させて、高性能、長寿命の半導体デバイスの作製が可能になると考え、種々の実験と検討を行った。
　その結果、このような積層構造を採用した場合、Ｅｕ添加ＧａＮ層におけるＥｕ添加量が１原子％程度、具体的には、０．０１～２原子％という不純物レベルともいえる少量であっても、劇的に転位密度が低下して、１０６ｃｍ－２オーダー以下の転位密度という高性能、長寿命の半導体デバイスの作製に好適な低転位密度の窒化物半導体基板が得られるという驚くべき結果を得た。
　具体的には、積層構造とすることにより、サファイア基材からの貫通転位がＥｕ添加ＧａＮ層を通過する際にその方向が曲げられて表面まで達することがなくなり、サファイア基材上に作製された窒化物半導体基板でありながらも、転位密度が劇的に低下することを見出した。
　そして、ｕｄ－ＧａＮ層とＥｕ添加ＧａＮ層との好ましい積層方法について、さらに、実験と検討を進めたところ、以下の知見を得た。
　即ち、積層回数を１回とする場合には、ｕｄ－ＧａＮ層の上に積層されるＥｕ添加ＧａＮ層の厚みの増加に比例して転位密度が低下し、総厚が３μｍ以下という薄さでありながら、十分に転位密度が低下した窒化物半導体基板を提供することができることを見出した。
　一方、積層回数を複数回にして、窒化物半導体層を超格子構造の窒化物半導体層とした場合には、Ｅｕ添加ＧａＮ層の厚みがｕｄ－ＧａＮ層厚みの１／１０程度であっても、積層回数の増加に比例して転位密度が低下することを見出した。そして、このような超格子構造とすることにより、総厚が３μｍ以下という薄さでありながら、十分に転位密度が低下した窒化物半導体基板を提供することができることが分かった。
　そして、ｕｄ－ＧａＮ層とＥｕ添加ＧａＮ層との積層は、ＥＬＯＧ法と異なり、サファイア基材上の全面で行うことができるため、窒化物半導体層の大面積化を実現することができ、窒化物半導体基板の大型化を図ることができる。
　なお、このような積層構造を形成させることによってサファイア基材からの貫通転位がＥｕ添加ＧａＮ層において曲げられて表面まで達することがなくなり、転位密度が低下した理由としては、以下のように推測される。
　即ち、Ｅｕ添加ＧａＮ層においては、ＥｕがＧａと置換する形で導入されるが、Ｅｕの原子半径はＧａに比べて約１．５倍大きいために、Ｇａと置換されたＥｕの周囲に歪が生じて、非晶質部分が形成される。その結果、貫通転位等の転位はＥｕ添加ＧａＮ層で直線的に伝播されなくなり、表面の転位密度が低下したと推測される。
　上記においては、窒化物としてＧａＮ、添加元素としてＥｕを挙げて説明したが、窒化物としては、ＧａＮ以外のＡｌＮ、ＩｎＮ等のいわゆるＧａＮ系の窒化物（ＩｎＧａＮやＡｌＧａＮ等の混晶を含む）であっても同様に扱うことができる。そして、添加元素としてはＥｕに限定されず、Ｓｃ、Ｙ、およびＬａからＬｕまでのランタノイド系元素を総称した希土類元素であれば、同様に転位密度が十分に低下した窒化物半導体基板を提供することができる。
　また、基材としては、サファイアの他に、ＳｉＣやＳｉを用いてもよく、また、厚みの薄いＧａＮを基材として用いてもよい。ＳｉＣは安価であり、かつ熱伝導性が高く放熱性に優れているため、高パワーの半導体デバイス製造に好適な窒化物半導体基板を安価に提供することができる。そして、Ｓｉは大きなサイズの基材を容易に入手することが可能であるため、大型化された窒化物半導体基板を提供することができる。また、厚みの薄いＧａＮを基材として用いることにより、ＧａＮバルク基板を安価に提供することができる。
　以上のように、本技術によれば、基材上に窒化物半導体層が形成された窒化物半導体基板において、窒化物半導体層を局所的な歪が異なる２以上の窒化物層を用いて交互に積層された構造に形成することにより、基材側からの転位の少なくとも一部が曲げられて、表面に到達するまでに消滅させることができる。その結果、窒化物半導体層の表面における転位密度が、高性能、長寿命の半導体デバイスの作製に好適とされる１０６ｃｍ－２オーダー以下にまで低下した窒化物半導体基板を提供することができる。
　また、基材上に形成された窒化物半導体層を基材から取り外すことにより、取り外された窒化物半導体層を窒化物半導体バルク基板として用いることができる。
　請求項１～１４に記載の発明は上記の知見に基づくものであり、請求項１に記載の発明は、
　基材上に窒化物半導体層が形成された窒化物半導体基板であって、
　前記窒化物半導体層が、
　ドーピング材料が添加されていないアンドープ窒化物層と、
　ドーピング材料として希土類元素が添加された希土類元素添加窒化物層とが積層されて形成されており、
　前記窒化物半導体層の表面における転位密度が１０６ｃｍ－２オーダー以下であることを特徴とする窒化物半導体基板である。
　そして、請求項２に記載の発明は、
　前記窒化物半導体層における窒化物が、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶であることを特徴とする請求項１に記載の窒化物半導体基板である。
　また、請求項３に記載の発明は、
　前記希土類元素が、Ｅｕであることを特徴とする請求項１または請求項２に記載の窒化物半導体基板である。
　また、請求項４に記載の発明は、
　前記Ｅｕの添加量が、０．０１～２原子％であることを特徴とする請求項３に記載の窒化物半導体基板である。
　また、請求項５に記載の発明は、
　前記アンドープ窒化物層と前記希土類元素添加窒化物層との積層回数が１回であり、
　前記アンドープ窒化物層の厚みが０．１～５０ｎｍ、
　前記希土類元素添加窒化物層の厚みが０．１～２０００ｎｍであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の窒化物半導体基板である。
　また、請求項６に記載の発明は、
　前記アンドープ窒化物層と、前記希土類元素添加窒化物層とが複数回積層されて、超格子構造によって前記窒化物半導体層が形成されており、
　前記アンドープ窒化物層の厚みが０．１～５０ｎｍ、
　前記希土類元素添加窒化物層の厚みが０．１～２００ｎｍであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の窒化物半導体基板である。
　また、請求項７に記載の発明は、
　積層回数が２～３００回であることを特徴とする請求項６に記載の窒化物半導体基板である。
　また、請求項８に記載の発明は、
　総厚が３μｍ以下であることを特徴とする請求項１ないし請求項７のいずれか１項に記載の窒化物半導体基板である。
　また、請求項９に記載の発明は、
　前記基材がサファイア、ＳｉＣ、Ｓｉ、ＧａＮのいずれかであることを特徴とする請求項１ないし請求項８のいずれか１項に記載の窒化物半導体基板である。
　また、請求項１０に記載の発明は、
　基材上に窒化物半導体層が形成された窒化物半導体基板であって、
　前記窒化物半導体層が、局所的な歪が異なる２以上の窒化物層が交互に積層された構造を有しており、
　前記窒化物半導体層の表面における転位密度が１０６ｃｍ－２オーダー以下であることを特徴とする窒化物半導体基板である。
　また、請求項１１に記載の発明は、
　基材側からの転位の少なくとも一部が、前記窒化物半導体層の前記交互に積層された構造において曲げられて、表面に到達するまでに消滅していることを特徴とする請求項１０に記載の窒化物半導体基板である。
　また、請求項１２に記載の発明は、
　前記窒化物半導体層が、前記基材から取り外されて窒化物半導体バルク基板として形成されていることを特徴とする請求項１０または請求項１１に記載の窒化物半導体基板である。
　そして、上記した本発明に係る窒化物半導体基板は、十分に転位密度が低下した窒化物半導体基板であるため、発光デバイスだけでなく、高周波デバイスや高出力デバイスにも好適に使用することができる。
　即ち、請求項１３に記載の発明は、
　請求項１ないし請求項１２のいずれか１項に記載の窒化物半導体基板を用いて作製されていることを特徴とする半導体デバイスである。
　また、請求項１４に記載の発明は、
　発光デバイス、高周波デバイス、高出力デバイスのいずれかであることを特徴とする請求項１３に記載の半導体デバイスである。
　上記した本発明に係る窒化物半導体基板は、有機金属気相エピタキシャル法（ＯＭＶＰＥ法）を用いて、９００～１２００℃の温度条件で、途中で反応容器から取り出すことなく一連の工程で、ドーピング材料が添加されていないアンドープ窒化物層と、ドーピング材料としてＥｕなどの希土類元素が添加された希土類元素添加窒化物層とを、サファイア等の基材上に積層させることにより製造することができる。
　窒化物層の成長に際して、その成長温度を高くすると、表面まで貫通した転位によるピット（穴）が大きくなり、転位密度を十分に低減させることができない。一方、温度を低くすると、ピットが小さくなり転位密度を十分に低減させることができる。
　このため、本発明においては、窒化物層の成長温度を９００～１１００℃に設定する。このような温度条件とすることにより、希土類元素添加窒化物層を通過して表面まで達した転位によるピットを小さくさせることができ、さらに、Ｅｕなどの希土類元素を窒化物を構成するＧａやＡｌ、Ｉｎと確実に置換させて添加することができるため、十分に転位密度を低下させた窒化物半導体基板を製造することができる。
　そして、アンドープ窒化物層と希土類元素添加窒化物層の形成は、ＧａＮ結晶の成長に際してＥｕなどを添加するか否かで行うことができるため、反応容器から取り出すことなく一連の工程で行うことができ、高い生産効率で、大型化された窒化物半導体基板を安価に製造することができる。
　即ち、請求項１５に記載の発明は、
　基材上に窒化物半導体層が形成された窒化物半導体基板の製造方法であって、
　基材上にＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶を成長させて、ドーピング材料が添加されていないアンドープ窒化物層を形成する工程と、
　前記アンドープ窒化物層の上に、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶を母体材料とし、ドーピング材料として希土類元素をＧａ、ＩｎあるいはＡｌと置換するように添加することにより、希土類元素添加窒化物層を形成する工程とを備えており、
　前記２つの工程を、有機金属気相エピタキシャル法を用いて、９００～１２００℃の温度条件の下で、反応容器から取り出すことなく一連の形成工程によって行うことを特徴とする窒化物半導体基板の製造方法である。
　そして、請求項１６に記載の発明は、
　前記アンドープ窒化物層を形成する工程と、
　前記希土類元素添加窒化物層を形成する工程とを、
　交互に、複数回繰り返し行うことを特徴とする請求項１５に記載の窒化物半導体基板の製造方法である。
　前記したように、積層を繰り返して超格子構造の窒化物半導体層とすることにより、総厚が３μｍ以下という薄さでありながら、十分に転位密度が低下した窒化物半導体基板を製造することができる。
　また、請求項１７に記載の発明は、
　前記希土類元素として、Ｅｕを用いることを特徴とする請求項１５または請求項１６に記載の窒化物半導体基板の製造方法である。
　Ｅｕは、ランタノイド系の希土類元素の内でも、Ｇａと置換された際、周囲に歪みを生じさせて転位の伝播を抑制するに適切な原子半径を有しているため、効率的に表面の転位密度を低下させることができる。
　また、Ｅｕは、Ｅｕ化合物の入手が容易であるためドーピング材料として好ましい。
　また、請求項１８に記載の発明は、
　Ｅｕを、Ｅｕ｛Ｎ［Ｓｉ（ＣＨ３）３］２｝３、Ｅｕ（Ｃ１１Ｈ１９Ｏ２）３、Ｅｕ［Ｃ５（ＣＨ３）４（Ｃ３Ｈ７）］２のいずれかにより供給することを特徴とする請求項１７に記載の窒化物半導体基板の製造方法である。
　具体的なＥｕ源としては、例えば、Ｅｕ［Ｃ５（ＣＨ３）５］２、Ｅｕ［Ｃ５（ＣＨ３）４Ｈ］２、Ｅｕ｛Ｎ［Ｓｉ（ＣＨ３）３］２｝３、Ｅｕ（Ｃ５Ｈ７Ｏ２）３、Ｅｕ（Ｃ１１Ｈ１９Ｏ２）３、Ｅｕ［Ｃ５（ＣＨ３）４（Ｃ３Ｈ７）］２等を挙げることができるが、これらの内でも、Ｅｕ｛Ｎ［Ｓｉ（ＣＨ３）３］２｝３やＥｕ（Ｃ１１Ｈ１９Ｏ２）３、Ｅｕ［Ｃ５（ＣＨ３）４（Ｃ３Ｈ７）］２は、反応装置内での蒸気圧が高いため、効率的な添加を行うことができる。
　また、請求項１９に記載の発明は、
　前記基材として、サファイア、ＳｉＣ、Ｓｉ、ＧａＮのいずれかを用いることを特徴とする請求項１５ないし請求項１８のいずれか１項に記載の窒化物半導体基板の製造方法である。
　また、請求項２０に記載の発明は、
　さらに、基材上に形成された窒化物半導体層を前記基材から取り外して、窒化物半導体バルク基板とする工程を備えていることを特徴とする請求項１５ないし請求項１９のいずれか１項に記載の窒化物半導体基板の製造方法である。
　基材上に形成された窒化物半導体層を基材から取り外すことにより、窒化物半導体層を窒化物半導体バルク基板として用いることができる。
　本発明によれば、サファイア等の安価な基材上であっても、十分に転位密度が低減された窒化物半導体基板を大面積で製造することができる窒化物半導体基板の製造技術を提供することができる。
本発明の一実施の形態に係る窒化物半導体基板の構成を示す模式図である。 本発明の一実施の形態に係る窒化物半導体基板のＴＥＭ画像である。 本発明の一実施の形態に係る窒化物半導体基板の表面のＡＦＭ画像である。 本発明の一実施の形態に係る窒化物半導体基板におけるＥｕ添加ＧａＮ層の表面のＡＦＭ画像である。 本発明の一実施の形態に係る窒化物半導体基板の断面を特定の方向から観察したＴＥＭ画像である。 本発明の他の実施の形態に係る窒化物半導体基板の構成を示す模式図である。 本発明の他の実施の形態に係る窒化物半導体基板の表面のＡＦＭ画像である。 本発明の他の実施の形態に係る窒化物半導体基板における積層回数と転位密度との関係を示す図である。 本発明の他の実施の形態に係る窒化物半導体基板のＴＥＭ像である。
　以下、本発明を実施の形態に基づいて説明する。なお、以下においては、基材としてサファイア、窒化物半導体層としてＧａＮ層、添加される希土類元素としてＥｕを例に挙げて説明するが、前記したように、これらに限定されるものではない。
［１］第１の実施の形態
　本実施の形態においては、サファイア基材上に、アンドープ窒化物層（ｕｄ－ＧａＮ層）と、希土類元素としてＥｕが添加された希土類元素添加窒化物層（Ｅｕ添加ＧａＮ層）とが１層ずつ積層されて、窒化物半導体層が形成された窒化物半導体基板について説明する。
１．窒化物半導体基板の基本的な構成
　最初に本実施の形態に係る窒化物半導体基板の基本的な構成について説明する。図１は、本実施の形態に係る窒化物半導体基板の構成を示す模式図である。図１において、１は窒化物半導体基板、１０はサファイア基材、２０はｕｄ－ＧａＮ層２１およびＥｕ添加ＧａＮ層２２をペアとして１回積層した窒化物半導体層である。
　なお、本実施の形態に係る窒化物半導体基板はサファイア基材上に窒化物半導体層を形成させたままテンプレートとして半導体デバイスの製造に用いられる場合もあり、その際、窒化物半導体層はバッファー（ｂｕｆｆｅｒ）層として機能するため、この窒化物半導体層をバッファー（ｂｕｆｆｅｒ）層と表現する場合もある。
　そして、本実施の形態においては、図１に示すように、サファイア基材１０と窒化物半導体層２０との間に、サファイア基材１０とＧａＮの格子定数の差（格子不整合）によるクラックの発生を防止するために４７５℃程度で低温成長させたＬＴ－ＧａＮ層３０と、サファイア基材１０と窒化物半導体層（バッファー層）２０との間の距離を大きくして転位の影響を抑制するためのｕｄ－ＧａＮ層４０とを予め形成している。
２．窒化物半導体基板の製造方法
　次に、本実施の形態に係る窒化物半導体基板の製造方法について、厚み１０ｎｍのｕｄ－ＧａＮ層２１および厚み３００ｎｍのＥｕ添加ＧａＮ層２２を積層して窒化物半導体基板１を製造した例を挙げて、具体的に説明する。
　最初に、有機金属気相成長法（ＯＭＶＰＥ法）を用いて、サファイア基材１０上に、成長温度４７５℃、圧力１００ｋＰａの条件下、成長速度１．３μｍ／ｈで厚み約３０ｎｍのＬＴ－ＧａＮ層３０を形成し、その後、ＬＴ－ＧａＮ層３０上に、成長温度１１５０℃、圧力１００ｋＰａの条件下、成長速度０．８μｍ／ｈで厚さ約２μｍのｕｄ－ＧａＮ層４０を形成した。
　次に、同様にＯＭＶＰＥ法を用いて、ｕｄ－ＧａＮ層４０上に、成長温度９６０℃、圧力１００ｋＰａの条件下、成長速度０．８μｍ／ｈで厚み３００ｎｍのＥｕ添加ＧａＮ層２２を形成した。
　次に、同様にＯＭＶＰＥ法を用いて、Ｅｕ添加ＧａＮ層２２上に、成長温度９６０℃、圧力１００ｋＰａの条件下、成長速度０．８μｍ／ｈで厚み１０ｎｍのｕｄ－ＧａＮ層２１を形成した。このように、Ｅｕ添加ＧａＮ層２２とｕｄ－ＧａＮ層２１とを１層ずつ積層することにより、窒化物半導体層２０を形成させ、窒化物半導体基板１の製造を完了した。
　なお、上記において、Ｇａ原料としてはトリメチルガリウム（ＴＭＧａ）を用い、供給量は０．５５ｓｃｃｍとした。そして、Ｎ原料としてはアンモニア（ＮＨ３）を用い、供給量は４．０ｓｌｍとした。また、Ｅｕ有機原料としてはキャリアガス（水素ガス：Ｈ２）でバブリングしたＥｕ［Ｃ５（ＣＨ３）４（Ｃ３Ｈ７）］２を用い、供給量は１．５ｓｌｍとした（供給温度：１１５℃）。
　このとき、ＯＭＶＰＥ装置の配管バルブ等を通常仕様のもの（耐熱温度８０～１００℃）から高温特殊仕様のものに変更することにより、Ｅｕ原料の供給温度を１１５～１３５℃の十分高い温度に保って、十分な量のＥｕを反応管に供給できるようにした。
　そして、本実施の形態において、各層の形成は、途中で試料を反応管より取り出すことなく、成長の中断がないように一連の工程で行った。
３．転位密度の評価
（１）ＴＥＭ画像に基づく評価
　上記で得られた窒化物半導体基板の表面における転位密度について、まず、透過型電子顕微鏡（ＴＥＭ）を用いて断面を観察して、転位密度の低減効果について評価した。
　図２は、窒化物半導体基板のＴＥＭ画像である。図２より、この窒化物半導体基板においては、最下層のサファイア基材の上に形成されたｕｄ－ＧａＮ層に発生した転位が表面に向けて伝播されていることが分かる。しかし、これらの転位の内、右側の濃色の１点鎖線で丸く囲んだ部分では表面まで転位が到達しているものの、左側の薄色の１点鎖線で丸く囲んだ部分では転位が表面に到達するまでに、ｕｄ－ＧａＮ層とＥｕ添加ＧａＮ層が積層された窒化物半導体層（バッファー層）内で消滅している。この結果より、本実施の形態によれば、窒化物半導体基板において、転位密度を低減できることが確認できる。
（２）ＡＦＭ画像に基づく評価
　次に、窒化物半導体層（バッファー層）の形成の前後において表面に現われた転位の様子を原子間力顕微鏡（ＡＦＭ）により観察して、転位密度の低減効果について評価した。なお、観察は１μｍ四方の同じ箇所で行った。
　図３は窒化物半導体基板の表面のＡＦＭ画像であり、（ａ）は窒化物半導体層（バッファー層）形成前のｕｄ－ＧａＮ層の表面、（ｂ）窒化物半導体層（バッファー層）形成後の窒化物半導体層（バッファー層）の表面を示している。
　図３（ａ）に示すように、ｕｄ－ＧａＮ層の表面では、丸で囲んだ多くの箇所に転位に基づくピットが存在しており、その径も大きい。これに対して、窒化物半導体層（バッファー層）の表面では、図３（ｂ）に示すように、１点鎖線の丸で囲んだ広い箇所に少しのピットが存在するだけで、その径も小さくなっている。
　この結果より、上記と同様に、本実施の形態によれば、窒化物半導体基板において転位密度を低減できることが確認できる。なお、ピットの径が小さくなった理由としては、ＧａＮ層において形成されるピットの径はその成長温度と関係しており、上層となるＥｕ添加ＧａＮ層の成長を９６０℃という低温で行ったことにより、ピットの径が小さくなったためと考えられる。そして、ピットの径が小さくなってピットが塞がれると、転位密度がさらに低減される。
　具体的に転位密度を測定したところ、図３（ａ）では１０８～１０９オーダーであったのに対して、図３（ｂ）では１０６オーダーまで低減されていた。
（３）Ｅｕ添加ＧａＮ層の厚みと転位密度との関係
　本発明者は、さらに、Ｅｕ添加ＧａＮ層の厚みと転位密度との関係について評価するために、上記と同様にして、厚み１０ｎｍのｕｄ－ＧａＮ層上に、Ｅｕ添加ＧａＮ層を厚み９００ｎｍまで成長させ、厚みが転位密度にどのように影響するのか評価した。
　具体的には、Ｅｕ添加ＧａＮ層の厚みが１００ｎｍ、３００ｎｍ、９００ｎｍとなった時点で、上記と同様に、表面に現われた転位の様子をＡＦＭにより観察した。
　図４は、それぞれの厚みのＥｕ添加ＧａＮ層の表面のＡＦＭ画像であり、（ａ）は厚み１００ｎｍ、（ｂ）は厚み３００ｎｍ、（ｃ）は厚み９００ｎｍにおける結果である。
　図４より、Ｅｕ添加ＧａＮ層の厚みが増すにつれて、１点鎖線の丸で囲んで示すように、ピットが減少しており、厚み９００ｎｍでは殆ど消失していることが分かる。
　具体的に転位密度を測定したところ、図４（ａ）では１０８オーダー、図４（ｂ）では１０７オーダー、図４（ｃ）では１０６オーダーであり、厚みが増すにつれて、劇的に転位密度が低下することが確認できた。
（４）本実施の形態における転位密度の伝播
　ここで、本実施の形態における転位密度の伝播について、図５を用いて説明する。なお、図５は、上記で作製された窒化物半導体基板の断面を特定の方向、具体的には、上向きｇ＝［００２］およびｇ＝［１１０］方向から観察したＴＥＭ画像であり、それぞれを上下に配置して示している。
　図５において、ｇ＝［００２］方向はらせん転位（Ｓｃｒｅｗ　ｄｉｓｌｏｃａｔｉｏｎ）を決定する方向であり、ｇ＝［１１０］方向は刃状転位（ｅｄｇｅ　ｄｉｓｌｏｃａｔｉｏｎ）を決定する方向である。しかし、図５から分かるように、これらの転位の他に、ｇ＝［００２］方向およびｇ＝［１１０］方向の双方に、いくつかの転移が混合転位（Ｍｉｘ　ｄｉｓｌｏｃａｔｉｏｎ）として現れており、これらの混合転位は窒化物半導体層（バッファー層）によって、その成長、消滅が支配されている。
　具体的に、図５では、混合転位が窒化物半導体層（バッファー層）のＥｕ添加ＧａＮ層に伝播した際、まず、らせん転位が収束されて消滅し、その後、刃状転位のベクトル（ｅｄｇｅ　ｖｅｃｔｏｒ）が収束されて、１点鎖線の白抜き楕円で囲まれた箇所においては、２つの混合転位が表面まで到達することなく消滅している。
４．本実施の形態における効果
　以上のように、本実施に形態においては、安価なサファイア基材上に、ｕｄ－ＧａＮ層とＥｕ添加ＧａＮ層を適切な厚みで１回積層するという簡便な方法で、１０６ｃｍ－２オーダー以下という十分に低転位密度の窒化物半導体基板を得ることができるため、高性能、長寿命の半導体デバイスを安価に提供するという近年の要請に好適に応えることができる。
［２］第２の実施の形態
　上記した第１の実施の形態においては、ｕｄ－ＧａＮ層の上に積層されるＥｕ添加ＧａＮ層の厚みの増加に合わせて転位密度を低減させることができるが、Ｅｕ添加ＧａＮ層が厚くなり過ぎると、基材であるサファイアと窒化物半導体層のＧａＮとでは熱膨張係数に差があるためサファイアと窒化物半導体層との界面に反りが発生して、窒化物半導体基板として使用できなくなる恐れがある。
　そこで、本実施の形態においては、サファイア基材上にｕｄ－ＧａＮ層とＥｕ添加ＧａＮ層とを交互に積層することを複数回繰り返して、ｕｄ－ＧａＮ層とＥｕ添加ＧａＮ層の複数ペアを積層して超格子構造の窒化物半導体層を形成することにより、薄くても十分に転位密度が低減された窒化物半導体基板を製造している。
１．窒化物半導体基板の基本的な構成
　最初に本実施の形態に係る窒化物半導体基板の基本的な構成について説明する。図６は、本実施の形態に係る窒化物半導体基板の構成を示す模式図である。なお、図６における符号は窒化物半導体基板が２である以外は図１と同様である。図６より分かるように、本実施の形態においては、窒化物半導体層２０が、Ｅｕ添加ＧａＮ層２２とｕｄ－ＧａＮ層２１を交互に複数回積層されており、また、Ｅｕ添加ＧａＮ層２２の酸化を抑制するという観点から最表層にｕｄ－ＧａＮ層２１が形成されている点を除いては、第１の実施の形態に係る窒化物半導体基板と同様の構成となっている。
２．窒化物半導体基板の製造方法
　そして、本実施の形態に係る窒化物半導体基板２の製造方法についても、ｕｄ－ＧａＮ層２１とＥｕ添加ＧａＮ層２２の形成を繰り返しながら行って、ｕｄ－ＧａＮ層２１とＥｕ添加ＧａＮ層２２の複数ペアを積層することを除いては、第１の実施の形態に係る窒化物半導体基板の製造方法と同様である。なお、本実施の形態においても、各層の形成は、途中で試料を反応管より取り出すことなく、成長の中断がないように一連の工程で行った。
３．転位密度の評価
（１）ＡＦＭ画像に基づく評価
　上記した窒化物半導体基板の製造方法を用い、厚み１０ｎｍのｕｄ－ＧａＮ層２１および厚み１ｎｍのＥｕ添加ＧａＮ層２２を、交互に４０回（４０ペア）積層して作製された窒化物半導体基板２の転位密度について、第１の実施の形態と同様に、ＡＦＭ画像に基づいて転位密度の低減効果を評価した。
　図７は窒化物半導体基板の表面のＡＦＭ画像である。この図７と、厚み９００ｎｍのＥｕ添加ＧａＮ層を１回積層した窒化物半導体基板の表面のＡＦＭ画像である図４（ｃ）とを比較すると、総厚４８０ｎｍ（最表層のｕｄ－ＧａＮ層を含む）と図４（ｃ）に比べて約半分の厚みでありながらも、さらに、転位密度が低下していることが分かる。
　この結果より、本実施の形態によれば、複数回積層して超格子構造の窒化物半導体層としたことにより、それぞれのＥｕ添加ＧａＮ層において転位が曲げられて、薄い総厚であっても劇的に転位密度を低下できることが確認できた。
（２）ペア数（積層回数）の転位密度低減への影響
　次に、ペア数（積層回数）の転位密度低減への影響を調べるために、上記した窒化物半導体基板の製造方法を用い、厚み１０ｎｍのｕｄ－ＧａＮ層２１および厚み３ｎｍのＥｕ添加ＧａＮ層２２を交互に積層して、ペア数（積層回数）を１３（実験Ａ）、４０（実験Ｂ）、７０（実験Ｃ）と変えた３種類の窒化物半導体層が形成された窒化物半導体基板２について、それぞれ転位密度を測定した。
　測定結果を表１に示すと共に、図８に示す。なお、図８において横軸はペア数、縦軸は転位密度（×１０６ｃｍ－２）である。また、実験Ｂにおいて４０ペア積層して作製された窒化物半導体基板の断面ＴＥＭ像を図９に示す。
Figure JPOXMLDOC01-appb-T000001
　表１および図７より、最もペア数の少ない１３ペアでも転位密度は１０６ｃｍ－２オーダーであり、ペア数が多くなるにつれて転位密度が低下することが分かる。
　そして、図９では、Ｄｉｓｌｏｃａｔｉｏｎ１とＤｉｓｌｏｃａｔｉｏｎ２、２つの転位が存在しているが、Ｄｉｓｌｏｃａｔｉｏｎ１では、窒化物半導体層（バッファー層）内に入った後、収束されて消滅している。一方、Ｄｉｓｌｏｃａｔｉｏｎ２では、消滅はしていないものの、ペアを通過するにつれて転位のサイズが小さくなっている。この結果から見ても、表１および図７において、７０ペアとさらにペア数を増やした実験Ｃにおいて、さらに、転位密度が低下していることが理解できる。
　そして、上記の結果は、青色レーザによるピックアップやＳｉやＳｉＣ等を用いた縦型パワートランジスタを作製する場合に必要とされる転位密度（１０６ｃｍ－２オーダー）を満たしているため、本実施の形態に係る窒化物半導体基板は、サファイア基材上に形成されているにも拘らず、Ｂｌｕ－Ｒａｙに用いられるピックアップ用青色レーザおよび縦型パワートランジスタの製造に使用できることが分かる。
　また、ペア数が多くなるに従い転位密度が低減されるため、さらにペア数を増やしてさらに転位密度を低減させることにより、Ｂｌｕ－Ｒａｙに用いられる書き込み用の青色レーザに必要とされている１０４ｃｍ－２オーダーが達成できることが期待される。
　以上、本発明によれば、第１の実施の形態および第２の実施の形態に示したように、安価なサファイア基材等を用いて、高品質の窒化物半導体の製造を可能とする窒化物半導体基板を提供することができる。また、窒化物層を基材全面に形成することが可能なため、大面積化が可能であり実用性に優れる。
　そして、上記の窒化物半導体基板から基材を除去することにより、窒化物半導体バルク基板とすることもできるため、半導体デバイス用の窒化物半導体基板として、さらに利用が広がる可能性がある。
　以上、本発明を実施の形態に基づき説明したが、本発明は上記の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、上記の実施の形態に対して種々の変更を加えることが可能である。
１、２　　　　窒化物半導体基板
１０　　　　　サファイア基材
２０　　　　　窒化物半導体層（バッファー層）
２１　　　　　ｕｄ－ＧａＮ層
２２　　　　　Ｅｕ添加ＧａＮ層
３０　　　　　ＬＴ－ＧａＮ層
４０　　　　　ｕｄ－ＧａＮ層

Claims (20)

  1. 　基材上に窒化物半導体層が形成された窒化物半導体基板であって、
    　前記窒化物半導体層が、
    　ドーピング材料が添加されていないアンドープ窒化物層と、
    　ドーピング材料として希土類元素が添加された希土類元素添加窒化物層とが積層されて形成されており、
    　前記窒化物半導体層の表面における転位密度が１０６ｃｍ－２オーダー以下であることを特徴とする窒化物半導体基板。
  2. 　前記窒化物半導体層における窒化物が、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶であることを特徴とする請求項１に記載の窒化物半導体基板。
  3. 　前記希土類元素が、Ｅｕであることを特徴とする請求項１または請求項２に記載の窒化物半導体基板。
  4. 　前記Ｅｕの添加量が、０．０１～２原子％であることを特徴とする請求項３に記載の窒化物半導体基板。
  5. 　前記アンドープ窒化物層と前記希土類元素添加窒化物層との積層回数が１回であり、
    　前記アンドープ窒化物層の厚みが０．１～５０ｎｍ、
    　前記希土類元素添加窒化物層の厚みが０．１～２０００ｎｍであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の窒化物半導体基板。
  6. 　前記アンドープ窒化物層と、前記希土類元素添加窒化物層とが複数回積層されて、超格子構造によって前記窒化物半導体層が形成されており、
    　前記アンドープ窒化物層の厚みが０．１～５０ｎｍ、
    　前記希土類元素添加窒化物層の厚みが０．１～２００ｎｍであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の窒化物半導体基板。
  7. 　積層回数が２～３００回であることを特徴とする請求項６に記載の窒化物半導体基板。
  8. 　総厚が３μｍ以下であることを特徴とする請求項１ないし請求項７のいずれか１項に記載の窒化物半導体基板。
  9. 　前記基材がサファイア、ＳｉＣ、Ｓｉ、ＧａＮのいずれかであることを特徴とする請求項１ないし請求項８のいずれか１項に記載の窒化物半導体基板。
  10. 　基材上に窒化物半導体層が形成された窒化物半導体基板であって、
    　前記窒化物半導体層が、局所的な歪が異なる２以上の窒化物層が交互に積層された構造を有しており、
    　前記窒化物半導体層の表面における転位密度が１０６ｃｍ－２オーダー以下であることを特徴とする窒化物半導体基板。
  11. 　基材側からの転位の少なくとも一部が、前記窒化物半導体層の前記交互に積層された構造において曲げられて、表面に到達するまでに消滅していることを特徴とする請求項１０に記載の窒化物半導体基板。
  12. 　前記窒化物半導体層が、前記基材から取り外されて窒化物半導体バルク基板として形成されていることを特徴とする請求項１０または請求項１１に記載の窒化物半導体基板。
  13. 　請求項１ないし請求項１２のいずれか１項に記載の窒化物半導体基板を用いて作製されていることを特徴とする半導体デバイス。
  14. 　発光デバイス、高周波デバイス、高出力デバイスのいずれかであることを特徴とする請求項１３に記載の半導体デバイス。
  15. 　基材上に窒化物半導体層が形成された窒化物半導体基板の製造方法であって、
    　基材上にＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶を成長させて、ドーピング材料が添加されていないアンドープ窒化物層を形成する工程と、
    　前記アンドープ窒化物層の上に、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶を母体材料とし、ドーピング材料として希土類元素をＧａ、ＩｎあるいはＡｌと置換するように添加することにより、希土類元素添加窒化物層を形成する工程とを備えており、
    　前記２つの工程を、有機金属気相エピタキシャル法を用いて、９００～１２００℃の温度条件の下で、反応容器から取り出すことなく一連の形成工程によって行うことを特徴とする窒化物半導体基板の製造方法。
  16. 　前記アンドープ窒化物層を形成する工程と、
    　前記希土類元素添加窒化物層を形成する工程とを、
    　交互に、複数回繰り返し行うことを特徴とする請求項１５に記載の窒化物半導体基板の製造方法。
  17. 　前記希土類元素として、Ｅｕを用いることを特徴とする請求項１５または請求項１６に記載の窒化物半導体基板の製造方法。
  18. 　Ｅｕを、Ｅｕ｛Ｎ［Ｓｉ（ＣＨ３）３］２｝３、Ｅｕ（Ｃ１１Ｈ１９Ｏ２）３、Ｅｕ［Ｃ５（ＣＨ３）４（Ｃ３Ｈ７）］２のいずれかにより供給することを特徴とする請求項１７に記載の窒化物半導体基板の製造方法。
  19. 　前記基材として、サファイア、ＳｉＣ、Ｓｉ、ＧａＮのいずれかを用いることを特徴とする請求項１５ないし請求項１８のいずれか１項に記載の窒化物半導体基板の製造方法。
  20. 　さらに、基材上に形成された窒化物半導体層を前記基材から取り外して、窒化物半導体バルク基板とする工程を備えていることを特徴とする請求項１５ないし請求項１９のいずれか１項に記載の窒化物半導体基板の製造方法。
PCT/JP2017/041686 2016-11-25 2017-11-20 窒化物半導体基板とその製造方法および半導体デバイス WO2018097102A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018552571A JP6876337B2 (ja) 2016-11-25 2017-11-20 窒化物半導体基板とその製造方法および半導体デバイス
EP17873866.2A EP3546622A4 (en) 2016-11-25 2017-11-20 NITRIDE SEMICONDUCTOR SUBSTRATE, PROCESS FOR PRODUCING THE SAME, AND SEMICONDUCTOR DEVICE
KR1020197017620A KR20190078654A (ko) 2016-11-25 2017-11-20 질화물 반도체 기판과 그 제조방법 및 반도체 디바이스
US16/463,765 US11133435B2 (en) 2016-11-25 2017-11-20 Nitride semiconductor substrate, manufacturing method therefor, and semiconductor device
CN201780072551.0A CN110036144A (zh) 2016-11-25 2017-11-20 氮化物半导体基板及其制造方法以及半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016229410 2016-11-25
JP2016-229410 2016-11-25

Publications (1)

Publication Number Publication Date
WO2018097102A1 true WO2018097102A1 (ja) 2018-05-31

Family

ID=62195138

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/041686 WO2018097102A1 (ja) 2016-11-25 2017-11-20 窒化物半導体基板とその製造方法および半導体デバイス

Country Status (6)

Country Link
US (1) US11133435B2 (ja)
EP (1) EP3546622A4 (ja)
JP (1) JP6876337B2 (ja)
KR (1) KR20190078654A (ja)
CN (1) CN110036144A (ja)
WO (1) WO2018097102A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020050159A1 (ja) * 2018-09-03 2020-03-12 国立大学法人大阪大学 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法
JPWO2021044824A1 (ja) * 2019-09-03 2021-03-11
WO2021100242A1 (ja) * 2019-11-21 2021-05-27 日本碍子株式会社 １３族元素窒化物結晶層、自立基板および機能素子
WO2021172531A1 (ja) * 2020-02-27 2021-09-02 国立大学法人三重大学 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242851A (zh) * 2021-12-09 2022-03-25 广东省科学院半导体研究所 一种半导体器件及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257854A (ja) * 2002-02-27 2003-09-12 Nikko Materials Co Ltd 結晶の製造方法
JP2005298291A (ja) * 2004-04-14 2005-10-27 Toyoda Gosei Co Ltd 半導体バルク結晶の製造方法
JP2009519198A (ja) * 2005-12-15 2009-05-14 リュミログ 低転位密度ＧａＮの成長のためのプロセス
JP2009147319A (ja) * 2007-11-21 2009-07-02 Mitsubishi Chemicals Corp 窒化物半導体および窒化物半導体の結晶成長方法
JP2009212308A (ja) * 2008-03-04 2009-09-17 Sumitomo Electric Ind Ltd 発光ダイオード
JP2010199620A (ja) 2010-05-24 2010-09-09 Toshiba Corp 半導体素子
JP2011162407A (ja) * 2010-02-12 2011-08-25 Hitachi Cable Ltd 窒化物半導体結晶、窒化物半導体自立基板の製造方法および窒化物半導体デバイス
JP2015095585A (ja) 2013-11-13 2015-05-18 古河機械金属株式会社 半導体デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560296B2 (en) 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
CN101035933A (zh) * 2004-08-06 2007-09-12 三菱化学株式会社 含有Ga的氮化物半导体单晶、其制造方法以及使用该结晶的基片和器件
CN100594255C (zh) * 2006-11-30 2010-03-17 武汉大学 一种用于制备稀土掺杂氮化镓发光薄膜的方法和装置
CN100524863C (zh) * 2007-07-05 2009-08-05 武汉大学 一种电致发光二极管的制备方法
WO2010128643A1 (ja) 2009-05-07 2010-11-11 国立大学法人大阪大学 赤色発光半導体素子および赤色発光半導体素子の製造方法
CN101775658A (zh) * 2009-12-30 2010-07-14 苏州纳维科技有限公司 一种掺杂稀土元素的化合物半导体材料及其生长方法
JP2012232884A (ja) 2011-04-19 2012-11-29 Hitachi Cable Ltd 窒化物半導体基板及びその製造方法並びにそれを用いた素子
CN102244171A (zh) * 2011-06-20 2011-11-16 复旦大学 一种无荧光粉高显色性能白光led芯片
JP2015151291A (ja) 2014-02-13 2015-08-24 日立金属株式会社 窒化物半導体自立基板及びその製造方法並びに半導体デバイス

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257854A (ja) * 2002-02-27 2003-09-12 Nikko Materials Co Ltd 結晶の製造方法
JP2005298291A (ja) * 2004-04-14 2005-10-27 Toyoda Gosei Co Ltd 半導体バルク結晶の製造方法
JP2009519198A (ja) * 2005-12-15 2009-05-14 リュミログ 低転位密度ＧａＮの成長のためのプロセス
JP2009147319A (ja) * 2007-11-21 2009-07-02 Mitsubishi Chemicals Corp 窒化物半導体および窒化物半導体の結晶成長方法
JP2009212308A (ja) * 2008-03-04 2009-09-17 Sumitomo Electric Ind Ltd 発光ダイオード
JP2011162407A (ja) * 2010-02-12 2011-08-25 Hitachi Cable Ltd 窒化物半導体結晶、窒化物半導体自立基板の製造方法および窒化物半導体デバイス
JP2010199620A (ja) 2010-05-24 2010-09-09 Toshiba Corp 半導体素子
JP2015095585A (ja) 2013-11-13 2015-05-18 古河機械金属株式会社 半導体デバイスの製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KAZUHITO BAN ET AL.: "Internal Quantum Efficiency of Whole-Composition-Range AlGaN Multiquantum Wells", APPL. PHYS. EXPRESS, vol. 4, 2011, pages 052101
See also references of EP3546622A4

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020050159A1 (ja) * 2018-09-03 2020-03-12 国立大学法人大阪大学 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法
CN112640123A (zh) * 2018-09-03 2021-04-09 国立大学法人大阪大学 氮化物半导体器件及其基板、和稀土元素添加氮化物层的形成方法、以及红色发光器件及其制造方法
KR20210044255A (ko) * 2018-09-03 2021-04-22 오사카 유니버시티 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법
JPWO2020050159A1 (ja) * 2018-09-03 2021-09-24 国立大学法人大阪大学 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法
EP3848975A4 (en) * 2018-09-03 2021-09-29 Osaka University NITRIDE SEMICONDUCTOR COMPONENT AND SUBSTRATE FOR IT, METHOD FOR PRODUCING A NITRIDE LAYER WITH A RARE EARTH ELEMENT AND RED LIGHT EMITTING DEVICE AND METHOD FOR PRODUCING THEREOF
JP7158758B2 (ja) 2018-09-03 2022-10-24 国立大学法人大阪大学 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法
KR102542684B1 (ko) 2018-09-03 2023-06-15 오사카 유니버시티 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법
JPWO2021044824A1 (ja) * 2019-09-03 2021-03-11
WO2021044824A1 (ja) * 2019-09-03 2021-03-11 国立大学法人大阪大学 近赤外発光半導体素子とその製造方法
WO2021100242A1 (ja) * 2019-11-21 2021-05-27 日本碍子株式会社 １３族元素窒化物結晶層、自立基板および機能素子
JP7491942B2 (ja) 2019-11-21 2024-05-28 日本碍子株式会社 １３族元素窒化物結晶層、自立基板および機能素子
WO2021172531A1 (ja) * 2020-02-27 2021-09-02 国立大学法人三重大学 窒化物半導体基板、半導体素子及び窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
JPWO2018097102A1 (ja) 2019-10-17
US20190280156A1 (en) 2019-09-12
EP3546622A4 (en) 2019-12-04
US11133435B2 (en) 2021-09-28
CN110036144A (zh) 2019-07-19
KR20190078654A (ko) 2019-07-04
JP6876337B2 (ja) 2021-05-26
EP3546622A1 (en) 2019-10-02

Similar Documents

Publication Publication Date Title
WO2018097102A1 (ja) 窒化物半導体基板とその製造方法および半導体デバイス
JP3786544B2 (ja) 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
JP5163045B2 (ja) エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
JP2006128626A (ja) 窒化物系半導体装置及びその製造方法
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
TWI685884B (zh) 半導體異質結構及其製造方法
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP2015018960A (ja) 半導体装置の製造方法
KR102542684B1 (ko) 질화물 반도체 디바이스와 그 기판, 및 희토류 원소 첨가 질화물층의 형성 방법, 그리고 적색 발광 디바이스와 그 제조방법
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2006060164A (ja) 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US20170117136A1 (en) Fabrication method of semiconductor multilayer structure
US20210135050A1 (en) Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
KR100713031B1 (ko) 질화 갈륨계 화합물 반도체
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
JP2016207734A (ja) 窒化物半導体発光素子及びその製造方法
JP2006120855A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハ
JP2005093914A (ja) Ｉｉｉ−ｖ族系窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17873866

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018552571

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197017620

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017873866

Country of ref document: EP

Effective date: 20190625