JP7158758B2 - 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法 - Google Patents

窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法 Download PDF

Info

Publication number
JP7158758B2
JP7158758B2 JP2020541182A JP2020541182A JP7158758B2 JP 7158758 B2 JP7158758 B2 JP 7158758B2 JP 2020541182 A JP2020541182 A JP 2020541182A JP 2020541182 A JP2020541182 A JP 2020541182A JP 7158758 B2 JP7158758 B2 JP 7158758B2
Authority
JP
Japan
Prior art keywords
earth element
rare earth
layer
substrate
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020541182A
Other languages
English (en)
Other versions
JPWO2020050159A1 (ja
Inventor
修平 市川
康文 藤原
潤 舘林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Publication of JPWO2020050159A1 publication Critical patent/JPWO2020050159A1/ja
Application granted granted Critical
Publication of JP7158758B2 publication Critical patent/JP7158758B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/305—Materials of the light emitting region containing only elements of group III and group V of the periodic system characterised by the doping materials

Description

本発明は、窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法に関する。
近年、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やレーザダイオード（ＬＤ：Ｌａｓｅｒ Ｄｉｏｄｅ）等の発光デバイスが広く用いられるようになっている。例えばＬＥＤは、各種表示デバイス、携帯電話を始め液晶ディスプレイのバックライト、白色照明等に用いられ、一方、ＬＤは、ブルーレイディスク用光源としてハイビジョン映像の録画再生、光通信、ＣＤ、ＤＶＤ等に用いられている。
また、最近では、携帯電話用ＭＭＩＣ（ｍｏｎｏｌｉｔｈｉｃ ｍｉｃｒｏｗａｖｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：モノリシックマイクロ波集積回路）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）等の高周波デバイスや、自動車関連向けのインバーター用パワートランジスタ、ショットキーバリアダイオード（ＳＢＤ）等の高出力デバイスの用途が拡大している。
これらのデバイスを構成する半導体素子は、一般的に、サファイア等の基板上に、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）等の窒化物半導体層を形成させることにより作製されている。
従来より、基板上に窒化物半導体層を形成させる方法としては、基板の（０００１）（ｃ面）上で窒化物半導体層を結晶成長させる方法が一般的に採用されているが、この方法には、成膜中に生じる歪によってピエゾ分極が発生して、当初の期待通りにデバイス特性が得られないという問題が発生する場合がある。即ち、ピエゾ分極の発生に伴って窒化物半導体層に内部電界が生じて電子と正孔の波動関数が分離することにより、窒化物半導体層における輻射再結合確率が低下して、期待していたデバイス特性が発現されない場合がある。
そこで、ｃ面に対して微傾斜した面を有する基板（オフ角傾斜基板）を用いて、その微傾斜面を成膜面として、結晶軸が［０００１］方向から数度微傾斜した方位に沿って成長させ、窒化物半導体層に結晶欠陥密度の低減や発光効率の向上など、複数の優位性を発揮させて、デバイス特性の向上を図ることが検討されている（例えば、特許文献１）。
図８は、このオフ角傾斜基板を用いた結晶成長を説明する図であり、Ｇａは、図８の下段右において大きな丸で示すように、距離ｃだけ離れて隣り合ったｃ面の中央部に沿う形で吸着し、ＧａＮ結晶が成長する。そして、図８の下段中央に示すように、ｃ面を角度θだけ傾斜させる。この結果、図８の上段に示すように、オフ角傾斜基板におけるステップ高さ（Ｇａ－Ｎ単分子層の厚み）は（ｃ／２）となり、テラス幅（Ｇａ原子の拡散可能幅）は（ｃ／２ｔａｎθ）となる。
しかしながら、この方法の場合において、結晶欠陥密度の低減や発光効率の飛躍的な向上を図ろうなどとしてオフ角を大きくし過ぎると、テラス幅が急激に狭くなるため、ステップバンチング機構に伴う巨大なマクロステップが出現して、窒化物半導体発光デバイスや電子デバイスの作製時、設計通りのデバイス特性が得られないという新たな問題が生じることが明らかになった。
図９は、このオフ角とテラス幅との関係を具体的に示す図であり、縦軸がテラス幅、横軸がオフ角θである。図９より、テラス幅とオフ角の大きさとは逆相関の関係にあり、オフ角θを０．１５°から１°に変化させるだけで、テラス幅が、９９．０ｎｍから１４．９ｎｍへと、急激に狭くなっていることが分かる。そして、このテラス幅が狭くなり過ぎると、ステップバンチングが生じてステップ高さの大きなマクロステップの出現を招いてしまう。
このようなマクロステップが出現すると、ステップ近傍での原子種（例えば、Ｇａ）による取り込み効率の差異から、混晶（例えば、ＡｌＧａＮ）作製時に結晶内に強い組成分布を生じ、量子井戸構造等、数ｎｍスケールでの制御が求められるナノ構造作製時において、デバイス特性に大きな影響を与える。特に、発光デバイスの分野では発光波長の厳密制御が困難になるなど、実用化に多くの課題を有している。
また、このマクロステップは、基板の表面を研磨やエッチングによって平滑化させたとしても、その上に窒化物半導体層を形成させると再び出現するため、やはり、設計通りのデバイス特性が得られない。
このため、高品質・高性能な窒化物半導体発光デバイスや電子デバイスを設計通りに作製するためには、マクロステップのない平坦な表面を維持した結晶成長技術が不可欠であると考えられており、例えば、窒化物にインジウム（Ｉｎ）を添加する技術が提案されている（非特許文献１）。
特開２００４－３３５６３５号公報
Ｃ．Ｋ．Ｓｈｕ 他４名 「Ｉｓｏｅｌｅｃｔｒｏｎｉｃ Ｉｎ－ｄｏｐｉｎｇ ｅｆｆｅｃｔ ｉｎ ＧａＮ ｆｉｌｍｓ ｇｒｏｗｎ ｂｙ ｍｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７３，６４１（１９９８）
しかしながら、上記したＩｎの添加には、種々の問題点があることが分かった。例えば、Ｉｎの添加は、ＧａＮと混晶化してＩｎＧａＮが形成される恐れがあり、ＩｎＧａＮの形成は格子歪や結晶欠陥の発生を招く恐れがあるため、厳密な流量制御が必要となる。また、マクロステップの除去に際しては、Ｉｎの継続的な添加を必要とする。
そこで、本発明は、オフ角傾斜基板上に窒化物半導体層を形成させて半導体デバイスを作製する際、ＩｎのようにＧａＮと混晶化して格子歪や結晶欠陥の発生を招く恐れがなく、また、継続的な添加を必要としない材料を用いて、マクロステップの発生を防止することにより、高品質の半導体デバイスを安定して供給できる窒化物半導体層の製造技術を提供することを課題とする。
本発明者は、希土類元素の一つであるＥｕが添加されたＧａＮ層（Ｅｕ添加ＧａＮ層）を発光層とする赤色発光ダイオードの作製に世界に先駆けて成功しており、原子レベルで制御されたＥｕ添加ＧａＮ層の有機金属気相エピタキシャル法（ＯＭＶＰＥ法）に関して、他の追随を許さない域に達している。
本発明者は、その過程において、Ｅｕ添加ＧａＮ層の表面が平坦化されていることが分かり、Ｅｕにはサーファクタント効果があることを見出した。そこで、オフ角傾斜基板上に窒化物半導体薄膜を形成させて半導体デバイスを作製する際、下地処理層として、オフ角傾斜基板上にＥｕ添加ＧａＮ層を設けた場合には、Ｅｕのサーファクタント効果が発揮されて、窒化物半導体層の成長においてマクロステップの発生を防止できるのではないかと考え、種々の実験と検討を行った。
その結果、Ｅｕが１ａｔ％以下という低い添加濃度であっても、オフ角傾斜基板の表面におけるマクロステップが、Ｅｕ添加ＧａＮ層の成長時に劇的に低減すると共に、Ｅｕ添加ＧａＮ層の上に５μｍを超える厚みでＥｕ無添加のＧａＮ層を成長させても、マクロステップが発生せず、原子レベルで平坦な表面が形成されて、Ｅｕ添加による表面平坦化の効果が維持されているという、学術的にも非常に興味深い結果が得られることが分かった。
このようにＥｕ添加によりマクロステップの発生が防止されるという現象が引き起こされるメカニズムについては、現在、解明中であるが、Ｉｎの添加がＧａ原子の拡散を促すことにより平滑化を図っているのに対して、ＥｕはＧａの拡散を阻害してマクロステップの発生を防止することにより、優れたサーファクタント効果を発揮し、Ｅｕ添加ＧａＮ層およびその上に形成されるＥｕ無添加のＧａＮ層の表面を平滑化させているものと推測される。
そして、上記した１ａｔ％以下という低い添加濃度でのＥｕの添加は、Ｉｎの添加と異なり、継続的な添加を必要としない。また、低い添加濃度でのＥｕは、ＩｎのようにＧａＮと混晶化してＩｎＧａＮを形成するのではなく、ＧａＮのＧａを局所的に置換するように添加されるため、結晶欠陥の発生を招く恐れがなく厳密な流量制御を必要としない。
このように、厳密な流量制御や継続的な添加を必要としないことは、実際の窒化物半導体デバイスの作製において、その意義が非常に大きいものと言える。
そして、本発明においては、下地処理層としてＥｕ添加ＧａＮ層を設けることにより、マクロステップの発生を防止することができるため、発光デバイスだけでなく、高周波デバイスや高出力デバイスにも好適な窒化物半導体デバイスを安定して供給することができる。
そして、Ｅｕの好ましい添加濃度、および、好ましいＥｕ添加ＧａＮ層の厚みについて、さらに実験と検討を行ったところ、Ｅｕ添加ＧａＮ層におけるＥｕの好ましい添加濃度は０．００１～１０ａｔ％であり、好ましいＥｕ添加ＧａＮ層の厚みは０．１ｎｍ以上であることが分かった。なお、このＥｕ添加ＧａＮ層の厚みの上限としては特に規定されないが、Ｅｕのサーファクタント効果に伴う表面平滑化の飽和を考慮すると、２μｍ程度の厚みがあれば十分な効果が得られるものと考えられる。
なお、上記においては、窒化物としてＧａＮ、添加元素としてＥｕを挙げて説明したが、本発明者がさらに実験と検討を行ったところ、窒化物としては、ＧａＮ以外のＡｌＮ、ＩｎＮ等のいわゆるＧａＮ系の窒化物（ＩｎＧａＮやＡｌＧａＮ等の混晶を含む）であっても、ＧａＮとほぼ同等の化学的特性を有しているため、同様に扱えることが分かった。そして、添加元素としてはＥｕに限定されず、ほぼ同等の化学的特性を有するＳｃ、Ｙ、およびＬａからＬｕまでのランタノイド系元素を総称した希土類元素であれば、Ｅｕと同程度の条件下で、同等の優れたサーファクタント効果が発揮されることが分かった。
また、基板についても検討したところ、基板としては、サファイアの他に、ＳｉＣやＳｉを用いても、Ｅｕ添加窒化物層などの希土類元素添加窒化物層を設けることにより、同様のサーファクタント効果が得られることが分かった。ＳｉＣは熱伝導度が高く放熱性に優れているため、高パワーデバイス製造に好適である。そして、Ｓｉは安価であり、且つ大きなサイズを容易に入手することが可能であるため、低価格での窒化物半導体デバイスの作製に好ましい。また、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶からなる窒化物半導体を用いることも好ましい。
請求項１～請求項７に記載の発明は、上記の知見に基づく発明であり、請求項１に記載の発明は、
基板上に窒化物半導体層が設けられて構成される窒化物半導体デバイスであって、
前記基板が、オフ角傾斜基板であり、
前記基板の上に、希土類元素が添加された希土類元素添加窒化物層が、マクロステップの発生を抑制して表面を平坦化させる下地処理層として設けられており、
前記希土類元素添加窒化物層の上に、窒化物半導体層が設けられていることを特徴とする窒化物半導体デバイスである。
そして、請求項２に記載の発明は、
前記希土類元素添加窒化物層が、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶に前記希土類元素が添加された層であることを特徴とする請求項１に記載の窒化物半導体デバイスである。
そして、請求項３に記載の発明は、
前記希土類元素添加窒化物層における前記希土類元素の添加濃度が、０．００１～１０ａｔ％であることを特徴とする請求項１または請求項２に記載の窒化物半導体デバイスである。
そして、請求項４に記載の発明は、
前記希土類元素添加窒化物層の厚みが、０．１ｎｍ以上であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の窒化物半導体デバイスである。
また、請求項５に記載の発明は、
前記希土類元素が、Ｅｕであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の窒化物半導体デバイスである。
また、請求項６に記載の発明は、
前記基板が、サファイア、ＳｉＣ、Ｓｉのいずれか、または、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶からなる窒化物半導体であることを特徴とする請求項１ないし請求項５のいずれか１項に記載の窒化物半導体デバイスである。
また、請求項７に記載の発明は、
発光デバイス、高周波デバイス、高出力デバイスのいずれかであることを特徴とする請求項１ないし請求項６のいずれか１項に記載の窒化物半導体デバイスである。
上記では、オフ角傾斜基板上に希土類元素添加窒化物層を下地処理層として設けた後、希土類元素無添加の窒化物半導体層を設けることにより、窒化物半導体デバイスを作製している。しかし、予め、オフ角傾斜基板上に希土類元素添加窒化物層を形成させたものを基板として作製して第三者に提供し、その後、提供を受けた第三者がこの希土類元素添加窒化物層が設けられた基板上に、希土類元素無添加の窒化物半導体層を成長させて、窒化物半導体デバイスを作製しても、同様の効果を得ることができる。
即ち、請求項８に記載の発明は、
窒化物半導体デバイスの作製に際して使用される基板であって、
オフ角傾斜基板の上に、希土類元素が添加された希土類元素添加窒化物層が、マクロステップの発生を抑制して表面を平坦化させる下地処理層として設けられて構成されていることを特徴とする基板である。
そして、請求項９に記載の発明は、
前記希土類元素添加窒化物層が、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶に前記希土類元素が添加された層であることを特徴とする請求項８に記載の基板である。
また、請求項１０に記載の発明は、
前記希土類元素添加窒化物層における前記希土類元素の添加濃度が、０．００１～１０ａｔ％であることを特徴とする請求項８または請求項９に記載の基板である。
また、請求項１１に記載の発明は、
前記希土類元素添加窒化物層の厚みが、０．１ｎｍ以上であることを特徴とする請求項８ないし請求項１０のいずれか１項に記載の基板である。
また、請求項１２に記載の発明は、
前記希土類元素が、Ｅｕであることを特徴とする請求項８ないし請求項１１のいずれか１項に記載の基板である。
また、請求項１３に記載の発明は、
前記オフ角傾斜基板が、サファイア、ＳｉＣ、Ｓｉのいずれか、または、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶からなる窒化物半導体であることを特徴とする請求項８ないし請求項１２のいずれか１項に記載の基板である。
上記した本発明に係る窒化物半導体デバイスや基板における希土類元素が添加された窒化物層は、有機金属気相エピタキシャル法（ＯＭＶＰＥ法）を用いて、温度条件を変化させながら、途中で反応容器から取り出すことなく一連の工程で、オフ角傾斜基板上に、希土類元素無添加の窒化物層と希土類元素添加窒化物層とを形成することにより製造することができる。
ここで、希土類元素添加窒化物層の形成に先立って、希土類元素無添加の窒化物層を形成しているのは、サファイアとＧａＮのように、オフ角傾斜基板と窒化物層とでは、格子定数が異なっており、また、オフ角傾斜基板における結晶欠陥の伝播などを考慮すると、オフ角傾斜基板と希土類元素添加窒化物層との間に、希土類元素無添加の窒化物層を設けることが好ましいためである。具体的には、低温成長させた希土類元素無添加のＬＴ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ）－窒化物層、および、高温成長させた希土類元素無添加のｕｄ（Ｕｎｄｏｐｅｄ）－窒化物層という２種類の希土類元素無添加の窒化物層を設けることが好ましい。
ＬＴ－窒化物層を設けることにより、オフ角傾斜基板と窒化物層とにおける格子定数を適合させて、クラックの発生を防止することができる。そして、ｕｄ－窒化物層を設けることにより、結晶欠陥である転位を抑制して、高品質な窒化物の結晶を得ることができる。
具体的には、まず、従来と同様にして、オフ角傾斜基板上にＬＴ－窒化物層、およびｕｄ－窒化物層を、希土類元素無添加の窒化物層として形成する。その後、温度を９００～１１００℃に変更し、希土類元素無添加の窒化物層の上に希土類元素添加窒化物層を形成する。
このとき、添加された希土類元素のサーファクタント効果により、希土類元素添加窒化物層の表面が平坦化される。このため、下地処理層としての希土類元素添加窒化物層の上に窒化物半導体層を設けて窒化物半導体デバイスを作製しても、マクロステップが発生せず、優れたデバイス特性を発揮する窒化物半導体デバイスを安定して供給することができる。
そして、希土類元素無添加の窒化物層（ＬＴ－窒化物層、ｕｄ－窒化物層）、希土類元素添加窒化物層の形成、さらに窒化物半導体層の形成は、各窒化物層の成長に際して、温度条件の変更と希土類元素の添加を行うか否かを設定するだけで行うことができるため、反応容器から取り出すことなく一連の工程で行うことができる。
なお、上記において、希土類元素添加窒化物層の形成までを行っておき、これを基板として窒化物半導体層を形成することにより、窒化物半導体デバイスを作製することもできる。
請求項１４～請求項１７に記載の発明は、上記の知見に基づく発明であり、請求項１４に記載の発明は、
オフ角傾斜基板の上に希土類元素添加窒化物層を形成する希土類元素添加窒化物層の形成方法であって、
前記オフ角傾斜基板の上に、希土類元素無添加の窒化物層を形成する工程と、
前記希土類元素無添加の窒化物層の上に、希土類元素添加窒化物層を、マクロステップの発生を抑制して表面を平坦化させる下地処理層として形成する工程とを備えており、
前記各工程を、有機金属気相エピタキシャル法を用いて、反応容器から取り出すことなく一連の形成工程によって行うと共に、
前記希土類元素添加窒化物層の形成を、９００～１１００℃の温度下で行うことを特徴とする希土類元素添加窒化物層の形成方法である。
そして、請求項１５に記載の発明は、
オフ角傾斜基板の上に、希土類元素無添加の窒化物層、マクロステップの発生を抑制して表面を平坦化させる下地処理層としての希土類元素添加窒化物層の順に積層されて形成されていることを特徴とする基板である。
また、請求項１６に記載の発明は、
請求項１４に記載の希土類元素添加窒化物層の形成方法を用いて形成された希土類元素添加窒化物層の上に、窒化物半導体層を形成させて、窒化物半導体デバイスを作製する窒化物半導体デバイスの作製方法である。
また、請求項１７に記載の発明は、
オフ角傾斜基板の上に、希土類元素無添加の窒化物層、マクロステップの発生を抑制して表面を平坦化させる下地処理層としての希土類元素添加窒化物層、窒化物半導体層の順に積層されて形成されていることを特徴とする窒化物半導体デバイスである。
前記したように、本発明者は、Ｅｕ添加ＧａＮ層を活性層（発光層）とする赤色発光ダイオードの作製に世界に先駆けて成功しているが、その発光強度のさらなる向上に対する要望が益々強くなっている。
本発明者は、このような赤色発光ダイオードにおける発光強度のさらなる向上について検討する中で、Ｅｕ添加ＧａＮ層を活性層とする赤色発光ダイオードのように、希土類イオンの発光を利用した発光デバイスにおいて、希土類元素の高濃度ドーピングは発光強度の増大に直接寄与するため、高濃度に希土類元素を添加することが可能な結晶成長技術が不可欠であると考え、具体的な検討を行ってきた。
その結果、窒化物半導体の薄膜成長において、［０００１］方向から結晶軸が数度微傾斜した方位に沿って、即ち、オフ角傾斜基板を用いて活性層であるＥｕ添加ＧａＮ層の結晶成長を行った場合、強いステップフロー成長機構が得られるため、Ｅｕの高濃度ドーピングが可能となることが分かった。
具体的には、オフ角傾斜基板の微傾斜表面上にＥｕ添加ＧａＮ層を成長させた場合、強いステップフロー成長機構が誘起されて、全面に亘ってステップフロー成長が促進されるため、オンアクシス基板上でのＥｕ添加ＧａＮ層の成長において最適な成長条件とされていたＥｕ／Ｇａの流量比（Ｅｕ／Ｇａ比）２．４％を超えるＥｕ／Ｇａ比であっても、Ｅｕが活性層に効率的に取り込まれて、Ｅｕ添加ＧａＮ層がＧａＮ膜の品質（高い結晶性）を保ちながら成長していき、極めて優れた発光強度が得られることが分かった。
即ち、従来のオンアクシス基板上でのＥｕ添加ＧａＮ層の成長では、Ｅｕの添加濃度が高くなるに伴って、特有のヒロック構造が表面に発生して荒れた成長表面になり易く、その結果、結晶品質の低下を招いて、発光強度の向上が阻害されていた。また、高電流注入、即ち、高励起状態下においては、発光強度が飽和して、所謂、効率ドループ現象の発生を招いていた。このため、従来は、Ｅｕ添加ＧａＮ層の形成においては、Ｅｕ／Ｇａ比で２．４％が最適成長条件と考えられていたが、本発明においては、上記したように、オフ角傾斜基板上で、Ｅｕ／Ｇａ比を増加させてＥｕ添加ＧａＮ層を成長させることにより、Ｅｕ添加に伴うヒロック構造の形成を抑制し、高濃度にＥｕが取り込まれたＥｕ添加ＧａＮ層が形成されるため、極めて優れた発光強度を得ることができる。
この発光強度は、Ｅｕと共に、Ｏを共添加した場合、活性層のＥｕ周辺における局所構造の揺らぎを激減させ、発光スペクトル（ＰＬスペクトル）が先鋭化して、さらに発光強度の向上を招くため、Ｅｕ添加ＧａＮ層はＥｕ，Ｏ共添加ＧａＮ層とすることが好ましい。
そして、このような赤色発光デバイスは、予め、上記した下地処理が施されたオフ角傾斜基板を用いて作製してもよいが、下地処理層もＥｕ添加ＧａＮ層であることに鑑みて、オフ角傾斜基板上に、直接、Ｅｕ添加ＧａＮ層を形成させることが好ましい。即ち、初期に形成されたＥｕ添加ＧａＮ層がオフ角傾斜基板の下地処理層として機能し、その上に形成されるＥｕ添加ＧａＮ層が活性層として機能するため、下地処理を行う環境のまま、下地処理と活性層の形成を一連の工程として進めることができ、より効率的な活性層の形成を行うことができる。また、Ｅｕの有効利用が図られることになるため、高い材料利得を得ることができる。
なお、このような発光強度の顕著な向上は、添加希土類元素としてＥｕに換えてＰｒを使用しても同様に得ることができる。この場合にも、オフ角傾斜基板上に、直接、Ｐｒ添加ＧａＮ層を形成させることができるが、予め、下地処理が施されたオフ角傾斜基板上に、Ｐｒ添加ＧａＮ層を活性層として形成することが好ましい。
請求項１８～請求項２２に記載の発明は、上記の知見に基づく発明であり、請求項１８に記載の発明は、
ＧａＮ、ＩｎＮ、ＡｌＮまたはこれらのいずれか２つ以上の混晶に、希土類元素として、ＥｕまたはＰｒが添加された希土類元素添加窒化物層が、活性層として形成されており、
前記活性層が、請求項８ないし請求項１３のいずれか１項に記載の基板上に形成されていることを特徴とする赤色発光デバイスである。
そして、請求項１９に記載の発明は、
ＧａＮ、ＩｎＮ、ＡｌＮまたはこれらのいずれか２つ以上の混晶に、希土類元素としてＥｕが添加された希土類元素添加窒化物層が、マクロステップの発生を抑制して表面を平坦化させる下地処理層としてオフ角傾斜基板上に形成されていることを特徴とする赤色発光デバイスである。
また、請求項２０に記載の発明は、
前記希土類元素添加窒化物層が、酸素が共添加された希土類元素添加窒化物層であることを特徴とする請求項１８または請求項１９に記載の赤色発光デバイスである。
また、請求項２１に記載の発明は、
請求項１９に記載の赤色発光デバイスの製造方法であって、
オフ角傾斜基板の上に、有機金属気相エピタキシャル法を用いて、Ｅｕが添加された希土類元素添加窒化物層を形成することを特徴とする赤色発光デバイスの製造方法である。
本発明によれば、オフ角傾斜基板上に窒化物半導体層を形成させて半導体デバイスを作製する際、ＩｎのようにＧａＮと混晶化して格子歪や結晶欠陥の発生を招く恐れがなく、また、継続的な添加を必要としない材料を用いて、マクロステップの発生を防止することにより、高品質の半導体デバイスを安定して供給できる窒化物半導体層の製造技術を提供することができる。
本発明の一実施の形態に係る窒化物半導体デバイスの構成を示す模式図である。 本発明の一実施の形態における窒化物半導体デバイスの形成プロファイルを示す図である。 本発明の一実施の形態において、成長中のＧａＮ層に対して照射されたレーザーに対する表面からの反射強度をその場観察した結果を示す図であり、（ａ）はオフ角傾斜基板、（ｂ）はオンアクシス基板における観察結果である。 本発明の一実施の形態において、成長後の各Ｅｕ無添加ＧａＮ層の表面を光学顕微鏡（上段）およびＡＦＭ顕微鏡（下段）により観察した結果を示す図であり、（ａ）はオンアクシス基板、（ｂ）はオフ角傾斜基板における観察結果である。 本発明の一実施の形態において、成長中のＧａＮ層に照射されたレーザーに対する反射強度をその場観察した結果を示す図であり、（ａ）はオフ角傾斜基板、（ｂ）はオンアクシス基板における観察結果である。 本発明の一実施の形態においてキャップ層の表面をＡＦＭ顕微鏡により観察した結果を示す図であり、（ａ）はオンアクシス基板、（ｂ）はオフ角傾斜基板における観察結果である。 本発明の一実施の形態において、オフ角傾斜基板上にＥｕ添加ＧａＮ層を設けた試料における表面を（ａ）光学顕微鏡、（ｂ）ＡＦＭ顕微鏡により観察した結果を示す図である。 オフ角傾斜基板を用いた結晶成長を説明する図である。 オフ角とテラス幅との関係を示す図である。 Ｅｕ添加ＧａＮ層が形成された赤色発光デバイスの構成を示す模式図である。 オンアクシス基板を用いて形成されたＥｕ，Ｏ共添加ＧａＮ層の表面の光学顕微鏡像である。 オフ角傾斜基板およびオンアクシス基板を用いて形成されたＥｕ，Ｏ共添加ＧａＮ層の表面状態の差異を説明する図である。 オンアクシス基板、およびオフ角傾斜基板上にＥｕ添加ＧａＮ層が形成された赤色発光デバイスのＰＬスペクトルを室温で測定した結果を示す図であり、（ａ）は、ＰＬスペクトル強度（ａ．ｕ．）の波長（ｎｍ）との関係を示し、（Ｈｅ－Ｃｄレーザー、５ｍＷ励起時）であり、（ｂ）は、励起力（ｍＷ）と波長６１０～６５０ｎｍにおけるＰＬ積分強度（ａ．ｕ．）との関係を示している。
以下、本発明を具体的な実施の形態を挙げて、図面を用いながら説明する。なお、以下においては、オフ角傾斜基板としてサファイア基板、窒化物としてＧａＮ、希土類元素としてＥｕを例に挙げて説明するが、前記したように、これらに限定されるものではない。
１．窒化物半導体デバイス
図１は、本実施の形態に係る窒化物半導体デバイスの構成を示す模式図である。図１において、１０はサファイア基板、４０はＥｕ添加ＧａＮ層（ＧａＮ：Ｅｕ）であり、Ｅｕ添加ＧａＮ層４０の上にキャップ層５０が形成されている。なお、このキャップ層５０は、窒化物半導体層となるＥｕ無添加ＧａＮ層（ｕｄ－ＧａＮ）である。
本実施の形態においては、キャップ層５０を形成させる際の下地処理層として、優れたサーファクタント効果を発揮するＥｕが添加されたＥｕ添加ＧａＮ層４０が設けられているため、マクロステップの発生が防止されたＥｕ添加ＧａＮ層４０の上にキャップ層５０を成長させて、５μｍを超える厚みであっても、原子レベルで平坦な表面を形成させながら成長させることができる。そして、元々期待されていたオフ角傾斜基板を用いることによる結晶成長の効果を十分に発揮させて、デバイス特性の向上を図ることができる。
このように、本実施の形態においては、下地処理層として設けられたＥｕ添加窒化物層における表面平坦化の効果が、上層に形成されるキャップ層（窒化物半導体層）においても維持されているため、発光デバイスだけでなく、高周波デバイスや高出力デバイスとして好適な窒化物半導体デバイスを安定して供給することができる。
なお、本実施の形態においては、図１に示すように、サファイア基板１０とＥｕ添加ＧａＮ層４０との間には、４７５℃程度で低温成長させたＬＴ－ＧａＮ層２０と、１１８０℃程度で高温成長させたＥｕ無添加ＧａＮ層（ｕｄ－ＧａＮ）３０の２種類のＥｕ無添加ＧａＮ層が設けられている。前記したように、ＬＴ－ＧａＮ層２０を設けることにより、サファイア結晶とＧａＮ結晶とにおける格子定数を適合させて、クラックの発生を防止することができる。そして、ｕｄ－ＧａＮ層３０を設けることにより、結晶欠陥である転位による影響を抑制して、Ｅｕ添加ＧａＮ層における欠陥の発生を制御することができる。
２．窒化物半導体デバイスの形成方法
次に、上記した窒化物半導体デバイスの形成方法について説明する。図２は、本実施の形態における窒化物半導体デバイスの形成プロファイルを示す図である。なお、図２では、上段に原料として供給されるガスと供給速度を示し、下段に成長温度（縦軸）と時間（横軸）との関係を示している。
本実施の形態においては、窒化物半導体デバイスの形成にあたって、ＯＭＶＰＥ法を用いた。そして、Ｇａ原料としてはトリメチルガリウム（ＴＭＧａ）、Ｎ原料としてはアンモニア（ＮＨ３）を使用した。また、Ｅｕ原料としては、キャリアガス（水素ガス：Ｈ２）でバブリングしたノルマルプロピルテトラメチルシクロペンタジエニルユウロピウム（Ｅｕ［Ｃ５（ＣＨ３）４（Ｃ３Ｈ７）］２：ＥｕＣｐｐｍ ２）を使用した。
そして、図１に示すように、サファイア基板１０上に、ＬＴ－ＧａＮ層２０、ｕｄ－ＧａＮ層３０、Ｅｕ添加ＧａＮ層４０、キャップ層５０の順に、図２に示すプロファイルに従って形成した。以下、図１および図２に基づいて、具体的に説明する。
（１）ＬＴ－ＧａＮ層２０の形成
まず、圧力１０４ｋＰａに調整された反応容器内に、オフ角１°で傾斜したサファイア基板１０を載置し、その後、反応容器内の温度を４７５℃として、ＮＨ３ガス（２２３ｍｍｏｌ／ｍｉｎ）およびＴＭＧａガス（５２．１μｍｏｌ／ｍｉｎ）を反応容器内へ供給し、成長速度１．３μｍ／ｈで、厚み３０ｎｍのＬＴ－ＧａＮ層２０をサファイア基板１０上に形成した。
（２）ｕｄ－ＧａＮ層３０の形成
次に、反応容器内の温度を１１８０℃として、ＮＨ３ガス（１７９ｍｍｏｌ／ｍｉｎ）およびＴＭＧａガス（１０２μｍｏｌ／ｍｉｎ）を反応容器内へ供給し、成長速度３．２μｍ／ｈで、厚み２μｍのｕｄ－ＧａＮ層３０をＬＴ－ＧａＮ層２０上に形成した。
（３）Ｅｕ添加ＧａＮ層４０の形成
次に、反応容器内の温度を９６０℃として、ＮＨ３ガス（１７９ｍｍｏｌ／ｍｉｎ）、ＴＭＧａガス（２５．６μｍｏｌ／ｍｉｎ）、およびＥｕＣｐｐｍ ２ガス（０．５８６μｍｏｌ／ｍｉｎ）を反応容器内へ供給し、成長速度０．７８μｍ／ｈで、厚み４０ｎｍのＥｕ添加ＧａＮ層４０をｕｄ－ＧａＮ層３０上に形成した。
（４）キャップ層５０の形成
次に、反応容器内の温度を再び１１８０℃として、ＮＨ３ガス（１７９ｍｍｏｌ／ｍｉｎ）およびＴＭＧａガス（１０２μｍｏｌ／ｍｉｎ）を反応容器内へ供給し、成長速度３．２μｍ／ｈで、厚み５μｍのキャップ層５０をＥｕ添加ＧａＮ層４０上に形成し、窒化物半導体デバイスとした。
なお、上記では、Ｅｕの原料として、蒸気圧が高いＥｕＣｐｐｍ ２を使用したが、Ｅｕ（Ｃ１１Ｈ１９Ｏ２）３、Ｅｕ［Ｃ５（ＣＨ３）５］２、Ｅｕ［Ｃ５（ＣＨ３）４Ｈ］２などを用いてもよい。
３．評価
（１）オフ角傾斜基板におけるマクロステップの発生の確認
評価試料として、オフ角１°で傾斜したサファイア基板（オフ角傾斜基板）上にＯＭＶＰＥ法を用いて、厚み７．６μｍのＥｕ無添加ＧａＮ層を成長させた。一方、比較のために、傾斜していないサファイア基板（オンアクシス基板）上に、同様にして、厚み７．６μｍのＥｕ無添加ＧａＮ層を成長させた。
そして、成長中の各ＧａＮ層に対して、波長６３３ｎｍのレーザーを照射して、表面からの反射強度をその場観察した。結果を図３に示す。なお、図３において、（ａ）はオフ角傾斜基板、（ｂ）はオンアクシス基板における観察結果であり、それぞれ、左側の縦軸は反射強度（ａｒｂ．ｕｎｉｔ）、右側の縦軸は結晶成長温度（℃）、横軸は結晶成長時間（ｍｉｎ）である。
オンアクシス基板の場合、図３（ｂ）に示すように、全体として反射強度が高く、結晶成長時間が長くなっても一定の水準を維持している。これに対して、オフ角傾斜基板の場合には、図３（ａ）に示すように、全体として反射強度が低くなっており、また、結晶成長時間が長くなるに従い反射強度がさらに低下していることが分かる。これは、オフ角傾斜基板上に窒化物層を形成したために、窒化物層の表面における平坦性が低く、膜厚が厚くなるに従い、平坦性がさらに低下したためと思われる。
併せて、成長後の各Ｅｕ無添加ＧａＮ層の表面を光学顕微鏡およびＡＦＭ顕微鏡（原子間力顕微鏡）にて観察し、その表面状態を評価した。結果を図４に示す。なお、図４において、上段が光学顕微鏡による観察結果、下段がＡＦＭ顕微鏡による観察結果を示しており、左側が（ａ）オンアクシス基板、右側が（ｂ）オフ角傾斜基板における観察結果である。
図４に示すように、オンアクシス基板の場合には、マクロステップが観察されておらず、表面が平坦となっている。これに対して、オフ角傾斜基板の場合には、ステップバンチングにより生じた巨大なマクロステップが観察され、表面に波状構造が発生して平坦性が損なわれている。
（２）Ｅｕ無添加ＧａＮ層における平坦性の評価
次いで、評価試料として、上記と同様の基板（オフ角傾斜基板およびオンアクシス基板）上に、厚み３０ｎｍのＬＴ－ＧａＮ層、厚み２μｍのｕｄ－ＧａＮ層、厚み４０ｎｍのＥｕ添加ＧａＮ層および厚み５μｍのキャップ層（ｕｄ－ＧａＮ層）を成長させた。一方、比較のために、各基板上に、総厚が同じ厚みとなるまでｕｄ－ＧａＮ層を成長させた。
そして、上記と同様にして、各層の成長中における反射強度をその場観察すると共に、成長後の最上層にある各ＧａＮ層の表面をＡＦＭ顕微鏡および光学顕微鏡にて観察し、その表面状態を評価した。
図５に反射強度の観察結果を示す。なお、図５において、上段が（ａ）オフ角傾斜基板における観察結果であり、下段が（ｂ）オンアクシス基板における観察結果であり、左側は全工程における観察結果であり、右側はキャップ層の成長中における観察結果である。そして、実線はＥｕ添加ＧａＮ層を有する試料、破線はｕｄ－ＧａＮ層のみの試料における観察結果である。
オンアクシス基板の場合、図５（ｂ）に示すように、Ｅｕ添加ＧａＮ層を有する試料における反射強度は、ｕｄ－ＧａＮ層のみの試料における反射強度と大きく変化しておらず、結晶成長時間が長くなっても一定の水準に維持されている。これに対して、オフ角傾斜基板の場合には、図５（ａ）に示すように、Ｅｕ添加ＧａＮ層を設けることにより、ｕｄ－ＧａＮ層のみの試料に比べて、反射強度が急激に改善されている。この結果より、Ｅｕ添加ＧａＮ層の成長が、キャップ層の形成に際して、平坦性の改善に大きく影響していることが分かる。
図６に、キャップ層の表面をＡＦＭ顕微鏡により観察した結果を示す。なお、ここでは、Ｅｕ添加ＧａＮ層を設けた試料における観察結果を示しており、（ａ）はオンアクシス基板、（ｂ）はオフ角傾斜基板における観察結果である。
図６より、オフ角傾斜基板上にＥｕ添加ＧａＮ層を設けることにより、オンアクシス基板と同程度の表面状態となっていることが分かる。
図７に、オフ角傾斜基板上にＥｕ添加ＧａＮ層を設けた試料における表面を（ａ）光学顕微鏡、（ｂ）ＡＦＭ顕微鏡により観察した結果を示す。
図７より、Ｅｕ添加ＧａＮ層を設けることにより、キャップ層の表面が平滑化されており、その表面粗さＲＭＳが０．１５ｎｍと非常に小さくなっていることが分かる。この結果は、Ｅｕの添加によってマクロステップの発生が防止されて、原子レベルで平坦な表面を有するＧａＮ層が形成されていることを示しており、Ｅｕの優れたサーファクタント効果を示している。
なお、上記においては、オフ角傾斜基板上にＥｕ添加ＧａＮ層を成長させ、その上にキャップ層を設ける例を挙げて、そのサーファクタント効果を説明したが、Ｅｕ添加ＧａＮ層とｕｄ－ＧａＮ層とをペアとして複数回積層してもよく、これにより、表面状態のさらなる平滑化を図ることができる。
４．半導体デバイスへの応用
以上のように、本実施の形態においては、オフ角傾斜基板上にＥｕ添加ＧａＮ層を設けることにより、低欠陥密度の基板の提供が可能となる。このため、従来に比べて、飛躍的に高発光効率の青色・緑色ＬＥＤを実現することが可能となる。また、オフ角傾斜基板上で低転位密度を実現しているため、リーク電流の少ない素子の実現が可能となり、高信頼度の窒化物パワーデバイスの作製が可能となる。
５．赤色発光デバイス
次に、本実施の形態に係る赤色発光デバイスについて、詳細に説明する。
（１）従来技術の問題点
最初に、従来のオンアクシス基板上でのＥｕ添加ＧａＮ層の成長における問題点、具体的には、Ｅｕ添加ＧａＮ層の最適な成長条件が、何故、Ｅｕ／Ｇａ比で２．４％とされていたかについて説明する。
まず、評価用試料として、オンアクシス基板上にＥｕ／Ｇａ比を２．４％、３．５％、７．１％と変化させて、Ｅｕ，Ｏ共添加ＧａＮ層が形成された赤色発光デバイスを作製した。
具体的には、最初に、オンアクシスサファイア基板上に、厚み数μｍ程度の無添加ＧａＮ層（ＬＴ－ＧａＮ層およびｕｄ－ＧａＮ層）を成長させ、その後、Ｇａ原料としてＴＭＧａ、Ｎ原料としてＮＨ３、Ｅｕ原料としてキャリアガス（酸素ガスと合わせて供給）でバブリングしたＥｕＣｐｐｍ ２を、所定のＥｕ／Ｇａ比で導入し、厚み３００ｎｍ程度のＥｕ，Ｏ共添加ＧａＮ層を成長させた。そして、最後に、厚み１０ｎｍのｕｄ－ＧａＮ層を成長させ、３種類の赤色発光デバイスの作製を完了した（図１０参照）。
図１１は、得られた３種類の評価用試料において形成されたＥｕ，Ｏ共添加ＧａＮ層の表面の光学顕微鏡像である。図１１より、オンアクシスサファイア基板の場合、Ｅｕ／Ｇａ比が２．４％、３．５％、７．１％と大きくなるにつれて、表面平坦性が失われていき、特に、３．５％から７．１％へと変化させた場合、結晶成長表面が劇的に劣化することが分かる。
そして、図１２の上段に、Ｅｕ／Ｇａ比３．５％および７．１％の２つの場合に得られたＥｕ，Ｏ共添加ＧａＮ層の表面状態を、図１１よりも光学顕微鏡の倍率を上げて示す。図１２より、オンアクシス基板上にＥｕ，Ｏ共添加ＧａＮ層を形成した場合には、活性層がスパイラル成長するために、Ｅｕ／Ｇａ比が高くなるにつれて、多くのスパイラルヒロックが形成されて表面の荒れを招いていることが分かる。
また、図１３に、オンアクシス基板上に形成されたＥｕ添加ＧａＮ層のＰＬスペクトルを室温で測定した結果を示す。なお、図１３において、（ａ）は、ＰＬスペクトル強度（ａ．ｕ．）の波長（ｎｍ）との関係を示し（Ｈｅ－Ｃｄレーザー、５ｍＷ励起時）、（ｂ）は、励起力（ｍＷ）と波長６１０～６５０ｎｍにおけるＰＬ積分強度（ａ．ｕ．）との関係を示している。
図１３（ａ）より、オンアクシス基板の場合、Ｅｕ／Ｇａ比を大きくするにつれて、発光中心である５Ｄ０→７Ｆ２の発光ピークが上昇していることが分かる。しかし、その一方で、図１３（ｂ）に示すように、強励起下においては、Ｅｕ／Ｇａ比を大きくしても、発光の飽和現象が強まり、Ｅｕ／Ｇａ比７．１％では３．５％の場合よりもわずかに発光強度が減少している。
このため、Ｅｕ添加ＧａＮ層の表面状態も考慮して、従来、オンアクシス基板上でＥｕ添加ＧａＮ層を成長させる際の最適な成長条件はＥｕ／Ｇａ比で２．４％であり、それ以上にＥｕ／Ｇａ比を上げることについては、問題があるとされていた。
（２）オフ角傾斜基板上に形成されるＥｕ添加ＧａＮ層
次に、本実施の形態として、オフ角傾斜基板上にＥｕ添加ＧａＮ層を形成させた場合における表面状態および発光強度について説明する。
本発明者は、前記したように、窒化物半導体の薄膜成長において［０００１］方向から結晶軸が数度微傾斜した方位に沿って結晶成長を行った場合、強いステップフロー成長機構が得られることに着目し、オフ角傾斜基板上にＥｕ添加ＧａＮ層を形成させた。
具体的には、ｍ軸方向に２°のオフ角を有する微傾斜（０００１）サファイア基板上で、上記したオンアクシス基板上と同様にして、Ｅｕ／Ｇａ比が３．５％と７．１％の２種類の赤色発光デバイスを作製した。
図１２の下段に、得られたＥｕ，Ｏ共添加ＧａＮ層の表面状態を示す。図１２より、オフ角傾斜基板の場合には、活性層の成長がスパイラル成長ではなくステップフロー成長によりなされるため、スパイラルヒロックの形成が抑制されて、Ｅｕ／Ｇａ比が高くなっても、高い結晶性を保ちつつ活性層が成長していることが分かる。
また、図１３に、オフ角傾斜基板上、Ｅｕ／Ｇａ比３．５％で形成させたＥｕ添加ＧａＮ層のＰＬスペクトル測定結果を、併せて示す。図１３（ａ）より、オフ角傾斜基板の場合には、Ｅｕ／Ｇａ比を３．５％としても、オンアクシス基板では得られなかった強い発光強度が得られていることが分かる。また、図１３（ｂ）より、発光の飽和現象が抑制されており、従来のオンアクシス基板（Ｅｕ／Ｇａ比２．４％）に対して、２．０４倍も発光強度が向上していることが分かる。
このような発光強度の向上は、同じＥｕ／Ｇａ比であっても、活性層に対してＥｕの取り込みが向上して、Ｅｕ添加ＧａＮ層におけるＥｕ濃度が高くなったためであり、オフ角傾斜基板上でＥｕ添加ＧａＮ層を形成することにより、高Ｅｕ濃度のＥｕ添加ＧａＮ層が形成でき、発光強度の向上を図る手法として有望であることが確認できた。
（３）本実施の形態に係る赤色発光デバイスの有用性
上記の通り、本実施の形態に係る赤色発光デバイスにおいては、オフ角傾斜基板上に高Ｅｕ濃度のＥｕ添加ＧａＮ層を形成させることが可能となり、強い発光強度の発現に直接寄与することができるため、高効率な赤色発光デバイスの作製が可能となり、ＧａＮ系材料を中心に開発が進んでいる可視光領域の半導体ＬＥＤへの適用により、高輝度な発光ダイオードを実現することが可能となる。また、近年注目を集めている赤色発光層を含む希土類添加半導体層を活性層としたレーザーダイオードの開発において、Ｅｕなどの希土類元素の高濃度添加により、高い材料利得が可能となる。
以上、本発明を実施の形態に基づき説明したが、本発明は上記の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、上記の実施の形態に対して種々の変更を加えることが可能である。
１０ サファイア基板
２０ ＬＴ－ＧａＮ層
３０ ｕｄ－ＧａＮ層
４０ Ｅｕ添加ＧａＮ層
５０ キャップ層
ｃ ｃ面間の距離
θ オフ角

Claims (21)

  1. 基板上に窒化物半導体層が設けられて構成される窒化物半導体デバイスであって、
    前記基板が、オフ角傾斜基板であり、
    前記基板の上に、希土類元素が添加された希土類元素添加窒化物層が、マクロステップの発生を抑制して表面を平坦化させる下地処理層として設けられており、
    前記希土類元素添加窒化物層の上に、窒化物半導体層が設けられていることを特徴とする窒化物半導体デバイス。
  2. 前記希土類元素添加窒化物層が、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶に前記希土類元素が添加された層であることを特徴とする請求項１に記載の窒化物半導体デバイス。
  3. 前記希土類元素添加窒化物層における前記希土類元素の添加濃度が、０．００１～１０ａｔ％であることを特徴とする請求項１または請求項２に記載の窒化物半導体デバイス。
  4. 前記希土類元素添加窒化物層の厚みが、０．１ｎｍ以上であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の窒化物半導体デバイス。
  5. 前記希土類元素が、Ｅｕであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の窒化物半導体デバイス。
  6. 前記基板が、サファイア、ＳｉＣ、Ｓｉのいずれか、または、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶からなる窒化物半導体であることを特徴とする請求項１ないし請求項５のいずれか１項に記載の窒化物半導体デバイス。
  7. 発光デバイス、高周波デバイス、高出力デバイスのいずれかであることを特徴とする請求項１ないし請求項６のいずれか１項に記載の窒化物半導体デバイス。
  8. 窒化物半導体デバイスの作製に際して使用される基板であって、
    オフ角傾斜基板の上に、希土類元素が添加された希土類元素添加窒化物層が、マクロステップの発生を抑制して表面を平坦化させる下地処理層として設けられて構成されていることを特徴とする基板。
  9. 前記希土類元素添加窒化物層が、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶に前記希土類元素が添加された層であることを特徴とする請求項８に記載の基板。
  10. 前記希土類元素添加窒化物層における前記希土類元素の添加濃度が、０．００１～１０ａｔ％であることを特徴とする請求項８または請求項９に記載の基板。
  11. 前記希土類元素添加窒化物層の厚みが、０．１ｎｍ以上であることを特徴とする請求項８ないし請求項１０のいずれか１項に記載の基板。
  12. 前記希土類元素が、Ｅｕであることを特徴とする請求項８ないし請求項１１のいずれか１項に記載の基板。
  13. 前記オフ角傾斜基板が、サファイア、ＳｉＣ、Ｓｉのいずれか、または、ＧａＮ、ＩｎＮ、ＡｌＮ、またはこれらのいずれか２つ以上の混晶からなる窒化物半導体であることを特徴とする請求項８ないし請求項１２のいずれか１項に記載の基板。
  14. オフ角傾斜基板の上に希土類元素添加窒化物層を形成する希土類元素添加窒化物層の形成方法であって、
    前記オフ角傾斜基板の上に、希土類元素無添加の窒化物層を形成する工程と、
    前記希土類元素無添加の窒化物層の上に、希土類元素添加窒化物層を、マクロステップの発生を抑制して表面を平坦化させる下地処理層として形成する工程とを備えており、
    前記各工程を、有機金属気相エピタキシャル法を用いて、反応容器から取り出すことなく一連の形成工程によって行うと共に、
    前記希土類元素添加窒化物層の形成を、９００～１１００℃の温度下で行うことを特徴とする希土類元素添加窒化物層の形成方法。
  15. オフ角傾斜基板の上に、希土類元素無添加の窒化物層、マクロステップの発生を抑制して表面を平坦化させる下地処理層としての希土類元素添加窒化物層の順に積層されて形成されていることを特徴とする基板。
  16. 請求項１４に記載の希土類元素添加窒化物層の形成方法を用いて形成された希土類元素添加窒化物層の上に、窒化物半導体層を形成させて、窒化物半導体デバイスを作製する窒化物半導体デバイスの作製方法。
  17. オフ角傾斜基板の上に、希土類元素無添加の窒化物層、マクロステップの発生を抑制して表面を平坦化させる下地処理層としての希土類元素添加窒化物層、窒化物半導体層の順に積層されて形成されていることを特徴とする窒化物半導体デバイス。
  18. ＧａＮ、ＩｎＮ、ＡｌＮまたはこれらのいずれか２つ以上の混晶に、希土類元素として、ＥｕまたはＰｒが添加された希土類元素添加窒化物層が、活性層として形成されており、
    前記活性層が、請求項８ないし請求項１３のいずれか１項に記載の基板上に形成されていることを特徴とする赤色発光デバイス。
  19. ＧａＮ、ＩｎＮ、ＡｌＮまたはこれらのいずれか２つ以上の混晶に、希土類元素としてＥｕが添加された希土類元素添加窒化物層が、マクロステップの発生を抑制して表面を平坦化させる下地処理層としてオフ角傾斜基板上に形成されていることを特徴とする赤色発光デバイス。
  20. 前記希土類元素添加窒化物層が、酸素が共添加された希土類元素添加窒化物層であることを特徴とする請求項１８または請求項１９に記載の赤色発光デバイス。
  21. 請求項１９に記載の赤色発光デバイスの製造方法であって、
    オフ角傾斜基板の上に、有機金属気相エピタキシャル法を用いて、Ｅｕが添加された希土類元素添加窒化物層を形成することを特徴とする赤色発光デバイスの製造方法。
JP2020541182A 2018-09-03 2019-08-30 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法 Active JP7158758B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018164868 2018-09-03
JP2018164868 2018-09-03
JP2019029938 2019-02-22
JP2019029938 2019-02-22
PCT/JP2019/034070 WO2020050159A1 (ja) 2018-09-03 2019-08-30 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020050159A1 JPWO2020050159A1 (ja) 2021-09-24
JP7158758B2 true JP7158758B2 (ja) 2022-10-24

Family

ID=69722319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020541182A Active JP7158758B2 (ja) 2018-09-03 2019-08-30 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法

Country Status (7)

Country Link
US (1) US20210399175A1 (ja)
EP (1) EP3848975A4 (ja)
JP (1) JP7158758B2 (ja)
KR (1) KR102542684B1 (ja)
CN (1) CN112640123A (ja)
TW (1) TWI716986B (ja)
WO (1) WO2020050159A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022181432A1 (ja) * 2021-02-25 2022-09-01
TWI776721B (zh) * 2021-11-02 2022-09-01 國立陽明交通大學 功率半導體裝置的散熱方法
WO2023181259A1 (ja) * 2022-03-24 2023-09-28 日本碍子株式会社 ＡｌＮ単結晶基板及びデバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008308349A (ja) 2007-06-12 2008-12-25 Tohoku Techno Arch:Kk Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
US20100320443A1 (en) 2006-08-24 2010-12-23 Hongxing Jiang ER Doped III-Nitride Materials And Devices Synthesized by MOCVD
JP2014175482A (ja) 2013-03-08 2014-09-22 Osaka Univ 赤色発光半導体素子とその製造方法
JP2016088803A (ja) 2014-11-04 2016-05-23 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法、ならびにｉｉｉ族窒化物半導体発光素子
WO2018097102A1 (ja) 2016-11-25 2018-05-31 国立大学法人大阪大学 窒化物半導体基板とその製造方法および半導体デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057158A (ja) * 2000-08-09 2002-02-22 Sony Corp 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP4269645B2 (ja) * 2001-11-05 2009-05-27 日亜化学工業株式会社 付活剤を含有した基板を用いた窒化物半導体ｌｅｄ素子、及び成長方法
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
JP2004335635A (ja) 2003-05-06 2004-11-25 National Institute Of Advanced Industrial & Technology 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法
US20080087881A1 (en) * 2004-11-24 2008-04-17 Kazumasa Ueda Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
JP2007110090A (ja) * 2005-09-13 2007-04-26 Sony Corp ＧａＮ系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体
US20070059564A1 (en) * 2005-09-14 2007-03-15 Seagate Technology Llc Thin film structure with decreased C-axis distribution
JP4939844B2 (ja) * 2006-06-08 2012-05-30 ローム株式会社 ＺｎＯ系半導体素子
JP5131675B2 (ja) * 2006-08-25 2013-01-30 国立大学法人京都大学 炭化ケイ素基板の製造方法
KR101383489B1 (ko) * 2009-05-07 2014-04-08 오사카 유니버시티 적색 발광 반도체 소자 및 적색 발광 반도체 소자의 제조방법
JP2011140428A (ja) * 2010-01-08 2011-07-21 Jx Nippon Mining & Metals Corp 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板
JP5896454B2 (ja) * 2011-12-07 2016-03-30 国立大学法人大阪大学 赤色発光半導体素子とその製造方法
JP6048896B2 (ja) * 2012-08-23 2016-12-27 国立大学法人大阪大学 窒化物半導体素子用基板とその製造方法、および赤色発光半導体素子とその製造方法
JP5234219B1 (ja) * 2012-09-07 2013-07-10 三菱化学株式会社 発光ダイオード素子および発光装置
JP2016111052A (ja) * 2014-12-02 2016-06-20 住友電気工業株式会社 磁性半導体素子
JP6355279B2 (ja) * 2016-12-12 2018-07-11 株式会社日能研 答案の採点を支援するコンピュータシステムおよびプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100320443A1 (en) 2006-08-24 2010-12-23 Hongxing Jiang ER Doped III-Nitride Materials And Devices Synthesized by MOCVD
JP2008308349A (ja) 2007-06-12 2008-12-25 Tohoku Techno Arch:Kk Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP2014175482A (ja) 2013-03-08 2014-09-22 Osaka Univ 赤色発光半導体素子とその製造方法
JP2016088803A (ja) 2014-11-04 2016-05-23 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法、ならびにｉｉｉ族窒化物半導体発光素子
WO2018097102A1 (ja) 2016-11-25 2018-05-31 国立大学法人大阪大学 窒化物半導体基板とその製造方法および半導体デバイス

Also Published As

Publication number Publication date
JPWO2020050159A1 (ja) 2021-09-24
TW202025487A (zh) 2020-07-01
CN112640123A (zh) 2021-04-09
KR102542684B1 (ko) 2023-06-15
WO2020050159A1 (ja) 2020-03-12
TWI716986B (zh) 2021-01-21
EP3848975A4 (en) 2021-09-29
US20210399175A1 (en) 2021-12-23
KR20210044255A (ko) 2021-04-22
EP3848975A1 (en) 2021-07-14

Similar Documents

Publication Publication Date Title
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US7125801B2 (en) Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
JP5531983B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP7158758B2 (ja) 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法
JP2005101475A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP5262545B2 (ja) 窒化物半導体自立基板及びそれを用いたデバイス
JP6966063B2 (ja) 結晶基板、紫外発光素子およびそれらの製造方法
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
JP6876337B2 (ja) 窒化物半導体基板とその製造方法および半導体デバイス
JP2014520748A (ja) 半導体基板及び製造方法
JP4486435B2 (ja) Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液
TWI672734B (zh) ＡｌＩｎＮ膜及二維光子結晶共振器和此等的製造方法以及光半導體發光元件
WO2012043885A1 (ja) Iii族窒化物半導体素子製造用基板の製造方法、iii族窒化物半導体自立基板またはiii族窒化物半導体素子の製造方法、およびiii族窒化物成長用基板
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP3064891B2 (ja) ３−５族化合物半導体とその製造方法および発光素子
JP2008214132A (ja) Ｉｉｉ族窒化物半導体薄膜、ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体薄膜の製造方法
JPH11238683A (ja) 化合物半導体膜の製造方法
JP3870259B2 (ja) 窒化物半導体積層体及びその成長方法
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP4873705B2 (ja) 窒化インジウム（ＩｎＮ）あるいは高インジウム組成を有する窒化インジウムガリウム（ＩｎＧａＮ）エピタキシャル薄膜の形成方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2004200723A (ja) ３−５族化合物半導体の結晶性向上方法
KR100606454B1 (ko) 3족 금속막을 이용한 질화갈륨소자 제작방법
KR100492483B1 (ko) 질화갈륨 박막의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221004

R150 Certificate of patent or registration of utility model

Ref document number: 7158758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150