JP2014520748A - 半導体基板及び製造方法 - Google Patents

半導体基板及び製造方法 Download PDF

Info

Publication number
JP2014520748A
JP2014520748A JP2014518943A JP2014518943A JP2014520748A JP 2014520748 A JP2014520748 A JP 2014520748A JP 2014518943 A JP2014518943 A JP 2014518943A JP 2014518943 A JP2014518943 A JP 2014518943A JP 2014520748 A JP2014520748 A JP 2014520748A
Authority
JP
Japan
Prior art keywords
peak
substrate
base layer
growth
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014518943A
Other languages
English (en)
Inventor
ベルナール、ボーモン
ジャン−ピエール、フォーリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luxium Solutions SAS
Original Assignee
Saint Gobain Cristaux and Detecteurs SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Cristaux and Detecteurs SAS filed Critical Saint Gobain Cristaux and Detecteurs SAS
Publication of JP2014520748A publication Critical patent/JP2014520748A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

基板を形成する方法は、基板上にＩＩＩ−Ｖ族材料を備える基層を形成することと、基層を冷却し、基層内に亀裂を引き起こすことと、冷却後の基層上にＩＩＩ−Ｖ族材料を備えるバルク層を形成することとを含む。

Description

以下の開示は、一般には、基板に関し、特に、電子デバイスを形成するのに適した基板を形成する方法に関する。
窒化ガリウム（ＧａＮ）などのＩＩＩ−Ｖ族材料、窒化インジウムガリウム（ＩｎＧａＮ）及び窒化ガリウムアルミニウム（ＧａＡｌＮ）などの三元化合物、さらには四元化合物（ＡｌＧａＩｎＮ）を含む半導体系化合物は、直接バンドギャップ半導体である。そのような材料は、短い波長を放出する大きな可能性を有し、それゆえ、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、ＵＶ検出器及び高温電子デバイスの製造に使用するのに適していると認識されてきた。
しかしながら、そのような半導体材料の開発は、そのような材料を処理すること、特に、短い波長を放出する電子回路を製造するのに必要とされる、材料の高品質の単結晶形を形成することを取り巻く難題によって妨げられてきた。ＧａＮは、常圧においてその理論的な融解温度はその解離温度を超えているので、自然発生の化合物としては見いだされず、それゆえ、シリコン、ガリウムヒ素又はサファイアのように、溶融し、ボウル（ｂｏｕｌｅ）から引き上げられることはできない。代替形態として、工業界はエピタキシャル成長プロセスを用いてバルクＧａＮ結晶を形成することに向かっている。しかしながら、エピタキシャル手法には、欠陥が少ない適切な密度のバルクＧａＮ材料の形成を含んだ複数の問題が依然として残されている。
広範な欠陥（貫通転位（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ）、積層欠陥（ｓｔａｃｋｉｎｇ ｆａｕｌｔ）及び逆位相境界（ａｎｔｉｐｈａｓｅ ｂｏｕｎｄａｒｉｅｓ））があると、著しく性能が劣化し、結果として、デバイスの動作寿命が短くなる。より詳細には、転位は非発光中心として挙動し、それにより、これらの材料から作られた発光ダイオード及びレーザダイオードの発光効率を低下させる。また、これらの転位は暗電流も増加させる。貫通転位は高輝度の発光ダイオードの開発を妨げなかったが、転位は、高電子移動度トランジスタ、電界効果トランジスタ、及び他の電子デバイスなどのｐ−ｎ接合デバイスにおいて、過剰な逆バイアス漏れ電流を引き起こす。さらに、転位はキャリアに対する強い散乱中心として作用する可能性があり、電子及び正孔の移動度を減少させ、多くの半導体デバイスの性能を制限する。
工業界において、電子デバイスをその上に形成するのに適した改善された基板への要求が高まっている。
第１の態様によれば、基板を形成する方法は、基板上にＩＩＩ−Ｖ族材料を備える基層を形成することと、基層を冷却し、基層内に亀裂を引き起こすことと、冷却後に基層上にＩＩＩ−Ｖ族材料を備えるバルク層を形成することとを含む。
別の態様によれば、基板を形成する方法は、基板上にＩＩＩ−Ｖ族材料を備える基層を形成することと、基層を約６００℃未満の冷却温度まで冷却することと、冷却後に基層上にＩＩＩ−Ｖ族材料を備えるバルク層を形成することとを含み、バルク層を形成することは、３次元（３Ｄ）エピタキシャル成長モードを用いて完了される。
さらに別の態様では、基板を形成する方法は、基板上にＩＩＩ−Ｖ族材料を備える島機構のランダムアレイを形成することと、島機構のランダムアレイを合体させて、ＩＩＩ−Ｖ族材料を備える均一な厚みの連続層である基層にすることと、基層を冷却して、基層内に亀裂を形成することとを含む。その方法は、冷却後に基層上にＩＩＩ−Ｖ族材料を備えるバルク層を形成することをさらに含み、バルク層を形成することは、３次元（３Ｄ）成長モードを用いて完了される。
さらに別の態様によれば、基板は、ＩＩＩ−Ｖ族材料を有する主部（ｂｏｄｙ）と、主部上の或る表面における少なくとも１つの被測定点に対してデュアルピークシグネチャを有するＸ線回折走査プロファイルとを含み、デュアルピークシグネチャは第１のピークと、第１のピークから約２度以下離間して配置される第２のピークとを含み、第１のピークは第２のピークの強度とは著しく異なる第１の強度を有する。
別の態様では、基板は、窒化ガリウムを有する主部と、主部上の或る表面における少なくとも１つの被測定点に対してデュアルピークシグネチャを規定するＸ線回折走査プロファイルとを含み、デュアルピークシグネチャは第１のピークと、第１のピークから約２度以下離間して配置される第２のピークとを含み、第１のピーク強度（ＰＩ１）及び第２のピーク強度（ＰＩ２）は、式ΔＰＩ＝［（ＰＩ１−ＰＩ２）／ＰＩ１］ｘ１００％に基づいて少なくとも５％異なり、ただし、ＰＩ１はＰＩ２より大きい。
基板が、窒化ガリウムからなる主部を含み、主部上の或る表面における少なくとも１つの被測定点に対してデュアルピークシグネチャを規定するＸ線回折走査プロファイルを有し、デュアルピークシグネチャは第１のピークと、第１のピークから約２度以下離間して配置される第２のピークとを含み、第１のピーク強度（ＰＩ１）及び第２のピーク強度（ＰＩ２）は、式ΔＰＩ＝［（ＰＩ１−ＰＩ２）／ＰＩ１］ｘ１００％に基づいて少なくとも５％異なり、ただし、ＰＩ１はＰＩ２より大きい。また、その主部は２００ミクロン以下の湾曲を有する。
本開示は、添付の図面を参照することによって、より良好に理解され、その数多くの特徴及び利点が当業者には明らかになり得る。
実施形態による、電子デバイス製造に使用する基板を形成する方法を提供する流れ図である。 一実施形態による、基板を形成するプロセスの図である。 一実施形態による、基板を形成するプロセスの図である。 一実施形態による、基板を形成するプロセスの図である。 一実施形態による、基板を形成するプロセスの図である。 一実施形態に従って形成された基板のためのデュアルピークシグネチャを有するＸ線回折走査プロファイルのグラフである。
以下の説明は、概して、基板材料を対象とし、特に、電子デバイスの製造において用いることができる、半導体材料から形成される基板を対象とする。より詳細には、本明細書における実施形態の基板は、発光ダイオード（ＬＥＤ）又はレーザダイオード（ＬＤ）の形成に用いられる場合がある。その実施形態の基板は、例えば、窒化ガリウム（ＧａＮ）を含むＩＩＩ−Ｖ族材料を含むことができる。ＩＩＩ−Ｖ族材料に対する参照は、元素の周期表のＩＩＩ族からの少なくとも１つの元素と、元素の周期表のＶ族からの少なくとも１つの元素とを有する化合物を含むことは理解されるであろう。
図１は、本発明による、その上に電子デバイスを製造するのに適している半導体材料を備える半導体基板を形成する方法を示す流れ図を含む。図示されるように、そのプロセスは、ステップ１０１において、テンプレート基板とも呼ばれる基板を用意することによって開始される。テンプレート基板は、その上に形成された複数の層を支持するのに適する構造体とすることができ、その上に複数の層を形成するためのヘテロエピタキシャル支持構造体としての役割を果たす。
一実施形態によれば、テンプレート基板は、無機材料とすることができる。幾つかの適切な無機材料には、酸化物、炭化物、窒化物、ホウ化物、オキシ炭化物、オキシホウ化物、オキシ窒化物、及びその組合せを含めることができる。場合によっては、テンプレート基板はアルミナを含むことができ、より具体的には、単結晶アルミナ（すなわち、サファイア）を含む場合がある。一実施形態は、基本的にサファイアからなる基板を利用する。
そのプロセスは、ステップ１０３において、基板の上に重なるバッファ層を形成することによって継続する。図２Ａを手短に参照すると、実施形態による半導体基板２００が示される。とりわけ、半導体基板２００は、基板２０１（すなわち、テンプレート基板）と、基板２０１の上に重なるバッファ層２０３とを含むことができる。具体的には、バッファ層２０３は、基板２０１の上側主面の上に重なることができ、より具体的には、バッファ層２０３は、基板２０１の上側主面に直に接触することができる。
バッファ層２０３を形成することは、堆積プロセスを含むことができる。例えば、基板は反応チャンバに装填され得、反応チャンバ内で適切な環境を与えた後に、基板上にバッファ層が堆積され得る。一実施形態によれば、適切な堆積技法は、化学気相成長を含むことができる。特定の事例では、堆積プロセスは、金属有機化学気相成長（ＭＯＣＶＤ）を含むことができる。
バッファ層２０３は複数の薄膜から形成されてもよい。例えば、図２Ａに示されるように、バッファ層２０３は、薄膜２０４と、薄膜２０６とを含むことができる。一実施形態によれば、薄膜のうちの少なくとも１つは、結晶材料を含むことができる。より具体的な事例では、薄膜２０４は、基板２０１の表面に直に接触することができ、シリコンを含むことができ、基本的にシリコンからなる場合がある。薄膜２０４は、基板２０１と、本明細書において説明されるような薄膜２０４の上に重なる半導体層との分離を容易にすることができる。
図２Ａに示されるように、薄膜２０６は薄膜２０４の上に重なることができ、より具体的には、薄膜２０４と直に接触することができる。薄膜２０６は、その上に形成される後続の層のエピタキシャル形成に適した結晶学的特徴を有することができる。とりわけ、一実施形態では、薄膜２０４は半導体材料を含むことができる。適切な半導体材料は、ＩＩＩ−Ｖ族化合物材料を含むことができる。１つの特定の事例では、薄膜２０６は窒化物材料を含むことができる。別の例では、薄膜２０６は、ガリウム、アルミニウム、インジウム、及びその組合せを含むことができる。さらに、１つの特定の実施形態では、薄膜２０６は窒化アルミニウムを含むことができ、より具体的には、薄膜２０６は、基本的に窒化アルミニウムからなることができる。
例示的な構造では、バッファ層２０３は、薄膜２０４がシリコンを含み、基板２０１の主面と直に接触しているように形成され得る。さらに、薄膜２０６は、薄膜２０４の或る表面と直に接触することができ、ＩＩＩ−Ｖ族材料を含む。
ステップ１０３においてバッファ層を形成した後に、そのプロセスはステップ１０５において、バッファ層２０３の上に重なる基層を形成することによって継続することができる。図２Ａを手短に参照すると、半導体基板２００は、バッファ層２０３の上に重なる基層２０５を含むことができる。具体的には、基層２０５は、バッファ層２０３の或る表面の上に重なるように形成され得、より具体的には、基層はバッファ層２０３の薄膜２０６と直に接触することができる。
本明細書における実施形態による半導体基板の形成は、必ずしも、真性マスクを作製することなく、又は溝切り若しくは粗面化により基板の表面を変更することなく、又はエッチング技法を利用することなく、達成される場合があることも理解されるであろう。
一実施形態によれば、バッファ層２０３を適切に形成すると、基板２０１及びバッファ層２０３は反応チャンバ内に置かれ、エピタキシャル成長プロセスを実施することができる。その成長プロセスは、チャンバから工作物（例えば、半導体基板）を取り出すことなく、単一のチャンバ内で実行される連続エピタキシャル成長プロセスとすることができる。より具体的には、その連続成長プロセスは、水素化気相エピタキシー（ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ、以下、ＨＶＰＥと称する）を含むことができる。
例えば、基層２０５は、水素化気相エピタキシー（ＨＶＰＥ）などのエピタキシャル成長プロセスを通して形成され得る。１つの特定の事例では、基層２０５はＩＩＩ−Ｖ族材料から形成され得る。幾つかの適切なＩＩＩ−Ｖ族材料は窒化物材料を含むことができる。さらに、基層２０５は、ガリウムを含む場合がある。特定の事例では、基層２０５は窒化物ガリウム（ＧａＮ）を含む場合があり、より具体的には、基本的に窒化ガリウムからなることができる。
基層２０５を形成する特定の方法を行うことができる。例えば、種々の成長モードにおいて基層２０５のエピタキシャル成長が実施され得、基層２０５の下側領域２０８が第１のモードにおいて成長することができ、基層２０５の上側領域２１０が第１のモードとは異なる第２のモードにおいて成長することができる。例えば、一実施形態では、基層２０５は最初に３次元（３Ｄ）成長モードにおいて成長したエピタキシャル層として形成され得、それにより、基層２０５の下側領域２０８は３Ｄ成長モードにおいて形成される場合がある。３Ｄ成長モードは、複数の結晶学的方向に沿った基層２０５の材料の同時成長を含むことができる。３Ｄ成長プロセスは、バッファ層２０３上の島機構の自然発生的形成を含むことができる。自然発生的に形成された島機構はバッファ層２０３上にランダムに位置決めされ得、複数のファセットを有する種々のメサと、メサ間の谷部とを画定する。
それとは別に、又はそれに加えて、基層２０５は、２次元（２Ｄ）エピタキシャル成長モードを用いて形成され得る。２Ｄ成長モードは、１つの結晶学的方向における材料の優先的成長と、他の結晶学的方向に沿った結晶材料の限られた成長とによって特徴付けられる。例えば、一実施形態では、２Ｄ成長モードにおけるＧａＮを含む基層２０５の形成は、ｃ面（０００１）におけるＧａＮの優先的成長を含み、それにより、基層材料の縦方向の成長は、横方向の成長よりも安定化され得る。
先に示されたように、基層２０５は、３Ｄ成長モード及び２Ｄ成長モードの組合せを用いて形成され得る。例えば、基層２０５の下側領域２０８は、３Ｄ成長モードにおいて最初に形成されることができ、そのモードでは、島機構がバッファ層２０３上に不連続な材料層として自然発生的に形成され、ランダムに配列され、実質的に不均一な厚みを有する層を画定することができる。３Ｄ成長モード後に、成長パラメータが変更され、２Ｄ成長モードに変更することができ、横方向成長よりも縦方向成長が加速される。このようにして、基層２０５の上側領域２１０は、２Ｄ成長モードを通して形成され得る。３Ｄ成長モードから２Ｄ成長モードに切り替わると、自然発生的に形成された島機構が部分的に、又は全体的に合体することができる。場合によっては、２Ｄ成長は、島機構が全体的に合体して概ね均一な厚みの単一の連続層になるのを助長するほど十分に長く実施され得る。３Ｄ成長モード及び２Ｄ成長モードを組み合わせることは、基層２０５の転位密度の減少、及び基層２０５上の内部歪みの変更（例えば、増加）を容易にすることができる。
基層２０５の形成は、成長モードの複数の変更を含むことができることは理解されるであろう。例えば、一実施形態では、基層は初期の３Ｄ成長モードと、その後の２Ｄ成長モードと、３Ｄ成長モードにおけるさらなる成長とによって形成され得る。
成長モード間の切替えは、成長温度、成長速度、気相反応物材料及び非反応物材料の圧力、反応雰囲気内の反応物材料と非反応物材料との比、成長チャンバ圧、並びにその組合せを含む、特定の成長パラメータの変更によって完了される場合がある。本明細書における反応物材料への参照は、アンモニアなど、窒素含有材料などの反応物材料を含む。他の反応物材料は、例えば、塩化ガリウムなどの金属ハロゲン化物成分を含む、ハロゲン化物相成分を含むことができる。非反応物材料は、例えば、希ガス、不活性ガスなどを含む、特定のタイプのガスを含むことができる。特定の事例では、非反応物材料は、窒素及び／又は水素などのガスを含むことができる。
３Ｄ成長モードにおける基層２０５の作製を含む基層２０５の形成中に、成長温度は少なくとも約７５０℃とすることができる。他の実施形態では、成長温度は、少なくとも約８００℃、少なくとも約８５０℃、少なくとも約８７５℃、少なくとも約９００℃、さらには少なくとも約９２５℃などとさらに高くすることができる。１つの形成方法によれば、基層２０５の形成中の成長温度は、１２００℃以下、例えば、約１１５０℃以下、約１１２５℃以下、約１０５０℃以下、さらには約１０００℃以下などとすることができる。成長温度は、先に言及された最大値及び最小値のいずれかの間の範囲内に入ることができることは理解されるであろう。
特定のプロセスの場合、成長温度が変更され、３Ｄ成長モードと２Ｄ成長モードとの間の変更を容易にすることができる。一実施形態では、成長温度の変更は、３Ｄ成長モードから２Ｄ成長モードに変更するために成長温度を上げることを含むことができる。例えば、３Ｄ成長モードから２Ｄ成長モードに変更する際に、その温度は、少なくとも約５℃、例えば、少なくとも約１０℃、少なくとも約１５℃、少なくとも約２０℃、少なくとも約３０℃、少なくとも約３５℃、さらには少なくとも約４０℃などと変更可能である。さらに他の実施形態では、３Ｄ成長モードから２Ｄ成長モードに変更する際に、成長温度は、約１００℃以下、例えば、約９０℃以下、約８０℃以下、約７０℃以下、さらには約６０℃以下などと変更可能である。成長温度の変更は、先に言及された最大値及び最小値のいずれかの間の範囲内に入ることができることは理解されるであろう。
実施形態によれば、基層２０５を形成するプロセスは、少なくとも毎時５０ミクロン（ミクロン／ｈｒ）の成長速度で実施され得る。他の実施形態では、基層２０５の形成速度は、少なくとも毎時７５ミクロン、少なくとも毎時１００ミクロン、少なくとも毎時１５０ミクロン、少なくとも毎時２００ミクロン、さらには少なくとも毎時約２５０ミクロンなどとさらに速くすることができる。別の実施形態では、基層２０５を形成するプロセスは、毎時約１ｍｍ以下、例えば、毎時７５０ミクロン以下、毎時５００ミクロン以下、さらには毎時約３００ミクロン以下などの速度で実施され得る。基層を形成するプロセスは、先に言及された最大値及び最小値のいずれかの間の範囲内の速度で実施され得ることは理解されるであろう。
特定のプロセスの場合、成長速度が変更され、３Ｄ成長モードと２Ｄ成長モードとの間の変更を容易にすることができる。例えば、成長速度は、３Ｄ成長モードから２Ｄ成長モードに変化する際に下げられることができる。具体的には、３Ｄ成長モードから２Ｄ成長モードへの変更は、少なくとも毎時約５ミクロン（すなわち、ミクロン／ｈｒ）、例えば、少なくとも毎時約１０ミクロン、少なくとも毎時約１５ミクロン、少なくとも毎時約２０ミクロン、少なくとも毎時約４０ミクロン、少なくとも毎時約５０ミクロン、さらには少なくとも毎時約７５ミクロンなどと成長速度を変更することを含むことができる。さらに他の実施形態では、３Ｄ成長モードから２Ｄ成長モードに変更する際に、成長速度は、毎時約２００ミクロン以下、例えば、毎時約１７５ミクロン以下、毎時約１５０ミクロン以下、毎時約１２５ミクロン以下、さらには毎時約１００ミクロン以下などと変更可能である。成長速度の変更は、先に言及された最大値及び最小値のいずれかの間の範囲内に入ることができることは理解されるであろう。成長速度の変更は、３Ｄ成長モードから２Ｄ成長モードに変更するときに、成長速度を下げることとすることができることは理解されるであろう。
他の実施形態によれば、３Ｄ成長モードから２Ｄ成長モードに変更するプロセスは、少なくとも２倍に成長速度を変更することによって引き起こされる場合がある。例えば、成長速度は、３Ｄ成長モードから２Ｄ成長モードに変更する際に少なくとも２分の１に下げられることができる。他の実施形態では、成長速度は、少なくとも約３分の１、少なくとも約４分の１、さらには少なくとも約５分の１に下げられてもよい。特定の事例では、成長速度の下げは、約８分の１以下、約７分の１以下、又は約６分の１以下である。
成長速度を変更する際に、先に特定された因子のうちの１つ又は複数が変更され得ることは理解されるであろう。例えば、成長温度が変更可能であるが、成長速度は安定した状態に保たれる。代替的には、成長速度が変更可能であるが、成長温度は保持される。さらに別の実施形態では、成長速度及び成長温度の両方が変更され、成長モードの変更を達成することができる。
基層２０５を適切に形成した後に、基層２０５の平均厚は約５ｍｍ以下とすることができる。他の実施形態では、基層２０５の平均厚は、約４ｍｍ以下、約３ｍｍ以下、約２ｍｍ以下、さらには約１．５ｍｍ以下などとさらに薄くすることできる。さらに、基層２０５は、少なくとも約０．１ｍｍ、少なくとも０．２ｍｍ、少なくとも０．５ｍｍ、少なくとも０．８ｍｍ、さらには少なくとも１ｍｍの平均厚を有するように形成され得ることは理解されるであろう。基層２０５は、例えば、０．１ｍｍから約５ｍｍの間の範囲内を含む、先に言及された最大値及び最小値のいずれかの間の範囲内の平均厚を有することができることは理解されるであろう。
基層２０５は、特定の転位密度を有するように形成され得る。基層２０５の転位密度は、形成時に基層の上側表面において測定可能である。転位密度を測定する適切な方法は、室温において操作されるカソードルミネッセンス顕微鏡と、１０ＫｅＶ電子ビーム、スポットサイズ７０において、モノクロメータを用いない多色光検出とを使用することを含み、その機器は、ＪＥＯＬ Ｃｏｒｐｏｒａｔｉｏｎから市販されるＳＥＭ ＪＳＭ−５５１０である。約１０８ｃｍ−２の転位密度測定値の場合、倍率は４０００Ｘであり、面積は通常７００μｍ２である。約１０６ｃｍ−２の転位密度測定値の場合、倍率は通常５００〜１０００Ｘであり、面積は通常０．１ｍｍ２である。
一実施形態によれば、基層２０５は、基層２０５の上側表面において測定されるときに、約１×１０８転位／ｃｍ２以下の転位密度を有することができる。他の実施形態では、基層２０５の転位密度は、約１×１０７転位／ｃｍ２以下、約６×１０６転位／ｃｍ２以下、さらには約１×１０６転位／ｃｍ２以下などとさらに小さくすることができる。さらに、基層２０５は、少なくとも約１×１０５転位／ｃｍ２、例えば、少なくとも２×１０５転位／ｃｍ２、少なくとも３×１０５転位／ｃｍ２、さらには少なくとも５×１０５転位／ｃｍ２などの転位密度を有することができる。基層は、先に言及された最大値及び最小値のいずれかの範囲内の転位密度を有することができることは理解されるであろう。
ステップ１０５において基層を形成した後に、そのプロセスはステップ１０７において基層を冷却することによって継続することができる。冷却することは、基層２０５を形成するために利用された成長温度から成長チャンバ内の温度を下げることを含むことができる。また、冷却することは、半導体基板２００（すなわち、基板２０１、バッファ層２０３及び基層２０５）の温度を下げることも含むことができ、それは必然的に成長チャンバを冷却することを含む場合もあるが、必ずしも成長チャンバを冷却することを含まない場合もある。例えば、半導体基板２００が成長チャンバから取り出される場合があり、一方、成長チャンバは成長温度に、又はその付近の温度に保たれる。
冷却することは、成長チャンバ又は半導体基板２００の温度を冷却温度まで下げることを含むことができる。冷却温度は、エピタキシャル成長のために用いられた成長温度よりも著しく低くすることができる。例えば、冷却温度は、成長温度より少なくとも約１００℃低くすることができる。場合によっては、冷却温度は、成長温度よりも、少なくとも約１５０℃、例えば、少なくとも約２００℃、少なくとも約２５０℃、少なくとも約３００℃、少なくとも約３５０℃、少なくとも約４００℃、少なくとも約４５０℃、さらには少なくとも約５００℃など、低くすることができる。
特定の事例では、冷却温度は、少なくとも約０℃、例えば、少なくとも約２０℃、少なくとも約５０℃、少なくとも約８０℃、少なくとも約１００℃、少なくとも約１５０℃、少なくとも約２００℃、さらには少なくとも約３００℃などとすることができる。冷却温度は、約７００℃以下、例えば、約６５０℃以下、約６００℃以下、約５００℃以下、約４００℃以下、さらには約３５０℃以下などとすることができる。冷却温度は、先に言及された最大値及び最小値のいずれかの範囲内に入ることができることは理解されるであろう。
基層２０５を形成するプロセス中に、半導体基板２００は、基層２０５内の内部歪みに起因して湾曲するか、又は撓む場合がある。冷却プロセスは、湾曲を減少させるために行われる場合がある。また、冷却することは、形成プロセス中に蓄積される、基層２０５内の歪みも減少させることができる。
特定の事例では、冷却することは、基層２０５の亀裂を助長することができ、基層２０５内の内部歪みの減少を容易にすることができる。図２Ａに示されるように、冷却中に基層２０５内に亀裂２５５が形成される場合がある。亀裂は基層２０５の体積空間を通って延びることがあり、基層２０５とバッファ層２０３との間の界面から開始されるか、又は基層２０５とバッファ層２０３との間の界面で終端される場合がある。幾つかの実施形態において、基層２０５内の少なくとも１つの亀裂２５５は、基層２０５の厚みのかなりの部分を通って延びることがある。
一実施形態によれば、冷却することは、歪みの減少を容易にし、亀裂を引き起こすために、特定の冷却速度において反応チャンバ又は半導体基板２００（すなわち、基板２０１、バッファ層２０３及び基層２０５）の温度を変更することを含むことができる。例えば、冷却速度は、少なくとも約１００℃／ｈｒとすることができる。他の実施形態では、冷却速度は、少なくとも約２００℃／ｈｒ、例えば、少なくとも約３００℃／ｈｒ、少なくとも約４００℃／ｈｒ、少なくとも約５００℃／ｈｒ、さらには少なくとも約６００℃／ｈｒなどとすることができる。さらに、冷却速度は、約２０００℃／ｈｒ以下、例えば、約１０００℃／ｈｒ以下、さらには約８００℃／ｈｒ以下などとすることができる。冷却速度は、先に言及された最大値及び最小値のいずれかの範囲内に入ることができることは理解されるであろう。
冷却プロセスは、異なる冷却速度を利用することができる。例えば、最初に、冷却速度は冷却プロセスの終了時に用いられる冷却速度よりも速くすることができる。そのようなプロセスは、材料内に、亀裂などの望ましい機構を形成するのを助長することができる。代替的には、例えば、冷却サイクルの初期段階又は中間段階における狭い温度範囲を含む、特定の温度範囲にわたって、特に速い冷却速度が利用される場合がある。
冷却プロセスは、反応チャンバ内に特定の冷媒を導入することによって助長される場合がある。例えば、１つの特定の冷媒はガス状材料を含む。冷媒は、エピタキシャル成長プロセス中の反応チャンバの温度よりも低い温度を有することができる。
それに加えて、又はその代わりに、冷却中に反応チャンバ内の雰囲気が制御され得る。例えば、冷却雰囲気が反応チャンバ内に供給され、半導体基板２００の冷却を助長することができる。幾つかの適切な冷却雰囲気は、還元性雰囲気、酸化性雰囲気又は不活性雰囲気を含むことができる。特に適切なガス状材料は、窒素、又はアルゴン若しくはヘリウムなどの希ガスを含むことができる。特定の事例では、冷却雰囲気は、例えば、アンモニア（ＮＨ３）、水素（Ｈ２）及びその組合せを含む、水素含有組成物などの水素含有ガスを含むことができる。例えば、冷却雰囲気は窒素及びアンモニアの混合物を含むことができる。１つの特定の実施形態によれば、冷却雰囲気はアンモニア及び水素ガスの混合物を含むことができる。代替の実施形態では、冷却雰囲気はヘリウム及び水素含有ガスの混合物を含むことができる。
反応チャンバを冷却する他の手段は、チャンバの構造に対して冷却手段を適用することを含むことができる。例えば、チャンバは、オプションで、制御されながら反応チャンバの構造を冷却するように設計された冷却システムを有することができる。
ステップ１０７において冷却プロセスを行った後に、そのプロセスはステップ１０９において、基層の上に重なるバルク層を形成することによって継続することができる。とりわけ、反応チャンバ内の成長プロセスが継続可能である。したがって、バルク層を形成するプロセスは、それらのプロセスのために反応チャンバ内の温度を上げることによって開始されることができ、冷却は反応チャンバの温度を下げることを含む。
図２Ｂを手短に参照すると、半導体基板２６０は、バッファ層２０３及び基板２０１の上に重なる基層２０５上に形成されるバルク層２６５を含むことができる。具体的には、バルク層２６５は、基層２０５の表面の上に重なるように形成されることができ、より具体的には、バルク層２６５は、基層２０５と直に接触することができる。
バルク層２６５を形成するプロセスは、本明細書において言及されるような１つ又は複数の成長モードを利用するエピタキシャル成長プロセスを含むことができる。しかしながら、特定の事例では、バルク層２６５の形成は、３Ｄ成長モードを通しての形成を含むことができる。より具体的には、バルク層２６５の形成は、３Ｄ成長モードで完了され得る。３Ｄ成長モードにおけるバルク層２６５の形成は、本明細書における他の実施形態の他の特徴と組み合わせられるときに、意外にも、歪みが制限されるか、又は歪みが全くない層を形成することがわかった。バルク層２６５は、ほとんど、又は全く湾曲しないか、又は撓まない厚い材料層に形成され得る。とりわけ、３Ｄ成長モードにおけるバルク層２６５の成長は、複数のファセットを有する複数のメサと、メサ間の谷部とによって画定されるバルク層２６５の上側表面を助長することができる。
バルク層２６５は、冷却中に基層２０５内に形成された亀裂がバルク層２６５の中に必ずしも伝搬しないように形成され得る。すなわち、バルク層２６５の成長プロセスは、基層２０５内の亀裂が基層２０５及びバルク層２６５の界面において終端し、亀裂がバルク層２６５の体積空間の中に延在しないように実施され得る。したがって、半導体基板２６０内で、亀裂は主に基層２０５内に存在することができ、より具体的には、亀裂は基層２０５内にだけ存在することができる。
特定の事例では、バルク層２６５は、ＩＩＩ−Ｖ族材料を含むことができる。特定の事例では、バルク層２６５は、窒化物材料を含むことができる。さらに別の実施形態では、バルク層２６５はガリウムを含むことができ、より具体的には、窒化ガリウムを含むことができる。例えば、バルク層２６５は、基本的に窒化ガリウムからなることができる。
さらに、バルク層２６５の形成は、最終的に形成された半導体基板が電子デバイスを製造する際に用いるのに適した特性を有するように、ドーパント材料を与えることを含むことができる。幾つかの適切なドーパント材料は、Ｃ、Ｍｇ、Ｚｎ、Ｓｉ、Ｓｎ、Ｏ、Ｆｅ、Ｇｅ及びその組合せなどの元素を含むことができる。場合によっては、バルク層２６５は、約２×１０１８ｃｍ−３未満のドーパント濃度を有することができる。他の事例では、より高い導電率を得るために、ドーパント濃度は、５×１０１９ｃｍ−３程度に高くすることができる。基層２０５及びバルク層２６５内のドーパント濃度は概ね同じにすることができ、より具体的には、剥離層２０７内のドーパント濃度よりも著しく低くすることができる。
実施形態によれば、バルク層２６５は、基層２０５と概ね同じ速度で成長することができる。バルク層２６５は、基層２０５の平均厚よりも著しく厚い平均厚を有するように形成されることができる。例えば、バルク層２６５は、少なくとも約１ｍｍの平均厚を有するように形成され得る。他の実施形態では、平均厚は、少なくとも約１．５ｍｍ、少なくとも約２ｍｍ、少なくとも約２．５ｍｍ、少なくとも約３ｍｍ、少なくとも約４ｍｍ、さらには少なくとも約５ｍｍなどとより厚くすることができる。さらに、バルク層２６５は、約１０ｍｍ以下、さらには約８ｍｍ以下の平均厚を有するように形成され得る。バルク層２６５は、先に言及された最小値及び最大値のいずれかの間の範囲内の平均厚を有することができることは理解されるであろう。
バルク層２６５は、上側表面において測定されるときに、特定の転位密度を有するように形成されることができる。特定の実施形態では、バルク層２６５は、約１×１０７転位／ｃｍ２以下、さらには約１×１０６転位／ｃｍ２以下など、約１×１０８転位／ｃｍ２以下の転位密度を有することができる。他の実施形態では、バルク層２６５は、少なくとも２×１０５転位／ｃｍ２、さらには少なくとも５×１０５転位／ｃｍ２など、少なくとも約１×１０５転位／ｃｍ２である転位密度を有することができる。バルク層２６５は、先に言及された最大値及び最小値のいずれかの間の範囲内の転位密度を有することができることは理解されるであろう。
形成プロセス中に、基層２０５及びバルク層２６５は、基板２０１から分離され得る。その分離は、バッファ層２０３の一部、特にバッファ層２０３内の薄膜の解離によって助長され得る。一実施形態によれば、バッファ層２０３はシリコンを含む薄膜（例えば、薄膜２０４）を含むことができ、エピタキシャル成長プロセス中に利用される高い温度において、その薄膜は熱的に解離される。熱解離は、基板２０１と、バッファ層２０３の上に重なる複数の半導体層（すなわち、基層２０５及びバルク層２６５）との間の分離を容易にする。したがって、連続成長プロセスの完了時に、基層２０５及びバルク層２６５は基板２０１から完全に除去され得る。
図２Ｃを参照すると、基層２０５及びバルク層２６５を含む複数の半導体層を有する半導体基板２７０が示される。半導体基板２７０から基板２０１を剥離した後に、さらなる処理が完了される場合がある。具体的には、バルク層２６５を形成した後に、そのプロセスはステップ１１１において、基層２０５からバルク層２６５を除去することによって継続することができる。１つのそのようなプロセスは、半導体基板２７０を研削して、半導体層（すなわち、基層２０５及びバルク層２６５）の全厚を薄くすることを含むことができる。具体的には、基層２０５を除去することは、研削、ラップ仕上げ及び／又は研磨プロセスを用いて基層２０５を除去する背面研削プロセスを含むことができる。さらに、上側表面２７１を平滑化し、バルク層２６５の厚みを薄くするのを容易にするために、バルク層２６５の上側表面２７１は、研削、ラップ仕上げ及び／又は研磨を含む材料除去プロセスを受けることができる。とりわけ、バルク層２６５から形成された基板に鏡面仕上げを与えるために、少なくとも上側表面２７１の研磨が行われる場合がある。
バルク層２６５から基層２０５を除去し、バルク層２６５の上側表面２７１から材料を除去することは、基板２７０の厚みを薄くするのを助長する。とりわけ、バルク層２６５は、バルク層２６５内の領域２７５によって画定される特定の厚みまで薄くされる場合があり、その領域は、最終的に形成される半導体基板を形成するのに適した対象領域とされる場合がある。
図２Ｄは、本明細書における実施形態に従って形成された半導体基板の断面図を含む。最終的に形成される半導体基板２８０は、図２Ｃに示されるバルク層２６５の領域２７５から形成され得る。半導体基板２８０は、バルク層２６５と同じ属性を有することができる。
一実施形態によれば、半導体基板２８０は、窒化物、より具体的には窒化ガリウムを含み、さらに具体的には、基本的に窒化ガリウムからなる主部２８５を有することができる。
半導体基板２８０の主部２８５は、約１×１０８転位／ｃｍ２以下、例えば、約１×１０７転位／ｃｍ２以下、さらには約１×１０６転位／ｃｍ２以下などの転位密度を有することができる。他の実施形態では、半導体基板２８０の主部２８５は、少なくとも約１×１０５転位／ｃｍ２、例えば、少なくとも２×１０５転位／ｃｍ２、さらには少なくとも５×１０５転位／ｃｍ２などの転位密度を有することができる。主部２８５は、先に言及された最大値及び最小値のいずれかの間の範囲内の転位密度を有することができることは理解されるであろう。
半導体基板２８０の主部２８５は、少なくとも約１００ミクロンの平均厚２８１を有するように形成されることができる。他の事例では、主部２８５の平均厚２８１は、少なくとも約１５０ミクロン、少なくとも約２００ミクロン、少なくとも約２５０ミクロン、さらには少なくとも約３００ミクロンなどとより厚くすることができる。さらに、主部２８５の平均厚２８１は、約７００ミクロン以下、例えば、約６００ミクロン以下、さらには約５００ミクロン以下などとすることができる。主部２８５は、先に言及された最小値及び最大値のいずれかの間の範囲内の平均厚２８１を有することができることは理解されるであろう。
一般的に、半導体基板２８０は、円板形の形状を有する主部２８５を有することができる。主部２８５は、少なくとも約４ｃｍ、例えば、少なくとも約５ｃｍ、少なくとも約６ｃｍ、少なくとも約６．５ｃｍ、さらには少なくとも約８ｃｍなどの直径又は幅２８２を有することができる。場合によっては、主部２８５の直径は約２０ｃｍ以下とすることができる。
とりわけ、半導体基板２８０の主部２８５は、特定の湾曲を有するように形成されることができる。その湾曲は、基板の表面に対する最良の最小二乗当てはめ（ｌｅａｓｔ ｓｑｕａｒｅｄ ｆｉｔ）として定義される平面からの表面の最大偏差として測定される。すなわち、例えば、主部２８５の曲率はとりわけ小さくすることができ、それは湾曲がほとんどないか、全くないことを示す。一実施形態によれば、主部２８５は、約２００ミクロン未満の湾曲を有することができる。他の事例では、湾曲は、約１００ミクロン以下、約７５ミクロン以下、約５０ミクロン以下、約２５ミクロン以下、さらには約１０ミクロン以下などとより小さくすることができる。
湾曲は差：ｚＣ−０．２５ｘ（ｚＳ＋ｚＮ＋ｚＥ＋ｚＷ）として測定され、ただし、ｚＣは主部２８５の中心に位置する点の高さであり、表記ｚＳ、ｚＮ、ｚＥ及びｚＷは中心点から２４ｍｍに位置し、かつ中心点の周りに９０度ずつ一定の間隔で配置された４つの点の高さを表す。高さは、その基板の中心において基板２８５の表面に対して概ね垂直な軸ｚに沿って測定される。基板直径に比べて湾曲値が非常に小さいので、垂直方向は、その上に基板が置かれる測定機器の基準面に対する法線とすることができる。
主部２８５は、少なくとも約２インチ、例えば、少なくとも約３インチ、少なくとも約４インチ、少なくとも約５インチ、及び少なくとも約６インチなどの直径を有することができる。特定の事例では、主部２８５は、約１５インチ以下の直径を有することができる。
場合によっては、主部２８５の湾曲は、少なくとも約１．５ｍの曲率半径に相当することができる。他の場合には、主部２８５の湾曲は、少なくとも約１．８ｍ、少なくとも約２ｍ、少なくとも約２．５ｍ、少なくとも約３ｍ、少なくとも約５ｍ、さらには少なくとも約１０ｍの曲率半径に相当することができる。
とりわけ、半導体基板２８０の主部２８５は、特定の結晶湾曲（ｃｒｙｓｔａｌｌｉｎｅ ｂｏｗ）を有するように形成されることができる。結晶湾曲は、完全に平坦な結晶形態からの偏差として、半導体基板の主部内の結晶材料の曲率として測定される。結晶の測定は、曲率半径を導出するための公式４．１２ Ｒ＝（Ｘ１−Ｘ２）／（ω１−ω２）に基づいて、Ｐａｕｌ Ｆ． Ｆｅｗｓｔｅｒの著書「Ｘ−ｒａｙ ｓｃａｔｔｅｒｉｎｇ ｆｒｏｍ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」の４．３．５章において開示される方法によるＸ線回折によって実行される。すなわち、例えば、主部２８５の曲率はとりわけ小さくすることができ、それは湾曲がほとんどないか、又は全くないことを示す。一実施形態では、主部２８５は、約２００ミクロン未満の結晶湾曲を有することができる。他の事例では、湾曲は、約１００ミクロン以下、約７５ミクロン以下、約５０ミクロン以下、約２５ミクロン以下、さらには約１０ミクロン以下などとより小さくすることができる。
本明細書における実施形態に記述される処理の方法によれば、特定の半導体基板が特定の結晶学的特徴を有することができることがわかった。とりわけ、半導体基板２８０の主部２８５は、デュアルピークシグネチャを有するＸ線回折走査プロファイルを有することができる。Ｘ線回折走査プロファイルは、主部２８５の上側表面２８３（すなわち、Ｇａ面）上の中心を通って延在する線上の少なくとも８個の異なる点の走査を含む。Ｘ線回折走査プロファイルは、４５ｋＶ／４０ｍＡにおいて運用されるＸ線源においてコリメーションスリットを用いることなくＣｕＫα１線を用いる商業的設定（Ｐａｎａｎａｌｙｔｉｃａｌ Ｘ’Ｐｅｒｔ ＰＲＯ ＭＲＤ）を用いて記録される。（０００２）反射を得るために種々の場所において、ロッキング曲線ω走査プロファイルが記録される。
デュアルピークシグネチャは、主部２８５の表面上の同じ走査点に対して２つの異なるピーク又は最大値を有するＸ線回折走査プロファイルの単一の曲線によって特徴付けられることができる。とりわけ、デュアルピークシグネチャは、同じ曲線の一部である第１のピーク及び第２のピークを有することができ、第１のピーク及び第２のピークは、その曲線の、概ね０又は背景強度を横切る部分間に配置される。デュアルピークシグネチャは、Ｘ線回折走査プロファイル上に、異なる平均を有する二峰性分布を有する曲線として現れることができる。
一実施形態によれば、デュアルピークシグネチャは、互いに離間して配置される第１のピーク及び第２のピークを有する。第１のピーク及び第２のピークは、約２度以下互いから離間して配置され得る。第１のピークと第２のピークとの間の分離は、第１のピーク及び第２のピークを規定する最大値間のｘ軸に沿った距離として測定される。他の実施形態では、デュアルピークシグネチャの第１のピーク及び第２のピークは、約１度以下、約０．５度以下、約０．３度以下、さらには約０．２度以下互いから離間して配置され得る。さらに、第１のピークと第２のピークとの間の間隔は、少なくとも約０．００５度など、少なくとも約０．００１度とすることができる。デュアルシグネチャピークの第１のピークと第２のピークとの間の間隔は、先に言及された最小値及び最大値のいずれかの間の範囲内で離間して配置され得ることは理解されるであろう。
デュアルピークシグネチャは、第１の強度を有する第１のピークと、第１の強度とは著しく異なる第２の強度を有する第２のピークとを含むことができる。一実施形態では、第１のピーク強度（ＰＩ１）及び第２のピーク強度（ＰＩ２）は、式ΔＰＩ＝［（ＰＩ１−ＰＩ２）／ＰＩ１］ｘ１００％に基づいて、少なくとも５％異なる強度値を有することができ、ただし、ＰＩ１はＰＩ２より大きい。他の事例では、第１のピーク強度（ＰＩ１）と第２のピーク強度（ＰＩ２）との間の差は、少なくとも約１０％、例えば、少なくとも約１２％、少なくとも約１６％、少なくとも約１８％、少なくとも約２２％、少なくとも約２４％、少なくとも約２８％、さらには少なくとも約３０％などとすることができる。場合によっては、第１のピーク強度（ＰＩ１）と第２のピーク強度（ＰＩ２）との間の差は、約９５％以下、例えば、約９０％以下、約８５％以下、約８０％以下、又は約７５％以下などとすることができる。第１のピーク強度（ＰＩ１）と第２のピーク強度（ＰＩ２）との間の差は、先に言及された最小値及び最大値のパーセンテージのいずれかの間の範囲内に入ることができることは理解されるであろう。
半導体基板２８０の主部２８５は、デュアルピークシグネチャから離間して配置される少なくとも１つのシングルピークシグネチャを有するＸ線回折走査プロファイルによって特徴付けられることができる。例えば、Ｘ線回折走査プロファイルのプロットを精査すると、主部２８５は、主部２８５の表面２８３上の１つの測定点に関連付けられるデュアルピークシグネチャと、主部２８５の表面２８３に沿った別の測定点に関連付けられるシングルピークシグネチャとを有することができる。一実施形態によれば、シングルピークシグネチャは、約１８０秒角（０．０５０度）以下の全幅の最大値の半分（ｆｕｌｌ−ｗｉｄｔｈ ｈａｌｆ ｍａｘｉｍｕｍ ｖａｌｕｅ）を有することができる。
さらに、半導体基板２８０の主部１８５は、Ｘ線回折走査プロファイル上のデュアルピークシグネチャとシングルピークシグネチャとの間に特定の分離を有することができる。デュアルピークシグネチャとシングルピークシグネチャとの間の分離は、デュアルピークシグネチャの最大値とシングルピークシグネチャを定義付ける最大値との間の最近接距離として測定される。一実施形態では、デュアルピークシグネチャとシングルピークシグネチャとの間の分離距離は、少なくとも約０．０１度、例えば、少なくとも約０．０５度、少なくとも約０．０８度、少なくとも約０．１度、さらには少なくとも約０．３度などとすることができる。さらに、デュアルピークシグネチャとシングルピークシグネチャとの間の分離は、約２度以下、約１．５度以下、さらには約１度以下とすることができる。デュアルピークシグネチャとシングルピークシグネチャとの間の間隔は、先に言及された最小値及び最大値のいずれかの間の範囲内に入ることができることは理解されるであろう。
さらに、デュアルピークシグネチャは、デュアルピークシグネチャの第２のピーク（すなわち、最大値）よりも著しく大きな強度を有する第１のピーク（すなわち、最大値）を有することができる。一実施形態では、デュアルピークシグネチャの第１のピークの強度は、同じＸ線回折走査プロファイル内の任意のシングルピークシグネチャのピークに関連付けられる強度よりも著しく低い値を有することができる。著しく異なるピーク強度は、Ｘ線回折走査プロファイルから実証されるようなピーク強度の測定可能な差とすることができる。１つの特定の事例では、デュアルピークシグネチャの第１のピークの強度とシングルピークシグネチャのピークの強度との間の強度差は、少なくとも約１％、例えば、少なくとも約３％、少なくとも約５％、少なくとも約７％、さらには少なくとも約１０％などとすることができる。場合によっては、第１のピーク強度と、単一ピークシグネチャのピーク強度との間の差は、約９８％以下、例えば、約９５％以下、約９０％以下、約８５％以下、又は約７５％以下などとすることができる。第１のピーク強度と、シングルピークシグネチャのピーク強度との間の差は、先に言及された最小値及び最大値のいずれかの間の範囲内に入ることができることは理解されるであろう。
サファイア基板上にＭＯＶＰＥによって２つの部分バッファ層を最初に成長させることによって、一実施形態によるサンプルが形成される。バッファ層はサファイア基板上に直に存在する第１のシリコン層と、その後にエピタキシャル成長するＡｌＮとを含む。ＭＯＶＰＥ反応器内にサファイア基板を装填した後に、サファイア基板は、シリコン膜を成長させる前に、Ｎ２下でアニールされなければならない。好ましくは、その温度は８７０℃である。１００ｔｏｒｒにおけるＮ２雰囲気内でのシランの熱分解から、約０．４ミクロンの厚みまでのシリコン成長が形成される。
温度は約１１４０℃まで上げられ、成長蒸気は７０ｔｏｒｒにおいて純粋なＮ２のままである。最初にＮＨ３が反応チャンバ内に導入され、その後、ＴＭＡｌ有機金属材料が導入され、シリコン上にＡｌＮ層を形成し始める。約２０分の成長後に、Ｓｉ層の上に０．２μｍ厚のＡｌＮ層が堆積され、バッファ層を形成する。
ＨＶＰＥによってＡｌＮ層上にＧａＮを成長させることによって基層の製造が開始される。成長は、約１５０μｍ／ｈの成長速度で９５０℃において実施される３Ｄ成長モードにおいて開始される。成長チャンバ内の圧力は約２００ｔｏｒｒであり、Ｖ／ＩＩＩ比は約１０である。
３Ｄ成長モードにおけるＧａＮ成長を十分に形成した後に、約９５０℃の一定の低温において３Ｄ成長モードから２Ｄ成長モードへの移行が達成され、成長チャンバ内のＧａＣｌ部分蒸気圧を減圧することによって、成長速度は５分の１〜６分の１減速される。成長チャンバ内の全圧は一定に保たれる。
成長モードは、以下のシーケンスを用いて約１ｍｍ厚の基層が形成されるように交互に行われる：３５０μｍ３Ｄ＋５０μｍ２Ｄ＋３５０μｍ３Ｄ＋５０μｍ２Ｄ＋２００μｍ３Ｄ。
基層を形成した後に、反応チャンバを約２００℃／ｈｒの冷却速度で室温まで冷却することによって、ＧａＮ基層が冷却され得る。冷却中に、反応チャンバ内のＮＨ３の圧力が保持され、ＧａＮ基層の熱分解を避ける。
冷却後に、反応チャンバは再び加熱され、基層の上に重なるＧａＮバルク層の最終的なＨＶＰＥ成長を実施する。バルク層に対する厚みはピット深さによって決定され得る。一般的に、ＧａＮバルク層は３Ｄ成長モードにおいて少なくとも３．５ｍｍの厚みまで成長し、ピットを十分な程度まで充填する。バルク層に対する成長条件は、約１５０μｍ／ｈの成長速度、９５０℃の成長温度、１０のＶ／ＩＩＩ比、及び２００ｔｏｒｒの圧力を含む。
実施例１のサンプルは、亀裂が入ったブランク上で測定された、５０ＡｒｃＳｅｃのＦＷＨＭを有する（０００２）のＸＲＤロッキング曲線を示した。本明細書において記述された方法によるカソードルミネッセンス走査を用いて、３ｘ１０６ｃｍ−２において、貫通転位も測定された。
図３は、実施例１の基板の場合のデュアルピークシグネチャを有するＸ線回折走査プロファイルを含む。図示されるように、実施例１の半導体基板は、それぞれ３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８及び３０９を付される９個の異なるピーク曲線を示す。９個のピーク曲線はそれぞれ、本明細書において言及された方法に従ってＸ線回折測定が行われた、実施例１の基板の表面上の９個の異なる場所を表す。ピーク曲線３０４及び３０５はデュアルピークシグネチャを表す。具体的には、ピーク曲線３０４は第１のピーク３１４及び第２のピーク３１５を有する。第１のピーク３１４は４１２４８の強度を有し、第２のピーク３１５は１５３４９の強度を有する。したがって、第１のピーク３１４及び第２のピーク３１５は約６３％の強度値差を有する。ピーク３１４は６２．８５５度に位置し、ピーク３１５は６２．７９３度に位置する。したがって、デュアルピークシグネチャのピーク３１４と３１５との間の分離は、約０．０６２度である。
Ｘ線回折走査プロファイルのピーク曲線３０５は、第１のピーク３２５及び第２のピーク３２６を有するデュアルピークシグネチャを表す。第１のピーク３２５は４１５２４の強度を有し、第２のピーク３２６は１８７２３の強度を有する。したがって、第１のピーク３２５及び第２のピーク３２６は約５５％の強度値差を有する。ピーク３２５は６２．８８１度に位置し、ピーク３２６は６２．９３６度に位置する。したがって、ピーク３２５と３２６との間の分離は約０．０５５度である。
ピーク曲線３０１、３０２、３０３、３０６、３０７、３０８及び３０９は全て、実施例１の基板のＸ線回折走査プロファイルのシングルピークシグネチャを表す。ピーク曲線３０１、３０２、３０３、３０６、３０７、３０８及び３０９のシングルピークシグネチャはそれぞれ単一の最大値を有し、単一の平均を規定する。各シングルピークシグネチャのピーク曲線３０１、３０２、３０３、３０６、３０７、３０８及び３０９は、ピーク３１４、３１５、３２５又は３２６の強度値よりも著しく高い強度値（それぞれの最大値において測定されるとき）を有する。ピーク３０１、３０２、３０３、３０６、３０７、３０８及び３０９の強度値はそれぞれ５３２８４、５３８６６、５２６２３、４７０５５、４６４３７、４３６９３及び５０７５５である。さらに、ピーク３０１、３０２、３０３、３０６、３０７、３０８及び３０９のＦＷＨＭ（度単位）はそれぞれ０．０４１、０．０４０、０．０４１、０．０４８、０．０４８、０．０５６及び０．０４３である。
本明細書における実施形態は、最新技術からの脱却を表す。これまでもエピタキシャル技法を通してバルクＧａＮ基板が形成されてきたが、そのようなプロセスは通常、層状の物品の中に著しい歪みを引き起こし、結果として基板が著しく湾曲する。本出願は、限定はしないが、当該技術分野において認識されていない、例えば種々の成長モードの利用、成長モードの特定の順序の利用、亀裂を引き起こす特定の冷却処理及び仕上げプロセスの組合せを含む、半導体基板（例えば、ＧａＮ）を形成するプロセスを開示する。それらの実施形態において開示される特定の成長プロセスは、限定はしないが、特定の転位密度を有する基板、ほとんど又は全くない湾曲、特定の厚み、及びデュアルピークシグネチャを含む、複数の特徴の組合せを有する半導体基板の形成を助長する。
先に開示された主題は例示と見なされるべきであり、限定するものと見なされるべきではなく、添付の特許請求の範囲は、本発明の真の範囲内に入る、全てのそのような変更形態、改善形態、及び他の実施形態を包含することを意図している。したがって、法律によって許される最大限の範囲で、本発明の範囲は、添付の特許請求の範囲及びその均等物の最も広い容認可能な解釈によって決定されるべきであり、これまでの詳細な説明によって限定又は制限されるべきでない。
要約書及び開示は特許法に準拠するために提供されており、特許請求の範囲又は請求項の意味を解釈又は制限するために用いられないという了解の下で提示される。さらに、これまでの詳細な説明において、本開示を簡素化する目的で、種々の特徴は群にまとめられる場合があるか、又は単一の実施形態において説明される場合がある。本開示は、特許請求される実施形態が各請求項において明記される特徴よりも多くの特徴を必要とするという意図を反映すると解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、発明内容は、開示される実施形態のいずれかの実施形態の全ての特徴よりも少ない特徴に向けられる場合がある。添付の特許請求の範囲は詳細な説明に組み込まれており、各請求項はそのままで別々に特許請求される発明内容を規定するものとして有効である。

Claims (55)

  1. 基板を形成する方法であって、
    基板上にＩＩＩ−Ｖ族材料を備える基層を形成することと、
    前記基層を冷却し、前記基層内に亀裂を引き起こすことと、
    冷却後の前記基層上にＩＩＩ−Ｖ族材料を備えるバルク層を形成することと
    を含む、方法。
  2. 基板を用意することをさらに含み、前記基板は酸化物、炭化物、窒化物、ホウ化物、オキシ炭化物、オキシホウ化物、オキシ窒化物及びその組合せからなる群から選択された材料を備える、請求項１に記載の方法。
  3. 前記基層は窒化ガリウムを備える、請求項１に記載の方法。
  4. 前記基層を形成することは、３次元成長モードにおける前記ＩＩＩ−Ｖ族材料のエピタキシャル成長を含む、請求項１に記載の方法。
  5. 前記基層を形成することは、２次元成長モードにおける前記ＩＩＩ−Ｖ族材料のエピタキシャル成長を含む、請求項１に記載の方法。
  6. 前記基層を形成することは、３次元成長モード及び２次元成長モードの組合せを用いる前記ＩＩＩ−Ｖ族材料のエピタキシャル成長を含む、請求項１に記載の方法。
  7. 前記基層を形成することは、少なくとも約５０ミクロン／ｈｒの速度において前記基層を形成することを含む、請求項１に記載の方法。
  8. 冷却することは、反応チャンバ内の温度を成長温度未満の冷却温度まで下げることを含む、請求項１に記載の方法。
  9. 前記冷却温度は、成長温度よりも少なくとも約１００℃低い、請求項８に記載の方法。
  10. 冷却することは、前記基層の湾曲を減少させることを含む、請求項１に記載の方法。
  11. 冷却することは、少なくとも約２００℃／ｈｒの速度で行われる、請求項１に記載の方法。
  12. 冷却することは、還元性雰囲気、酸化性雰囲気及び不活性雰囲気からなる群から選択された雰囲気を備える冷却雰囲気内で行われる、請求項１に記載の方法。
  13. 冷却後に反応チャンバ内の温度を上昇させて、前記バルク層を形成することをさらに含む、請求項１に記載の方法。
  14. 前記バルク層を形成することは、３次元成長モードにおける前記ＩＩＩ−Ｖ族材料のエピタキシャル成長を含む、請求項１３に記載の方法。
  15. 前記バルク層を形成することは、３次元成長モードだけを用いて完了される、請求項１４に記載の方法。
  16. 前記バルク層は窒化ガリウムを含む、請求項１に記載の方法。
  17. 前記バルク層を形成中に、前記基層内に引き起こされた前記亀裂は、前記バルク層内に実質的に伝搬しない、請求項１に記載の方法。
  18. 前記バルク層から前記基層を除去することをさらに含む、請求項１に記載の方法。
  19. 除去することは、前記バルク層から前記基層を研削することを含む、請求項１８に記載の方法。
  20. 前記バルク層の上側表面を仕上げることをさらに含む、請求項１に記載の方法。
  21. 仕上げることは、前記バルク層の厚みを減少させることを含む、請求項２０に記載の方法。
  22. 仕上げることは、前記バルク層の少なくとも１つの主面を研磨することを含む、請求項２０に記載の方法。
  23. 基板を形成する方法であって、
    基板上にＩＩＩ−Ｖ族材料を備える基層を形成することと、
    前記基層を約６００℃未満の冷却温度まで冷却することと、
    冷却後に前記基層上にＩＩＩ−Ｖ族材料を備えるバルク層を形成することであって、前記バルク層を形成することは、３次元（３Ｄ）エピタキシャル成長モードを用いて完了される、バルク層を形成することと
    を含む、方法。
  24. 前記基層を形成することは、３次元成長モード及び２次元成長モードの組合せを用いる前記ＩＩＩ−Ｖ族材料のエピタキシャル成長を含む、請求項２３に記載の方法。
  25. 前記基層を形成することは、３次元成長モードを用いて前記ＩＩＩ−Ｖ族材料を備える島機構を自然発生的に形成することを含み、前記島は不均一な厚みを有する不連続層を画定する、請求項２４に記載の方法。
  26. ３次元成長モード及び２次元成長モードの組合せを用いることは、少なくとも１つの成長プロセスパラメータを変更して、前記３次元成長モードと前記２次元成長モードとの間を変更することを含む、請求項２４に記載の方法。
  27. 前記成長プロセスパラメータは、成長温度、成長速度、気相反応物材料及び非反応物材料の圧力、気相反応物材料及び非反応物材料の温度、反応雰囲気内の反応物材料及び非反応物材料の比、成長圧、並びにそれらの組合せを含むパラメータ群から選択される、請求項２６に記載の方法。
  28. 前記冷却温度は、約５００℃未満である、請求項２３に記載の方法。
  29. 冷却することは、前記基層の湾曲を減少させることを含む、請求項２３に記載の方法。
  30. 冷却することは、少なくとも約２００℃／ｈｒの速度で実施される、請求項２３に記載の方法。
  31. 前記バルク層は窒化ガリウムを備える、請求項２３に記載の方法。
  32. 前記バルク層は、複数のファセットを有する複数のメサと、前記メサ間の谷部とを画定する上側表面を備える、請求項２３に記載の方法。
  33. 冷却することは、前記バルク層内に亀裂を形成し、前記バルク層を形成中に、前記亀裂は前記バルク層内に実質的に伝搬されない、請求項２３に記載の方法。
  34. 前記バルク層は、約１ｘ１０７転位／ｃｍ２以下の転位密度を含む、請求項２３に記載の方法。
  35. 前記バルク層から前記基層を除去することをさらに含む、請求項２３に記載の方法。
  36. 基板を形成する方法であって、
    基板上にＩＩＩ−Ｖ族材料を備える島機構のランダムアレイを形成することと、
    前記島機構の前記ランダムアレイを合体させて、前記ＩＩＩ−Ｖ族材料を備える均一な厚みの連続層である基層にすることと、
    前記基層を冷却し、前記基層内に亀裂を形成することと、
    冷却後に前記基層上にＩＩＩ−Ｖ族材料を備えるバルク層を形成することであって、前記バルク層の形成は、３次元（３Ｄ）成長モードを用いて完了される、バルク層を形成することと
    を含む、方法。
  37. 主部を備え、前記主部は、前記主部上の或る表面における少なくとも１つの被測定点に対してデュアルピークシグネチャを有するＸ線回折走査プロファイルを有するＩＩＩ−Ｖ族材料を含み、前記デュアルピークシグネチャは、第１のピークと、前記第１のピークから約２度以下離間して配置される第２のピークとを含み、前記第１のピークは前記第２のピークの強度とは著しく異なる第１の強度を有する、
    基板。
  38. 前記デュアルピークシグネチャの前記第１のピーク及び前記第２のピークは、約１度以下離間して配置される、請求項３７に記載の基板。
  39. 前記第１のピーク強度（ＰＩ１）及び前記第２のピーク強度（ＰＩ２）は、式ΔＰＩ＝［（ＰＩ１−ＰＩ２）／ＰＩ１］ｘ１００％に基づいて少なくとも５％異なり、ＰＩ１はＰＩ２よりも大きい、請求項３７に記載の基板。
  40. 前記第１のピーク強度（ＰＩ１）及び前記第２のピーク強度（ＰＩ２）は、少なくとも１０％異なる、請求項３９に記載の基板。
  41. 前記主部は、窒化ガリウムを備える、請求項３７に記載の基板。
  42. 前記主部は、少なくとも約１００ミクロンの平均厚を含む、請求項３７に記載の基板。
  43. 前記主部は、約１ｘ１０７転位／ｃｍ２以下の転位密度を含む、請求項３７に記載の基板。
  44. 前記主部は、少なくとも約４ｃｍの直径を含む、請求項３７に記載の基板。
  45. 前記主部は、約２００ミクロン以下の湾曲を含む、請求項３７に記載の基板。
  46. 前記Ｘ線回折走査プロファイルは、前記デュアルピークシグネチャから離間して配置される少なくとも１つのシングルピークシグネチャをさらに含む、請求項３７に記載の基板。
  47. 前記少なくとも１つのシングルピークシグネチャは、約０．０５０度以下のＦＷＨＭ値を含む、請求項４６に記載の基板。
  48. 主部を備え、前記主部は、前記主部上の或る表面における少なくとも１つの被測定点に対してデュアルピークシグネチャを規定するＸ線回折走査プロファイルを有する窒化ガリウムを含み、前記デュアルピークシグネチャは、第１のピークと、前記第１のピークから約２度以下離間して配置される第２のピークとを含み、前記第１のピーク強度（ＰＩ１）及び前記第２のピーク強度（ＰＩ２）は、式ΔＰＩ＝［（ＰＩ１−ＰＩ２）／ＰＩ１］ｘ１００％に基づいて少なくとも５％異なり、ＰＩ１はＰＩ２よりも大きい、
    基板。
  49. 前記デュアルピークシグネチャの前記第１のピーク及び前記第２のピークは、約１度以下離間して配置される、請求項４８に記載の基板。
  50. 前記第１のピーク強度（ＰＩ１）及び前記第２のピーク強度（ＰＩ２）は、少なくとも１０％異なる、請求項４８に記載の基板。
  51. 前記主部は、基本的に窒化ガリウムからなる、請求項４８に記載の基板。
  52. 前記主部は、少なくとも約１００ミクロンの平均厚を含む、請求項４８に記載の基板。
  53. 前記主部は、約１ｘ１０７転位／ｃｍ２以下の転位密度を含む、請求項４８に記載の基板。
  54. 前記主部は、約２００ミクロン以下の湾曲を含む、請求項３７に記載の基板。
  55. 主部を備え、前記主部は、前記主部上の或る表面における少なくとも１つの被測定点に対してデュアルピークシグネチャを規定するＸ線回折走査プロファイルを有する窒化ガリウムを含み、前記デュアルピークシグネチャは、第１のピークと、前記第１のピークから約２度以下離間して配置される第２のピークとを含み、
    前記第１のピーク強度（ＰＩ１）及び前記第２のピーク強度（ＰＩ２）は、式ΔＰＩ＝［（ＰＩ１−ＰＩ２）／ＰＩ１］ｘ１００％に基づいて少なくとも５％異なり、ＰＩ１はＰＩ２よりも大きく、
    前記主部は、約２００ミクロン以下の湾曲を含む、
    基板。
JP2014518943A 2011-06-27 2012-06-27 半導体基板及び製造方法 Pending JP2014520748A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161501554P 2011-06-27 2011-06-27
US61/501,554 2011-06-27
PCT/US2012/044329 WO2013003420A2 (en) 2011-06-27 2012-06-27 A semiconductor substrate and method of manufacturing

Publications (1)

Publication Number Publication Date
JP2014520748A true JP2014520748A (ja) 2014-08-25

Family

ID=47389667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014518943A Pending JP2014520748A (ja) 2011-06-27 2012-06-27 半導体基板及び製造方法

Country Status (6)

Country Link
US (1) US9209018B2 (ja)
EP (1) EP2748840A4 (ja)
JP (1) JP2014520748A (ja)
KR (1) KR20140056224A (ja)
CN (1) CN103748661A (ja)
WO (1) WO2013003420A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180673A1 (ja) * 2017-03-28 2018-10-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶
JP2020515499A (ja) * 2017-03-29 2020-05-28 レイセオン カンパニー 結晶転位密度が逐次に減少した領域を有するｉｉｉ族窒化物構造
US11441237B2 (en) 2018-12-10 2022-09-13 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and method of manufacture thereof, and group III nitride semiconductor
US11990335B2 (en) 2018-12-21 2024-05-21 Ivworks Co., Ltd. N-CO-doped semiconductor substrate

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI528580B (zh) * 2012-03-30 2016-04-01 聖戈班晶體探測器公司 形成獨立式半導體晶圓之方法
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
US20190288089A9 (en) * 2015-12-28 2019-09-19 Texas Instruments Incorporated Methods for transistor epitaxial stack fabrication
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
KR102608902B1 (ko) 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
TWI755659B (zh) * 2019-12-09 2022-02-21 天虹科技股份有限公司 降低氮化鋁的表面氧化物生成的方法與設備
CN114864380A (zh) * 2022-04-22 2022-08-05 江苏第三代半导体研究院有限公司 降低裂纹的外延方法及其外延片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267691A (ja) * 2000-01-13 2001-09-28 Sony Corp 半導体素子およびその製造方法
JP2004051415A (ja) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd 半導体結晶の製造方法
JP2004119807A (ja) * 2002-09-27 2004-04-15 Nichia Chem Ind Ltd 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2006143581A (ja) * 2004-11-23 2006-06-08 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜およびその製造方法
JP2006173148A (ja) * 2004-12-10 2006-06-29 Furukawa Co Ltd Ｉｉｉ族窒化物半導体自立基板およびその製造方法
JP2008069067A (ja) * 2006-09-14 2008-03-27 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜の製造方法
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2009143796A (ja) * 2007-12-12 2009-07-02 Siltron Inc 自己分離を用いた窒化ガリウム単結晶基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US62007A (en) * 1867-02-12 Thomas h
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3821232B2 (ja) 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267691A (ja) * 2000-01-13 2001-09-28 Sony Corp 半導体素子およびその製造方法
JP2004051415A (ja) * 2002-07-19 2004-02-19 Toyoda Gosei Co Ltd 半導体結晶の製造方法
JP2004119807A (ja) * 2002-09-27 2004-04-15 Nichia Chem Ind Ltd 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2006143581A (ja) * 2004-11-23 2006-06-08 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜およびその製造方法
JP2006173148A (ja) * 2004-12-10 2006-06-29 Furukawa Co Ltd Ｉｉｉ族窒化物半導体自立基板およびその製造方法
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP2008069067A (ja) * 2006-09-14 2008-03-27 Samsung Corning Co Ltd 窒化ガリウム単結晶厚膜の製造方法
JP2009143796A (ja) * 2007-12-12 2009-07-02 Siltron Inc 自己分離を用いた窒化ガリウム単結晶基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180673A1 (ja) * 2017-03-28 2018-10-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶
JP2018165226A (ja) * 2017-03-28 2018-10-25 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶
KR20190126076A (ko) * 2017-03-28 2019-11-08 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판의 제조방법, ⅲ족 질화물 반도체 기판 및 벌크 결정
JP7046496B2 (ja) 2017-03-28 2022-04-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶
KR102432065B1 (ko) * 2017-03-28 2022-08-11 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판의 제조방법, ⅲ족 질화물 반도체 기판 및 벌크 결정
US11680339B2 (en) 2017-03-28 2023-06-20 Furukawa Co., Ltd. Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
JP2020515499A (ja) * 2017-03-29 2020-05-28 レイセオン カンパニー 結晶転位密度が逐次に減少した領域を有するｉｉｉ族窒化物構造
JP7027443B2 (ja) 2017-03-29 2022-03-01 レイセオン カンパニー 結晶転位密度が逐次に減少した領域を有するｉｉｉ族窒化物構造
US11441237B2 (en) 2018-12-10 2022-09-13 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and method of manufacture thereof, and group III nitride semiconductor
US11990335B2 (en) 2018-12-21 2024-05-21 Ivworks Co., Ltd. N-CO-doped semiconductor substrate

Also Published As

Publication number Publication date
WO2013003420A2 (en) 2013-01-03
CN103748661A (zh) 2014-04-23
US9209018B2 (en) 2015-12-08
EP2748840A4 (en) 2015-07-08
EP2748840A2 (en) 2014-07-02
US20130001586A1 (en) 2013-01-03
WO2013003420A4 (en) 2013-06-27
WO2013003420A3 (en) 2013-05-10
KR20140056224A (ko) 2014-05-09

Similar Documents

Publication Publication Date Title
JP2014520748A (ja) 半導体基板及び製造方法
JP4741506B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
US9064685B2 (en) Semiconductor substrate and method of forming
KR20080075914A (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
JP6636330B2 (ja) バッファ薄層を伴うｉｉｉ−ｖ族基板材料及び製造方法
US10043662B2 (en) Method of forming semiconductor substrate
JP2006147849A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその評価方法
JP2007251178A (ja) 窒化物半導体単結晶基板、その製造方法、及び、これを用いた垂直構造窒化物発光素子の製造方法
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
JP2010199598A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
JPH11219904A (ja) 化合物半導体基板、その製造方法および化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160802