JP2004119807A - 窒化物半導体結晶の成長方法及びそれを用いた素子 - Google Patents
窒化物半導体結晶の成長方法及びそれを用いた素子 Download PDFInfo
- Publication number
- JP2004119807A JP2004119807A JP2002283044A JP2002283044A JP2004119807A JP 2004119807 A JP2004119807 A JP 2004119807A JP 2002283044 A JP2002283044 A JP 2002283044A JP 2002283044 A JP2002283044 A JP 2002283044A JP 2004119807 A JP2004119807 A JP 2004119807A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- crack
- substrate
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】基板1上に、Alを含む窒化物半導体(例えばAlGaN)からなる第1の層3を成長させ、その後、成長温度から降温するなどして、第1の層に亀裂10を設け、続いて、その第1の層4の上に、Alを含む窒化物半導体、例えばAlGaN、からなる第2の層5を成長させる。
【選択図】 図1
Description
【産業上の利用分野】
本発明は窒化物半導体結晶の成長方法及びそれを用いた素子に係り、Alを含む窒化物半導体、特にAl高混晶の窒化物半導体を厚膜で結晶成長させる方法、並びにその結晶を用いて素子構造を積層する方法に関し、また、その結晶を素子構造を構成する層として用いた窒化物半導体素子(受光素子、高周波素子、FET、HEMT)、窒化物半導体発光素子(LED、LDなど)
【0002】
【従来の技術】
近年、窒化物半導体のワイドバンドギャップ材料について盛んに研究がなされている。特に、紫外域(短波長域)での発光素子について、その素子を用いて、又はその素子からの発光を励起光として波長変換する変換物質(蛍光体)とを組み合わせた発光装置が、照明用途、イルミネーション、など様々な応用として考えられている。
【0003】
一方で、発光素子の材料による光の吸収が問題となり、特に窒化物半導体発光素子の短波長化につれて従来多用されてきたGaN、InGaN、Al低混晶のAlGaNによる光の吸収が大きくなり、光取り出し効率を低下させてきた。
【特許文献1】
特開2002−175985号公報
サファイア基板1の表面近傍若しくは異種基板10条に形成された剥離用窒化物半導体層11に水素や窒素、酸素などのイオンを打ち込むことにより得られる中間層2,12がアモルファス的な構造となるため、歪を吸収、緩和し、クラックや反りなどを低減する。
【0004】
【発明が解決しようとする課題】
窒化物半導体発光素子の短波長域での使用において、光の吸収が少なくなるようにバンドギャップエネルギーの大きなAl高混晶のAlGaNを用いることで、問題を解決できる。また、Al高混晶の窒化物半導体を厚膜で形成することができれば、その結晶を境にして基板を除去し、基板による光吸収を軽減することが可能となる。
しかし、一方で、Al高混晶の窒化物半導体結晶は、その材料が、他のGaN、InGaNなどに比べて、延性に貧しており、特に膜厚が大きくなると、下地層となる他の窒化物半導体材料若しくは基板との格子不整合、特に問題となるのは熱膨張係数差に起因する応力が掛かり、クラックが発生する問題がある。例えばAl混晶比0.1のAlGaNを数μmほど成長するとクラックが発生する。すなわち、Al高混晶の窒化物半導体を成長することが困難であり、一方、紫外域のような短波長域で発光する素子に用いるAl高混晶の窒化物半導体結晶が十分満足するものが得られない。
【0005】
【課題を解決するための手段】
本発明は上記事情に鑑みなされたものであり、従来問題となっていたAlGaN層のクラックを結晶成長の下地層とし、結晶成長後の降温時に掛かる大きな応力をそのクラックによる収縮自在な亀裂・空隙を応力吸収する衝撃吸収層(応力緩和機構)として利用するという画期的な方法により、Al高混晶の窒化物半導体結晶を形成するものであり、その結晶を素子構造に利用したものである。
【0006】
すなわち、本発明の結晶の成長方法は及びその結晶を用いた素子(発光素子)は、以下に示すものである。
【0007】
本発明の窒化物半導体結晶の成長方法は、図1に示すように、基板1上に窒化物半導体結晶を成長する方法において、基板1の上に、窒化物半導体からなる第1の層3を成長させる工程と(図1(a),(b))、該第1の層3の少なくとも一部を分断させる亀裂10を形成する工程と(図1(c))、該亀裂10を有する第1の層4の上に窒化物半導体からなる第2の層5を成長させる工程と(図1(d))、を具備してなることを特徴とする。このように、亀裂10を設けた第1の層4を形成した上に、第2の層5を成長させることで、基板1若しくは基板1と第1の層との間の下地層2と、第2の層5との間で、熱膨張係数差、格子定数差により従来大きな応力などが掛かり、結晶が破壊されていたものが、亀裂10を有する第1の層4を介在させることで、このような応力などが第2の層5に掛かるのを防ぎ、結晶性に優れた窒化物半導体を形成することができる。図3(e)に示すように、第2の層5の結晶成長後に成長温度から室温への降温などにより、基板1若しくは各層(下地層2)と、第2の層5との上記係数の差違によるウエハの反り、応力などの影響から、亀裂を有する第1の層4が介在して両者を分離し、またその亀裂10若しくは空隙11が拡大・収縮することなどにより基板1若しくは第1の層4よりも基板側の層による影響を緩和して、結晶を維持して第2の層5を得ることができる。
【0008】
また別の実施形態に係る基板上に窒化物半導体結晶を成長する方法では、図1に示すように、基板1の上に、窒化物半導体からなる第1の層3を成長させる工程と(図1(a),(b))、第1の層3の少なくとも一方の表面側に応力を掛けて(図1(c)中の矢印)、第1の層3の内部から上面側表面に達する亀裂10を設ける工程と、該第1の層4の上に、第1の層4上面の亀裂10を覆って窒化物半導体からなる第2の層5を成長させる工程と、を具備してなることを特徴とする。上述した窒化物半導体結晶の成長方法と異なる点は、第1の層3の亀裂10の形成方法を具体的に示したところにあり、図1(c)に示すように、ウエハに反りが発生するような応力を加えることにより、第1の層3に亀裂10を形成するものであり、この応力は、例えばウエハに機械的に応力を加えても良く、後述するように、基板、下地層などと第1の層との間で、熱的な不整合、具体的には熱膨張係数差、格子定数差により、ウエハを温度変化させて基板1に熱的不整合による反りが発生するような応力を掛けて、亀裂10を形成すると良い。またこのような第1の層4の亀裂10にはわずかな空隙11が残存する場合があるが、第2の層5はそのような亀裂10を覆って、形成することができる。
【0009】
本発明の成長方法で好ましくは、前記第2の層の成長工程において、第2の層5を成長するに従って、第1の層4の亀裂10が収縮・膨張して第2の層掛かる応力を緩和することを特徴とする上記(1)又は(2)記載の窒化物半導体結晶の成長方法である。上述したように、亀裂10を有する第1の層4は、基板側と第2の層側とに掛かる応力を分離させることができ、第2の層成長時、若しくは成長後の室温までの高温時などに亀裂10が収縮・膨張して、第1の層4で応力を緩和させることができる。
【0010】
本発明の成長方法で好ましくは、前記第2の層がAlを含む窒化物半導体であることを特徴とする窒化物半導体結晶の成長方法である。上述したように、従来、Alを含む窒化物半導体は、その結晶の性質上厚膜化、Al高混晶化すると、基板若しくは他の層の窒化物半導体材料との熱膨張係数差、格子定数差などの熱的不整合関係により、亀裂が発生して結晶破壊が起こるが、本発明では亀裂10を有する第1の層4を介在させることで、Alを含む窒化物半導体結晶でも亀裂の発生させずに結晶が得られ、また厚膜化、Al高混晶化も可能となる。
【0011】
本発明の成長方法で好ましくは、前記第2の層のAl混晶比が、第1の層のAl混晶比よりも低混晶であることを特徴とする窒化物半導体結晶の成長方法である。第1の層に亀裂を形成する方法として、熱的な処理により形成する場合、上述したAlを含む窒化物半導体結晶の性質である亀裂発生容易性を利用することで、容易に亀裂を形成することができ、そのため、亀裂を有する第1の層4をAl高混晶とすると薄膜でも容易に亀裂を形成することができ、また薄膜な第1の層4の方が、また、第1の層4より大きな膜厚で、Al低混晶の第2の層と組み合わせる方が、その他の組み合わせに比べて、上記応力緩和機構が好適に機能する傾向にあるためである。
【0012】
本発明の成長方法で好ましくは、前記亀裂を形成する工程が、熱処理により亀裂が形成されることを特徴とする窒化物半導体結晶の成長方法である。上述したように、熱的な方法では、基板1、及び/又は、基板1と第1の層4との間の下地層2と、第1の層3との結晶の性質の違いを利用でき、且つ、応力は機械的な方法に比べて面内に一様に掛かる傾向にあるため、亀裂が面内で比較的均一に分散して得られ、上記応力緩和機構を好適に発現させる亀裂が形成されやすい。また、熱的な方法では、第1の層3の成長温度から温度を変化させて、好ましくは結晶の分解を防止することから降温させて、亀裂形成工程を経た後、すぐさま第2の層成長工程に移行でき、この間、ウエハを反応炉から取り出さずに連続して各工程を実施できることから、製造上優位である。
【0013】
本発明の成長方法で好ましくは、前記第1の層3の熱膨張係数が、前記基板1若しくは、基板1と第1の層3との間に設けられた下地層2の熱膨張係数と異なることを特徴とする窒化物半導体結晶の成長方法である。上述したように、熱処理による亀裂形成工程では、第1の層1と、基板1、及び/又は、下地層2との間で、熱的な不整合を決定する要因であるその材料の熱膨張係数差を利用することが、亀裂の形成が容易となり、上記応力緩和機構に好適な亀裂が得られる。このとき、特に好ましくは、基板1は、その上に成長させた窒化物半導体結晶に比較して、厚膜で、熱膨張係数差による応力について支配的であるため、基板と第1の層との熱膨張係数差が亀裂形成工程において重要な要因となり、このとき好ましくは、第1の層表面側に図1(c)に示すように、第1の層表面側に引張応力が掛かるように、基板よりも第1の層の熱膨張係数を大きくすることが第1の層成長温度から降温することにより亀裂が形成され好ましい。このような熱的不整合の関係は、基板とその上に成長させた成長層との熱膨張係数差だけでなく、成長層の各層の成長上温度などの成長条件、成長層の膜厚により変化する。
本発明の成長方法で好ましくは、図1(a)、(b)に示すように、前記第1の層成長工程において第1の層3を第1の成長温度で成長させ、図1(c)に示すように前記亀裂形成工程において第1の成長温度と異なる第2の温度にして第1の層表面側3を凸面側として亀裂10を形成し、図1(d)に示すように、前記第2の層成長工程において第2の温度と異なる第3の温度にして第1の層の亀裂を収縮した後、図1(e)に示すように第2の層を成長させることである。このように、第1の層3と基板1若しくは下地層2との間で熱的な不整合を有する場合に、第1の層を凸面側とすることで上述したように、亀裂10を好適に形成できる。
【0014】
本発明の成長方法で好ましくは、前記亀裂形成工程により第1の層に亀裂を形成した後、亀裂を収縮させる亀裂収縮工程を具備すること特徴とする窒化物半導体結晶の成長方法である。上述したように、第2の層5は、図3に示すように、亀裂10若しくはそれにより設けられた空隙11を覆って、第1の層4の上に設けられることから、亀裂形成時から亀裂が収縮していることが好ましく、また、上記応力緩和機構を好適に発現させるためには、亀裂がある程度収縮された状態で第2の層を設けることが、亀裂が膨張・拡大するための遊びができ好ましい。上記熱処理による亀裂形成ではその熱処理の逆プロセスをたどること、例えば亀裂形成工程で昇温すれば亀裂収縮工程で降温、亀裂形成工程で降温すれば亀裂収縮工程で昇温、機械的な方法では、亀裂形成時の負荷を解放すること、または逆方向に力を加えることで実施可能である。
【0015】
本発明の成長方法で好ましくは、前記第1の層成長工程において第1の層を第1の成長温度で成長させ、前記亀裂形成工程において第1の成長温度よりも低い第2の温度に降温して亀裂を形成し、前記第2の層成長工程において第2の温度よりも高い第3の温度に昇温して第1の層の亀裂を収縮した後、第2の層を成長させることを特徴とする窒化物半導体結晶の成長方法である。このとき、上述したように、好ましくは、基板よりも第1の層の熱膨張係数が小さくなるように、各材料を設定する。
【0016】
本発明の成長方法で好ましくは、前記第2の層成長工程の後、基板の上に形成された少なくとも第1の層4と第2の層5とを有する成長層の上に、第1基板40を張り合わせる工程と、基板1及び/又は成長層の一部を除去する工程とを具備することを特徴とする窒化物半導体結晶の成長方法である。この方法により、図4(a)に示すように、成長層の表面側に、第1基板40を直接、又は接合層60(電極層72)などを解して貼り合わせ、図4(b),(c)に示すように、成長用の基板1上に成長させた成長層の一部、亀裂10を有する第1の層4が素子構造に必要であれば除去領域50から除いて、その第1の層4と基板1との間の層(下地層2)を除去領域50としても良く、亀裂10を含む第1の層4が素子構造に不要であれば、図4(c)に示すように第1の層4と第2の層の一部5aを除去領域50として基板1、下地層2などと伴に除去しても良い。
【0017】
また、前記窒化物半導体結晶の成長方法のより得られる第2の層を、素子構造の一部に用いた窒化物半導体素子である。本願発明により、Al高混晶、厚膜化が可能となった第2の層5(Alを含む窒化物半導体層)の少なくとも一部を残して素子構造に用いることで、従来成長用の基板1に成長することが困難であった窒化物半導体結晶を第2の層として上述した結晶成長方法により成長させ、その一部を素子構造として用い、更に貼り合わせ用の第1基板40に貼り合わせた形で素子駆動させる素子とできる。
【0018】
本発明の亀裂を有する第1の層を用いた素子として、第1導電型層と第2導電型層との間に活性層を備えた窒化物半導体発光素子において、前記第1導電型層の少なくとも一部若しくは前記第1導電型層における活性層と対向するの面側に、亀裂を含む第1の層と、第1の層よりも活性層側に第2の層が設けられた構造を有する窒化物半導体発光素子である。このように、亀裂10を有する第1の層4を、素子構造若しくは素子構造の近傍に設けられた積層体の一部に用いることで、図4の白抜き矢印に示すように、素子構造内を伝搬する光を該亀裂により好適に散乱させ、素子構造を構成する窒化物半導体による光吸収を低減し、特に横方向成分の大きな光の伝搬に関して縦方向(膜厚方向)成分が大きくなるように反射されるため効果的である。
【0019】
上記素子の好ましくは、前記第1の層に設けられた亀裂が、第1の層の活性層側面内において、面内を複数の領域に分断するように複数設けられていることを特徴とする窒化物半導体発光素子である。図2に示すように、素子の(形成)領域と亀裂及び亀裂により分断された領域との大きさの関係において、素子の領域21aの方が、21bに比べて、素子の領域21a面内を複数の領域に分断するように亀裂10が面内で延伸されることで、上述した光の反射作用が効果的になる。
【0020】
【発明の実施の形態】
本発明に係る窒化物半導体結晶としては、特に限定されないが、具体的には、GaN、AlN、もしくはInN、又はこれらの混晶であるIII−V族窒化物半導体(InαAlβGa1−α−βN、0≦α、0≦β、α+β≦1)であり、またこれに加えて、III族元素として一部若しくは全部にBを用いたり、V族元素としてNの一部をP、As、Sbで置換した混晶でもよい。また、本発明の第2の層として好適に用いられ、また第1の層として好適に用いられるAlを含む窒化物半導体はβ>0であり、本発明の発光素子に係る発光層、活性層に好適に用いられるInを含む窒化物半導体はα>0である。本発明の方法により得られる第1の層若しくはそれを用いた本発明に係る発光素子は、短波長系であるワイドバンドギャップの窒化物半導体を用いた発光素子は、活性層中に、GaN若しくはAlを含む窒化物半導体からなる井戸層を有し、第1導電型層、第2導電型層に、それぞれ少なくとも1つのAlを含む窒化物半導体からなる層が設けられる素子などを用いることができる。
【0021】
本発明の窒化物半導体(第1の層、第2の層、下地層、素子構造など)の成長において、窒化物半導体を成長させる方法としては、特に限定されないが、MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線エピタキシー法)、MOCVD(有機金属化学気相成長法)、MOMBE(有機金属分子線気相成長法)等、窒化物半導体を成長させるのに知られている全ての方法、特に気相成長法を適用できる。好ましい成長方法としては、膜厚が50μm以下ではMOCVD法を用いると成長速度の制御が容易であり、素子構造の形成において、原子オーダーでの素子設計が可能となる。また膜厚が50μm以下ではHVPEでは成長速度が速くてコントロールが難しい。また、HVPEを用いた場合には、上述した組成式の窒化物半導体の中で、好ましくは、GaN、AlNを用いると、結晶性良く、厚膜での成長が可能である。
【0022】
以下、本発明の窒化物半導体結晶の成長方法に係る一実施の形態について説明する。ここで、図1は、本発明の成長方法における各工程を、順番に説明する模式断面図であり、図1(a)は下地層2形成工程(第1の層成長工程の前工程)、図1(b)は第1の層1成長工程、図1(c)は亀裂10形成工程、図1(d)は亀裂10収縮工程、図1(d)は第2の層5成長工程を説明するものである。また、図2は、本発明の方法により第1の層4に形成される溝の一形態、特にその表面内での溝の形成形態を説明する模式図であり、図3は本発明の成長方法により得られる亀裂10を有する第1の層4と第2の層5と一積層形態と、その亀裂10、空隙11を詳細に説明する模式断面図と、両層の界面近傍を一部拡大した部分拡大図(b)であり、図4は、本発明の成長方法において、成長用基板1の上に形成した第1の層4、第2の層5を含む成長層表面に貼り合わせ用の支持基板40を貼り合わせて基板を除去して素子構造、チップを形成する方法を説明する模式断面図であり、支持基板(第1基板)40に貼り合わせる工程を図4(a)に、支持基板40にあり合わせた後、成長用基板1側から基板1と下地層などを除去する工程を除去領域50が異なる形態としてそれぞれ図4(b),(c)に、その除去工程後に別の支持基板(第2基板)41に貼り合わせる工程及び貼り合わせ後に第1基板を除去する工程を図4(d)に示すものであり、本発明の成長方法により得られる第2の層5及び/又は第1の層4を発光素子に用いた形態を説明する模式断面図である。
(第1の層成長工程)
本発明の成長方法では、図1に示すように、成長用の基板1、若しくは基板上に成長させた下地層2の上に、窒化物半導体からなる第1の層3を成長させる(図1(a),(b))。第1の層3は、特に窒化物半導体材料を用いなくても後に続く工程で層に亀裂が形成でき、第2の層を成長可能であれば他の材料(半導体材料)を用いても良い。
<基板1>:第1の層(第2の層)成長用の基板
本発明の成長方法に係る基板、特にエピタキシャル成長用の基板1としては、窒化物半導体と異なる材料の異種基板として、例えば、C面、R面、及びA面のいずれかを主面とするサファイア、スピネル(MgA12O4)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si、及び窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で従来から知られており、窒化物半導体と異なる基板材料を用いることができ、また異種基板以外として、GaN、AlNなどの窒化物半導体基板なども用いることができる。好ましい異種基板としては、サファイア、スピネルが挙げられ、この異種基板はオフアングルしていてもよく、この場合ステップ状にオフアングルしたものを用いると窒化物半導体からなる下地層2の成長が結晶性よく成長させるため好ましい。更に、異種基板を用いる場合には、異種基板上に素子構造形成前の下地層2となる窒化物半導体を成長させた後、異種基板を研磨などの方法により除去して、窒化物半導体の単体基板として素子構造を形成してもよく、この場合除去後の単体基板が本発明の成長用基板1となり、上記いずれの基板でも、本発明に係る第1の層、第2の層を実質的に成長させる基板が成長用の基板1となる。また、下地層、第1の層、第2の層、素子構造などを形成した後に、後述する支持基板40を用いた基板剥離などにより、異種基板などの最初の成長用基板を除去して、除去されずに残った成長層を本発明の成長方法の各工程で用いても良い。
<下地層2>
ここで下地層2は、基板材料、第1の層の成長条件により省略可能であり、基板1に異種基板を用いる場合には、バッファ層(低温成長層)、高温成長で単結晶の窒化物半導体(好ましくはGaN)からなる下地層を介して、第1の層3を形成すると、窒化物半導体の成長が良好なものとなる。ここで、低温成長バッファ層には、好適にはAlxGa1−xN(0≦x≦1)を低温(200〜900℃)で成長させ、続いて高温で成長させて用い、膜厚50Å〜0.1μm程度で形成する。また、基板1除去して成長基板とすることもでき、異種基板1上に設ける下地層2として、その他に、ELOG(Epitaxially Laterally Overgrowth)成長させた窒化物半導体を用いると結晶性が良好な成長基板が得られる。ELOG層の具体例としては、異種基板上に、窒化物半導体層を成長させ、その表面に窒化物半導体の成長が困難な保護膜を設けるなどして形成したマスク領域と、窒化物半導体を成長させる非マスク領域を、所望のパターン、例えばストライプ状に設け、その非マスク領域をマスク領域に比べて優先的に、好適には選択的に窒化物半導体が成長することで、膜厚方向への成長に加えて、横方向への成長が成されることにより、マスク領域にも窒化物半導体が成長して成膜された層などがある。その他のELOG形態では、異種基板若しくはその上に成長させた結晶に、凹凸、エッチングにより所望のパターン、例えば島状に、窒化物半導体の成長用の核を面内に複数を設け、その開口部側面から横方向への成長がなされて、成膜される層でもよく、ELOGは異種基板に限定されない。
<第1の層>
本発明に係る第1の層としては、好適には窒化物半導体が用いられ、特に好ましくはAlを含む窒化物半導体が用いられ、最も好ましくはAlxGa1−xN(0<x≦1)が用いられる。これは、その上に成長させる第2の層5との格子整合性に優れ、また後述する亀裂形成に優位な材料となるからである。また膜厚は特に限定されず、第2の層5が好適に成長可能であれば良く、具体的には後述する亀裂形成の容易化、制御可能性、応力緩和機構との関係から、具体的には、膜厚としては、組成、Al混晶比などにより異なるが、具体的には0.05μm以上2μm以下の範囲、好ましくは0.1μm以上0.5μm以下の範囲で用いることができ、このときAlを含む窒化物半導体のAl混晶比としては、0.1以上0.3以下の範囲のものが好適に使用される。
(亀裂形成工程)
本発明の成長方法に係る亀裂形成工程は、図1(c)に示すように、第1の層3に亀裂が設るものであり、特に限定されないが、具体的な方法としては、機械的な方法と、熱処理による方法と、それらを組み合わせた複合的な方法とがある。
機械的な方法としては、図示しないが、第1の層3を成長させたウエハを固定治具により、例えば周縁部を固定し、固定治具から露出されたウエハに、当接して押圧する押圧治具により、ウエハを図1(c)に示すように反る方向に力を掛けて、亀裂10を形成することができる。この機械的な方法はこの例に限らず、ウエハを反る方向に外力が加わるような機構、手段であればどのような方法でも良い。また、機械的な方法において、ウエハが反る方向に力を加える他に、ウエハを折り曲げる方向に力を加えることでも亀裂が形成できるが、図3に示すような面内に複数方向、複数本に走る亀裂を形成するには複数回の折り曲げを実施する必要があるため、煩雑な作業となる傾向にあり好ましくはなく、また治具を叩き当てる衝撃により亀裂を永逝することができるが、亀裂10は、第1の層以外の層、例えば下地層、には設けられていないことが第2の層の成長から好ましく、そのような亀裂形成時の制御が困難となる傾向にある。
また、別の機械的な方法によるものとして、ダイサー、スクライバーなどの機械的な加工手段により、第1の層を加工して、亀裂形成することも可能である。例えば、スクライバーなどの切り欠き手段により、第1の層3表面に当接させて、切り欠きを設けること、ダイサーにより第1の層の一部を除去する深さ(途中の深さ)で溝を設ける溝形成手段により、亀裂を誘発させることができる。上記切り欠きでは、上記機械的にウエハに力を加えることで、亀裂を膜厚方向に延伸させて第1の層に亀裂を形成しても、後述の材料間の格子定数、熱膨張係数差による応力が第1の層の基板側表面、図1では下地層2と第1の層3との界面、で加わった状態で切り欠きすることで、亀裂を誘発させることもでき、ダイサーのような溝形成手段でも同様な方法を採ることができる。すなわち、このような加工手段による亀裂形成では、上記機械的方法、熱処理方法(材料の性質の違いによる内部応力も含む)と、組み合わせて亀裂を形成することができる。
上記いずれの方法・手段においても、好ましくは図1(c)に示すように、第1の層3側表面と凸面側とし、基板1側(第1の層を成長させた基板面に対向する面側)を負う面側とすることである。なぜなら、亀裂10を第1の層3に形成する場合に、第1の層表面が凹面側、基板1裏面が凸面側とすると、第1の層表面に圧縮応力が加わり、表面の結晶が押しつぶされるようになるため、結晶の破壊、また基板側の第1の層表面側からの亀裂形成も可能であるがその制御が困難となるが、第1の層3表面を凸面側とし、表面に引張応力が加わることで、表面側から亀裂10が深さ方向(基板に向かう方向)に延伸して形成され、基板1及び/又は下地層2と、第1の層3とで、異なる材料を用いると、第1の層3の基板側表面(図1では下地層2との界面)側に異種接合面、例えば第1の層と下地層との界面、下地層内での異種接合面、基板面と第1の層若しくは下地層の界面、が設けられ、そこで亀裂10の伝搬が抑制され、深さ制御が可能となるからである。
熱処理による方法は、本発明の成長方法において好適に用いられ、基板1及び/又は下地層2と、第1の層3とで、異なる熱膨張係数の材料を選定することで、各材料の熱膨張係数差による熱的な不整合を利用して、ウエハの温度を変化させて、ウエハに図示するような応力を加えて、第1の層3に亀裂10を形成することができる。熱処理方法では、基板1及び/又は下地層2と、第1の層3との間で、格子定数を異なるものとしても、このような温度変化による応力が生まれて亀裂10を形成できるが、その応力は熱膨張係数差によるものと比較して非常に小さく、亀裂10を形成するには不向きであるので、上記熱膨張係数差を主に利用する方法が好ましく、両者を複合的に利用しても良く、通常、各層、基板に異なる材料、異なる組成の半導体材料を用いることで実現される。
また、熱処理による方法では、好ましくは、第1の層の熱膨張係数より、基板1及び/又は下地層2の熱膨張係数を大きくすることで、第1の層の成長温度から降温すること、すなわち第1の層の成長温度より低温度として亀裂形成工程とすることで、第1の層表面が凸面側となる応力が加わるため好ましい。このとき、特に好ましくは、基板と第1の層との熱膨張係数差を考慮すると、基板はその上に成長させる層よりも比較的、且つ十分に厚膜であるため、熱処理による応力では基板との間での熱膨張係数差が支配的となるため好ましい。
但し、熱膨張係数は、温度により変化し、このような熱膨張係数の関係は、後述する第1の成長温度、第2の温度、第3の成長温度において変化することがあり、これらが複合的に作用して、熱的な不整合が形成される。従って、基板上の成長層の成長温度、膜厚により両者の関係が逆となることもある。すわわち、本願発明の成長方法において、熱処理による場合には、各工程において、熱的な不整合によりウエハに応力が掛かり、特に好ましくは、亀裂形成工程において第1の層表面を凸面側として、引張応力が係ることが好ましい。例えば、基板若しくは下地層と、第1の層との熱的不整合は、熱膨張係数において、室温と、第1の層成長温度(第1の成長温度)とでは、その差が変化し、温度条件によっては逆転させることも可能である。
本発明はこれに限らず、熱膨張係数が、第1の層が、基板1及び/又は下地層2より小さくすることもでき、この場合、熱処理は、第1の層より昇温してその成長温度よりも高温で亀裂形成することで第1の層表面を凸面側とできる。このような熱処理方法にあっては、第1の層に亀裂が形成されやすい応力が加わるような、材料、膜厚で形成することが好ましく、膜厚では、超格子のような薄膜では応力によりひずみが導入されて亀裂形成が困難となるため、それよりも厚膜とすること少なくとも10nm以上、好ましくは上記50nm以上とすることでそのようなひずみ導入による応力緩和、それによる亀裂形成困難な状態を回避できる。第1の層の材料としては、クラックなどの亀裂発生が容易なAlを含む窒化物半導体、好ましくは上記AlGaNとすることで、好適に亀裂形成が可能となる。また、後述するように亀裂10を有する第1の層4による応力緩和機構により、空隙11の有無に関係なく亀裂10の形態としては、少なくとも深さ方向に第1の層4の内部に達する深さで亀裂が形成され、好ましくは図1〜3に示すように第1の層4を貫通して、すなわち第1の層4の対向する表面間を延伸して両表面に到達するように設けられることであり、更に好ましくは断面内において縦断して横方向に分離されるように横方向に複数の縦方向に延伸する亀裂が設けられることである。
(亀裂収縮工程):省略可
上述した亀裂形成工程を経た後、直ぐさま第2の層成長工程に移ることも可能で、すなわちここで説明する亀裂収縮工程は省略可能であるが、本発明の成長方法においては好適には両工程の間に、図1(d)に示すように、亀裂の幅、空隙を小さくする亀裂収縮工程を備えることで、第2の層の成長工程において、図4に示すように、亀裂10を覆って第2の層5が成長させやすくなり、結晶性が向上する。この亀裂収縮工程は、上述したように機械的な方法、熱処理による方法などを具体的な手法としてあげることができ、上記亀裂形成工程とは逆方向に力が掛かるようにすることで実現される。熱処理による方法について例示すると、図1に示すように第1の層4表面を凸面側とし、熱膨張係数が第1の層が、基板1及び/又は下地層2よりも小さい場合には、亀裂形成工程において降温により低温度にとする熱処理を、亀裂収縮工程において昇温する亀裂形成工程よりも高温度とすることで図中矢印とは逆方向に応力が掛かり、若しくは矢印方向の応力が弱まることで、図1(d)に示すように収縮させることができ、このとき、次に成長させる第2の層5の成長温度まで昇温することでこの工程を経ることができる。このとき、亀裂形成工程における応力が逆方向、第1の層4の表面側が凹面側、である場合、上記各層・基板材料の熱膨張係数の大小関係が逆転する場合は、亀裂形成工程において昇温し、好ましくは第1の層3の成長温度より高温とし、亀裂収縮工程において亀裂形成工程より降温してその工程より低温度とし、更に、続けて第2の層5を成長させる場合にはその成長温度を亀裂収縮工程における低温度とすることができる。機械的方法による場合には、亀裂形成工程において加えた力を逆方向とすること、若しくはその外力を解放することでこの亀裂収縮工程が達成され、また第2の層の成長工程で成長温度において亀裂が大きくなるような場合には、機械的な方法によってウエハを固定、押圧する手段により亀裂収縮状態を維持して、第2の層を成長させることもできる。
(第2の層成長工程)
図1(e)に示すように、第2の層成長工程として、亀裂10を設けた第1の層4の上に所望の温度(第3の成長温度)にて、第2の層5を成長させる。このように面内で縦横に走る亀裂10を跨って、それを覆うように成長された第2の層5は、従来困難であった窒化物半導体結晶、特にAlを含む窒化物半導体結晶を、高Al混晶化、厚膜化を実現させることができる。これは、上述したように亀裂を有する第1の層が基板若しくは下地層と第2の層との間に介在することで、第2の層に掛かる応力を緩和させる応力緩和機構により実現されると考えられ、図2、3に示すように、亀裂10が面内に複数本、また縦横に延伸して互いに複数点で交叉し、亀裂により複数の領域に分断された第1の層4a、4b、4c(図3(b))があることで、第2の層5成長時、また成長温度(第3の温度)から室温まで降温する際の熱的不整合による応力の発生を、亀裂の収縮・拡張若しくは亀裂により分断された領域4a〜cが各々移動することなどにより、上記応力緩和機構が実現されると考えられる。そのため、このような応力緩和機構は、基板と基板上の成長層である各層(下地層、第1の層、第2の層)との上記熱的不整合により変化し、また、第1の層の組成、膜厚などにも依存すると考えられ、これらを適宜選択することで、所望の応力緩和作用を奏し、また第2の層の組成に応じて適宜選択可能であり、結晶性良好な第2の層を得ることができる。また、第2の層5は、亀裂10を有する第1の層の上に直接表面形成されても、図3、4などに示すように、その間に第1の層表面に介在層6を形成して、第2の層5を形成することもできる。このとき、介在層6としては、亀裂を有する第1の層4による応力緩和作用を阻害しない程度に薄膜で形成されることが好ましく、具体的には、第2の層よりも膜厚を小さくして、好ましくは第1の層よりも膜厚を小さくすると良い。また、亀裂10を覆うように、第2の層が形成されることから、介在層6によりまず亀裂を覆うような層としてこの機能を担うこともでき、このような場合、平坦性でもって亀裂を覆うような成長に好適な組成としては、Al混晶比を第1の層、好ましくは第2の層よりも小さくした窒化物半導体、更に好ましくはAl混晶比が0の窒化物半導体で、最も好ましくはGaNが用いられる。
<第2の層>
本願発明の成長方法において、好適に用いられる窒化物半導体としては、上述したように、Alを含む窒化物半導体であり、このとき、第1の層と第2の層とでAl混晶比を同じとしても異なるものとすることもでき、好ましくは第1の層のAl混晶比より小さいAlを含む窒化物半導体である。なぜなら、従来クラックの発生などにより困難であったAlを含む窒化物半導体を、良好な結晶性で、高Al混晶、厚膜で得ることができるためであり、第1の層のAlを含む窒化物半導体のAl混晶比を大きくすることで、その材料の性質を利用して比較的薄膜で上記熱的不整合による熱処理により亀裂形成が可能となり、一方、第1の層が薄膜であることで、上記応力緩和機構の効果が増大されると考えられ、また第2の層との関係において、第1の層よりAl混晶比を小さくすることで、亀裂による上記応力緩和の効果が向上する傾向にあるためである。従って、このとき好ましくは第1の層より第2の層の膜厚を大きくすることが好ましい。このときAlを含む窒化物半導体としては、AlxGa1−xN(0<x<1)が好ましく用いられる。
【0023】
また、膜厚としては、組成、Al混晶比などにより異なるが、具体的には1μm以上、好ましくは4μm以上で用いることができ、このときAlを含む窒化物半導体のAl混晶比としては、0.05以上0.2以下の範囲のものが好適に使用される。また、第2の層は、多層膜層、例えば組成傾斜層(Al混晶比を膜厚と伴に変化させたもの)、とすることもでき、単一膜で形成することもでき、好ましくは上記Al混晶比、膜厚で単一膜で形成される物が、素子構造の一部、又は素子形成時の
(第2の層成長後の工程)
以上説明した下地層、第1の層、第2の層の各層間は、特に接して形成される必要はなく、各層間に介在させて別の層が設けられていても良い。また後述する素子構造を形成する場合には、第2の層成長工程の後に続けて、素子構造を構成する第1導電型層、第2導電型層、発光素子ではそれら第1,2導電型層の間の活性層、などの各層を積層しても良い。また、第2の層を素子構造の構成層として、例えば第1導電型層の少なくとも一部として用いることもできる。
【0024】
また、第2の層成長工程後に、一旦反応炉からウエハを取り出し、後述の基板接着・剥離などの工程、電極などの素子加工工程などを経た後、反応炉にウエハを移送して第2の層の上に、素子構造を積層することもできる。
<支持基板の接着・剥離>
本発明の成長方法により得られる第2の層を素子構造などに好適に利用するために、成長用基板1とは別に、支持基板となる第1基板40に、基板1上に形成した成長層を貼り付けて、素子構造に不要な基板1側の層、例えば下地層2、第1の層4、第2の層5の一部を除去することもできる。
【0025】
本発明の成長方法において、図4に示すように、第2の層5を成長させた後(第2の層成長工程後)、第2の層5の上に素子構造30となる各層31〜33を積層した後、若しくは、電極形成、エッチングによる素子領域の分離などの素子加工工程を経た後、などに、支持基板の接着工程(貼合せ工程)、剥離工程(成長用基板の除去)、積層体の一部除去工程を実施することができる。
【0026】
基板接着としては、図4(a)に示すように、第2の層5成長後、基板上に、更に第1導電型層31、活性層32、第2導電型層33などの素子構造30を積層した後、これら基板1上の成長層表面に支持基板40を貼り合わせる。
この時、支持基板40,41の材料としては、その目的により種々の材料を用いることができ、素子の放熱性を高めるためには、放熱用の基板として、AlN、BN、SiC、GaAs、Si、C(ダイヤモンド)が用いられる。また、素子構造を発光素子とした場合には、基板による光の吸収・損失などを考慮して、透光性基板とすることが好ましく、このとき、基板材料は発光素子の出射光に対し、自己吸収の小さく、また支持基板40と素子構造30との間に接合層60などで電極、導電性接着剤を用いる場合は多くの場合金属などの光遮蔽性、吸収性の物質が使用されるため、このような場合には透光性基板の効果が乏しく、故に、透光性基板とする際には、熱圧着などの接合層を介さない貼合せ方法、透光性の接合層を用いた貼合せ方法とすることが好ましい。
また、図4(c)に示すように、支持基板40側に素子の電極を設ける場合には、導電性を有する基板を用いることが好ましく、導電性基板としては、例えば、Si、SiC、GaAs、GaP、InP、ZnSe、ZnS、ZnO等の半導体から成る半導体基板、又は、金属単体基板、又は相互に非固溶あるいは固溶限界の小さい2種以上の金属の複合体から成る金属基板を用いることができるが、金属基板を用いることが好ましい。金属基板は、半導体基板に比べ機械的特性が優れており、弾性変形、さらには塑性変形し易く、割れにくく、更に素子構造を発光素子とする場合において、発光素子からの反射性に富み、すなわち反射性基板として好適に発光装置に使用されるからである。さらに、金属基板には、Ag,Cu,Au,Pt等の高導電性金属から選択された1種以上の金属と、W,Mo,Cr,Ni等の高硬度の金属から選択された1種以上の金属と、から成るものを用いることができる。さらに、金属基板としては、Cu−WあるいはCu−Moの複合体を用いることが好ましい。熱伝導率の高いCuを有し放熱性が優れているからである。さらに、Cu−Wの複合体の場合、Cuの含有率xが0<x≦30重量%、Cu−Moの複合体の場合、Cuの含有率xが0<x≦50重量%であることが好ましい。また、Cu−ダイヤ等の金属とセラミックスの複合体などを用いることができる。なお、これら放熱性基板、透光性基板、導電性基板の厚さは、放熱性を高めるため50〜500μmが好ましい。
【0027】
本発明の基板貼合せ工程(接着工程)としては、基板1と成長用基板1上に成長させた成長層の表面に、図4に示すように、接合層60を介して貼り合わせても良く、その時に接合層60の一部を素子構造30の第2導電型層にオーミック接触させた電極72としても良い。また、このような接合層を介さずに、成長層表面と支持基板40とを直接接着させる方法法を採っても良く、例えば、成長層接着側表面、支持基板接着側表面を、ウェットエッチングなどの化学的な処理、ポリッシングなどの機械的な処理、適当な雰囲気での熱処理による表面改質などの物理的な処理、またこれらを組み合わせた複合的な処理などの前処理を経て、両者の接着側表面を互いに当接させて、適当な温度、雰囲気、適当な圧力を加えることにより、両者の表面領域を拡散接合などにより接着させる。また、接合層のような接着剤を介する場合には、はんだ、共晶材料などが、用いられ、例えば、はんだを用いる場合には、成長層接着表面側、支持基板40接着表面側の少なくとも一方にはんだ付けしてボンディングさせ、共晶材料の場合にはそのようなボンディングの他、後述するように、成長層接着表面側、支持基板40接着表面側に、共晶となる組成物を積層させて熱圧着させて両者を接着させる。
【0028】
以下、接合層60を用い、尚かつ、支持基板40に導電性基板を用いて、接合層60の一部で素子構造の層にオーミック接触させて、基板側に電極を取り出す構造について説明する。
また、接合層60を構成する層として、予め素子構造30の第1導電型層33に設ける電極72を形成し、すなわち、成長用基板1上に成長させた成長層表面に、接合層60の一部となる第1の接合層を設ける。以下、第2導電型層がp型層である場合について述べるが、n型層の場合も、p型層と同様にn電極(電極材料の一部など)が形成され、同様な構成(共晶層、接着方法など)とできる。第1の接合層は、少なくとも、第2導電型層がp型窒化物半導体層である場合、p型層とオーミック接触し、高い反射率を有するp電極をp型窒化物半導体層に接して有することが好ましい。p電極には、Rh,Ag,Ni−Au,Ni−Au−RhO及びRh−Irのいずれか、より好ましくは、Rhを用いることができる。ここで、p電極は、n型窒化物半導体層に比べ抵抗率の高いp型窒化物半導体層上に形成するため、p型窒化物半導体層のほぼ全面に形成することが好ましい。なお、p電極の厚さは、0.05〜0.5μmが好ましい。
また、第1の接合層のp電極を形成したp型窒化物半導体層の露出面に絶縁性の保護膜を形成することが好ましい。この保護膜の材料には、SiO2、Al2O3、ZrO2、TiO2等から成る単層膜あるいは多層膜を用いることができる。さらに、その保護膜の上にAl、Ag、Rh等の高反射率の金属膜を形成しても良い。この金属膜により反射率が高くなり、光の取出し効率を向上させることができる。
また、第1の接合層のp電極の上に第1の共晶形成層を設けるとともに、第2の接合層に、導電性基板の主面の上に第2の共晶形成層を設けることが好ましい。第1及び第2の共晶形成層は、接合時に互いに拡散して共晶を形成する層であり、それぞれ、Au、Sn、Pd、In等の金属から成る。第1及び第2の共晶形成層の組合せは、Au−Sn、Sn−Pd、又はIn−Pdが好ましい。さらに好ましくは、第1の共晶形成層にSnを、そして第2の共晶形成層にAuを用いる組合せである。
また、第1の接合層の第1の共晶形成層とp電極との間に、p電極側から密着層とバリア層を設けることが好ましい。密着層はp電極との間に高い密着性を確保する層であり、Ti、Ni、W及びMoのいずれかの金属が好ましい。また、バリア層は、第1の共晶形成層を構成する金属が密着層へ拡散するのを防止する層であり、PtあるいはWが好ましい。また、第1の共晶形成層の金属が密着層へ拡散するのをさらに防止するため、バリア層と第1の共晶形成層との間に、0.3μm程度の厚さのAu膜を形成しても良い。なお、第2の共晶層と導電性基板との間に、上記の密着層とバリア層及びAu膜を設けることが好ましい。
また、接合用積層体と導電性基板とを加熱圧接する際の温度は、150℃〜350℃が好ましい。150℃以上とすることにより、共晶形成層の金属の拡散が促進され均一な密度分布の共晶が形成され、接合用積層体と導電性基板との密着性を向上させることができる。350℃より大きいと、共晶形成層の金属がバリア層、さらには密着層まで拡散して、良好な密着性が得られないからである。
また、導電性基板40,41を接着後に成長用基板1を除去するには、研磨、エッチング、電磁波照射、あるいはこれらの方法を組み合せた複合的な方法を用いることができる。電磁波照射は、電磁波に例えばレーザを用い、導電性基板を接合後、成長用基板1の下地層2の形成されていない面の全面にレーザを照射して(レーザアブレーション)、下地層2の一部を分解させることにより、容易に成長用基板1を成長層(下地層2など)から分離・剥離して、図4(b)、(c)に示すように、成長用基板1と下地層2などの成長層の一部とを除去すること(除去領域50)ができる。さらに、成長用基板と下地層とを除去した後、露出した窒化物半導体層の表面をCMP処理して所望の膜を露出させる。これにより、ダメージ層の除去や、窒化物半導体層の厚み及び表面粗さの調整を行うことができる。加えて、このような基板1剥離には、その剥離に伴う衝撃による影響、例えば機械的な研磨では研磨時の衝撃、レーザ照射剥離では分解による急激な基板と下地層などの成長層の応力変化による衝撃、が加わるが、第2の層5と剥離される基板1との間に、亀裂を有する第1の層4があることで、このような衝撃から上記応力緩和機構により、第2の層及びその上に形成された素子構造を守り、良好な基板剥離が実現される。また、第2の層との関係において、第2の層よりも低Al混晶比の窒化物半導体で形成された第1の層4、下地層2、介在層6などにより、発光素子の発光を吸収する場合には、これら吸収する層を除去することが好ましい。
【0029】
本願発明にかかる基板貼合せ工程において、支持基板40を貼り合わせた後、所望の素子構造とするために、成長用の基板1を除去することもできる。例えば、成長用の基板1だけを除去しても良く、図4(b)、(c)に示すように、基板1と、基板側の成長層の一部である下地層2、下地層2、亀裂10を有する第1の層4、第2の層の一部5aなど、素子構造に不要となる部分を、除去領域50として除去する。除去方法としては、研削、研磨など機械的による方法、ウェットエッチング、ドライエッチングなどのエッチングによる方法、またはこれらの方法を組み合わせた方法を用いることができる。
【0030】
更に、本願発明の基板貼合せ工程において、図4(d)に示すように、支持基板40(第1の基板)に貼り合わせた成長層の表面を、別の支持基板41(第2の基板)に貼り合わせることもできる。
<第2の層を用いたい素子に関する実施形態>
以上説明した本発明の成長方法により得られる第2の層を用いた素子の発明に係る一実施形態について以下説明する。
(半導体素子)
また、窒化物半導体層に用いるn型不純物としては、Si、Ge、Sn、S、O、Ti、Zr等のIV族、若しくはVI族元素を用いることができ、好ましくはSi、Ge、Snを、さらに最も好ましくはSiを用いる。また、p型不純物としては、特に限定されないが、Be、Zn、Mn、Cr、Mg、Caなどが挙げられ、好ましくはMgが用いられる。これら、アクセプター、ドナーを添加することにより、素子構造に用いられる各導電型の窒化物半導体層を形成し、後述する各導電型層を構成する。加えて、第2の層を素子構造の一部として用いる場合には上記不純物を添加して所望の導電型とでき、また、第2の層、第1の層、下地層などに上記不純物を添加することで、上述した各層の結晶性、機能を変化させることができるため、所望の機能を発現させるために、不純物が添加されても良く、不純物無添加(アンドープ)でも良い。また、本発明における第1導電型層、第2導電型層には、部分的にアンドープの層、半絶縁性の層が積層されていても良く、レーザ素子における逆導電型の埋込層(電流阻止層)のように、各導電型層内に部分的に寄生な素子部分を形成していても良い。
【0031】
また、半導体素子となる素子構造30は、図4に示すように、第2の層5の上に、設けられても良く、第2の層を素子構造30の一部として含む構造で合っても良い。素子構造は、成長用基板1側の第1の導電型層31と、それよりも基板1から離れて第2の導電型層33とが積層された構造とできる。このとき、素子構造30の一部に第2の層5を用いる場合は、第1の導電型層31の一部として形成される。
【0032】
このように素子構造において、図4に示すように、素子に電流を注入する電極の形成形態は、図4(c)に示すように支持基板40の接着面に対向する面側に電極73を設けても良く、同図に示すように成長用基板1を剥離した除去領域50側の成長層表面に電極71を設けても良く、図4(d)に示すように、第2の支持基板41に貼り合わせた場合には、第1の支持基板40を剥離した除去領域50側の成長層表面に電極72(73)を設けることができる。ここで、各電極は、素子構造を構成する成長用基板1側若しくは第2の支持基板41側の第1の導電型層31、それとは対向する成長層表面側にある第2の導電型層33側に電流を供給できるように、第1導電型層側電極73、第2導電型層側電極71とがそれぞれ電気的に接続されて、例えば、上述したように支持基板40と素子構造30との間に設けられた第2導電型層33側のオーミック用の電極層72を含む導電性の接合層60を介して、形成される。
(発光素子)
本発明の成長方法により得られる成長層(積層体)の少なくとも一部、例えば、第2の層5、第1の層4など、を上述したように素子構造に用いることができ、発光素子に用いることもできる。具体的には、上記第1導電型層31、第2導電型層33との間に、活性層32を設けた素子構造30の積層体となる。活性層32、発光層、井戸層などに窒化物半導体を用いる場合には、Inを含む窒化物半導体が発光効率に優れるため好ましく用いられ、更に好ましくは、InxGa1−xN(0<x≦1)が特に優れた発光効率の発光素子が得られる。その他に、発光層として、AlGaN、GaNなども用いることができる。活性層は、単一の発光層でも、単一の井戸層の単一量子井戸構造、複数の井戸層と、障壁層を積層した多重量子井戸構造を用いることができ、好ましくは多重量子井戸構造とすることで発光出力に優れた発光素子構造。
【0033】
図3に示すように、亀裂10を有する第1の層4は、発光素子構造の積層体の一部として用いられると、図中白抜き矢印に示すように、素子積層体内部を伝搬する活性層からの光(図中大きな矢印)が、亀裂10、空隙11などにより反射され(小さい矢印)、素子外部への光取り出し効率を向上させることができる。具体的には、図中の大きな矢印として示すように、成長方向に垂直な横方向成分の大きな光に対して、それを亀裂などにより乱反射させて、成長方向(縦方向)成分を大きくした光として、素子外部に光を出す構造とでき、横方向距離が大きな薄膜積層体となる発光素子において有用な光取り出し用の素子構造、光乱反射層として第1の層4を機能させることができる。
【0034】
このような発光素子構造と、第1の層、第2の層との関係において、第2の層5は本願発明により結晶性良好に高Al混晶比、厚膜のAlを含む窒化物半導体が形成されるため、発光素子の活性層からの発光波長が、実施例に示すように紫外域のような短波長である場合には、自己吸収の少ない層として第2の層(Alを含む窒化物半導体層)を用いることができる。具体的には、Alを含む窒化物半導体を含むの第2の層を素子構造(第1導電型層)の一部として、若しくは素子構造形成用の下地層として用い、その他の素子構造を構成する層(第1導電型層31、活性層32、第2導電型層33)を、第2の層のAl混晶比より小さいAl混晶比の窒化物半導体とすること、Al混晶比を第2の層より大きくして第2の層より薄膜とすることで、短波長域の発光素子に好適な素子構造とできる。これは、第2の層を素子構造の他の層より高Al混晶比とすると、上述したAlを含む窒化物半導体によるクラックの発生、結晶性悪化を低減でき、更に、それら素子構造の層よりも厚膜で第2の層が形成されると、素子構造に対して厚膜の第2の層が各界面の応力に大きく影響を及ぼし、それが結晶性良好なものであると、結晶性良く素子構造が形成されるためである。更に、第2の層の素子構造側に対向する面側に、図に示すように、亀裂を有する第1の層4があると、素子構造積層時においても、亀裂、空隙の収縮自在・膨張自在による応力緩和機構が働き、好適にAlを含む窒化物半導体の層を成長させることができる。また、素子構造の各層は、活性層からの発光(電磁波)に対し、自己吸収の少ない材料を選定し、好ましくはAlを含む窒化物半導体を用い、更に好ましくはAlxGa1−xN(0<x≦1)を用いる。このとき、短波長域としては、青色〜紫外域の470nm以下、具体的には視感度の低い420nm以下の近紫外域、好ましくはGaNの吸収が大きくなる吸収端近傍の380nmの紫外域、更に好ましくはGaNの吸収端である365nm以下の紫外域に発光する短波長域の発光素子に好適に用いられ、またこのとき、蛍光体などの波長変換部材を発光素子と共に変換部材を有する発光装置として、その波長変換部材により発光素子(放射源)の少なくとも一部の光(電磁波)を励起・変換して、その光よりも長波長の光、特に変換された可視光域の光を取り出す発光装置とできる。このとき、波長変換部材を複数として複数の波長域の光、並びに、発光素子の光と、を加法混色で、白色など、所望の発光色を発光可能な発光装置とできる。
【0035】
図5の発光素子100は、本発明の一実施形態を示すものであり、図5(a)は、第1の層4を基板1側に設けて、光反射層として機能させ、素子駆動領域となる素子構造30には第2の層を含む第1導電型層131、活性層、第2導電型層が積層された発光素子構造30であり、図5(b)は、同様に素子駆動領域となる素子構造30には第2の層を含む第1導電型層131、活性層、第2導電型層が積層された発光素子構造をフェースダウンで外部基板200に導電性部材161、162により接着して実装し、成長基板1側の下地層2などを除去し、第2の層133側を光り出射方向とするものであり、このとき、第1の層4、介在層6も不要であれば除去することができる。
【0036】
【実施例】
本発明に係る実施例として以下に示すが、本発明はこれら実施例に限定されるものではない。
[実施例1]
実施例1として、図1を用いてAl高混晶の窒化物半導体結晶をMOCVDで成長させる方法を説明する。
(下地層2)
基板1として、2インチφのサファイア基板をMOCVDの反応炉に搬送し、続いて、水素雰囲気中、510℃でアンモニアとTMG(トリメチルガリウム)を用い、基板上にGaNよりなる(低温成長の)バッファ層を約20nmの膜厚で成長させ、次に、温度をTMGのみを止めて1050℃まで昇温して、原料ガスにTMG、アンモニアを用いてGaNよりなる高温成長のバッファ層(高温成長単結晶層)を3μmの膜厚で成長させる。この2層を図1(a)に示すように下地層2として用いる。
(第1の層3)
続いて、図1(b)に示すように、温度1000℃(第1の温度)で、原料ガスにTMG、TMA、アンモニアを用いてAl0.2Ga0.8Nを0.2μmの膜厚で第1の層3を成長させる。
(亀裂形成工程)
続いて、TMGのみを止めて反応炉の温度を500℃(第2の温度)まで降温してする。これにより、図1(c)に示すように、第1の層4(3)にクラック(亀裂)が発生し、亀裂を有する第1の層4となり、またここでは、第2の温度として後に続く第2の層5の成長温度(第3の温度)まで昇温するが、第2の温度で所定の時間保持して亀裂形成工程としても良い。この状態で、更に室温まで降温して反応炉からウエハを取り出して、第1の層4(3)を観察すると、図1(c)に示すように、第1の層4の表面から深さ方向に亀裂10が形成され、ほぼ第1の層4を貫通して下地層2の表面に達しその表面で亀裂が止まり、図2に示すように下地層2表面上で第1の層4を分離させる亀裂10が観られ、またその亀裂には空隙11も観られ、更に図に示すように、第1の層4の表面(C面)において窒化物半導体のM面20に平行な亀裂10が面内走っているものが得られる。このように、亀裂は、第1の層表面において、その窒化物半導体の結晶面(M面の他、C面、A面、R面など)に平行に形成される。また、下地層2若しくは基板と第1の層4との熱膨張係数差、格子定数差によるひずみが第1の層4、下地層2に導入される。
(亀裂収縮工程)
亀裂形成工程に続いて、反応炉の温度を500℃から1050℃に昇温する。これにより、図1(d)に示すように、下地層若しくは基板と第1の層4との熱膨張係数差により、図1(b)に示す第1の層3成長時の状態が復元されるように、亀裂形成工程によるウエハの反り(ここでは第1の層(表面側)を凸、基板(裏面)側を凹とするウエハの反り)が緩和するように第1の層4に応力が掛かり、図1(d)に示すように、亀裂10が収縮する。
続いて、温度1050℃、原料ガスにTMG、TMA、アンモニアを用いて、亀裂を有する第1の層4の上に第2の層5としてAl0.1Ga0.9Nを6μmの膜厚で形成する。
【0037】
第2の層5を形成後、に室温まで降温して、反応炉からウエハを取り出し、そのAlを含む窒化物半導体結晶(第2の層)を観察すると、図3に示すように、亀裂を有する第1の層4の亀裂10を覆うように第2の層5が成長しており、平坦な表面が得られる。
[比較例1]
実施例1において、下地層2を成長後、第2の層5を成長させて窒化物半導体結晶性を得る。このようにして得られる窒化物半導体結晶は、第2の層にクラック(亀裂)が発生するものであり、下地層、基板の材料、膜厚にもより異なるが、Al混晶比0.1のAlGaN結晶(第2の層5)ではその膜厚が約0.5μm以上でクラックが発生するものとなる。
[実施例2]
実施例1において、第1の層の組成をAl0.3Ga0.7N、第2の層5の組成をAl0.15Ga0.85Nとする他は、実施例1と同様にして、Alを含む窒化物半導体(第2の層)を得る。得られる窒化物半導体結晶は、実施例1と同様に、表面の平坦性に優れるものとなる。
[実施例3]
実施例1において、亀裂収縮工程の後、第2の層5を成長させる前に、図3に示すように第1の層4と第2の層5との間に設ける介在層6として、温度1050℃、原料ガスにTMG、アンモニアを用いて、亀裂を有する第1の層4の上にGaNを0.1μmの膜厚で形成し、その介在層6の上に実施例1と同様に第2の層を形成して、Alを含む窒化物半導体結晶を得る。このとき介在層6は、図3に示すように第1の層4の亀裂10を跨ってそれを覆うように第1の層4のほぼ全面に形成され、空隙11が第1の層4と介在層6との間に設けられ、また、第2の層よりもAl混晶比の小さい窒化物半導体の介在層により結晶性良好で平坦な介在層6表面が設けられ、Alを含む窒化物半導体の第2の層5を成長させることで、第2の層の結晶性を良好なものとでき、一方、結晶成長終了後の熱膨張係数差などによる大きな応力が掛かることにおいても介在層が第2の層より膜厚が小さく、Al混晶比が小さいことで、介在層でも緩和され、更にそれが亀裂を含む第1の層4により大幅に緩和されて、第2の層のクラックによる結晶破壊が回避される。
[実施例4]
本実施例は、実施例4〜6の紫外発光LED素子と異なり、図4(a),(c)に示す青色LED素子に関するものである。
【0038】
成長用基板1として、サファイヤ(C面)よりなる基板を用い、MOCVD反応容器内において水素雰囲気中、1050℃で表面のクリーニングする。
(下地層2)
実施例1と同様に、水素雰囲気中、510℃でアンモニアとTMG(トリメチルガリウム)を用い、基板上にGaNよりなるバッファ層を約20nmの膜厚で成長させ、温度を1050℃に昇温してGaNを膜厚3μmで単結晶の高温バッファ層を成長させて下地層2とする。
(第1の層3)(亀裂形成工程・亀裂収縮工程)
実施例1と同様に、第1の層3として、Al0.2Ga0.8Nを膜厚0.2μmを成長させて、降温して亀裂形成し、更に昇温してその亀裂10を収縮させる。
【0039】
続いて、図4(a)に示すように、亀裂を有する第1の層4の上に、第2の層5と第1導電型層31を有するn型層、活性層30、p型層33を発光素子構造30(図中点線部の領域)を積層して素子構造の積層体を形成する。
(n型コンタクト層;第2の層5)
亀裂を有する第1の層4の上に、n型導電型層として、n型コンタクト層(第2の層5)、n型クラッド層(n型層31)を積層する。第2の層5(n型コンタクト層)として、温度1050℃、原料ガスにTMG、TMA、アンモニア、シランを用い、Siが1×1018/cm3ドープのn型Al0.1Ga0.8Nよりなるn型コンタクト層を5μmの膜厚で成長させる。
(n型クラッド層)
次に、1050℃でTMG、TMA、アンモニア、シランを用い、Siを5×1017/cm3ドープしたn型Al0.18Ga0.82Nよりなるn型クラッド層5を40nmの膜厚で形成した。
(活性層32)
次に、温度を800℃にして、原料ガスにTMI、TMG、TMAを用い、SiドープのGaNよりなる障壁層、その上にアンドープのInGaNよりなる井戸層を、障壁層/井戸層/障壁層/井戸層/障壁層の順に積層する。このとき、障壁層を20nm、井戸層を5nmの膜厚とする。活性層は、総膜厚約70nmの多重量子井戸構造(MQW)となる。
(p型クラッド層)
活性層132の上に、p型導電型層33として、p型クラッド層、p型コンタクト層を積層する。水素雰囲気中、1050℃でTMG、TMA、アンモニア、Cp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1020/cm3ドープしたAl0.2Ga0.8Nよりなるp型クラッド層を60nmの膜厚で成長させる。
(p型コンタクト層)
続いてp型クラッド層上にTMG、TMA、アンモニア、Cp2Mgを用いて、Mgを2×1021/cm3ドープしたAl0.05Ga0.95Nよりなるp型コンタクト層を0.15μmの膜厚で成長させる。
【0040】
成長終了後、窒素雰囲中、ウエハを反応容器内において、700℃でアニーリングを行い、p型層をさらに低抵抗化処理となる熱処理し、アニーリング後、ウエハを反応容器から取り出す。続いて、導電性の基板として第1基板40とウエハ表面(p型コンタクト層表面)との間に、両者を接着するための接合層60を第1基板40側、ウエハ表面にそれぞれ第1の接合層、第2の接合層として設ける。ここで、第1の接合層は、p型導電型層33に電流注入するオーミック用の電極としても機能する。
(第1の接合層)
アニーリング後、ウエハを反応容器から取り出し、p型コンタクト層の上にRh膜を膜厚0.2μmで形成してp側電極とする。その後、オーミックアニールを600℃で行って、p側電極以外の露出面に絶縁性の保護膜SiO2を膜厚0.3μmで形成する。
【0041】
次に、p側電極の上に、Ni−Pt−Au−Sn−Auの多層膜を、膜厚0.2μm−0.3μm−0.3μm−3.0μm−0.1μmで形成する。ここで、Niは密着層、Ptはバリア層、Snは第1の共晶形成層、そしてPtとSnの間のAu層は、Snがバリア層へ拡散するのを防止する役割を果たし、最外層のAu層は第2の共晶形成層との密着性を向上させる役割を果たす。
(第2の接合層)
一方、導電性基板(第1基板40)として、膜厚が200μmで、Cu30%とW70%の複合体から成る金属基板を用い、その金属基板の表面に、Tiから成る密着層、Ptから成るバリア層、そしてAuから成る第2の共晶形成層を、この順で、膜厚0.2μm−0.3μm−1.2μmで形成する。
【0042】
次に、第1の接合層と第2の接合層とを対向させた状態で、接合用積層体と導電性基板とを、ヒータ温度を250℃でプレス加圧して加熱圧接する。これにより、第1の共晶形成層と第2の共晶形成層の金属を互いに拡散させて共晶を形成させる。
(基板剥離工程)
次に、図4(c)に示すように、導電性基板を接合した接合用積層体について、サファイア基板の下地層側の反対面から、波長248nmのKrFエキシマレーザを用いて、出力600J/cm2で、レーザ光を1mm×50mmの線状にして上記の反対面全面を走査してレーザを照射する。レーザ照射により下地層2の窒化物半導体を分解して、サファイア基板1を除去できる。さらに第2の層5b(n型コンタクト層)が露出するまで研磨して、下地層2、第1の層4と、第2の層の一部5aを除去して、面荒れを無くす。
【0043】
続いて、第2の層5bの研磨側(成長基板側)表面を、フォトリソグラフィー技術により、所望のマスクを施してRIEによるドライエッチングにより、約1μmの深さ、2μm×2μmの四角形の凹部90を縦横に間隔2μmで表面内のほぼ全域に配置した凹凸加工を施す。
(n電極)
次に、n型コンタクト層の凹凸90表面上に、Ti−Al−Ti−Pt−Auから成る多層電極を、膜厚10nm−0.25nm−0.1nm−0.2nm−0.6nmで形成してn側電極とする。その後、導電性基板を100μmまで研磨し、導電性基板の裏面にp側電極用のパッド電極として、Ti−Pt−Auから成る多層膜を0.1μm−0.2μm−0.3μmで成膜する。次に、ダイシングにより素子を分離する。
【0044】
得られるLED素子は、サイズが1mm×1mmであり、順方向電流20mAにおいて、460nmの青色発光となる。また、Alを含む窒化物半導体結晶(第2の層5)を厚膜で結晶性良好で形成できることにより、成長用基板1剥離において取り扱いが容易なものとなり、また、膜厚が十分に厚いため光取り出し効率を高める凹凸加工面形成も可能となり、更にAl混晶比の大きな層が形成できることで、素子構造を構成する窒化物半導体材料による光の吸収を低減し、透明な材料による素子構造の形成が可能となる。
[実施例5]
実施例4と同様に、第1の層4の上に、第1導電型層31(131)としてn型コンタクト層(第2の層5)とn型クラッド層、その上に活性層32(132)、その上に第2導電型層33(133)としてp型クラッド層とp型コンタクト層、を積層した素子構造30(130)を形成し、図5(a)に示すように、n型コンタクト層(第2の層5)の一部が露出するまでエッチングで除去し、第1導電型層(n型層)131表面、第2導電型層(p型層)133表面に、それぞれ実施例1と同様なn側電極171、Ni−Auからなる透光性のp側電極172、更にp側電極の一部にボンディング用の電極173を設けて、320μm×320μmにウエハを分割して発光素子100を得る。この発光素子100では、亀裂を含む第1の層4が、第1導電型層131側(成長用基板1と第1導電型層131との間)に設けられることで、上述したように、活性層132からの発光を第1の層4により乱反射して素子外部へ効率的に取り出され、光取り出し効率の高い発光素子となる。
[実施例6]
実施例5において、第1の層、n側クラッド層(第2の層)、活性層、p側クラッド層、p側コンタクト層を以下の様にする他は実施例5と同様にして発光素子を得る。
(第1の層)
Al0.4Ga0.6Nを0.15μmの膜厚で形成し(第1の温度)、降温(第2の温度)して亀裂を形成する。
(n側クラッド層[第2の層])
亀裂を有する第1の層の上に、Siを1×1019/cm3ドープしたn型Al0.3Ga0.7Nよりなるn型クラッド層(コンタクト層を兼用)を2.5μmの膜厚で形成する。
(活性層)
Siを1×1019/cm3ドープしたAl0.08Ga0.92Nよりなる障壁層、その上にアンドープのIn0.1Ga0.9Nよりなる井戸層を、障壁層(a1)/井戸層(b1)/障壁層(a2)/井戸層(b2)/障壁層(a3)/井戸層(b3)/障壁層(a3)の順に積層する。この時、障壁層a1とa2とa3とa4をそれぞれ370Å、井戸層b1とb2とb3をそれぞれ80Åの膜厚とする。障壁層a4のみアンドープとする。活性層は、総膜厚約1700Åの多重量子井戸構造(MQW)となる。
(p側クラッド層)
Mgを1×1020/cm3ドープしたAl0.2Ga0.8Nよりなるp型クラッド層を370Åの膜厚で成長させる。
(p型コンタクト層)
続いて、p型クラッド層上に、Mgを1×1019/cm3ドープしたAl0.07Ga0.93Nよりなる第1のp型コンタクト層を0.1μmの膜厚で成長させ、その上に、Mgを2×1021/cm3ドープしたAl0.07Ga0.93Nよりなる第2のp型コンタクト層を0.02μmの膜厚で成長させる。
【0045】
素子構造形成後は、実施例5と同様にして、支持基板に接着して、基板1を剥離し、除去工程により第2の層の一部を除去して露出したn側クラッド層の表面に電極を形成して素子構造とする。得られる発光素子は、サイズが1mm×1mmであり、順方向電流20mAにおいて、365nmの紫外発光を示し、出力は2.4mW、Vfは3.6Vのものが得られる。
【0046】
【発明の効果】
本願発明の成長方法により、従来困難であった高Al混晶比の窒化物半導体結晶を、結晶性良好に得ることができ、また、その第2の層の上に、Alを含む窒化物半導体を用いた各層を積層した素子構造についても結晶性良好とでき、また高Al混晶比の窒化物半導体とでき、従来のように結晶性を考慮せずに、素子構造の設計自由度が向上される。また、第2の層、その上の素子構造積層後に、成長温度から室温までの高温、電極形成などの素子加工工程、成長用基板1を剥離する工程、などにおいても、衝撃緩和する第1の層を有していることで、結晶、ウエハの取り扱いが容易となり、歩留まりも向上する。また、それらAlを含む窒化物半導体を用いた半導体素子(HEMT、バイポーラトランジスタなど)、特に、紫外域に発光する発光素子においては、自己吸収の少ない窒化物半導体とできるため、有用である。加えて、発光素子にあっては、亀裂を有する第1の層による光の乱反射作用により、光取り出し効率に優れた発光素子が得られる。
【図面の簡単な説明】
【図1】本発明に係る一実施形態を説明する模式断面図。
【図2】本発明に係る第1の層の結晶形態を説明する模式図。
【図3】本発明に係る一実施形態を説明する模式断面図。
【図4】本発明に係る一実施形態を説明する模式断面図。
【図5】本発明に係る一実施形態を説明する模式断面図。
【符号の説明】
1・・・基板(成長用)、 2・・・下地層、 3・・・第1の層、 4・・・第1の層(亀裂を含む)、 5・・・第2の層、 6・・・第3の層(介在層)、 10・・・クラック(亀裂)、 11・・・空隙、 20・・・面方位(M面)、 21・・・チップ形状、 30,130・・・素子構造、 31,131・・・第1導電型層、 32,132・・・第2導電型層、 33,133・・・第2導電型層、 40・・・第1基板、 41・・・第2基板、 50,51・・・除去部、 60,61・・・接合層(導電性)、 71,171・・・n電極(第1導電型層側電極)、 72,172・・・p電極(第2導電型層側電極)、 73,173・・・パッド電極、 90・・・凹凸加工面、 100・・・発光素子(LED)、 161,162・・・導電性接着剤、 181,182・・・外部リード、 200・・・支持体
Claims (14)
- 基板上に窒化物半導体結晶を成長する方法において、
基板の上に、窒化物半導体からなる第1の層を成長させる工程と、該第1の層の少なくとも一部を分断させる亀裂を形成する工程と、該亀裂を有する第1の層の上に窒化物半導体からなる第2の層を成長させる工程と、を具備してなることを特徴とする窒化物半導体結晶の成長方法。 - 基板上に窒化物半導体結晶を成長する方法において、
基板の上に、窒化物半導体からなる第1の層を成長させる工程と、第1の層の少なくとも一方の表面側に応力を掛けて、第1の層の内部から上面側表面に達する亀裂を設ける工程と、該第1の層の上に、第1の層上面の亀裂を覆って窒化物半導体からなる第2の層を成長させる工程と、を具備してなることを特徴とする窒化物半導体結晶の成長方法。 - 前記第2の層の成長工程において、第2の層を成長するに従って、第1の層の亀裂が収縮・膨張して第2の層掛かる応力を緩和することを特徴とする請求項1又は2記載の窒化物半導体結晶の成長方法。
- 前記第2の層がAlを含む窒化物半導体であることを特徴とする請求項1乃至3記載の窒化物半導体結晶の成長方法。
- 前記第2の層のAl混晶比が、第1の層のAl混晶比よりも高混晶であることを特徴とする請求項1乃至4記載の窒化物半導体結晶の成長方法。
- 前記亀裂を形成する工程が、熱処理により亀裂が形成されることを特徴とする請求項1乃至5記載の窒化物半導体結晶の成長方法。
- 前記第1の層の熱膨張係数が、前記基板若しくは、基板と第1の層との間に設けられた下地層の熱膨張係数と異なることを特徴とする請求項1乃至6記載の窒化物半導体結晶の成長方法。
- 前記亀裂形成工程により第1の層に亀裂を形成した後、亀裂を収縮させる亀裂収縮工程を具備すること特徴とする請求項1乃至7記載の窒化物半導体結晶の成長方法。
- 前記第1の層成長工程において第1の層を第1の成長温度で成長させ、前記亀裂形成工程において第1の成長温度よりも低い第2の温度に降温して亀裂を形成し、前記第2の層成長工程において第2の温度よりも高い第3の温度に昇温して第1の層の亀裂を収縮した後、第2の層を成長させることを特徴とする請求項1乃至8記載の窒化物半導体結晶の成長方法。
- 前記第1の層成長工程において第1の層を第1の成長温度で成長させ、前記亀裂形成工程において第1の成長温度と異なる第2の温度にして第1の層表面側を凸面側として亀裂を形成し、前記第2の層成長工程において第2の温度と異なる第3の温度にして第1の層の亀裂を収縮した後、第2の層を成長させることを特徴とする請求項1乃至9記載の窒化物半導体結晶の成長方法。
- 前記第2の層成長工程の後、基板の上に形成された少なくとも第1の層と第2の層とを有する成長層の上に、第1の基板を張り合わせる工程と、基板及び/又は成長層の一部を除去する工程とを具備することを特徴とする請求項1乃至10記載の窒化物半導体結晶の成長方法。
- 請求項1乃至11記載の前記窒化物半導体結晶の成長方法のより得られる第2の層を、素子構造の一部に用いた窒化物半導体素子。
- 第1導電型層と第2導電型層との間に活性層を備えた窒化物半導体発光素子において、
前記第1導電型層の少なくとも一部若しくは前記第1導電型層における活性層と対向するの面側に、亀裂を含む第1の層と、第1の層よりも活性層側に第2の層が設けられた構造を有する窒化物半導体発光素子。 - 前記第1の層に設けられた亀裂が、第1の層の活性層側面内において、面内を複数の領域に分断するように複数設けられていることを特徴とする請求項13記載の窒化物半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002283044A JP4438277B2 (ja) | 2002-09-27 | 2002-09-27 | 窒化物半導体結晶の成長方法及びそれを用いた素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002283044A JP4438277B2 (ja) | 2002-09-27 | 2002-09-27 | 窒化物半導体結晶の成長方法及びそれを用いた素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004119807A true JP2004119807A (ja) | 2004-04-15 |
JP4438277B2 JP4438277B2 (ja) | 2010-03-24 |
Family
ID=32277036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002283044A Expired - Fee Related JP4438277B2 (ja) | 2002-09-27 | 2002-09-27 | 窒化物半導体結晶の成長方法及びそれを用いた素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4438277B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005124879A1 (en) * | 2004-06-18 | 2005-12-29 | Showa Denko K.K. | Group iii nitride semiconductor light emitting device |
WO2006001285A1 (en) * | 2004-06-23 | 2006-01-05 | Canon Kabushiki Kaisha | Semiconductor film manufacturing method and substrate manufacturing method |
JP2007027448A (ja) * | 2005-07-19 | 2007-02-01 | Matsushita Electric Works Ltd | 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 |
JP2007053251A (ja) * | 2005-08-18 | 2007-03-01 | Ngk Insulators Ltd | Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板 |
WO2007055185A1 (ja) * | 2005-11-08 | 2007-05-18 | Tohoku University | シャワープレート及びシャワープレートを用いたプラズマ処理装置 |
JP2007266472A (ja) * | 2006-03-29 | 2007-10-11 | Stanley Electric Co Ltd | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 |
JP2009143796A (ja) * | 2007-12-12 | 2009-07-02 | Siltron Inc | 自己分離を用いた窒化ガリウム単結晶基板の製造方法 |
EP1990841A3 (en) * | 2005-11-14 | 2009-11-11 | Palo Alto Research Center Incorporated | Superlattice strain relief layer for semiconductor devices |
US7811902B2 (en) | 2005-02-22 | 2010-10-12 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same |
JP2011166184A (ja) * | 2004-12-14 | 2011-08-25 | Seoul Opto Devices Co Ltd | 複数の発光セルを有する発光素子の製造方法 |
JP2012054606A (ja) * | 2006-12-15 | 2012-03-15 | Cree Inc | 発光ダイオードのための反射性マウント基板 |
JP2012134294A (ja) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | 窒化物半導体の積層体及びその製造方法 |
JP2012188342A (ja) * | 2011-03-08 | 2012-10-04 | Jiaotong Univ | 半導体製造方法 |
CN103748661A (zh) * | 2011-06-27 | 2014-04-23 | 圣戈班晶体及检测公司 | 半导体衬底及制造方法 |
US9287441B2 (en) | 2012-09-20 | 2016-03-15 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
WO2018180673A1 (ja) * | 2017-03-28 | 2018-10-04 | 古河機械金属株式会社 | Iii族窒化物半導体基板の製造方法、iii族窒化物半導体基板、及び、バルク結晶 |
JP2021136170A (ja) * | 2020-02-27 | 2021-09-13 | 日亜化学工業株式会社 | 面発光光源及びその製造方法 |
CN114121656A (zh) * | 2021-11-23 | 2022-03-01 | 西安电子科技大学芜湖研究院 | 一种基于硅衬底的新型hemt器件的制备方法及器件 |
-
2002
- 2002-09-27 JP JP2002283044A patent/JP4438277B2/ja not_active Expired - Fee Related
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005124879A1 (en) * | 2004-06-18 | 2005-12-29 | Showa Denko K.K. | Group iii nitride semiconductor light emitting device |
WO2006001285A1 (en) * | 2004-06-23 | 2006-01-05 | Canon Kabushiki Kaisha | Semiconductor film manufacturing method and substrate manufacturing method |
JP2006012986A (ja) * | 2004-06-23 | 2006-01-12 | Canon Inc | 半導体層の製造方法及び基板の製造方法 |
US7399693B2 (en) | 2004-06-23 | 2008-07-15 | Canon Kabushiki Kaisha | Semiconductor film manufacturing method and substrate manufacturing method |
JP2011166184A (ja) * | 2004-12-14 | 2011-08-25 | Seoul Opto Devices Co Ltd | 複数の発光セルを有する発光素子の製造方法 |
US7811902B2 (en) | 2005-02-22 | 2010-10-12 | Samsung Electro-Mechanics Co., Ltd. | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same |
JP4508021B2 (ja) * | 2005-07-19 | 2010-07-21 | パナソニック電工株式会社 | 半導体発光素子の製造方法 |
JP2007027448A (ja) * | 2005-07-19 | 2007-02-01 | Matsushita Electric Works Ltd | 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 |
JP2007053251A (ja) * | 2005-08-18 | 2007-03-01 | Ngk Insulators Ltd | Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板 |
JP4554469B2 (ja) * | 2005-08-18 | 2010-09-29 | 日本碍子株式会社 | Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板 |
US8039130B2 (en) | 2005-08-18 | 2011-10-18 | Ngk Insulators, Ltd. | Method of forming group-III nitride crystal, layered structure and epitaxial substrate |
WO2007055185A1 (ja) * | 2005-11-08 | 2007-05-18 | Tohoku University | シャワープレート及びシャワープレートを用いたプラズマ処理装置 |
JP4993610B2 (ja) * | 2005-11-08 | 2012-08-08 | 国立大学法人東北大学 | シャワープレート及びシャワープレートを用いたプラズマ処理装置 |
EP1990841A3 (en) * | 2005-11-14 | 2009-11-11 | Palo Alto Research Center Incorporated | Superlattice strain relief layer for semiconductor devices |
JP2007266472A (ja) * | 2006-03-29 | 2007-10-11 | Stanley Electric Co Ltd | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 |
JP2012054606A (ja) * | 2006-12-15 | 2012-03-15 | Cree Inc | 発光ダイオードのための反射性マウント基板 |
US9178121B2 (en) | 2006-12-15 | 2015-11-03 | Cree, Inc. | Reflective mounting substrates for light emitting diodes |
JP2009143796A (ja) * | 2007-12-12 | 2009-07-02 | Siltron Inc | 自己分離を用いた窒化ガリウム単結晶基板の製造方法 |
JP2012134294A (ja) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | 窒化物半導体の積層体及びその製造方法 |
US8796111B2 (en) | 2010-12-21 | 2014-08-05 | Kabushiki Kaisha Toshiba | Stacked layers of nitride semiconductor and method for manufacturing the same |
US8906778B2 (en) | 2011-03-08 | 2014-12-09 | National Chiao Tung University | Method of semiconductor manufacturing process |
JP2012188342A (ja) * | 2011-03-08 | 2012-10-04 | Jiaotong Univ | 半導体製造方法 |
CN103748661A (zh) * | 2011-06-27 | 2014-04-23 | 圣戈班晶体及检测公司 | 半导体衬底及制造方法 |
JP2014520748A (ja) * | 2011-06-27 | 2014-08-25 | サン‐ゴバン、クリストー、エ、デテクトゥール | 半導体基板及び製造方法 |
US9287441B2 (en) | 2012-09-20 | 2016-03-15 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
WO2018180673A1 (ja) * | 2017-03-28 | 2018-10-04 | 古河機械金属株式会社 | Iii族窒化物半導体基板の製造方法、iii族窒化物半導体基板、及び、バルク結晶 |
JP2018165226A (ja) * | 2017-03-28 | 2018-10-25 | 古河機械金属株式会社 | Iii族窒化物半導体基板の製造方法、iii族窒化物半導体基板、及び、バルク結晶 |
JP7046496B2 (ja) | 2017-03-28 | 2022-04-04 | 古河機械金属株式会社 | Iii族窒化物半導体基板の製造方法、iii族窒化物半導体基板、及び、バルク結晶 |
US11680339B2 (en) | 2017-03-28 | 2023-06-20 | Furukawa Co., Ltd. | Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal |
JP2021136170A (ja) * | 2020-02-27 | 2021-09-13 | 日亜化学工業株式会社 | 面発光光源及びその製造方法 |
JP7174264B2 (ja) | 2020-02-27 | 2022-11-17 | 日亜化学工業株式会社 | 面発光光源及びその製造方法 |
US11605619B2 (en) | 2020-02-27 | 2023-03-14 | Nichia Corporation | Surface-emitting light source and method of manufacturing the same |
CN114121656A (zh) * | 2021-11-23 | 2022-03-01 | 西安电子科技大学芜湖研究院 | 一种基于硅衬底的新型hemt器件的制备方法及器件 |
CN114121656B (zh) * | 2021-11-23 | 2023-08-25 | 西安电子科技大学芜湖研究院 | 一种基于硅衬底的新型hemt器件的制备方法及器件 |
Also Published As
Publication number | Publication date |
---|---|
JP4438277B2 (ja) | 2010-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4622720B2 (ja) | 窒化物半導体ウエハ又は窒化物半導体素子の製造方法 | |
US9806230B2 (en) | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods | |
JP4438277B2 (ja) | 窒化物半導体結晶の成長方法及びそれを用いた素子 | |
US8927348B2 (en) | Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp | |
JP4624131B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP2004281863A (ja) | 窒化物半導体素子及びその製造方法 | |
JP2003218470A (ja) | 半導体装置及びその製造方法 | |
KR20080065666A (ko) | 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자 제조방법 | |
KR20080003871A (ko) | 질화물 반도체 소자 및 그 제법 | |
KR101132910B1 (ko) | 발광 다이오드 제조방법 | |
JP2003017744A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
JP2007173534A (ja) | 発光ダイオード | |
JP2005057220A (ja) | 半導体光素子及びその製造方法 | |
JP2013504197A (ja) | 湾曲を制御する層を備えたiii族の窒化物の発光デバイス | |
JP4825003B2 (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 | |
KR101428066B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
JP4731180B2 (ja) | 窒化物系半導体素子の製造方法 | |
KR101480551B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
JP2007173369A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
KR101499954B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
JP4543621B2 (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP2007013191A (ja) | 半導体装置及びその製造方法 | |
JP5172388B2 (ja) | 窒化物系半導体発光ダイオードおよびその製造方法 | |
KR101550913B1 (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
JP5416826B2 (ja) | 窒化物系半導体発光ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4438277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |