JP2003218470A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003218470A
JP2003218470A JP2002307151A JP2002307151A JP2003218470A JP 2003218470 A JP2003218470 A JP 2003218470A JP 2002307151 A JP2002307151 A JP 2002307151A JP 2002307151 A JP2002307151 A JP 2002307151A JP 2003218470 A JP2003218470 A JP 2003218470A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
semiconductor device
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002307151A
Other languages
English (en)
Other versions
JP3856750B2 (ja
Inventor
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002307151A priority Critical patent/JP3856750B2/ja
Priority to US10/292,928 priority patent/US6861335B2/en
Publication of JP2003218470A publication Critical patent/JP2003218470A/ja
Priority to US11/053,874 priority patent/US7153715B2/en
Priority to US11/602,952 priority patent/US7435994B2/en
Application granted granted Critical
Publication of JP3856750B2 publication Critical patent/JP3856750B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from other groups of the Periodic Table than the materials of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 ウエハの反りを抑制しつつ、結晶欠陥の少な
いエピタキシャル成長層を有する半導体装置の製造方法
を提供することにある。 【解決手段】 単結晶基板１の上に、スペーサ層２を形
成し、さらに、スペーサ層２の上に、窒化物を含むIII-
V 族化合物半導体層などからなるエピタキシャル成長層
３を形成する。エピタキシャル成長層３を転写用基板４
に接着し、単結晶基板１の裏面からレーザ光，水銀灯の
輝線などの光を照射して、エピタキシャル成長層３と単
結晶基板１とを互いに分離する。スペーサ層２の禁制帯
幅が単結晶基板１の禁制帯幅よりも小さいので、エピタ
キシャル成長層３における結晶欠陥やクラックの発生を
抑制しつつ、スペーサ層２を分解又は融解させて、薄い
半導体層を基板から分離することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば短波長発光
ダイオード、短波長半導体レーザや高温・高速トランジ
スタに利用できる半導体装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】従来より、窒化物半導体は、禁制帯幅が
大きいので（例えばＧａＮで室温３．４ｅＶ程度）、緑
色・青色あるいは白色といった比較的短波長領域での可
視域発光ダイオード、あるいは、光ディスクの大容量化
に有効な短波長半導体レーザを実現できる材料である。
窒化物半導体は、特に発光ダイオードの活性層として一
般に広く使用されており、また、青色又は青紫色レーザ
は高密度光ディスクの読み出し・書き込み用光源として
その商品化が強く望まれている。
【０００３】一般に、窒化物半導体層を形成するには、
主面がほぼ（０００１）面であるサファイア基板の上
に、例えば有機金属気相成長（ＭＯＣＶＤ）法などのＣ
ＶＤ法により、デバイスを構成する各窒化物半導体層を
形成している。また、半導体レーザを作製する場合に
は、各窒化物半導体層のエピタキシャル成長後、導波路
構造及び電極の形成に続いて、共振器作製のために、半
導体レーザの端部に共振器面となるへき開面を形成する
必要がある。この際に、サファイア基板と窒化物半導体
とでは結晶構造がｃ面（（０００１）面）内で３０°回
転していること、サファイアが強固な材料であることな
どにより、基板全体をへき開するのが困難であった。こ
のため、良好な共振器面（ミラー）を得ることができ
ず、半導体レーザのしきい値電流の低減等の特性改善が
困難であった。
【０００４】この問題を解決するために、窒化物半導体
層のエピタキシャル成長後、窒化物半導体層のへき開面
に平行なへき開面が形成されるような材料からなる転写
用基板に窒化物半導体層を接着し、その後、窒化物半導
体層とサファイア基板とを互いに分離させて、窒化物半
導体層及び転写用基板の劈開を行なう方法が提案され
た。この方法では、窒化物半導体層とサファイア基板と
の分離は、サファイア基板の裏面からレーザ光を照射し
てサファイア基板との界面に存在するＧａＮ層などを分
解又は融解することで実現しようとしている。この方法
によれば、例えば転写用基板としてＳｉ（００１）基板
を用い、接着時にＳｉのへき開面とＧａＮのへき開面を
平行にしておくことで、窒化物半導体層に、平坦でかつ
互いに平行な２つの共振器面を形成できる。その結果、
半導体レーザの低しきい値電流の実現・長寿命化等の特
性改善が期待できる。
【０００５】以下、上記窒化物半導体装置の製造方法に
ついて説明する。図１５（ａ）〜（ｄ）は、上記従来の
窒化物半導体装置の製造方法を示す断面図である。
【０００６】まず、図１５（ａ）に示す工程で、サファ
イア基板１０１（ウエハ）の上に、例えば有機金属気相
成長法（Metal Organic Chemical Vapor Deposition:Ｍ
ＯＣＶＤ）を用いてＧａＮ層，ＡｌＧａＮ層及びＩｎＧ
ａＮ層を含み、ｐｎ接合部を有する多層構造のエピタキ
シャル成長層１０３を形成する。半導体レーザを作製す
る場合には、再成長技術等を用い、エピタキシャル成長
層１０３に導波路構造が組み込まれている。
【０００７】次に、図１５（ｂ）に示す工程で、エピタ
キシャル成長層１０３を主面がほぼ（００１）面である
Ｓｉ基板１０４に接着し、図１５（ｃ）に示す工程で、
サファイア基板１０１の裏面からＫｒＦエキシマレーザ
光（波長２４８ｎｍ）を照射する。
【０００８】図１６は、サファイア基板１０１と窒化物
半導体層中のＧａＮ層とのバンド状態を示すエネルギバ
ンド図である。同図に示すように、サファイア基板１０
１のバンドギャップ（禁制帯幅）は広いので、ＫｒＦエ
キシマレーザ光の出力はサファイア基板１０１には吸収
されることがない。そして、ＧａＮ層のバンドギャップ
（禁制帯幅）が小さいことから、照射されたレーザ光は
ＧａＮ層で吸収されるので、非常にレーザのパワーが大
きい場合には光エネルギーが結合を切ることに消費され
るために、サファイア基板１０１との界面付近にてＧａ
Ｎ層の結合が分解する。
【０００９】これにより、図１５（ｄ）に示すように、
サファイア基板１０１とエピタキシャル成長層１０３と
が互いに分離する。その後、Ｓｉ基板１０４上のエピタ
キシャル成長層１０３にコンタクトする電極の形成や、
基板のへき開（半導体レーザ作製の場合）などのプロセ
スを行なう。半導体レーザを作成する場合には、へき開
が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方向と、
Ｓｉ基板の＜１１０＞方向とが平行になるように、エピ
タキシャル成長層１０３とＳｉ基板１０４とを互いに接
着する。
【００１０】以上の製造方法により、半導体レーザに平
坦な共振器面が形成できる。また、窒化物半導体層をＳ
ｉ基板に接着しているので、放熱性がサファイア基板に
比べ良好なため、半導体レーザの長寿命化も期待でき
る。
【００１１】
【特許文献１】特表２００１−５０１７７８号公報の図
１及び要約書
【特許文献２】特開２０００−９１６３２号公報の図１
及び要約書
【００１２】
【発明が解決しようとする課題】しかしながら、上記の
ような窒化物半導体装置の製造方法では、以下のような
不具合があった。
【００１３】図１５（ｃ）に示す工程で、ＫｒＦエキシ
マレーザ光の照射により、エピタキシャル成長層１０３
とサファイア基板１０１との境界部に近いＧａＮ層にお
いて結晶欠陥あるいはクラックが入りやすい。その結
果、半導体レーザのパワー調整の最適範囲が狭くなる。
また、厚みが４μｍ程度の薄いエピタキシャル成長層を
有するものでは、エピタキシャル成長層の表面にまで結
晶欠陥やクラックが伝わるために、窒化物半導体層（エ
ピタキシャル成長層）の合計膜厚を例えば１０μｍ程度
と厚くする必要があった。しかしながら、サファイア基
板上の窒化物半導体層を厚膜化すると、サファイア基板
と窒化物半導体層との熱膨張係数の差によって、エピタ
キシャル成長後の冷却時に生じるウエハ全体の反りが顕
著になり、平坦な転写用基板とウエハとの接着が困難で
あるという課題があった。
【００１４】本発明の目的は、ウエハの反りを抑制しつ
つ、結晶欠陥の少ないエピタキシャル成長層を有する半
導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、単結晶基板からのエピタキシャル成長
により形成された半導体層を有する半導体装置の製造方
法であって、上記単結晶基板の上面を覆うように、上記
半導体層の最下部よりも小さい禁制帯幅を有するスペー
サ層を形成する工程（ａ）と、上記スペーサ層の上に、
上記半導体層を形成する工程（ｂ）と、上記単結晶基板
の禁制帯幅より小さく、かつ、上記スペーサ層の禁制帯
幅よりも大きいエネルギーを有する光を、上記単結晶基
板の裏面側から上記スペーサ層に照射して、上記半導体
層を上記単結晶基板から分離する工程（ｃ）とを含んで
いる。
【００１６】この方法により、工程（ｃ）においては、
単結晶基板と半導体層との間に、単結晶基板の禁制帯幅
よりも小さい禁制帯幅を有するスペーサ層が介在してい
る状態で、スペーサ層に光が照射されるので、光のエネ
ルギーが主としてスペーサ層で吸収される。その結果、
スペーサ層のうち単結晶基板との境界部が主として分解
又は融解することにより、単結晶基板と半導体層とが互
いに分離する。したがって、低い照射光パワー密度、半
導体層に結晶欠陥やクラックを発生させることなく、例
えば５μｍ以下と薄い半導体層を基板から分離すること
が可能となる。
【００１７】上記工程（ｂ）では、上記半導体層として
窒素を含む化合物半導体層を形成することができる。
【００１８】上記工程（ｂ）では、上記半導体層として
III-V 族化合物半導体層を形成することができる。
【００１９】上記工程（ａ）では、上記スペーサ層とし
てＺｎＯ層を形成し、上記工程（ｂ）では、上記半導体
層の最下部を上記ＺｎＯ層の禁制帯幅よりも大きいIII-
V 族化合物材料により構成することにより、ＺｎＯ層の
禁制帯幅が比較的小さいことを利用して、半導体層と単
結晶基板とを容易に互いに分離することができる。つま
り、照射した光が主としてＺｎＯ層で吸収される結果、
低い照射光パワー密度で、半導体層に結晶欠陥やクラッ
クを発生させることなく、例えば５μｍ以下と薄い半導
体層を基板から分離することが可能となる。
【００２０】上記工程（ａ）では、上記スペーサ層とし
て窒素を含むIII-V 族化合物半導体層を形成し、上記工
程（ｂ）では、上記半導体層の最下部を上記スペーサ層
よりも禁制帯幅の大きい窒素を含むIII-V 族化合物半導
体層により構成することにより、スペーサ層の禁制帯幅
が比較的小さいことを利用して、半導体層と単結晶基板
とを容易に互いに分離することができる。つまり、照射
した光が主としてスペーサ層で吸収される結果、低い照
射光パワー密度で、半導体層に結晶欠陥やクラックを発
生させることなく、例えば５μｍ以下と薄い半導体層を
基板から分離することが可能となる。
【００２１】上記工程（ａ）では、上記スペーサ層とし
てＩｎx Ｇａ1-x Ｎ層（０＜ｘ≦１）を形成し、上記工
程（ｂ）では、上記半導体層の最下部をＡｌy Ｇａ1-y
Ｎ層（０＜ｙ≦１）により構成することができる。
【００２２】上記工程（ａ）では、上記スペーサ層とし
てＧａＮ層を形成し、上記工程（ｂ）では、上記半導体
層の最下部をＡｌy Ｇａ1-y Ｎ層（０＜ｙ≦１）により
構成することにより、半導体層の薄膜化を図ることがで
きる。
【００２３】上記工程（ａ）では、上記スペーサ層とし
てＧａＮ層を形成し、上記工程（ｂ）では、上記半導体
層の厚みを０．５μｍ以上で４μｍ未満の範囲の値にす
ることが好ましい。
【００２４】上記工程（ａ）の後で上記工程（ｂ）の前
に、上記スペーサ層の上に、複数の薄膜を逐次組成を変
化させて積層してなる積層部を形成する工程をさらに含
み、上記工程（ｂ）では、上記積層部の上に上記半導体
層を形成することにより、光の照射によってスペーサ層
に結晶欠陥やクラックなどが生じても、結晶欠陥やクラ
ックの半導体層への伝播が積層部でくい止められるの
で、結晶性の良好な半導体層が得られる。
【００２５】上記積層部が、量子井戸層と障壁層とを交
互に積層して形成される多重量子井戸層であることによ
り、多重量子井戸層を利用した高性能のデバイスを形成
することができる。
【００２６】上記工程（ｂ）が、上記スペーサ層を互い
に間隙をあけて覆う，複数の被覆部を形成する副工程
（ｂ１）と、上記スペーサ層及び上記複数の被覆部を覆
うように上記半導体層を形成する工程（ｂ２）とを含む
ことにより、半導体層のうち被覆部の上に沿って横方向
に成長する部分には、結晶欠陥やクラックが少ないこと
を利用して、結晶性の良好な半導体層を得ることができ
る。
【００２７】その場合、上記副工程（ｂ２）が、上記工
程（ｂ１）の前に、上記スペーサ層を覆う上記半導体層
の一部互いに間隙をあけて覆う，複数の被覆部を形成す
るステップと、上記工程（ｂ１）の後で、上記各被覆部
同士の間隙から、上記半導体層の残部を形成するステッ
プとを含むことができる。
【００２８】上記副工程（ｂ２）では、多層の絶縁膜ま
たは金属膜によって構成される被覆部を形成することに
より、上述の効果に加えて、光をスペーサ層と単結晶基
板との間に集中させることが可能となり、その結果、半
導体層における結晶欠陥やクラックの発生を抑制するこ
とができる。
【００２９】上記副工程（ｂ２）では、上記スペーサ層
よりも熱伝導率の低い材料からなる被覆部を形成するこ
とにより、上述の効果に加えて、熱をスペーサ層と単結
晶基板との間に集中させることが可能となり、その結
果、半導体層における結晶欠陥やクラックの発生を抑制
することができる。
【００３０】上記工程（ｃ）では、上記半導体層の最下
部の禁制帯幅より小さいエネルギーの光を照射すること
により、半導体層の分解又は融解をより確実に回避しつ
つ、スペーサ層の分解又は融解による半導体層と単結晶
基板との分離を行なうことができる。
【００３１】上記工程（ａ）の前に、上記単結晶基板の
上に、上記工程（ｃ）で照射される光のエネルギーより
も大きい禁止帯幅を有し、工程（ｃ）における上記スペ
ーサ層と上記単結晶基板との格子不整合による歪みを緩
和するためのバッファ層を形成する工程をさらに含み、
上記工程（ａ）では、上記スペーサ層を上記バッファ層
の上に形成することにより、スペーサ層における欠陥の
発生をできるだけ回避することができる。その結果、結
晶性の良好な半導体層が得られることになる。
【００３２】上記バッファ層を形成する工程では、上記
バッファ層として厚みが０．５μｍ以上で２μｍ以下の
ＡｌＮバッファ層を形成することにより、結晶性が極め
て良好な半導体層を形成することができる。
【００３３】上記単結晶基板の上に、厚みが０．５μｍ
以上のＡｌＮバッファ層を形成する工程を含む場合に
は、上記工程（ａ）では、上記スペーサ層としてＩｎx
Ｇａ1- x Ｎ層（０＜ｘ≦１）又はＧａＮ層を形成し、上
記工程（ｂ）では、上記スペーサ層の上に、最下部がＡ
ｌy Ｇａ1-y Ｎ層（０＜ｙ≦１）により構成されるよう
に上記半導体層を形成することが好ましい。
【００３４】上記工程（ｃ）では、パルス状に発振する
レーザからの光を上記単結晶基板の裏面から照射するこ
とにより、光の出力パワーを増大させることができ、そ
の結果、スペーサ層を速やかに分解又は融解して、半導
体層を基板から分離することが可能となる。
【００３５】上記工程（ｃ）では、水銀灯の輝線を上記
単結晶基板の裏面から照射することにより、例えば窒素
を含むIII-V 族化合物半導体層では３６５ｎｍ輝線のエ
ネルギーより大きな禁制帯幅を有するものと小さな禁制
帯幅を有するものとを膜の組成の変化で作製できるの
で、窒素を含むIII-V 族化合物半導体層により、スペー
サ層と半導体層とを形成することが可能となる。
【００３６】上記工程（ｃ）では、上記単結晶基板を加
熱することにより、スペーサ層を形成する際に熱膨張係
数の差により生じた膜中のストレスを緩和することがで
きるので、大面積の単結晶基板上に形成された半導体層
を単結晶基板から分離させることが容易となる。
【００３７】上記工程（ｃ）における単結晶基板の加熱
温度は、４００℃以上７５０℃以下の範囲にあることが
好ましい。
【００３８】上記工程（ｃ）では、上記光を、光源から
の光束が上記単結晶基板の面内をスキャンするように照
射することにより、大面積の単結晶基板上に形成された
半導体層を単結晶基板から分離させることが容易とな
る。
【００３９】上記単結晶基板として、サファイア基板，
ＳｉＣ基板，ＭｇＯ基板，ＬｉＧａＯ2 基板，ＬｉＧａ
x Ａｌ1-x Ｏ2 （０≦ｘ≦１）混晶基板の中から選ばれ
る１つの基板を用いることが好ましい。サファイア基板
を用いることにより、初期成長を改善し結晶性の良好な
窒素を含むIII-V 族化合物半導体層をその上に形成する
ことができる。また、ＳｉＣ基板，ＭｇＯ基板，ＬｉＧ
ａＯ2 基板，又はＬｉＧａx Ａｌ1-x Ｏ2 混晶基板を用
いることにより、単結晶基板の格子定数が窒素を含むII
I-V 族化合物半導体層と近くなるので、結晶性の良好な
窒素を含むIII-V 族化合物からなる半導体層をその上に
形成することが可能となる。
【００４０】上記工程（ｂ）の後で上記工程（ｃ）の前
に、上記半導体層とは異なる材料からなる転写用基板を
上記半導体層の上に固着させ、上記工程（ｃ）では、上
記半導体層を上記単結晶基板から上記転写用基板に移動
させてもよい。また、上記工程（ｃ）の後に、上記半導
体層とは異なる材料からなる転写用基板を上記半導体層
の上に固着させ、上記半導体層を上記単結晶基板から上
記転写用基板に移動させる工程をさらに含むこともでき
る。このいずれかにより、半導体層を転写用基板と固着
させた状態で単結晶基板から分離できる。したがって、
転写用基板と半導体層との結晶方位を、転写用基板のへ
き開面と半導体層のへき開面とが共通の平面上に位置す
るように調整することができる。すなわち、単結晶基板
とその上にエピタキシャル成長された半導体層とのへき
開面が一致しない場合や単結晶基板がへき開の困難な材
料である場合にも、半導体層と同時にへき開が可能な材
料を転写用基板として選択することにより、端面に平坦
なへき開面を形成することが可能になる。したがって、
例えば半導体装置が半導体レーザである場合には、平坦
なへき開面を共振器面とする光出力の高い半導体レーザ
が得られる。
【００４１】上記転写用基板として、Ｓｉ基板，ＧａＡ
ｓ基板，ＧａＰ基板及びＩｎＰ基板の中から選ばれる１
つの基板を用いることにより、良好なへき開面が容易に
得られる。
【００４２】本発明の第２の半導体装置の製造方法は、
単結晶基板の上に、厚みが０．５μｍ以上のＡｌＮバッ
ファ層を形成する工程（ａ）と、上記ＡｌＮバッファ層
を覆い、最下部がＡｌy Ｇａ1-y Ｎ層（０≦ｙ＜１）に
より構成される半導体層を形成する工程（ｂ）と、上記
ＡｌＮバッファ層の禁制帯幅より小さく、かつ、上記半
導体層の最下部の禁制帯幅よりも大きいエネルギーを有
する光を、上記単結晶基板の裏面側から上記半導体層に
照射して、上記半導体層を上記単結晶基板から分離する
工程（ｃ）とを含んでいる。
【００４３】この方法により、ＡｌＮバッファ層の上
に、極めて結晶性の良好な半導体層を形成することが可
能になる。
【００４４】本発明の第３の半導体装置の製造方法は、
単結晶基板からのエピタキシャル成長により形成された
半導体層を有する半導体装置の製造方法であって、上記
単結晶基板を覆うように、複数の薄膜を逐次組成を変化
させて積層してなる欠陥進展防止用の積層部を形成する
工程（ａ）と、上記積層部の上に上記半導体層を形成す
る工程（ｂ）とを含んでいる。
【００４５】この方法により、バルクの単結晶基板ある
いは単結晶基板に接触する初期成長層に結晶欠陥やクラ
ックが多く存在する場合でも、単結晶基板中の結晶欠陥
やクラックの半導体層への伝播が積層部において阻止さ
れるので、結晶性の良好な半導体層が得られる。
【００４６】上記工程（ａ）では、互いに組成が異なる
２つの薄膜を交互に積層して上記積層部を形成すること
により、単結晶基板中の結晶欠陥やクラックの半導体層
への伝播を阻止する効果をより確実に発揮することがで
きる。
【００４７】上記工程（ａ）では、上記複数の薄膜が量
子井戸層と障壁層とである多重量子井戸構造を有する積
層部を形成することにより、多重量子井戸構造を利用し
た高性能の半導体装置を形成することができる。
【００４８】上記工程（ａ）では、上記量子井戸層又は
障壁層のいずれか一方にオン電圧の印加に伴いキャリア
の浸みだしが可能な程度に高濃度のドーパントを含ませ
ることにより、クラックが入らずかつ低抵抗の半導体層
を実現し、高性能の半導体装置を得ることができる。例
えば、工程（ｂ）の後、半導体層を転写用基板に移動さ
せて、半導体層をレーザ発光素子の活性領域上に設けた
場合には、活性領域へのキャリアの供給に対して積層部
における抵抗が小さいので、半導体レーザの光出力を向
上させることができる。
【００４９】本発明の半導体装置は、基板と、上記基板
上に設けられ、発光領域となる活性層を含む半導体層
と、上記半導体層の上に設けられ、量子井戸層と障壁層
とを交互に積層してなる多重量子井戸層とを備えてい
る。
【００５０】これにより、多重量子井戸層がレーザ発光
素子の活性領域となる半導体層の上に設けられているの
で、多重量子井戸層を利用した高性能のレーザ素子が得
られる。
【００５１】上記量子井戸層又は上記障壁層のいずれか
一方がオン電圧の印加に伴いキャリアの浸みだしが可能
な程度に高濃度のドーパントを含んでいること活性領域
へのキャリアの供給に対して多重量子井戸層における抵
抗が小さいことを利用して、半導体レーザの光出力を向
上させることができる。
【００５２】
【発明の実施の形態】（第１の実施形態）図１（ａ）〜
（ｄ）は、本発明の第１の実施形態における半導体装置
の製造方法を示す断面図である。
【００５３】まず、図１（ａ）に示す工程で、主面がほ
ぼ（０００１）面（ｃ面）であるサファイア基板１（ウ
エハ）を準備する。そして、サファイア基板１の上に、
例えばＲＦスパッタリングにより、スペーサ層となる厚
み約１００ｎｍのＺｎＯ層２を形成し、さらに、有機金
属気相成長（Metal Organic Cheｍical Vapor Depositi
on：ＭＯＣＶＤ）により、ＺｎＯ層２の上に、ｐ型，ｎ
型又はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧ
ａＮ層を含む多層構造のエピタキシャル成長層３（厚み
５μｍ）を形成する。半導体レーザを作製する場合に
は、再成長技術等を用い、エピタキシャル成長層３に導
波路構造が組み込まれている。
【００５４】次に、図１（ｂ）に示す工程で、エピタキ
シャル成長層３を主面がほぼ（００１）面であるＳｉ基
板４（転写用基板）に接着し、図１（ｃ）に示す工程
で、サファイア基板１の裏面からＫｒＦエキシマレーザ
光（波長２４８ｎｍ，エネルギー５ｅＶに相当）を照射
して、エピタキシャル成長層３とサファイア基板１とを
互いに分離する。レーザ光は、そのビーム（光束）をウ
エハ面全体にスキャンさせるように照射され、ウエハ全
体は、サファイア基板１，ＺｎＯ層２及びエピタキシャ
ル成長層３相互の熱膨張係数の差による膜中ストレスを
緩和するために、５００℃程度に加熱されている。この
加熱温度は、基板上の各層の特性の劣化や大きな変形を
招かない範囲でストレス緩和の機能を発揮するために
は、４００℃以上７５０℃以下の範囲にあることが好ま
しい。
【００５５】なお、半導体レーザを作成する場合には、
へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方
向と、Ｓｉ基板の＜１１０＞方向とが平行になるよう
に、エピタキシャル成長層３とＳｉ基板４とを互いに接
着する。
【００５６】これにより、図１（ｄ）に示すように、サ
ファイア基板１とエピタキシャル成長層３とが互いに分
離する。その後、Ｓｉ基板４上のエピタキシャル成長層
３にコンタクトする電極の形成や、基板のへき開（半導
体レーザ作製の場合）などのプロセスを行なう。
【００５７】図２は、図１（ａ）に示す工程で形成され
る積層構造の例を示す断面図である。この例では、半導
体レーザの構造を示しており、エピタキシャル成長層３
は、厚み約３μｍのｎ−ＧａＮ層３ａと、厚み約１００
ｎｍのｎ−Ａｌ0.05Ｇａ0.95Ｎ層３ｂと、厚み６ｎｍの
Ｉｎ0.05Ｇａ0.95Ｎ層及び厚み約３ｎｍのＩｎ0.1 Ｇａ
0.9 Ｎ層を交互に３周期だけ積層してなる２井戸層の発
光領域３ｃと、厚み約１００ｎｍのｐ−Ａｌ0.05Ｇａ
0.95Ｎ層３ｄと、厚み約４００ｎｍのｐ−ＧａＮ層３ｅ
とを有している。
【００５８】図３は、図１（ｄ）に示す工程で形成され
る積層構造の例を示す図である。図３に示すように、図
２に示すエピタキシャル成長層３が上下逆転した状態で
Ｓｉ基板４上に搭載されており、さらに、エピタキシャ
ル成長層３の上に例えばＴｉ／Ａｌからなるｎ型用電極
１０が形成されている。
【００５９】ただし、本発明におけるエピタキシャル成
長層３は、図２，図３に示す構造に限定されるものでは
なく、他の構造を有する発光ダイオード，半導体レーザ
や、他の構造を有する半導体レーザ以外の半導体装置、
例えばＭＥＳＦＥＴ，ＨＥＭＴ，ショットキーダイオー
ドなどについても本発明を適用することができる。
【００６０】図４は、本実施形態のサファイア基板１
と、スペーサ層であるＺｎＯ層２と、エピタキシャル成
長層３中のＧａＮ層とのバンド構造を示すエネルギバン
ド図である。同図に示すように、ＺｎＯ層２のバンドギ
ャップ（禁制帯幅）は、３．２７ｅＶであり、ＧａＮ層
のバンドギャップ（３．３９ｅＶ）よりも小さい。
【００６１】本実施形態では、ウエハの裏面に照射され
たレーザ光が、主にＺｎＯ層２で吸収されてエピタキシ
ャル成長層３にはわずかしか到達しない。したがって、
ＺｎＯ層２全体あるいはＺｎＯ層２のうちサファイア基
板１との界面付近の領域で結晶の分解又は融解が生じる
ので、低い光パワー密度でエピタキシャル成長層３とサ
ファイア基板１とを互いに分離することができる。ま
た、エピタキシャル成長層３がほとんど融解しないこと
から、エピタキシャル成長層３中に結晶欠陥やクラック
が発生するのを抑制することができる。すなわち、エピ
タキシャル成長層３の厚みを５μｍ以下にしても、エピ
タキシャル成長層３の結晶性を良好に維持しつつ、エピ
タキシャル成長層３とサファイア基板１とを互いに分離
することができる。さらに、エピタキシャル成長層３の
厚みは５μｍ程度であり、エピタキシャル成長層３が薄
いので、エピタキシャル成長後、基板冷却時にエピタキ
シャル成長層３とサファイア基板１との熱膨張係数の差
によって生じる基板の反りを低減することができる。し
たがって、例えば金属を用いて行なう平坦なＳｉ基板４
との接着を容易にかつ均一に再現性良く行なうことが可
能となる。
【００６２】ここで、低い光パワー密度とは、例えばＹ
ＡＧレーザの第３高調波のレーザ光を使用した場合、従
来の窒化物半導体装置のごとく（図１６（ｃ）参照）、
ＧａＮ層とサファイア基板とが直接接している場合に、
ＧａＮ層が互いに分離する閾値パワー密度が約２００ｍ
Ｊ／ｃｍ2 であるので、これより小さい値の光パワー密
度のことをいう。
【００６３】なお、Ｓｉ基板４をエピタキシャル成長層
３に接着するタイミングは、本実施形態のごとくレーザ
光の照射前であってもよいし、レーザ光の照射によるサ
ファイア基板１の分離後であってもよい。
【００６４】（第２の実施形態）図５（ａ）〜（ｄ）
は、本発明の第２の実施形態における半導体装置の製造
方法を示す断面図である。
【００６５】まず、図５（ａ）に示す工程で、主面がほ
ぼ（０００１）面（ｃ面）であるサファイア基板１（ウ
エハ）を準備する。そして、サファイア基板１の上に、
例えばＭＯＣＶＤにより、スペーサ層となる厚み約３０
ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層５を形成し、さらに、同じ
装置内でのＭＯＣＶＤにより、Ｉｎ0.1 Ｇａ0.9 Ｎ層５
の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧ
ａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキシャ
ル成長層３（厚み５μｍ）を形成する。半導体レーザを
作製する場合には、再成長技術等を用い、エピタキシャ
ル成長層３に導波路構造が組み込まれている。
【００６６】次に、図５（ｂ）に示す工程で、エピタキ
シャル成長層３を主面がほぼ（００１）面であるＳｉ基
板４（転写用基板）に接着し、図５（ｃ）に示す工程
で、サファイア基板１の裏面からＫｒＦエキシマレーザ
光（波長２４８ｎｍ，エネルギー５ｅＶに相当）を照射
して、エピタキシャル成長層３とサファイア基板１とを
互いに分離する。レーザ光は、そのビーム（光束）をウ
エハ面全体にスキャンさせるように照射され、ウエハ全
体は、サファイア基板１，Ｉｎ0.1 Ｇａ0.9 Ｎ層５及び
エピタキシャル成長層３相互の熱膨張係数の差による膜
中ストレスを緩和するために、５００℃程度に加熱され
ている。この加熱温度は、基板上の各層の特性の劣化や
大きな変形を招かない範囲でストレス緩和の機能を発揮
するためには、４００℃以上７５０℃以下の範囲にある
ことが好ましい。
【００６７】なお、半導体レーザを作成する場合には、
へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方
向と、Ｓｉ基板の＜１１０＞方向とが平行になるよう
に、エピタキシャル成長層３とＳｉ基板４とを互いに接
着する。
【００６８】また、Ｓｉ基板４をエピタキシャル成長層
３に接着するタイミングは、本実施形態のごとくレーザ
光の照射前であってもよいし、レーザ光の照射によるサ
ファイア基板１の分離後であってもよい。
【００６９】これにより、図５（ｄ）に示すように、サ
ファイア基板１とエピタキシャル成長層３とが互いに分
離する。その後、Ｓｉ基板４上のエピタキシャル成長層
３にコンタクトする電極の形成や、基板のへき開（半導
体レーザ作製の場合）などのプロセスを行なう。
【００７０】本実施形態においては、図５（ａ），図５
（ｄ）に示す工程で、例えば、それぞれ図２，図３に示
す構造において、ＺｎＯ層２に代えてＩｎ0.1 Ｇａ0.9
Ｎ層５を設けた構造が得られることになる。
【００７１】図６は、本実施形態のサファイア基板１
と、Ｉｎ0.1 Ｇａ0.9 Ｎ層５と、エピタキシャル成長層
３中のＧａＮ層とのバンド構造を示すエネルギバンド図
である。同図に示すように、Ｉｎ0.1 Ｇａ0.9 Ｎ層５の
バンドギャップ（禁制帯幅）は、３．０ｅＶであり、Ｇ
ａＮ層のバンドギャップ（３．３９ｅＶ）よりも小さ
い。
【００７２】従って、本実施形態では、第１の実施形態
におけるＺｎＯ層２（スペーサ層）をＩｎ0.1 Ｇａ0.9
Ｎ層５によって置き換えた構成となっており、ウエハの
裏面に照射されたレーザ光が、主にＩｎ0.1 Ｇａ0.9 Ｎ
層５で吸収されてエピタキシャル成長層３にはわずかし
か到達しない。したがって、Ｉｎ0.1 Ｇａ0.9 Ｎ層５全
体あるいはＩｎ0.1 Ｇａ0.9 Ｎ層５のうちサファイア基
板１との界面付近の領域で結晶の分解又は融解が生じる
ので、低い光パワー密度でエピタキシャル成長層３とサ
ファイア基板１とを互いに分離することができる。ま
た、エピタキシャル成長層３がほとんど融解しないこと
から、エピタキシャル成長層３中に結晶欠陥やクラック
が発生するのを抑制することができる。すなわち、エピ
タキシャル成長層３の厚みを５μｍ以下にしても、エピ
タキシャル成長層３の結晶性を良好に維持しつつ、エピ
タキシャル成長層３とサファイア基板１とを互いに分離
することができる。さらに、エピタキシャル成長層３の
厚みは５μｍ程度であり、エピタキシャル成長層３が薄
いので、エピタキシャル成長後、基板冷却時にエピタキ
シャル成長層３とサファイア基板１との熱膨張係数の差
によって生じる基板の反りを低減することができる。し
たがって、例えば金属を用いて行なう平坦なＳｉ基板４
との接着を容易にかつ均一に再現性良く行なうことが可
能となる。すなわち、第１の実施形態と基本的は同じ効
果を発揮することができる。
【００７３】しかも、Ｉｎ0.1 Ｇａ0.9 Ｎ層５のバンド
ギャップは、第１の実施形態におけるＺｎＯ層２のバン
ドギャップよりも狭いので、本実施形態では、第１の実
施形態よりもさらに低温で分離を行なうことができ、結
晶欠陥等の発生や基板の反りの発生をより効果的に抑制
することができる。
【００７４】（第３の実施形態）図７（ａ）〜（ｄ）
は、本発明の第３の実施形態における半導体装置の製造
方法を示す断面図である。
【００７５】まず、図７（ａ）に示す工程で、主面がほ
ぼ（０００１）面（ｃ面）であるサファイア基板１（ウ
エハ）を準備する。そして、サファイア基板１の上に、
例えばＭＯＣＶＤにより、スペーサ層となる厚み約３０
ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層５を形成し、さらに、同じ
装置内でのＭＯＣＶＤにより、Ｉｎ0.1 Ｇａ0.9 Ｎ層５
の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，ＡｌＧ
ａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキシャ
ル成長層３（厚み５μｍ）を形成する。本実施形態で
は、Ｉｎ0.1 Ｇａ0.9 Ｎ層に直接接触して、Ａｌ0.1 Ｇ
ａ0.9 Ｎ層が形成されている。半導体レーザを作製する
場合には、再成長技術等を用い、エピタキシャル成長層
３に導波路構造が組み込まれている。
【００７６】次に、図７（ｂ）に示す工程で、エピタキ
シャル成長層３を主面がほぼ（００１）面であるＳｉ基
板４（転写用基板）に接着し、図７（ｃ）に示す工程
で、サファイア基板１の裏面から、ＹＡＧレーザの第三
次高調波レーザ光（波長３５５ｎｍ、エネルギー３．４
９ｅＶに相当）あるいは低圧水銀灯輝線（波長３６５ｎ
ｍ、エネルギー３．３９ｅＶに相当）を照射して、エピ
タキシャル成長層３とサファイア基板１とを互いに分離
する。レーザ光又は低圧水銀灯輝線は、そのビーム（光
束）をウエハ面全体にスキャンさせるように照射され、
ウエハ全体は、サファイア基板１，Ｉｎ0.1 Ｇａ0.9 Ｎ
層５及びエピタキシャル成長層３相互の熱膨張係数の差
による膜中ストレスを緩和するために、５００℃程度に
加熱されている。この加熱温度は、基板上の各層の特性
の劣化や大きな変形を招かない範囲でストレス緩和の機
能を発揮するためには、４００℃以上７５０℃以下の範
囲にあることが好ましい。
【００７７】なお、半導体レーザを作成する場合には、
へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方
向と、Ｓｉ基板の＜１１０＞方向とが平行になるよう
に、エピタキシャル成長層３とＳｉ基板４とを互いに接
着する。
【００７８】また、Ｓｉ基板４をエピタキシャル成長層
３に接着するタイミングは、本実施形態のごとくレーザ
光の照射前であってもよいし、レーザ光の照射によるサ
ファイア基板１の分離後であってもよい。
【００７９】これにより、図７（ｄ）に示すように、サ
ファイア基板１とエピタキシャル成長層３とが互いに分
離する。その後、Ｓｉ基板４上のエピタキシャル成長層
３にコンタクトする電極の形成や、基板のへき開（半導
体レーザ作製の場合）などのプロセスを行なう。
【００８０】本実施形態においては、図７（ａ），図７
（ｄ）に示す工程で、例えば、それぞれ図２，図３に示
す構造において、ＺｎＯ層２に代えてＩｎ0.1 Ｇａ0.9
Ｎ層５を設けた構造が得られることになる。
【００８１】図８は、本実施形態のサファイア基板１
と、Ｉｎ0.1 Ｇａ0.9 Ｎ層５と、エピタキシャル成長層
３中のＡｌ0.1 Ｇａ0.9 Ｎ層とのバンド構造を示すエネ
ルギバンド図である。同図に示すように、Ｉｎ0.1 Ｇａ
0.9 Ｎ層５のバンドギャップ（禁制帯幅）Ｅ１は、３．
０ｅＶであり、Ａｌ0.1 Ｇａ0.9 Ｎ層のバンドギャップ
Ｅ２（３．５７ｅＶ）よりも小さく、Ａｌ0.1 Ｇａ0.9
Ｎ層のバンドギャップのバンドギャップＥ２はサファイ
ア基板１のバンドギャップＥ０よりも小さい。そして、
本実施形態では、剥離のために用いるレーザ光のエネル
ギーｈνは、Ｉｎ 0.1 Ｇａ0.9 Ｎ層５のバンドギャップ
Ｅ１よりも大きく、Ａｌ0.1 Ｇａ0.9 Ｎ層のバンドギャ
ップＥ２よりも小さい。
【００８２】従って、本実施形態では、第１の実施形態
におけるＺｎＯ層２をＩｎ0.1 Ｇａ 0.9 Ｎ層５によって
置き換えた構成となっており、ウエハの裏面に照射され
たレーザ光が、主としてＩｎ0.1 Ｇａ0.9 Ｎ層５で吸収
されてエピタキシャル成長層３にはほとんど到達しな
い。したがって、Ｉｎ0.1 Ｇａ0.9 Ｎ層５全体あるいは
Ｉｎ0.1 Ｇａ0.9 Ｎ層５のうちサファイア基板１との界
面付近の領域で結晶の分解又は融解が生じるので、低い
光パワー密度でエピタキシャル成長層３とサファイア基
板１とを互いに分離することができる。また、エピタキ
シャル成長層３がほとんど融解しないことから、エピタ
キシャル成長層３中に結晶欠陥やクラックが発生するの
を抑制することができる。すなわち、エピタキシャル成
長層３の厚みを５μｍ以下にしても、エピタキシャル成
長層３の結晶性を良好に維持しつつ、エピタキシャル成
長層３とサファイア基板１とを互いに分離することがで
きる。
【００８３】さらに、エピタキシャル成長層３の厚みは
５μｍ程度であり、エピタキシャル成長層３が薄いの
で、エピタキシャル成長後、基板冷却時にエピタキシャ
ル成長層３とサファイア基板１との熱膨張係数の差によ
って生じる基板の反りを低減することができる。したが
って、例えば金属を用いて行なう平坦なＳｉ基板４との
接着を容易にかつ均一に再現性良く行なうことが可能と
なる。すなわち、第１，第２の実施形態と基本的は同じ
効果を発揮することができる。
【００８４】しかも、本実施形態におけるＩｎ0.1 Ｇａ
0.9 Ｎ層５とＡｌ0.1 Ｇａ0.9 Ｎ層とのバンドギャップ
の差（０．５７ｅＶ）は、第１の実施形態におけるＺｎ
Ｏ層２とＧａＮ層とのバンドギャップの差（０．１２ｅ
Ｖ）や、第２の実施形態におけるＩｎ0.1 Ｇａ0.9 Ｎ層
５とＧａＮ層とのバンドギャップの差（０．３９ｅＶ）
よりも大きいので、本実施形態では、第１，第２の実施
形態よりもさらに、結晶欠陥等の発生や基板の反りの発
生をより効果的に抑制することができる。
【００８５】特に、ＹＡＧレーザの第三次高調波レーザ
光（波長３５５ｎｍ）を用いると、このレーザ光はＩｎ
0.1 Ｇａ0.9 Ｎ層５で吸収されるが、エピタキシャル成
長層の最下部であるＡｌ0.1 Ｇａ0.9 Ｎ層ではほとんど
吸収されないので、より効果的にＩｎ0.1 Ｇａ0.9 Ｎ層
５のうちサファイア基板１との界面付近の領域のみを分
解又は融解させることができる。
【００８６】−変形例− 図１８は、第３の実施形態の変形例に係るサファイア基
板，エピタキシャル成長層等のバンド構造を示すエネル
ギバンド図である。
【００８７】この変形例では、Ｉｎ0.1 Ｇａ0.9 Ｎ層５
に代えて、厚み０．３μｍのＧａＮ層５’を用いてい
る。エピタキシャル成長層３の基本的な構造は、第３の
実施形態と同様に、ｐ型，ｎ型又はアンドープのＧａＮ
層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造を有
し、その厚みは１μｍである。そして、本変形例では、
ＧａＮ層５’に直接接触して、Ａｌ0.1 Ｇａ0.9 Ｎ層が
形成されている。
【００８８】本変形例には、ＧａＮ層５’のバンドギャ
ップＥ１’（禁制帯幅）は３．４ｅＶであり、同図に示
すように、ＧａＮ層５’のバンドギャップＥ１’はＡｌ
0.1Ｇａ0.9 Ｎ層のバンドギャップＥ２（３．５７ｅ
Ｖ）よりも小さく、Ａｌ0.1 Ｇａ0.9 Ｎ層のバンドギャ
ップＥ２はサファイア基板１のバンドギャップＥ０より
も小さい。そして、本変形例においても、剥離のために
用いるレーザ光のエネルギーｈνは、ＧａＮ層５’のバ
ンドギャップＥ１’よりも大きく、Ａｌ0.1 Ｇａ 0.9 Ｎ
層のバンドギャップＥ２よりも小さい。したがって、本
変形例は、第３の実施形態と同じ効果を発揮することが
できる。
【００８９】また、本変形例によると、第３の実施形態
の効果に加えて、以下の効果が得られる。図１７に示す
ように、サファイア基板１０１の上に単層のＧａＮ層が
設けられている従来の半導体装置においては、エピタキ
シャル成長層１０３全体の厚みは、種々の手段を講じて
も４μｍが下限であり、それよりも薄くすると、割れや
剥がれが長じるという不具合があった。その原因は、エ
ピタキシャル成長層の下端部で空気が発生したり、スト
レスが開放されるときに衝撃が印加されることによると
いわれている。
【００９０】それに対し、本変形例においては、エピタ
キシャル成長層３全体の厚みを４μよりも薄くすること
ができる（本変形例においては、ＧａＮ層５’をエピタ
キシャル成長層として扱ったとしても、１．３μｍ）。
したがって、サファイア基板とエピタキシャル成長層
（窒化物半導体層）との熱膨張係数の差に起因するウエ
ハ全体の反りを抑制することができるので、平坦な転写
用基板とウエハとの接着が容易になる。そして、このよ
うな薄膜化されたエピタキシャル成長層を用いて、発光
ダイオード，半導体レーザ，高温・高速トランジスタを
形成すれば、エピタキシャル成長層が薄膜であることに
より、例えば直列抵抗の低減といったデバイス特性の向
上を図ることができる。
【００９１】（第４の実施形態）図９（ａ）〜（ｄ）
は、本発明の第４の実施形態における半導体装置の製造
方法を示す断面図である。
【００９２】まず、図９（ａ）に示す工程で、主面がほ
ぼ（０００１）面（ｃ面）であるサファイア基板１（ウ
エハ）を準備する。そして、サファイア基板１の上に、
例えば５００℃程度の低温でのＭＯＣＶＤにより、厚み
が約３０ｎｍのＡｌＮバッファ層６を形成した後、ＭＯ
ＣＶＤにより、ＡｌＮバッファ層６の上に、スペーサ層
となる厚み約３０ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層５を形成
し、さらに、同じ装置内でのＭＯＣＶＤにより、Ｉｎ
0.1 Ｇａ0.9 Ｎ層５の上に、ｐ型，ｎ型又はアンドープ
のＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層
構造のエピタキシャル成長層３（厚み５μｍ）を形成す
る。本実施形態では、Ｉｎ0.1 Ｇａ0.9 Ｎ層に直接接触
して、エピタキシャル成長層３中のＧａＮ層が形成され
ている。半導体レーザを作製する場合には、再成長技術
等を用い、エピタキシャル成長層３に導波路構造が組み
込まれている。
【００９３】次に、図９（ｂ）に示す工程で、エピタキ
シャル成長層３を主面がほぼ（００１）面であるＳｉ基
板４（転写用基板）に接着し、図９（ｃ）に示す工程
で、サファイア基板１の裏面からＫｒＦエキシマレーザ
光（波長２４８ｎｍ，エネルギー５ｅＶに相当）を照射
して、エピタキシャル成長層３とサファイア基板１とを
互いに分離する。レーザ光は、そのビーム（光束）をウ
エハ面全体にスキャンさせるように照射され、ウエハ全
体は、サファイア基板１，Ｉｎ0.1 Ｇａ0.9 Ｎ層５及び
エピタキシャル成長層３相互の熱膨張係数の差による膜
中ストレスを緩和するために、５００℃程度に加熱され
ている。この加熱温度は、基板上の各層の特性の劣化や
大きな変形を招かない範囲でストレス緩和の機能を発揮
するためには、４００℃以上７５０℃以下の範囲にある
ことが好ましい。
【００９４】なお、半導体レーザを作成する場合には、
へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方
向と、Ｓｉ基板の＜１１０＞方向とが平行になるよう
に、エピタキシャル成長層３とＳｉ基板４とを互いに接
着する。
【００９５】また、Ｓｉ基板４をエピタキシャル成長層
３に接着するタイミングは、本実施形態のごとくレーザ
光の照射前であってもよいし、レーザ光の照射によるサ
ファイア基板１の分離後であってもよい。
【００９６】これにより、図９（ｄ）に示すように、サ
ファイア基板１とエピタキシャル成長層３とが互いに分
離する。その後、Ｓｉ基板４上のエピタキシャル成長層
３にコンタクトする電極の形成や、基板のへき開（半導
体レーザ作製の場合）などのプロセスを行なう。
【００９７】本実施形態においては、図９（ａ），図９
（ｄ）に示す工程で、例えば、それぞれ図２，図３に示
す構造において、サファイア基板１の上にＡｌＮバッフ
ァ層６を設け、ＺｎＯ層２に代えてＩｎ0.1 Ｇａ0.9 Ｎ
層５を設けた構造が得られることになる。
【００９８】図１０は、本実施形態のサファイア基板１
と、ＡｌＮバッファ層６と、Ｉｎ0. 1 Ｇａ0.9 Ｎ層５
と、エピタキシャル成長層３中のＧａＮ層とのバンド構
造を示すエネルギバンド図である。同図に示すように、
Ｉｎ0.1 Ｇａ0.9 Ｎ層５のバンドギャップＥ１は、３．
０ｅＶであり、ＧａＮ層のバンドギャップＥ４（３．３
９ｅＶ）や、ＡｌＮバッファ層６のバンドギャップＥ３
（６．１ｅＶ）よりも小さい。そして、剥離のために照
射されるレーザ光のエネルギーｈνは、Ｉｎ0.1Ｇａ0.9
Ｎ層５のバンドギャップＥ１よりも大きく、ＡｌＮバ
ッファ層６のバンドギャップＥ３（６．１ｅＶ）よりも
小さい。
【００９９】従って、本実施形態では、第１の実施形態
におけるＺｎＯ層２をＩｎ0.1 Ｇａ 0.9 Ｎ層５によって
置き換えた構成となっており、ウエハの裏面に照射され
たレーザ光が、主としてＩｎ0.1 Ｇａ0.9 Ｎ層５で吸収
されてエピタキシャル成長層３にはほとんど到達しな
い。したがって、Ｉｎ0.1 Ｇａ0.9 Ｎ層５全体あるいは
Ｉｎ0.1 Ｇａ0.9 Ｎ層５のうちサファイア基板１との界
面付近の領域で結晶の分解又は融解が生じるので、低い
光パワー密度でエピタキシャル成長層３とサファイア基
板１とを互いに分離することができる。また、エピタキ
シャル成長層３がほとんど融解しないことから、エピタ
キシャル成長層３中に結晶欠陥やクラックが発生するの
を抑制することができる。すなわち、エピタキシャル成
長層３の厚みを５μｍ以下にしても、エピタキシャル成
長層３の結晶性を良好に維持しつつ、エピタキシャル成
長層３とサファイア基板１とを互いに分離することがで
きる。さらに、エピタキシャル成長層３の厚みは５μｍ
程度であり、エピタキシャル成長層３が薄いので、エピ
タキシャル成長後、基板冷却時にエピタキシャル成長層
３とサファイア基板１との熱膨張係数の差によって生じ
る基板の反りを低減することができる。したがって、例
えば金属を用いて行なう平坦なＳｉ基板４との接着を容
易にかつ均一に再現性良く行なうことが可能となる。す
なわち、第１，第２，第３の実施形態と基本的は同じ効
果を発揮することができる。
【０１００】しかも、本実施形態におけるＩｎ0.1 Ｇａ
0.9 Ｎ層５とＧａＮ層とのバンドギャップの差（０．３
９ｅＶ）は、第１の実施形態におけるＺｎＯ層２とＧａ
Ｎ層とのバンドギャップの差（０．１２ｅＶ）よりも大
きいので、本実施形態では、第１の実施形態よりもさら
に低温で分離を行なうことができ、結晶欠陥等の発生や
基板の反りの発生をより効果的に抑制することができ
る。
【０１０１】さらに、本実施形態においては、サファイ
ア基板１と、スペーサ層であるＩｎ 0.1 Ｇａ0.9 Ｎ層５
との格子不整合による歪みを緩和するためのバッファ層
であるＡｌＮバッファ層６が設けられているので、Ｉｎ
0.1 Ｇａ0.9 Ｎ層５を直接サファイア基板１上に形成す
る場合に比べて、両者の格子不整合に起因する歪みが緩
和され、Ｉｎ0.1 Ｇａ0.9 Ｎ層５及びエピタキシャル成
長層５の結晶性は向上する。すなわち、第１〜第３の実
施形態に比べて、さらに、エピタキシャル成長層５を用
いて形成されるデバイスの特性（例えば半導体レーザに
おいては、発光強度）の向上を図ることができる。
【０１０２】−変形例− 図１９は、第４の実施形態の変形例に係るサファイア基
板，エピタキシャル成長層等のバンド構造を示すエネル
ギバンド図である。
【０１０３】この変形例では、厚みが約３０ｎｍのＡｌ
Ｎバッファ層６に代えて、厚みが１μｍのＡｌＮバッフ
ァ層６’が形成されている。また、ＡｌＮバッファ層
６’の上に、厚み約３０ｎｍのＩｎ0.1 Ｇａ0.9 Ｎ層５
に代えて、厚みが０．３μｍのＩｎ0.1 Ｇａ0.9 Ｎ層又
はＧａＮ層からなるスペーサ層５”が形成されている。
エピタキシャル成長層３の基本的な構造は、第４の実施
形態と同様に、ｐ型，ｎ型又はアンドープのＧａＮ層，
ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造を有して
いる。そして、エピタキシャル成長層３の厚みは２μｍ
である。そして、本変形例では、スペーサ層５”に直接
接触して、Ａｌ0.4 Ｇａ0.6 Ｎ層が形成されている。こ
の変形例においては、スペーサ層５”に直接接触するＡ
ｌＧａＮ層のＡｌ組成率は、３５５ｎｍ波長のレーザ光
が吸収されない範囲である５％以上であればよい。
【０１０４】本変形例では、スペーサ層５”のバンドギ
ャップＥ２”は３．４ｅＶ又は３．０ｅＶであり、スペ
ーサ層５”のバンドギャップＥ１”は、Ａｌ0.4 Ｇａ
0.6 Ｎ層のバンドギャップＥ４’（４．３ｅＶ）や、Ａ
ｌＮバッファ層６’のバンドギャップＥ３’（６．１ｅ
Ｖ）よりも小さい。そして、剥離のために照射されるレ
ーザ光のエネルギーｈνは、スペーサ層５”のバンドギ
ャップＥ１”よりも大きく、ＡｌＮバッファ層６’のバ
ンドギャップＥ３’（６．１ｅＶ）よりも小さい。した
がって、本変形例では、第４の実施形態と同じ効果を発
揮することができる。
【０１０５】さらに、本変形例では、第４の実施形態の
効果に加えて、以下の効果を発揮することができる。す
なわち、第３の実施形態の変形例と同様に、エピタキシ
ャル成長層３全体の厚みを４μよりも薄くすることがで
きる（本変形例においては、スペーサ層５”をエピタキ
シャル成長層として扱ったとしても、２．３μｍ）。し
たがって、サファイア基板とエピタキシャル成長層（窒
化物半導体層）との熱膨張係数の差に起因するウエハ全
体の反りを抑制することができるので、平坦な転写用基
板とウエハとの接着が容易になる。また、このようにＡ
ｌＮバッファ層６’の厚みを従来の５０ｎｍから１μｍ
まで厚くすることにより、エピタキシャル成長層の結晶
性を改善することが可能となる。第４の実施形態の構造
では、エピタキシャル成長層（窒化物半導体層）の転位
密度が１０9 ／ｃｍ2 程度であるが、本変形例ではエピ
タキシャル成長層（窒化物半導体層）の転位密度が１０
8／ｃｍ2 程度であり、１桁小さい転位密度を実現する
ことができる。このような結晶性改善の効果を確実に得
るためには、ＡｌＮバッファ層６’の厚みが１μｍ以上
であることが好ましい。
【０１０６】（第５の実施形態）図１１（ａ）〜（ｄ）
は、本発明の第５の実施形態における半導体装置の製造
方法を示す断面図である。
【０１０７】まず、図１１（ａ）に示す工程で、主面が
ほぼ（０００１）面（ｃ面）であるサファイア基板１
（ウエハ）を準備する。そして、サファイア基板１の上
に、例えばＲＦスパッタリングにより、スペーサ層とな
る厚みが約１００ｎｍのＺｎＯ層２を形成した後、ＭＯ
ＣＶＤにより、ＺｎＯ層２の上に、厚みが約３０ｎｍの
Ａｌ0.05Ｇａ0.95Ｎ層と厚みが約３０ｎｍのＡｌ0.1 Ｇ
ａ0.9 Ｎ層とを５層ずつ積層したＡｌＧａＮ積層部７を
形成する。その後、ＭＯＣＶＤにより、ＡｌＧａＮ積層
部７の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，Ａ
ｌＧａＮ層及びＩｎＧａＮ層を含む多層構造のエピタキ
シャル成長層３（厚み５μｍ）を形成する。本実施形態
では、ＡｌＧａＮ積層部７に直接接触して、エピタキシ
ャル成長層３中のＧａＮ層が形成されている。半導体レ
ーザを作製する場合には、再成長技術等を用い、エピタ
キシャル成長層３に導波路構造が組み込まれている。
【０１０８】次に、図１１（ｂ）に示す工程で、エピタ
キシャル成長層３を主面がほぼ（００１）面であるＳｉ
基板４（転写用基板）に接着し、図１１（ｃ）に示す工
程で、サファイア基板１の裏面から、ＹＡＧレーザの第
３次高調波レーザ光（波長３５５ｎｍ，エネルギー３．
４９ｅＶに相当）を照射することにより、サファイア基
板１とエピタキシャル成長層３とを互いに分離する。レ
ーザ光は、そのビーム（光束）をウエハ面全体にスキャ
ンさせるように照射され、ウエハ全体は、サファイア基
板１，ＺｎＯ層２，積層部７及びエピタキシャル成長層
３相互の熱膨張係数の差による膜中ストレスを緩和する
ために、５００℃程度に加熱されている。この加熱温度
は、基板上の各層の特性の劣化や大きな変形を招かない
範囲でストレス緩和の機能を発揮するためには、４００
℃以上７５０℃以下の範囲にあることが好ましい。
【０１０９】なお、半導体レーザを作成する場合には、
へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方
向と、Ｓｉ基板の＜１１０＞方向とが平行になるよう
に、エピタキシャル成長層３とＳｉ基板４とを互いに接
着する。
【０１１０】なお、ここで、ＹＡＧレーザの第３次高調
波レーザ光（波長３５５ｎｍ）の光密度は、２００ｍＪ
／ｃｍ2 以上であるのが望ましい。
【０１１１】また、Ｓｉ基板４をエピタキシャル成長層
３に接着するタイミングは、本実施形態のごとくレーザ
光の照射前であってもよいし、レーザ光の照射によるサ
ファイア基板１の分離後であってもよい。
【０１１２】これにより、図１１（ｄ）に示すように、
サファイア基板１とエピタキシャル成長層３とが互いに
分離する。その後、Ｓｉ基板４上のエピタキシャル成長
層３にコンタクトする電極の形成や、基板のへき開（半
導体レーザ作製の場合）などのプロセスを行なう。
【０１１３】本実施形態においては、図１１（ａ），図
１１（ｄ）に示す工程で、例えば、それぞれ図２，図３
に示す構造において、ＺｎＯ層２に代えてＡｌＧａＮ積
層部７を設けた構造が得られることになる。
【０１１４】図１２は、本実施形態のサファイア基板１
と、ＺｎＯ層２と、ＡｌＧａＮ積層部７と、エピタキシ
ャル成長層３中のＧａＮ層とのバンド構造を示すエネル
ギバンド図である。
【０１１５】本実施形態においても、ウエハの裏面に照
射されたレーザ光が、主としてＺｎＯ層２で吸収され
て、ＡｌＧａＮ積層部７やエピタキシャル成長層３には
ほとんど到達しない。したがって、ＺｎＯ層２全体ある
いはＺｎＯ層２のうちサファイア基板１との界面付近の
領域で結晶の分解又は融解が生じるので、低い光パワー
密度でエピタキシャル成長層３とサファイア基板１とを
互いに分離することができる。また、エピタキシャル成
長層３がほとんど融解しないことから、エピタキシャル
成長層３中に結晶欠陥やクラックが発生するのを抑制す
ることができる。また、エピタキシャル成長層３の厚み
は５μｍ程度であり、エピタキシャル成長層３が薄いの
で、エピタキシャル成長後、基板冷却時にエピタキシャ
ル成長層３とサファイア基板１との熱膨張係数の差によ
って生じる基板の反りを低減することができる。したが
って、例えば金属を用いて行なう平坦なＳｉ基板４との
接着を容易にかつ均一に再現性良く行なうことが可能と
なる。
【０１１６】しかも、図１１（ｄ）の拡大図に示すよう
に、レーザ光の照射で生じたＺｎＯ層２内の結晶欠陥や
クラックが、Ａｌ0.05Ｇａ0.95Ｎ層とＡｌ0.1 Ｇａ0.9
Ｎ層とを５層ずつ積層したＡｌＧａＮ積層部７の各層間
の界面において終端される。したがって、より効果的に
結晶欠陥やクラックのエピタキシャル成長層３への伝播
を阻止することができ、エピタキシャル成長層５の結晶
性は向上する。すなわち、第１〜第３の実施形態に比べ
て、さらに、エピタキシャル成長層３を用いて形成され
るデバイスの特性（例えば半導体レーザにおいては、発
光強度）の向上を図ることができる。
【０１１７】なお、積層部７は、本実施形態のごとく互
いに組成が異なる２つの薄膜を交互に積層して構成され
ている必要はなく、３つ以上の薄膜を交互に積層して形
成してもよいし、複数の薄膜同士の組成がすべて異なっ
ていてもよい。薄膜を形成していくごとに、逐次組成が
異なれば、その境界で結晶欠陥やクラックの進展がくい
止められるからである。
【０１１８】さらに、このような積層部７を設ける場合
には、必ずしもレーザ光の照射によりエピタキシャル成
長層の基板からの分離を伴う必要はなく、基板上にエピ
タキシャル成長されたエピタキシャル成長層をそのまま
用いてもよい。その場合には、ＺｎＯ層２などのスペー
サ層は必ずしも必要でない。そして、エピタキシャル成
長層を積層部７の上に形成することにより、エピタキシ
ャル成長層における結晶欠陥やクラックが従来のデバイ
スよりも低減されるので、デバイスの特性（例えば半導
体レーザの場合は発光強度）の向上を図ることができる
という効果を発揮することができる。
【０１１９】−変形例− また、ＧａＮ積層部７は、多重量子井戸構造にすること
もできる。図１３は、ＡｌＧａＮ積層部７を多重量子井
戸構造にした本実施形態の変形例を示す断面図である。
図１３に示すように、エピタキシャル成長層３は、サフ
ァイア基板から分離されてＳｉ基板４の上に搭載されて
おり、エピタキシャル成長層３の上に、積層部７と、Ｚ
ｎＯ層２と、ｎ型電極１０とが順次設けられている。こ
の構造は、エピタキシャル成長層３及び積層部７がサフ
ァイア基板から分離されてＳｉ基板上に移動された後の
状態を示している。ただし、エピタキシャル成長層３及
び積層部７をサファイア基板から分離する方法は、本実
施形態の方法に限定されるものではなく、スペーサ層で
あるＺｎＯ層２がなくてもよい。エピタキシャル成長層
３は、半導体レーザにおいては、図３に示すような構造
を有していることになる。
【０１２０】この例では、ＡｌＧａＮ積層部７は、高濃
度のｐ型不純物がドープされた厚みが約２ｎｍのＡｌ
0.05Ｇａ0.95Ｎ層７ａと、アンドープの厚みが約１０ｎ
ｍのＡｌ0.1 Ｇａ0.9 Ｎ層ｂとを５層ずつ積層した構造
となっている。このように、高濃度ドープされた複数の
量子井戸を各々アンドープ層間に介在させる構造を採る
ことにより、欠陥領域を低減しつつ、低抵抗のｐ型領域
を形成することができる。すなわち、バルクの単結晶基
板に結晶欠陥やクラックが多く存在する場合でも、単結
晶基板中の結晶欠陥やクラックの半導体層への伝播が積
層部において阻止されるので、結晶性の良好な半導体層
が得られる。そして、キャリアのエピタキシャル成長層
３への供給効率を高めることができるので、デバイスの
特性（例えば半導体レーザにおいては、発光強度）の向
上と直列抵抗の低減とを図ることができる。
【０１２１】（第６の実施形態）図１４（ａ）〜（ｄ）
は、本発明の第６の実施形態における半導体装置の製造
方法を示す断面図である。
【０１２２】まず、図１４（ａ）に示す工程で、主面が
ほぼ（０００１）面（ｃ面）であるサファイア基板１
（ウエハ）を準備する。そして、サファイア基板１の上
に、例えばＲＦスパッタリングにより、スペーサ層とな
る厚みが約１００ｎｍのＺｎＯ層２を形成した後、Ｚｎ
Ｏ層２の上に、ｐ型，ｎ型又はアンドープのＧａＮ層，
ＡｌＧａＮ層及びＩｎＧａＮ層を含む多層構造のエピタ
キシャル成長層３を形成する。そして、エピタキシャル
成長層３の内部に、約１００ｎｍのタングステン層又は
ＳｉＯ2 ／ＴｉＯ2 多層膜からなる被覆部８を形成す
る。具体的には、例えば厚みが約１μｍのＧａＮ層をＺ
ｎＯ層２の上に形成した後に、例えばＲＦスパッタリン
グ法により、ＧａＮ層の上からタングステン膜あるいは
ＳｉＯ2 ／ＴｉＯ2 多層膜を形成する。このタングステ
ン膜あるいはＳｉＯ2 ／ＴｉＯ2 多層膜を例えば反応性
イオンエッチング法によりパターニングして、１０μｍ
の間隙で並ぶ幅約５μｍのストライプ状の被覆部８を形
成する。ただし、ドット状（島状）の被覆部を設けても
よい。続いて、例えばＭＯＣＶＤにより、ＧａＮ層のう
ち被覆部８の間隙に位置する部分から、ＧａＮ層，Ａｌ
ＧａＮ層及びＩｎＧａＮ層をエピタキシャル成長にさせ
ることにより、合計厚み約６μｍの多層構造のエピタキ
シャル成長層３を形成する。本実施形態では、ＺｎＯ層
２に直接接触して、エピタキシャル成長層３中のＧａＮ
層が形成されている。半導体レーザを作製する場合に
は、再成長技術等を用い、エピタキシャル成長層３に導
波路構造が組み込まれている。
【０１２３】なお、被覆部８を直接スペーサ層であるＺ
ｎＯ層２の上に形成してから、その後、ＺｎＯ層のうち
各被覆部８の間隙に位置する部分からエピタキシャル成
長層３を成長させてもよい。
【０１２４】次に、図１４（ｂ）に示す工程で、エピタ
キシャル成長層３を主面がほぼ（００１）面であるＳｉ
基板４（転写用基板）に接着し、図１４（ｃ）に示す工
程で、サファイア基板１の裏面から、ＫｒＦエキシマレ
ーザ（波長２４８ｎｍ）を照射して、エピタキシャル成
長層３とサファイア基板１とを互いに分離する。レーザ
光は、そのビーム（光束）をウエハ面全体にスキャンさ
せるように照射され、ウエハ全体は、サファイア基板
１，ＺｎＯ層２，被覆部８及びエピタキシャル成長層３
相互の熱膨張係数の差による膜中ストレスを緩和するた
めに、５００℃程度に加熱されている。この加熱温度
は、基板上の各層の特性の劣化や大きな変形を招かない
範囲でストレス緩和の機能を発揮するためには、４００
℃以上７５０℃以下の範囲にあることが好ましい。
【０１２５】なお、半導体レーザを作成する場合には、
へき開が容易になるように、ＧａＮ層の＜ 1 1-2 0＞方
向と、Ｓｉ基板の＜１１０＞方向とが平行になるよう
に、エピタキシャル成長層３とＳｉ基板４とを互いに接
着する。
【０１２６】また、Ｓｉ基板４をエピタキシャル成長層
３に接着するタイミングは、本実施形態のごとくレーザ
光の照射前であってもよいし、レーザ光の照射によるサ
ファイア基板１の分離後であってもよい。
【０１２７】なお、ここでＫｒＦエキシマレーザの光密
度は、６００ｍＪ／ｃｍ2 以上であるのが望ましい。
【０１２８】これにより、図１４（ｄ）に示すように、
サファイア基板１とエピタキシャル成長層３とが互いに
分離する。その後、Ｓｉ基板４上のエピタキシャル成長
層３にコンタクトする電極の形成や、基板のへき開（半
導体レーザ作製の場合）などのプロセスを行なう。
【０１２９】図１５は、ＳｉＯ2 ／ＴｉＯ2 多層膜８ｘ
の構造例を示す断面図である。図１５に示すように、Ｓ
ｉＯ2 ／ＴｉＯ2 多層膜８ｘは、厚み５９．７ｎｍのＳ
ｉＯ 2 膜８ａと、厚み５９．７ｎｍのＴｉＯ2 膜８ｂと
を交互に各々４回ずつ積層して構成されている。この構
造によって、ＵＶ光３５５ｎｍ（例えばＹＡＧレーザの
第３次高調波）に対する反射率が９９．５％という高い
値になる。
【０１３０】本実施形態においても、ウエハの裏面に照
射されたレーザ光が、主としてＺｎＯ層２で吸収され
て、ＡｌＧａＮ積層部７やエピタキシャル成長層３には
ほとんど到達しない。したがって、ＺｎＯ層２全体ある
いはＺｎＯ層２のうちサファイア基板１との界面付近の
領域で結晶の分解又は融解が生じるので、低い光パワー
密度でエピタキシャル成長層３とサファイア基板１とを
互いに分離することができる。また、エピタキシャル成
長層３の厚みは５μｍ程度であり、エピタキシャル成長
層３が薄いので、エピタキシャル成長後、基板冷却時に
エピタキシャル成長層３とサファイア基板１との熱膨張
係数の差によって生じる基板の反りを低減することがで
きる。したがって、例えば金属を用いて行なう平坦なＳ
ｉ基板４との接着を容易にかつ均一に再現性良く行なう
ことが可能となる。
【０１３１】加えて、本実施形態の製造方法では、第１
の実施形態における窒化物半導体層であるエピタキシャ
ル成長層３の内部に、タングステン層又はＳｉＯ2 ／Ｔ
ｉＯ 2 多層膜からなる被覆部８を形成している。被覆部
８としてタングステン層を挿入した場合には、レーザ光
はタングステン層によって反射され、ＧａＮ層及びＺｎ
Ｏ層のうちタングステン層の下方に位置する部分に閉じ
込められ、より低いパワー密度でのサファイア基板１と
エピタキシャル成長層３との分離が可能となる。被覆部
８としてＳｉＯ2 ／ＴｉＯ2 多層膜とした場合にも、Ｓ
ｉＯ2 層とＴｉＯ2 層との膜厚の調整により、レーザ光
の反射率を大きくすることができ、タングステン層と同
様の効果がある。
【０１３２】特に、被覆部８としてＳｉＯ2 ／ＴｉＯ2
多層膜を用いた場合には、その熱伝導率がＧａＮ層に比
べて低いので、分離工程におけるレーザ光によって上昇
した熱を閉じ込める機能が高くなる。したがって、より
低いパワー密度でのサファイア基板１とエピタキシャル
成長層３との分離が可能となる。
【０１３３】しかも、本実施形態では、被覆部８を形成
した後に、下地となるＧａＮ層からＧａＮ層，ＡｌＧａ
Ｎ層及びＩｎＧａＮ層を形成している。その場合には、
エピタキシャル成長する結晶層が被覆部８の間隙を越え
ると、上方への結晶成長と共に被覆部８の上面に沿って
横方向にも成長することで、エピタキシャル成長層３が
形成される。このような構造の場合には、結晶成長の終
了後に、ＺｎＯ層２に接するＧａＮ層で結晶欠陥やクラ
ックが発生して、それらがＧａＮ層の上方に成長する結
晶層に伝播しても、横方向に成長する結晶層にはほとん
ど伝播しないことがわかっている。したがって、エピタ
キシャル成長層３のうち被覆部８の上方に位置する部分
には、下地の影響をほとんど受けず、下地から伝播した
結晶欠陥やクラックがほとんど存在していない。つま
り、本実施形態の製造方法により、特に結晶性の良好な
エピタキシャル成長が可能となる。
【０１３４】したがって、本実施形態の製造方法による
と、第１の実施形態よりもさらに低いレーザ光のパワー
密度でサファイア基板１とエピタキシャル成長層３との
分離を行なうことができるとともに、エピタキシャル成
長層３における結晶欠陥・クラックをより低減できる。
【０１３５】（第７の実施形態）図２０は、第７の実施
形態に係るサファイア基板，エピタキシャル成長層等の
バンド構造を示すエネルギバンド図である。
【０１３６】この実施形態では、第４の実施形態におけ
る厚みが約３０ｎｍのＡｌＮバッファ層６に代えて、厚
みが１μｍのＡｌＮバッファ層６’が形成されている。
また、ＡｌＮバッファ層６’の上に、第４の実施形態に
おけるＩｎ0.1 Ｇａ0.9 Ｎ層又はＧａＮ層からなるスペ
ーサ層５”を設けずに、厚いＧａＮ層を含むエピタキシ
ャル成長層３を形成する。エピタキシャル成長層３の基
本的な構造は、第４の実施形態と同様に、ｐ型，ｎ型又
はアンドープのＧａＮ層，ＡｌＧａＮ層及びＩｎＧａＮ
層を含む多層構造を有している。そして、エピタキシャ
ル成長層３の厚みは４μｍである。そして、本実施形態
では、ＡｌＮバッファ層６’に直接接触して、ＧａＮ層
が形成されている。
【０１３７】本実施形態では、エピタキシャル成長層３
中のＧａＮ層のバンドギャップＥ５は３．４ｅＶであ
り、ＡｌＮバッファ層６’のバンドギャップＥ３’
（６．１ｅＶ）よりも小さい。そして、剥離のために照
射されるレーザ光のエネルギーｈνは、ＧａＮ層のバン
ドギャップＥ５（３．４ｅＶ）よりも大きく、ＡｌＮバ
ッファ層６’のバンドギャップＥ３’（６．１ｅＶ）よ
りも小さい。
【０１３８】本実施形態では、第４の実施形態における
変形例と同様に、ＡｌＮバッファ層６’の厚みを従来の
５０ｎｍから１μｍまで厚くすることにより、エピタキ
シャル成長層の結晶性を改善することが可能となる。第
４の実施形態の構造では、エピタキシャル成長層（窒化
物半導体層）の転位密度が１０9 ／ｃｍ2 程度である
が、本実施形態ではエピタキシャル成長層（窒化物半導
体層）の転位密度が１０ 8 ／ｃｍ2 程度であり、１桁小
さい転位密度を実現することができる。このような結晶
性改善の効果を確実に得るためには、ＡｌＮバッファ層
６’の厚みが１μｍ以上であることが好ましい。
【０１３９】（その他の実施形態）上記各実施形態及び
それらの変形例における半導体装置の製造方法及びその
過程で形成される構造は、III-V 族化合物半導体層を有
する半導体装置に適用することで、特に著効を発揮する
ことができる。本発明の半導体装置の種類としては、発
光ダイオード，半導体レーザをはじめ、半導体レーザ以
外の半導体装置、例えばＭＥＳＦＥＴ，ＨＥＭＴ，ショ
ットキーダイオードなどに適用することができる。
【０１４０】本発明において、エピタキシャル成長され
る各層の下地となる基板（単結晶基板）は、サファイア
基板に限られず、ＳｉＣ基板，ＭｇＯ基板，ＬｉＧａＯ
2 基板，ＬｉＧａx Ａｌ1-x Ｏ2 （０≦ｘ≦１）混晶基
板などを用いることができる。サファイア基板を用いる
ことにより、初期成長を改善し結晶性の良好な窒素を含
むIII-V 族化合物半導体層をその上に形成することがで
きる。また、ＳｉＣ基板，ＭｇＯ基板，ＬｉＧａＯ2 基
板又はＬｉＧａx Ａｌ1-x Ｏ2 混晶基板を用いることに
より、単結晶基板の格子定数が窒素を含むIII-V 族化合
物半導体層と近くなるので、結晶性の良好な窒素を含む
III-V 族化合物からなる半導体層をその上に形成するこ
とが可能となる。
【０１４１】本発明においては、サファイア基板から分
離されたエピタキシャル成長層をＳｉ基板（転写用基
板）に移動させたが、転写用基板としては、Ｓｉ基板以
外にＧａＡｓ基板又，ＧａＰ基板，ＩｎＰ基板などを用
いることもできる。これらの単結晶基板を用いることに
より、良好なへき開面が容易に得られるからである。
【０１４２】上記各実施形態においては、サファイア基
板から分離されたエピタキシャル成長層をＳｉ基板に移
動させたが、分離されたエピタキシャル成長層を他の基
板上に搭載することなく、そのまま用いてもよい。
【０１４３】
【発明の効果】本発明の第１の半導体装置の製造方法に
よれば、単結晶基板上に、禁制帯幅が単結晶基板よりも
小さいスペーサ層を形成した後、スペーサ層のうえに半
導体層を形成し、その後、単結晶基板の裏面から光をス
ペーサ層に照射して、半導体層と単結晶基板とを互いに
分離させるようにしたので、半導体層における結晶欠陥
やクラックの発生を抑制しつつ、薄い半導体層を基板か
ら分離することができる。
【０１４４】本発明の第２の半導体装置の製造方法によ
れば、単結晶基板の上面上に、複数の薄膜を逐次組成を
変化させて積層してなる欠陥進展防止用の積層部を形成
した後、積層部の上に半導体層を形成するようにしたの
で、バルクの単結晶基板に結晶欠陥やクラックが多く存
在する場合でも、結晶性の良好な半導体層を得ることが
できる。
【０１４５】本発明の半導体装置によれば、基板上に発
光領域となる活性層を含む半導体層を設け、半導体層の
上に多重量子量子井戸層を設けたので、高性能の半導体
レーザを得ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態に
おける半導体装置の製造方法を示す断面図である。
【図２】図１（ａ）に示す工程で形成される積層構造の
例を示す断面図である。
【図３】図１（ｄ）に示す工程で形成される積層構造の
例を示す図である。
【図４】第１の実施形態のサファイア基板、ＺｎＯ層、
及びエピタキシャル成長層中のＧａＮ層のバンド構造を
示すエネルギバンド図である。
【図５】（ａ）〜（ｄ）は、本発明の第２の実施形態に
おける半導体装置の製造方法を示す断面図である。
【図６】第２の実施形態のサファイア基板、Ｉｎ0.1 Ｇ
ａ0.9 Ｎ層、及びエピタキシャル成長層中のＧａＮ層の
バンド構造を示すエネルギバンド図である。
【図７】（ａ）〜（ｄ）は、本発明の第３の実施形態に
おける半導体装置の製造方法を示す断面図である。
【図８】第３の実施形態のサファイア基板、Ｉｎ0.1 Ｇ
ａ0.9 Ｎ層、及びエピタキシャル成長層中のＡｌ0.1 Ｇ
ａ0.9 Ｎ層のバンド構造を示すエネルギバンド図であ
る。
【図９】（ａ）〜（ｄ）は、本発明の第４の実施形態に
おける半導体装置の製造方法を示す断面図である。
【図１０】第４の実施形態のサファイア基板、ＡｌＮバ
ッファ層、Ｉｎ0.1 Ｇａ0.9 Ｎ層、及びエピタキシャル
成長層中のＧａＮ層のバンド構造を示すエネルギバンド
図である。
【図１１】（ａ）〜（ｄ）は、本発明の第５の実施形態
における半導体装置の製造方法を示す断面図である。
【図１２】第５の実施形態のサファイア基板、ＺｎＯ
層、ＡｌＧａＮ積層部、及びエピタキシャル成長層中の
ＧａＮ層のバンド構造を示すエネルギバンド図である。
【図１３】ＡｌＧａＮ積層部を多重量子井戸構造にした
第５の実施形態の変形例を示す断面図である。
【図１４】（ａ）〜（ｄ）は、本発明の第６の実施形態
における半導体装置の製造方法を示す断面図である。
【図１５】第６の実施形態におけるＳｉＯ2 ／ＴｉＯ2
多層膜の構造例を示す断面図である。
【図１６】従来の半導体装置の製造方法を示す構成図で
ある。
【図１７】従来の半導体装置における各層の禁制帯幅の
ダイヤグラムを示す模式図である。
【図１８】第３の実施形態の変形例に係るサファイア基
板，エピタキシャル成長層等のバンド構造を示すエネル
ギバンド図である。
【図１９】第４の実施形態の変形例に係るサファイア基
板，エピタキシャル成長層等のバンド構造を示すエネル
ギバンド図である。
【図２０】第７の実施形態に係るサファイア基板，エピ
タキシャル成長層等のバンド構造を示すエネルギバンド
図である。
【符号の説明】
１ サファイア基板 ２ ＺｎＯ層 ３ エピタキシャル成長層 ４ Ｓｉ基板 ５ Ｉｎ0.1 Ｇａ0.9 Ｎ層 ６ ＡｌＮバッファ層 ７ 積層部 ８ 被覆部 １０ ｐ型電極

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 単結晶基板からのエピタキシャル成長に
    より形成された半導体層を有する半導体装置の製造方法
    であって、 上記単結晶基板の上面を覆うように、上記半導体層の最
    下部よりも小さい禁制帯幅を有するスペーサ層を形成す
    る工程（ａ）と、 上記スペーサ層の上に、上記半導体層を形成する工程
    （ｂ）と、 上記単結晶基板の禁制帯幅より小さく、かつ、上記スペ
    ーサ層の禁制帯幅よりも大きいエネルギーを有する光
    を、上記単結晶基板の裏面側から上記スペーサ層に照射
    して、上記半導体層を上記単結晶基板から分離する工程
    （ｃ）とを含む半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 上記工程（ｂ）では、上記半導体層として窒素を含む化
    合物半導体層を形成することを特徴とする半導体装置の
    製造方法。
  3. 【請求項３】 請求項１又は２記載の半導体装置の製造
    方法において、 上記工程（ｂ）では、上記半導体層としてIII-V 族化合
    物半導体層を形成することを特徴とする半導体装置の製
    造方法。
  4. 【請求項４】 請求項４記載の半導体装置の製造方法に
    おいて、 上記工程（ａ）では、上記スペーサ層としてＺｎＯ層を
    形成し、 上記工程（ｂ）では、上記半導体層の最下部を上記Ｚｎ
    Ｏ層の禁制帯幅よりも大きい窒素を含むIII-V 族化合物
    材料により構成することを特徴とする半導体装置の製造
    方法。
  5. 【請求項５】 請求項１〜３のうちいずれか１つに記載
    の半導体装置の製造方法において、 上記工程（ａ）では、上記スペーサ層として窒素を含む
    III-V 族化合物半導体層を形成し、 上記工程（ｂ）では、上記半導体層の最下部を上記スペ
    ーサ層よりも禁制帯幅の大きい窒素を含むIII-V 族化合
    物半導体層により構成することを特徴とする半導体装置
    の製造方法。
  6. 【請求項６】 請求項５記載の半導体装置の製造方法に
    おいて、 上記工程（ａ）では、上記スペーサ層としてＩｎx Ｇａ
    1-x Ｎ層（０＜ｘ≦１）を形成し、 上記工程（ｂ）では、上記半導体層の最下部をＡｌy Ｇ
    ａ1-y Ｎ層（０＜ｙ≦１）により構成することを特徴と
    する半導体装置の製造方法。
  7. 【請求項７】 請求項５記載の半導体装置の製造方法に
    おいて、 上記工程（ａ）では、上記スペーサ層としてＧａＮ層を
    形成し、 上記工程（ｂ）では、上記半導体層の最下部をＡｌy Ｇ
    ａ1-y Ｎ層（０＜ｙ≦１）により構成することを特徴と
    する半導体装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、 上記工程（ａ）では、上記スペーサ層としてＧａＮ層を
    形成し、 上記工程（ｂ）では、上記半導体層の厚みを０．５μｍ
    以上で４μｍ未満の範囲の値にすることを特徴とする半
    導体装置の製造方法。
  9. 【請求項９】 請求項１〜７のうちいずれか１つに記載
    の半導体装置の製造方法において、 上記工程（ａ）の後で上記工程（ｂ）の前に、上記スペ
    ーサ層の上に、複数の薄膜を逐次組成を変化させて積層
    してなる積層部を形成する工程をさらに含み、 上記工程（ｂ）では、上記積層部の上に上記半導体層を
    形成することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    において、 上記積層部は、量子井戸層と障壁層とを交互に積層して
    構成される多重量子井戸層であることを特徴とする半導
    体装置の製造方法。
  11. 【請求項１１】 請求項１〜９のうちいずれか１つに記
    載の半導体装置の製造方法において、 上記工程（ｂ）は、 上記スペーサ層を互いに間隙をあけて覆う，複数の被覆
    部を形成する副工程（ｂ１）と、 上記スペーサ層及び上記複数の被覆部を覆うように上記
    半導体層を形成する工程（ｂ２）とを含むことを特徴と
    する半導体装置の製造方法。
  12. 【請求項１２】 請求項１１記載の半導体装置の製造方
    法において、 上記副工程（ｂ２）は、 上記工程（ｂ１）の前に、上記スペーサ層を覆う上記半
    導体層の一部に互いに間隙をあけて覆う，複数の被覆部
    を形成するステップと、 上記工程（ｂ１）の後で、上記各被覆部同士の間隙か
    ら、上記半導体層の残部を形成するステップとを含むこ
    とを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項１１又は１２記載の半導体装置
    の製造方法において、 上記副工程（ｂ２）では、多層の絶縁膜または金属膜に
    よって構成される被覆部を形成することを特徴とする半
    導体装置の製造方法。
  14. 【請求項１４】 請求項１１〜１３のうちいずれか１つ
    に記載の半導体装置の製造方法において、 上記副工程（ｂ２）では、上記スペーサ層よりも熱伝導
    率の低い材料からなる被覆部を形成することを特徴とす
    る半導体装置の製造方法。
  15. 【請求項１５】 請求項１〜１４のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記工程（ｃ）では、上記半導体層の最下部の禁制帯幅
    より小さいエネルギーの光を照射することを特徴とする
    半導体装置の製造方法。
  16. 【請求項１６】 請求項１〜１５のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記工程（ａ）の前に、上記単結晶基板の上に、上記工
    程（ｃ）で照射される光のエネルギーよりも大きい禁止
    帯幅を有し、工程（ｃ）における上記スペーサ層と上記
    単結晶基板との格子不整合による歪みを緩和するための
    バッファ層を形成する工程をさらに含み、 上記工程（ａ）では、上記スペーサ層を上記バッファ層
    の上に形成することを特徴とする半導体装置の製造方
    法。
  17. 【請求項１７】 請求項１６記載の半導体装置の製造方
    法において、 上記バッファ層を形成する工程では、上記バッファ層と
    して厚みが０．５μｍ以上で２μｍ以下のＡｌＮバッフ
    ァ層を形成することを特徴とする半導体装置の製造方
    法。
  18. 【請求項１８】 請求項１記載の半導体装置の製造方法
    において、 上記工程（ａ）の前に、上記単結晶基板の上に、厚みが
    ０．５μｍ以上のＡｌＮバッファ層を形成する工程をさ
    らに含み、 上記工程（ａ）では、上記スペーサ層としてＩｎx Ｇａ
    1-x Ｎ層（０＜ｘ≦１）又はＧａＮ層を形成し、 上記工程（ｂ）では、上記スペーサ層の上に、最下部が
    Ａｌy Ｇａ1-y Ｎ層（０＜ｙ≦１）により構成されるよ
    うに上記半導体層を形成することを特徴とする半導体装
    置の製造方法。
  19. 【請求項１９】 請求項１〜１８のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記工程（ｃ）では、パルス状に発振するレーザからの
    光を上記単結晶基板の裏面から照射することを特徴とす
    る半導体装置の製造方法。
  20. 【請求項２０】 請求項１〜１８のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記工程（ｃ）では、水銀灯の輝線を上記単結晶基板の
    裏面から照射することを特徴とする半導体装置の製造方
    法。
  21. 【請求項２１】 請求項１〜２０のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記工程（ｃ）では、上記単結晶基板を加熱することを
    特徴とする半導体装置の製造方法。
  22. 【請求項２２】 請求項２１記載の半導体装置の製造方
    法において、 上記工程（ｃ）における単結晶基板の加熱温度は、４０
    ０℃以上７５０℃以下の範囲にあることを特徴とする半
    導体装置の製造方法。
  23. 【請求項２３】 請求項１〜２０のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記工程（ｃ）では、上記光を、光源からの光束が上記
    単結晶基板の面内をスキャンするように照射することを
    特徴とする半導体装置の製造方法。
  24. 【請求項２４】 請求項１〜２３のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記単結晶基板として、サファイア基板，ＳｉＣ基板，
    ＭｇＯ基板，ＬｉＧａＯ2 基板，ＬｉＧａx Ａｌ1-x Ｏ
    2 （０≦ｘ≦１）混晶基板及びＬｉＡｌＯ2 基板の中か
    ら選ばれる１つの基板を用いることを特徴とする半導体
    装置の製造方法。
  25. 【請求項２５】 請求項１〜２４のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記工程（ｂ）の後で上記工程（ｃ）の前に、上記半導
    体層とは異なる材料からなる転写用基板を上記半導体層
    の上に固着させ、 上記工程（ｃ）では、上記半導体層を上記単結晶基板か
    ら上記転写用基板に移動させることを特徴とする半導体
    装置の製造方法。
  26. 【請求項２６】 請求項１〜２４のうちいずれか１つに
    記載の半導体装置の製造方法において、 上記工程（ｃ）の後に、上記半導体層とは異なる材料か
    らなる転写用基板を上記半導体層の上に固着させ、上記
    半導体層を上記単結晶基板から上記転写用基板に移動さ
    せる工程をさらに含むことを特徴とする半導体装置の製
    造方法。
  27. 【請求項２７】 請求項２５又は２６記載の半導体装置
    の製造方法において、 上記転写用基板として、Ｓｉ基板，ＧａＡｓ基板，Ｇａ
    Ｐ基板及びＩｎＰ基板の中から選ばれる１つの基板を用
    いることを特徴とする半導体装置の製造方法。
  28. 【請求項２８】 単結晶基板の上に、厚みが０．５μｍ
    以上のＡｌＮバッファ層を形成する工程（ａ）と、 上記ＡｌＮバッファ層を覆い、最下部がＡｌy Ｇａ1-y
    Ｎ層（０≦ｙ≦１）により構成される半導体層を形成す
    る工程（ｂ）と、 上記ＡｌＮバッファ層の禁制帯幅より小さく、かつ、上
    記半導体層の最下部の禁制帯幅よりも大きいエネルギー
    を有する光を、上記単結晶基板の裏面側から上記半導体
    層に照射して、上記半導体層を上記単結晶基板から分離
    する工程（ｃ）とを含む半導体装置の製造方法。
  29. 【請求項２９】 単結晶基板からのエピタキシャル成長
    により形成された半導体層を有する半導体装置の製造方
    法であって、 上記単結晶基板の上面を覆うように、複数の薄膜を逐次
    組成を変化させて積層してなる欠陥進展防止用の積層部
    を形成する工程（ａ）と、 上記積層部の上に上記半導体層を形成する工程（ｂ）と
    を含む半導体装置の製造方法。
  30. 【請求項３０】 請求項２９記載の半導体装置の製造方
    法において、 上記工程（ａ）では、互いに組成が異なる２つの薄膜を
    交互に積層して上記積層部を形成することを特徴とする
    半導体装置の製造方法。
  31. 【請求項３１】 請求項２９又は３０記載の半導体装置
    の製造方法において、 上記工程（ａ）では、上記複数の薄膜が量子井戸層と障
    壁層とである多重量子井戸構造を有する積層部を形成す
    ることを特徴とする半導体装置の製造方法。
  32. 【請求項３２】 請求項３１記載の半導体装置の製造方
    法において、 上記工程（ａ）では、上記量子井戸層又は上記障壁層の
    いずれか一方にオン電圧の印加に伴いキャリアの浸みだ
    しが可能な程度に高濃度のドーパントを含ませることを
    特徴とする半導体装置の製造方法。
  33. 【請求項３３】 基板と、 上記基板上に設けられ、発光領域となる活性層を含む半
    導体層と、 上記半導体層の上に設けられ、量子井戸層と障壁層とを
    交互に積層してなる多重量子井戸層とを備えている半導
    体装置。
  34. 【請求項３４】 請求項３３記載の半導体装置におい
    て、 上記量子井戸層又は上記障壁層のいずれか一方は、オン
    電圧の印加に伴いキャリアの浸みだしが可能な程度に高
    濃度のドーパントを含んでいることを特徴とする半導体
    装置。
JP2002307151A 2001-11-13 2002-10-22 半導体装置及びその製造方法 Expired - Fee Related JP3856750B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002307151A JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法
US10/292,928 US6861335B2 (en) 2001-11-13 2002-11-13 Method for fabricating a semiconductor device that includes light beam irradiation to separate a semiconductor layer from a single crystal substrate
US11/053,874 US7153715B2 (en) 2001-11-13 2005-02-10 Semiconductor device and method for fabricating the same
US11/602,952 US7435994B2 (en) 2001-11-13 2006-11-22 Semiconductor device and method for fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-346802 2001-11-13
JP2001346802 2001-11-13
JP2002307151A JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006201096A Division JP2007013191A (ja) 2001-11-13 2006-07-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003218470A true JP2003218470A (ja) 2003-07-31
JP3856750B2 JP3856750B2 (ja) 2006-12-13

Family

ID=26624491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002307151A Expired - Fee Related JP3856750B2 (ja) 2001-11-13 2002-10-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US6861335B2 (ja)
JP (1) JP3856750B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303287A (ja) * 2004-03-18 2005-10-27 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子、その製造方法及びｌｅｄランプ
JP2006310851A (ja) * 2005-04-26 2006-11-09 Samsung Electro Mech Co Ltd 窒化物層の製造方法及びこれを用いた垂直構造窒化物半導体発光素子の製造方法
JP2007103936A (ja) * 2005-09-30 2007-04-19 Osram Opto Semiconductors Gmbh エピタキシャル基板、その製造方法およびｌｅｄ薄膜チップおよびその製造方法
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
US7550776B2 (en) 2003-08-08 2009-06-23 Sumitomo Electric Industries, Ltd. Light generating semiconductor device and method of making the same
WO2009084626A1 (ja) * 2007-12-28 2009-07-09 Osaka University コアシェル型量子ドット蛍光微粒子
JP2009152305A (ja) * 2007-12-19 2009-07-09 Furukawa Electric Co Ltd:The 窒化物半導体単結晶基板製造方法、窒化物半導体単結晶基板および該基板の製造用基板
JP2010056210A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体発光素子の製造方法
JP2010287681A (ja) * 2009-06-10 2010-12-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2011198788A (ja) * 2010-03-17 2011-10-06 Stanley Electric Co Ltd 半導体素子の製造方法
JP2012079824A (ja) * 2010-09-30 2012-04-19 Stanley Electric Co Ltd 積層半導体および積層半導体の製造方法
JP2012080142A (ja) * 2012-01-27 2012-04-19 Toshiba Corp 半導体発光素子の製造方法
KR101114168B1 (ko) 2005-01-11 2012-06-12 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP2013062528A (ja) * 2005-10-29 2013-04-04 Samsung Electronics Co Ltd 半導体装置及びその製造方法
US8791498B2 (en) 2009-08-26 2014-07-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
KR20140097364A (ko) * 2012-03-14 2014-08-06 시노 니트라이드 세미컨덕터 컴퍼니 엘티디 GaN성장용 복합기판의 제조방법
WO2014196437A1 (ja) * 2013-06-08 2014-12-11 エルシード株式会社 ＳｉＣ材料の製造方法及びＳｉＣ材料積層体
JP2015505641A (ja) * 2012-01-20 2015-02-23 アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ 多接合型ソーラセルの半製品および多接合型ソーラセルを製造する方法
JP2015144192A (ja) * 2014-01-31 2015-08-06 株式会社ディスコ リフトオフ方法
JP7458910B2 (ja) 2020-06-18 2024-04-01 株式会社ディスコ デバイスの製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
EP1606600A2 (de) * 2003-03-18 2005-12-21 Microgan GmbH Sensorelemente mit freitragenden balkenstrukturen aus halbleitern auf gruppe-iii-nitridbasis
US20040259279A1 (en) * 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
US7026653B2 (en) * 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
JP4621201B2 (ja) * 2004-03-25 2011-01-26 出光興産株式会社 有機エレクトロルミネッセンス素子
KR100541111B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
KR100541110B1 (ko) * 2004-06-25 2006-01-11 삼성전기주식회사 다파장 반도체 레이저 제조방법
CN100463102C (zh) * 2004-11-23 2009-02-18 北京大学 GaN基外延层的大面积、低功率激光剥离方法
JP5084108B2 (ja) * 2005-03-15 2012-11-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
KR101166922B1 (ko) * 2005-05-27 2012-07-19 엘지이노텍 주식회사 발광 다이오드의 제조 방법
DE112006001751B4 (de) * 2005-07-06 2010-04-08 International Rectifier Corporation, El Segundo Leistungs-Halbleiterbauteil und Verfahren zu Herstellung eines Halbleiterbauteils
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US7118930B1 (en) * 2005-08-17 2006-10-10 Dong-Sing Wuu Method for manufacturing a light emitting device
TWI426620B (zh) * 2005-09-29 2014-02-11 Sumitomo Chemical Co 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
EP2016614A4 (en) * 2006-04-25 2014-04-09 Univ Singapore METHOD OF A ZINC OXIDE FILM GROWN ON THE EPITAXIAL LATERAL AGGREGATE GALLIUM NITRIDE ORIGIN
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
TW200840082A (en) * 2007-03-22 2008-10-01 Univ Nat Sun Yat Sen LED structure made of ZnO
KR100982993B1 (ko) 2008-10-14 2010-09-17 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물
JP5712471B2 (ja) * 2009-08-03 2015-05-07 富士通株式会社 化合物半導体装置の製造方法
KR101078060B1 (ko) * 2009-08-26 2011-10-31 서울옵토디바이스주식회사 레이저 리프트 오프 기술을 사용하여 발광 다이오드를 제조하는 방법
KR101813934B1 (ko) * 2011-06-02 2018-01-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8637382B2 (en) * 2011-08-01 2014-01-28 Silicon Genesis Corporation Layer transfer of films utilizing thermal flux regime for energy controlled cleaving
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN107978548B (zh) * 2017-11-20 2019-07-05 厦门市三安光电科技有限公司 微元件的巨量转移方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539206A (en) * 1995-04-20 1996-07-23 Loral Vought Systems Corporation Enhanced quantum well infrared photodetector
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US5895223A (en) * 1997-12-10 1999-04-20 Industrial Technology Research Institute Method for etching nitride
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6113685A (en) 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP3525061B2 (ja) 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2001119104A (ja) 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体の製造方法
JP3486900B2 (ja) * 2000-02-15 2004-01-13 ソニー株式会社 発光装置およびそれを用いた光装置
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001352098A (ja) * 2000-06-07 2001-12-21 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550776B2 (en) 2003-08-08 2009-06-23 Sumitomo Electric Industries, Ltd. Light generating semiconductor device and method of making the same
JP2005303287A (ja) * 2004-03-18 2005-10-27 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子、その製造方法及びｌｅｄランプ
KR101114168B1 (ko) 2005-01-11 2012-06-12 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP4592636B2 (ja) * 2005-04-26 2010-12-01 三星電機株式会社 窒化物層の製造方法及びこれを用いた垂直構造窒化物半導体発光素子の製造方法
JP2006310851A (ja) * 2005-04-26 2006-11-09 Samsung Electro Mech Co Ltd 窒化物層の製造方法及びこれを用いた垂直構造窒化物半導体発光素子の製造方法
JP2007103936A (ja) * 2005-09-30 2007-04-19 Osram Opto Semiconductors Gmbh エピタキシャル基板、その製造方法およびｌｅｄ薄膜チップおよびその製造方法
JP2013062528A (ja) * 2005-10-29 2013-04-04 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2008141187A (ja) * 2006-11-09 2008-06-19 Matsushita Electric Ind Co Ltd 窒化物半導体レーザ装置
JP2009152305A (ja) * 2007-12-19 2009-07-09 Furukawa Electric Co Ltd:The 窒化物半導体単結晶基板製造方法、窒化物半導体単結晶基板および該基板の製造用基板
WO2009084626A1 (ja) * 2007-12-28 2009-07-09 Osaka University コアシェル型量子ドット蛍光微粒子
JP2009173882A (ja) * 2007-12-28 2009-08-06 Hoya Corp コアシェル型量子ドット蛍光微粒子
US8410470B2 (en) 2007-12-28 2013-04-02 Osaka University Core-shell quantum dot fluorescent fine particles
US8470627B2 (en) 2008-08-27 2013-06-25 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
JP2010056210A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体発光素子の製造方法
US8329489B2 (en) 2008-08-27 2012-12-11 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
JP4599442B2 (ja) * 2008-08-27 2010-12-15 株式会社東芝 半導体発光素子の製造方法
US9059374B2 (en) 2008-08-27 2015-06-16 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2010287681A (ja) * 2009-06-10 2010-12-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
US8791498B2 (en) 2009-08-26 2014-07-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2011198788A (ja) * 2010-03-17 2011-10-06 Stanley Electric Co Ltd 半導体素子の製造方法
JP2012079824A (ja) * 2010-09-30 2012-04-19 Stanley Electric Co Ltd 積層半導体および積層半導体の製造方法
JP2015505641A (ja) * 2012-01-20 2015-02-23 アズール スペース ソーラー パワー ゲゼルシャフト ミット ベシュレンクテル ハフツングＡＺＵＲ ＳＰＡＣＥ Ｓｏｌａｒ Ｐｏｗｅｒ ＧｍｂＨ 多接合型ソーラセルの半製品および多接合型ソーラセルを製造する方法
US9666738B2 (en) 2012-01-20 2017-05-30 Azur Space Solar Power Gmbh Semifinished product of a multi-junction solar cell and method for producing a multi-junction solar cell
JP2012080142A (ja) * 2012-01-27 2012-04-19 Toshiba Corp 半導体発光素子の製造方法
JP2015518265A (ja) * 2012-03-14 2015-06-25 ▲東▼莞市中▲か▼半▲導▼体科技有限公司Ｓｉｎｏ Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ， Ｌｔｄ ＧａＮ成長に使用される複合基板の製造方法
KR101636721B1 (ko) * 2012-03-14 2016-07-07 시노 니트라이드 세미컨덕터 컴퍼니 엘티디 GaN성장용 복합기판의 제조방법
KR20140097364A (ko) * 2012-03-14 2014-08-06 시노 니트라이드 세미컨덕터 컴퍼니 엘티디 GaN성장용 복합기판의 제조방법
WO2014196437A1 (ja) * 2013-06-08 2014-12-11 エルシード株式会社 ＳｉＣ材料の製造方法及びＳｉＣ材料積層体
JP2015144192A (ja) * 2014-01-31 2015-08-06 株式会社ディスコ リフトオフ方法
TWI634671B (zh) * 2014-01-31 2018-09-01 迪思科股份有限公司 舉離方法
JP7458910B2 (ja) 2020-06-18 2024-04-01 株式会社ディスコ デバイスの製造方法

Also Published As

Publication number Publication date
US7435994B2 (en) 2008-10-14
US20050199901A1 (en) 2005-09-15
US7153715B2 (en) 2006-12-26
JP3856750B2 (ja) 2006-12-13
US6861335B2 (en) 2005-03-01
US20070108639A1 (en) 2007-05-17
US20030089906A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
JP3856750B2 (ja) 半導体装置及びその製造方法
JP3525061B2 (ja) 半導体発光素子の製造方法
JP5174327B2 (ja) 分極反転型ｉｉｉ−窒化物発光デバイス
JP4325232B2 (ja) 窒化物半導体素子
JP4451811B2 (ja) 窒化物半導体素子の製法
US20040065889A1 (en) Semiconductor wafer, semiconductor device, and methods for fabricating the same
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP3998639B2 (ja) 半導体発光素子の製造方法
JP2006313845A (ja) 窒化物半導体素子およびその製法
JP2006237074A (ja) 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP4015865B2 (ja) 半導体装置の製造方法
JP2007116110A (ja) 窒化物系半導体素子の製造方法
US6881261B2 (en) Method for fabricating semiconductor device
JP4295489B2 (ja) 半導体装置の製造方法
JP4493041B2 (ja) 窒化物半導体発光素子
JP3862602B2 (ja) 半導体装置の製造方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP2007221051A (ja) 窒化物系半導体素子の製造方法
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JP4163240B2 (ja) 半導体発光素子の製造方法および半導体発光装置の製造方法
JP2002118328A (ja) 半導体発光素子
JP2002261370A (ja) 窒化物系半導体素子の作製方法
JP2007019526A (ja) 窒化物半導体素子の製法
JP2007019526A5 (ja)
US20070131939A1 (en) Semiconductor laser and method for manufacturing the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees