JP2001119104A - 半導体の製造方法 - Google Patents
半導体の製造方法Info
- Publication number
- JP2001119104A JP2001119104A JP29964199A JP29964199A JP2001119104A JP 2001119104 A JP2001119104 A JP 2001119104A JP 29964199 A JP29964199 A JP 29964199A JP 29964199 A JP29964199 A JP 29964199A JP 2001119104 A JP2001119104 A JP 2001119104A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- semiconductor layer
- gan
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 サファイア基板とGaN層の分離の制御性が容
易で、且つ２インチウエハーレベルの大面積のGaN基板
が作製できるようにすることを目的とする。 【解決手段】 サファイア基板とGaN系半導体層の間
に、GaN系半導体層よりもバンドギャップエネルギーの
小さい半導体層を積層させる。
易で、且つ２インチウエハーレベルの大面積のGaN基板
が作製できるようにすることを目的とする。 【解決手段】 サファイア基板とGaN系半導体層の間
に、GaN系半導体層よりもバンドギャップエネルギーの
小さい半導体層を積層させる。
Description
【０００１】
【発明の属する技術分野】本発明は、青紫光の短波長領
域の発光素子に用いるAlInGaN系のIII-V族化合物半導体
の製造方法に関する。
域の発光素子に用いるAlInGaN系のIII-V族化合物半導体
の製造方法に関する。
【０００２】
【従来の技術】近年、次世代の高密度光ディスク用光源
として青紫色の光を発するレーザダイオードに対する要
望が高まり、特に、青紫光の短波長領域で動作可能な窒
化ガリウム（GaN）系のIII-V族化合物半導体発光素子の
研究開発が盛んに行われている。しかしながら、このGa
N系半導体は格子整合する基板が存在しないため、サフ
ァイア（Al2O3）や炭化珪素（SiC）等の基板が使用され
るのが一般的である。この基板を使用した場合、GaNと
の格子不整合及び熱膨張係数差により、結晶成長された
GaN膜には多数の転位と熱歪みが存在する。
として青紫色の光を発するレーザダイオードに対する要
望が高まり、特に、青紫光の短波長領域で動作可能な窒
化ガリウム（GaN）系のIII-V族化合物半導体発光素子の
研究開発が盛んに行われている。しかしながら、このGa
N系半導体は格子整合する基板が存在しないため、サフ
ァイア（Al2O3）や炭化珪素（SiC）等の基板が使用され
るのが一般的である。この基板を使用した場合、GaNと
の格子不整合及び熱膨張係数差により、結晶成長された
GaN膜には多数の転位と熱歪みが存在する。
【０００３】この高密度転位がレーザに及ぼす影響につ
いて、第１の論文に「Journal of Materials Research,
Vol. 14 (1999) pp. 2716-2731」がある。この論文で
は、サファイア基板上に成長したGaN膜上にSiO2を堆積
させ、その上にGaNを基板面方向（横方向）に成長させ
た低転位密度ELOG基板を用いて、レーザの閾値電流低減
および長寿命化を図っている。
いて、第１の論文に「Journal of Materials Research,
Vol. 14 (1999) pp. 2716-2731」がある。この論文で
は、サファイア基板上に成長したGaN膜上にSiO2を堆積
させ、その上にGaNを基板面方向（横方向）に成長させ
た低転位密度ELOG基板を用いて、レーザの閾値電流低減
および長寿命化を図っている。
【０００４】また、最近になって、レーザのへき開、電
極形成、放熱および垂直横モード制御に有利なGaN基板
を作製する研究が盛んになっている。第２の論文「Japa
neseJournal of Applied Physics, Vol. 37 (1998) pp.
L309-L312」では、サファイア基板上に成長したGaN結
晶においてサファイア基板を研磨で削除する方法でGaN
基板を得ることが示されている。第３の論文「Japanese
Journal of Applied Physics, Vol. 38 (1999) pp. 26
19-2621」では、水酸化ナトリウム（NaOH）と硫酸（H2S
O4）溶液を用いたウエットエッチングにより、サファイ
ア基板上に成長したGaN結晶がサファイア基板とGaN結晶
の界面で分離できることが示されている。これはサファ
イア基板付近のGaNが低品質でキャリア濃度が高いこと
が原因であるとされている。同様に、第４の論文「Japa
nese Journal of Applied Physics, Vol. 38 (1999) p
p. L217-L219」では、Nd:YAGレーザの第３高調波を利用
したレーザを照射することにより、サファイア基板付近
でGaN結晶を分離（リフトオフ）できることが示されて
いる。しかしながら、上記第２、第３および第４の論文
では、サファイアとGaNの熱膨張係数差により、サファ
イア基板からGaN層を分離する際にGaN層にクラックが多
数発生し、２インチウエハーレベルの大面積のGaN基板
が得られないのが現状である。さらに、上記第２、第３
および第４の論文では、サファイア基板とGaN層を分離
する膜厚が特定されず、分離の制御性に欠ける問題があ
る。
極形成、放熱および垂直横モード制御に有利なGaN基板
を作製する研究が盛んになっている。第２の論文「Japa
neseJournal of Applied Physics, Vol. 37 (1998) pp.
L309-L312」では、サファイア基板上に成長したGaN結
晶においてサファイア基板を研磨で削除する方法でGaN
基板を得ることが示されている。第３の論文「Japanese
Journal of Applied Physics, Vol. 38 (1999) pp. 26
19-2621」では、水酸化ナトリウム（NaOH）と硫酸（H2S
O4）溶液を用いたウエットエッチングにより、サファイ
ア基板上に成長したGaN結晶がサファイア基板とGaN結晶
の界面で分離できることが示されている。これはサファ
イア基板付近のGaNが低品質でキャリア濃度が高いこと
が原因であるとされている。同様に、第４の論文「Japa
nese Journal of Applied Physics, Vol. 38 (1999) p
p. L217-L219」では、Nd:YAGレーザの第３高調波を利用
したレーザを照射することにより、サファイア基板付近
でGaN結晶を分離（リフトオフ）できることが示されて
いる。しかしながら、上記第２、第３および第４の論文
では、サファイアとGaNの熱膨張係数差により、サファ
イア基板からGaN層を分離する際にGaN層にクラックが多
数発生し、２インチウエハーレベルの大面積のGaN基板
が得られないのが現状である。さらに、上記第２、第３
および第４の論文では、サファイア基板とGaN層を分離
する膜厚が特定されず、分離の制御性に欠ける問題があ
る。
【０００５】
【発明が解決しようとする課題】そこで、本発明は、サ
ファイア基板とGaN層の分離の制御性が容易で、且つ２
インチウエハーレベルの大面積のGaN基板が作製できる
ようにすることを目的とする。
ファイア基板とGaN層の分離の制御性が容易で、且つ２
インチウエハーレベルの大面積のGaN基板が作製できる
ようにすることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る第１の半導
体の製造方法は、前記の目的を達成し、サファイア基板
とGaN系半導体層の間に、前記GaN系半導体層よりもバン
ドギャップエネルギーの小さい半導体層を積層させる工
程を備えている。第１の半導体の製造方法によると、Ga
N系半導体層よりもバンドギャップエネルギーの小さい
半導体層は３元および４元混晶層であり、その格子不整
合度が大きいために組成が不均一（ミシビリティギャッ
プ）になり相分離が発生しやすい。相分離を起こした半
導体層は結晶性が低下し、欠陥およびボイド（穴）が多
数発生して、その上面にかかる応力を緩和しやすい。こ
のため、熱的アニール、ウエットエッチングおよびレー
ザ光照射により相分離を起こした半導体層のみが選択的
に制御性良く除去され、基板と上面のGaN系半導体層を
分離することが可能になる。また、この際、サファイア
基板上のGaN系半導体層に加わる圧縮歪は、相分離を起
こした半導体層が緩和するために、基板から分離したGa
N系半導体層にはクラックの発生はなく、GaN基板の大面
積化が可能である。
体の製造方法は、前記の目的を達成し、サファイア基板
とGaN系半導体層の間に、前記GaN系半導体層よりもバン
ドギャップエネルギーの小さい半導体層を積層させる工
程を備えている。第１の半導体の製造方法によると、Ga
N系半導体層よりもバンドギャップエネルギーの小さい
半導体層は３元および４元混晶層であり、その格子不整
合度が大きいために組成が不均一（ミシビリティギャッ
プ）になり相分離が発生しやすい。相分離を起こした半
導体層は結晶性が低下し、欠陥およびボイド（穴）が多
数発生して、その上面にかかる応力を緩和しやすい。こ
のため、熱的アニール、ウエットエッチングおよびレー
ザ光照射により相分離を起こした半導体層のみが選択的
に制御性良く除去され、基板と上面のGaN系半導体層を
分離することが可能になる。また、この際、サファイア
基板上のGaN系半導体層に加わる圧縮歪は、相分離を起
こした半導体層が緩和するために、基板から分離したGa
N系半導体層にはクラックの発生はなく、GaN基板の大面
積化が可能である。
【０００７】本発明に係る第2の半導体の製造方法は、
前記の目的を達成し、前記第１の半導体製造方法におい
て、サファイア基板とGaN系半導体層の間に少なくともI
nを含むInxGa1-xN（0＜x≦1）系半導体層を成長させる
工程を備えている。
前記の目的を達成し、前記第１の半導体製造方法におい
て、サファイア基板とGaN系半導体層の間に少なくともI
nを含むInxGa1-xN（0＜x≦1）系半導体層を成長させる
工程を備えている。
【０００８】第２の半導体の製造方法によると、In原子
を含むIII族窒化物半導体は相分離を起こしやすいため
に、その上面に高温でGaN系半導体層を積層する際に相
分離により結晶性が低下する。このため、熱的アニー
ル、ウエットエッチングおよびレーザ光照射により、In
原子を含む半導体層が選択的に制御性良く除去されるた
めに、サファイア基板とGaN系半導体層を分離すること
が可能になる。
を含むIII族窒化物半導体は相分離を起こしやすいため
に、その上面に高温でGaN系半導体層を積層する際に相
分離により結晶性が低下する。このため、熱的アニー
ル、ウエットエッチングおよびレーザ光照射により、In
原子を含む半導体層が選択的に制御性良く除去されるた
めに、サファイア基板とGaN系半導体層を分離すること
が可能になる。
【０００９】本発明に係る第3の半導体製造方法は、前
記の目的を達成し、前記第１の半導体製造方法におい
て、サファイア基板とGaN系半導体層の間に少なくともA
s原子を含むIII族窒化物よりなる半導体層を成長させる
工程を備えている。As原子を含むGaN1-yAsy（0＜y＜1）
系半導体層は相分離を起こしやすいために、その上面に
GaN系半導体層を積層する際に相分離により結晶性が低
下する。このため、熱的アニール、ウエットエッチング
およびレーザ光照射により、As原子を含む半導体層が選
択的に制御性良く除去されるために、サファイア基板と
GaN系半導体層を分離することが可能になる。
記の目的を達成し、前記第１の半導体製造方法におい
て、サファイア基板とGaN系半導体層の間に少なくともA
s原子を含むIII族窒化物よりなる半導体層を成長させる
工程を備えている。As原子を含むGaN1-yAsy（0＜y＜1）
系半導体層は相分離を起こしやすいために、その上面に
GaN系半導体層を積層する際に相分離により結晶性が低
下する。このため、熱的アニール、ウエットエッチング
およびレーザ光照射により、As原子を含む半導体層が選
択的に制御性良く除去されるために、サファイア基板と
GaN系半導体層を分離することが可能になる。
【００１０】第４の半導体の製造方法は、前記第１の半
導体製造方法において、サファイア基板とGaN系半導体
層の間に少なくともP原子を含むIII族窒化物よりなる半
導体層を成長させる工程を備えている。P原子を含むGaN
1-yPy（0＜y＜1）系半導体層は相分離を起こしやすいた
めに、その上面にGaN系半導体層を積層する際に相分離
により結晶性が低下する。このため、熱的アニール、ウ
エットエッチングおよびレーザ光照射により、P原子を
含む半導体層が選択的に制御性良く除去されるために、
サファイア基板とGaN系半導体層を分離することが可能
になる。
導体製造方法において、サファイア基板とGaN系半導体
層の間に少なくともP原子を含むIII族窒化物よりなる半
導体層を成長させる工程を備えている。P原子を含むGaN
1-yPy（0＜y＜1）系半導体層は相分離を起こしやすいた
めに、その上面にGaN系半導体層を積層する際に相分離
により結晶性が低下する。このため、熱的アニール、ウ
エットエッチングおよびレーザ光照射により、P原子を
含む半導体層が選択的に制御性良く除去されるために、
サファイア基板とGaN系半導体層を分離することが可能
になる。
【００１１】本発明に係る第５の半導体の製造方法によ
ると、前記第１の半導体製造方法において、熱的アニー
ルによりバンドギャップエネルギーの小さいIII族窒化
物よりなる半導体層の結晶性が相分離でさらに低下し、
ボイドが多数形成され、機械的強度が一段と低下する。
このため、バンドギャップエネルギーの小さい半導体層
が選択的に制御性良く除去され、サファイア基板とGaN
系半導体層を分離することが可能になる。
ると、前記第１の半導体製造方法において、熱的アニー
ルによりバンドギャップエネルギーの小さいIII族窒化
物よりなる半導体層の結晶性が相分離でさらに低下し、
ボイドが多数形成され、機械的強度が一段と低下する。
このため、バンドギャップエネルギーの小さい半導体層
が選択的に制御性良く除去され、サファイア基板とGaN
系半導体層を分離することが可能になる。
【００１２】第６の半導体の製造方法によると、前記第
１の半導体製造方法において、ウエットエッチングによ
り、相分離を起こしたバンドギャップエネルギーの小さ
い半導体層が選択的に制御性良く除去されるために、サ
ファイア基板とGaN系半導体層を分離することが可能に
なる。
１の半導体製造方法において、ウエットエッチングによ
り、相分離を起こしたバンドギャップエネルギーの小さ
い半導体層が選択的に制御性良く除去されるために、サ
ファイア基板とGaN系半導体層を分離することが可能に
なる。
【００１３】本発明に係る第７の半導体の製造方法によ
ると、前記第１の半導体製造方法において、熱的アニー
ルによりバンドギャップエネルギーの小さいIII族窒化
物よりなる半導体層の結晶性が相分離で低下する。この
ため、さらにウエットエッチングを追加することによ
り、バンドギャップエネルギーの小さい半導体層が選択
的に制御性良く除去されるために、サファイア基板とGa
N系半導体層を分離することが可能になる。
ると、前記第１の半導体製造方法において、熱的アニー
ルによりバンドギャップエネルギーの小さいIII族窒化
物よりなる半導体層の結晶性が相分離で低下する。この
ため、さらにウエットエッチングを追加することによ
り、バンドギャップエネルギーの小さい半導体層が選択
的に制御性良く除去されるために、サファイア基板とGa
N系半導体層を分離することが可能になる。
【００１４】第８の半導体の製造方法によると、前記第
１の半導体製造方法において、レーザ光照射により励起
されたキャリアがバンドギャップエネルギーの小さいII
I族窒化物よりなる半導体層に集中的に流入して、その
半導体層を選択的に昇華除去させ、サファイア基板とGa
N系半導体層を分離することができる。
１の半導体製造方法において、レーザ光照射により励起
されたキャリアがバンドギャップエネルギーの小さいII
I族窒化物よりなる半導体層に集中的に流入して、その
半導体層を選択的に昇華除去させ、サファイア基板とGa
N系半導体層を分離することができる。
【００１５】本発明に係る第９の半導体の製造方法によ
ると、前記第８の半導体製造方法において、III族窒化
物よりなる半導体層側からではなく基板の裏面側からレ
ーザ光を照射することにより、GaN系半導体層にダメー
ジを与えることなくサファイア基板とGaN系半導体層を
分離することが可能になる。
ると、前記第８の半導体製造方法において、III族窒化
物よりなる半導体層側からではなく基板の裏面側からレ
ーザ光を照射することにより、GaN系半導体層にダメー
ジを与えることなくサファイア基板とGaN系半導体層を
分離することが可能になる。
【００１６】第１０の半導体の製造方法によると、前記
第１の半導体製造方法において、熱的アニールによりバ
ンドギャップエネルギーの小さいIII族窒化物よりなる
半導体層の結晶性が相分離で低下する。このため、さら
にレーザ光照射を追加することにより、バンドギャップ
エネルギーの小さい半導体層が選択的に制御性良く除去
されるために、サファイア基板とGaN系半導体層を分離
することが可能になる。
第１の半導体製造方法において、熱的アニールによりバ
ンドギャップエネルギーの小さいIII族窒化物よりなる
半導体層の結晶性が相分離で低下する。このため、さら
にレーザ光照射を追加することにより、バンドギャップ
エネルギーの小さい半導体層が選択的に制御性良く除去
されるために、サファイア基板とGaN系半導体層を分離
することが可能になる。
【００１７】本発明に係る第１１の半導体の製造方法
は、サファイア基板とGaN系半導体層の間に、前記GaN系
半導体層よりも多くのIn原子を含む半導体層を積層させ
る工程を備えている。第１１の半導体の製造方法による
と、GaN系半導体層よりも多くのIｎ原子を含む半導体層
は、その格子不整合度が大きくなるために組成の不均一
（ミシビリティギャップ）が顕著になり相分離が発生し
やすい。この場合、In原子を多く含む半導体層はその下
面および上面のGaN系半導体層よりもバンドギャップエ
ネルギーが小さい必要はなく、例えばAlz(InxGa1-x)1-z
N（0＜x＜1,0＜z＜1）の４元混晶であってもよい。相分
離を起こしたIn原子を多く含む半導体層は結晶性が低下
し、欠陥およびボイドが発生して、その上面にかかる応
力を緩和しやすい。このため、熱的アニール、ウエット
エッチングにより相分離を起こした半導体層のみが選択
的に制御性良く除去され、基板と上面のGaN系半導体層
を分離することが可能になる。また、この際、サファイ
ア基板上のGaN系半導体層に加わる歪は、相分離を起こ
した半導体層が緩和するために、基板から分離したGaN
系半導体層にはクラックの発生はなく、GaN基板の大面
積化が可能である。
は、サファイア基板とGaN系半導体層の間に、前記GaN系
半導体層よりも多くのIn原子を含む半導体層を積層させ
る工程を備えている。第１１の半導体の製造方法による
と、GaN系半導体層よりも多くのIｎ原子を含む半導体層
は、その格子不整合度が大きくなるために組成の不均一
（ミシビリティギャップ）が顕著になり相分離が発生し
やすい。この場合、In原子を多く含む半導体層はその下
面および上面のGaN系半導体層よりもバンドギャップエ
ネルギーが小さい必要はなく、例えばAlz(InxGa1-x)1-z
N（0＜x＜1,0＜z＜1）の４元混晶であってもよい。相分
離を起こしたIn原子を多く含む半導体層は結晶性が低下
し、欠陥およびボイドが発生して、その上面にかかる応
力を緩和しやすい。このため、熱的アニール、ウエット
エッチングにより相分離を起こした半導体層のみが選択
的に制御性良く除去され、基板と上面のGaN系半導体層
を分離することが可能になる。また、この際、サファイ
ア基板上のGaN系半導体層に加わる歪は、相分離を起こ
した半導体層が緩和するために、基板から分離したGaN
系半導体層にはクラックの発生はなく、GaN基板の大面
積化が可能である。
【００１８】本発明に係る第１２の半導体の製造方法に
よると、前記第１１の半導体製造方法において、熱的ア
ニールによりIn原子を多く含むIII族窒化物よりなる半
導体層の結晶性が相分離でさらに低下し、ボイドが多数
形成され、機械的強度が一段と低下する。このため、In
原子を多く含む半導体層が選択的に制御性良く除去さ
れ、サファイア基板とGaN系半導体層を分離することが
可能になる。
よると、前記第１１の半導体製造方法において、熱的ア
ニールによりIn原子を多く含むIII族窒化物よりなる半
導体層の結晶性が相分離でさらに低下し、ボイドが多数
形成され、機械的強度が一段と低下する。このため、In
原子を多く含む半導体層が選択的に制御性良く除去さ
れ、サファイア基板とGaN系半導体層を分離することが
可能になる。
【００１９】第１３の半導体の製造方法によると、前記
第１１の半導体製造方法において、ウエットエッチング
により、相分離を起こしたIn原子を多く含む半導体層が
選択的に制御性良く除去されるために、サファイア基板
とGaN系半導体層を分離することが可能になる。
第１１の半導体製造方法において、ウエットエッチング
により、相分離を起こしたIn原子を多く含む半導体層が
選択的に制御性良く除去されるために、サファイア基板
とGaN系半導体層を分離することが可能になる。
【００２０】本発明に係る第１４の半導体の製造方法に
よると、前記第１１の半導体製造方法において、熱的ア
ニールによりIn原子を多く含むIII族窒化物よりなる半
導体層の結晶性が相分離で低下する。このため、さらに
ウエットエッチングを追加することにより、In原子を多
く含む半導体層が選択的に制御性良く除去されるため
に、サファイア基板とGaN系半導体層を分離することが
可能になる。
よると、前記第１１の半導体製造方法において、熱的ア
ニールによりIn原子を多く含むIII族窒化物よりなる半
導体層の結晶性が相分離で低下する。このため、さらに
ウエットエッチングを追加することにより、In原子を多
く含む半導体層が選択的に制御性良く除去されるため
に、サファイア基板とGaN系半導体層を分離することが
可能になる。
【００２１】第１５の半導体の製造方法は、前記第１お
よび第１１の半導体製造方法において、基板と分離され
るIII族窒化物よりなる半導体層がAlzGa1-zN（0＜z≦
1）で構成されることを特徴とする。この場合、AlzGa1-
zN層は結晶結合がGaN系結晶の中でも強固であるため
に、基板からAlzGa1-zN層を分離する際のダメージを受
けにくく、結晶性を維持することができる。また、この
場合、AlzGa1-zN基板が作製できるために、GaN系青紫色
レーザ作製時の歪および垂直横モードの制御が容易にな
る。
よび第１１の半導体製造方法において、基板と分離され
るIII族窒化物よりなる半導体層がAlzGa1-zN（0＜z≦
1）で構成されることを特徴とする。この場合、AlzGa1-
zN層は結晶結合がGaN系結晶の中でも強固であるため
に、基板からAlzGa1-zN層を分離する際のダメージを受
けにくく、結晶性を維持することができる。また、この
場合、AlzGa1-zN基板が作製できるために、GaN系青紫色
レーザ作製時の歪および垂直横モードの制御が容易にな
る。
【００２２】第１６の半導体の製造方法は、前記第１お
よび第１１の半導体製造方法において、基板を分離する
III族窒化物よりなる半導体層を積層方向に多段に垂直
に積層させる工程を備えている。基板を分離する半導体
層が複数化することにより、その上面のGaN系半導体層
と基板の機械的結合強度が低下し基板分離がより容易に
なる。
よび第１１の半導体製造方法において、基板を分離する
III族窒化物よりなる半導体層を積層方向に多段に垂直
に積層させる工程を備えている。基板を分離する半導体
層が複数化することにより、その上面のGaN系半導体層
と基板の機械的結合強度が低下し基板分離がより容易に
なる。
【００２３】
【発明の実施の形態】（第１の実施形態）本発明に係る
第１の実施形態は、主に短波長の発光素子に用いられる
GaN系半導体結晶において、転位密度及び熱歪みを低減
できるGaN基板の大面積化を実現できるようにすること
を目的とする。
第１の実施形態は、主に短波長の発光素子に用いられる
GaN系半導体結晶において、転位密度及び熱歪みを低減
できるGaN基板の大面積化を実現できるようにすること
を目的とする。
【００２４】以下、本発明の第１の実施形態による半導
体の製造方法の詳細について図面を参照しながら説明す
る。
体の製造方法の詳細について図面を参照しながら説明す
る。
【００２５】図１（a）〜（c）は本実施形態に係る半導
体の製造方法の工程順の構成断面図を示している。ま
ず、サファイアよりなる基板１１の表面を酸溶液を用い
て洗浄を行なう。その後、洗浄した基板１１をMOVPE装
置（図示せず）の反応炉内のサセプタに保持し、反応炉
を真空排気する。続いて、反応炉内を圧力が３００Torr
の水素雰囲気とし、温度を約１１００℃にまで昇温して
基板１１を加熱し表面のサーマルクリーニングを約１０
分間行なう。
体の製造方法の工程順の構成断面図を示している。ま
ず、サファイアよりなる基板１１の表面を酸溶液を用い
て洗浄を行なう。その後、洗浄した基板１１をMOVPE装
置（図示せず）の反応炉内のサセプタに保持し、反応炉
を真空排気する。続いて、反応炉内を圧力が３００Torr
の水素雰囲気とし、温度を約１１００℃にまで昇温して
基板１１を加熱し表面のサーマルクリーニングを約１０
分間行なう。
【００２６】次に、反応炉を約５００℃にまで降温した
後、基板１１上に、供給量２５mmol/minのトリメチルガ
リウム（TMG）と、供給量が７.５L/minのアンモニア（N
H3）ガスと、キャリアガスとして水素とを同時に供給す
ることにより、厚さが２０nmのGaNよりなる低温バッフ
ァ層を成長させる。続いて、反応炉を約１０００℃にま
で昇温し、厚さが１mmのGaN層１２を成長させる。次
に、温度を約８００℃にまで降温し、キャリアガスを水
素から窒素に変更して、トリメチルインジウム（TMI）
とTMGを供給して厚さが約１００nmのIn0.2Ga0.8Nよりな
る基板分離層１３を成長させる。その後、再び反応炉内
の温度を約１０００℃にまで昇温しキャリアガスを窒素
から水素に戻して、厚さが３mmのGaN層１４を成長させ
る（図１(a)）。
後、基板１１上に、供給量２５mmol/minのトリメチルガ
リウム（TMG）と、供給量が７.５L/minのアンモニア（N
H3）ガスと、キャリアガスとして水素とを同時に供給す
ることにより、厚さが２０nmのGaNよりなる低温バッフ
ァ層を成長させる。続いて、反応炉を約１０００℃にま
で昇温し、厚さが１mmのGaN層１２を成長させる。次
に、温度を約８００℃にまで降温し、キャリアガスを水
素から窒素に変更して、トリメチルインジウム（TMI）
とTMGを供給して厚さが約１００nmのIn0.2Ga0.8Nよりな
る基板分離層１３を成長させる。その後、再び反応炉内
の温度を約１０００℃にまで昇温しキャリアガスを窒素
から水素に戻して、厚さが３mmのGaN層１４を成長させ
る（図１(a)）。
【００２７】反応炉から基板を取り出して、結晶成長表
面の色を観察すると、黒く変色している。この現象を考
察するために、透過電子顕微鏡（TEM）を用いて、結晶
成長膜の断面観察を行なった。その結果、基板分離層１
３中に多数のボイドが発生していることがわかった。ま
た、サファイア基板とGaN層１２の間で発生した基板に
垂直方向の貫通転位が、基板分離層１３で基板に平行方
向に屈曲している様子も観察された。これは、基板分離
層１３ではGaN層１２との格子不整合による歪が発生
し、貫通転位が歪により屈曲しているものと推測され
る。さらにエネルギー分散X線分光法（EDX）により組成
分析分布を行なった結果、基板分離層１３中でIｎ組成
の多い領域１５とボイド１６に分離されていることが確
認できた（図１(b)）。以上から、基板分離層１３が相
分離を引き起こしていることがわかった。尚、Ｉｎ組成
の多い領域１５でのＩｎ組成は約３０％であった。
面の色を観察すると、黒く変色している。この現象を考
察するために、透過電子顕微鏡（TEM）を用いて、結晶
成長膜の断面観察を行なった。その結果、基板分離層１
３中に多数のボイドが発生していることがわかった。ま
た、サファイア基板とGaN層１２の間で発生した基板に
垂直方向の貫通転位が、基板分離層１３で基板に平行方
向に屈曲している様子も観察された。これは、基板分離
層１３ではGaN層１２との格子不整合による歪が発生
し、貫通転位が歪により屈曲しているものと推測され
る。さらにエネルギー分散X線分光法（EDX）により組成
分析分布を行なった結果、基板分離層１３中でIｎ組成
の多い領域１５とボイド１６に分離されていることが確
認できた（図１(b)）。以上から、基板分離層１３が相
分離を引き起こしていることがわかった。尚、Ｉｎ組成
の多い領域１５でのＩｎ組成は約３０％であった。
【００２８】次に、基板分離層１３の相分離発生過程を
観察した。前述と同様にサファイア基板上にGaN層を１m
m成長した後、In0.2Ga0.8N層を１００nm堆積させる。そ
の後、キャリアガスは窒素の状態で室温まで降温し、反
応炉から基板を取り出す。この状態では結晶成長表面の
色は透明である。続いて、基板を開管石英炉に搬送し、
窒素雰囲気中で約９００℃の熱的アニールを施した。ア
ニール時間を１５分、３０分、１時間としたところ、ア
ニール時間の増加にともない、結晶成長表面の色が黒く
変色していくことがわかった。さらに、走査電子顕微鏡
（SEM）により結晶断面を観察すると、アニール時間の
増加にともないIn0.2Ga0.8N層中にボイドが発生してい
く様子がわかった。つまり、熱的アニールによりIn0.2G
a0.8N層で相分離が引き起こされたことがわかった。
観察した。前述と同様にサファイア基板上にGaN層を１m
m成長した後、In0.2Ga0.8N層を１００nm堆積させる。そ
の後、キャリアガスは窒素の状態で室温まで降温し、反
応炉から基板を取り出す。この状態では結晶成長表面の
色は透明である。続いて、基板を開管石英炉に搬送し、
窒素雰囲気中で約９００℃の熱的アニールを施した。ア
ニール時間を１５分、３０分、１時間としたところ、ア
ニール時間の増加にともない、結晶成長表面の色が黒く
変色していくことがわかった。さらに、走査電子顕微鏡
（SEM）により結晶断面を観察すると、アニール時間の
増加にともないIn0.2Ga0.8N層中にボイドが発生してい
く様子がわかった。つまり、熱的アニールによりIn0.2G
a0.8N層で相分離が引き起こされたことがわかった。
【００２９】したがって、基板分離層１３の相分離は約
１０００℃でのGaN層１４の成長中に自然発生したもの
と推測される。
１０００℃でのGaN層１４の成長中に自然発生したもの
と推測される。
【００３０】成長終了後、MOVPE装置の反応炉から基板
を取り出すと、GaN層１４と基板１１が分離できる場合
がある（図１(c)）。これは、基板分離層１３で相分離
が起こり、GaN層１４と基板１１の機械的結合強度が弱
くなっているためである。このようにして得られたGaN
層１４の結晶表面をSEMで観察しても、２インチウエハ
ー内でクラックの発生はなかった。また、断面SEM観察
より、基板１１とGaN層１４は基板分離層１３で分離さ
れていることが確認できた。したがって、基板分離層１
３を導入することにより、制御性よく基板１１とGaN層
１４を分離することができ、GaN層１４を２インチウエ
ハーレベルの大面積GaN基板として使用することが可能
である。
を取り出すと、GaN層１４と基板１１が分離できる場合
がある（図１(c)）。これは、基板分離層１３で相分離
が起こり、GaN層１４と基板１１の機械的結合強度が弱
くなっているためである。このようにして得られたGaN
層１４の結晶表面をSEMで観察しても、２インチウエハ
ー内でクラックの発生はなかった。また、断面SEM観察
より、基板１１とGaN層１４は基板分離層１３で分離さ
れていることが確認できた。したがって、基板分離層１
３を導入することにより、制御性よく基板１１とGaN層
１４を分離することができ、GaN層１４を２インチウエ
ハーレベルの大面積GaN基板として使用することが可能
である。
【００３１】（第２の実施形態）本発明に係る第２の実
施形態は、主に短波長の発光素子に用いられるGaN系半
導体結晶において、転位密度及び熱歪みを低減できるGa
N基板の大面積化を実現できるようにすることを目的と
する。
施形態は、主に短波長の発光素子に用いられるGaN系半
導体結晶において、転位密度及び熱歪みを低減できるGa
N基板の大面積化を実現できるようにすることを目的と
する。
【００３２】以下、本発明の第２の実施形態による半導
体の製造方法の詳細について図面を参照しながら説明す
る。
体の製造方法の詳細について図面を参照しながら説明す
る。
【００３３】図２は本実施形態に係る半導体の製造方法
により作製されたIII族窒化物よりなる半導体の構成断
面図を示している。まず、サファイアよりなる基板２１
の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し
た基板２１をMOVPE装置（図示せず）の反応炉内のサセ
プタに保持し、反応炉を真空排気する。続いて、反応炉
内を圧力が３００Torrの水素雰囲気とし、温度を約１１
００℃にまで昇温して基板２１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
により作製されたIII族窒化物よりなる半導体の構成断
面図を示している。まず、サファイアよりなる基板２１
の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し
た基板２１をMOVPE装置（図示せず）の反応炉内のサセ
プタに保持し、反応炉を真空排気する。続いて、反応炉
内を圧力が３００Torrの水素雰囲気とし、温度を約１１
００℃にまで昇温して基板２１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
【００３４】次に、反応炉を約５００℃にまで降温した
後、基板２１上に、供給量２５mmol/minのTMGと、供給
量が７.５L/minのNH3と、キャリアガスとして水素とを
同時に供給することにより、厚さが２０nmのGaNよりな
る低温バッファ層を成長させる。続いて、反応炉を約１
０００℃にまで昇温し、厚さが１mmのGaN層２２を成長
させる。次に、NH3、アルシン（AsH3）およびTMGを供給
して厚さが約１００nmのGaN0.96As0.04よりなる基板分
離層２３を成長させる。その後、AsH3の供給を停止して
厚さが３mmのGaN層２４を成長させる。
後、基板２１上に、供給量２５mmol/minのTMGと、供給
量が７.５L/minのNH3と、キャリアガスとして水素とを
同時に供給することにより、厚さが２０nmのGaNよりな
る低温バッファ層を成長させる。続いて、反応炉を約１
０００℃にまで昇温し、厚さが１mmのGaN層２２を成長
させる。次に、NH3、アルシン（AsH3）およびTMGを供給
して厚さが約１００nmのGaN0.96As0.04よりなる基板分
離層２３を成長させる。その後、AsH3の供給を停止して
厚さが３mmのGaN層２４を成長させる。
【００３５】SEMを用いて、結晶成長膜の断面観察を行
なった。その結果、基板分離層２３中に多数のボイドが
発生していることがわかった。これは、上記の（第1の
実施形態）と同様に、約１０００℃でのGaN層１４の成
長中に、基板分離層１３の相分離が自然発生したものと
推測される。
なった。その結果、基板分離層２３中に多数のボイドが
発生していることがわかった。これは、上記の（第1の
実施形態）と同様に、約１０００℃でのGaN層１４の成
長中に、基板分離層１３の相分離が自然発生したものと
推測される。
【００３６】成長終了後、MOVPE装置の反応炉から基板
を取り出すと、GaN層２４と基板２１が分離できる場合
がある。これは、基板分離層２３で相分離が起こり、Ga
N層２４と基板２１の機械的結合強度が弱くなっている
ためである。このようにして得られたGaN層２４の結晶
表面をSEMで観察しても、２インチウエハー内でクラッ
クの発生はなかった。また、断面SEM観察より、基板２
１とGaN層２４は基板分離層２３で分離されていること
が確認できた。したがって、基板分離層２３を導入する
ことにより、制御性よく基板２１とGaN層２４を分離す
ることができ、GaN層２４を２インチウエハーレベルの
大面積GaN基板として使用することが可能である。
を取り出すと、GaN層２４と基板２１が分離できる場合
がある。これは、基板分離層２３で相分離が起こり、Ga
N層２４と基板２１の機械的結合強度が弱くなっている
ためである。このようにして得られたGaN層２４の結晶
表面をSEMで観察しても、２インチウエハー内でクラッ
クの発生はなかった。また、断面SEM観察より、基板２
１とGaN層２４は基板分離層２３で分離されていること
が確認できた。したがって、基板分離層２３を導入する
ことにより、制御性よく基板２１とGaN層２４を分離す
ることができ、GaN層２４を２インチウエハーレベルの
大面積GaN基板として使用することが可能である。
【００３７】（第３の実施形態）本発明に係る第３の実
施形態は、主に短波長の発光素子に用いられるGaN系半
導体結晶において、転位密度及び熱歪みを低減できるGa
N基板の大面積化を実現できるようにすることを目的と
する。
施形態は、主に短波長の発光素子に用いられるGaN系半
導体結晶において、転位密度及び熱歪みを低減できるGa
N基板の大面積化を実現できるようにすることを目的と
する。
【００３８】以下、本発明の第３の実施形態による半導
体の製造方法の詳細について図面を参照しながら説明す
る。
体の製造方法の詳細について図面を参照しながら説明す
る。
【００３９】図３は本実施形態に係る半導体の製造方法
により作製されたIII族窒化物よりなる半導体の構成断
面図を示している。まず、サファイアよりなる基板３１
の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し
た基板３１をMOVPE装置（図示せず）の反応炉内のサセ
プタに保持し、反応炉を真空排気する。続いて、反応炉
内を圧力が３００Torrの水素雰囲気とし、温度を約１１
００℃にまで昇温して基板３１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
により作製されたIII族窒化物よりなる半導体の構成断
面図を示している。まず、サファイアよりなる基板３１
の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し
た基板３１をMOVPE装置（図示せず）の反応炉内のサセ
プタに保持し、反応炉を真空排気する。続いて、反応炉
内を圧力が３００Torrの水素雰囲気とし、温度を約１１
００℃にまで昇温して基板３１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
【００４０】次に、反応炉を約５００℃にまで降温した
後、基板３１上に、供給量２５mmol/minのTMGと、供給
量が７.５L/minのNH3と、キャリアガスとして水素とを
同時に供給することにより、厚さが２０nmのGaNよりな
る低温バッファ層を成長させる。続いて、反応炉を約１
０００℃にまで昇温し、厚さが１mmのGaN層３２を成長
させる。次に、NH3、ホスフィン（PH3）およびTMGを供
給して厚さが約１００nmのGaN0.96P0.04よりなる基板分
離層３３を成長させる。その後、PH3の供給を停止して
厚さが３mmのGaN層３４を成長させる。
後、基板３１上に、供給量２５mmol/minのTMGと、供給
量が７.５L/minのNH3と、キャリアガスとして水素とを
同時に供給することにより、厚さが２０nmのGaNよりな
る低温バッファ層を成長させる。続いて、反応炉を約１
０００℃にまで昇温し、厚さが１mmのGaN層３２を成長
させる。次に、NH3、ホスフィン（PH3）およびTMGを供
給して厚さが約１００nmのGaN0.96P0.04よりなる基板分
離層３３を成長させる。その後、PH3の供給を停止して
厚さが３mmのGaN層３４を成長させる。
【００４１】SEMを用いて、結晶成長膜の断面観察を行
なった。その結果、基板分離層３３中に多数のボイドが
発生していることがわかった。これは、上記の（第1の
実施形態）と同様に、約１０００℃でのGaN層３４の成
長中に、基板分離層３３の相分離が自然発生したものと
推測される。
なった。その結果、基板分離層３３中に多数のボイドが
発生していることがわかった。これは、上記の（第1の
実施形態）と同様に、約１０００℃でのGaN層３４の成
長中に、基板分離層３３の相分離が自然発生したものと
推測される。
【００４２】成長終了後、MOVPE装置の反応炉から基板
を取り出すと、GaN層３４と基板３１が分離できる場合
がある。これは、基板分離層３３で相分離が起こり、Ga
N層３４と基板３１の機械的結合強度が弱くなっている
ためである。このようにして得られたGaN層３４の結晶
表面をSEMで観察しても、２インチウエハー内でクラッ
クの発生はなかった。また、断面SEM観察より、基板３
１とGaN層３４は基板分離層３３で分離されていること
が確認できた。したがって、基板分離層３３を導入する
ことにより、制御性よく基板３１とGaN層３４を分離す
ることができ、GaN層３４を２インチウエハーレベルの
大面積GaN基板として使用することが可能である。
を取り出すと、GaN層３４と基板３１が分離できる場合
がある。これは、基板分離層３３で相分離が起こり、Ga
N層３４と基板３１の機械的結合強度が弱くなっている
ためである。このようにして得られたGaN層３４の結晶
表面をSEMで観察しても、２インチウエハー内でクラッ
クの発生はなかった。また、断面SEM観察より、基板３
１とGaN層３４は基板分離層３３で分離されていること
が確認できた。したがって、基板分離層３３を導入する
ことにより、制御性よく基板３１とGaN層３４を分離す
ることができ、GaN層３４を２インチウエハーレベルの
大面積GaN基板として使用することが可能である。
【００４３】（第４の実施形態）以下、本発明の第４の
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
【００４４】以下、本発明の第４の実施形態による半導
体装置の製造方法の詳細について説明する。
体装置の製造方法の詳細について説明する。
【００４５】まず、結晶成長方法および結晶成長層の構
成は上記の（第１の実施形態）とまったく同様である。
成は上記の（第１の実施形態）とまったく同様である。
【００４６】次に、結晶成長後の基板を開管型石英管に
搬送し、窒素雰囲気中で約１０００℃で６時間の熱的ア
ニールを施す。基板分離層１３の相分離を活発化するに
は、アニール温度は高い方が好ましいが、GaN層１４か
らの窒素原子抜け等のダメージを考慮すると１２００℃
までが好ましい。また、１０００℃でのアニール時間は
６時間としたが、基板分離層１３の相分離を活発化する
には、アニール時間は長い方が好ましい。アニール後、
石英管から基板を取り出すと、基板１１とGaN層１４は
分離していることが確認できた。このようにして得られ
たGaN層１４の結晶表面をSEMで観察しても、２インチウ
エハー内でクラックの発生はなかった。
搬送し、窒素雰囲気中で約１０００℃で６時間の熱的ア
ニールを施す。基板分離層１３の相分離を活発化するに
は、アニール温度は高い方が好ましいが、GaN層１４か
らの窒素原子抜け等のダメージを考慮すると１２００℃
までが好ましい。また、１０００℃でのアニール時間は
６時間としたが、基板分離層１３の相分離を活発化する
には、アニール時間は長い方が好ましい。アニール後、
石英管から基板を取り出すと、基板１１とGaN層１４は
分離していることが確認できた。このようにして得られ
たGaN層１４の結晶表面をSEMで観察しても、２インチウ
エハー内でクラックの発生はなかった。
【００４７】また、断面SEM観察より、基板１１とGaN層
１４は基板分離層１３で分離されていることが確認でき
た。したがって、基板分離層１３を導入し熱的アニール
を施すことにより、制御性よく基板１１とGaN層１４を
分離することができ、GaN層１４を２インチウエハーレ
ベルの大面積GaN基板として使用することが可能であ
る。尚、図４のように、最上層のGaN層１４をAl0.10Ga
0.90N層４４とした場合、熱的アニールによる結晶ダメ
ージの影響を受けにくくなる。これはAl0.10Ga0.90N層
の方がGaN層よりも結晶結合が強固なためである。図４
は、サファイア基板４１上に，GaN層４２、In0.02Ga0.9
8N基板分離層４３およびAl0.10Ga0.90N層４４を成長し
た構成断面図また、この場合、Al0.10Ga0.90N基板が作
製できるために、GaN系青紫色レーザ作製時の歪および
垂直横モードの制御が容易になる。
１４は基板分離層１３で分離されていることが確認でき
た。したがって、基板分離層１３を導入し熱的アニール
を施すことにより、制御性よく基板１１とGaN層１４を
分離することができ、GaN層１４を２インチウエハーレ
ベルの大面積GaN基板として使用することが可能であ
る。尚、図４のように、最上層のGaN層１４をAl0.10Ga
0.90N層４４とした場合、熱的アニールによる結晶ダメ
ージの影響を受けにくくなる。これはAl0.10Ga0.90N層
の方がGaN層よりも結晶結合が強固なためである。図４
は、サファイア基板４１上に，GaN層４２、In0.02Ga0.9
8N基板分離層４３およびAl0.10Ga0.90N層４４を成長し
た構成断面図また、この場合、Al0.10Ga0.90N基板が作
製できるために、GaN系青紫色レーザ作製時の歪および
垂直横モードの制御が容易になる。
【００４８】（第５の実施形態）以下、本発明の第５の
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
【００４９】以下、本発明の第５の実施形態による半導
体装置の製造方法の詳細について図面を参照しながら説
明する。
体装置の製造方法の詳細について図面を参照しながら説
明する。
【００５０】図５（a）〜（c）は本実施形態に係る半導
体装置の製造方法の工程順の断面構成を示している。
体装置の製造方法の工程順の断面構成を示している。
【００５１】まず、結晶成長方法および結晶成長層の構
成は上記の（第１の実施形態）とまったく同様で、サフ
ァイア基板５１上に，GaN層５２、In0.02Ga0.98N基板分
離層５３およびGaN層５４を成長した。
成は上記の（第１の実施形態）とまったく同様で、サフ
ァイア基板５１上に，GaN層５２、In0.02Ga0.98N基板分
離層５３およびGaN層５４を成長した。
【００５２】次に、結晶成長後の基板（図５(a)）を硫
酸とリン酸（H2PO4）の混合液中に浸し、ヒーター上で
約２５０℃に加熱する。約１時間加熱すると、基板５１
とGaN層５４が分離する様子が観察され（図５(b)）、そ
の後GaN層５４を取り出して、超純水で水洗し窒素中で
乾燥させる。このようにして得られたGaN層５４の表面S
EM観察を行なうと、貫通転位に起因する思われる多数の
エッチピットは観察されたがクラックの発生はなかっ
た。また、断面SEM観察より、基板５１とGaN層５４は、
基板分離層５３でボイド５６付近でエッチング領域５７
が進行し、分離していることがわかった（図５(c)）。
したがって、基板分離層５３を導入しウエットエッチン
グを施すことにより、制御性よく基板５１とGaN層５４
を分離することができ、GaN層５４を２インチウエハー
レベルの大面積GaN基板として使用することが可能であ
る。尚、ウエットエッチングの前に、上記の（第４の実
施形態）の熱的アニールを施しておくと、GaN層５４と
基板５１の分離がより一段と容易になる。これは、熱的
アニールを施した基板分離層１３には、多数の欠陥およ
びボイドが発生しており、エッチング液が基板分離層５
３で浸透しやすくなるためである。また、GaN層５４をA
l0.10Ga0.90N層とした場合、ウエットエッチングによる
結晶ダメージの影響を受けにくくなる。これはAl0.10Ga
0.90N層の方がGaN層よりも結晶結合が強固なためであ
る。また、この場合、Al0.10Ga0.90N基板が作製できる
ために、GaN系青紫色レーザ作製時の歪および垂直横モ
ードの制御が容易になる。
酸とリン酸（H2PO4）の混合液中に浸し、ヒーター上で
約２５０℃に加熱する。約１時間加熱すると、基板５１
とGaN層５４が分離する様子が観察され（図５(b)）、そ
の後GaN層５４を取り出して、超純水で水洗し窒素中で
乾燥させる。このようにして得られたGaN層５４の表面S
EM観察を行なうと、貫通転位に起因する思われる多数の
エッチピットは観察されたがクラックの発生はなかっ
た。また、断面SEM観察より、基板５１とGaN層５４は、
基板分離層５３でボイド５６付近でエッチング領域５７
が進行し、分離していることがわかった（図５(c)）。
したがって、基板分離層５３を導入しウエットエッチン
グを施すことにより、制御性よく基板５１とGaN層５４
を分離することができ、GaN層５４を２インチウエハー
レベルの大面積GaN基板として使用することが可能であ
る。尚、ウエットエッチングの前に、上記の（第４の実
施形態）の熱的アニールを施しておくと、GaN層５４と
基板５１の分離がより一段と容易になる。これは、熱的
アニールを施した基板分離層１３には、多数の欠陥およ
びボイドが発生しており、エッチング液が基板分離層５
３で浸透しやすくなるためである。また、GaN層５４をA
l0.10Ga0.90N層とした場合、ウエットエッチングによる
結晶ダメージの影響を受けにくくなる。これはAl0.10Ga
0.90N層の方がGaN層よりも結晶結合が強固なためであ
る。また、この場合、Al0.10Ga0.90N基板が作製できる
ために、GaN系青紫色レーザ作製時の歪および垂直横モ
ードの制御が容易になる。
【００５３】（第６の実施形態）以下、本発明の第６の
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
【００５４】以下、本発明の第６の実施形態による半導
体装置の製造方法の詳細について図面を参照しながら説
明する。
体装置の製造方法の詳細について図面を参照しながら説
明する。
【００５５】図６（a）〜（c）は本実施形態に係る半導
体装置の製造方法の工程順の断面構成を示している。
体装置の製造方法の工程順の断面構成を示している。
【００５６】まず、結晶成長方法および結晶成長層の構
造は上記の（第１の実施形態）とまったく同様で、サフ
ァイア基板６１上に，GaN層６２、In0.02Ga0.98N基板分
離層６３およびGaN層６４を成長した。
造は上記の（第１の実施形態）とまったく同様で、サフ
ァイア基板６１上に，GaN層６２、In0.02Ga0.98N基板分
離層６３およびGaN層６４を成長した。
【００５７】次に、結晶成長後の基板（図６(a)）にレ
ーザ光を照射する。使用したレーザ光はNd:YAGレーザの
第３高調波である。レーザ光を２インチウエハー内でス
キャンさせることで、基板６１とGaN層６４を分離させ
ることができた。この場合、レーザ光のGaN層６４への
ダメージを回避するために、基板６１の裏面側からレー
ザ光を照射する方が好ましい（図６(b)）。このように
して得られたGaN層６４の結晶表面をSEMで観察しても、
２インチウエハー内でクラックの発生はなかった。ま
た、断面SEM観察より、基板６１とGaN層６４は基板分離
層１３で分離されていることが確認できた（図６
(c)）。したがって、基板分離層６３を導入しレーザ光
照射を施すことにより、制御性よく基板６１とGaN層６
４を分離することができ、GaN層６４を２インチウエハ
ーレベルの大面積GaN基板として使用することが可能で
ある。尚、レーザ光照射の前に、上記の（第４の実施形
態）の熱的アニールを施しておくと、GaN層６４と基板
６１の分離がより一段と容易になる。これは、熱的アニ
ールを施した基板分離層６３には、多数の欠陥およびボ
イドが発生しており、レーザ光照射によるダメージを受
けやすくなるためである。また、GaN層６４をAl0.10Ga
0.90N層とした場合、レーザ光照射による結晶ダメージ
の影響を受けにくくなる。これはAl0.10Ga0.90N層の方
がGaN層よりも結晶結合が強固なためである。また、こ
の場合、Al0.10Ga0.90N基板が作製できるために、GaN系
青紫色レーザ作製時の歪および垂直横モードの制御が容
易になる。
ーザ光を照射する。使用したレーザ光はNd:YAGレーザの
第３高調波である。レーザ光を２インチウエハー内でス
キャンさせることで、基板６１とGaN層６４を分離させ
ることができた。この場合、レーザ光のGaN層６４への
ダメージを回避するために、基板６１の裏面側からレー
ザ光を照射する方が好ましい（図６(b)）。このように
して得られたGaN層６４の結晶表面をSEMで観察しても、
２インチウエハー内でクラックの発生はなかった。ま
た、断面SEM観察より、基板６１とGaN層６４は基板分離
層１３で分離されていることが確認できた（図６
(c)）。したがって、基板分離層６３を導入しレーザ光
照射を施すことにより、制御性よく基板６１とGaN層６
４を分離することができ、GaN層６４を２インチウエハ
ーレベルの大面積GaN基板として使用することが可能で
ある。尚、レーザ光照射の前に、上記の（第４の実施形
態）の熱的アニールを施しておくと、GaN層６４と基板
６１の分離がより一段と容易になる。これは、熱的アニ
ールを施した基板分離層６３には、多数の欠陥およびボ
イドが発生しており、レーザ光照射によるダメージを受
けやすくなるためである。また、GaN層６４をAl0.10Ga
0.90N層とした場合、レーザ光照射による結晶ダメージ
の影響を受けにくくなる。これはAl0.10Ga0.90N層の方
がGaN層よりも結晶結合が強固なためである。また、こ
の場合、Al0.10Ga0.90N基板が作製できるために、GaN系
青紫色レーザ作製時の歪および垂直横モードの制御が容
易になる。
【００５８】（第７の実施形態）本発明に係る第７の実
施形態は、主に短波長の発光素子に用いられるGaN系半
導体結晶において、転位密度及び熱歪みを低減できるGa
N基板の大面積化を実現できるようにすることを目的と
する。
施形態は、主に短波長の発光素子に用いられるGaN系半
導体結晶において、転位密度及び熱歪みを低減できるGa
N基板の大面積化を実現できるようにすることを目的と
する。
【００５９】以下、本発明の第７の実施形態による半導
体の製造方法の詳細について図面を参照しながら説明す
る。
体の製造方法の詳細について図面を参照しながら説明す
る。
【００６０】図７は本実施形態に係る半導体の製造方法
により作製されたIII族窒化物よりなる半導体の構成断
面図を示している。まず、サファイアよりなる基板７１
の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し
た基板７１をMOVPE装置（図示せず）の反応炉内のサセ
プタに保持し、反応炉を真空排気する。続いて、反応炉
内を圧力が３００Torrの水素雰囲気とし、温度を約１１
００℃にまで昇温して基板７１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
により作製されたIII族窒化物よりなる半導体の構成断
面図を示している。まず、サファイアよりなる基板７１
の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し
た基板７１をMOVPE装置（図示せず）の反応炉内のサセ
プタに保持し、反応炉を真空排気する。続いて、反応炉
内を圧力が３００Torrの水素雰囲気とし、温度を約１１
００℃にまで昇温して基板７１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
【００６１】次に、図５（a）に示すように、反応炉を
約５００℃にまで降温した後、基板７１上に、供給量２
５mmol/minのTMGと、供給量が７.５L/minのNH3と、キャ
リアガスとして水素とを同時に供給することにより、厚
さが２０nmのGaNよりなる低温バッファ層を成長させ
る。続いて、反応炉を約１０００℃にまで昇温し、厚さ
が１mmのGaN層７２を成長させる。次に、温度を約８０
０℃にまで降温し、キャリアガスを水素から窒素に変更
して、トリメチルアルミニウム（TMA）、TMIおよびTMG
を供給して厚さが約１００nmのAl0.10In0.18Ga0.72Nよ
りなる基板分離層７３を成長させる。その後、再び反応
炉内の温度を約１０００℃にまで昇温しキャリアガスを
窒素から水素に戻して、厚さが３mmのGaN層７４を成長
させる。
約５００℃にまで降温した後、基板７１上に、供給量２
５mmol/minのTMGと、供給量が７.５L/minのNH3と、キャ
リアガスとして水素とを同時に供給することにより、厚
さが２０nmのGaNよりなる低温バッファ層を成長させ
る。続いて、反応炉を約１０００℃にまで昇温し、厚さ
が１mmのGaN層７２を成長させる。次に、温度を約８０
０℃にまで降温し、キャリアガスを水素から窒素に変更
して、トリメチルアルミニウム（TMA）、TMIおよびTMG
を供給して厚さが約１００nmのAl0.10In0.18Ga0.72Nよ
りなる基板分離層７３を成長させる。その後、再び反応
炉内の温度を約１０００℃にまで昇温しキャリアガスを
窒素から水素に戻して、厚さが３mmのGaN層７４を成長
させる。
【００６２】反応炉から基板を取り出して、結晶成長表
面の色を観察すると、黒く変色している。この現象は、
上記の（第１の実施形態）と同様に、基板分離層７３が
相分離を起こしていることに起因している。尚、この基
板分離層７３はGaN層７１および７４よりもバンドギャ
ップエネルギーは大きいが、格子不整合度が非常に大き
いために相分離を起こしやすい半導体層である。
面の色を観察すると、黒く変色している。この現象は、
上記の（第１の実施形態）と同様に、基板分離層７３が
相分離を起こしていることに起因している。尚、この基
板分離層７３はGaN層７１および７４よりもバンドギャ
ップエネルギーは大きいが、格子不整合度が非常に大き
いために相分離を起こしやすい半導体層である。
【００６３】成長終了後、MOVPE装置の反応炉から基板
を取り出すと、GaN層７４と基板７１が分離できる場合
がある。これは、基板分離層７３で相分離が起こり、Ga
N層７４と基板７１の機械的結合強度が弱くなっている
ためである。このようにして得られたGaN層７４の結晶
表面をSEMで観察しても、２インチウエハー内でクラッ
クの発生はなかった。また、断面SEM観察より、基板７
１とGaN層７４は基板分離層７３で分離されていること
が確認できた。したがって、基板分離層７３を導入する
ことにより、制御性よく基板７１とGaN層７４を分離す
ることができ、GaN層７４を２インチウエハーレベルの
大面積GaN基板として使用することが可能である。
を取り出すと、GaN層７４と基板７１が分離できる場合
がある。これは、基板分離層７３で相分離が起こり、Ga
N層７４と基板７１の機械的結合強度が弱くなっている
ためである。このようにして得られたGaN層７４の結晶
表面をSEMで観察しても、２インチウエハー内でクラッ
クの発生はなかった。また、断面SEM観察より、基板７
１とGaN層７４は基板分離層７３で分離されていること
が確認できた。したがって、基板分離層７３を導入する
ことにより、制御性よく基板７１とGaN層７４を分離す
ることができ、GaN層７４を２インチウエハーレベルの
大面積GaN基板として使用することが可能である。
【００６４】（第８の実施形態）以下、本発明の第８の
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
【００６５】以下、本発明の第８の実施形態による半導
体装置の製造方法の詳細について説明する。
体装置の製造方法の詳細について説明する。
【００６６】まず、結晶成長方法および結晶成長層の構
造は上記の（第７の実施形態）とまったく同様である。
造は上記の（第７の実施形態）とまったく同様である。
【００６７】次に、結晶成長後の基板を開管石英管に搬
送し、窒素雰囲気中で約１０００℃で６時間の熱的アニ
ールを施す。基板分離層７３の相分離を活発化するに
は、アニール温度は高い方が好ましいが、GaN層７４か
らの窒素原子抜け等のダメージを考慮すると１２００℃
までが好ましい。また、１０００℃でのアニール時間は
６時間としたが、基板分離層７３の相分離を活発化する
には、アニール時間は長い方が好ましい。アニール後、
石英管から基板を取り出すと、基板７１とGaN層７４は
分離していることが確認できた。このようにして得られ
たGaN層７４の結晶表面をSEMで観察しても、２インチウ
エハー内でクラックの発生はなかった。また、断面SEM
観察より、基板７１とGaN層７４は基板分離層７３で分
離されていることが確認できた。したがって、基板分離
層７３を導入し熱的アニールを施すことにより、制御性
よく基板７１とGaN層７４を分離することができ、GaN層
７４を２インチウエハーレベルの大面積GaN基板として
使用することが可能である。尚、GaN層７４をAl0.10Ga
0.90N層とした場合、熱的アニールによる結晶ダメージ
の影響を受けにくくなる。これはAl0.10Ga0.90N層の方
がGaN層よりも結晶結合が強固なためである。また、こ
の場合、Al0.10Ga0.90N基板が作製できるために、GaN系
青紫色レーザ作製時の歪および垂直横モードの制御が容
易になる。
送し、窒素雰囲気中で約１０００℃で６時間の熱的アニ
ールを施す。基板分離層７３の相分離を活発化するに
は、アニール温度は高い方が好ましいが、GaN層７４か
らの窒素原子抜け等のダメージを考慮すると１２００℃
までが好ましい。また、１０００℃でのアニール時間は
６時間としたが、基板分離層７３の相分離を活発化する
には、アニール時間は長い方が好ましい。アニール後、
石英管から基板を取り出すと、基板７１とGaN層７４は
分離していることが確認できた。このようにして得られ
たGaN層７４の結晶表面をSEMで観察しても、２インチウ
エハー内でクラックの発生はなかった。また、断面SEM
観察より、基板７１とGaN層７４は基板分離層７３で分
離されていることが確認できた。したがって、基板分離
層７３を導入し熱的アニールを施すことにより、制御性
よく基板７１とGaN層７４を分離することができ、GaN層
７４を２インチウエハーレベルの大面積GaN基板として
使用することが可能である。尚、GaN層７４をAl0.10Ga
0.90N層とした場合、熱的アニールによる結晶ダメージ
の影響を受けにくくなる。これはAl0.10Ga0.90N層の方
がGaN層よりも結晶結合が強固なためである。また、こ
の場合、Al0.10Ga0.90N基板が作製できるために、GaN系
青紫色レーザ作製時の歪および垂直横モードの制御が容
易になる。
【００６８】（第９の実施形態）以下、本発明の第９の
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
実施形態について図面を参照しながら説明する。本実施
形態は、主に短波長の発光素子に用いられるGaN系半導
体結晶において、転位密度及び熱歪みを低減できるGaN
基板の大面積化を実現できるようにすることを目的とす
る。
【００６９】以下、本発明の第９の実施形態による半導
体装置の製造方法の詳細について説明する。
体装置の製造方法の詳細について説明する。
【００７０】まず、結晶成長方法および結晶成長層の構
造は上記の（第７の実施形態）とまったく同様である。
造は上記の（第７の実施形態）とまったく同様である。
【００７１】次に、図５と同様に、結晶成長後の基板を
硫酸とリン酸（H2PO4）の混合液中に浸し、ヒーター上
で約２５０℃に加熱する。約１時間加熱すると、基板７
１とGaN層７４が分離する様子が観察され、その後GaN層
７４を取り出して、超純水で水洗し窒素中で乾燥させ
る。このようにして得られたGaN層７４の表面SEM観察を
行なうと、貫通転位に起因する思われる多数のエッチピ
ットは観察されたがクラックの発生はなかった。また、
断面SEM観察より、基板７１とGaN層７４は基板分離層７
３で分離していることがわかった。したがって、基板分
離層７３を導入しウエットエッチングを施すことによ
り、制御性よく基板７１とGaN層７４を分離することが
でき、GaN層７４を２インチウエハーレベルの大面積GaN
基板として使用することが可能である。尚、ウエットエ
ッチングの前に、上記の（第８の実施形態）の熱的アニ
ールを施しておくと、GaN層７４と基板７１の分離がよ
り一段と容易になる。これは、熱的アニールを施した基
板分離層７３には、多数の欠陥およびボイドが発生して
おり、エッチング液が基板分離層７３で浸透しやすくな
るためである。また、GaN層７４をAl0.10Ga0.90N層とし
た場合、ウエットエッチングによる結晶ダメージの影響
を受けにくくなる。これはAl0.10Ga0.90N層の方がGaN層
よりも結晶結合が強固なためである。また、この場合、
Al0.10Ga0.90N基板が作製できるために、GaN系青紫色レ
ーザ作製時の歪および垂直横モードの制御が容易にな
る。
硫酸とリン酸（H2PO4）の混合液中に浸し、ヒーター上
で約２５０℃に加熱する。約１時間加熱すると、基板７
１とGaN層７４が分離する様子が観察され、その後GaN層
７４を取り出して、超純水で水洗し窒素中で乾燥させ
る。このようにして得られたGaN層７４の表面SEM観察を
行なうと、貫通転位に起因する思われる多数のエッチピ
ットは観察されたがクラックの発生はなかった。また、
断面SEM観察より、基板７１とGaN層７４は基板分離層７
３で分離していることがわかった。したがって、基板分
離層７３を導入しウエットエッチングを施すことによ
り、制御性よく基板７１とGaN層７４を分離することが
でき、GaN層７４を２インチウエハーレベルの大面積GaN
基板として使用することが可能である。尚、ウエットエ
ッチングの前に、上記の（第８の実施形態）の熱的アニ
ールを施しておくと、GaN層７４と基板７１の分離がよ
り一段と容易になる。これは、熱的アニールを施した基
板分離層７３には、多数の欠陥およびボイドが発生して
おり、エッチング液が基板分離層７３で浸透しやすくな
るためである。また、GaN層７４をAl0.10Ga0.90N層とし
た場合、ウエットエッチングによる結晶ダメージの影響
を受けにくくなる。これはAl0.10Ga0.90N層の方がGaN層
よりも結晶結合が強固なためである。また、この場合、
Al0.10Ga0.90N基板が作製できるために、GaN系青紫色レ
ーザ作製時の歪および垂直横モードの制御が容易にな
る。
【００７２】（第１０の実施形態）本発明に係る第１０
の実施形態は、主に短波長の発光素子に用いられるGaN
系半導体結晶において、転位密度及び熱歪みを低減でき
るGaN基板の大面積化を実現できるようにすることを目
的とする。
の実施形態は、主に短波長の発光素子に用いられるGaN
系半導体結晶において、転位密度及び熱歪みを低減でき
るGaN基板の大面積化を実現できるようにすることを目
的とする。
【００７３】以下、本発明の第１０の実施形態による半
導体の製造方法の詳細について図面を参照しながら説明
する。
導体の製造方法の詳細について図面を参照しながら説明
する。
【００７４】図８は本実施形態に係る半導体の製造方法
により作製されたIII族窒化物よりなる半導体の構成断
面図を示している。まず、サファイアよりなる基板８１
の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し
た基板８１をMOVPE装置（図示せず）の反応炉内のサセ
プタに保持し、反応炉を真空排気する。続いて、反応炉
内を圧力が３００Torrの水素雰囲気とし、温度を約１１
００℃にまで昇温して基板８１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
により作製されたIII族窒化物よりなる半導体の構成断
面図を示している。まず、サファイアよりなる基板８１
の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し
た基板８１をMOVPE装置（図示せず）の反応炉内のサセ
プタに保持し、反応炉を真空排気する。続いて、反応炉
内を圧力が３００Torrの水素雰囲気とし、温度を約１１
００℃にまで昇温して基板８１を加熱し表面のサーマル
クリーニングを約１０分間行なう。
【００７５】次に、反応炉を約５００℃にまで降温した
後、基板８１上に、供給量２５mmol/minのTMGと、供給
量が７.５L/minのNH3と、キャリアガスとして水素とを
同時に供給することにより、厚さが２０nmのGaNよりな
る低温バッファ層を成長させる。続いて、反応炉を約１
０００℃にまで昇温し、厚さが１mmのGaN層８２を成長
させる。次に、温度を約８００℃にまで降温し、キャリ
アガスを水素から窒素に変更して、TMIとTMGを供給して
厚さが約１００nmのIn0.20Ga0.80Nよりなる基板分離層
８３を成長させる。続いて、TMIの供給を停止してGaN８
４を約２０nm成長した後、再びTMIも供給してIｎ0.20Ga
0.80N基板分離層８３を約１００nm成長する。このIn0.2
0Ga0.80N/GaNの組合せを5周期成長した後、反応炉内の
温度を約１０００℃にまで昇温しキャリアガスを窒素か
ら水素に戻して、厚さが３mmのGaN層８５を成長させ
る。
後、基板８１上に、供給量２５mmol/minのTMGと、供給
量が７.５L/minのNH3と、キャリアガスとして水素とを
同時に供給することにより、厚さが２０nmのGaNよりな
る低温バッファ層を成長させる。続いて、反応炉を約１
０００℃にまで昇温し、厚さが１mmのGaN層８２を成長
させる。次に、温度を約８００℃にまで降温し、キャリ
アガスを水素から窒素に変更して、TMIとTMGを供給して
厚さが約１００nmのIn0.20Ga0.80Nよりなる基板分離層
８３を成長させる。続いて、TMIの供給を停止してGaN８
４を約２０nm成長した後、再びTMIも供給してIｎ0.20Ga
0.80N基板分離層８３を約１００nm成長する。このIn0.2
0Ga0.80N/GaNの組合せを5周期成長した後、反応炉内の
温度を約１０００℃にまで昇温しキャリアガスを窒素か
ら水素に戻して、厚さが３mmのGaN層８５を成長させ
る。
【００７６】反応炉から基板を取り出して、結晶成長表
面の色を観察すると、黒く変色している。この現象は、
上記の（第１の実施形態）と同様に、基板分離層８３が
相分離を起こしていることに起因している。
面の色を観察すると、黒く変色している。この現象は、
上記の（第１の実施形態）と同様に、基板分離層８３が
相分離を起こしていることに起因している。
【００７７】成長終了後、MOVPE装置の反応炉から基板
を取り出すと、GaN層８５と基板８１が分離できる場合
がある。また、熱的アニール、ウエットエッチングおよ
びレーザ光照射により容易にGaN層８５と基板８１を分
離できる。これは、基板分離層８３で相分離が起こり、
この基板分離層８３が積層方向に多重（５層）に積層さ
れているために、GaN層８５と基板８１の機械的結合強
度が非常に弱くなっているためである。このようにして
得られたGaN層８５の結晶表面をSEMで観察しても、２イ
ンチウエハー内でクラックの発生はなかった。また、断
面SEM観察より、基板８１とGaN層８５は基板分離層８３
で分離されていることが確認できた。したがって、基板
分離層８３を導入することにより、制御性よく基板８１
とGaN層８５を分離することができ、GaN層８５を２イン
チウエハーレベルの大面積GaN基板として使用すること
が可能である。
を取り出すと、GaN層８５と基板８１が分離できる場合
がある。また、熱的アニール、ウエットエッチングおよ
びレーザ光照射により容易にGaN層８５と基板８１を分
離できる。これは、基板分離層８３で相分離が起こり、
この基板分離層８３が積層方向に多重（５層）に積層さ
れているために、GaN層８５と基板８１の機械的結合強
度が非常に弱くなっているためである。このようにして
得られたGaN層８５の結晶表面をSEMで観察しても、２イ
ンチウエハー内でクラックの発生はなかった。また、断
面SEM観察より、基板８１とGaN層８５は基板分離層８３
で分離されていることが確認できた。したがって、基板
分離層８３を導入することにより、制御性よく基板８１
とGaN層８５を分離することができ、GaN層８５を２イン
チウエハーレベルの大面積GaN基板として使用すること
が可能である。
【００７８】
【発明の効果】本発明に係る第１の半導体の製造方法
は、サファイア基板とGaN系半導体層の間に、前記GaN系
半導体層よりもバンドギャップエネルギーの小さい半導
体層を積層させる工程を備えている。第１の半導体の製
造方法によると、GaN系半導体層よりもバンドギャップ
エネルギーの小さい半導体層は３元および４元混晶層で
あり、その格子不整合度が大きいために組成が不均一
（ミシビリティギャップ）になり相分離が発生しやす
い。相分離を起こした半導体層は結晶性が低下し、欠陥
およびボイドが多数発生して、その上面にかかる応力を
緩和しやすい。このため、熱的アニール、ウエットエッ
チングおよびレーザ光照射により相分離を起こした半導
体層のみが選択的に制御性良く除去され、基板と上面の
GaN系半導体層を分離することが可能になる。また、こ
の際、サファイア基板上のGaN系半導体層に加わる圧縮
歪は、相分離を起こした半導体層が緩和するために、基
板から分離したGaN系半導体層にはクラックの発生はな
く、GaN基板の大面積化が可能である。
は、サファイア基板とGaN系半導体層の間に、前記GaN系
半導体層よりもバンドギャップエネルギーの小さい半導
体層を積層させる工程を備えている。第１の半導体の製
造方法によると、GaN系半導体層よりもバンドギャップ
エネルギーの小さい半導体層は３元および４元混晶層で
あり、その格子不整合度が大きいために組成が不均一
（ミシビリティギャップ）になり相分離が発生しやす
い。相分離を起こした半導体層は結晶性が低下し、欠陥
およびボイドが多数発生して、その上面にかかる応力を
緩和しやすい。このため、熱的アニール、ウエットエッ
チングおよびレーザ光照射により相分離を起こした半導
体層のみが選択的に制御性良く除去され、基板と上面の
GaN系半導体層を分離することが可能になる。また、こ
の際、サファイア基板上のGaN系半導体層に加わる圧縮
歪は、相分離を起こした半導体層が緩和するために、基
板から分離したGaN系半導体層にはクラックの発生はな
く、GaN基板の大面積化が可能である。
【００７９】本発明に係る第2の半導体の製造方法は、
前記第１の半導体製造方法において、サファイア基板と
GaN系半導体層の間に少なくともInを含むInxGa1-xN（0
＜x≦1）系半導体層を成長させる工程を備えている。
前記第１の半導体製造方法において、サファイア基板と
GaN系半導体層の間に少なくともInを含むInxGa1-xN（0
＜x≦1）系半導体層を成長させる工程を備えている。
【００８０】第２の半導体の製造方法によると、In原子
を含むIII族窒化物半導体は相分離を起こしやすいため
に、その上面に高温でGaN系半導体層を積層する際に相
分離により結晶性が低下する。このため、熱的アニー
ル、ウエットエッチングおよびレーザ光照射により、In
原子を含む半導体層が選択的に制御性良く除去されるた
めに、サファイア基板とGaN系半導体層を分離すること
が可能になる。
を含むIII族窒化物半導体は相分離を起こしやすいため
に、その上面に高温でGaN系半導体層を積層する際に相
分離により結晶性が低下する。このため、熱的アニー
ル、ウエットエッチングおよびレーザ光照射により、In
原子を含む半導体層が選択的に制御性良く除去されるた
めに、サファイア基板とGaN系半導体層を分離すること
が可能になる。
【００８１】本発明に係る第3の半導体製造方法は、前
記第１の半導体製造方法において、サファイア基板とGa
N系半導体層の間に少なくともAs原子を含むIII族窒化物
よりなる半導体層を成長させる工程を備えている。As原
子を含むGaN1-yAsy（0＜y＜1）系半導体層は相分離を起
こしやすいために、その上面に高温でGaN系半導体層を
積層する際に相分離により結晶性が低下する。このた
め、熱的アニール、ウエットエッチングおよびレーザ光
照射により、As原子を含む半導体層が選択的に制御性良
く除去されるために、サファイア基板とGaN系半導体層
を分離することが可能になる。
記第１の半導体製造方法において、サファイア基板とGa
N系半導体層の間に少なくともAs原子を含むIII族窒化物
よりなる半導体層を成長させる工程を備えている。As原
子を含むGaN1-yAsy（0＜y＜1）系半導体層は相分離を起
こしやすいために、その上面に高温でGaN系半導体層を
積層する際に相分離により結晶性が低下する。このた
め、熱的アニール、ウエットエッチングおよびレーザ光
照射により、As原子を含む半導体層が選択的に制御性良
く除去されるために、サファイア基板とGaN系半導体層
を分離することが可能になる。
【００８２】第４の半導体の製造方法は、前記第１の半
導体製造方法において、サファイア基板とGaN系半導体
層の間に少なくともP原子を含むIII族窒化物よりなる半
導体層を成長させる工程を備えている。P原子を含むGaN
1-yPy（0＜y＜1）系半導体層は相分離を起こしやすいた
めに、その上面に高温でGaN系半導体層を積層する際に
相分離により結晶性が低下する。このため、熱的アニー
ル、ウエットエッチングおよびレーザ光照射により、P
原子を含む半導体層が選択的に制御性良く除去されるた
めに、サファイア基板とGaN系半導体層を分離すること
が可能になる。
導体製造方法において、サファイア基板とGaN系半導体
層の間に少なくともP原子を含むIII族窒化物よりなる半
導体層を成長させる工程を備えている。P原子を含むGaN
1-yPy（0＜y＜1）系半導体層は相分離を起こしやすいた
めに、その上面に高温でGaN系半導体層を積層する際に
相分離により結晶性が低下する。このため、熱的アニー
ル、ウエットエッチングおよびレーザ光照射により、P
原子を含む半導体層が選択的に制御性良く除去されるた
めに、サファイア基板とGaN系半導体層を分離すること
が可能になる。
【００８３】本発明に係る第５の半導体の製造方法によ
ると、前記第１の半導体製造方法において、熱的アニー
ルによりバンドギャップエネルギーの小さいIII族窒化
物よりなる半導体層の結晶性が相分離でさらに低下し、
ボイドが多数形成され、機械的強度が一段と低下する。
このため、バンドギャップエネルギーの小さい半導体層
が選択的に制御性良く除去され、サファイア基板とGaN
系半導体層を分離することが可能になる。
ると、前記第１の半導体製造方法において、熱的アニー
ルによりバンドギャップエネルギーの小さいIII族窒化
物よりなる半導体層の結晶性が相分離でさらに低下し、
ボイドが多数形成され、機械的強度が一段と低下する。
このため、バンドギャップエネルギーの小さい半導体層
が選択的に制御性良く除去され、サファイア基板とGaN
系半導体層を分離することが可能になる。
【００８４】第６の半導体の製造方法によると、前記第
１の半導体製造方法において、ウエットエッチングによ
り、相分離を起こしたバンドギャップエネルギーの小さ
い半導体層が選択的に制御性良く除去されるために、サ
ファイア基板とGaN系半導体層を分離することが可能に
なる。
１の半導体製造方法において、ウエットエッチングによ
り、相分離を起こしたバンドギャップエネルギーの小さ
い半導体層が選択的に制御性良く除去されるために、サ
ファイア基板とGaN系半導体層を分離することが可能に
なる。
【００８５】本発明に係る第７の半導体の製造方法によ
ると、前記第１の半導体製造方法において、熱的アニー
ルによりバンドギャップエネルギーの小さいIII族窒化
物よりなる半導体層の結晶性が相分離で低下する。この
ため、さらにウエットエッチングを追加することによ
り、バンドギャップエネルギーの小さい半導体層が選択
的に制御性良く除去されるために、サファイア基板とGa
N系半導体層を分離することが可能になる。
ると、前記第１の半導体製造方法において、熱的アニー
ルによりバンドギャップエネルギーの小さいIII族窒化
物よりなる半導体層の結晶性が相分離で低下する。この
ため、さらにウエットエッチングを追加することによ
り、バンドギャップエネルギーの小さい半導体層が選択
的に制御性良く除去されるために、サファイア基板とGa
N系半導体層を分離することが可能になる。
【００８６】第８の半導体の製造方法によると、前記第
１の半導体製造方法において、レーザ光照射により励起
されたキャリアがバンドギャップエネルギーの小さいII
I族窒化物よりなる半導体層に集中的に流入して、その
半導体層が選択的に昇華除去され、サファイア基板とGa
N系半導体層を分離することができる。
１の半導体製造方法において、レーザ光照射により励起
されたキャリアがバンドギャップエネルギーの小さいII
I族窒化物よりなる半導体層に集中的に流入して、その
半導体層が選択的に昇華除去され、サファイア基板とGa
N系半導体層を分離することができる。
【００８７】本発明に係る第９の半導体の製造方法によ
ると、前記第８の半導体製造方法において、III族窒化
物よりなる半導体層側からではなく基板の裏面側からレ
ーザ光を照射することにより、GaN系半導体層にダメー
ジを与えることなくサファイア基板とGaN系半導体層を
分離することが可能になる。
ると、前記第８の半導体製造方法において、III族窒化
物よりなる半導体層側からではなく基板の裏面側からレ
ーザ光を照射することにより、GaN系半導体層にダメー
ジを与えることなくサファイア基板とGaN系半導体層を
分離することが可能になる。
【００８８】第１０の半導体の製造方法によると、前記
第１の半導体製造方法において、熱的アニールによりバ
ンドギャップエネルギーの小さいIII族窒化物よりなる
半導体層の結晶性が相分離で低下する。このため、さら
にレーザ光照射を追加することにより、バンドギャップ
エネルギーの小さい半導体層が選択的に制御性良く除去
されるために、サファイア基板とGaN系半導体層を分離
することが可能になる。
第１の半導体製造方法において、熱的アニールによりバ
ンドギャップエネルギーの小さいIII族窒化物よりなる
半導体層の結晶性が相分離で低下する。このため、さら
にレーザ光照射を追加することにより、バンドギャップ
エネルギーの小さい半導体層が選択的に制御性良く除去
されるために、サファイア基板とGaN系半導体層を分離
することが可能になる。
【００８９】本発明に係る第１１の半導体の製造方法
は、サファイア基板とGaN系半導体層の間に、下面およ
び上面のGaN系半導体層よりも多くのIn原子を含むIII族
窒化物よりなる半導体層を積層させる工程を備えてい
る。第１１の半導体の製造方法によると、多くのIｎ原
子を含む半導体層は、その格子不整合度が大きくなるた
めに組成の不均一（ミシビリティギャップ）が顕著にな
り相分離が発生しやすい。この場合、In原子を多く含む
半導体層はその下面および上面のGaN系半導体層よりも
バンドギャップエネルギーが小さい必要はなく、例えば
Al組成の高いAlz(InxGa1-x)1-zN（0＜x＜1, 0＜z＜1）
の４元混晶であってもよい。相分離を起こしたIn原子を
多く含む半導体層は結晶性が低下し、欠陥およびボイド
が発生して、その上面にかかる応力を緩和しやすい。こ
のため、熱的アニール、ウエットエッチングにより相分
離を起こした半導体層のみが選択的に制御性良く除去さ
れ、基板と上面のGaN系半導体層を分離することが可能
になる。また、この際、サファイア基板上のGaN系半導
体層に加わる歪は、相分離を起こした半導体層が緩和す
るために、基板から分離したGaN系半導体層にはクラッ
クの発生はなく、GaN基板の大面積化が可能である。
は、サファイア基板とGaN系半導体層の間に、下面およ
び上面のGaN系半導体層よりも多くのIn原子を含むIII族
窒化物よりなる半導体層を積層させる工程を備えてい
る。第１１の半導体の製造方法によると、多くのIｎ原
子を含む半導体層は、その格子不整合度が大きくなるた
めに組成の不均一（ミシビリティギャップ）が顕著にな
り相分離が発生しやすい。この場合、In原子を多く含む
半導体層はその下面および上面のGaN系半導体層よりも
バンドギャップエネルギーが小さい必要はなく、例えば
Al組成の高いAlz(InxGa1-x)1-zN（0＜x＜1, 0＜z＜1）
の４元混晶であってもよい。相分離を起こしたIn原子を
多く含む半導体層は結晶性が低下し、欠陥およびボイド
が発生して、その上面にかかる応力を緩和しやすい。こ
のため、熱的アニール、ウエットエッチングにより相分
離を起こした半導体層のみが選択的に制御性良く除去さ
れ、基板と上面のGaN系半導体層を分離することが可能
になる。また、この際、サファイア基板上のGaN系半導
体層に加わる歪は、相分離を起こした半導体層が緩和す
るために、基板から分離したGaN系半導体層にはクラッ
クの発生はなく、GaN基板の大面積化が可能である。
【００９０】本発明に係る第１２の半導体の製造方法に
よると、前記第１１の半導体製造方法において、熱的ア
ニールによりIn原子を多く含むIII族窒化物よりなる半
導体層の結晶性が相分離でさらに低下し、ボイドが多数
形成され、機械的強度が一段と低下する。このため、In
原子を多く含む半導体層が選択的に制御性良く除去さ
れ、サファイア基板とGaN系半導体層を分離することが
可能になる。
よると、前記第１１の半導体製造方法において、熱的ア
ニールによりIn原子を多く含むIII族窒化物よりなる半
導体層の結晶性が相分離でさらに低下し、ボイドが多数
形成され、機械的強度が一段と低下する。このため、In
原子を多く含む半導体層が選択的に制御性良く除去さ
れ、サファイア基板とGaN系半導体層を分離することが
可能になる。
【００９１】第１３の半導体の製造方法によると、前記
第１１の半導体製造方法において、ウエットエッチング
により、相分離を起こしたIn原子を多く含む半導体層が
選択的に制御性良く除去されるために、サファイア基板
とGaN系半導体層を分離することが可能になる。
第１１の半導体製造方法において、ウエットエッチング
により、相分離を起こしたIn原子を多く含む半導体層が
選択的に制御性良く除去されるために、サファイア基板
とGaN系半導体層を分離することが可能になる。
【００９２】本発明に係る第１４の半導体の製造方法に
よると、前記第１１の半導体製造方法において、熱的ア
ニールによりIn原子を多く含むIII族窒化物よりなる半
導体層の結晶性が相分離で低下する。このため、さらに
ウエットエッチングを追加することにより、In原子を多
く含む半導体層が選択的に制御性良く除去されるため
に、サファイア基板とGaN系半導体層を分離することが
可能になる。
よると、前記第１１の半導体製造方法において、熱的ア
ニールによりIn原子を多く含むIII族窒化物よりなる半
導体層の結晶性が相分離で低下する。このため、さらに
ウエットエッチングを追加することにより、In原子を多
く含む半導体層が選択的に制御性良く除去されるため
に、サファイア基板とGaN系半導体層を分離することが
可能になる。
【００９３】第１５の半導体の製造方法は、前記第１お
よび第１１の半導体製造方法において、基板と分離され
るIII族窒化物よりなる半導体層がAlzGa1-zN（0＜z≦
1）で構成されることを特徴とする。この場合、AlzGa1-
zN層は結晶結合がGaN系結晶の中でも強固であるため
に、基板からAlzGa1-zN層を分離する際のダメージを受
けにくく、結晶性を維持することができる。また、この
場合、AlzGa1-zN基板が作製できるために、GaN系青紫色
レーザ作製時の歪および垂直横モードの制御が容易にな
る。
よび第１１の半導体製造方法において、基板と分離され
るIII族窒化物よりなる半導体層がAlzGa1-zN（0＜z≦
1）で構成されることを特徴とする。この場合、AlzGa1-
zN層は結晶結合がGaN系結晶の中でも強固であるため
に、基板からAlzGa1-zN層を分離する際のダメージを受
けにくく、結晶性を維持することができる。また、この
場合、AlzGa1-zN基板が作製できるために、GaN系青紫色
レーザ作製時の歪および垂直横モードの制御が容易にな
る。
【００９４】第１６の半導体の製造方法は、前記第１お
よび第１１の半導体製造方法において、基板を分離する
III族窒化物よりなる半導体層を積層方向に多段に垂直
に積層させる工程を備えている。基板を分離する半導体
層が複数化することにより、その上面のGaN系半導体層
と基板の機械的結合強度が低下し基板分離がより容易に
なる。
よび第１１の半導体製造方法において、基板を分離する
III族窒化物よりなる半導体層を積層方向に多段に垂直
に積層させる工程を備えている。基板を分離する半導体
層が複数化することにより、その上面のGaN系半導体層
と基板の機械的結合強度が低下し基板分離がより容易に
なる。
【図１】本発明の第１の実施形態に係る半導体の製造方
法を示す工程順の構成断面図
法を示す工程順の構成断面図
【図２】本発明の第２の実施形態に係る半導体の製造方
法により作製されたIII族窒化物半導体の構成断面図
法により作製されたIII族窒化物半導体の構成断面図
【図３】本発明の第３の実施形態に係る半導体の製造方
法により作製されたIII族窒化物半導体の構成断面図
法により作製されたIII族窒化物半導体の構成断面図
【図４】本発明の第４の実施形態に係る半導体の製造方
法により作製されたIII族窒化物半導体の構成断面図
法により作製されたIII族窒化物半導体の構成断面図
【図５】本発明の第５の実施形態に係る半導体の製造方
法を示す工程順の構成断面図
法を示す工程順の構成断面図
【図６】本発明の第６の実施形態に係る半導体の製造方
法を示す工程順の構成断面図
法を示す工程順の構成断面図
【図７】本発明の第７の実施形態に係る半導体の製造方
法により作製されたIII族窒化物半導体の構成断面図
法により作製されたIII族窒化物半導体の構成断面図
【図８】本発明の第１０の実施形態に係る半導体の製造
方法により作製されたIII族窒化物半導体の構成断面図
方法により作製されたIII族窒化物半導体の構成断面図
１１ サファイア基板 １２ GaN層 １３ In0.20Ga0.80N基板分離層 １４ GaN層 １５ In組成の多い領域 １６ ボイド ２１ サファイア基板 ２２ GaN層 ２３ GaN0.96As0.04基板分離層 ２４ GaN層 ３１ サファイア基板 ３２ GaN層 ３３ GaN0.96P0.04基板分離層 ３４ GaN層 ４１ サファイア基板 ４２ GaN層 ４３ In0.20Ga0.80N基板分離層 ４４ Al0.10Ga0.90N層 ５１ サファイア基板 ５２ GaN層 ５３ In0.20Ga0.80N基板分離層 ５４ GaN層 ５５ In組成の多い領域 ５６ ボイド ５７ エッチングされた領域 ６１ サファイア基板 ６２ GaN層 ６３ In0.20Ga0.80N基板分離層 ６４ GaN層 ６５ 基板分離箇所 ７１ サファイア基板 ７２ GaN層 ７３ Al0.10In0.18Ga0.72N基板分離層 ７４ GaN層 ８１ サファイア基板 ８２ GaN層 ８３ In0.20Ga0.80N基板分離層 ８４ GaN層 ８５ GaN層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 辻村 歩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 石橋 明彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木戸口 勲 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 伴 雄三郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F041 AA40 CA34 CA40 CA65 CA73 CA77 FF16 5F043 AA16 AA37 BB10 BB27 DD02 DD07 DD30 GG10 5F073 AA51 BA06 CB02 DA05 DA16 DA17 DA35 EA18 EA29
Claims (16)
- 【請求項１】 基板上にIII族窒化物よりなる第一の半
導体層を積層させる工程と、前記第一の半導体層の上面
に第一の半導体層よりもバンドギャップエネルギーの小
さな第二の半導体層を積層させる工程と、前記第二の半
導体層よりもバンドギャップエネルギーの大きなIII族
窒化物よりなる第三の半導体層を前記第二の半導体層の
上面に積層させる工程と、前記第二の半導体層を分離層
として前記第三の半導体層を基板から分離させる工程を
備えていることを特徴とする半導体の製造方法。 - 【請求項２】 第二の半導体層が少なくともIn原子を含
むIII族窒化物で構成されることを特徴とする請求項１
に記載の半導体の製造方法。 - 【請求項３】 第二の半導体層が少なくともAs原子を含
むIII族窒化物で構成されることを特徴とする請求項１
に記載の半導体の製造方法。 - 【請求項４】 第二の半導体層が少なくともP原子を含
むIII族窒化物で構成されることを特徴とする請求項１
に記載の半導体の製造方法。 - 【請求項５】 熱的アニールにより第三の半導体層を基
板から分離させる工程を有することを特徴とする請求項
１に記載の半導体の製造方法。 - 【請求項６】 ウエットエッチングにより第三の半導体
層を基板から分離させる工程を有することを特徴とする
請求項１に記載の半導体の製造方法。 - 【請求項７】 熱的アニールとウエットエッチングの組
合せにより第三の半導体層を基板から分離させる工程を
有することを特徴とする請求項１に記載の半導体の製造
方法。 - 【請求項８】 第二の半導体層のバンドギャップエネル
ギー以上のエネルギーを有するレーザ光を照射すること
により、第三の半導体層を基板から分離させる工程を備
えていることを特徴とする請求項１に記載の半導体の製
造方法。 - 【請求項９】 基板側からレーザ光を照射する工程を備
えていることを特徴とする請求項８に記載の半導体の製
造方法。 - 【請求項１０】 熱的アニールとレーザ光照射の組合せ
により第三の半導体層を基板から分離させる工程を有す
ることを特徴とする請求項１に記載の半導体の製造方
法。 - 【請求項１１】 基板上にIII族窒化物よりなる第一の
半導体層を積層させる工程と、前記第一の半導体層の上
面に少なくとも第一の半導体層よりもIn原子を多く含む
III族窒化物で構成される第二の半導体層を積層させる
工程と、前記第二の半導体層よりも含まれるIn原子が少
ないIII族窒化物よりなる第三の半導体層を前記第二の
半導体層の上面に積層させる工程と、前記第二の半導体
層を分離層として前記第三の半導体層を基板から分離さ
せる工程を備えていることを特徴とする半導体の製造方
法。 - 【請求項１２】 熱的アニールにより第二の半導体層を
基板から分離させる工程を有することを特徴とする請求
項１１に記載の半導体の製造方法。 - 【請求項１３】 ウエットエッチングにより第三の半導
体層を基板から分離させる工程を有することを特徴とす
る請求項１１に記載の半導体の製造方法。 - 【請求項１４】 熱的アニールとウエットエッチングの
組合せにより第三の半導体層を基板から分離させる工程
を有することを特徴とする請求項１１に記載の半導体の
製造方法。 - 【請求項１５】 第三の半導体層がAl原子を含むAlGaN
で構成されることを特徴とする請求項１または請求項１
１に記載の半導体の製造方法。 - 【請求項１６】 第二の半導体層を積層方向に多段に垂
直に積層させる工程を備えていることを特徴とする請求
項１または請求項１１に記載の半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29964199A JP2001119104A (ja) | 1999-10-21 | 1999-10-21 | 半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29964199A JP2001119104A (ja) | 1999-10-21 | 1999-10-21 | 半導体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001119104A true JP2001119104A (ja) | 2001-04-27 |
Family
ID=17875227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29964199A Pending JP2001119104A (ja) | 1999-10-21 | 1999-10-21 | 半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001119104A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283052A (ja) * | 2002-03-22 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2005041373A1 (ja) * | 2003-10-24 | 2005-05-06 | Pioneer Corporation | 半導体レーザ装置及び製造方法 |
| WO2005055383A1 (ja) * | 2003-12-05 | 2005-06-16 | Pioneer Corporation | 半導体レーザ装置の製造方法 |
| US7153715B2 (en) | 2001-11-13 | 2006-12-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2007116110A (ja) * | 2005-09-22 | 2007-05-10 | Sanyo Electric Co Ltd | 窒化物系半導体素子の製造方法 |
| JP2007184644A (ja) * | 2007-04-02 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007221051A (ja) * | 2006-02-20 | 2007-08-30 | Sanyo Electric Co Ltd | 窒化物系半導体素子の製造方法 |
| US7368310B2 (en) | 2003-08-08 | 2008-05-06 | Sumitomo Electric Industries, Ltd. | Light generating semiconductor device and method of making the same |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| CN100423297C (zh) * | 2003-01-20 | 2008-10-01 | 松下电器产业株式会社 | 制造第三族氮化物衬底的方法 |
| JP2009302589A (ja) * | 2001-10-26 | 2009-12-24 | Lg Electronics Inc | 垂直構造ダイオードとその製造方法 |
| JP2014166953A (ja) * | 2009-09-14 | 2014-09-11 | Sumitomo Electric Ind Ltd | 基板付窒化物半導体エピタキシャル層 |
| JP2019134101A (ja) * | 2018-01-31 | 2019-08-08 | 京セラ株式会社 | 半導体素子の製造方法 |
| CN111681948A (zh) * | 2020-06-12 | 2020-09-18 | 中国科学院长春光学精密机械与物理研究所 | 一种图形化衬底及其制备方法 |
| JP2022058690A (ja) * | 2018-01-31 | 2022-04-12 | 京セラ株式会社 | 複数の半導体素子の製造方法 |
| CN115360272A (zh) * | 2022-10-21 | 2022-11-18 | 至善时代智能科技(北京)有限公司 | 一种AlN薄膜的制备方法 |
| CN115803851A (zh) * | 2021-01-21 | 2023-03-14 | 信越工程株式会社 | 工件分离装置及工件分离方法 |
-
1999
- 1999-10-21 JP JP29964199A patent/JP2001119104A/ja active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10326055B2 (en) | 2001-10-26 | 2019-06-18 | Lg Innotek Co., Ltd. | Diode having vertical structure |
| US10032959B2 (en) | 2001-10-26 | 2018-07-24 | Lg Innotek Co., Ltd. | Diode having vertical structure |
| US9620677B2 (en) | 2001-10-26 | 2017-04-11 | Lg Innotek Co., Ltd. | Diode having vertical structure |
| US9000468B2 (en) | 2001-10-26 | 2015-04-07 | Lg Innotek Co., Ltd. | Diode having vertical structure |
| US8592846B2 (en) | 2001-10-26 | 2013-11-26 | Lg Electronics Inc. | Diode having vertical structure and method of manufacturing the same |
| JP2009302589A (ja) * | 2001-10-26 | 2009-12-24 | Lg Electronics Inc | 垂直構造ダイオードとその製造方法 |
| US7435994B2 (en) | 2001-11-13 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7153715B2 (en) | 2001-11-13 | 2006-12-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2003283052A (ja) * | 2002-03-22 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN100423297C (zh) * | 2003-01-20 | 2008-10-01 | 松下电器产业株式会社 | 制造第三族氮化物衬底的方法 |
| US7368310B2 (en) | 2003-08-08 | 2008-05-06 | Sumitomo Electric Industries, Ltd. | Light generating semiconductor device and method of making the same |
| US7550776B2 (en) | 2003-08-08 | 2009-06-23 | Sumitomo Electric Industries, Ltd. | Light generating semiconductor device and method of making the same |
| KR101161917B1 (ko) * | 2003-08-08 | 2012-07-18 | 스미토모덴키고교가부시키가이샤 | 반도체 발광소자 및 그 제조방법 |
| US7477669B2 (en) | 2003-10-24 | 2009-01-13 | Pioneer Corporation | Semiconductor laser device and method of manufacturing the same |
| WO2005041373A1 (ja) * | 2003-10-24 | 2005-05-06 | Pioneer Corporation | 半導体レーザ装置及び製造方法 |
| WO2005055383A1 (ja) * | 2003-12-05 | 2005-06-16 | Pioneer Corporation | 半導体レーザ装置の製造方法 |
| JP2008532281A (ja) * | 2005-02-23 | 2008-08-14 | クリー インコーポレイテッド | 高光抽出ｌｅｄ用の基板除去方法 |
| US9559252B2 (en) | 2005-02-23 | 2017-01-31 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
| JP2007116110A (ja) * | 2005-09-22 | 2007-05-10 | Sanyo Electric Co Ltd | 窒化物系半導体素子の製造方法 |
| JP2007221051A (ja) * | 2006-02-20 | 2007-08-30 | Sanyo Electric Co Ltd | 窒化物系半導体素子の製造方法 |
| JP2007184644A (ja) * | 2007-04-02 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2014166953A (ja) * | 2009-09-14 | 2014-09-11 | Sumitomo Electric Ind Ltd | 基板付窒化物半導体エピタキシャル層 |
| JP2019134101A (ja) * | 2018-01-31 | 2019-08-08 | 京セラ株式会社 | 半導体素子の製造方法 |
| JP2022058690A (ja) * | 2018-01-31 | 2022-04-12 | 京セラ株式会社 | 複数の半導体素子の製造方法 |
| JP7221431B2 (ja) | 2018-01-31 | 2023-02-13 | 京セラ株式会社 | 複数の半導体素子の製造方法 |
| CN111681948A (zh) * | 2020-06-12 | 2020-09-18 | 中国科学院长春光学精密机械与物理研究所 | 一种图形化衬底及其制备方法 |
| CN115803851A (zh) * | 2021-01-21 | 2023-03-14 | 信越工程株式会社 | 工件分离装置及工件分离方法 |
| CN115803851B (zh) * | 2021-01-21 | 2023-06-30 | 信越工程株式会社 | 工件分离装置及工件分离方法 |
| CN115360272A (zh) * | 2022-10-21 | 2022-11-18 | 至善时代智能科技(北京)有限公司 | 一种AlN薄膜的制备方法 |
| CN115360272B (zh) * | 2022-10-21 | 2023-01-31 | 至善时代智能科技(北京)有限公司 | 一种AlN薄膜的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4284188B2 (ja) | 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法 | |
| US8882910B2 (en) | AlGaN substrate and production method thereof | |
| JP4901145B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3409958B2 (ja) | 半導体発光素子 | |
| JP2001119104A (ja) | 半導体の製造方法 | |
| US20070243703A1 (en) | Processes and structures for epitaxial growth on laminate substrates | |
| US5923950A (en) | Method of manufacturing a semiconductor light-emitting device | |
| KR20100138879A (ko) | Ａｌ계 Ⅲ족 질화물 단결정층을 갖는 적층체의 제조 방법, 그 제법으로 제조되는 적층체, 그 적층체를 사용한 Ａｌ계 Ⅲ족 질화물 단결정 기판의 제조 방법, 및, 질화알루미늄 단결정 기판 | |
| US7951694B2 (en) | Semiconductor structure and method of manufacture of same | |
| US20220006264A1 (en) | Semiconductor device and fabrication method | |
| JP3729065B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
| JP4486435B2 (ja) | Ｉｉｉ族窒化物結晶基板の製造方法、それに用いるエッチング液 | |
| JP2009067658A (ja) | 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法 | |
| KR100571225B1 (ko) | 질화물계 화합물 반도체의 성장방법 | |
| JP2009152305A (ja) | 窒化物半導体単結晶基板製造方法、窒化物半導体単結晶基板および該基板の製造用基板 | |
| JPH10150245A (ja) | 窒化ガリウム系半導体の製造方法 | |
| KR19990016925A (ko) | ＧａＮ 단결정 제조 방법 | |
| KR101335937B1 (ko) | Ｌｌｏ 방식을 이용한 질화갈륨 웨이퍼 제조 방법 | |
| JP2000022283A (ja) | 半導体素子、半導体素子の製造方法及び半導体基板の製造方法 | |
| WO2022185906A1 (ja) | 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法、紫外線発光素子用エピタキシャルウェーハ及び紫外線発光素子用基板 | |
| JP2002343717A (ja) | 半導体結晶の製造方法 | |
| JP5075692B2 (ja) | Ｉｉｉ族窒化物半導体基板形成用基板 | |
| JP4900126B2 (ja) | 半導体デバイスの作製方法 | |
| JPH0760790B2 (ja) | 化合物半導体基板 | |
| KR100839224B1 (ko) | ＧａＮ 후막의 제조방법 |