JP7221431B2 - 複数の半導体素子の製造方法 - Google Patents
複数の半導体素子の製造方法 Download PDFInfo
- Publication number
- JP7221431B2 JP7221431B2 JP2022007195A JP2022007195A JP7221431B2 JP 7221431 B2 JP7221431 B2 JP 7221431B2 JP 2022007195 A JP2022007195 A JP 2022007195A JP 2022007195 A JP2022007195 A JP 2022007195A JP 7221431 B2 JP7221431 B2 JP 7221431B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- manufacturing
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
図2は、本実施形態の半導体素子の製造方法を示す断面図である。また、図3は、本実施形態の半導体素子の製造方法を示す平面図である。まず、表面層11を有する基板10を準備する。基板10は、たとえば、窒化物半導体であればよい。本開示の基板10は、たとえば、窒化ガリウム(GaN)単結晶インゴットから切り出したGaN基板を使用することが可能である。また、半導体中に不純物がドーピングされたn型基板またはp型基板であってもよい。たとえば、基板の欠陥密度は1×1019cm-3程度以下のものを使用することが可能である。
次に上述の準備工程で準備したGaN基板である基板10上にマスクパターン12を形成する。まず基板10上にマスクパターン12の材料となる酸化ケイ素(SiO2)をPCVD(Plasma Chemical Vapor Deposition)法などによって表面層11上にSiO2層
を100nm~500nm程度積層する。続いて、フォトグラフィー法とHF(フッ酸)系ウェットエッチングまたはCF4などのフッ素系のガスを用いたドライエッチングによって、SiO2層をパターニングして、開口13が設けられたマスクパターン12を形成する。たとえば、図2に示されるように、マスクパターン12は、互いに平行に構成された複数の帯状体12aから構成されている。この場合、隣り合う帯状体12aの隙間が開口13である。開口13は、帯状である。帯状体12aの幅は、たとえば、150μm~200μmであり、また、開口13の幅は、2μm~20μmである
図5は、本実施形態の半導体素子の製造方法を示す断面図である。成長領域11a上に半導体からなる第1半導体層14を気相成長(エピタキシャル成長)させる第1結晶成長
工程S3を行う。なお、本開示の第1半導体層14は、窒化物半導体である。
相成長(MBE:Molecular Beam Epitaxy)法などの気相成長法を用いることが可能である。
図6は、本実施形態の半導体素子の製造方法を示す断面図である。脆弱部形成工程S4は、第1結晶成長工程S3と連続して行うことが可能である。第1半導体層14の表面は、開口13の内部にある。気相成長の条件を変化させることによって、第1半導体層14上に脆弱部15を成長させる。脆弱部15の層厚は、たとえば、2~100nmである。脆弱部15は、基板の面に沿って形成される。脆弱部15には、複数の例がある。以下で各例について説明する。
脆弱部15は、第1結晶成長工程S3の結晶成長層の組成と、異なる組成の結晶成長層として結晶成長させることで、形成することが可能である。たとえば、第1結晶成長工程S3でGaN層を結晶成長させた場合、脆弱部15として、GaNとBN、AlNおよびInNなどの混晶結晶を成長させることによって、脆弱部15を形成することが可能である。
脆弱部15は、隣接する層とは異なる組成もつ層を複数層重ねた多層構造とすることができる。図7は、本実施形態の半導体素子の製造方法を示す拡大断面図である。第1結晶成長工程で成長させたGaNの第1半導体層14上にAlGaN層15a1を2~20nm程度、気相成長法で成長させる。次に、AlGaN層上にGaN層15a2を2~20nm程度、気相成長法で成長させる。この工程を繰り返して、AlGaN層15a1,15a3,15a5とGaN層15a2,15a4とを交互に合計10~100nm積層して超格子構造の脆弱部15を形成する。このように、脆弱部15を超格子構造とすることによって、脆弱部15付近に応力が集中して、割れのきっかけをより容易につくることができ、分離工程S7を容易に行うことができる。また、層構造によって、基板の面に沿った方向に剥離面が形成されやすくなるのでより安定した分離工程S7を実現することができる。
多層構造の脆弱部15は、層に含まれる物質の組成は同じであっても、層の成長条件を周期的に変化させることによって形成することが可能である。たとえば、結晶成長際の基板10の温度を変化させることによって形成することが可能である。図8は、本実施形態の半導体素子の製造方法を示す拡大断面図である。第1結晶成長工程S3終了後、基板の温度を700℃に下げることによって高温で成長させた結晶と比べて結晶の表面粗さの小さな半導体層15b1を2nm~20nm程度成長させる。続いて、基板の温度を1070℃に上げて、半導体層15b1よりも表面粗さの大きい半導体層15b2を2nm~20nm程度成長させる。この工程を繰り返して、第1半導体層14上に、表面粗さの小さな半導体層15b1,15b3,15b5と表面粗さの大きな半導体層15b2,15b4とを交互に合計10~100nm積層して脆弱部15を形成する。このとき、原料ガス供給と同時に基板の温度を周期的に変化させてもよい。また、表面粗さの小さな半導体層15b1,15b3,15b5は、アモルファスの半導体層であってもよい。
多層構造の脆弱部15は、層に含まれる不純物濃度を周期的に変化させることによって形成することが可能である。脆弱部15として、第1半導体層14とは不純物濃度を変えた半導体を用いることも可能である。たとえば、GaNのN型不純物として使用される、シリコン(Si)の濃度を変化させて脆弱部15を形成することができる。
図10は、本実施形態の半導体素子の製造方法を示す断面図である。脆弱部15上の面を起点としてGaNを気相成長させる。それぞれの脆弱部15から成長した第2半導体層16は、マスクパターン12の上面を超えて成長していく。結晶成長面がマスクパターン12の上面を超えると、基板10に垂直な方向のほか、マスクパターン12の上面に沿って横方向に結晶成長する。なお、本開示の第2半導体層16は、窒化物半導体である。
図12は、本実施形態の半導体素子の製造方法を示す断面図である。第2結晶成長工程S5を終了後、エピタキシャル装置から基板10を取り出して、成長した第2半導体層16を実質的に侵さないエッチャントを用いてマスク材料をエッチング除去する。SiO2のマスクの場合、HF系ウェットエッチングを行う。マスク除去工程S6によって、マスクパターン12が除去され、開口13内に形成された細い半導体の部分である接続部17だけで、基板10と半導体層8が接続されている状態になるので、後述する分離工程S7を円滑に行うことができる。
図13~15は、本実施形態の半導体素子の製造方法を示す断面図である。マスク除去工程S6終了後、図13に示すように、1つの面に接着層19を形成した支持基板18を、基板10の第2半導体層16が形成された面と対向させる。接着層19としては、たとえば、熱可塑性樹脂などを用いることができる。支持基板18としては、Si基板を用いることができる。Si基板の他に、GaAs、GaP、GaNなどの化合部半導体基板、金属基板、セラミックス基板、カーボン基板および樹脂基板などを用いることが可能である。また、支持基板18としては、粘着剤が塗布された樹脂製シートをシート単体で用いることができ、さらには粘着剤が塗布された樹脂製シートを上記基板に担持させて支持基板18とすることもできる。
上述の半導体素子の製造方法で説明したように、マスク除去工程S6後に分離工程S7を行ったが、マスク除去工程S6を省略することも可能である。この場合においても、脆弱部15に脆弱部15付近に応力が集中して割れのきっかけが生じるので、基板10と第2半導体層16とは脆弱部15で確実に分離することができる。また、分離工程S7による影響が第2半導体層16に及びにくいので、分離工程S7によって第2半導体層16にクラックなどが生じにくくなり、第2半導体層16の品質を向上させることができる。
11 表面層
12 マスクパターン
13 開口
14 第1半導体層
15 脆弱部
16 第2半導体層
18 支持基板
Claims (10)
- 表面層を有する基板と、前記表面層上に位置し、第1方向に並ぶ複数の開口を有するマスクパターンと、前記複数の開口の内部にそれぞれ位置する複数の第1半導体層と、前記複数の開口の内部における前記複数の第1半導体層上にそれぞれ位置する複数の脆弱部と、前記複数の脆弱部よりも上側にそれぞれ位置する複数の第2半導体層とを備える半導体基板を準備する準備工程と、
前記第1方向に連結されていない状態の前記複数の第2半導体層と前記基板とを、前記複数の脆弱部で分離する分離工程とを含む、複数の半導体素子の製造方法。 - 前記分離工程の前に、前記複数の第2半導体層それぞれの上にさらに半導体および電極を形成する請求項1に記載の、複数の半導体素子の製造方法。
- 前記準備工程と前記分離工程との間に、エッチングによって前記マスクパターンを除去するマスク除去工程をさらに含む請求項1または2に記載の、複数の半導体素子の製造方法。
- 前記分離工程の前に、前記半導体基板の上面側に支持基板を押圧し、前記半導体基板と前記支持基板とを接合する接合工程をさらに含む請求項1~3のいずれか1項に記載の、複数の半導体素子の製造方法。
- 前記分離工程において、前記基板から前記支持基板を引き剥がすような外力を加える請求項4に記載の、複数の半導体素子の製造方法。
- 前記複数の脆弱部それぞれは、GaNを基材としたBN、AlN、またはInNの混晶を含む請求項1~5のいずれか1項に記載の、複数の半導体素子の製造方法。
- 前記複数の脆弱部それぞれは、超格子構造である請求項6に記載の、複数の半導体素子の製造方法。
- 前記複数の脆弱部それぞれは、高結晶性の層と低結晶性の層とを交互に積層した周期構造である請求項1~5のいずれか1項に記載の、複数の半導体素子の製造方法。
- 前記複数の脆弱部それぞれは、不純物濃度が高い層と不純物濃度が低い層とを交互に積層した周期構造である請求項1~5のいずれか1項に記載の、複数の半導体素子の製造方法。
- 前記複数の脆弱部それぞれの厚さは、10~100nmである請求項1~9のいずれか1項に記載の、複数の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022007195A JP7221431B2 (ja) | 2018-01-31 | 2022-01-20 | 複数の半導体素子の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018015981A JP2019134101A (ja) | 2018-01-31 | 2018-01-31 | 半導体素子の製造方法 |
JP2022007195A JP7221431B2 (ja) | 2018-01-31 | 2022-01-20 | 複数の半導体素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018015981A Division JP2019134101A (ja) | 2018-01-31 | 2018-01-31 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022058690A JP2022058690A (ja) | 2022-04-12 |
JP7221431B2 true JP7221431B2 (ja) | 2023-02-13 |
Family
ID=87760957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022007195A Active JP7221431B2 (ja) | 2018-01-31 | 2022-01-20 | 複数の半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7221431B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001119104A (ja) | 1999-10-21 | 2001-04-27 | Matsushita Electric Ind Co Ltd | 半導体の製造方法 |
JP2003055097A (ja) | 2001-08-07 | 2003-02-26 | Nichia Chem Ind Ltd | 窒化物半導体から成る単体基板及びその製造方法 |
JP2007158100A (ja) | 2005-12-06 | 2007-06-21 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
JP2011066398A (ja) | 2009-08-20 | 2011-03-31 | Pawdec:Kk | 半導体素子およびその製造方法 |
-
2022
- 2022-01-20 JP JP2022007195A patent/JP7221431B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001119104A (ja) | 1999-10-21 | 2001-04-27 | Matsushita Electric Ind Co Ltd | 半導体の製造方法 |
JP2003055097A (ja) | 2001-08-07 | 2003-02-26 | Nichia Chem Ind Ltd | 窒化物半導体から成る単体基板及びその製造方法 |
JP2007158100A (ja) | 2005-12-06 | 2007-06-21 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
JP2011066398A (ja) | 2009-08-20 | 2011-03-31 | Pawdec:Kk | 半導体素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022058690A (ja) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010908B2 (ja) | Iii−n層の選択的マスキング方法、自立iii−n層もしくはデバイスの製造方法、および当該方法により得られる製品 | |
KR100401898B1 (ko) | 결정 성장용 기판 및 이를 이용한 기판 제조방법 | |
JP2019134101A (ja) | 半導体素子の製造方法 | |
JP4935700B2 (ja) | Iii族窒化物系化合物半導体の製造方法、ウエハ、iii族窒化物系化合物半導体素子 | |
JP4741572B2 (ja) | 窒化物半導体基板及びその製造方法 | |
US20010009167A1 (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through offset masks | |
JP2011084469A (ja) | GaN単結晶基板の製造方法及びインゴット | |
JP3589200B2 (ja) | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 | |
KR19980063861A (ko) | 질화물 ⅲ-ⅴ족 화합물 반도체층의 성장 방법 및질화물 ⅲ-ⅴ족 화합물 반도체 기판의 제조 방법 | |
JP6966343B2 (ja) | 結晶成長方法および半導体素子の製造方法 | |
JP2009091175A (ja) | GaNエピタキシャル基板、半導体デバイス、GaNエピタキシャル基板及び半導体デバイスの製造方法 | |
JP5065625B2 (ja) | GaN単結晶基板の製造方法 | |
JP2023162378A (ja) | 半導体素子 | |
JP7221431B2 (ja) | 複数の半導体素子の製造方法 | |
JP2010037156A (ja) | Iii族窒化物系化合物半導体及び窒化ガリウム自立基板の製造方法 | |
JP7221302B2 (ja) | 半導体素子の製造方法、半導体素子および半導体デバイス | |
US7906409B2 (en) | Device manufacturing method | |
JP4612403B2 (ja) | Iii族窒化物半導体自立基板の製造方法 | |
JP3849855B2 (ja) | 窒化物半導体基板の製造方法 | |
JP4534356B2 (ja) | 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 | |
WO2021066042A1 (ja) | 半導体素子の製造方法 | |
JP7090201B2 (ja) | 結晶成長方法および半導体素子用基板 | |
JP4396268B2 (ja) | 窒化物半導体自立基板の製造方法 | |
JP2013209271A (ja) | 周期表第13族金属窒化物半導体基板の製造方法、および、当該製造方法に用いられる下地基板 | |
JP2003037066A (ja) | 窒化物半導体基板、及びその成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7221431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |