JP4534356B2 - 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 - Google Patents
窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 Download PDFInfo
- Publication number
- JP4534356B2 JP4534356B2 JP2001007364A JP2001007364A JP4534356B2 JP 4534356 B2 JP4534356 B2 JP 4534356B2 JP 2001007364 A JP2001007364 A JP 2001007364A JP 2001007364 A JP2001007364 A JP 2001007364A JP 4534356 B2 JP4534356 B2 JP 4534356B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- substrate
- semiconductor layer
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化物化合物半導体層を備えた半導体装置の製造などに用いられる、窒化物半導体層の製造方法および、窒化物半導体基板の製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ、ＩｎＮ、ＡｌＮ等の窒化物半導体は、青色や緑色のＬＥＤや、青色半導体レーザ、高温動作可能な高速トランジスタなどに用いる材料として、好適である。窒化物半導体を成長させるための基板として、従来サファイア基板などが広く用いられている。ただし、サファイアなどの窒化物半導体層とは異なる材料の基板を用いた成長では、窒化物半導体と異種材料基板との熱膨張係数の差による、基板の反り、クラックの発生、それらに伴う結晶性の悪化があった。
【０００３】
そこで、上記の課題を解決するために、窒化物半導体基板を作製し、この上に窒化物半導体によるデバイスを作製しようとする試みがなされている。この場合の窒化物半導体の製造方法は、母材基板上に厚く窒化物半導体層を成長し、母材基板を除去するという方法である。例えば、特開平７−２７７８８４号公報には、サファイアなどの母材基板に加工を施すことによりＧａＮを成長させたときの熱膨張係数差に基づく歪を基板側に開放してＧａＮを厚膜成長し、母材基板を除去してＧａＮ基板を得る方法が示されている。また、特開平１０−１１４６００号公報には、ＧａＮと熱膨張係数が比較的近いＧａＡｓを母材基板として、ＧａＮを厚膜成長し、ＧａＡｓをエッチングなどで除去する方法が示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の窒化物半導体基板の製造方法では、１枚の窒化物半導体基板を得るごとに、母材基板を消費するため、低価格で大量の窒化物半導体を提供することが困難であった。また、サファイアの除去やＧａＡｓのエッチングなどの工程では、非常に厚い母材基板を加工したり除去するために、相当の時間をかけ、相当量の研磨材料やエッチング液などを要し、また、それらから発生する多量の廃液の処理も要するため、コスト面で非常に大きな課題があった。
【０００５】
本発明は、上記事情に鑑み、比較的簡便なプロセスで、かつ低コストで、厚い窒化物半導体層をクラックなく成長させる手段を提供し、母材基板の再利用が可能な窒化物半導体基板の製造方法を提供することを目的とする。また、比較的簡便なプロセスで、かつ低コストで、窒化物半導体基板を製造できる方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体は、以下に示す構成よりなるものである。
【０００７】
本発明の窒化物半導体層の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に窒化物半導体層を設けて前記半導体層に欠陥を生じせしめる工程とを有するものである。
【０００８】
この構成により、熱膨張係数差による歪は半導体層で緩和されるため、クラックなく厚い窒化物半導体層を成長させることができる。
【０００９】
本発明の窒化物半導体層の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に窒化物半導体層を、前記母材基板の主面の一部分に形成する工程とを有するものである。
【００１０】
この構成により、半導体層へより歪を集中させることができる。
【００１１】
本発明の窒化物半導体層の製造方法は、かかる構成につき、半導体層を設ける工程は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さい半導体層を形成する工程を有することにより、半導体層に応力が集中する構成を実現し、易破壊性を付与することができる。
【００１２】
本発明の窒化物半導体層の製造方法は、かかる構成につき、母材基板がサファイア基板であり、前記半導体層がシリコン層であることにより、シリコン層に応力を集中させることができる。
【００１３】
本発明の窒化物半導体層の製造方法は、かかる構成につき、シリコン層の厚さが０．０１μｍ以上１μｍ以下であることにより、シリコン層の結晶性が保たれると同時にシリコン層にクラックを発生させやすくできる。
【００１４】
本発明の窒化物半導体層の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に第１の窒化物半導体層を設ける工程と、前記半導体層および前記第１の窒化物半導体層の一部を前記母材基板が露出するまで除去する工程と、前記第１窒化物半導体層上に第２の窒化物半導体層を成長する工程とを有するものである。
【００１５】
この構成により、所望の組成や特性を有する第２の窒化物半導体層を、ほとんどクラックなく成長させることができる。
【００１６】
本発明の窒化物半導体基板の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に窒化物半導体層を設けて前記半導体層に欠陥を生じせしめる工程と、前記母材基板と前記窒化物半導体層を分離する工程とを有するものである。
【００１７】
この構成により、母材基板上にほとんどクラックなく厚い窒化物半導体層を成長でき、分離によってクラックをほとんどなくした窒化物半導体層を得ることができる。
【００１８】
本発明の窒化物半導体基板の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に窒化物半導体層を、前記母材基板の主面の一部分に設ける工程と、前記母材基板と前記窒化物半導体層を分離する工程とを有するものである。
【００１９】
この構成により、半導体層に応力を集中させ、窒化物半導体層のクラックを防ぐことができ、クラックのほとんどない基板を得ることができる。
【００２０】
本発明の窒化物半導体基板の製造方法は、かかる構成につき、半導体層を設ける工程は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さい半導体層を形成する工程を有することにより、半導体層に応力が集中し、易破壊性を付与することができる。
【００２１】
本発明の窒化物半導体基板の製造方法は、かかる構成につき、母材基板がサファイア基板であり、前記半導体層がシリコン層であることにより、シリコン層に応力を集中させることができ、クラックのほとんどない窒化物半導体基板を得ることができる。
【００２２】
本発明の窒化物半導体基板の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に第１の窒化物半導体層を設ける工程と、前記半導体層および前記第１の窒化物半導体層の一部を前記母材基板が露出するまで除去する工程と、前記第１の窒化物半導体層上に第２の窒化物半導体層を成長する工程と、前記母材基板と前記第２の窒化物半導体層とを分離する工程とを有するものである。
【００２３】
この構成により、所望の組成や特性を有する第２の窒化物半導体層を、ほとんどクラックなく成長させることができ、それによりクラックのほとんどない窒化物半導体基板を得ることができる。
【００２４】
本発明の窒化物半導体基板製造用基体は、母材基板上に、前記母材基板よりも薄くかつ欠陥が多い半導体層が設けられたものである。
【００２５】
この構成により、窒化物半導体を成長させたときに、半導体層にクラックを集中させることができ、窒化物半導体中でのクラックの発生を抑制することができる。
【００２６】
本発明の窒化物半導体基板製造用基体は、かかる構成につき、半導体層は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さい層であることにより、半導体層へ応力を集中させ、窒化物半導体中でのクラックの発生を抑制させることができる。
【００２７】
本発明の窒化物半導体基板製造用基体は、かかる構成につき、母材基板がサファイア基板であり、前記半導体層がシリコン基板であることにより、シリコン層へ応力を集中させ、窒化物半導体中でのクラックの発生を抑制させることができる。
【００２８】
本発明の窒化物半導体基板製造用基体は、かかる構成につき、母材基板上に、前記母材基板の主面の一部分を被覆する半導体層が形成され、前記半導体層上に窒化物半導体層が形成されたことにより、半導体層によりクラックを集中させることができ、より窒化物半導体中でのクラックの発生を抑制させることができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００３０】
（実施の形態１）
図１は、本発明の実施の形態１における窒化物半導体基板製造用基体である。サファイア基板１は、直径２インチ、厚さ４００μｍであり、面方位は（０００１）と等価な面である。サファイア基板１の上には、熱化学気相堆積（以下熱ＣＶＤと略する）装置で成長したシリコン層２が形成されている。シリコン層２の面方位は（１１１）と等価な面である。
【００３１】
以下、図２を参照しながら、図１の窒化物半導体基板製造用母材基板および窒化物半導体層および窒化物半導体基板の製造方法について説明する。
【００３２】
サファイア基板１は、直径２インチ、厚さ４００μｍであり、面方位は（０００１）と等価な面である（図２（ａ））。サファイア基板１の上にシリコン層２の熱ＣＶＤ装置で成長を行った。本実施の形態では、シランガスを用いた熱ＣＶＤ法を用いて、基板温度１０００℃で０．１μｍの厚さの結晶成長を行った。シリコン層２の面方位は（１１１）と等価な面であった（図２（ｂ））。以上の工程によって、図１に示す窒化物半導体基板製造用基体が完成する。
【００３３】
引き続いてＡｌ0.1Ｇａ0.9Ｎ層３を１０μｍの厚さ有機金属気相成長（以下ＭＯＶＰＥと略する）装置で成長した。Ａｌ0.1Ｇａ0.9Ｎ層３の成長方法は特に限定するものではないが、アンモニアをＶ族原料とし、トリメチルガリウムとトリメチルアルミニウムをIII族原料とするＭＯＶＰＥ法で、基板温度１０００℃で成長させた（図２（ｃ））。以上の工程で成長したＡｌ0.1Ｇａ0.9Ｎ層３の主面は（０００１）のIII族面であった。
【００３４】
成長後、基板温度を室温に下げる工程で、サファイア、シリコン、窒化物半導体の熱膨張係数差による応力が各層に生じる。
【００３５】
本実施の形態では、室温に下げた状態で、欠陥、ときにはクラックがシリコン層２に生じ、サファイア基板１およびＡｌ0.1Ｇａ0.9Ｎ層３にはクラックがほとんど生じなかった（図２（ｄ））。なお、図２中で（ｄ）のみハッチングを施していない。以上によって、クラックのほとんどないＡｌ0.1Ｇａ0.9Ｎ層３を得ることができた。
【００３６】
次に、サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３を分離する工程を実施した。サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３の分離は、フッ酸と硝酸の混合溶液で行った。
【００３７】
サファイアおよびＧａＮは、フッ酸と硝酸の混合溶液で溶解せず、シリコンのみが溶解されるためシリコン層２は消失した。２インチ径で厚さ１０ミクロンのＡｌ0.1Ｇａ0.9Ｎ基板３ａが得られた（図２（ｅ））。以上により、クラックのないＡｌ0.1Ｇａ0.9Ｎ基板３ａを得ることができた。以上の工程で作製したＡｌ0.1Ｇａ0.9Ｎ基板３ａは、シリコン層２が接していた側の主面（裏面）が、（０００１）Ｖ族面であり、反対側の主面（表面）が（０００１）III族面であった。
【００３８】
図３は、本構成において、成長温度から温度を１０００℃低下させたときの各層の応力分布を示す。図３より、各層のなかで一番薄く、かつ、熱膨張係数が最も小さなシリコン層２に応力が集中していることがわかる。この構成によって、シリコン層２に易破壊性が付与され、Ａｌ0.1Ｇａ0.9Ｎ層３およびサファイア基板１にはクラックがほとんど生じなかった。
【００３９】
とりわけシリコン層２の熱膨張係数は、サファイア基板１の熱膨張係数およびＡｌ0.1Ｇａ0.9Ｎ層３の熱膨張係数のいずれよりも小さいので、シリコン層２に応力が集中し、シリコン層２に容易にクラックを生じさせることができる。
【００４０】
なお、シリコン層２の形成方法は、ＣＶＤの他、スパッタやレーザーアブレーションや貼り合せとエッチングやこれらの組み合わせなどを用いることができ、特に限定するものではない。
【００４１】
なお、シリコン層２に易破壊性を付与する、すなわちシリコン層２にクラックを生じさせて破壊を促進させるために、シリコン層２を、サファイア基板１ないしＡｌ0.1Ｇａ0.9Ｎ層３のいずれよりも薄くするのがよい。シリコン層２の具体的な値として、０．０１μｍ以上で、かつ１μｍ以下であればよい。なぜならば、シリコン層２の厚さが０．０１μｍより小さい場合、サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３との間でシリコン層２が歪量子井戸的に形成されてクラックが発生しにくくなると同時に、エッチングによりシリコン層２を除去する際にエッチャントがシリコン層２に回り込みにくくなり、エッチングがしにくくなるという問題が生じるからであり、シリコン層２の厚さが１μｍより大きい場合、サファイア基板１とシリコン層２との間の格子不整合によりシリコン層２の結晶性が悪くなるという問題が生じるからである。
【００４２】
なお、本実施の形態では、シリコン層２の上にＡｌ0.1Ｇａ0.9Ｎ層３を成長したが、Ａｌ0.1Ｇａ0.9Ｎ層３に替えて、窒素をＶ族の主成分とする他の窒化物半導体層、例えばＢxＡｌyＧａ1-x-y-zＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＡｌyＧａ1-y-zＩｎzＮ1-rＡｓr（０≦ｙ≦１、０≦ｚ≦１、０≦ｒ≦１）またはＡｌyＧａ1-y-zＩｎzＮ1-rＰr（０≦ｙ≦１、０≦ｚ≦１、０≦ｒ≦１）よりなる層や、これら窒化物半導体層による積層構造を形成してもよいことはいうまでもない。
【００４３】
また、シリコン層２の成長とＡｌ0.1Ｇａ0.9Ｎ層３の成長を別の成長炉で行ったが、原料供給を共通化することで、同一の炉で成長することができる。
【００４４】
なお、Ａｌ0.1Ｇａ0.9Ｎ基板３ａの表面、裏面ともに鏡面であるので、どちらへもデバイスを形成することが可能である。
【００４５】
なお、本実施の形態において作製したＡｌ0.1Ｇａ0.9Ｎ基板３ａは１０μｍと非常に薄く、扱い方によっては容易に割れてしまうので、サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３との分離に先立って、Ａｌ0.1Ｇａ0.9Ｎ層３にフッ酸と硝酸の混合溶液で溶解しない接着剤等で、サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３との間を固定する保持体を設けてもよい。
【００４６】
（実施の形態２）
図４は、本発明の実施の形態２に係る窒化物半導体基板製造用基体である。図４（ａ）は断面図である。サファイア基板１１は、直径２インチ、厚さ４００μｍであり、面方位は（０００１）と等価な面である。サファイア基板１１の上に熱ＣＶＤ法により形成した、厚さ１μｍのシリコン層１２が形成されており、シリコン層１２にはパタニングが施されている。図４（ｂ）は、シリコン層１２を上主面から見たときのパターンの拡大図である。
【００４７】
以下、図５を参照しながら、図４で示した窒化物半導体製造用基体の製造方法および、窒化物半導体層の製造方法および、窒化物半導体基板の製造方法を示す。
【００４８】
サファイア基板１１は、直径２インチ、厚さ４００μｍであり、面方位は（０００１）と等価な面である（図５（ａ））。サファイア基板１１の上にシリコン層１２を、熱ＣＶＤ装置で成長した。シリコン層１２の形成方法は特に限定するものではないが、シランガスを用いた熱ＣＶＤ法を用いて、基板温度１０００℃で厚さ１μｍの結晶成長を行った。シリコン層１２の面方位は（１１１）と等価な面であった（図５（ｂ））。
【００４９】
次に、シリコン層１２のパタニングを行った（図５（ｃ））。パターンは、特に限定するものではないが、面内均等に応力を加える目的で、図５（ｄ）に示すパターンを形成し、シリコンのドット（以下シリコンドット１２ａという）を形成した。各シリコンドット間のピッチは、大きくするほうがＧａＮとサファイアの接触面積が小さくなり、シリコンへの応力集中が大きくなるが、後のＧａＮの成長で所望の膜厚で連続膜にならないという問題が生じるので、好ましくはシリコン層１２の厚さ以上で、続いて積層されるＧａＮ層１３の厚さの２０倍以下である。また、シリコンドットは小さいほうが接触面積を小さくできて好ましいが、通常のアライナなどによるパタニングが困難になるので、本実施の形態では５μｍとした。ドットパターン以外のストライプなどのパターンでも、好ましいピッチやパターン幅はおおよそ同じである。パタニングの方法などは特に限定するものではないが、フォトリソグラフィによって、所望の形状を有するフォトレジスト（図示せず）をシリコン層１２上に形成し、フッ酸と硝酸を含んだ酸によりシリコン層１２をエッチングした（図示せず）。以上の工程により、図４で示した窒化物半導体基板製造用基体が完成する。
【００５０】
引き続いて、厚さ１００μｍのＧａＮ層１３をハイドライド気相成長（以下ＨＶＰＥと略す）装置で成長した。ＧａとＨＣｌを８００℃で反応させて形成するＧａＣｌをIII族原料とするＨＶＰＥ法を用いた。成長圧力は１気圧で、成長温度は１０００℃である。
【００５１】
高温では、サファイアやシリコンに接しては、ＧａＮが成長しにくいので成長速度が低下するが、シリコン層１２の上面のほうが、サファイア基板１１の露出面よりも見込む立体角が大きいため、ＧａＮの核形成が比較的起こりやすい（図６（ａ））。一度、シリコン層１２の上にＧａＮ核１３ａが形成されると、サファイア上では付着が困難なため原料はマイグレーションしているが、ＧａＮ核１３ａに到達した原料が結晶化し、ＧａＮ核１３ａは加速度的に大きくなる（図６（ｂ））。最終的に、ＧａＮ層１３は、サファイアとはほとんど接しない状態で連続膜となり成長される（図６（ｃ））。以上の工程で成長したＧａＮ層１３の主面は、（０００１）Ｇａ面であった。
【００５２】
室温に下げた状態で、欠陥、ときにはクラックがシリコン層１２に生じ、サファイア基板１１およびＧａＮ層１３にはクラックが生じなかった。また、サファイア基板１１の厚さが４００μｍ、ＧａＮ層１３の厚さが１００μｍと、双方共に厚いので、反りが発生し一部のシリコンは、完全にクラックで分離された状態になった（図６（ｄ））。なお、図６（ｄ）では、クラックなどの様子を明瞭に表すためハッチングを省略している。以上の工程により、クラックのほとんどない窒化物半導体層１３が形成される。
【００５３】
つぎに、サファイア基板１１とＧａＮ層１３を完全に分離する工程を実施した。サファイア基板１１とＧａＮ層１３の分離は、フッ酸と硝酸の混合溶液で行った。
【００５４】
サファイアおよびＧａＮは、フッ酸と硝酸の混合溶液で溶解せず、シリコンのみが溶解されるため、シリコン層１２は消失し、２インチ径で厚さ１００ミクロンのＧａＮ基板１３ｂが得られた（図７）。本実施の形態におけるＧａＮ基板１３ｂのように１００μｍの厚さがあれば、デバイス作製における膜形成やエッチング工程や加熱工程でも自立する２インチ径のＧａＮ基板が得られる。なお、デバイス形成に好ましい基板の厚さは２インチ径で３０μｍ以上、より好ましくは６０μｍ以上である。
【００５５】
なお、本実施の形態のように、シリコン層１２が連続膜でない場合は、シリコン層１２に易破壊性を付与するためにはシリコン層１２の膜厚とシリコン層１２のサファイア基板１１の被覆率が重要で、シリコン層１２の膜厚に被覆率を乗じた値が、ＧａＮ層１３の厚さまたはサファイア基板１１の厚さより小さければよい。
【００５６】
なお、シリコン層１２をエッチングで除去し、サファイア基板１１とＧａＮ層１３を分離しなくても、ＧａＮ層１３はクラックがほとんど発生しないので、ＧａＮ層１３上に半導体レーザやトランジスタなどの半導体装置を形成させることができる。
【００５７】
本実施の形態で、ＧａＮ基板１３ｂの作製のため消耗する原料は、シリコン層１２を１μｍ結晶成長させるための若干のシランガスと、１μｍのシリコン層をエッチングするための若干のフッ酸と硝酸だけであるため、基板を全て研磨ないしエッチングする場合に比べ、著しく原料の使用量を少なくすることができる。すなわちサファイア基板１１を再利用することができる。
【００５８】
なお、シリコンドット１２ａの、上方から見た形状としては、上記実施の形態において示した円以外に、図８に示すように、正方形（図８（ａ））、長方形（図８（ｂ））、正六角形（図８（ｃ））、ストライプ（図８（ｄ））等であってもよい。
【００５９】
また、シリコンドット１２ａの断面形状としては、上記実施の形態において示した矩形以外に、図９に示すように、台形（図９（ａ））、三角形（図９（ｂ））等であってもよい。
【００６０】
（実施の形態３）
図１０は、本発明の実施の形態３に係る窒化物半導体基板製造用基体である。図１０（ａ）は断面図である。サファイア基板２１は、直径４インチ、厚さ５００μｍであり、面方位は（０００１）と等価な面である。サファイア基板２１の上に熱ＣＶＤ法により形成したシリコン層２２が０．１μｍ形成されており、シリコン層２２の上に、ＭＯＶＰＥ法で形成したＡｌＮバッファ層３１が０．２μｍ、ＭＯＶＰＥ法で形成したＧａＮバッファ層３２が２μｍ形成されている。シリコン層２２、ＡｌＮバッファ層３１、ＧａＮバッファ層３２にはパタニングが施されている。図１０（ｂ）は、ＧａＮバッファ層３２を上主面から見たときのパターンの拡大図である。
【００６１】
以下、図１１を参照しながら、図１０で示した窒化物半導体製造用基体の製造方法および、窒化物半導体層の製造方法ならびに窒化物半導体基板の製造方法を示す。
【００６２】
サファイア基板２１は、直径４インチ、厚さ５００μｍであり、面方位は（０００１）と等価な面である（図１１（ａ））。サファイア基板２１の上にシリコン層２２の熱化学気相堆積（以下熱ＣＶＤと略する）装置で成長を行った。シリコン層２２の形成方法は特に限定するものではないが、シランガスを用いた熱ＣＶＤ法を用いて、基板温度１０００℃で０．１μｍの厚さとして成長を行った。シリコン層２２の面方位は（１１１）と等価な面であった（図１１（ｂ））。
【００６３】
引き続いて、窒化物半導体層の成長を行った。ＭＯＶＰＥ法を用い、シリコン層に接してはＧａＮ層よりもＡｌＮ層のほうが付着しやすいので、まず１０００℃でＡｌＮバッファ層３１を０．２μｍ成長し、引き続いてＧａＮバッファ層３２を２μｍ成長した（図１１（ｃ））。以上の工程で成長したＧａＮバッファ層３２の主面は、（０００１）Ｇａ面であった。以下、サファイア基板２１に何らかの層が形成されたものを単に基板という。
【００６４】
基板をＭＯＶＰＥ炉から取り出し、次に、ＡｌＮバッファ層３１、ＧａＮバッファ層３２およびシリコン層２２のパタニングを行った。（図１２（ａ））パターンは、特に限定するものではないが、面内均等に応力を加える目的で、図１２（ｂ）に示すパターンを形成した。パタニングの方法などは特に限定するものではないが、フォトリソグラフィーによって、所望の形状を有するフォトレジストをＧａＮバッファ層３２上に形成し、ＢＣｌ3をエッチングガスとするリアクティブイオンエッチングでエッチングを行った。圧力は３Ｐａとし、プラズマを発生させる高周波のパワーは２００Ｗとした。ＢＣｌ3は、ＧａＮ、ＡｌＮ、シリコンのいずれもほぼ同じ速度でエッチング可能なので、シリコンまでをエッチングする時間エッチングを行った。サファイアに対しては、エッチング速度がＧａＮの１／１０程度と非常に遅いので、サファイアはほとんどエッチングされなかった。なお、好ましいパターン形状に関しては、実施の形態２で述べた事情とほぼ同じである。
【００６５】
以上の工程により、図１０の窒化物半導体基板製造用基体が完成する。
【００６６】
引き続いて、厚さ５００μｍのＧａＮ層２３をハイドライド気相成長（以下ＨＶＰＥと略す）装置で成長した。成長条件などは実施の形態２と同じである。既にＧａＮバッファ層３２が存在するため、これを核にＧａＮ層２３が成長する（図１３（ａ））。引き続き成長を行って５００μｍ成長した（図１３（ｂ））。以上の工程で成長したＧａＮ層２３の主面は、（０００１）Ｇａ面であった。
【００６７】
室温に下げた状態で、クラックがシリコン層２２に生じ、サファイア基板２１およびＧａＮ層２３にはクラックがほとんど生じなかった。また、サファイア基板２１の厚さが５００μｍ、ＧａＮ層２３の厚さが５００μｍと、双方共に厚いので、反りが発生し一部のシリコン層２２は、完全にクラックで分離された状態になった（図１３（ｃ））。
【００６８】
次に、サファイア基板２１とＧａＮ層２３を完全に分離する工程を実施した。サファイア基板２１とＧａＮ層２３の分離を、フッ酸と硝酸の混合溶液で行ったところ、サファイアおよびＧａＮは、フッ酸と硝酸の混合溶液で溶解せず、シリコンのみが溶解され、シリコン層２２は消失し、４インチ径で約５００μｍの厚さのＧａＮ基板２３ａが得られた（図１３（ｄ））。
【００６９】
なお、ＧａＮ基板２３ａには、ＡｌＮバッファ層３１が付着しているので、研磨などによってＡｌＮバッファ層３１を除去してもよい。
【００７０】
ＡｌＮバッファ層３１を研磨する工程を加えても、この場合のＡｌＮバッファ層３１は非常に薄いので、研磨にかかる時間や材料費は軽微にすることができる。また、実施の形態２と同様、ＧａＮ基板２３ａの作製のため消耗する原料は、シリコン層２２を０．１μｍ成長させるための若干のシランガスと、厚さ０．１μｍのシリコン層２２をエッチングするための若干のフッ酸と硝酸のみのため、基板を全て研磨ないしエッチングする場合に比べ、著しく原料の使用量を少なくすることができた。
【００７１】
上記実施の形態３においては、ＨＶＰＥ成長初期に既に一定量の大きさのＧａＮバッファ層３２が存在するので、成長初期から原料がＧａＮバッファ層３２に集まり、実施の形態２の成長初期のような成長速度の低下がない。したがって、同じ膜厚であれば実施の形態２より成長時間を短くできる。
【００７２】
また、上記実施の形態３においては、サファイア基板２１には、基板製造工程を通じて何らダメージや汚染物の堆積などがないので、サファイア基板２１を再利用して、ＧａＮ基板を製造することが可能である。そのため、窒化物半導体基板の製造に係る原料費を著しく低減することが可能である。
【００７３】
なお、上記実施の形態１〜３に説明したサファイア基板、シリコン層および窒化物半導体層以外に、例えば以下の表１に示す組み合わせを用いることができる。
【００７４】
【表１】
【００７５】
【発明の効果】
以上説明したように、本発明の窒化物半導体層の製造方法によれば、反りやクラックや歪を低減した良好な結晶の窒化物半導体を得ることができるとともに、窒化物半導体基板を得るため厚い膜の製造方法や、歪が低減された良好な特性の窒化物半導体装置を製造することができる。
【００７６】
また、本発明の窒化物半導体基板の製造方法によれば、反りや歪が低減された良好な結晶性の窒化物半導体による基板を低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における窒化物半導体基板製造用基体の断面図
【図２】本発明の実施の形態１における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図３】本発明の実施の形態１における、各層の歪の関係を表す図
【図４】本発明の実施の形態２における窒化物半導体基板製造用基体の断面図
【図５】本発明の実施の形態２における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図６】本発明の実施の形態２における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図７】本発明の実施の形態２に示す製造方法により得られた窒化物半導体基板の断面図
【図８】本発明の実施の形態２におけるシリコンドットの一例を表す図
【図９】本発明の実施の形態２におけるシリコンドットの一例を表す断面図
【図１０】本発明の実施の形態３における窒化物半導体基板製造用基体の断面図
【図１１】本発明の実施の形態３における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図１２】本発明の実施の形態３における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図１３】本発明の実施の形態３における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【符号の説明】
１、１１、２１ サファイア基板
２、１２、２２ シリコン層
３ Ａｌ0.1Ｇａ0.9Ｎ層
３ａ Ａｌ0.1Ｇａ0.9Ｎ基板
１２ａ シリコンドット
１３、２３ ＧａＮ層
１３ａ ＧａＮ核
１３ｂ、２３ａ ＧａＮ基板
３１ ＡｌＮバッファ層
３２ ＧａＮバッファ層
【発明の属する技術分野】
本発明は、窒化物化合物半導体層を備えた半導体装置の製造などに用いられる、窒化物半導体層の製造方法および、窒化物半導体基板の製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ、ＩｎＮ、ＡｌＮ等の窒化物半導体は、青色や緑色のＬＥＤや、青色半導体レーザ、高温動作可能な高速トランジスタなどに用いる材料として、好適である。窒化物半導体を成長させるための基板として、従来サファイア基板などが広く用いられている。ただし、サファイアなどの窒化物半導体層とは異なる材料の基板を用いた成長では、窒化物半導体と異種材料基板との熱膨張係数の差による、基板の反り、クラックの発生、それらに伴う結晶性の悪化があった。
【０００３】
そこで、上記の課題を解決するために、窒化物半導体基板を作製し、この上に窒化物半導体によるデバイスを作製しようとする試みがなされている。この場合の窒化物半導体の製造方法は、母材基板上に厚く窒化物半導体層を成長し、母材基板を除去するという方法である。例えば、特開平７−２７７８８４号公報には、サファイアなどの母材基板に加工を施すことによりＧａＮを成長させたときの熱膨張係数差に基づく歪を基板側に開放してＧａＮを厚膜成長し、母材基板を除去してＧａＮ基板を得る方法が示されている。また、特開平１０−１１４６００号公報には、ＧａＮと熱膨張係数が比較的近いＧａＡｓを母材基板として、ＧａＮを厚膜成長し、ＧａＡｓをエッチングなどで除去する方法が示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の窒化物半導体基板の製造方法では、１枚の窒化物半導体基板を得るごとに、母材基板を消費するため、低価格で大量の窒化物半導体を提供することが困難であった。また、サファイアの除去やＧａＡｓのエッチングなどの工程では、非常に厚い母材基板を加工したり除去するために、相当の時間をかけ、相当量の研磨材料やエッチング液などを要し、また、それらから発生する多量の廃液の処理も要するため、コスト面で非常に大きな課題があった。
【０００５】
本発明は、上記事情に鑑み、比較的簡便なプロセスで、かつ低コストで、厚い窒化物半導体層をクラックなく成長させる手段を提供し、母材基板の再利用が可能な窒化物半導体基板の製造方法を提供することを目的とする。また、比較的簡便なプロセスで、かつ低コストで、窒化物半導体基板を製造できる方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体は、以下に示す構成よりなるものである。
【０００７】
本発明の窒化物半導体層の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に窒化物半導体層を設けて前記半導体層に欠陥を生じせしめる工程とを有するものである。
【０００８】
この構成により、熱膨張係数差による歪は半導体層で緩和されるため、クラックなく厚い窒化物半導体層を成長させることができる。
【０００９】
本発明の窒化物半導体層の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に窒化物半導体層を、前記母材基板の主面の一部分に形成する工程とを有するものである。
【００１０】
この構成により、半導体層へより歪を集中させることができる。
【００１１】
本発明の窒化物半導体層の製造方法は、かかる構成につき、半導体層を設ける工程は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さい半導体層を形成する工程を有することにより、半導体層に応力が集中する構成を実現し、易破壊性を付与することができる。
【００１２】
本発明の窒化物半導体層の製造方法は、かかる構成につき、母材基板がサファイア基板であり、前記半導体層がシリコン層であることにより、シリコン層に応力を集中させることができる。
【００１３】
本発明の窒化物半導体層の製造方法は、かかる構成につき、シリコン層の厚さが０．０１μｍ以上１μｍ以下であることにより、シリコン層の結晶性が保たれると同時にシリコン層にクラックを発生させやすくできる。
【００１４】
本発明の窒化物半導体層の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に第１の窒化物半導体層を設ける工程と、前記半導体層および前記第１の窒化物半導体層の一部を前記母材基板が露出するまで除去する工程と、前記第１窒化物半導体層上に第２の窒化物半導体層を成長する工程とを有するものである。
【００１５】
この構成により、所望の組成や特性を有する第２の窒化物半導体層を、ほとんどクラックなく成長させることができる。
【００１６】
本発明の窒化物半導体基板の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に窒化物半導体層を設けて前記半導体層に欠陥を生じせしめる工程と、前記母材基板と前記窒化物半導体層を分離する工程とを有するものである。
【００１７】
この構成により、母材基板上にほとんどクラックなく厚い窒化物半導体層を成長でき、分離によってクラックをほとんどなくした窒化物半導体層を得ることができる。
【００１８】
本発明の窒化物半導体基板の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に窒化物半導体層を、前記母材基板の主面の一部分に設ける工程と、前記母材基板と前記窒化物半導体層を分離する工程とを有するものである。
【００１９】
この構成により、半導体層に応力を集中させ、窒化物半導体層のクラックを防ぐことができ、クラックのほとんどない基板を得ることができる。
【００２０】
本発明の窒化物半導体基板の製造方法は、かかる構成につき、半導体層を設ける工程は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さい半導体層を形成する工程を有することにより、半導体層に応力が集中し、易破壊性を付与することができる。
【００２１】
本発明の窒化物半導体基板の製造方法は、かかる構成につき、母材基板がサファイア基板であり、前記半導体層がシリコン層であることにより、シリコン層に応力を集中させることができ、クラックのほとんどない窒化物半導体基板を得ることができる。
【００２２】
本発明の窒化物半導体基板の製造方法は、母材基板上に半導体層を設ける工程と、前記半導体層上に第１の窒化物半導体層を設ける工程と、前記半導体層および前記第１の窒化物半導体層の一部を前記母材基板が露出するまで除去する工程と、前記第１の窒化物半導体層上に第２の窒化物半導体層を成長する工程と、前記母材基板と前記第２の窒化物半導体層とを分離する工程とを有するものである。
【００２３】
この構成により、所望の組成や特性を有する第２の窒化物半導体層を、ほとんどクラックなく成長させることができ、それによりクラックのほとんどない窒化物半導体基板を得ることができる。
【００２４】
本発明の窒化物半導体基板製造用基体は、母材基板上に、前記母材基板よりも薄くかつ欠陥が多い半導体層が設けられたものである。
【００２５】
この構成により、窒化物半導体を成長させたときに、半導体層にクラックを集中させることができ、窒化物半導体中でのクラックの発生を抑制することができる。
【００２６】
本発明の窒化物半導体基板製造用基体は、かかる構成につき、半導体層は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さい層であることにより、半導体層へ応力を集中させ、窒化物半導体中でのクラックの発生を抑制させることができる。
【００２７】
本発明の窒化物半導体基板製造用基体は、かかる構成につき、母材基板がサファイア基板であり、前記半導体層がシリコン基板であることにより、シリコン層へ応力を集中させ、窒化物半導体中でのクラックの発生を抑制させることができる。
【００２８】
本発明の窒化物半導体基板製造用基体は、かかる構成につき、母材基板上に、前記母材基板の主面の一部分を被覆する半導体層が形成され、前記半導体層上に窒化物半導体層が形成されたことにより、半導体層によりクラックを集中させることができ、より窒化物半導体中でのクラックの発生を抑制させることができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００３０】
（実施の形態１）
図１は、本発明の実施の形態１における窒化物半導体基板製造用基体である。サファイア基板１は、直径２インチ、厚さ４００μｍであり、面方位は（０００１）と等価な面である。サファイア基板１の上には、熱化学気相堆積（以下熱ＣＶＤと略する）装置で成長したシリコン層２が形成されている。シリコン層２の面方位は（１１１）と等価な面である。
【００３１】
以下、図２を参照しながら、図１の窒化物半導体基板製造用母材基板および窒化物半導体層および窒化物半導体基板の製造方法について説明する。
【００３２】
サファイア基板１は、直径２インチ、厚さ４００μｍであり、面方位は（０００１）と等価な面である（図２（ａ））。サファイア基板１の上にシリコン層２の熱ＣＶＤ装置で成長を行った。本実施の形態では、シランガスを用いた熱ＣＶＤ法を用いて、基板温度１０００℃で０．１μｍの厚さの結晶成長を行った。シリコン層２の面方位は（１１１）と等価な面であった（図２（ｂ））。以上の工程によって、図１に示す窒化物半導体基板製造用基体が完成する。
【００３３】
引き続いてＡｌ0.1Ｇａ0.9Ｎ層３を１０μｍの厚さ有機金属気相成長（以下ＭＯＶＰＥと略する）装置で成長した。Ａｌ0.1Ｇａ0.9Ｎ層３の成長方法は特に限定するものではないが、アンモニアをＶ族原料とし、トリメチルガリウムとトリメチルアルミニウムをIII族原料とするＭＯＶＰＥ法で、基板温度１０００℃で成長させた（図２（ｃ））。以上の工程で成長したＡｌ0.1Ｇａ0.9Ｎ層３の主面は（０００１）のIII族面であった。
【００３４】
成長後、基板温度を室温に下げる工程で、サファイア、シリコン、窒化物半導体の熱膨張係数差による応力が各層に生じる。
【００３５】
本実施の形態では、室温に下げた状態で、欠陥、ときにはクラックがシリコン層２に生じ、サファイア基板１およびＡｌ0.1Ｇａ0.9Ｎ層３にはクラックがほとんど生じなかった（図２（ｄ））。なお、図２中で（ｄ）のみハッチングを施していない。以上によって、クラックのほとんどないＡｌ0.1Ｇａ0.9Ｎ層３を得ることができた。
【００３６】
次に、サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３を分離する工程を実施した。サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３の分離は、フッ酸と硝酸の混合溶液で行った。
【００３７】
サファイアおよびＧａＮは、フッ酸と硝酸の混合溶液で溶解せず、シリコンのみが溶解されるためシリコン層２は消失した。２インチ径で厚さ１０ミクロンのＡｌ0.1Ｇａ0.9Ｎ基板３ａが得られた（図２（ｅ））。以上により、クラックのないＡｌ0.1Ｇａ0.9Ｎ基板３ａを得ることができた。以上の工程で作製したＡｌ0.1Ｇａ0.9Ｎ基板３ａは、シリコン層２が接していた側の主面（裏面）が、（０００１）Ｖ族面であり、反対側の主面（表面）が（０００１）III族面であった。
【００３８】
図３は、本構成において、成長温度から温度を１０００℃低下させたときの各層の応力分布を示す。図３より、各層のなかで一番薄く、かつ、熱膨張係数が最も小さなシリコン層２に応力が集中していることがわかる。この構成によって、シリコン層２に易破壊性が付与され、Ａｌ0.1Ｇａ0.9Ｎ層３およびサファイア基板１にはクラックがほとんど生じなかった。
【００３９】
とりわけシリコン層２の熱膨張係数は、サファイア基板１の熱膨張係数およびＡｌ0.1Ｇａ0.9Ｎ層３の熱膨張係数のいずれよりも小さいので、シリコン層２に応力が集中し、シリコン層２に容易にクラックを生じさせることができる。
【００４０】
なお、シリコン層２の形成方法は、ＣＶＤの他、スパッタやレーザーアブレーションや貼り合せとエッチングやこれらの組み合わせなどを用いることができ、特に限定するものではない。
【００４１】
なお、シリコン層２に易破壊性を付与する、すなわちシリコン層２にクラックを生じさせて破壊を促進させるために、シリコン層２を、サファイア基板１ないしＡｌ0.1Ｇａ0.9Ｎ層３のいずれよりも薄くするのがよい。シリコン層２の具体的な値として、０．０１μｍ以上で、かつ１μｍ以下であればよい。なぜならば、シリコン層２の厚さが０．０１μｍより小さい場合、サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３との間でシリコン層２が歪量子井戸的に形成されてクラックが発生しにくくなると同時に、エッチングによりシリコン層２を除去する際にエッチャントがシリコン層２に回り込みにくくなり、エッチングがしにくくなるという問題が生じるからであり、シリコン層２の厚さが１μｍより大きい場合、サファイア基板１とシリコン層２との間の格子不整合によりシリコン層２の結晶性が悪くなるという問題が生じるからである。
【００４２】
なお、本実施の形態では、シリコン層２の上にＡｌ0.1Ｇａ0.9Ｎ層３を成長したが、Ａｌ0.1Ｇａ0.9Ｎ層３に替えて、窒素をＶ族の主成分とする他の窒化物半導体層、例えばＢxＡｌyＧａ1-x-y-zＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）、ＡｌyＧａ1-y-zＩｎzＮ1-rＡｓr（０≦ｙ≦１、０≦ｚ≦１、０≦ｒ≦１）またはＡｌyＧａ1-y-zＩｎzＮ1-rＰr（０≦ｙ≦１、０≦ｚ≦１、０≦ｒ≦１）よりなる層や、これら窒化物半導体層による積層構造を形成してもよいことはいうまでもない。
【００４３】
また、シリコン層２の成長とＡｌ0.1Ｇａ0.9Ｎ層３の成長を別の成長炉で行ったが、原料供給を共通化することで、同一の炉で成長することができる。
【００４４】
なお、Ａｌ0.1Ｇａ0.9Ｎ基板３ａの表面、裏面ともに鏡面であるので、どちらへもデバイスを形成することが可能である。
【００４５】
なお、本実施の形態において作製したＡｌ0.1Ｇａ0.9Ｎ基板３ａは１０μｍと非常に薄く、扱い方によっては容易に割れてしまうので、サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３との分離に先立って、Ａｌ0.1Ｇａ0.9Ｎ層３にフッ酸と硝酸の混合溶液で溶解しない接着剤等で、サファイア基板１とＡｌ0.1Ｇａ0.9Ｎ層３との間を固定する保持体を設けてもよい。
【００４６】
（実施の形態２）
図４は、本発明の実施の形態２に係る窒化物半導体基板製造用基体である。図４（ａ）は断面図である。サファイア基板１１は、直径２インチ、厚さ４００μｍであり、面方位は（０００１）と等価な面である。サファイア基板１１の上に熱ＣＶＤ法により形成した、厚さ１μｍのシリコン層１２が形成されており、シリコン層１２にはパタニングが施されている。図４（ｂ）は、シリコン層１２を上主面から見たときのパターンの拡大図である。
【００４７】
以下、図５を参照しながら、図４で示した窒化物半導体製造用基体の製造方法および、窒化物半導体層の製造方法および、窒化物半導体基板の製造方法を示す。
【００４８】
サファイア基板１１は、直径２インチ、厚さ４００μｍであり、面方位は（０００１）と等価な面である（図５（ａ））。サファイア基板１１の上にシリコン層１２を、熱ＣＶＤ装置で成長した。シリコン層１２の形成方法は特に限定するものではないが、シランガスを用いた熱ＣＶＤ法を用いて、基板温度１０００℃で厚さ１μｍの結晶成長を行った。シリコン層１２の面方位は（１１１）と等価な面であった（図５（ｂ））。
【００４９】
次に、シリコン層１２のパタニングを行った（図５（ｃ））。パターンは、特に限定するものではないが、面内均等に応力を加える目的で、図５（ｄ）に示すパターンを形成し、シリコンのドット（以下シリコンドット１２ａという）を形成した。各シリコンドット間のピッチは、大きくするほうがＧａＮとサファイアの接触面積が小さくなり、シリコンへの応力集中が大きくなるが、後のＧａＮの成長で所望の膜厚で連続膜にならないという問題が生じるので、好ましくはシリコン層１２の厚さ以上で、続いて積層されるＧａＮ層１３の厚さの２０倍以下である。また、シリコンドットは小さいほうが接触面積を小さくできて好ましいが、通常のアライナなどによるパタニングが困難になるので、本実施の形態では５μｍとした。ドットパターン以外のストライプなどのパターンでも、好ましいピッチやパターン幅はおおよそ同じである。パタニングの方法などは特に限定するものではないが、フォトリソグラフィによって、所望の形状を有するフォトレジスト（図示せず）をシリコン層１２上に形成し、フッ酸と硝酸を含んだ酸によりシリコン層１２をエッチングした（図示せず）。以上の工程により、図４で示した窒化物半導体基板製造用基体が完成する。
【００５０】
引き続いて、厚さ１００μｍのＧａＮ層１３をハイドライド気相成長（以下ＨＶＰＥと略す）装置で成長した。ＧａとＨＣｌを８００℃で反応させて形成するＧａＣｌをIII族原料とするＨＶＰＥ法を用いた。成長圧力は１気圧で、成長温度は１０００℃である。
【００５１】
高温では、サファイアやシリコンに接しては、ＧａＮが成長しにくいので成長速度が低下するが、シリコン層１２の上面のほうが、サファイア基板１１の露出面よりも見込む立体角が大きいため、ＧａＮの核形成が比較的起こりやすい（図６（ａ））。一度、シリコン層１２の上にＧａＮ核１３ａが形成されると、サファイア上では付着が困難なため原料はマイグレーションしているが、ＧａＮ核１３ａに到達した原料が結晶化し、ＧａＮ核１３ａは加速度的に大きくなる（図６（ｂ））。最終的に、ＧａＮ層１３は、サファイアとはほとんど接しない状態で連続膜となり成長される（図６（ｃ））。以上の工程で成長したＧａＮ層１３の主面は、（０００１）Ｇａ面であった。
【００５２】
室温に下げた状態で、欠陥、ときにはクラックがシリコン層１２に生じ、サファイア基板１１およびＧａＮ層１３にはクラックが生じなかった。また、サファイア基板１１の厚さが４００μｍ、ＧａＮ層１３の厚さが１００μｍと、双方共に厚いので、反りが発生し一部のシリコンは、完全にクラックで分離された状態になった（図６（ｄ））。なお、図６（ｄ）では、クラックなどの様子を明瞭に表すためハッチングを省略している。以上の工程により、クラックのほとんどない窒化物半導体層１３が形成される。
【００５３】
つぎに、サファイア基板１１とＧａＮ層１３を完全に分離する工程を実施した。サファイア基板１１とＧａＮ層１３の分離は、フッ酸と硝酸の混合溶液で行った。
【００５４】
サファイアおよびＧａＮは、フッ酸と硝酸の混合溶液で溶解せず、シリコンのみが溶解されるため、シリコン層１２は消失し、２インチ径で厚さ１００ミクロンのＧａＮ基板１３ｂが得られた（図７）。本実施の形態におけるＧａＮ基板１３ｂのように１００μｍの厚さがあれば、デバイス作製における膜形成やエッチング工程や加熱工程でも自立する２インチ径のＧａＮ基板が得られる。なお、デバイス形成に好ましい基板の厚さは２インチ径で３０μｍ以上、より好ましくは６０μｍ以上である。
【００５５】
なお、本実施の形態のように、シリコン層１２が連続膜でない場合は、シリコン層１２に易破壊性を付与するためにはシリコン層１２の膜厚とシリコン層１２のサファイア基板１１の被覆率が重要で、シリコン層１２の膜厚に被覆率を乗じた値が、ＧａＮ層１３の厚さまたはサファイア基板１１の厚さより小さければよい。
【００５６】
なお、シリコン層１２をエッチングで除去し、サファイア基板１１とＧａＮ層１３を分離しなくても、ＧａＮ層１３はクラックがほとんど発生しないので、ＧａＮ層１３上に半導体レーザやトランジスタなどの半導体装置を形成させることができる。
【００５７】
本実施の形態で、ＧａＮ基板１３ｂの作製のため消耗する原料は、シリコン層１２を１μｍ結晶成長させるための若干のシランガスと、１μｍのシリコン層をエッチングするための若干のフッ酸と硝酸だけであるため、基板を全て研磨ないしエッチングする場合に比べ、著しく原料の使用量を少なくすることができる。すなわちサファイア基板１１を再利用することができる。
【００５８】
なお、シリコンドット１２ａの、上方から見た形状としては、上記実施の形態において示した円以外に、図８に示すように、正方形（図８（ａ））、長方形（図８（ｂ））、正六角形（図８（ｃ））、ストライプ（図８（ｄ））等であってもよい。
【００５９】
また、シリコンドット１２ａの断面形状としては、上記実施の形態において示した矩形以外に、図９に示すように、台形（図９（ａ））、三角形（図９（ｂ））等であってもよい。
【００６０】
（実施の形態３）
図１０は、本発明の実施の形態３に係る窒化物半導体基板製造用基体である。図１０（ａ）は断面図である。サファイア基板２１は、直径４インチ、厚さ５００μｍであり、面方位は（０００１）と等価な面である。サファイア基板２１の上に熱ＣＶＤ法により形成したシリコン層２２が０．１μｍ形成されており、シリコン層２２の上に、ＭＯＶＰＥ法で形成したＡｌＮバッファ層３１が０．２μｍ、ＭＯＶＰＥ法で形成したＧａＮバッファ層３２が２μｍ形成されている。シリコン層２２、ＡｌＮバッファ層３１、ＧａＮバッファ層３２にはパタニングが施されている。図１０（ｂ）は、ＧａＮバッファ層３２を上主面から見たときのパターンの拡大図である。
【００６１】
以下、図１１を参照しながら、図１０で示した窒化物半導体製造用基体の製造方法および、窒化物半導体層の製造方法ならびに窒化物半導体基板の製造方法を示す。
【００６２】
サファイア基板２１は、直径４インチ、厚さ５００μｍであり、面方位は（０００１）と等価な面である（図１１（ａ））。サファイア基板２１の上にシリコン層２２の熱化学気相堆積（以下熱ＣＶＤと略する）装置で成長を行った。シリコン層２２の形成方法は特に限定するものではないが、シランガスを用いた熱ＣＶＤ法を用いて、基板温度１０００℃で０．１μｍの厚さとして成長を行った。シリコン層２２の面方位は（１１１）と等価な面であった（図１１（ｂ））。
【００６３】
引き続いて、窒化物半導体層の成長を行った。ＭＯＶＰＥ法を用い、シリコン層に接してはＧａＮ層よりもＡｌＮ層のほうが付着しやすいので、まず１０００℃でＡｌＮバッファ層３１を０．２μｍ成長し、引き続いてＧａＮバッファ層３２を２μｍ成長した（図１１（ｃ））。以上の工程で成長したＧａＮバッファ層３２の主面は、（０００１）Ｇａ面であった。以下、サファイア基板２１に何らかの層が形成されたものを単に基板という。
【００６４】
基板をＭＯＶＰＥ炉から取り出し、次に、ＡｌＮバッファ層３１、ＧａＮバッファ層３２およびシリコン層２２のパタニングを行った。（図１２（ａ））パターンは、特に限定するものではないが、面内均等に応力を加える目的で、図１２（ｂ）に示すパターンを形成した。パタニングの方法などは特に限定するものではないが、フォトリソグラフィーによって、所望の形状を有するフォトレジストをＧａＮバッファ層３２上に形成し、ＢＣｌ3をエッチングガスとするリアクティブイオンエッチングでエッチングを行った。圧力は３Ｐａとし、プラズマを発生させる高周波のパワーは２００Ｗとした。ＢＣｌ3は、ＧａＮ、ＡｌＮ、シリコンのいずれもほぼ同じ速度でエッチング可能なので、シリコンまでをエッチングする時間エッチングを行った。サファイアに対しては、エッチング速度がＧａＮの１／１０程度と非常に遅いので、サファイアはほとんどエッチングされなかった。なお、好ましいパターン形状に関しては、実施の形態２で述べた事情とほぼ同じである。
【００６５】
以上の工程により、図１０の窒化物半導体基板製造用基体が完成する。
【００６６】
引き続いて、厚さ５００μｍのＧａＮ層２３をハイドライド気相成長（以下ＨＶＰＥと略す）装置で成長した。成長条件などは実施の形態２と同じである。既にＧａＮバッファ層３２が存在するため、これを核にＧａＮ層２３が成長する（図１３（ａ））。引き続き成長を行って５００μｍ成長した（図１３（ｂ））。以上の工程で成長したＧａＮ層２３の主面は、（０００１）Ｇａ面であった。
【００６７】
室温に下げた状態で、クラックがシリコン層２２に生じ、サファイア基板２１およびＧａＮ層２３にはクラックがほとんど生じなかった。また、サファイア基板２１の厚さが５００μｍ、ＧａＮ層２３の厚さが５００μｍと、双方共に厚いので、反りが発生し一部のシリコン層２２は、完全にクラックで分離された状態になった（図１３（ｃ））。
【００６８】
次に、サファイア基板２１とＧａＮ層２３を完全に分離する工程を実施した。サファイア基板２１とＧａＮ層２３の分離を、フッ酸と硝酸の混合溶液で行ったところ、サファイアおよびＧａＮは、フッ酸と硝酸の混合溶液で溶解せず、シリコンのみが溶解され、シリコン層２２は消失し、４インチ径で約５００μｍの厚さのＧａＮ基板２３ａが得られた（図１３（ｄ））。
【００６９】
なお、ＧａＮ基板２３ａには、ＡｌＮバッファ層３１が付着しているので、研磨などによってＡｌＮバッファ層３１を除去してもよい。
【００７０】
ＡｌＮバッファ層３１を研磨する工程を加えても、この場合のＡｌＮバッファ層３１は非常に薄いので、研磨にかかる時間や材料費は軽微にすることができる。また、実施の形態２と同様、ＧａＮ基板２３ａの作製のため消耗する原料は、シリコン層２２を０．１μｍ成長させるための若干のシランガスと、厚さ０．１μｍのシリコン層２２をエッチングするための若干のフッ酸と硝酸のみのため、基板を全て研磨ないしエッチングする場合に比べ、著しく原料の使用量を少なくすることができた。
【００７１】
上記実施の形態３においては、ＨＶＰＥ成長初期に既に一定量の大きさのＧａＮバッファ層３２が存在するので、成長初期から原料がＧａＮバッファ層３２に集まり、実施の形態２の成長初期のような成長速度の低下がない。したがって、同じ膜厚であれば実施の形態２より成長時間を短くできる。
【００７２】
また、上記実施の形態３においては、サファイア基板２１には、基板製造工程を通じて何らダメージや汚染物の堆積などがないので、サファイア基板２１を再利用して、ＧａＮ基板を製造することが可能である。そのため、窒化物半導体基板の製造に係る原料費を著しく低減することが可能である。
【００７３】
なお、上記実施の形態１〜３に説明したサファイア基板、シリコン層および窒化物半導体層以外に、例えば以下の表１に示す組み合わせを用いることができる。
【００７４】
【表１】
【発明の効果】
以上説明したように、本発明の窒化物半導体層の製造方法によれば、反りやクラックや歪を低減した良好な結晶の窒化物半導体を得ることができるとともに、窒化物半導体基板を得るため厚い膜の製造方法や、歪が低減された良好な特性の窒化物半導体装置を製造することができる。
【００７６】
また、本発明の窒化物半導体基板の製造方法によれば、反りや歪が低減された良好な結晶性の窒化物半導体による基板を低コストで提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における窒化物半導体基板製造用基体の断面図
【図２】本発明の実施の形態１における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図３】本発明の実施の形態１における、各層の歪の関係を表す図
【図４】本発明の実施の形態２における窒化物半導体基板製造用基体の断面図
【図５】本発明の実施の形態２における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図６】本発明の実施の形態２における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図７】本発明の実施の形態２に示す製造方法により得られた窒化物半導体基板の断面図
【図８】本発明の実施の形態２におけるシリコンドットの一例を表す図
【図９】本発明の実施の形態２におけるシリコンドットの一例を表す断面図
【図１０】本発明の実施の形態３における窒化物半導体基板製造用基体の断面図
【図１１】本発明の実施の形態３における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図１２】本発明の実施の形態３における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【図１３】本発明の実施の形態３における窒化物半導体層および窒化物半導体基板の製造方法を表す断面図
【符号の説明】
１、１１、２１ サファイア基板
２、１２、２２ シリコン層
３ Ａｌ0.1Ｇａ0.9Ｎ層
３ａ Ａｌ0.1Ｇａ0.9Ｎ基板
１２ａ シリコンドット
１３、２３ ＧａＮ層
１３ａ ＧａＮ核
１３ｂ、２３ａ ＧａＮ基板
３１ ＡｌＮバッファ層
３２ ＧａＮバッファ層
Claims (8)
- 母材基板の主面の一部にIII族窒化物半導体とは異なる材料層を設ける工程と、
前記III族窒化物半導体とは異なる材料層上に窒化物半導体層を形成する工程とを有し、
前記III族窒化物半導体とは異なる材料層を設ける工程は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さいIII族窒化物半導体とは異なる材料層を形成する工程を有し、
前記母材基板がサファイア基板であり、前記III族窒化物半導体とは異なる材料層がシリコン層である窒化物半導体層の製造方法。 - 前記III族窒化物半導体とは異なる材料層を設ける工程が、前記母材基板の断面からみて前記半導体層を矩形、台形または三角形にする請求項１記載の窒化物半導体層の製造方法。
- 前記III族窒化物半導体とは異なる材料層上に窒化物半導体層を形成する工程は、前記III族窒化物半導体とは異なる材料層の主面に対し選択的に窒化物半導体層を形成する工程である請求項１に記載の窒化物半導体層の製造方法。
- 母材基板上にIII族窒化物半導体とは異なる材料層を設ける工程と、
前記III族窒化物半導体とは異なる材料層上に第１の窒化物半導体層を設ける工程と、
前記III族窒化物半導体とは異なる材料層および前記第１の窒化物半導体層の一部を前記母材基板が露出するまで除去する工程と、
前記第１の窒化物半導体層上に第２の窒化物半導体層を成長する工程とを有し、
前記III族窒化物半導体とは異なる材料層を設ける工程は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さいIII族窒化物半導体とは異なる材料層を形成する工程を有し、
前記母材基板がサファイア基板であり、前記III族窒化物半導体とは異なる材料層がシリコン層である窒化物半導体層の製造方法。 - 母材基板の主面の一部にIII族窒化物半導体とは異なる材料層を設ける工程と、
前記III族窒化物半導体とは異なる材料層上に窒化物半導体層を形成する工程と、
前記母材基板と前記窒化物半導体層を分離する工程とを有し、
前記III族窒化物半導体とは異なる材料層を設ける工程は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さい材料層を形成する工程を有し、
前記母材基板がサファイア基板であり、前記III族窒化物半導体とは異なる材料層がシリコン層である窒化物半導体基板の製造方法。 - 前記III族窒化物半導体とは異なる材料層を設ける工程が、前記母材基板の断面からみて前記半導体層を矩形、台形または三角形にする請求項５記載の窒化物半導体基板の製造方法。
- 前記III族窒化物半導体とは異なる材料層上に窒化物半導体層を形成する工程は、前記III族窒化物半導体とは異なる材料層の主面に対し選択的に窒化物半導体層を形成する工程である請求項５に記載の窒化物半導体基板の製造方法。
- 母材基板上にIII族窒化物半導体とは異なる材料層を設ける工程と、
前記III族窒化物半導体とは異なる材料層上に第１の窒化物半導体層を設ける工程と、
前記III族窒化物半導体とは異なる材料層および前記第１の窒化物半導体層の一部を前記母材基板が露出するまで除去する工程と、
前記第１の窒化物半導体層上に第２の窒化物半導体層を成長する工程と、
前記母材基板と前記窒化物半導体層を分離する工程とを有し、
前記III族窒化物半導体とは異なる材料層を設ける工程は、前記母材基板の熱膨張係数および前記窒化物半導体層の熱膨張係数のいずれよりも熱膨張係数の小さいIII族窒化物半導体とは異なる材料層を形成する工程を有し、
前記母材基板がサファイア基板であり、前記III族窒化物半導体とは異なる材料層がシリコン層である窒化物半導体層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007364A JP4534356B2 (ja) | 2001-01-16 | 2001-01-16 | 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007364A JP4534356B2 (ja) | 2001-01-16 | 2001-01-16 | 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217113A JP2002217113A (ja) | 2002-08-02 |
| JP4534356B2 true JP4534356B2 (ja) | 2010-09-01 |
Family
ID=18875126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007364A Expired - Fee Related JP4534356B2 (ja) | 2001-01-16 | 2001-01-16 | 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4534356B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064188A (ja) * | 2003-08-11 | 2005-03-10 | Sumitomo Electric Ind Ltd | 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法 |
| CN100453712C (zh) * | 2003-08-28 | 2009-01-21 | 日立电线株式会社 | Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法 |
| JP4864435B2 (ja) * | 2004-11-30 | 2012-02-01 | 昭和電工株式会社 | 化合物半導体積層構造体、化合物半導体素子およびランプ |
| JP5627649B2 (ja) * | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999001594A1 (en) * | 1997-07-03 | 1999-01-14 | Cbl Technologies | Thermal mismatch compensation to produce free standing substrates by epitaxial deposition |
| JP2000311863A (ja) * | 1999-02-26 | 2000-11-07 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| JP2003518737A (ja) * | 1999-12-21 | 2003-06-10 | ノース カロライナ ステート ユニバーシティ | 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2566800B2 (ja) * | 1987-12-28 | 1996-12-25 | 京セラ株式会社 | 発光素子の製法 |
| JP3036495B2 (ja) * | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
-
2001
- 2001-01-16 JP JP2001007364A patent/JP4534356B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999001594A1 (en) * | 1997-07-03 | 1999-01-14 | Cbl Technologies | Thermal mismatch compensation to produce free standing substrates by epitaxial deposition |
| JP2000311863A (ja) * | 1999-02-26 | 2000-11-07 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| JP2003518737A (ja) * | 1999-12-21 | 2003-06-10 | ノース カロライナ ステート ユニバーシティ | 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217113A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8455367B2 (en) | Method of manufacturing nitride substrate for semiconductors | |
| WO2010110489A1 (ja) | Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 | |
| US8216869B2 (en) | Group III nitride semiconductor and a manufacturing method thereof | |
| JP2019134101A (ja) | 半導体素子の製造方法 | |
| JP2011084469A (ja) | ＧａＮ単結晶基板の製造方法及びインゴット | |
| CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
| JP5065625B2 (ja) | ＧａＮ単結晶基板の製造方法 | |
| WO2022070699A1 (ja) | 紫外線発光素子用エピタキシャルウェーハ、紫外線発光素子用金属貼り合わせ基板の製造方法、紫外線発光素子の製造方法、及び紫外線発光素子アレイの製造方法 | |
| JP2005306680A (ja) | 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法 | |
| JP2023510554A (ja) | 高品質ｉｉｉ族金属窒化物種結晶およびその製造方法 | |
| JP6818964B1 (ja) | 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法 | |
| JP4534356B2 (ja) | 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 | |
| KR101236213B1 (ko) | 질화갈륨 기판을 형성하기 위한 프로세스 | |
| JP2023162378A (ja) | 半導体素子 | |
| JP2002124473A (ja) | 半導体装置の製造方法および半導体基板の製造方法 | |
| JP2005064336A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| US12065760B2 (en) | Method of manufacturing semiconductor element, semiconductor element, and substrate | |
| JP3849855B2 (ja) | 窒化物半導体基板の製造方法 | |
| JP7221431B2 (ja) | 複数の半導体素子の製造方法 | |
| WO2021066042A1 (ja) | 半導体素子の製造方法 | |
| JP2002134422A (ja) | 窒化物半導体膜の製造方法および窒化物半導体基板の製造方法 | |
| TW202403126A (zh) | 半導體基板、模片基板、半導體基板之製造方法及製造裝置 | |
| TW202314803A (zh) | 氮化物半導體基板及其製造方法 | |
| JP2002164292A (ja) | 化合物半導体基板およびその製造方法 | |
| JP2005259896A (ja) | 半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |