JP6818964B1 - 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法 - Google Patents

複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6818964B1
JP6818964B1 JP2020553563A JP2020553563A JP6818964B1 JP 6818964 B1 JP6818964 B1 JP 6818964B1 JP 2020553563 A JP2020553563 A JP 2020553563A JP 2020553563 A JP2020553563 A JP 2020553563A JP 6818964 B1 JP6818964 B1 JP 6818964B1
Authority
JP
Japan
Prior art keywords
substrate
layer
composite substrate
sic substrate
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020553563A
Other languages
English (en)
Other versions
JPWO2021245724A1 (ja
Inventor
木下　博之
博之 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6818964B1 publication Critical patent/JP6818964B1/ja
Publication of JPWO2021245724A1 publication Critical patent/JPWO2021245724A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/04—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/134—Plasma spraying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本開示の複合基板は、ＳｉＣ基板（１）と、このＳｉＣ基板（１）の一面で、ＡｌＮバッファ層、ＧａＮバッファ層およびＡｌＧａＮショットキー層といった窒化物半導体で構成された各層からなる窒化物半導体層をエピタキシャル成長によって形成する面とは反対側の面上に、このＳｉＣ基板（１）の機械的強度を保つべく支持する支持基板として機能するように設けられ、ＳｉあるいはＳｉ合金が溶射によって溶融された材料で構成されるＳｉ含有溶射層（２）との２つの部位で構成される。

Description

本開示は、複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法に関する。
窒化ガリウム（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ：ＧａＮ）で代表される窒化物半導体は、シリコン（Ｓｉｌｉｃｏｎ：Ｓｉ）あるいはガリウムヒ素（Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ：ＧａＡｓ）と比較してバンドギャップが大きく、また、飽和電子速度も大きいことから、高出力かつ高速で動作する電子デバイスの構成材料に適している。
かかる電子デバイスの代表的な機種として、窒化物半導体を構成材料とした高電子移動度トランジスタ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＧａＮ−ＨＥＭＴ）が挙げられ、研究・開発、ひいては実用化が進められてきた。
ＧａＮ−ＨＥＭＴの基板材料としては、炭化ケイ素（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ：ＳｉＣ）基板、シリコン（Ｓｉｌｉｃｏｎ：Ｓｉ）基板およびサファイア（ｓａｐｐｈｉｒｅ）基板などが用いられる。
ＧａＮ−ＨＥＭＴでは、上記基板上に動作層となる窒化物半導体層を、例えば有機金属気相成長法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＭＯＶＰＥ）を用いてエピタキシャル成長することにより作製される。
ＳｉＣ基板は、Ｓｉ基板あるいはサファイア基板と比較して放熱性に優れているため、ＧａＮ−ＨＥＭＴの基板に適している。しかしながら、ＳｉＣ基板は、大規模集積回路（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：ＬＳＩ）あるいはフラシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）といった広く普及している電子デバイス用の基板として多用されるＳｉ基板と比較して、結晶成長技術およびウエハ加工技術において技術的難易度が相対的に高く、量産がより困難であるため、ＳｉＣ基板の価格はＳｉ基板より高価であった。したがって、ＳｉＣ基板を用いる電子デバイスの製造コストも高くなるという問題があった。
ＳｉＣ基板の製造コストダウンのために、デバイス形成層部のみを品質の良い単結晶ＳｉＣを用い、この単結晶ＳｉＣを、デバイス製造工程に耐えうる機械的強度、耐熱性および清浄度を持つ材料からなる支持基板に対して、接合界面における酸化膜の形成を伴わない接合技術にて固定することにより、支持基板がもたらす低コスト性とＳｉＣ基板がもたらす高品質性を兼ね備えた複合基板を製造する技術が開示されている。かかる支持基板の材料の一例として、多結晶ＳｉＣが挙げられる。（例えば、特許文献１、２を参照）。
特開２０１５−１５４０１号公報 特開２０１８−１４３７２号公報
製造コストダウンを目的とする、異種基板同士の接合技術を用いた複合基板の作製では、異種基板間の接合面においてボイドと呼ばれる非接合部分の形成を防止するため、非常に良好に仕上げられた接合表面と、極度にクリーンな作業環境の双方が不可欠となる。このため、非常に厳密な工程管理および環境管理が必須である上、複合基板の製造歩留まりの低下は不可避であって、製造コストの高コスト化の要因となった。
異種基板同士の接合による複合基板の作製では、支持層となる基板、すなわち、支持基板を使用する必要があり、かつ、支持層、機能部となる各半導体層の双方において、接合表面は高度に平坦に研磨されている必要があった。
ＳｉＣ基板の支持基板としてＳｉＣからなる多結晶基板を使用する場合、材料的観点からは同じＳｉＣ同士なので熱膨張などの機械的特性は整合させ易い一方、一般的なＳｉ基板と比較して高コストである多結晶ＳｉＣ基板を支持基板として用い、さらに、反り、表面粗さなどを厳しいスペックのもとに管理する必要があり、製造コストの高コスト化は避けられなかった。
また、ＧａＮ−ＨＥＭＴ用の基板としてＳｉＣ基板を使用した場合、完成したＧａＮ−ＨＥＭＴに必要なＳｉＣ基板の厚さは高々数十〜１００μｍであるのに対して、窒化物半導体層をエピタキシャル成長によって形成する際に必要なＳｉＣ基板の厚みは、４インチ口径の場合０．５ｍｍと厚いため、エピタキシャル成長後の製造工程において、ＳｉＣ基板の裏面側から電子デバイスに不要なＳｉＣを０．４ｍｍ以上研削する必要があったが、ＳｉＣは難加工材であるため、この研削除去に時間および費用を要し、結果的に製造コストの高コスト化をもたらした。
本開示は上記のような問題点を解消するためになされたもので、製造コストが安価でかつ高品質な複合基板、複合基板の製造方法、さらに、この複合基板を用いた半導体装置および半導体装置の製造方法を得ることを目的とする。
本開示による複合基板は、ＳｉＣ基板と、前記ＳｉＣ基板の一面に前記ＳｉＣ基板を支持するように設けられ、ＳｉあるいはＳｉ合金が溶融された材料からなり、不純物がドープされたＳｉ含有溶射層と、を備える。
本開示による複合基板によれば、複合基板がＳｉＣ基板とＳｉ含有溶射層とで構成されているので、従来の複合基板と比較して、ＳｉＣ基板を研削して薄板化する研削工程あるいはＳｉＣ基板と支持基板との接合工程が不要な構造であるため、安価でかつ高品質な複合基板が得られる効果を奏する。
また、本開示による半導体装置の製造方法によれば、基板としてＳｉＣ基板とＳｉ含有溶射層とで構成された複合基板を用いるので、複合基板上に窒化物半導体層をエピタキシャル成長させた場合でも、ＳｉＣ基板とＳｉ含有溶射層との間の剥離の発生が抑制され、かつ、半導体装置の電気的特性のウエハ面内ばらつきを抑える効果を奏する。
実施の形態１による複合基板の製造方法を示すフロー図である。 実施の形態１によるＳｉＣ基板とＳｉ含有溶射層からなる複合基板の断面図である。 実施の形態１によるＳｉＣ基板とＳｉ含有溶射層からなる複合基板の断面図で、特に、Ｓｉ含有溶射層中の空隙を示した図である。 実施の形態１によるＳｉＣ基板とＳｉ含有溶射層からなる複合基板の断面図である。 Ｓｉ含有溶射層が除去されたＧａＮ−ＨＥＭＴの断面図である。 Ｓｉ含有溶射層が残存したＧａＮ−ＨＥＭＴの断面図である。 ＧａＮ−ＨＥＭＴのシート抵抗ばらつきとＳｉ含有溶射層の厚さの関係を示した図である。 Ｓｉ含有溶射層の厚さをパラメーターとして、高温での複合基板の反り量とＳｉＣ基板の厚さの関係を示した図である。 実施の形態２によるセラミックを分散させたＳｉ含有溶射層を有する複合基板の断面図である。 実施の形態３による不純物をドープしたＳｉ含有溶射層を有する複合基板の断面図である。 実施の形態４によるＳｉＣ基板とＳｉ含有溶射層の間に中間層を設けた複合基板の断面図である。 実施の形態５によるＧａＮ−ＨＥＭＴの製造方法を示すフロー図である。
実施の形態１．
本願の発明者は、上述の技術的課題を解決するため、ＳｉＣ基板の支持基板としてＳｉの溶射にて形成したＳｉ含有溶射層を適用する複合基板構造を見出した。Ｓｉの溶射によって形成されたＳｉ含有溶射層からなる支持基板の場合は、ボイド不良などは本来存在せず、別途支持基板を用意する必要もなく、また、接合面に高度な研磨も必要がなく、したがって、高いクリーン度の作業環境も必要ではないためである。
本願の発明者は、さらに、Ｓｉの溶射によるＳｉ含有溶射層を形成した複合基板のＳｉＣ基板側にＧａＮ−ＨＥＭＴを製作する際に必要となる、窒化物半導体層をエピタキシャル成長した場合における高温下での複合基板の大きな反りを抑制する条件の下で、窒化物半導体層の電気的特性のウエハ面内でのばらつきを抑制する方法、および、ＳｉＣ基板とＳｉ含有溶射層との間の剥離を防止する方法をも見出した。
以下に本開示による複合基板の構造および複合基板の製造方法を説明する。
なお、以下の説明では、簡略化のため４インチ口径の複合基板を代表例として、複合基板の加工方法、設定条件などを説明するが、４インチ以外の他の口径の基板においても支持基板の厚さの条件は異なるものの、同様の概念が適用できることは言うまでもない。
実施の形態１による複合基板の製造方法を、図１のフロー図に基づき説明する。
まず、結晶成長後のＳｉＣ単結晶ブールの外形を円筒形状にすべく、外形研削加工する（ステップＳＴ１０１）。
円筒形状を呈するＳｉＣ単結晶を、ワイヤーソーなどを用いて、０．１２〜０．２５ｍｍの厚さに制御しつつ、ウエハ状のＳｉＣ基板１に切断加工する（ステップＳＴ１０２）。
切断されたウエハ状のＳｉＣ基板１に対して、厚さのばらつきを抑えるため、両面側から両面研削加工する（ステップＳＴ１０３）。
ＳｉＣ基板１の厚さが０．０２ｍｍ以上０．１ｍｍ以下の範囲で、かつ、厚さのばらつきが０．０１ｍｍ以下になるように、片面もしくは両面を研磨加工して、ＳｉＣ基板１を作製する（ステップＳＴ１０４）。
ＳｉＣ基板１の厚さのばらつきを考慮すると、研磨加工後のＳｉＣ基板１の厚さは、０．０１ｍｍ以上０．１０ｍｍ以下の範囲となる。
厚さが０．１０ｍｍ以下のＳｉＣ基板１の上に窒化物半導体層１０５（後掲の図５に図示）をＭＯＶＰＥ法によってエピタキシャル成長させた場合、ＳｉＣ基板１と窒化物半導体層１０５の界面に発生する応力および両者の熱膨張係数の差によって、ＳｉＣ基板１は大きく湾曲、もしくは割れが発生する。かかる不具合を防止するため、以下の製造方法によって、ＳｉＣ基板１に対する支持基板として機能するＳｉ含有溶射層２を形成する。以下、Ｓｉ含有溶射層２が形成されたＳｉＣ基板１を複合基板１０と称する。
厚さ０．１ｍｍ以下に研磨加工されたＳｉＣ基板１における窒化物半導体層１０５をエピタキシャル成長する側の面を、低融点ガラスあるいは低融点金属などを介して、平坦度０．０１ｍｍ以下に仕上げられた板状部材に貼り付け加工する（ステップＳＴ１０５）。板状部材の一例として、アルミナセラミックなどからなるセラミック製板状部材が挙げられる。
ＳｉＣ基板１を良好な平坦度の板状部材に貼り付けすることによって、ＳｉＣ基板１の形状に関わらず、この貼り付け加工工程以降は、薄板化されたＳｉＣ基板１の反りは大きく改善される。
また、ＳｉＣ基板１の厚さは０．１ｍｍ以下と、従来の一般的なＳｉＣ基板の厚さである０．５ｍｍと比べて格段に薄く、ＳｉＣ基板１をさらに研削する必要が無いので、従来の一般的なＳｉＣ基板では必要であったＳｉＣ基板を０．４ｍｍ以上研削する研削工程が不要となるため、研削工程に要する時間および費用が省略できる結果、基板にかかる製造コスト、ひいてはＳｉＣ基板を用いる電子デバイスの製造コストの低コスト化が図れる。
次に、ＳｉＣ基板１の面のうち、セラミック製板状部材で覆われていない面側に対して、Ｓｉを溶射する（ステップＳＴ１０６）。Ｓｉを溶射する方法の一例として、減圧プラズマ溶射法が挙げられる。減圧プラズマ溶射法では、アルゴン（Ａｒｇｏｎ：Ａｒ）、窒素（Ｍｏｌｅｃｕｌａｒ Ｎｉｔｒｏｇｅｎ：Ｎ２）等の不活性ガスを雰囲気ガスとして供給した減圧チャンバーの内部でＳｉを溶射する。
このＳｉ溶射工程を経て、ＳｉＣ基板１の一面側にＳｉ含有溶射層２が形成される。上述したように、かかるＳｉ含有溶射層２は、薄板化されたＳｉＣ基板１を支える支持基板として機能する。
ＳｉＣ基板１を有効に支持する観点から、Ｓｉ含有溶射層２の厚さは０．５ｍｍ以上が望ましい。また、Ｓｉ溶射時のＳｉＣ基板１の温度上昇を防ぐため、Ｓｉ含有溶射層２の形成では、ＳｉＣ基板１に対して２、３回に分けて断続的にＳｉを溶射することが好ましい。
Ｓｉ含有溶射層２の形成後、エッチングあるいは加熱によって、ＳｉＣ基板１とＳｉ含有溶射層２からなる複合基板１０からセラミック製板状部材を剥離する（ステップＳＴ１０７）。
剥離工程後の複合基板１０上に、窒化物半導体層１０５をエピタキシャル成長させる場合は、Ｓｉ含有溶射層２の外形上のばらつきを整えるために、複合基板１０の外形を外形研削整形加工する（ステップＳＴ１０８）。剥離工程後の複合基板１０を用いてＧａＮ−ＨＥＭＴを作製する場合は、Ｓｉ含有溶射層２の厚みは少なくとも０．５ｍｍ以上が必要である。
剥離工程後に化学研磨加工してから、窒化物半導体層１０５のエピタキシャル成長を行ってもよいが、図２の模式的な断面図に示すように、Ｓｉ溶射工程後のＳｉ含有溶射層２ａはランダムな粒界あるいは空孔を含む粗い構造を持っているため、電気的特性・機械的特性の安定化、脱ガスおよび表面酸化を目的とした熱処理を施す。熱処理条件の一例として、酸素を微量に含む大気圧の不活性ガス雰囲気において１４００度の熱処理温度下で、１時間程度の熱処理が挙げられる。熱処理後の複合基板１０の断面図を図３に示す。なお、図３では、熱処理後のＳｉ含有溶射層２における特徴的な構造、特に、Ｓｉ含有溶射層２中の空隙３０を強調して描いている。
熱処理を実施した場合には、熱処理工程後にステップＳＴ１０８と同様な外形研削整形加工を行う。
熱処理の有無に関わらず、外形研削整形加工を行った後に、窒化物半導体層１０５をエピタキシャル成長する側の面を化学研磨により化学研磨加工して、洗浄することにより（ステップＳＴ１０９）、図４の断面図に示すような複合基板１０が完成する。
以上が実施の形態１による複合基板１０の構造および製造方法である。
図２の断面図に示すように、Ｓｉ溶射後のＳｉ含有溶射層２ａは溶融したＳｉ粒子あるいはＳｉ含有粒子が積み重なって形成されている。図４の断面図に示す熱処理後のＳｉ含有溶射層２においても、粒界は顕著に表れる。Ｓｉ含有溶射層２はかかる特徴を有するため、例えば、走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）等の顕微鏡を用いて断面観察することにより、溶射によって形成された層であることが容易に判別できる。
上記説明において、ＳｉＣ基板１の厚さの条件については、以下のような制約が存在する。以下、ＳｉＣ基板１の口径が４インチである場合を説明する。なお、ＳｉＣ基板１の口径が４インチ以外の場合であっても、基板口径に応じてＳｉＣ基板１に対するＳｉ含有溶射層２の厚さの比率が一定の範囲に設定される。
まず、ＳｉＣ基板１の厚みは、ＳｉＣ基板１を適用して製造する電子デバイスの構造上の制約から最大でも０．１ｍｍ以下であるため、ＳｉＣ基板１の最大厚みとして０．１ｍｍが設定される。
電子デバイスの構造上の制約についてさらに説明を加えると、ＳｉＣ基板１の厚さは電子デバイスの完成形において良好なＳｉＣの熱拡散能力を有効に利用できる利点と原価とのトレードオフとなるが、これは、ＳｉＣ基板１の厚さが０．１ｍｍを超えると熱拡散能力はあまり有効ではないからである。
かかる制約に加えて、特に、ビアホールを伴う電子デバイスでは、ＳｉＣ基板１の厚みが０．１ｍｍを超えるとＳｉＣ基板１へのビア加工に長時間を要することになり、量産性が格段に低下するからである。
この複合基板１０を用いて図５の断面図に示すＧａＮ−ＨＥＭＴ２００あるいは図６の断面図に示すＧａＮ−ＨＥＭＴ３００のＡｌＮバッファ層１０２、ＧａＮバッファ層１０３およびＡｌＧａＮショットキー層１０４からなる窒化物半導体層１０５をエピタキシャル成長すると、Ｓｉ含有溶射層２の厚さが０．４ｍｍ以下である場合には、図７のＧａＮ−ＨＥＭＴ３００のシート抵抗ばらつきとＳｉ含有溶射層２の厚さの関係を示す図から読み取れるように、ＧａＮ−ＨＥＭＴ３００のシート抵抗のウエハ面内ばらつきが１５％以上に達する。
なお、図５はＳｉ含有溶射層２が除去されたＧａＮ−ＨＥＭＴ、図６はＳｉ含有溶射層２が残存したＧａＮ−ＨＥＭＴ３００の断面図、をそれぞれ示す。
シート抵抗のウエハ面内ばらつきが大きい現象は、窒化物半導体層１０５の膜厚の解析によりウエハ面内でＧａＮバッファ層１０３およびＡｌＧａＮショットキー層１０４の層厚が大きくばらついているため、各層のキャリア濃度のばらつきが発生して、キャリア濃度の変動がそのままシート抵抗に反映されていることが原因であることを見出した。
エピタキシャル成長後のＳｉＣ基板１の形状が大きく反っていないにもかかわらず窒化物半導体層１０５が大きな層厚ばらつきを示す現象は、室温でのＳｉＣ基板１の形状ではなくエピタキシャル成長中の高温下でのＳｉＣ基板１の反りが原因であると推察される。厳密に測定したＳｉＣ基板１およびＳｉ含有溶射層２の熱特性から、窒化物半導体層１０５を１２００度の成長温度でエピタキシャル成長した場合の複合基板１０の反りは、Ｓｉ含有溶射層２の厚さをパラメーターとした場合、高温での複合基板１０の反り量とＳｉＣ基板１の厚さは図８に示すような関係にあることが計算により導出された。
従来のＳｉＣ基板のみの基板では、複合基板１０の反り値が室温で０．０５ｍｍ（５０μｍ）程度まではシート抵抗のばらつきが３％以下であった。よって、複合基板１０の反り値０．０５ｍｍ（５０μｍ）を目安として、図８からＳｉ含有溶射層２の厚さについて０．５ｍｍを基準として、厚さ０．５ｍｍの前後、すなわち０．３ｍｍから０．７ｍｍの間にＳｉ含有溶射層２の厚さの水準を計５点設けた上で、窒化物半導体層１０５をエピタキシャル成長させてシート抵抗のばらつきを評価した結果が前掲の図７に示されている。
図７から読み取れるように、Ｓｉ含有溶射層２の厚さが０．５ｍｍ未満になると、シート抵抗のばらつきは５％を超えて急激に増加する傾向にあり、ＧａＮ−ＨＥＭＴ３００の実用上問題となることが判明した。
一方、ＳｉＣ基板１の厚さが薄くなると、高温での複合基板１０の反りの抑制に対して計算上必要となるＳｉ含有溶射層２の厚さも薄くなるが、窒化物半導体層１０５による応力のためにＳｉ含有溶射層２を薄くすると室温での複合基板１０の反りが大きくなる傾向にあり、かつ、他に利点も考えられないので、０．５ｍｍ未満のＳｉ含有溶射層２の厚さは考慮する必要がない。
さらにＳｉＣ基板１の厚さが大きくなり、０．１ｍｍ（１００μｍ）を超えると、計算上必要となるＳｉ含有溶射層２の厚さは厚くなる傾向にあるが、上述したようにこうした設定条件はＳｉＣのコスト上昇となり、本開示の目的に反するので、本開示では、厚さが０．１ｍｍ（１００μｍ）より大きいＳｉＣ基板１は除外される。
以上、実施の形態１による複合基板によると、複合基板がＳｉＣ基板とＳｉ含有溶射層からなるので、従来の複合基板と比較して、ＳｉＣ基板を研削して薄板化する研削工程あるいはＳｉＣ基板と支持基板の接合工程が不要な構造となるので、安価でかつ高品質な複合基板が得られる効果を奏する。
また、実施の形態１による複合基板を電子デバイス製造用の基板として用いた場合に、電子デバイスの電気的特性のウエハ面内ばらつきを小さくできる、という優れた効果を奏する。
また、実施の形態１による複合基板の製造方法によると、ＳｉＣ基板を研削して薄板化する研削工程あるいはＳｉＣ基板と支持基板の接合工程が不要になるので、複合基板を安価にかつ高品質に製造できるという効果を奏する。
特に、厳しい仕様で加工仕上げされた支持基板を必要とせず、ボイド不良などの接合不良も発生しない点でも、複合基板を安価にかつ高品質に製造できるという効果を奏する。
実施の形態２．
実施の形態２による複合基板１０は、図９の断面図に示すように、Ｓｉ含有溶射層２の中に窒化アルミニウム（Ａｌｕｍｉｎｕｍ Ｎｉｔｒｉｄｅ：ＡｌＮ）、窒化ホウ素（Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ：ＢＮ）および炭素（Ｃａｒｂｏｎ：Ｃ）などのセラミックが分散材３５として混合されている。なお、ＢＮの結晶構造における立方晶および六方晶の相違は、分散材３５として問題はない。さらに、Ｃについてもダイヤモンド、ナノチューブおよび黒鉛などの結晶構造上の相違も同様に問題はなく、いずれの結晶構造でも分散材３５として同様の効果を奏する。
かかるセラミックからなる分散材３５をＳｉ含有溶射層２の中に混合すると、ＳｉＣ基板１とＳｉ含有溶射層２の間の熱膨張差が緩和されて、窒化物半導体層１０５をエピタキシャル成長した際に、高温による複合基板１０の反りが改善する効果を奏する。
さらに、実施の形態２による複合基板１０を用いてＧａＮ−ＨＥＭＴを作製する場合には、ＧａＮ−ＨＥＭＴの放熱特性が向上する効果を奏する。
実施の形態３．
実施の形態３による複合基板１０は、図１０の複合基板の断面図に示すように、Ｓｉ含有溶射層２の中に不純物４０がドープされている。不純物４０の具体例として、ホウ素（Ｂｏｒｏｎ：Ｂ）、あるいは、ヒ素（Ａｒｓｅｎｉｃ：Ａｓ）が挙げられるが、かかる元素のみに限定されるわけではない。
不純物４０のドープによって複合基板１０の機械的強度が向上するので、窒化物半導体層１０５をエピタキシャル成長した際に、高温による複合基板１０の反りが改善される効果を奏する。
実施の形態４．
実施の形態４による複合基板は、図１１の断面図に示すように、ＳｉＣ基板１とＳｉ含有溶射層２との間に中間層として機能する酸化シリコン（Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ：ＳｉＯｘ）中間層４５が設けられている。ＳｉＯｘ中間層４５は、典型的には二酸化シリコン（Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ：ＳｉＯ２）からなる。ＳｉＯｘ中間層４５は、酸化あるいはスパッタリングなどの成膜方法により形成される。
ＳｉＯｘ中間層４５を設けることにより、窒化物半導体層１０５をエピタキシャル成長する際の高温によるＳｉＣ基板１とＳｉ含有溶射層２の熱膨張差による応力が緩和され、高温でのＳｉＣ基板１の反りが改善する効果を奏する。なお、実効的に応力が緩和されて反りが改善される効果を奏するようなＳｉＯｘ中間層４５の層厚は、計算上は、２０００オングストローム（２００ｎｍ）以上が好ましい。
実施の形態５．
実施の形態５によるＧａＮ−ＨＥＭＴ３００では、基板として複合基板１０を用い、複合基板１０上に窒化物半導体層１０５をエピタキシャル成長することにより作製される。複合基板１０には、図６の断面図に示すように、Ｓｉ含有溶射層２は除去されず、残存している。
以下、実施の形態５によるＧａＮ−ＨＥＭＴ３００の構造および製造方法を説明する。
図６は、実施の形態５によるＧａＮ−ＨＥＭＴ３００の断面図である。このＧａＮ−ＨＥＭＴ３００は実施の形態１から４のいずれかに開示された構成の複合基板１０を備える。複合基板１０の上には複数の窒化物半導体からなる半導体層が積層されている。この積層された半導体層を、窒化物半導体層１０５と称する。
具体的には、複合基板１０の上に形成されたＡｌＮバッファ層１０２と、ＡｌＮバッファ層１０２の上に形成されたＧａＮバッファ層１０３と、ＧａＮバッファ層１０３の上に形成されたＡｌＧａＮショットキー層１０４が形成されている。複合基板１０の上にＡｌＮバッファ層１０２、ＧａＮバッファ層１０３、ＡｌＧａＮショットキー層１０４の順に積層することでヘテロ接合構造が形成されている。
ＡｌＧａＮショットキー層１０４の上に、ゲート電極１０７、ソース電極１０６およびドレイン電極１０８が形成されている。オーミック電極としてのソース電極１０６およびドレイン電極１０８はＡｌＧａＮショットキー層１０４の上に、例えば、ＡｌＴｉ、Ａｕといった金属膜をこの順に成膜して形成されている。
ショットキー電極としてのゲート電極１０７は、ＡｌＧａＮショットキー層１０４の上に、例えば、Ｐｔ、Ａｕといった金属膜をこの順に成膜して形成されている。
このようなＧａＮ−ＨＥＭＴ３００において、ＡｌＧａＮショットキー層１０４とＧａＮバッファ層１０３とのヘテロ接合界面直下に２次元電子ガスが形成される。この２次元電子ガスがキャリア走行層として機能する。すなわち、ソース電極１０６とドレイン電極１０８との間にバイアス電圧を印加すると、ＡｌＧａＮショットキー層１０４からＧａＮバッファ層１０３に供給された電子が２次元電子ガス中を走行してドレイン電極１０８まで移動する。このとき、ゲート電極１０７に印加する電圧を制御してゲート電極１０７直下の空乏層の厚さを変化させることで、ソース電極１０６からドレイン電極１０８へ流れる電流を制御する。
図１２は実施の形態５によるＧａＮ−ＨＥＭＴ３００の製造方法を示すフロー図である。ステップＳＴ２０１は、ＭＯＶＰＥ法によるエピタキシャル成長によって、窒化物半導体層１０５を積層する結晶成長工程である。
まず、複合基板１０上にＡｌＮバッファ層１０２をエピタキシャル成長させる。ＡｌＮバッファ層１０２の層厚は、例えば３０ｎｍである。
次に、炭素をドーピングしたＧａＮバッファ層１０３をＡｌＮバッファ層１０２上にエピタキシャル成長させる。ＧａＮバッファ層１０３の層厚は、例えば２μｍである。ＧａＮバッファ層１０３の成長速度を制御することによって、ＧａＮバッファ層１０３の炭素の添加濃度を制御する。ＧａＮバッファ層１０３の導電型はｐ型である。
次に、ＡｌＧａＮショットキー層１０４をエピタキシャル成長させる。ＡｌＧａＮショットキー層１０４の層厚は例えば３０ｎｍである。
ステップＳＴ２０２では、ステップＳＴ２０１において窒化物半導体層１０５のエピタキシャル成長を完了した複合基板１０に、電子線加速装置によって電子線を照射する。
電子線照射工程では、ＡｌＧａＮショットキー層１０４の上方から電子線照射することで、ＡｌＧａＮショットキー層１０４とＧａＮバッファ層１０３に電子が照射される。
電子線照射工程後、以下に説明する電極形成工程を行う。
フォトリソグラフィ技術を利用したパターンニングによって、ＡｌＧａＮショットキー層１０４の上にＳｉＯ２膜からなるマスクを形成する。その後、マスクのうち、ソース電極１０６およびドレイン電極１０８を形成すべき領域に各電極形状に対応した開口部をドライエッチング等により形成する。そして、この開口部に、例えば、Ａｌ、ＴｉおよびＡｕをこの順に蒸着して、ソース電極１０６およびドレイン電極１０８を形成する。
さらに、ＡｌＧａＮショットキー層１０４の上のマスクを一旦除去し、再びＡｌＧａＮショットキー層１０４上にＳｉＯ２膜からなるマスクを形成する。その後、マスクのうちゲート電極１０７を形成すべき領域にゲート電極形状に対応した開口部をドライエッチング等により形成する。そして、この開口部に、例えば、ＰｔおよびＡｕをこの順に蒸着して、ゲート電極１０７を形成する。
以上が、複合基板１０で窒化物半導体層１０５が形成されている面、すなわち表面形成加工である。かかる一連の表面形成加工の完了後、反対側の面である、複合基板１０でＳｉ含有溶射層２が形成されている側の面、すなわち、裏面側の加工を行う。
ステップＳＴ２０３では、必要に応じてＳｉ含有溶射層２の一部を裏面研削加工する。ＧａＮ−ＨＥＭＴ３００の放熱特性をさらに向上させたい場合は、Ｓｉ含有溶射層２を薄層化する方が放熱特性の向上に一層有利となるからである。
ステップＳＴ２０４では、必要に応じて裏面形成加工工程を実施する。例えば、ビアホール構造を設けたい場合は、裏面形成加工工程にて、ビアホール構造を形成する。
ステップＳＴ２０５のダイシング工程では、表面形成加工および裏面形成加工を完了したウエハをダイシングして、個々のＧａＮ−ＨＥＭＴ素子に分離する。
以上の各工程を経て、図６の断面図に示すＧａＮ−ＨＥＭＴ３００が完成する。
実施の形態５によるＧａＮ−ＨＥＭＴ３００の構造および製造方法において、Ｓｉ含有溶射層２を残存させた場合の利点は、ＳｉＣ基板１を従来と比較して極端に薄くすることができることで、ハンドリングが困難になる０．１ｍｍ以下のＳｉＣ基板１であっても特別な工夫を要せずに、一般的なＧａＮ−ＨＥＭＴの製造工程で製造することができる点にある。つまり、放熱特性に優れ、かつ、製造コストの低減に対応可能な構造を有するＧａＮ−ＨＥＭＴ３００が得られる。
なお、実施の形態５によるＧａＮ−ＨＥＭＴ３００の構造では、Ｓｉ含有溶射層２が電気的にグランドレベルになっている必要があるため、Ｓｉ含有溶射層２の材料としては、高抵抗Ｓｉなどは不適切であって、遅延特性を伴わない低抵抗Ｎ形Ｓｉであることが好ましい。
実施の形態６．
実施の形態６によるＧａＮ−ＨＥＭＴ２００の製造方法では、図５のＧａＮ−ＨＥＭＴ２００の断面図に示すように、複合基板１０のＳｉ含有溶射層２が完全に除去されている点が、実施の形態５によるＧａＮ−ＨＥＭＴ３００の構造および製造方法と相違する。
図１２におけるＧａＮ−ＨＥＭＴ表面形成加工の完了後、Ｓｉ含有溶射層２を弗硝酸によりエッチング除去する。
従来のＳｉＣ基板を用いたＧａＮ−ＨＥＭＴの製造方法では、ＧａＮ−ＨＥＭＴに要求されるＳｉＣ基板の厚さは０．０５〜０．１ｍｍであるため、ＳｉＣ基板で不要となる０．４ｍｍ程度を、ダイヤモンド砥石を用いて研削除去する必要があり、ＧａＮ−ＨＥＭＴの製造コストが高コスト化する問題があった。また、この場合、片面研削であることから、厚さばらつきの管理が厳しくなるため、さらに製造コストが高くなる問題もあった。
実施の形態６によるＧａＮ−ＨＥＭＴ２００の製造方法では、従来技術によるＧａＮ−ＨＥＭＴの製造方法では必須だったダイヤモンドでの裏面研削加工、厳しいＳｉＣ基板の厚さ管理が不要となるため、製造コストの低減が可能となる。
なお、Ｓｉ含有溶射層２を従来技術のように研削除去しても良いが、この場合も従来は必要であったダイヤモンド砥石などの高価な工具は不要となり、安価な砥石・砥粒で高速に研削加工できる効果もある。
本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ ＳｉＣ基板、２ Ｓｉ含有溶射層、２ａ Ｓｉ溶射後のＳｉ含有溶射層、１０ 複合基板、３０ 空隙、３５ 分散材、４０ 不純物、４５ ＳｉＯｘ中間層、１０２ ＡｌＮバッファ層、１０３ ＧａＮバッファ層、１０４ ＡｌＧａＮショットキー層、１０５ 窒化物半導体層、１０６ ソース電極、１０７ ゲート電極、１０８ ドレイン電極、２００、３００ ＧａＮ−ＨＥＭＴ

Claims (11)

  1. ＳｉＣ基板と、
    前記ＳｉＣ基板の一面に前記ＳｉＣ基板を支持するように設けられ、ＳｉあるいはＳｉ合金が溶融された材料からなり、不純物がドープされたＳｉ含有溶射層と、
    を備える複合基板。
  2. 前記ＳｉＣ基板の厚さが、０．０１ｍｍ以上０．１ｍｍ以下であることを特徴とする請求項１に記載の複合基板。
  3. 前記Ｓｉ含有溶射層の厚さが、０．５ｍｍ以上であることを特徴とする請求項１または２に記載の複合基板。
  4. 前記Ｓｉ含有溶射層に、セラミックからなる分散材が含まれていることを特徴とする請求項１から３のいずれか1項に記載の複合基板。
  5. 前記セラミックは、ＡｌＮ，ＢＮおよびＣのいずれか一つであることを特徴とする請求項４に記載の複合基板。
  6. 前記ＳｉＣ基板と前記Ｓｉ含有溶射層の間にＳｉＯｘ中間層が設けられていることを特徴とする請求項１から５のいずれか１項に記載の複合基板。
  7. 前記ＳｉＣ基板の口径が４インチであることを特徴とする請求項１から６のいずれか１項に記載の複合基板。
  8. ＳｉＣ基板を板状部材に貼り付ける貼り付け加工工程と、
    前記ＳｉＣ基板の一面に、不純物がドープされたＳｉあるいは不純物がドープされたＳｉ合金を溶射する溶射工程と、
    前記ＳｉあるいはＳｉ合金の溶射により前記ＳｉＣ基板の一面に形成された、不純物がドープされたＳｉ含有溶射層および前記ＳｉＣ基板を前記板状部材から剥離する剥離工程と、
    を備える複合基板の製造方法。
  9. 請求項１から７のいずれか１項に記載の複合基板と、
    前記複合基板のうち前記ＳｉＣ基板の側に形成された窒化物半導体層と、
    前記窒化物半導体層上に形成されたソース電極およびドレイン電極と、
    前記ソース電極と前記ドレイン電極の間に形成されたゲート電極と、
    を備える半導体装置。
  10. 請求項１から７のいずれか１項に記載の複合基板上にエピタキシャル成長により窒化物半導体層を形成する結晶成長工程と、
    前記窒化物半導体層上に、ソース電極、ドレイン電極およびゲート電極をそれぞれ形成する電極形成工程と、
    を備える半導体装置の製造方法。
  11. 前記複合基板の不純物がドープされたＳｉ含有溶射層を除去する工程をさらに備える請求項１０に記載の半導体装置の製造方法。
JP2020553563A 2020-06-01 2020-06-01 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法 Active JP6818964B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021534 WO2021245724A1 (ja) 2020-06-01 2020-06-01 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6818964B1 true JP6818964B1 (ja) 2021-01-27
JPWO2021245724A1 JPWO2021245724A1 (ja) 2021-12-09

Family

ID=74200195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020553563A Active JP6818964B1 (ja) 2020-06-01 2020-06-01 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230178368A1 (ja)
JP (1) JP6818964B1 (ja)
KR (1) KR20230004728A (ja)
CN (1) CN115668443A (ja)
WO (1) WO2021245724A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3142829A1 (fr) * 2022-12-05 2024-06-07 Soitec Procédé de fabrication d’un substrat pour un dispositif électronique de puissance ou radiofréquence
CN117476773B (zh) * 2023-12-28 2024-05-28 深圳天狼芯半导体有限公司 一种具有低漏电的ldmos及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690013A (ja) * 1992-09-08 1994-03-29 Mitsubishi Electric Corp 薄膜太陽電池及び太陽電池の製造方法並びに半導体インゴットの製造方法及び半導体基板の製造方法
WO2017047508A1 (ja) * 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6061251B2 (ja) 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
KR20180014372A (ko) 2016-07-29 2018-02-08 부산대학교 산학협력단 차량용 호스 제조방법 및 이를 이용한 차량용 호스

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690013A (ja) * 1992-09-08 1994-03-29 Mitsubishi Electric Corp 薄膜太陽電池及び太陽電池の製造方法並びに半導体インゴットの製造方法及び半導体基板の製造方法
WO2017047508A1 (ja) * 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置

Also Published As

Publication number Publication date
KR20230004728A (ko) 2023-01-06
US20230178368A1 (en) 2023-06-08
WO2021245724A1 (ja) 2021-12-09
CN115668443A (zh) 2023-01-31
JPWO2021245724A1 (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
CN108281378B (zh) Iii族氮化物复合衬底、半导体器件及它们的制造方法
US9650723B1 (en) Large area seed crystal for ammonothermal crystal growth and method of making
US9359693B2 (en) Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
EP2006887A2 (en) III-V Nitride semiconductor layer-bonded substrate and semiconductor device
WO2018016350A1 (ja) 半導体基板及びその製造方法
US9136337B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2007519262A5 (ja)
US9312340B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6818964B1 (ja) 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
TW201434173A (zh) Ｉｉｉ族氧化物複合基板及其製造方法、積層ｉｉｉ族氧化物複合基板、與ｉｉｉ族氧化物半導體裝置及其製造方法
CN114207825A (zh) 电子器件用基板及其制造方法
CN113994032A (zh) 电子器件用基板及其制造方法
US20070082467A1 (en) Method for manufacturing compound semiconductor substrate
JP7142184B2 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
JP3758537B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
WO2021210354A1 (ja) 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
JP5598321B2 (ja) 半導体デバイスの製造方法
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP6248395B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2004200188A (ja) ヘテロエピタキシャルウエーハおよびその製造方法
JP4534356B2 (ja) 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200930

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200930

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201228

R151 Written notification of patent or utility model registration

Ref document number: 6818964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151