JP2004200188A - ヘテロエピタキシャルウエーハおよびその製造方法 - Google Patents
ヘテロエピタキシャルウエーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2004200188A JP2004200188A JP2002363227A JP2002363227A JP2004200188A JP 2004200188 A JP2004200188 A JP 2004200188A JP 2002363227 A JP2002363227 A JP 2002363227A JP 2002363227 A JP2002363227 A JP 2002363227A JP 2004200188 A JP2004200188 A JP 2004200188A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- based compound
- gan
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】ＳｉＣ基板の主表面上に、ＧａＮ系化合物半導体からなる化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハにおいて、該化合物半導体層の品質を効果的に高めることが可能なヘテロエピタキシャルウエーハおよび、その製造方法を提供する。
【解決手段】ＳｉＣ単結晶からなるＳｉＣ基板１の主表面直上に、ハイドライド気相成長法にてＳｉＣエピタキシャル層９をホモエピタキシャル成長させ、該ＳｉＣエピタキシャル層９の上に、有機金属気相成長法にてＧａＮ系化合物半導体層３をヘテロエピタキシャル成長させる。
【選択図】 図４
【解決手段】ＳｉＣ単結晶からなるＳｉＣ基板１の主表面直上に、ハイドライド気相成長法にてＳｉＣエピタキシャル層９をホモエピタキシャル成長させ、該ＳｉＣエピタキシャル層９の上に、有機金属気相成長法にてＧａＮ系化合物半導体層３をヘテロエピタキシャル成長させる。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロエピタキシャルウエーハおよびその製造方法に関し、詳細には、ＳｉＣ基板上にＧａＮ系化合物半導体からなる化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハおよびその製造方法に関する。
【０００２】
【従来の技術】
化合物半導体よりなるヘテロエピタキシャルウエーハは、周知の通り、発光ダイオードやレーザなどの発光素子や、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）などの超高速トランジスタの製造に使用され、多くの需要を獲得するに至っている。特に、後者の超高速トランジスタにおいては、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合を用いたものが実用化されており、その優れたマイクロ波・ミリ波特性により、衛星放送用受信器等の低雑音素子として広く使用されている。ここで、高性能の超高速トランジスタを実現させるためには、基板部分への漏洩電流を極力抑える必要があるため、高抵抗率基板の使用が不可欠となる。ＧａＡｓ／ＡｌＧａＡｓヘテロ接合においては、半絶縁性のＧａＡｓ単結晶基板が比較的容易に製造可能であることから、これらを用いた超高速トランジスタ等のデバイスが広く普及している一因となっている。
【０００３】
他方、近年、注目を集めているヘテロエピタキシャルウエーハに、ＧａＮ（窒化ガリウム）系化合物半導体を用いたものがある。ＧａＮ系化合物半導体は、室温におけるバンドギャップエネルギーを２．０〜６．２ｅＶの範囲で調整可能であることから、青色等の発光素子に応用されるとともに普及しつつある。また、ＧａＮ系化合物半導体は、バンドギャップエネルギーの広さに加えて、高い電子移動度を有するとともに、ヘテロ接合形成が容易である。そのため、ＧａＮ系化合物半導体は、高温環境での動作を可能とし、より高速・高出力の次世代型超高速トランジスタへの応用の観点からも、種々研究がなされている。
【０００４】
ここで、ＧａＮ系化合物半導体は、ＧａＡｓ系化合物半導体と異なり、ホモエピタキシャル成長のために必要な半絶縁性ＧａＮ単結晶基板の製造が困難とされる。そこで、ＧａＮ系化合物半導体のヘテロエピタキシャル成長を行う場合、成長させるＧａＮ系化合物半導体からなる化合物半導体層とは全く異なる材料であるＳｉＣ（炭化シリコン）基板などが使用される（特許文献１参照）。
【０００５】
【特許文献１】特開平１０−１４５００６号公報
【０００６】
【発明が解決しようとする課題】
上記のように、ＧａＮ系化合物半導体を用いたヘテロエピタキシャルウエーハの製造には、成長させるＧａＮ系化合物半導体からなる化合物半導体層とは全く異なる材料であるＳｉＣ基板などを使用する必要がある。そのため、ＧａＡｓ単結晶基板を用いて形成可能なＧａＡｓ系化合物半導体からなる化合物半導体層に比べて、使用する基板表面の平滑性や界面不純物濃度といった基板表面の品質の影響を、過大に受けやすい。つまり、基板表面の品質に起因する界面不純物の拡散や、結晶欠陥や転位の発生が誘起されやすくなり、成長させるＧａＮ系化合物半導体からなる化合物半導体層の結晶性の低下を招きやすくなる。このような化合物半導体層の結晶性の低下は、ヘテロエピタキシャルウエーハを用いた発光素子、ＭＥＳＦＥＴやＨＥＭＴといった素子の品質低下に繋がる。
【０００７】
また、ＧａＮの線膨張係数は５．５９×１０−６／Ｋであり、バンドギャップエネルギーを調整するためにこれと混晶化されるＡｌＮ、ＩｎＮ等の化合物半導体もそれぞれ５．６４×１０−６／Ｋ及び５．７０×１０−６／Ｋ程度の値を示すの対して、ＳｉＣの線膨張係数は４．１９×１０−６／Ｋであり、上記の化合物半導体とは２５〜３５％程度の開きがある。そのため、図５に示すように、例えばＧａＮ系化合物半導体からなる化合物半導体層をＳｉＣ基板上に層成長させた後のウエーハを室温まで冷却する際に、これら化合物半導体層と基板との線膨張係数差に起因した応力により、ウエーハが大きく反ってしまうことがある。このような状態となると、ウエーハをＭＥＳＦＥＴやＨＥＭＴなどの素子に加工する際に、ステッパ等による電極形成等のための微小加工の精度（特に位置決めのためのフォーカシング精度）を確保することが困難となり、製品歩留まりの低下につながる問題がある。また、発生する応力が高い場合には、成長した化合物半導体層に転位やクラックなどの欠陥が発生してしまい、同様に素子品質あるいは歩留まりの低下につながる。
【０００８】
上記のように、ＧａＮ系化合物半導体を用いたヘテロエピタキシャルウエーハにおいては、使用する基板と、その上に成長させる化合物半導体層との構成材料の違いに起因して、化合物半導体層の結晶性が基板品質の影響を受けやすい問題や、線膨張係数差によるウエーハの反り発生が起こりやすい問題がある。そこで、化合物半導体層の層厚を大きくする、例えば３μｍ程度以上とすることで、化合物半導体層の結晶性を高め、ひいては素子機能の安定化を図る方法も考えられる。しかしながら、化合物半導体層の層厚を増加させることは、該化合物半導体層の品質を高めることを可能とするが、反面、化合物半導体層の放熱性の低下や、線膨張係数差によるウエーハの反り発生を助長しやすくなる不具合に繋がる。また、コスト高や作業効率の低下も招くので、化合物半導体層の層厚を過度に大きくすることなく、その品質を高めることが求められる。この要求に応えるためには、基板と、化合物半導体層との間に位置する層構造の形成形態を工夫することが重要な課題となる。
【０００９】
上述した問題も含めて上記課題を考慮してなされたのが本発明であって、該本発明は、ＳｉＣ単結晶からなる基板と、該基板の主表面上にヘテロエピタキシャル成長させるＧａＮ系化合物半導体からなる化合物半導体層との間の層構造形態にて、該化合物半導体層の品質向上を可能とするヘテロエピタキシャルウエーハおよび、その製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段および作用・効果】
上記課題を解決するための本発明のヘテロエピタキシャルウエーハは、
ＳｉＣ単結晶よりなる基板の主表面上に、ＧａＮ系化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハにおいて、
前記基板の主表面直上にハイドライド気相成長法にてホモエピタキシャル成長させてなるＳｉＣエピタキシャル層を有し、
前記ＧａＮ系化合物半導体層は、有機金属気相成長法にて形成されてなることを特徴とする。
【００１１】
上記本発明のヘテロエピタキシャルウエーハは、ＧａＮ系化合物半導体からなる化合物半導体層、つまり、ＧａＮ系化合物半導体層を、ＳｉＣ単結晶よりなるＳｉＣ基板の主表面上にヘテロエピタキシャル成長させたものである。そして、結晶欠陥や転位および界面不純物、表面粗さといったＳｉＣ基板の主表面の品質に起因して、ＧａＮ系化合物半導体層に誘起される結晶欠陥や転位の発生を低減させるために、ＳｉＣエピタキシャル層をＳｉＣ基板の主表面直上にハイドライド気相成長法にてホモエピタキシャル成長させた層構造形態からなる。
このように、ＳｉＣエピタキシャル層をハイドライド気相成長法にて適切な成長条件で形成させることで、ＳｉＣ基板の主表面に存在する、結晶欠陥や転位の層厚方向への成長を効果的に抑制することが可能となる。選択エピタキシャル成長技術を用い、ＳｉＣエピタキシャル層をハイドライド気相成長させて、層厚方向への結晶欠陥の成長を抑制させることもできる。
また、例えばＳｉＣ基板の主表面の平滑性が良好でない場合ＳｉＣ基板の主表面に界面不純物が付着しやすくなるが、ＳｉＣエピタキシャル層を形成することで、該界面不純物の層厚方向への拡散も合わせて抑制することが可能となり、界面不純物の濃度も層厚方向に向かい効果的に抑制させることができる。
ここで、ＳｉＣエピタキシャル層は、ホモエピタキシャル成長にて形成させるので、ＳｉＣ基板との格子不整合がないため、これに起因した新しい結晶欠陥や転位は導入されない。
さらに、ＳｉＣエピタキシャル層は、ハイドライド気相成長法にて成長させるので、有機金属気相成長法や分子線エピタキシ法にて成長させるよりも成長速度を高めることができる。すると、ＳｉＣ基板の表面粗さに対応する凹凸を効果的に被覆することができるので、ＳｉＣエピタキシャル層の表面では、ＳｉＣ基板の主表面よりも平滑性を向上させることができる。
よって、このハイドライド気相成長法にて成長させるＳｉＣエピタキシャル層にて、効果的に、ＳｉＣ基板の主表面に存在する結晶欠陥や転位および界面不純物の層厚方向への伝播を低減させるとともに、平滑性を向上させることが可能となる。
【００１２】
上記のような層構造形態にて、ＳｉＣエピタキシャル層を形成させる。その結果、ＧａＮ系化合物半導体層の品質を高めることを可能とし、また、その層厚を低減させることも可能となる。このＧａＮ系化合物半導体層の層厚の低減化は、ＧａＮ系化合物半導体層の放熱性を高めるとともに、ＳｉＣ基板とＧａＮ系化合物半導体層との間の線膨張係数差に起因した、ウエーハの反り発生を抑制することを可能とする。
【００１３】
また、ＳｉＣエピタキシャル層をハイドライド気相成長法にて成長させる際の、例えば、成長時間、成長温度や成長雰囲気を適宜調整することで、ＳｉＣエピタキシャル層の結晶性を十分に確保することが可能であるとともに、層厚についても調整可能である。ＳｉＣエピタキシャル層は、有機金属気相成長法や分子線エピタキシ法に比べて成長速度が速いハイドライド気相成長法にて形成するので、層厚をある程度厚くしてもコスト高になることはない。このように、ＳｉＣエピタキシャル層の層厚範囲の設定自由度は大きいので、ＳｉＣ基板の主表面に存在する結晶欠陥などを層厚方向に成長することを有効に阻止することができるとともに、ＳｉＣエピタキシャル層自体の結晶性も確保することができる。また、ＳｉＣの熱伝導率は、ＧａＮといったＧａＮ系化合物半導体よりも５倍程度大きいので、ＳｉＣエピタキシャル層の層厚をある程度大きくしても、素子自体の放熱性に影響は与えないものと言える。
【００１４】
そして、本発明のヘテロエピタキシャルウエーハが有するＧａＮ系化合物半導体層は、有機金属気相成長法にて形成されてなるものとする。ＧａＮ系化合物半導体層は、素子の根幹をなす層であるので、その結晶品質は特に確保する必要がある。そこで、ＧａＮ系化合物半導体層は、ハイドライド気相成長法よりも、組成むらの発生の制御や、結晶軸の配向性の制御といった結晶性の制御に優れた有機金属気相成長にて形成させる。また、有機金属気相成長法は、分子線エピタキシ法に比べて、形成させる層の構成原料として供給されるガスの供給量や、形成温度の調整により、成長速度を広範囲に変えることが可能である。つまり、組成むらなどの結晶性の低下をより抑制した形で、効率よくＧａＮ系化合物半導体層を形成することができる。その結果、コスト低減化に努めつつ、結晶性に優れたＧａＮ系化合物半導体層をなすことができる。
【００１５】
上記のような層構造形態にて、ＳｉＣエピタキシャル層およびＧａＮ系化合物半導体層を形成することで、該ＧａＮ系化合物半導体層の品質を効果的に高めることが可能となる。また、上記したが、ＧａＮ系化合物半導体層の層厚を有為に低減させることが可能となり、ひいては、ＧａＮ系化合物半導体層の放熱性を高めることが可能となるとともに、ＳｉＣ基板とＧａＮ系化合物半導体層との間の線膨張係数差に起因した、ウエーハの反り発生を抑制することが可能となる。
【００１６】
次に、本発明のヘテロエピタキシャルウエーハにおける、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間には、それぞれと積層界面をなすバッファ層が形成されてなるとともに、該バッファ層内でＳｉＣエピタキシャル層と積層界面を形成する層は、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体からなることを特徴とする。
【００１７】
上記のように、ＳｉＣ基板とＧａＮ系化合物半導体層との間には、ＳｉＣ基板の主表面の直上に位置する形でＳｉＣエピタキシャル層が形成されてなる。そこで、例えば、ＳｉＣエピタキシャル層の直上にＧａＮ系化合物半導体層を形成させた場合においても、上記したＳｉＣエピタキシャル層の形成に基づくＧａＮ系化合物半導体層の結晶品質を向上させる効果は得られる。しかしながら、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間には、構成材料の違いに起因した格子不整合などが存在するので、ＧａＮ系化合物半導体層の結晶品質をより有為に高めるためには、例えば、この格子不整合を小さくさせる層構造を形成させることが望ましい。そこで、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間に、それぞれと積層界面をなすバッファ層を形成するとともに、該バッファ層内でＳｉＣエピタキシャル層と積層界面を形成する層を、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮ（窒素）とする窒化物系化合物半導体から構成させる。このようにバッファ層を形成することで、ＳｉＣエピタキシャル層の直上には、窒化物系化合物半導体からなる層が位置することになる。すると、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間の格子不整合を小さくするために、ＳｉＣエピタキシャル層と、その直上に位置する窒化物系化合物半導体からなる層との積層界面に格子不整合が誘起される。その結果、バッファ層にて、効果的に、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間の格子不整合を小さくすることができ、ひいては、ＧａＮ系化合物半導体層の結晶品質をさらに高めることが可能となる。このバッファ層は、該バッファ層の最下層と、ＳｉＣエピタキシャル層との積層界面に格子不整合を誘起させるものなので、格子不整合に起因した結晶欠陥などがバッファ層の下層部に発生した場合においても、バッファ層の直上に形成されるＧａＮ系化合物半導体層の結晶品質に与える影響はより小さくなる。ここで、バッファ層を窒化物系化合物からなる層のみで構成させても勿論よい。なお、ここでの窒化物系化合物半導体としては、ＩｎＮ（窒化インジウム）、ＧａＮ、ＡｌＮ（窒化アルミニウム）から選ばれる１種や、これら２種または３種を混晶させたものなどを挙げることができる。
【００１８】
さらに、上記した、それぞれＳｉＣエピタキシャル層とＧａＮ系化合物半導体層と積層界面をなすバッファ層は、ＳｉＣ層がそれ自身とは異種の化合物半導体からなる介在層を介して周期的に配列した周期構造体よりなるとともに、該介在層は、上記窒化物系化合物半導体からなるものとするのが望ましい。
【００１９】
図３の模式図に示すのが、バッファ層２とされる、ＳｉＣ層４が、窒化物系化合物半導体からなる介在層５を介して周期的に配列した周期構造体１０である。図３の周期構造体１０は１例であるが、このような周期構造を形成することで、ＧａＮ系化合物半導体層と同等また同程度の線膨張係数を有する窒化物系化合物半導体からなる介在層を介して、ＳｉＣ基板と同等または同程度の線膨張係数を有するＳｉＣ層が周期的に積層される。すると、隣接する介在層とＳｉＣ層とが形成する積層界面に、ウエーハの反り発生を誘起する応力と同方向の応力と、逆方向の応力とを、周期的な繰り返しで誘起させることが可能となる。その結果、ＧａＮ系化合物半導体層とＳｉＣ基板との間の線膨張係数差に起因した、ウエーハの反りに繋がる応力の大きさを、周期構造体内にて緩和することが可能となる。つまり、ウエーハの反り発生をさらに効果的に抑制することが可能となるとともに、ＧａＮ系化合物半導体層の結晶品質をさらに高めることが可能となる。
【００２０】
図３の模式図に示す周期構造体はあくまで１例である。周期構造体内におけるＳｉＣ層の介在層を介した１周期は、図３に示すようにＳｉＣ層と介在層とを１対としたものでもよいし、ＳｉＣ層と２層以上の介在層とを一対としたものでもよく、特に限定されない。また、その周期数についても、図３では３周期であるが、２周期以上であれば特に限定されない。これら、周期構造体をなすための１周期を構成する介在層の総数や周期数は、ＧａＮ系化合物半導体層とＳｉＣ基板との線膨張係数差や、ＳｉＣ基板の主表面の品質の程度により適宜選択されればよい。
【００２１】
また、周期構造体内においては、ＧａＮ系化合物半導体層や窒化物系化合物半導体からなる介在層に比べて、熱伝導率の大きい、つまり、放熱性のよいＳｉＣ層が周期的に形成される。そのため、周期構造体を形成しても、ＧａＮ系化合物半導体層の放熱性は十分に確保される。つまり、ＳｉＣ層を介して、ＧａＮ系化合物半導体層および介在層からの熱引きが効果的になされる。
【００２２】
なお、周期構造体内におけるそれぞれの介在層は、同組成の窒化物系化合物半導体から構成させてもよいし、異なる組成のものから構成させてもよく、特に限定されず、それぞれの介在層ごとに適宜、構成材料となる窒化物系化合物半導体の組成を選別すればよい。ここでは、介在層を、ＧａＮ系化合物半導体層と同等または同程度の線膨張係数の窒化物系化合物半導体を用いて形成するのが主眼である。
【００２３】
上記した周期構造体内でＧａＮ系化合物半導体と積層界面を形成する層は、上記窒化物系化合物半導体からなるものとするのが望ましい。周期構造体内で、ＧａＮ系化合物半導体と積層界面を形成する層は、ＧａＮ系化合物半導体層との格子不整合がより小さいものがよく、この層を窒化物系化合物半導体からなるものとすることで、ＧａＮ系化合物半導体層の結晶品質を十分に高めることができるとともに、層厚の低減化を促進させることができる。また、周期構造体内において、ＳｉＣ層と該ＳｉＣ層と隣接する層との間の格子不整合の大きさを考慮して、これらの層の層厚を適宜調整するのが望ましい。このような指針で、周期構造体内の各層の層厚を調整することで、周期構造体内でＧａＮ系化合物半導体層と積層界面を形成する層の結晶品質をより高めることができ、ひいては、ＧａＮ系化合物半導体層の結晶品質を高めることができる。
【００２４】
ここまでに、バッファ層内でＳｉＣエピタキシャル層と積層界面を形成する層や、周期構造体内における介在層や、周期構造体内でＧａＮ系化合物半導体層と積層界面を形成する層は、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体からなることを述べた。ここで、特には、該窒化物系化合物半導体は、ＡｌＮとされるのが望ましい。窒化物系化合物半導体としては、ＩｎＮ、ＧａＮ、ＡｌＮから選ばれる１種や、これら２種または３種を混晶させたものなどがある。この中でも、ＡｌＮは、特に熱伝導率が大きい。そこで、バッファ層内でＳｉＣエピタキシャル層と積層界面を形成する層や、周期構造体内における介在層や、周期構造体内でＧａＮ系化合物半導体層と積層界面を形成する層を、ＡｌＮから構成することで、ＧａＮ系化合物半導体層からの熱引きをより効果的に高めることができる。その結果、ＧａＮ系化合物半導体層の放熱性をより高めることができるとともに、素子特性の安定化をより図ることができる。また、ＡｌＮにおける面内の格子定数は、ＧａＮのものと同程度である。そのため、窒化物系化合物半導体としてＡｌＮを用いることで、ＳｉＣ基板とＧａＮ系化合物半導体層との格子不整合を、バッファ層内で効果的に小さくすることが可能であり、ひいては、ＧａＮ系化合物半導体層の結晶品質をより高めることが可能となる。
【００２５】
次に、本発明のヘテロエピタキシャルウエーハの製造方法は、
ＳｉＣ単結晶よりなる基板の主表面上に、ＧａＮ系化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハの製造方法であって、
基板の主表面直上に、ＳｉＣエピタキシャル層を、ハイドライド気相成長法にてホモエピタキシャル成長させるＳｉＣエピタキシャル層形成工程と、
ＧａＮ系化合物半導体層を、有機金属気相成長法にてヘテロエピタキシャル成長させるＧａＮ系化合物半導体層形成工程と、
を含むことを特徴とする。
【００２６】
ここまでに、本発明のヘテロエピタキシャルウエーハについて述べてきたが、その製造方法としては、上記ＳｉＣエピタキシャル層形成工程と上記ＧａＮ系化合物半導体層形成工程とを含むものとされる。ＳｉＣエピタキシャル層形成工程は、ＳｉＣ基板の主表面直上に、ＳｉＣエピタキシャル層を、ハイドライド気相成長法にてホモエピタキシャル成長させる工程である。このように、ＳｉＣエピタキシャル層を、ハイドライド気相成長法にて行う製造上の最大の利点としては、その層形成速度が、他の有機金属気相成長法や分子線エピタキシ法に比べて速いので、作業効率が高められる点である。また、上述したように、ハイドライド気相成長法にてＳｉＣエピタキシャル層を適切な成長条件で形成することで、ＳｉＣ基板の主表面に存在する結晶欠陥や転位および界面不純物の層厚方向への伝播を効果的に抑制することが可能となる。例えば、選択エピタキシャル成長技術を用い、ＳｉＣエピタキシャル層をハイドライド気相成長させても、層厚方向への結晶欠陥の成長を抑制させることができる。つまり、作業効率を高めながら、形成するＧａＮ系化合物半導体層の結晶品質を効果的に高めることが可能となる。また、このＳｉＣエピタキシャル層は、ハイドライド気相成長法にて形成するので、ある程度層厚を厚くしても、コスト高を招かない。そこで、ＳｉＣエピタキシャル層を形成する際の、成長時間、成長温度や成長雰囲気などを適宜調整しながら、例えば設定自由度が大きい層厚を調整してＳｉＣエピタキシャル層を結晶性よく成長させることができる。
【００２７】
上記ＳｉＣエピタキシャル層形成工程の後、ＧａＮ系化合物半導体層形成工程を行う。このＧａＮ系化合物半導体層形成工程は、ＧａＮ系化合物半導体を、有機金属気相成長法にてヘテロエピタキシャル成長させる工程である。ここで、ＧａＮ系化合物半導体の形成は、少なくともハイドライド気相成長法よりも、組成むらの発生の制御や、結晶軸の配向性の制御といった結晶性の制御に優れた有機金属気相成長法を用いて行う。その結果、素子の根幹をなすＧａＮ系化合物半導体層を、組成むらなどの結晶性の低下をより抑制した形で成長させることができる。また、有機金属気相成長法は、他の分子線エピタキシ法などに比べて、形成させる層の構成材料として供給されるガス供給量や、形成温度の調整により成長速度を広範囲に変えることが可能である。よって、作業効率を高めた形で、結晶性に優れたＧａＮ系化合物半導体層を成長させることができる。
【００２８】
上記した本発明の製造方法を用いることで、製造されるヘテロエピタキシャルウエーハにおけるＧａＮ系化合物半導体層の品質を簡便に高めることが可能となる。また、上記のごとく、ＧａＮ系化合物半導体層の層厚を有為に低減させることが可能となり、ひいては、ＧａＮ系化合物半導体層の放熱性を高めることが可能となるとともに、ＳｉＣ基板とＧａＮ系化合物半導体層との間の線膨張係数差に起因した、ウエーハの反り発生を抑制することが可能となる。
【００２９】
さらに、本発明のヘテロエピタキシャルウエーハの製造方法は、
ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間に、それぞれと積層界面をなすバッファ層を有機金属気相成長法にて形成するバッファ層形成工程を含み、
バッファ層内で前記ＳｉＣエピタキシャル層と積層界面を形成する層は、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体にて構成することを特徴とする。
【００３０】
上記ＳｉＣエピタキシャル層形成工程にて形成させたＳｉＣエピタキシャル層の直上にＧａＮ系化合物半導体層を、上記ＧａＮ系化合物半導体層形成工程にて形成させても、ＳｉＣエピタキシャル層の形成に基づくＧａＮ系化合物半導体層の結晶品質を向上させる効果は得られる。しかしながら、ＳｉＣ基板やＳｉＣエピタキシャル層と、ＧａＮ系化合物半導体層との間には格子不整合が存在する。そこで、上記バッファ層形成工程にて、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間に、それぞれと界面をなすバッファ層を形成するとともに、該バッファ層内でＳｉＣエピタキシャル層と積層界面をなす層を、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体にて構成する。このように、バッファ層形成工程にてバッファ層を形成すると、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間の格子不整合が小さくなるので、ＧａＮ系化合物半導体層の結晶品質をより高めることができる。
【００３１】
また、バッファ層形成工程におけるバッファ層の形成は、有機金属気相成長法を用いて行う。ＳｉＣエピタキシャル層は、ＳｉＣ基板の主表面に存在する結晶欠陥や転位などの層厚方向への伝播を抑制させることを第一の主眼として形成させるものである。そのため、上記ＳｉＣエピタキシャル層形成工程では、有機金属気相成長法などに比べて、配向性といった結晶性の制御は困難とされるハイドライド気相成長法を用いてＳｉＣエピタキシャル層を形成させることが有効である。一方、バッファ層は、ＳｉＣ基板とＧａＮ系化合物半導体層との間の格子不整合を小さくさせる効果を有するものであり、その結晶品質を高めることで、ＧａＮ系化合物半導体層の結晶品質をより有為に高めることが可能となる。そのため、バッファ層は、特には、結晶性の制御に優れた有機金属気相成長法を用いて形成するのが望ましい。このように有機金属気相成長法を用いてバッファ層を形成することで、バッファ層の結晶品質を十分に確保することが可能となり、ひいては、ＧａＮ系化合物半導体層の結晶品質をより高めることができる。
【００３２】
【発明の実施の形態】
以下、本発明に係わる実施形態を、図面を併用しながら説明する。
図１は、本発明のヘテロエピタキシャルウエーハを用いた半導体素子の一例であるＭＥＳＦＥＴの構造を模式的に示すものである。該ＭＥＳＦＥＴ１００は、ＳｉＣ単結晶からなるＳｉＣ基板１０１の主表面直上に、ハイドライド気相成長法にてホモエピタキシャル成長させてなるＳｉＣエピタキシャル層１０９を形成し、さらに、ＳｉＣエピタキシャル層１０９の上に、バッファ層１０２を介してＧａＮ系化合物半導体層１０３を有機金属気相成長法にてヘテロエピタキシャル成長させて形成したものである。ＧａＮ系化合物半導体層１０３は、ＧａＮにて構成されており、具体的にはバッファ層１０２に近い側からノンドープＧａＮ層（以下、ノンドープであることを「ｉ−」にて表す）１０４とｎ型ＧａＮ層１０５とがこの順序にて積層されたものである（従って、本実施形態のＭＥＳＦＥＴ１００は、例えばＳｉをドープしたｎチャネル型であるが、例えばＭｇをドープしたｐチャネル型の場合は、ｎ型ＧａＮ層１０５の代わりにｐ型ＧａＮ層を用いればよい）。そして、ｎ型ＧａＮ層１０５上には、ドレイン電極１０６、ソース電極１０７及びゲート電極１０８が形成されている。ドレイン電極１０６とソース電極１０７とはｎ型ＧａＮ層１０５との間でオーミック接合を形成する金属（例えばＴｉ／Ａｌ）により、ゲート電極１０８はｎ型ＧａＮ層１０５との間でショットキー（Schottky）接合を形成する金属（例えばＰｄ／Ａｕ）により、それぞれ構成されている。該ＭＥＳＦＥＴ１００の動作原理自体は周知であるので、詳細な説明は省略する。
【００３３】
また、図２は、本発明のヘテロエピタキシャルウエーハの適用対象となるＨＥＭＴの構造を模式的に示すものである。該ＨＥＭＴ１５０は、バッファ層１０２上に形成されるＧａＮ系化合物半導体層１０３の構造が図１のＭＥＳＦＥＴ１００と相違する。ＧａＮ系化合物半導体層１０３は、バッファ層１０２に近い側から能動層として機能するｉ−ＧａＮ層１０４、電子供給層として機能するｎ型ＡｌＧａＮ層１１０、電極とのコンタクト層として機能するｎ型ＧａＮ層１１１とがこの順序にて積層されたものである（従って、本実施形態のＨＥＭＴ１５０はｎチャネル型であるが、ｐチャネル型の場合は、ｎ型ＡｌＧａＮ層１１０及びｎ型ＧａＮ層１１１を、それぞれｐ型のものに置き換えればよい）。そして、ｎ型ＧａＮ層１１１上には、ドレイン電極１０６、ソース電極１０７が形成され、ｎ型ＧａＮ層１１１の非形成領域に露出するｎ型ＡｌＧａＮ層１１０にゲート電極１０８が形成されている。各電極の材質は図１のＭＥＳＦＥＴ１００と同じである。該ＨＥＭＴ１５０の動作原理自体は周知であるので、詳細な説明は省略する。
【００３４】
上記の素子１００，１５０は、いずれもＳｉＣ基板１０１の主表面上に、ＳｉＣエピタキシャル層１０９およびバッファ層１０２を介して、有機金属気相成長法を用いて、ＧａＮ系化合物半導体層１０３をヘテロエピタキシャル成長させることにより得られるヘテロエピタキシャルウエーハから製造されるものであり、そのヘテロエピタキシャルウエーハは、ＧａＮ系化合物半導体層１０３部分を除けば同一の構造を有するものである。以下、図２のＨＥＭＴ１５０の製造に用いるエピタキシャルウエーハで代表させて、さらに詳細な説明を行う。
【００３５】
図４に示すヘテロエピタキシャルウエーハ５０は、ＨＥＭＴ１５０と同じ層構造を有するものである。すなわち、ＳｉＣ単結晶からなるＳｉＣ基板１の主表面直上にＳｉＣエピタキシャル層９をハイドライド気相成長法にてホモエピタキシャル成長させ、該ＳｉＣエピタキシャル層９の上に形成させたバッファ層２を介して、ＧａＮ系化合物半導体層３を有機金属気相成長法にてヘテロエピタキシャル成長させた構造をなしている。なお、ＳｉＣ基板１の直径は例えば４インチ以上といった大口径のものである。
【００３６】
図４に示すように、ＳｉＣエピタキシャル層９をハイドライド気相成長法にてホモエピタキシャル成長させることで、ＳｉＣ基板１の主表面に存在する、結晶欠陥や転位の層厚方向への成長を効果的に抑止することが可能となるとともに、界面不純物の数も層厚方向に向かい低減させることができる。また、ＳｉＣ基板１の主表面の平滑性が良好でない、つまりＳｉＣ基板１の厚さが不均一な場合、ＧａＮ系化合物半導体層３の結晶品質を低下させる原因となるが、ＳｉＣエピタキシャル層９をハイドライド気相成長法にて形成することで、そのような不具合の発生を抑制することができる。このように、ＳｉＣエピタキシャル層９をハイドライド気相成長法にて形成させることで、有機金属気相成長法にてヘテロエピタキシャル成長させるＧａＮ系化合物半導体層３の結晶品質を有為に高めることができる。その結果、ＧａＮ系化合物半導体層３の層厚の低減化が可能となる。
【００３７】
また、図４におけるヘテロエピタキシャルウエーハ５０においては、ＳｉＣエピタキシャル層９とＧａＮ系化合物半導体層３との間には、それぞれと積層界面をなすバッファ層２が形成されている。このバッファ層２は、ＳｉＣ基板１とＧａＮ系化合物半導体層３との間の格子不整合を小さくする効果を有する。また、バッファ層２内でＳｉＣエピタキシャル層９と積層界面を形成する層は、特に、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体から構成するのがよく、ＳｉＣ基板１とＧａＮ系化合物半導体層３との間の格子不整合をバッファ層２内で効果的に小さくすることができる。この窒化物系化合物半導体としては、ＩｎN、ＧａＮ、ＡｌＮから選ばれる１種または、２種以上を混晶させたものを挙げることができるが、この中でもＡｌＮは放熱性に優れているので特に好適である。
【００３８】
ＧａＮ系化合物半導体層３は、ＧａＮ系化合物半導体とされるＩＩＩ−Ｖ族化合物半導体であり、具体的には既に説明した通り、ＧａＮ単結晶層１４、１６あるいは、ＧａＮとＡｌＮとの混晶化合物からなるＡｌＧａＮ混晶層１５の積層体として構成される。ここで、ＧａＮ系化合物半導体層３の線膨張係数は５．５９×１０−６／Ｋ程度であり、ＳｉＣ単結晶からなるＳｉＣ基板１の線膨張係数は、６H−ＳｉＣを代表値とすると４．１９×１０−６／Ｋであり、ＧａＮ系化合物半導体層３の線膨張係数よりも約２５％小さい。有機金属気相成長法によるＧａＮ系化合物半導体層３の成長温度は１０００〜１１００℃程度であり、成長後の冷却時には、ＧａＮ系化合物半導体層３の方がＳｉＣ基板１に比べて大きく収縮するので、図５に示すように、ＳｉＣ基板１側が凸状となる反りを発生させる応力が生じる。
【００３９】
図５に示すようなウエーハの反り発生は、ＧａＮ系化合物半導体層３の層厚の増加に伴い、抑制することが困難とされる。しかしながら、本発明においては、ＳｉＣエピタキシャル層をＳｉＣ基板の主表面直上にハイドライド気相成長法にて形成させることで、素子機能の安定化を図るために必要とされるＧａＮ系化合物半導体層の層厚を、低減化させることが可能である。その結果、ＳｉＣ基板とＧａＮ系化合物半導体層との間の線膨張係数差に起因して発生するウエーハの反りを効果的に抑制することができる。
【００４０】
さらに、ウエーハの反り発生を抑制させる必要がある場合は、図４のバッファ層２を、図３に示すような、ＳｉＣ層が窒化物系化合物半導体からなる介在層を介して周期的に配列した周期構造体とすることで、バッファ層を、ウエーハの反り発生をより効果的に抑制できる、好適な層構造形態とすることができる。
【００４１】
また、図３においては、バッファ層２とされる周期構造体１０内でＧａＮ系化合物半導体層と積層界面をなす層は、介在層５とされる。つまり、窒化物系化合物半導体からなる層とされる。このように、ＧａＮ系化合物半導体層と積層界面を形成する層を、窒化物系化合物半導体から構成することで、ＧａＮ系化合物半導体層とバッファ層との積層界面での格子不整合の大きさを低減化させることができ、ひいては、ＧａＮ系化合物半導体層の結晶品質をより有為に高めることができる。
【００４２】
次に、図４のヘテロエピタキシャルウエーハを代表させて、その製造工程の１例の説明を行う。まず、ＳｉＣエピタキシャル層形成工程にて、ＳｉＣ基板の主表面上に、ＳｉＣエピタキシャル層をハイドライド気相成長法にてホモエピタキシャル成長させる。このように、ハイドライド気相成長法を用いることで、作業工程の効率化も図ることができる。そして、ＳｉＣエピタキシャル層形成工程の後、バッファ層形成工程にてバッファ層を形成させる。このバッファ層形成工程では、特に、バッファ層の結晶品質を高める観点から、有機金属気相成長法にてバッファ層を形成させるのが望ましい。このバッファ層形成工程の後、ＧａＮ系化合物半導体層形成工程にて、ＧａＮ系化合物半導体層を有機金属気相成長法でヘテロエピタキシャル成長させる。このような工程を経ることにより、図４に示すヘテロエピタキシャルウエーハを製造させることができる。
【００４３】
以上のように、本発明における、ＳｉＣ基板とＧａＮ系化合物半導体層と間の層構造形態を採用することにより、ＧａＮ系化合物半導体層の結晶品質を高めることができる。なお、上記実施形態は、あくまで例示であって、例えば、図４のようなバッファ層を形成させず、ＳｉＣエピタキシャル層の直上にＧａＮ系化合物半導体層を形成させたものでもよく、また、ＧａＮ系化合物半導体層が発光素子に対応した素子構造のものにも本発明は適用可能である。
【図面の簡単な説明】
【図１】本発明のヘテロエピタキシャルウエーハを用いたＭＥＳＦＥＴの一実施形態を示す模式図。
【図２】同じくＨＥＭＴの一実施形態を示す模式図。
【図３】周期構造体からなる本発明のバッファ層の一実施形態に対応する模式図。
【図４】本発明のヘテロエピタキシャルウエーハの一実施形態を示す模式図。
【図５】従来のヘテロエピタキシャルウエーハの問題点を説明するための説明図。
【符号の説明】
１ ＳｉＣ基板
２ バッファ層
３ ＧａＮ系化合物半導体層
４ ＳｉＣ層
５ 介在層
９ ＳｉＣエピタキシャル層
１０ 周期構造体
【発明の属する技術分野】
本発明は、ヘテロエピタキシャルウエーハおよびその製造方法に関し、詳細には、ＳｉＣ基板上にＧａＮ系化合物半導体からなる化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハおよびその製造方法に関する。
【０００２】
【従来の技術】
化合物半導体よりなるヘテロエピタキシャルウエーハは、周知の通り、発光ダイオードやレーザなどの発光素子や、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）などの超高速トランジスタの製造に使用され、多くの需要を獲得するに至っている。特に、後者の超高速トランジスタにおいては、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合を用いたものが実用化されており、その優れたマイクロ波・ミリ波特性により、衛星放送用受信器等の低雑音素子として広く使用されている。ここで、高性能の超高速トランジスタを実現させるためには、基板部分への漏洩電流を極力抑える必要があるため、高抵抗率基板の使用が不可欠となる。ＧａＡｓ／ＡｌＧａＡｓヘテロ接合においては、半絶縁性のＧａＡｓ単結晶基板が比較的容易に製造可能であることから、これらを用いた超高速トランジスタ等のデバイスが広く普及している一因となっている。
【０００３】
他方、近年、注目を集めているヘテロエピタキシャルウエーハに、ＧａＮ（窒化ガリウム）系化合物半導体を用いたものがある。ＧａＮ系化合物半導体は、室温におけるバンドギャップエネルギーを２．０〜６．２ｅＶの範囲で調整可能であることから、青色等の発光素子に応用されるとともに普及しつつある。また、ＧａＮ系化合物半導体は、バンドギャップエネルギーの広さに加えて、高い電子移動度を有するとともに、ヘテロ接合形成が容易である。そのため、ＧａＮ系化合物半導体は、高温環境での動作を可能とし、より高速・高出力の次世代型超高速トランジスタへの応用の観点からも、種々研究がなされている。
【０００４】
ここで、ＧａＮ系化合物半導体は、ＧａＡｓ系化合物半導体と異なり、ホモエピタキシャル成長のために必要な半絶縁性ＧａＮ単結晶基板の製造が困難とされる。そこで、ＧａＮ系化合物半導体のヘテロエピタキシャル成長を行う場合、成長させるＧａＮ系化合物半導体からなる化合物半導体層とは全く異なる材料であるＳｉＣ（炭化シリコン）基板などが使用される（特許文献１参照）。
【０００５】
【特許文献１】特開平１０−１４５００６号公報
【０００６】
【発明が解決しようとする課題】
上記のように、ＧａＮ系化合物半導体を用いたヘテロエピタキシャルウエーハの製造には、成長させるＧａＮ系化合物半導体からなる化合物半導体層とは全く異なる材料であるＳｉＣ基板などを使用する必要がある。そのため、ＧａＡｓ単結晶基板を用いて形成可能なＧａＡｓ系化合物半導体からなる化合物半導体層に比べて、使用する基板表面の平滑性や界面不純物濃度といった基板表面の品質の影響を、過大に受けやすい。つまり、基板表面の品質に起因する界面不純物の拡散や、結晶欠陥や転位の発生が誘起されやすくなり、成長させるＧａＮ系化合物半導体からなる化合物半導体層の結晶性の低下を招きやすくなる。このような化合物半導体層の結晶性の低下は、ヘテロエピタキシャルウエーハを用いた発光素子、ＭＥＳＦＥＴやＨＥＭＴといった素子の品質低下に繋がる。
【０００７】
また、ＧａＮの線膨張係数は５．５９×１０−６／Ｋであり、バンドギャップエネルギーを調整するためにこれと混晶化されるＡｌＮ、ＩｎＮ等の化合物半導体もそれぞれ５．６４×１０−６／Ｋ及び５．７０×１０−６／Ｋ程度の値を示すの対して、ＳｉＣの線膨張係数は４．１９×１０−６／Ｋであり、上記の化合物半導体とは２５〜３５％程度の開きがある。そのため、図５に示すように、例えばＧａＮ系化合物半導体からなる化合物半導体層をＳｉＣ基板上に層成長させた後のウエーハを室温まで冷却する際に、これら化合物半導体層と基板との線膨張係数差に起因した応力により、ウエーハが大きく反ってしまうことがある。このような状態となると、ウエーハをＭＥＳＦＥＴやＨＥＭＴなどの素子に加工する際に、ステッパ等による電極形成等のための微小加工の精度（特に位置決めのためのフォーカシング精度）を確保することが困難となり、製品歩留まりの低下につながる問題がある。また、発生する応力が高い場合には、成長した化合物半導体層に転位やクラックなどの欠陥が発生してしまい、同様に素子品質あるいは歩留まりの低下につながる。
【０００８】
上記のように、ＧａＮ系化合物半導体を用いたヘテロエピタキシャルウエーハにおいては、使用する基板と、その上に成長させる化合物半導体層との構成材料の違いに起因して、化合物半導体層の結晶性が基板品質の影響を受けやすい問題や、線膨張係数差によるウエーハの反り発生が起こりやすい問題がある。そこで、化合物半導体層の層厚を大きくする、例えば３μｍ程度以上とすることで、化合物半導体層の結晶性を高め、ひいては素子機能の安定化を図る方法も考えられる。しかしながら、化合物半導体層の層厚を増加させることは、該化合物半導体層の品質を高めることを可能とするが、反面、化合物半導体層の放熱性の低下や、線膨張係数差によるウエーハの反り発生を助長しやすくなる不具合に繋がる。また、コスト高や作業効率の低下も招くので、化合物半導体層の層厚を過度に大きくすることなく、その品質を高めることが求められる。この要求に応えるためには、基板と、化合物半導体層との間に位置する層構造の形成形態を工夫することが重要な課題となる。
【０００９】
上述した問題も含めて上記課題を考慮してなされたのが本発明であって、該本発明は、ＳｉＣ単結晶からなる基板と、該基板の主表面上にヘテロエピタキシャル成長させるＧａＮ系化合物半導体からなる化合物半導体層との間の層構造形態にて、該化合物半導体層の品質向上を可能とするヘテロエピタキシャルウエーハおよび、その製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段および作用・効果】
上記課題を解決するための本発明のヘテロエピタキシャルウエーハは、
ＳｉＣ単結晶よりなる基板の主表面上に、ＧａＮ系化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハにおいて、
前記基板の主表面直上にハイドライド気相成長法にてホモエピタキシャル成長させてなるＳｉＣエピタキシャル層を有し、
前記ＧａＮ系化合物半導体層は、有機金属気相成長法にて形成されてなることを特徴とする。
【００１１】
上記本発明のヘテロエピタキシャルウエーハは、ＧａＮ系化合物半導体からなる化合物半導体層、つまり、ＧａＮ系化合物半導体層を、ＳｉＣ単結晶よりなるＳｉＣ基板の主表面上にヘテロエピタキシャル成長させたものである。そして、結晶欠陥や転位および界面不純物、表面粗さといったＳｉＣ基板の主表面の品質に起因して、ＧａＮ系化合物半導体層に誘起される結晶欠陥や転位の発生を低減させるために、ＳｉＣエピタキシャル層をＳｉＣ基板の主表面直上にハイドライド気相成長法にてホモエピタキシャル成長させた層構造形態からなる。
このように、ＳｉＣエピタキシャル層をハイドライド気相成長法にて適切な成長条件で形成させることで、ＳｉＣ基板の主表面に存在する、結晶欠陥や転位の層厚方向への成長を効果的に抑制することが可能となる。選択エピタキシャル成長技術を用い、ＳｉＣエピタキシャル層をハイドライド気相成長させて、層厚方向への結晶欠陥の成長を抑制させることもできる。
また、例えばＳｉＣ基板の主表面の平滑性が良好でない場合ＳｉＣ基板の主表面に界面不純物が付着しやすくなるが、ＳｉＣエピタキシャル層を形成することで、該界面不純物の層厚方向への拡散も合わせて抑制することが可能となり、界面不純物の濃度も層厚方向に向かい効果的に抑制させることができる。
ここで、ＳｉＣエピタキシャル層は、ホモエピタキシャル成長にて形成させるので、ＳｉＣ基板との格子不整合がないため、これに起因した新しい結晶欠陥や転位は導入されない。
さらに、ＳｉＣエピタキシャル層は、ハイドライド気相成長法にて成長させるので、有機金属気相成長法や分子線エピタキシ法にて成長させるよりも成長速度を高めることができる。すると、ＳｉＣ基板の表面粗さに対応する凹凸を効果的に被覆することができるので、ＳｉＣエピタキシャル層の表面では、ＳｉＣ基板の主表面よりも平滑性を向上させることができる。
よって、このハイドライド気相成長法にて成長させるＳｉＣエピタキシャル層にて、効果的に、ＳｉＣ基板の主表面に存在する結晶欠陥や転位および界面不純物の層厚方向への伝播を低減させるとともに、平滑性を向上させることが可能となる。
【００１２】
上記のような層構造形態にて、ＳｉＣエピタキシャル層を形成させる。その結果、ＧａＮ系化合物半導体層の品質を高めることを可能とし、また、その層厚を低減させることも可能となる。このＧａＮ系化合物半導体層の層厚の低減化は、ＧａＮ系化合物半導体層の放熱性を高めるとともに、ＳｉＣ基板とＧａＮ系化合物半導体層との間の線膨張係数差に起因した、ウエーハの反り発生を抑制することを可能とする。
【００１３】
また、ＳｉＣエピタキシャル層をハイドライド気相成長法にて成長させる際の、例えば、成長時間、成長温度や成長雰囲気を適宜調整することで、ＳｉＣエピタキシャル層の結晶性を十分に確保することが可能であるとともに、層厚についても調整可能である。ＳｉＣエピタキシャル層は、有機金属気相成長法や分子線エピタキシ法に比べて成長速度が速いハイドライド気相成長法にて形成するので、層厚をある程度厚くしてもコスト高になることはない。このように、ＳｉＣエピタキシャル層の層厚範囲の設定自由度は大きいので、ＳｉＣ基板の主表面に存在する結晶欠陥などを層厚方向に成長することを有効に阻止することができるとともに、ＳｉＣエピタキシャル層自体の結晶性も確保することができる。また、ＳｉＣの熱伝導率は、ＧａＮといったＧａＮ系化合物半導体よりも５倍程度大きいので、ＳｉＣエピタキシャル層の層厚をある程度大きくしても、素子自体の放熱性に影響は与えないものと言える。
【００１４】
そして、本発明のヘテロエピタキシャルウエーハが有するＧａＮ系化合物半導体層は、有機金属気相成長法にて形成されてなるものとする。ＧａＮ系化合物半導体層は、素子の根幹をなす層であるので、その結晶品質は特に確保する必要がある。そこで、ＧａＮ系化合物半導体層は、ハイドライド気相成長法よりも、組成むらの発生の制御や、結晶軸の配向性の制御といった結晶性の制御に優れた有機金属気相成長にて形成させる。また、有機金属気相成長法は、分子線エピタキシ法に比べて、形成させる層の構成原料として供給されるガスの供給量や、形成温度の調整により、成長速度を広範囲に変えることが可能である。つまり、組成むらなどの結晶性の低下をより抑制した形で、効率よくＧａＮ系化合物半導体層を形成することができる。その結果、コスト低減化に努めつつ、結晶性に優れたＧａＮ系化合物半導体層をなすことができる。
【００１５】
上記のような層構造形態にて、ＳｉＣエピタキシャル層およびＧａＮ系化合物半導体層を形成することで、該ＧａＮ系化合物半導体層の品質を効果的に高めることが可能となる。また、上記したが、ＧａＮ系化合物半導体層の層厚を有為に低減させることが可能となり、ひいては、ＧａＮ系化合物半導体層の放熱性を高めることが可能となるとともに、ＳｉＣ基板とＧａＮ系化合物半導体層との間の線膨張係数差に起因した、ウエーハの反り発生を抑制することが可能となる。
【００１６】
次に、本発明のヘテロエピタキシャルウエーハにおける、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間には、それぞれと積層界面をなすバッファ層が形成されてなるとともに、該バッファ層内でＳｉＣエピタキシャル層と積層界面を形成する層は、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体からなることを特徴とする。
【００１７】
上記のように、ＳｉＣ基板とＧａＮ系化合物半導体層との間には、ＳｉＣ基板の主表面の直上に位置する形でＳｉＣエピタキシャル層が形成されてなる。そこで、例えば、ＳｉＣエピタキシャル層の直上にＧａＮ系化合物半導体層を形成させた場合においても、上記したＳｉＣエピタキシャル層の形成に基づくＧａＮ系化合物半導体層の結晶品質を向上させる効果は得られる。しかしながら、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間には、構成材料の違いに起因した格子不整合などが存在するので、ＧａＮ系化合物半導体層の結晶品質をより有為に高めるためには、例えば、この格子不整合を小さくさせる層構造を形成させることが望ましい。そこで、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間に、それぞれと積層界面をなすバッファ層を形成するとともに、該バッファ層内でＳｉＣエピタキシャル層と積層界面を形成する層を、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮ（窒素）とする窒化物系化合物半導体から構成させる。このようにバッファ層を形成することで、ＳｉＣエピタキシャル層の直上には、窒化物系化合物半導体からなる層が位置することになる。すると、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間の格子不整合を小さくするために、ＳｉＣエピタキシャル層と、その直上に位置する窒化物系化合物半導体からなる層との積層界面に格子不整合が誘起される。その結果、バッファ層にて、効果的に、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間の格子不整合を小さくすることができ、ひいては、ＧａＮ系化合物半導体層の結晶品質をさらに高めることが可能となる。このバッファ層は、該バッファ層の最下層と、ＳｉＣエピタキシャル層との積層界面に格子不整合を誘起させるものなので、格子不整合に起因した結晶欠陥などがバッファ層の下層部に発生した場合においても、バッファ層の直上に形成されるＧａＮ系化合物半導体層の結晶品質に与える影響はより小さくなる。ここで、バッファ層を窒化物系化合物からなる層のみで構成させても勿論よい。なお、ここでの窒化物系化合物半導体としては、ＩｎＮ（窒化インジウム）、ＧａＮ、ＡｌＮ（窒化アルミニウム）から選ばれる１種や、これら２種または３種を混晶させたものなどを挙げることができる。
【００１８】
さらに、上記した、それぞれＳｉＣエピタキシャル層とＧａＮ系化合物半導体層と積層界面をなすバッファ層は、ＳｉＣ層がそれ自身とは異種の化合物半導体からなる介在層を介して周期的に配列した周期構造体よりなるとともに、該介在層は、上記窒化物系化合物半導体からなるものとするのが望ましい。
【００１９】
図３の模式図に示すのが、バッファ層２とされる、ＳｉＣ層４が、窒化物系化合物半導体からなる介在層５を介して周期的に配列した周期構造体１０である。図３の周期構造体１０は１例であるが、このような周期構造を形成することで、ＧａＮ系化合物半導体層と同等また同程度の線膨張係数を有する窒化物系化合物半導体からなる介在層を介して、ＳｉＣ基板と同等または同程度の線膨張係数を有するＳｉＣ層が周期的に積層される。すると、隣接する介在層とＳｉＣ層とが形成する積層界面に、ウエーハの反り発生を誘起する応力と同方向の応力と、逆方向の応力とを、周期的な繰り返しで誘起させることが可能となる。その結果、ＧａＮ系化合物半導体層とＳｉＣ基板との間の線膨張係数差に起因した、ウエーハの反りに繋がる応力の大きさを、周期構造体内にて緩和することが可能となる。つまり、ウエーハの反り発生をさらに効果的に抑制することが可能となるとともに、ＧａＮ系化合物半導体層の結晶品質をさらに高めることが可能となる。
【００２０】
図３の模式図に示す周期構造体はあくまで１例である。周期構造体内におけるＳｉＣ層の介在層を介した１周期は、図３に示すようにＳｉＣ層と介在層とを１対としたものでもよいし、ＳｉＣ層と２層以上の介在層とを一対としたものでもよく、特に限定されない。また、その周期数についても、図３では３周期であるが、２周期以上であれば特に限定されない。これら、周期構造体をなすための１周期を構成する介在層の総数や周期数は、ＧａＮ系化合物半導体層とＳｉＣ基板との線膨張係数差や、ＳｉＣ基板の主表面の品質の程度により適宜選択されればよい。
【００２１】
また、周期構造体内においては、ＧａＮ系化合物半導体層や窒化物系化合物半導体からなる介在層に比べて、熱伝導率の大きい、つまり、放熱性のよいＳｉＣ層が周期的に形成される。そのため、周期構造体を形成しても、ＧａＮ系化合物半導体層の放熱性は十分に確保される。つまり、ＳｉＣ層を介して、ＧａＮ系化合物半導体層および介在層からの熱引きが効果的になされる。
【００２２】
なお、周期構造体内におけるそれぞれの介在層は、同組成の窒化物系化合物半導体から構成させてもよいし、異なる組成のものから構成させてもよく、特に限定されず、それぞれの介在層ごとに適宜、構成材料となる窒化物系化合物半導体の組成を選別すればよい。ここでは、介在層を、ＧａＮ系化合物半導体層と同等または同程度の線膨張係数の窒化物系化合物半導体を用いて形成するのが主眼である。
【００２３】
上記した周期構造体内でＧａＮ系化合物半導体と積層界面を形成する層は、上記窒化物系化合物半導体からなるものとするのが望ましい。周期構造体内で、ＧａＮ系化合物半導体と積層界面を形成する層は、ＧａＮ系化合物半導体層との格子不整合がより小さいものがよく、この層を窒化物系化合物半導体からなるものとすることで、ＧａＮ系化合物半導体層の結晶品質を十分に高めることができるとともに、層厚の低減化を促進させることができる。また、周期構造体内において、ＳｉＣ層と該ＳｉＣ層と隣接する層との間の格子不整合の大きさを考慮して、これらの層の層厚を適宜調整するのが望ましい。このような指針で、周期構造体内の各層の層厚を調整することで、周期構造体内でＧａＮ系化合物半導体層と積層界面を形成する層の結晶品質をより高めることができ、ひいては、ＧａＮ系化合物半導体層の結晶品質を高めることができる。
【００２４】
ここまでに、バッファ層内でＳｉＣエピタキシャル層と積層界面を形成する層や、周期構造体内における介在層や、周期構造体内でＧａＮ系化合物半導体層と積層界面を形成する層は、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体からなることを述べた。ここで、特には、該窒化物系化合物半導体は、ＡｌＮとされるのが望ましい。窒化物系化合物半導体としては、ＩｎＮ、ＧａＮ、ＡｌＮから選ばれる１種や、これら２種または３種を混晶させたものなどがある。この中でも、ＡｌＮは、特に熱伝導率が大きい。そこで、バッファ層内でＳｉＣエピタキシャル層と積層界面を形成する層や、周期構造体内における介在層や、周期構造体内でＧａＮ系化合物半導体層と積層界面を形成する層を、ＡｌＮから構成することで、ＧａＮ系化合物半導体層からの熱引きをより効果的に高めることができる。その結果、ＧａＮ系化合物半導体層の放熱性をより高めることができるとともに、素子特性の安定化をより図ることができる。また、ＡｌＮにおける面内の格子定数は、ＧａＮのものと同程度である。そのため、窒化物系化合物半導体としてＡｌＮを用いることで、ＳｉＣ基板とＧａＮ系化合物半導体層との格子不整合を、バッファ層内で効果的に小さくすることが可能であり、ひいては、ＧａＮ系化合物半導体層の結晶品質をより高めることが可能となる。
【００２５】
次に、本発明のヘテロエピタキシャルウエーハの製造方法は、
ＳｉＣ単結晶よりなる基板の主表面上に、ＧａＮ系化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハの製造方法であって、
基板の主表面直上に、ＳｉＣエピタキシャル層を、ハイドライド気相成長法にてホモエピタキシャル成長させるＳｉＣエピタキシャル層形成工程と、
ＧａＮ系化合物半導体層を、有機金属気相成長法にてヘテロエピタキシャル成長させるＧａＮ系化合物半導体層形成工程と、
を含むことを特徴とする。
【００２６】
ここまでに、本発明のヘテロエピタキシャルウエーハについて述べてきたが、その製造方法としては、上記ＳｉＣエピタキシャル層形成工程と上記ＧａＮ系化合物半導体層形成工程とを含むものとされる。ＳｉＣエピタキシャル層形成工程は、ＳｉＣ基板の主表面直上に、ＳｉＣエピタキシャル層を、ハイドライド気相成長法にてホモエピタキシャル成長させる工程である。このように、ＳｉＣエピタキシャル層を、ハイドライド気相成長法にて行う製造上の最大の利点としては、その層形成速度が、他の有機金属気相成長法や分子線エピタキシ法に比べて速いので、作業効率が高められる点である。また、上述したように、ハイドライド気相成長法にてＳｉＣエピタキシャル層を適切な成長条件で形成することで、ＳｉＣ基板の主表面に存在する結晶欠陥や転位および界面不純物の層厚方向への伝播を効果的に抑制することが可能となる。例えば、選択エピタキシャル成長技術を用い、ＳｉＣエピタキシャル層をハイドライド気相成長させても、層厚方向への結晶欠陥の成長を抑制させることができる。つまり、作業効率を高めながら、形成するＧａＮ系化合物半導体層の結晶品質を効果的に高めることが可能となる。また、このＳｉＣエピタキシャル層は、ハイドライド気相成長法にて形成するので、ある程度層厚を厚くしても、コスト高を招かない。そこで、ＳｉＣエピタキシャル層を形成する際の、成長時間、成長温度や成長雰囲気などを適宜調整しながら、例えば設定自由度が大きい層厚を調整してＳｉＣエピタキシャル層を結晶性よく成長させることができる。
【００２７】
上記ＳｉＣエピタキシャル層形成工程の後、ＧａＮ系化合物半導体層形成工程を行う。このＧａＮ系化合物半導体層形成工程は、ＧａＮ系化合物半導体を、有機金属気相成長法にてヘテロエピタキシャル成長させる工程である。ここで、ＧａＮ系化合物半導体の形成は、少なくともハイドライド気相成長法よりも、組成むらの発生の制御や、結晶軸の配向性の制御といった結晶性の制御に優れた有機金属気相成長法を用いて行う。その結果、素子の根幹をなすＧａＮ系化合物半導体層を、組成むらなどの結晶性の低下をより抑制した形で成長させることができる。また、有機金属気相成長法は、他の分子線エピタキシ法などに比べて、形成させる層の構成材料として供給されるガス供給量や、形成温度の調整により成長速度を広範囲に変えることが可能である。よって、作業効率を高めた形で、結晶性に優れたＧａＮ系化合物半導体層を成長させることができる。
【００２８】
上記した本発明の製造方法を用いることで、製造されるヘテロエピタキシャルウエーハにおけるＧａＮ系化合物半導体層の品質を簡便に高めることが可能となる。また、上記のごとく、ＧａＮ系化合物半導体層の層厚を有為に低減させることが可能となり、ひいては、ＧａＮ系化合物半導体層の放熱性を高めることが可能となるとともに、ＳｉＣ基板とＧａＮ系化合物半導体層との間の線膨張係数差に起因した、ウエーハの反り発生を抑制することが可能となる。
【００２９】
さらに、本発明のヘテロエピタキシャルウエーハの製造方法は、
ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間に、それぞれと積層界面をなすバッファ層を有機金属気相成長法にて形成するバッファ層形成工程を含み、
バッファ層内で前記ＳｉＣエピタキシャル層と積層界面を形成する層は、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体にて構成することを特徴とする。
【００３０】
上記ＳｉＣエピタキシャル層形成工程にて形成させたＳｉＣエピタキシャル層の直上にＧａＮ系化合物半導体層を、上記ＧａＮ系化合物半導体層形成工程にて形成させても、ＳｉＣエピタキシャル層の形成に基づくＧａＮ系化合物半導体層の結晶品質を向上させる効果は得られる。しかしながら、ＳｉＣ基板やＳｉＣエピタキシャル層と、ＧａＮ系化合物半導体層との間には格子不整合が存在する。そこで、上記バッファ層形成工程にて、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間に、それぞれと界面をなすバッファ層を形成するとともに、該バッファ層内でＳｉＣエピタキシャル層と積層界面をなす層を、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体にて構成する。このように、バッファ層形成工程にてバッファ層を形成すると、ＳｉＣエピタキシャル層とＧａＮ系化合物半導体層との間の格子不整合が小さくなるので、ＧａＮ系化合物半導体層の結晶品質をより高めることができる。
【００３１】
また、バッファ層形成工程におけるバッファ層の形成は、有機金属気相成長法を用いて行う。ＳｉＣエピタキシャル層は、ＳｉＣ基板の主表面に存在する結晶欠陥や転位などの層厚方向への伝播を抑制させることを第一の主眼として形成させるものである。そのため、上記ＳｉＣエピタキシャル層形成工程では、有機金属気相成長法などに比べて、配向性といった結晶性の制御は困難とされるハイドライド気相成長法を用いてＳｉＣエピタキシャル層を形成させることが有効である。一方、バッファ層は、ＳｉＣ基板とＧａＮ系化合物半導体層との間の格子不整合を小さくさせる効果を有するものであり、その結晶品質を高めることで、ＧａＮ系化合物半導体層の結晶品質をより有為に高めることが可能となる。そのため、バッファ層は、特には、結晶性の制御に優れた有機金属気相成長法を用いて形成するのが望ましい。このように有機金属気相成長法を用いてバッファ層を形成することで、バッファ層の結晶品質を十分に確保することが可能となり、ひいては、ＧａＮ系化合物半導体層の結晶品質をより高めることができる。
【００３２】
【発明の実施の形態】
以下、本発明に係わる実施形態を、図面を併用しながら説明する。
図１は、本発明のヘテロエピタキシャルウエーハを用いた半導体素子の一例であるＭＥＳＦＥＴの構造を模式的に示すものである。該ＭＥＳＦＥＴ１００は、ＳｉＣ単結晶からなるＳｉＣ基板１０１の主表面直上に、ハイドライド気相成長法にてホモエピタキシャル成長させてなるＳｉＣエピタキシャル層１０９を形成し、さらに、ＳｉＣエピタキシャル層１０９の上に、バッファ層１０２を介してＧａＮ系化合物半導体層１０３を有機金属気相成長法にてヘテロエピタキシャル成長させて形成したものである。ＧａＮ系化合物半導体層１０３は、ＧａＮにて構成されており、具体的にはバッファ層１０２に近い側からノンドープＧａＮ層（以下、ノンドープであることを「ｉ−」にて表す）１０４とｎ型ＧａＮ層１０５とがこの順序にて積層されたものである（従って、本実施形態のＭＥＳＦＥＴ１００は、例えばＳｉをドープしたｎチャネル型であるが、例えばＭｇをドープしたｐチャネル型の場合は、ｎ型ＧａＮ層１０５の代わりにｐ型ＧａＮ層を用いればよい）。そして、ｎ型ＧａＮ層１０５上には、ドレイン電極１０６、ソース電極１０７及びゲート電極１０８が形成されている。ドレイン電極１０６とソース電極１０７とはｎ型ＧａＮ層１０５との間でオーミック接合を形成する金属（例えばＴｉ／Ａｌ）により、ゲート電極１０８はｎ型ＧａＮ層１０５との間でショットキー（Schottky）接合を形成する金属（例えばＰｄ／Ａｕ）により、それぞれ構成されている。該ＭＥＳＦＥＴ１００の動作原理自体は周知であるので、詳細な説明は省略する。
【００３３】
また、図２は、本発明のヘテロエピタキシャルウエーハの適用対象となるＨＥＭＴの構造を模式的に示すものである。該ＨＥＭＴ１５０は、バッファ層１０２上に形成されるＧａＮ系化合物半導体層１０３の構造が図１のＭＥＳＦＥＴ１００と相違する。ＧａＮ系化合物半導体層１０３は、バッファ層１０２に近い側から能動層として機能するｉ−ＧａＮ層１０４、電子供給層として機能するｎ型ＡｌＧａＮ層１１０、電極とのコンタクト層として機能するｎ型ＧａＮ層１１１とがこの順序にて積層されたものである（従って、本実施形態のＨＥＭＴ１５０はｎチャネル型であるが、ｐチャネル型の場合は、ｎ型ＡｌＧａＮ層１１０及びｎ型ＧａＮ層１１１を、それぞれｐ型のものに置き換えればよい）。そして、ｎ型ＧａＮ層１１１上には、ドレイン電極１０６、ソース電極１０７が形成され、ｎ型ＧａＮ層１１１の非形成領域に露出するｎ型ＡｌＧａＮ層１１０にゲート電極１０８が形成されている。各電極の材質は図１のＭＥＳＦＥＴ１００と同じである。該ＨＥＭＴ１５０の動作原理自体は周知であるので、詳細な説明は省略する。
【００３４】
上記の素子１００，１５０は、いずれもＳｉＣ基板１０１の主表面上に、ＳｉＣエピタキシャル層１０９およびバッファ層１０２を介して、有機金属気相成長法を用いて、ＧａＮ系化合物半導体層１０３をヘテロエピタキシャル成長させることにより得られるヘテロエピタキシャルウエーハから製造されるものであり、そのヘテロエピタキシャルウエーハは、ＧａＮ系化合物半導体層１０３部分を除けば同一の構造を有するものである。以下、図２のＨＥＭＴ１５０の製造に用いるエピタキシャルウエーハで代表させて、さらに詳細な説明を行う。
【００３５】
図４に示すヘテロエピタキシャルウエーハ５０は、ＨＥＭＴ１５０と同じ層構造を有するものである。すなわち、ＳｉＣ単結晶からなるＳｉＣ基板１の主表面直上にＳｉＣエピタキシャル層９をハイドライド気相成長法にてホモエピタキシャル成長させ、該ＳｉＣエピタキシャル層９の上に形成させたバッファ層２を介して、ＧａＮ系化合物半導体層３を有機金属気相成長法にてヘテロエピタキシャル成長させた構造をなしている。なお、ＳｉＣ基板１の直径は例えば４インチ以上といった大口径のものである。
【００３６】
図４に示すように、ＳｉＣエピタキシャル層９をハイドライド気相成長法にてホモエピタキシャル成長させることで、ＳｉＣ基板１の主表面に存在する、結晶欠陥や転位の層厚方向への成長を効果的に抑止することが可能となるとともに、界面不純物の数も層厚方向に向かい低減させることができる。また、ＳｉＣ基板１の主表面の平滑性が良好でない、つまりＳｉＣ基板１の厚さが不均一な場合、ＧａＮ系化合物半導体層３の結晶品質を低下させる原因となるが、ＳｉＣエピタキシャル層９をハイドライド気相成長法にて形成することで、そのような不具合の発生を抑制することができる。このように、ＳｉＣエピタキシャル層９をハイドライド気相成長法にて形成させることで、有機金属気相成長法にてヘテロエピタキシャル成長させるＧａＮ系化合物半導体層３の結晶品質を有為に高めることができる。その結果、ＧａＮ系化合物半導体層３の層厚の低減化が可能となる。
【００３７】
また、図４におけるヘテロエピタキシャルウエーハ５０においては、ＳｉＣエピタキシャル層９とＧａＮ系化合物半導体層３との間には、それぞれと積層界面をなすバッファ層２が形成されている。このバッファ層２は、ＳｉＣ基板１とＧａＮ系化合物半導体層３との間の格子不整合を小さくする効果を有する。また、バッファ層２内でＳｉＣエピタキシャル層９と積層界面を形成する層は、特に、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体から構成するのがよく、ＳｉＣ基板１とＧａＮ系化合物半導体層３との間の格子不整合をバッファ層２内で効果的に小さくすることができる。この窒化物系化合物半導体としては、ＩｎN、ＧａＮ、ＡｌＮから選ばれる１種または、２種以上を混晶させたものを挙げることができるが、この中でもＡｌＮは放熱性に優れているので特に好適である。
【００３８】
ＧａＮ系化合物半導体層３は、ＧａＮ系化合物半導体とされるＩＩＩ−Ｖ族化合物半導体であり、具体的には既に説明した通り、ＧａＮ単結晶層１４、１６あるいは、ＧａＮとＡｌＮとの混晶化合物からなるＡｌＧａＮ混晶層１５の積層体として構成される。ここで、ＧａＮ系化合物半導体層３の線膨張係数は５．５９×１０−６／Ｋ程度であり、ＳｉＣ単結晶からなるＳｉＣ基板１の線膨張係数は、６H−ＳｉＣを代表値とすると４．１９×１０−６／Ｋであり、ＧａＮ系化合物半導体層３の線膨張係数よりも約２５％小さい。有機金属気相成長法によるＧａＮ系化合物半導体層３の成長温度は１０００〜１１００℃程度であり、成長後の冷却時には、ＧａＮ系化合物半導体層３の方がＳｉＣ基板１に比べて大きく収縮するので、図５に示すように、ＳｉＣ基板１側が凸状となる反りを発生させる応力が生じる。
【００３９】
図５に示すようなウエーハの反り発生は、ＧａＮ系化合物半導体層３の層厚の増加に伴い、抑制することが困難とされる。しかしながら、本発明においては、ＳｉＣエピタキシャル層をＳｉＣ基板の主表面直上にハイドライド気相成長法にて形成させることで、素子機能の安定化を図るために必要とされるＧａＮ系化合物半導体層の層厚を、低減化させることが可能である。その結果、ＳｉＣ基板とＧａＮ系化合物半導体層との間の線膨張係数差に起因して発生するウエーハの反りを効果的に抑制することができる。
【００４０】
さらに、ウエーハの反り発生を抑制させる必要がある場合は、図４のバッファ層２を、図３に示すような、ＳｉＣ層が窒化物系化合物半導体からなる介在層を介して周期的に配列した周期構造体とすることで、バッファ層を、ウエーハの反り発生をより効果的に抑制できる、好適な層構造形態とすることができる。
【００４１】
また、図３においては、バッファ層２とされる周期構造体１０内でＧａＮ系化合物半導体層と積層界面をなす層は、介在層５とされる。つまり、窒化物系化合物半導体からなる層とされる。このように、ＧａＮ系化合物半導体層と積層界面を形成する層を、窒化物系化合物半導体から構成することで、ＧａＮ系化合物半導体層とバッファ層との積層界面での格子不整合の大きさを低減化させることができ、ひいては、ＧａＮ系化合物半導体層の結晶品質をより有為に高めることができる。
【００４２】
次に、図４のヘテロエピタキシャルウエーハを代表させて、その製造工程の１例の説明を行う。まず、ＳｉＣエピタキシャル層形成工程にて、ＳｉＣ基板の主表面上に、ＳｉＣエピタキシャル層をハイドライド気相成長法にてホモエピタキシャル成長させる。このように、ハイドライド気相成長法を用いることで、作業工程の効率化も図ることができる。そして、ＳｉＣエピタキシャル層形成工程の後、バッファ層形成工程にてバッファ層を形成させる。このバッファ層形成工程では、特に、バッファ層の結晶品質を高める観点から、有機金属気相成長法にてバッファ層を形成させるのが望ましい。このバッファ層形成工程の後、ＧａＮ系化合物半導体層形成工程にて、ＧａＮ系化合物半導体層を有機金属気相成長法でヘテロエピタキシャル成長させる。このような工程を経ることにより、図４に示すヘテロエピタキシャルウエーハを製造させることができる。
【００４３】
以上のように、本発明における、ＳｉＣ基板とＧａＮ系化合物半導体層と間の層構造形態を採用することにより、ＧａＮ系化合物半導体層の結晶品質を高めることができる。なお、上記実施形態は、あくまで例示であって、例えば、図４のようなバッファ層を形成させず、ＳｉＣエピタキシャル層の直上にＧａＮ系化合物半導体層を形成させたものでもよく、また、ＧａＮ系化合物半導体層が発光素子に対応した素子構造のものにも本発明は適用可能である。
【図面の簡単な説明】
【図１】本発明のヘテロエピタキシャルウエーハを用いたＭＥＳＦＥＴの一実施形態を示す模式図。
【図２】同じくＨＥＭＴの一実施形態を示す模式図。
【図３】周期構造体からなる本発明のバッファ層の一実施形態に対応する模式図。
【図４】本発明のヘテロエピタキシャルウエーハの一実施形態を示す模式図。
【図５】従来のヘテロエピタキシャルウエーハの問題点を説明するための説明図。
【符号の説明】
１ ＳｉＣ基板
２ バッファ層
３ ＧａＮ系化合物半導体層
４ ＳｉＣ層
５ 介在層
９ ＳｉＣエピタキシャル層
１０ 周期構造体
Claims (7)
- ＳｉＣ単結晶よりなる基板の主表面上に、ＧａＮ系化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハにおいて、
前記基板の主表面直上にハイドライド気相成長法にてホモエピタキシャル成長させてなるＳｉＣエピタキシャル層を有し、
前記ＧａＮ系化合物半導体層は、有機金属気相成長法にて形成されてなることを特徴とするヘテロエピタキシャルウエーハ。 - 前記ＳｉＣエピタキシャル層と前記ＧａＮ系化合物半導体層との間には、それぞれと積層界面をなすバッファ層が形成されてなるとともに、該バッファ層内で前記ＳｉＣエピタキシャル層と積層界面を形成する層は、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体からなることを特徴とする請求項１記載のヘテロエピタキシャルウエーハ。
- 前記バッファ層は、ＳｉＣ層がそれ自身とは異種の化合物半導体からなる介在層を介して周期的に配列した周期構造体よりなるとともに、該介在層は、前記窒化物系化合物半導体からなることを特徴する請求項２記載のヘテロエピタキシャルウエーハ。
- 前記周期構造体内で前記ＧａＮ系化合物半導体層と積層界面を形成する層は、前記窒化物系化合物半導体からなることを特徴とする請求項３記載のヘテロエピタキシャルウエーハ。
- 前記窒化物系化合物半導体は、ＡｌＮとされることを特徴とする請求項２ないし４のいずれか１項に記載のヘテロエピタキシャルウエーハ。
- ＳｉＣ単結晶よりなる基板の主表面上に、ＧａＮ系化合物半導体層をヘテロエピタキシャル成長させたヘテロエピタキシャルウエーハの製造方法であって、
前記基板の主表面直上に、ＳｉＣエピタキシャル層を、ハイドライド気相成長法にてホモエピタキシャル成長させるＳｉＣエピタキシャル層形成工程と、
前記ＧａＮ系化合物半導体層を、有機金属気相成長法にてヘテロエピタキシャル成長させるＧａＮ系化合物半導体層形成工程と、
を含むことを特徴とするヘテロエピタキシャルウエーハの製造方法。 - 前記ＳｉＣエピタキシャル層と前記ＧａＮ系化合物半導体層との間に、それぞれと積層界面をなすバッファ層を有機金属気相成長法にて形成するバッファ層形成工程を含み、
前記バッファ層内で前記ＳｉＣエピタキシャル層と積層界面を形成する層は、ＩＩＩ−Ｖ族化合物半導体におけるＶ族元素をＮとする窒化物系化合物半導体にて構成することを特徴とする請求項６記載のヘテロエピタキシャルウエーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363227A JP2004200188A (ja) | 2002-12-16 | 2002-12-16 | ヘテロエピタキシャルウエーハおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002363227A JP2004200188A (ja) | 2002-12-16 | 2002-12-16 | ヘテロエピタキシャルウエーハおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200188A true JP2004200188A (ja) | 2004-07-15 |
Family
ID=32761424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002363227A Pending JP2004200188A (ja) | 2002-12-16 | 2002-12-16 | ヘテロエピタキシャルウエーハおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200188A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006041067A1 (en) * | 2004-10-13 | 2006-04-20 | Nippon Steel Corporation | Monocrystalline silicon carbide ingot, monocrystalline silicon carbide wafer and method of manufacturing the same |
| JP2006278857A (ja) * | 2005-03-30 | 2006-10-12 | Ngk Insulators Ltd | 半導体積層構造、半導体素子及び当該半導体素子を用いた装置 |
| US7479651B2 (en) | 2004-12-06 | 2009-01-20 | Panasonic Corporation | Semiconductor device |
| JP2012142629A (ja) * | 2005-06-10 | 2012-07-26 | Cree Inc | 炭化シリコン基板上のｉｉｉ族窒化物エピタキシャル層 |
| JP2014221711A (ja) * | 2006-09-14 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | マイクロパイプ・フリーの炭化ケイ素およびその製造方法 |
| WO2023228605A1 (ja) * | 2022-05-24 | 2023-11-30 | 株式会社ジャパンディスプレイ | 積層構造体とその作製方法、および積層構造体を含む半導体装置 |
-
2002
- 2002-12-16 JP JP2002363227A patent/JP2004200188A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006041067A1 (en) * | 2004-10-13 | 2006-04-20 | Nippon Steel Corporation | Monocrystalline silicon carbide ingot, monocrystalline silicon carbide wafer and method of manufacturing the same |
| US8178389B2 (en) | 2004-10-13 | 2012-05-15 | Nippon Steel Corporation | Monocrystalline silicon carbide ingot, monocrystalline silicon carbide wafer and method of manufacturing the same |
| US8673254B2 (en) | 2004-10-13 | 2014-03-18 | Nippon Steel & Sumitomo Metal Corporation | Monocrystalline silicon carbide ingot, monocrystalline silicon carbide wafer and method of manufacturing the same |
| US8795624B2 (en) | 2004-10-13 | 2014-08-05 | Nippon Steel & Sumitomo Metal Corporation | Monocrystalline silicon carbide ingot, monocrystalline silicon carbide wafer and method of manufacturing the same |
| US7479651B2 (en) | 2004-12-06 | 2009-01-20 | Panasonic Corporation | Semiconductor device |
| JP2006278857A (ja) * | 2005-03-30 | 2006-10-12 | Ngk Insulators Ltd | 半導体積層構造、半導体素子及び当該半導体素子を用いた装置 |
| JP2012142629A (ja) * | 2005-06-10 | 2012-07-26 | Cree Inc | 炭化シリコン基板上のｉｉｉ族窒化物エピタキシャル層 |
| JP2014221711A (ja) * | 2006-09-14 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | マイクロパイプ・フリーの炭化ケイ素およびその製造方法 |
| US9099377B2 (en) | 2006-09-14 | 2015-08-04 | Cree, Inc. | Micropipe-free silicon carbide and related method of manufacture |
| WO2023228605A1 (ja) * | 2022-05-24 | 2023-11-30 | 株式会社ジャパンディスプレイ | 積層構造体とその作製方法、および積層構造体を含む半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6227231B2 (ja) | ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法 | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| JP2007519262A5 (ja) | ||
| US7785991B2 (en) | Process for integrating a III-N type component on a (001) nominal silicium substrate | |
| US20130307024A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2005167275A (ja) | 半導体素子 | |
| WO2013168371A1 (ja) | エピタキシャル基板、半導体装置及び半導体装置の製造方法 | |
| US9117671B2 (en) | Fabrication of III-nitride semiconductor device and related structures | |
| JP2015135946A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP5013238B2 (ja) | 半導体多層構造 | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| JP2004179452A (ja) | ヘテロエピタキシャルウエーハ | |
| US20120168771A1 (en) | Semiconductor element, hemt element, and method of manufacturing semiconductor element | |
| US20200266292A1 (en) | Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices | |
| WO2019194042A1 (ja) | トランジスタの製造方法 | |
| JP2008251704A (ja) | シリコン基板及びその製造方法 | |
| JP2005285869A (ja) | エピタキシャル基板及びそれを用いた半導体装置 | |
| JP2004200188A (ja) | ヘテロエピタキシャルウエーハおよびその製造方法 | |
| JP6783063B2 (ja) | 窒化物半導体テンプレートおよび窒化物半導体積層物 | |
| JP6089122B2 (ja) | 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置 | |
| CN110931547A (zh) | 一种hemt器件及其制备方法 | |
| CN213212169U (zh) | 一种半导体器件的外延结构及半导体器件 | |
| JP5510897B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2016058539A (ja) | 高電子移動度トランジスタの製造方法 | |
| JP4962829B2 (ja) | エピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090520 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091002 |