JP2015135946A - 窒化物半導体素子及びその製造方法 - Google Patents

窒化物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2015135946A
JP2015135946A JP2014206289A JP2014206289A JP2015135946A JP 2015135946 A JP2015135946 A JP 2015135946A JP 2014206289 A JP2014206289 A JP 2014206289A JP 2014206289 A JP2014206289 A JP 2014206289A JP 2015135946 A JP2015135946 A JP 2015135946A
Authority
JP
Japan
Prior art keywords
algan
layer
multilayer
semiconductor device
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014206289A
Other languages
English (en)
Inventor
チュンホ キム
Junho Kim
チュンホ キム
ソンム チョ
Seongmoo Cho
ソンム チョ
テホン チャン
Taehoon Jang
テホン チャン
ユーチン ファン
Yujin Huang
ユーチン ファン
チェム キム
Jaemoo Kim
チェム キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2015135946A publication Critical patent/JP2015135946A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ヘテロ接合構造のＨＦＥＴ素子の製造時に発生するリーク電流の増加と降伏電圧の減少を最小限に抑えるために、積層方向に従ってＡｌ組成が変化するＡｌＧａＮ多重層及びＳｉｘＮｙ層を備える窒化物半導体素子及びその製造方法を提供する。【解決手段】本発明の一実施形態による半導体素子は、バッファ層１１０と、バッファ層１１０上に形成されたＡｌＧａＮ多重層１２０と、ＡｌＧａＮ多重層１２０上に形成されたＧａＮチャネル層１３０と、ＧａＮチャネル層１３０上に形成されたＡｌＧａＮ障壁層１４０とを含み、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って変化する。【選択図】図１

Description

本発明は、窒化物半導体素子及びその製造方法に関する。
自然エネルギーが推奨されることにより電力半導体の重要性がさらに高まっている。現在、電気自動車、エアコン、冷蔵庫などのインバータに用いられる電力半導体はシリコンで作製されているが、次世代電力半導体素子の材料として、シリコンに比べて高い臨界電界、低いオン抵抗、高温、高周波動作特性が注目されている窒化物半導体の先端的研究が行われている。
近年、高出力電力素子には、主流としてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）とＩＧＢＴ（Insulated Gate Bipolar Transistor）があり、ＧａＮ系においてはＨＥＭＴ（High Electron Mobility Transistor）、ＨＦＥＴ（Hetero-structure Field-Effect Transistor）やＭＯＳＦＥＴなどの素子が研究されている。
ＨＥＭＴは、高い電子移動度を利用して、電力用半導体や高周波特性の通信素子などに用いられている。近年、ハイブリッド／燃料電池自動車の開発が行われており、世界各国の様々な企業がハイブリッド自動車を市場に投入している。ハイブリッド自動車内でモータと発電機（ジェネレータ）を連結する昇圧型コンバータ（voltage boost converter）及びインバータ内の半導体スイッチは、エンジンから発生する熱により、信頼性のある高温動作が要求される。ＧａＮは、ワイドバンドギャップにより信頼性のある高温動作が可能であり、ハイブリッド自動車内の次世代半導体スイッチに適している。
一例として、ＡｌＧａＮ／ＧａＮ ＨＥＭＴディスクリートが古河電気工業株式会社により発表されており、これは、７５０Ｖの高い降伏電圧（ブレークダウン電圧）と６．３ｍΩ・ｃｍ2の低いオン抵抗を有し、既存のＳｉ ＭＯＳＦＥＴ、ＳｉスーパージャンクションＭＯＳＦＥＴやＳｉＣ ＭＥＳＦＥＴよりも優れた特性を有することが証明された。また、発表されたＧａＮディスクリートは、２２５℃の高温でも安定したスイッチング動作を示した。
図７は一般的なＨＦＥＴの構造の一例を示す図である。
一般的なＨＦＥＴにおいては、ドレイン電極からソース電極に流れる２ＤＥＧ電流をショットキーゲート電極によりスイッチングすることができる。
図７に示すように、一般的なＨＦＥＴ１０は、基板（図示せず）と、前記基板上に形成される第１ＧａＮ層１１と、第１ＧａＮ層１１上に形成されるＡｌＧａＮ層１２と、ＡｌＧａＮ層１２上に形成される第２ＧａＮ層１３と、第２ＧａＮ層１３上に形成されるゲート電極１４、ソース電極１５及びドレイン電極１６とを含む。
このような高電力半導体素子を小さい面積のチップに実現する場合、リーク電流レベル（leakage current level）が非常に重要である。
しかし、ＡｌＧａＮ／ＧａＮ ＨＥＭＴを製造する際に、欠陥を有するＧａＮ（defective GaN）の特性によりリーク電流が増加し、高電力窒化物系半導体素子の製造が困難になることがあった。
また、リーク電流特性を改善するために、ＧａＮバッファ層の成長条件を用いてリーク電流を低減した場合、エピ層の歪み（strain）及び品質（quality）に直接的な影響を及ぼすことがあった。
そこで、本発明は、ヘテロ接合構造のＨＦＥＴ素子の製造時に発生するリーク電流の増加と降伏電圧の減少を最小限に抑えるために、積層方向に従ってＡｌ組成が変化するＡｌＧａＮ多重層及びＳｉｘＮｙ層を備える窒化物半導体素子及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明による半導体素子は、バッファ層と、前記バッファ層上に形成されたＡｌＧａＮ多重層と、前記ＡｌＧａＮ多重層上に形成されたＧａＮチャネル層と、前記ＧａＮチャネル層上に形成されたＡｌＧａＮ障壁層とを含み、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って変化するようにしてもよい。
本発明の一態様において、前記ＡｌＧａＮ多重層は、Ａｌ組成が異なる複数のＡｌＧａＮ層を含んでもよい。
本発明の一態様において、前記複数のＡｌＧａＮ層の数は、１〜３０であってもよい。
本発明の一態様において、前記ＡｌＧａＮ多重層のＡｌ組成は、１％〜７０％であってもよい。
本発明の一態様において、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加するようにしてもよい。
本発明の一態様において、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って減少するようにしてもよい。
本発明の一態様において、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加し、特定のＡｌ組成から前記ＡｌＧａＮ多重層の積層方向に従って減少するようにしてもよい。
本発明の一態様において、前記ＡｌＧａＮ多重層の厚さは、１ｎｍ〜３００ｎｍであってもよい。
本発明の一態様において、前記半導体素子は、前記ＡｌＧａＮ障壁層上に形成されたＳｉｘＮｙ（０≦ｘ，ｙ≦１）層をさらに含んでもよい。
本発明の一態様において、前記ＳｉｘＮｙ層のＳｉ組成のｘは、０．０１〜０．８であってもよい。
本発明の一態様において、前記ＳｉｘＮｙ層の厚さは、１ｎｍ〜１００ｎｍであってもよい。
本発明の一態様において、前記ＳｉｘＮｙ層は、ＳｉＨ4及びＮＨ3により形成されたものであってもよい。
本発明の一態様において、前記ＳｉｘＮｙ層は、前記ＡｌＧａＮ障壁層上にインサイチュ（In-Situ）で成長したものであってもよい。
本発明の一態様において、前記バッファ層の厚さは、２μｍ〜７μｍであってもよい。
本発明の一態様において、前記バッファ層は、ＧａＮからなるものであってもよい。
本発明の一態様において、前記ＧａＮチャネル層の厚さは、５０ｎｍ〜３００ｎｍであってもよい。
本発明の一態様において、前記ＧａＮチャネル層には、Ｍｇ、Ｃ及びＦｅの少なくとも１つのドーパントがドーピングされてもよい。
本発明の一態様において、前記少なくとも１つのドーパントの濃度は、３×１０１７／ｃｍ3〜１×１０２０／ｃｍ3であってもよい。
本発明の一態様において、前記ＡｌＧａＮ障壁層の厚さは、５ｎｍ〜５０ｎｍであってもよい。
本発明の一態様において、前記ＡｌＧａＮ障壁層のＡｌ組成は、１０％〜３０％であってもよい。
本発明の一態様において、前記バッファ層は、基板上に形成されたものであってもよい。
本発明の一態様において、前記基板は、Ｓｉ、ＳｉＣ、サファイア及びＧａＮの少なくとも１つからなるものであってもよい。
本発明の一態様において、前記半導体素子は、前記ＡｌＧａＮ障壁層の一部の領域上に形成されたソース電極、ドレイン電極及びゲート電極をさらに含んでもよい。
上記目的を達成するために、本発明による半導体素子の製造方法は、基板上にバッファ層を形成する段階と、前記バッファ層上にＡｌＧａＮ多重層を形成する段階と、前記ＡｌＧａＮ多重層上にＧａＮチャネル層を形成する段階と、前記ＧａＮチャネル層上にＡｌＧａＮ障壁層を形成する段階とを含み、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加する。
本発明の一態様において、前記ＡｌＧａＮ多重層は、Ａｌ組成が異なる複数のＡｌＧａＮ層を含んでもよい。
本発明の一態様において、前記複数のＡｌＧａＮ層の数は、１〜３０であってもよい。
本発明の一態様において、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って１％〜７０％増加するものであってもよい。
本発明の一態様において、前記ＡｌＧａＮ多重層の厚さは、１ｎｍ〜３００ｎｍであってもよい。
本発明の一態様において、前記半導体素子の製造方法は、前記ＡｌＧａＮ障壁層上にＳｉｘＮｙ（０≦ｘ，ｙ≦１）層を形成する段階をさらに含んでもよい。
本発明の一態様において、前記ＳｉｘＮｙ層のＳｉ組成のｘは、０．０１〜０．８であってもよい。
本発明の一態様において、前記ＳｉｘＮｙ層の厚さは、１ｎｍ〜１００ｎｍであってもよい。
本発明の一態様において、前記ＳｉｘＮｙ層は、ＳｉＨ4及びＮＨ3により形成されたものであってもよい。
本発明の一態様において、前記ＳｉｘＮｙ層は、前記ＡｌＧａＮ障壁層上にインサイチュで成長したものであってもよい。
本発明の一態様において、前記バッファ層、前記ＡｌＧａＮ多重層、前記ＧａＮチャネル層及び前記ＡｌＧａＮ障壁層の少なくとも１つは、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されたものであってもよい。
本発明による半導体素子においては、ＡｌＧａＮ多重層及びＳｉｘＮｙ層により上下リークパス及び表面リークパスを低減し、全体として半導体素子の降伏電圧を増加させることにより、高出力・高効率の半導体素子を実現できるという利点がある。
また、追加される層（例えば、ＡｌＧａＮ多重層）による２ＤＥＧの減少をＳｉｘＮｙ層で補償することにより、２ＤＥＧ特性が低下することなく、所望のリーク電流低減結果が得られるという利点がある。
本発明の一実施形態による半導体素子の構造の一例を示す図である。 本発明の一実施形態によるＡｌ組成変化の一例を示す図である。 本発明の一実施形態によるＡｌ組成変化の他の例を示す図である。 本発明の一実施形態によるＡｌ組成変化のさらに他の例を示す図である。 本発明の一実施形態による半導体素子の製造方法を示すフローチャートである。 本発明の一実施形態による半導体素子の製造方法の一例を示す図である。 図６Ａに続く工程を示す図である。 図６Ｂに続く工程を示す図である。 図６Ｃに続く工程を示す図である。 図６Ｄに続く工程を示す図である。 一般的なＨＦＥＴの構造の一例を示す図である。
本発明は、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）及びその製造方法に適用することができる。しかし、本発明は、これに限定されるものではなく、本発明の技術思想を適用できる全ての窒化物半導体素子及びその製造方法に適用することができる。
近年、窒化物半導体成長技術により、紫外線から赤色波長帯までを包括する発光ダイオードや青紫色レーザダイオードが開発されており、信号灯、電光掲示板、携帯電話などに広く用いられている。
窒化物半導体を用いた電力素子は、Ｓｉをベースとする素子に比べて、スイッチング速度が速く、電子飽和速度が高く、耐電圧特性に優れており、高出力・高電圧用として多くの利点を有する。
すなわち、窒化物半導体を代表するＧａＮは、バンドギャップエネルギーが大きく、ヘテロ接合により２次元の２ＤＥＧチャネルを形成することができるので、臨界電圧が大きく、高速動作を行うことができる。
このような高出力・高速特性は高い動作電圧及びスイッチングにおける少ないエネルギー損失が求められる電力半導体に非常に適しているので、ＧａＮが次世代電力半導体の材料として注目されている。
このような窒化物をベースとするＨＦＥＴを製造するためには、２ＤＥＧ構造を有するエピ層を成長させなければならないが、このとき用いられる通常の基板は主にサファイア、Ｓｉ、ＳｉＣ、ＡｌＮなどである。
ここで、Ｓｉ基板は、大量化が可能であり、安価であるので、窒化物電力半導体の基板として多くの利点を有するが、ＳｉはＧａＮに比べて熱膨張係数が小さいので、成長後の冷却時にＧａＮ層に引張応力がかかってクラックが発生する確率が高くなる。
すなわち、化合物半導体は、一般的に異種基板上に用いられるので格子定数の違いによるストレス及び欠陥が発生することがあり、化合物の不完全な結合による結晶欠陥などにより高品質のエピ層を成長させることが困難であり、様々なリークパス（リーク電流パス）が存在するという欠点があり得る。
具体的には、電力半導体において、窒化物半導体、例えばＧａＮは、高い降伏電圧と低いオン抵抗を有する素子であって脚光を浴びている。
しかし、ＧａＮを欠陥がなく格子不整合（lattice mismatch）が小さくなるように成長させるには、その基板のコストが高く、製作が難しいので、素子の成長に困難があり得る。
また、サファイアやＳｉＣを成長させて工程を行う場合は、従来の半導体工程を適用することができず、新たな工程プロセスを開発しなければならない。この理由により、コストが低く、既に半導体工程方法が確立されている基板であるシリコンが用いられている。しかし、シリコンは、窒化物半導体であるＧａＮとの格子不整合が大きいので、その直上に成長させた場合は、エピ層が欠陥を含んで成長することになり、素子を製造した場合は、欠陥がリークパスとして作用して素子のリーク電流を増加させる。
これを解決する方法としては、ＧａＮバッファ層に炭素やＭｇなどのドーパントを高濃度にドーピング（highly doping）して深いアクセプタレベル（deep acceptor level）にすることによりリーク電流を低減したり、ＧａＮバッファ層自体のエピ品質（epi quality）を向上させて欠陥密度（defect density）を低減することによりリークパスを遮断する方法がある。
あるいは、厚いＧａＮバッファ層を用いてエピ特性を向上させる素子製造方法もある。
ただし、前述した方法は、ＧａＮバッファ層の成長条件を変えて行わなければならない方法であり、素子全体の歪み、それに関連する反り（bow）及びエピ品質への影響をもたらすことがある。
しかし、層の挿入によるリーク電流の低減は、特定のリークパスを低減する方法であって、エピ自体には大きな変化がないながらも最も大きい２つのリークパスである上下リークパス（vertical leakage path）及び表面リークパス（surface leakage path）を低減できるという利点を有する。
本発明は、窒化物半導体ＨＦＥＴ素子の製造方法に関し、高電力デバイス（high power device）を作製するための素子の製造方法及び構造に関する。
具体的には、本発明においては、ＧａＮバルク中に１〜７０％のＡｌＧａＮ層（又はＡｌＧａＮ多重層）を挿入することにより、伝導帯レベル（conduction band level）を高め、電子（エレクトロン）がＧａＮバルク側に突き抜け（penetrate）ないようにし、これによりＨＥＭＴエピ構造（epi structure）のリークパスの１つである上下リーク電流を低減することにより、素子の降伏電圧特性を向上させることができる。
また、本発明においては、表面にＡｌＧａＮ層（又はＡｌＧａＮ多重層）上にインサイチュでＳｉｘＮｙ層を成長させることにより、ＨＦＥＴのエピ構造における主なリークパスである表面パスを低減することができる。
前記ＡｌＧａＮ多重層は、リーク電流を遮断する機能を有するので、ＡｌＧａＮバックバリア層（AlGaN Back Barrier Layer）ともいう。
さらに、前記ＡｌＧａＮ多重層及びインサイチュの前記ＳｉｘＮｙ層が適用された窒化物系半導体素子は、表面リーク電流及び上下リーク電流が低減され、半導体素子全体のリーク電流レベルが低くなり、ＡｌＧａＮバックバリア層により減少し得る２ＤＥＧをＳｉｘＮｙ層で補償できるという利点を有する。
つまり、本発明は、従来のＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造において、ＳｉｘＮｙ層とＡｌＧａＮ多重層（又はＡｌＧａＮバックバリア層）の２つの層を追加することにより、リーク電流レベルを低くすることを目的とする。
さらに、本発明は、ＡｌＧａＮ多重層により減少し得る２ＤＥＧをＳｉｘＮｙ層により補償することにより、素子のリーク電流特性のみを低減できるという効果がある。
本明細書で使用される技術用語は、単に特定の実施形態を説明するために使用されるものであり、本発明を限定するものではない。また、本明細書で使用される技術用語は、本明細書において特に断らない限り、本発明の属する技術の分野における通常の知識を有する者に一般的に理解される意味で解釈されるべきであり、非常に包括的な意味で解釈されたり、非常に狭い意味で解釈されるべきではない。さらに、本明細書で使用される技術用語が本発明の思想を正確に表現できない間違った技術用語である場合は、当業者が正しく理解できる技術用語で代替して理解すべきである。さらに、本明細書で使用される一般的な用語は、辞書の定義に従って、又は前後の文脈によって解釈されるべきであり、非常に狭い意味で解釈されるべきではない。
そして、本明細書で使用される単数の表現は、特に断らない限り、複数の表現を含む。本明細書において、「構成される」や「含む」などの用語は、明細書に記載された様々な構成要素又は段階の全てを必ず含むものと解釈されるべきではなく、そのうち一部の構成要素又は段階を含まないこともあり、追加の構成要素又は段階をさらに含むこともあるものと解釈されるべきである。
さらに、本明細書で使用される第１、第２などのように序数を含む用語は様々な構成要素を説明するために使用されるが、前記構成要素は前記用語により限定されるものではない。前記用語は１つの構成要素を他の構成要素と区別する目的でのみ使用される。例えば、本発明の権利範囲から外れない限り、第１構成要素は第２構成要素と命名してもよく、同様に、第２構成要素は第１構成要素と命名してもよい。
以下、添付図面を参照して本発明の一実施形態を詳細に説明するが、図面番号に関係なく同一又は類似の構成要素には同一の符号を付して重複する説明は省略する。
また、本発明を説明するにあたって、関連する公知技術についての具体的な説明が本発明の要旨を不明にすると判断される場合は、その詳細な説明を省略する。なお、添付図面は本発明の思想を容易に理解できるようにするためのものにすぎず、添付図面により本発明の思想が制限されるように解釈されるべきではない。
以下、図１〜図４を参照して本発明の一実施形態による半導体素子の構造及びその製造方法について説明する。
本発明の一実施形態による半導体素子
本発明の一実施形態による半導体素子は、バッファ層と、前記バッファ層上に形成されたＡｌＧａＮ多重層と、前記ＡｌＧａＮ多重層上に形成されたＧａＮチャネル層と、前記ＧａＮチャネル層上に形成されたＡｌＧａＮ障壁層とを含む。
ここで、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って変化するようにしてもよい。
一実施形態によれば、前記ＡｌＧａＮ多重層は、Ａｌ組成が異なる複数のＡｌＧａＮ層を含んでもよい。
また、一実施形態によれば、前記複数のＡｌＧａＮ層の数は、１〜３０であってもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ多重層のＡｌ組成は、１％〜７０％であってもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加するようにしてもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って減少するようにしてもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加し、特定のＡｌ組成から前記ＡｌＧａＮ多重層の積層方向に従って減少するようにしてもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ多重層の厚さは、１ｎｍ〜３００ｎｍであってもよい。
さらに、一実施形態による半導体素子は、前記ＡｌＧａＮ障壁層上に形成されたＳｉｘＮｙ（０≦ｘ，ｙ≦１）層を含んでもよい。
さらに、一実施形態によれば、前記ＳｉｘＮｙ層のＳｉ組成のｘは、０．０１〜０．８であってもよい。
さらに、一実施形態によれば、前記ＳｉｘＮｙ層の厚さは、１ｎｍ〜１００ｎｍであってもよい。
さらに、一実施形態によれば、前記ＳｉｘＮｙ層は、ＳｉＨ4及びＮＨ3により形成されたものであってもよい。
さらに、一実施形態によれば、前記ＳｉｘＮｙ層は、前記ＡｌＧａＮ障壁層上にインサイチュで成長したものであってもよい。
さらに、一実施形態によれば、前記バッファ層の厚さは、２μｍ〜７μｍであってもよい。
さらに、一実施形態によれば、前記バッファ層は、ＧａＮからなるものであってもよい。
さらに、一実施形態によれば、前記ＧａＮチャネル層の厚さは、５０ｎｍ〜３００ｎｍであってもよい。
さらに、一実施形態によれば、前記ＧａＮチャネル層には、Ｍｇ、Ｃ及びＦｅの少なくとも１つのドーパントがドーピングされてもよい。
さらに、一実施形態によれば、前記少なくとも１つのドーパントの濃度は、３×１０１７／ｃｍ3〜１×１０２０／ｃｍ3であってもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ障壁層の厚さは、５ｎｍ〜５０ｎｍであってもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ障壁層のＡｌ組成は、１０％〜３０％であってもよい。
さらに、一実施形態によれば、前記バッファ層は、基板上に形成されたものであってもよい。
さらに、一実施形態によれば、前記基板は、Ｓｉ、ＳｉＣ、サファイア及びＧａＮの少なくとも１つからなるものであってもよい。
さらに、一実施形態による半導体素子は、前記ＡｌＧａＮ障壁層の一部の領域上に形成されたソース電極、ドレイン電極及びゲート電極をさらに含んでもよい。
図１は本発明の一実施形態による半導体素子の構造の一例を示す図である。
図１に示すように、本発明の一実施形態による半導体素子１００は、バッファ層１１０と、ＡｌＧａＮ多重層１２０と、ＧａＮチャネル層１３０と、ＡｌＧａＮ障壁層１４０とを含む。
さらに、半導体素子１００は、ＡｌＧａＮ障壁層１４０上に形成されたＳｉｘＮｙ層１５０をさらに含んでもよい。
さらに、半導体素子１００は、ＡｌＧａＮ障壁層１４０の一部の領域上に形成されたソース電極１７０、ドレイン電極１８０及びゲート電極１６０をさらに含んでもよい。
具体的には、図１を参照すると、ＡｌＧａＮ障壁層１４０の一部の領域上には、ソース電極１７０、ドレイン電極１８０及びゲート電極１６０が形成され、ＡｌＧａＮ障壁層１４０の残りの領域上には、ＳｉｘＮｙ層１５０が形成される。
本発明の一実施形態による半導体素子１００は、ドレイン電極１８０からソース電極１７０に流れる２ＤＥＧ（ＣＤＥＧ）電流をショットキーゲート電極１６０によりスイッチングすることができる。
バッファ層１１０は、基板（図示せず）上に形成されたものであってもよい。
一実施形態によれば、前記基板は、ｎ型であってもよく、ｐ型であってもよく、様々な種類の物質からなるようにしてもよい。例えば、前記基板は、絶縁性基板、サファイア基板、ＧａＮ基板、ＳｉＣ基板、ＡｌＮ基板及びＳｉ基板の少なくとも１つからなるものであってもよい。その他にも様々な種類の物質からなる基板を本発明による半導体素子に適用できることは、本発明の属する技術の分野における通常の知識を有する者にとって自明である。
また、前記基板は、半導体素子１００を製造した後に除去してもよい。つまり、最終の半導体素子１００の構造は、前記基板のない構造であり得る。
バッファ層１１０は、ＧａＮからなるバッファ層（又はＧａＮバッファ層）であってもよい。
バッファ層１１０の厚さは、２μｍ〜７μｍであってもよい。
バッファ層１１０は、様々な方式（又は方法）で形成することができる。例えば、バッファ層１１０は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）及びハイドライド気相成長法（ＨＶＰＥ）の少なくとも１つにより形成されたものであってもよい。ただし、バッファ層１１０の結晶性を考慮してデバイス作製にＭＯＣＶＤ法を用いるのが一般的である。
ＡｌＧａＮ多重層１２０は、Ａｌ組成が異なる複数のＡｌＧａＮ層を含んでもよい。
図１はＡｌ組成が異なるｎ個のＡｌＧａＮ層１２０＿１〜１２０＿ｎを含むＡｌＧａＮ多重層１２０を示す。
一実施形態によれば、前記複数のＡｌＧａＮ層の数は、１〜３０であってもよい（すなわち、ｎ＝３０）。
一実施形態によれば、ＡｌＧａＮ多重層１２０の厚さは、１ｎｍ〜３００ｎｍであってもよい。
ＡｌＧａＮ多重層１２０のＡｌ組成は、１％〜７０％（又は０．０１〜０．７）であってもよい。
ＡｌＧａＮ多重層１２０は、様々な方式（又は方法）で形成することができる。例えば、ＡｌＧａＮ多重層１２０は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）及びハイドライド気相成長法（ＨＶＰＥ）の少なくとも１つにより形成されたものであってもよい。ただし、ＡｌＧａＮ多重層１２０の結晶性を考慮してデバイス作製にＭＯＣＶＤ法を用いるのが一般的である。
一実施形態によれば、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って変化するようにしてもよい。
ここで、ＡｌＧａＮ多重層１２０の積層方向に従ったＡｌ組成変化は様々である。
例えば、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って増加するようにしてもよい。
また、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って減少するようにしてもよい。
さらに、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って増加し、特定のＡｌ組成（例えば、７０％）からＡｌＧａＮ多重層１２０の積層方向に従って減少するようにしてもよい。
その他にもＡｌＧａＮ多重層１２０の積層方向に従った様々なＡｌ組成変化を本発明による半導体素子に適用できることは、本発明の属する技術の分野における通常の知識を有する者にとって自明である。
図２〜図４は本発明の一実施形態によるＡｌ組成変化の例を示す図である。
図２に示すように、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って増加するようにしてもよい。
例えば、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って連続的又は傾斜状に増加するようにしてもよい（図２の（ａ））。
この場合、ＡｌＧａＮ多重層１２０に含まれるＡｌ組成が異なるｎ個のＡｌＧａＮ層（第１層〜第ｎ層）中でも、Ａｌ組成が連続的に変化（増加）する（図２の（ａ）参照）。
また、例えば、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って不連続的又は階段状に増加するようにしてもよい（図２（ｂ））。
この場合、ＡｌＧａＮ多重層１２０に含まれるＡｌ組成が異なるｎ個のＡｌＧａＮ層（第１層〜第ｎ層）中では、Ａｌ組成が維持される（図２（ｂ）参照）。
図３に示すように、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って減少するようにしてもよい。
例えば、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って連続的又は傾斜状に減少するようにしてもよい（図３の（ａ））。
この場合、ＡｌＧａＮ多重層１２０に含まれるＡｌ組成が異なるｎ個のＡｌＧａＮ層（第１層〜第ｎ層）中でも、Ａｌ組成が連続的に変化（減少）する（図３の（ａ）参照）。
また、例えば、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って不連続的又は階段状に減少するようにしてもよい（図３の（ｂ））。
この場合、ＡｌＧａＮ多重層１２０に含まれるＡｌ組成が異なるｎ個のＡｌＧａＮ層（第１層〜第ｎ層）中では、Ａｌ組成が維持される（図３の（ｂ）参照）。
図４に示すように、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従って増加し、特定のＡｌ組成から前記ＡｌＧａＮ多重層の積層方向に従って減少するようにしてもよい。
図４は前記特定のＡｌ組成が７０％の場合を例示する。
ＡｌＧａＮ多重層１２０の組成は、ＡｌＧａＮ多重層１２０の積層方向に従って特定の組成範囲内で様々に変更可能である。
例えば、図４に示すように、ＡｌＧａＮ多重層１２０のＡｌ組成は、下方のＡｌＧａＮ層（例えば、第１層）から上方のＡｌＧａＮ層に行くにつれて次第に増加し、特定のＡｌ組成（例えば、７０％）から減少するようにしてもよい。
また、図４に示すように、ＡｌＧａＮ多重層１２０のＡｌ組成は、下方のＡｌＧａＮ層（例えば、第１層）から上方のＡｌＧａＮ層に行くにつれて次第に増加し、特定のＡｌＧａＮ層（例えば、第Ｘ層）から減少するようにしてもよい。
具体的には、図４に示すように、ＡｌＧａＮ多重層１２０のＡｌ組成は、ＡｌＧａＮ多重層１２０の積層方向に従ってＡｌＧａＮ多重層１２０の特定の位置まで増加し、その後減少するようにしてもよい。
さらに図１を参照すると、ＧａＮチャネル層１３０は、ＡｌＧａＮ多重層１２０上に形成されたものであってもよい。
ＧａＮチャネル層１３０の厚さは、５０ｎｍ〜１０００ｎｍであってもよい。特に、ＧａＮチャネル層１３０の厚さは、５０ｎｍ〜３００ｎｍであることが好ましい。
ＧａＮチャネル層１３０は、様々な方式（又は方法）で形成することができる。例えば、ＧａＮチャネル層１３０は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）及びハイドライド気相成長法（ＨＶＰＥ）の少なくとも１つにより形成されたものであってもよい。ただし、ＧａＮチャネル層１３０の結晶性を考慮してデバイス作製にＭＯＣＶＤ法を用いるのが一般的である。
一実施形態によれば、ＧａＮチャネル層１３０には、Ｃ、Ｆｅ、Ｍｇ及びＭｎの少なくとも１つのドーパントがドーピングされてもよい。すなわち、半導体素子１００は、ＧａＮチャネル層１３０上にＣ、Ｆｅ、Ｍｇ及びＭｎの少なくとも１つのドーパントを注入して形成されたＧａＮチャネルの半絶縁特性を示すための高抵抗ＧａＮ層（図示せず）をさらに含んでもよい。
ここで、前記少なくとも１つのドーパントの濃度は、１×１０１６／ｃｍ3〜５×１０２０／ｃｍ3であってもよい。特に、前記少なくとも１つのドーパントの濃度は、３×１０１７／ｃｍ3〜１×１０２０／ｃｍ3であることが好ましい。
前記少なくとも１つのドーパントがＣの場合は、１×１０１８／ｃｍ3以上ドーピングされるのが一般的である。
また、前述したように、電流が流れるチャネル層を形成するために、ＧａＮチャネル層１３０の端部は不純物のドーピングを最小限に抑えなければならず、特にＣのドーピング濃度は１×１０１７／ｃｍ3以下にしなければならない。
一実施形態によれば、ＧａＮチャネル層１３０は、異なる温度で成長したＧａＮからなる複数の層を含んでもよい。
また、一実施形態によれば、前記異なる温度で成長したＧａＮからなる複数の層の数は、２〜５であってもよい。
ＧａＮチャネル層１３０上にＡｌＧａＮ障壁層１４０が形成されることにより、チャネル層に２ＤＥＧが形成される。
すなわち、ＡｌＧａＮ障壁層１４０は、ＧａＮチャネル層１３０上に形成され、活性層の役割を果たす。
ＡｌＧａＮ障壁層１４０の厚さは、２ｎｍ〜１００ｎｍであってもよい。特に、ＡｌＧａＮ障壁層１４０の厚さは、５ｎｍ〜５０ｎｍであることが好ましい。
ＡｌＧａＮ障壁層１４０は、様々な組成からなるようにすることができる。例えば、ＡｌＧａＮ障壁層１４０のＡｌ組成は、１０％〜３０％であってもよい。その他にも様々な組成比でＡｌＧａＮ障壁層１４０を形成できることは、本発明の属する技術の分野における通常の知識を有する者にとって自明である。
特に、ＡｌＧａＮ障壁層１４０のＡｌ組成は２５％であり、ＡｌＧａＮ障壁層１４０の厚さは２５ｎｍであることが好ましい。
ＡｌＧａＮ障壁層１４０は、様々な方式（又は方法）で形成することができる。例えば、ＡｌＧａＮ障壁層１４０は、窒化物半導体結晶を選択的に成長させる方法により形成することができるが、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）及びハイドライド気相成長法（ＨＶＰＥ）の少なくとも１つにより形成されたものであってもよい。ただし、ＡｌＧａＮ障壁層１４０の結晶性を考慮してデバイス作製にＭＯＣＶＤ法を用いるのが一般的である。
ＳｉｘＮｙ（０≦ｘ，ｙ≦１）層１５０は、ＡｌＧａＮ障壁層１４０上に形成されたものであってもよい。
図１を参照すると、前述したように、ＡｌＧａＮ障壁層１４０の一部の領域上には、ソース電極１７０、ドレイン電極１８０及びゲート電極１６０が形成され、ＡｌＧａＮ障壁層１４０の残りの領域上には、ＳｉｘＮｙ層１５０が形成される。
一実施形態によれば、ＳｉｘＮｙ層１５０のＳｉ組成のｘは、０．０１〜０．８であってもよい。すなわち、ＳｉｘＮｙ層１５０のＳｉ組成は、１％〜８０％であってもよい。
ＳｉｘＮｙ層１５０の厚さは、１ｎｍ〜１００ｎｍであってもよい。
一実施形態によれば、ＳｉｘＮｙ層１５０は、ＳｉのソースであるＳｉＨ4及びＮのソースであるＮＨ3により形成されたものであってもよい。
また、一実施形態によれば、ＳｉｘＮｙ層１５０は、ＡｌＧａＮ障壁層１４０上にインサイチュで成長したものであってもよい。
例えば、ＡｌＧａＮ障壁層１４０は、有機金属気相成長法（ＭＯＣＶＤ）に基づく蒸着装置により形成され、ＳｉｘＮｙ層１５０は、ＡｌＧａＮ障壁層１４０の形成後に前記蒸着装置内で直ちに成長させるインサイチュ方式で形成されるようにしてもよい。
ＳｉｘＮｙ層１５０は、様々な方式（又は方法）で形成することができる。例えば、ＳｉｘＮｙ層１５０は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されたものであってもよい。
前述したように、ソース電極１７０、ドレイン電極１８０及びゲート電極１６０は、ＡｌＧａＮ障壁層１４０の一部の領域上に形成されたものであってもよい。
前述したように、ドレイン電極１８０からソース電極１７０に流れる２ＤＥＧ（ＣＤＥＧ）電流がショットキーゲート電極１６０の制御により発生し得る。
本発明の一実施形態による半導体素子の製造方法
本発明の一実施形態による半導体素子の製造方法は、基板上にバッファ層を形成する段階と、前記バッファ層上にＡｌＧａＮ多重層を形成する段階と、前記ＡｌＧａＮ多重層上にＧａＮチャネル層を形成する段階と、前記ＧａＮチャネル層上にＡｌＧａＮ障壁層を形成する段階とを含む。
ここで、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加するようにしてもよい。
一実施形態によれば、前記ＡｌＧａＮ多重層は、Ａｌ組成が異なる複数のＡｌＧａＮ層を含んでもよい。
また、一実施形態によれば、前記複数のＡｌＧａＮ層の数は、１〜３０であってもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って１％〜７０％増加するものであってもよい。
さらに、一実施形態によれば、前記ＡｌＧａＮ多重層の厚さは、１ｎｍ〜３００ｎｍであってもよい。
さらに、一実施形態による半導体素子の製造方法は、前記ＡｌＧａＮ障壁層上にＳｉｘＮｙ（０≦ｘ，ｙ≦１）層を形成する段階を含んでもよい。
さらに、一実施形態によれば、前記ＳｉｘＮｙ層のＳｉ組成のｘは、０．０１〜０．８であってもよい。
さらに、一実施形態によれば、前記ＳｉｘＮｙ層の厚さは、１ｎｍ〜１００ｎｍであってもよい。
さらに、一実施形態によれば、前記ＳｉｘＮｙ層は、ＳｉＨ4及びＮＨ3により形成されたものであってもよい。
さらに、一実施形態によれば、前記ＳｉｘＮｙ層は、前記ＡｌＧａＮ障壁層上にインサイチュで成長したものであってもよい。
さらに、一実施形態によれば、前記バッファ層、前記ＡｌＧａＮ多重層、前記ＧａＮチャネル層及び前記ＡｌＧａＮ障壁層の少なくとも１つは、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されたものであってもよい。
図５は本発明の一実施形態による半導体素子の製造方法を示すフローチャートである。
図５に示すように、本発明の一実施形態による半導体素子の製造方法は、次の段階からなる。
まず、基板上にバッファ層を形成する（Ｓ１１０）。
次に、前記バッファ層上にＡｌＧａＮ多重層を形成する（Ｓ１２０）。
次に、前記ＡｌＧａＮ多重層上にＧａＮチャネル層を形成する（Ｓ１３０）。
次に、前記ＧａＮチャネル層上にＡｌＧａＮ障壁層を形成する（Ｓ１４０）。
ここで、前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加するようにしてもよい。
一実施形態によれば、前記ＡｌＧａＮ障壁層上にＳｉｘＮｙ（０≦ｘ，ｙ≦１）層をさらに形成する。
図６Ａ〜図６Ｅは本発明の一実施形態による半導体素子の製造方法の一例を示す図である。
図６Ａ〜図６Ｅに示すように、本発明の一実施形態による半導体素子の製造方法は、基板（図示せず）上にバッファ層１１０、ＡｌＧａＮ多重層１２０、ＧａＮチャネル層１３０及びＡｌＧａＮ障壁層１４０を順次形成する段階からなる。
前述したように、前記基板は、半導体素子１００を製造した後に除去してもよい。つまり、最終の半導体素子１００の構造は、前記基板のない構造であり得る。
本発明の一実施形態による半導体素子の製造方法は、前記ＡｌＧａＮ障壁層上にＳｉｘＮｙ（０≦ｘ，ｙ≦１）層を形成する段階をさらに含んでもよい。
また、本発明の一実施形態による半導体素子の製造方法は、ＡｌＧａＮ障壁層１４０の一部の領域上にソース電極１７０、ドレイン電極１８０及びゲート電極１６０を形成する段階をさらに含んでもよい。
以下、図６Ａ〜図６Ｅを参照して本発明の一実施形態による半導体素子の製造方法についてより詳細に説明する。
まず、ＭＯＣＶＤ薄膜成長装置を用いて、基板（図示せず）上にバッファ層１１０を形成する（又は成長させる）（図６Ａ）。
例えば、バッファ層１１０がＧａＮからなるＧａＮバッファ層の場合、前記基板上に窒化ガリウム薄膜を成長させる。この場合、Ｇａの原料としてはＴＭＧａを用いることができ、Ｎの原料としてはＮＨ3を用いることができる。この２つの原料は高温環境で合成されてエピ成長し、バッファ層１１０（又はＧａＮバッファ層）の厚さは１μｍ〜１５μｍ、特に２μｍ〜７μｍであることが好ましい。
前記基板は、ｎ型であってもよく、ｐ型であってもよく、Ｓｉ基板、ＳｉＣ基板、サファイア基板、ＧａＮ基板（例えば、ＧａＮ自立基板）、ＡｌＮ基板など様々な種類の基板を用いることができる。
次に、バッファ層１１０上に積層方向に従ってＡｌ組成が変化するＡｌＧａＮ多重層１２０を形成する（図６Ｂ）。
ＡｌＧａＮ多重層１２０は、Ａｌ組成が異なる複数のＡｌＧａＮ層を含んでもよい。
図６Ａ〜図６Ｅによる半導体素子の製造方法は、ＡｌＧａＮ多重層１２０がｎ個のＡｌＧａＮ層１２０＿１〜１２０＿ｎを含む場合を示す。
例えば、Ａｌ組成が異なる複数のＡｌＧａＮ層は、１〜３０個であってもよい（すなわち、ｎ＝１〜３０）。
ＡｌＧａＮ多重層１２０は、上下リーク電流を防止する役割を果たすので、ＡｌＧａＮバックバリア層ともいう。
具体的には、本発明においては、積層方向に段階的に変化するＡｌＧａＮ多重層１２０（ＡｌＧａＮバックバリア層）をバッファ層（例えば、ＧａＮバッファ層）上に成長させる。
このとき、ＧａＮ成長を中止してＡｌＧａＮ多重層１２０（ＡｌＧａＮバックバリア層）を成長させる前に、約５〜２０秒の中断時間（interruption time）を入れてもよい。
一実施形態によれば、Ａｌ組成の段階的変化は、第１〜第３０段階からなるようにしてもよい。つまり、Ａｌ組成が異なる複数のＡｌＧａＮ層は、１〜３０個であってもよい（すなわち、ｎ＝１〜３０）。
各層のＡｌ組成は、１％〜７０％の範囲で変化するようにしてもよい。
また、ＡｌＧａＮ多重層１２０（ＡｌＧａＮバックバリア層）は、超格子状に成長するようにしてもよい。
ＡｌＧａＮ多重層１２０（ＡｌＧａＮバックバリア層）の厚さは、１ｎｍ〜１０００ｎｍであってもよい。特に、ＡｌＧａＮ多重層１２０（ＡｌＧａＮバックバリア層）の厚さは、１ｎｍ〜３００ｎｍであることが好ましい。
次に、ＡｌＧａＮ多重層１２０上にＧａＮチャネル層１３０を形成する（図６Ｃ）。
ＧａＮチャネル層１３０を構成するＧａＮは、ＭＯＣＶＤ法と呼ばれる有機金属気相成長法で製造するのが一般的である。
この場合、リアクター内でＧａの原料であるＴＭＧａとＮの原料であるＮＨ3を高温で合成することにより、ＧａＮチャネル層１３０をエピ成長で形成することができる。
ＧａＮチャネル層１３０の厚さは、５０ｎｍ〜１０００ｎｍであってもよい。特に、ＧａＮチャネル層１３０の厚さは、５０ｎｍ〜３００ｎｍであることが好ましい。
ここで、ＧａＮチャネル層１３０には、半絶縁特性を与えるために、Ｃ、Ｆｅ、Ｍｇ及びＭｎの少なくとも１つのドーパントをドーピングしてもよい。ＧａＮチャネル層１３０は、１つの温度で成長させてもよく、２〜５つの連続的又は不連続的な温度で成長させてもよい。
次に、成長したＧａＮチャネル層１３０上に、ヘテロ接合部の２ＤＥＧ層を形成するための活性層であるＡｌＧａＮ障壁層１４０を成長させる（図６Ｄ）。
一実施形態によれば、ＡｌＧａＮ障壁層１４０は、１０％〜３０％のＡｌ組成比で成長させてもよい。
ＡｌＧａＮ障壁層１４０の厚さは、５ｎｍ〜５０ｎｍであってもよい。
ＡｌＧａＮ障壁層１４０は、ＧａＮチャネル層１３０との格子定数の違いによるピエゾ分極（piezo-polarization）などにより２ＤＥＧを形成する層であり、Ａｌの組成及び厚さによって２ＤＥＧ密度が決定される。
次に、成長したＡｌＧａＮ障壁層１４０上にＳｉｘＮｙ（０≦ｘ，ｙ≦１）層１５０を成長させる（図６Ｅ）。
ＳｉｘＮｙ層１５０の厚さは、１ｎｍ〜１００ｎｍであってもよい。
ＳｉｘＮｙ層１５０の原料としてはＳｉＨ4を用いることができ、Ｎの原料としてはＮＨ3を用いることができる。
ＳｉｘＮｙ層１５０のＳｉ組成は、１％〜８０％の範囲であってもよい。
次に、ＡｌＧａＮ障壁層１４０の一部の領域上にソース電極１７０、ドレイン電極１８０及びゲート電極１６０を形成（又は蒸着）する（図６Ｅ）。
ソース電極１７０、ドレイン電極１８０及びゲート電極１６０は、オーミック電極を電子ビーム蒸着して形成することができる。
本発明の一実施形態によれば、ヘテロ接合構造のＨＦＥＴ素子の製造時に発生するリーク電流の増加と降伏電圧の減少を最小限に抑えるために、積層方向に従ってＡｌ組成が変化するＡｌＧａＮ多重層及びＳｉｘＮｙ層を備える窒化物半導体素子及びその製造方法が提供される。
本発明の範囲は本明細書に開示された実施形態に限定されるものではなく、本発明は本発明の思想及び特許請求の範囲に記載された範疇内において様々な形態に修正、変更又は改善することができる。
１１０ バッファ層
１２０ ＡｌＧａＮ多重層
１２０＿１〜１２０＿ｎ ＡｌＧａＮ層
１３０ ＧａＮチャネル層
１４０ ＡｌＧａＮ障壁層
１５０ ＳｉｘＮｙ層

Claims (20)

  1. バッファ層と、
    前記バッファ層上に形成されたＡｌＧａＮ多重層と、
    前記ＡｌＧａＮ多重層上に形成されたＧａＮチャネル層と、
    前記ＧａＮチャネル層上に形成されたＡｌＧａＮ障壁層とを含み、
    前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って変化することを特徴とする半導体素子。
  2. 前記ＡｌＧａＮ多重層は、Ａｌ組成が異なる複数のＡｌＧａＮ層を含み、
    前記複数のＡｌＧａＮ層の数は、１〜３０であることを特徴とする請求項１に記載の半導体素子。
  3. 前記ＡｌＧａＮ多重層のＡｌ組成は、１％〜７０％であることを特徴とする請求項１に記載の半導体素子。
  4. 前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加又は減少することを特徴とする請求項１に記載の半導体素子。
  5. 前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加し、特定のＡｌ組成から前記ＡｌＧａＮ多重層の積層方向に従って減少することを特徴とする請求項１に記載の半導体素子。
  6. 前記ＡｌＧａＮ多重層の厚さは、１ｎｍ〜３００ｎｍであることを特徴とする請求項１に記載の半導体素子。
  7. 前記ＡｌＧａＮ障壁層上に形成されたＳｉｘＮｙ（０≦ｘ，ｙ≦１）層をさらに含むことを特徴とする請求項１に記載の半導体素子。
  8. 前記ＳｉｘＮｙ層のＳｉ組成のｘは、０．０１〜０．８であることを特徴とする請求項７に記載の半導体素子。
  9. 前記ＳｉｘＮｙ層の厚さは、１ｎｍ〜１００ｎｍであることを特徴とする請求項７に記載の半導体素子。
  10. 前記ＳｉｘＮｙ層は、前記ＡｌＧａＮ障壁層上にインサイチュ（In-Situ）で成長したものであることを特徴とする請求項７に記載の半導体素子。
  11. 前記ＧａＮチャネル層には、Ｍｇ、Ｃ及びＦｅの少なくとも１つのドーパントがドーピングされ、
    前記少なくとも１つのドーパントの濃度は、３×１０１７／ｃｍ3〜１×１０２０／ｃｍ3であることを特徴とする請求項１に記載の半導体素子。
  12. 前記ＡｌＧａＮ障壁層の厚さは、５ｎｍ〜５０ｎｍであり、
    前記ＡｌＧａＮ障壁層のＡｌ組成は、１０％〜３０％であることを特徴とする請求項１に記載の半導体素子。
  13. 前記バッファ層は、基板上に形成され、
    前記基板は、Ｓｉ、ＳｉＣ、サファイア及びＧａＮの少なくとも１つからなることを特徴とする請求項１に記載の半導体素子。
  14. 基板上にバッファ層を形成する段階と、
    前記バッファ層上にＡｌＧａＮ多重層を形成する段階と、
    前記ＡｌＧａＮ多重層上にＧａＮチャネル層を形成する段階と、
    前記ＧａＮチャネル層上にＡｌＧａＮ障壁層を形成する段階とを含み、
    前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って増加することを特徴とする半導体素子の製造方法。
  15. 前記ＡｌＧａＮ多重層は、Ａｌ組成が異なる複数のＡｌＧａＮ層を含み、
    前記複数のＡｌＧａＮ層の数は、１〜３０であることを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 前記ＡｌＧａＮ多重層のＡｌ組成は、前記ＡｌＧａＮ多重層の積層方向に従って１％〜７０％増加し、
    前記ＡｌＧａＮ多重層の厚さは、１ｎｍ〜３００ｎｍであることを特徴とする請求項１４に記載の半導体素子の製造方法。
  17. 前記ＡｌＧａＮ障壁層上にＳｉｘＮｙ（０≦ｘ，ｙ≦１）層を形成する段階をさらに含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
  18. 前記ＳｉｘＮｙ層のＳｉ組成のｘは、０．０１〜０．８であり、
    前記ＳｉｘＮｙ層の厚さは、１ｎｍ〜１００ｎｍであることを特徴とする請求項１７に記載の半導体素子の製造方法。
  19. 前記ＳｉｘＮｙ層は、前記ＡｌＧａＮ障壁層上にインサイチュ（In-Situ）で成長したものであることを特徴とする請求項１７に記載の半導体素子の製造方法。
  20. 前記バッファ層、前記ＡｌＧａＮ多重層、前記ＧａＮチャネル層及び前記ＡｌＧａＮ障壁層の少なくとも１つは、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、スパッタリング及び原子層堆積法（ＡＬＤ）の少なくとも１つにより形成されることを特徴とする請求項１４に記載の半導体素子の製造方法。
JP2014206289A 2014-01-16 2014-10-07 窒化物半導体素子及びその製造方法 Pending JP2015135946A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0005705 2014-01-16
KR1020140005705A KR20150085724A (ko) 2014-01-16 2014-01-16 질화물 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2015135946A true JP2015135946A (ja) 2015-07-27

Family

ID=52338995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014206289A Pending JP2015135946A (ja) 2014-01-16 2014-10-07 窒化物半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US9252220B2 (ja)
EP (1) EP2897173A1 (ja)
JP (1) JP2015135946A (ja)
KR (1) KR20150085724A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018051772A1 (ja) * 2016-09-14 2018-03-22 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体、及び該積層体を有する半導体デバイス
WO2018180021A1 (ja) * 2017-03-31 2018-10-04 富士通株式会社 窒化物半導体装置及びその製造方法
JP2018536285A (ja) * 2015-10-30 2018-12-06 タレス 最適化された性能及び利得を有する電界効果トランジスタ
JP2020505767A (ja) * 2017-01-18 2020-02-20 クロミス，インコーポレイテッド パワーデバイス用の窒化ガリウムエピタキシャル構造
WO2023153154A1 (ja) * 2022-02-10 2023-08-17 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板、エピタキシャル基板および機能素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259126B1 (ko) * 2011-07-25 2013-04-26 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
TWI671801B (zh) * 2018-08-01 2019-09-11 環球晶圓股份有限公司 磊晶結構
CN110429128B (zh) * 2019-07-30 2022-09-13 厦门市三安集成电路有限公司 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
TWI772715B (zh) * 2019-11-20 2022-08-01 環球晶圓股份有限公司 磊晶結構與半導體裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2013123047A (ja) * 2011-12-09 2013-06-20 Imec エンハンスメントモードｉｉｉ−窒化物デバイスおよびその製造方法
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853666B2 (en) * 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US8624260B2 (en) * 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
US20120153351A1 (en) * 2010-12-21 2012-06-21 International Rectifier Corporation Stress modulated group III-V semiconductor device and related method
WO2013137476A1 (ja) 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
EP3708699A1 (en) * 2013-02-15 2020-09-16 AZUR SPACE Solar Power GmbH P-d0ping of group-i i i-nitride buffer later structure on a heterosubstrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置
JP2013123047A (ja) * 2011-12-09 2013-06-20 Imec エンハンスメントモードｉｉｉ−窒化物デバイスおよびその製造方法
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018536285A (ja) * 2015-10-30 2018-12-06 タレス 最適化された性能及び利得を有する電界効果トランジスタ
WO2018051772A1 (ja) * 2016-09-14 2018-03-22 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体、及び該積層体を有する半導体デバイス
JPWO2018051772A1 (ja) * 2016-09-14 2019-08-15 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体、及び該積層体を有する半導体デバイス
US10644199B2 (en) 2016-09-14 2020-05-05 Stanley Electric Co., Ltd. Group III nitride stacked body, and semiconductor device having the stacked body
JP7117243B2 (ja) 2016-09-14 2022-08-12 スタンレー電気株式会社 Ｉｉｉ族窒化物積層体、及び該積層体を有する半導体デバイス
JP2020505767A (ja) * 2017-01-18 2020-02-20 クロミス，インコーポレイテッド パワーデバイス用の窒化ガリウムエピタキシャル構造
JP7105239B2 (ja) 2017-01-18 2022-07-22 クロミス，インコーポレイテッド パワーデバイス用の窒化ガリウムエピタキシャル構造
US11699750B2 (en) 2017-01-18 2023-07-11 QROMIS, Inc. Gallium nitride epitaxial structures for power devices
WO2018180021A1 (ja) * 2017-03-31 2018-10-04 富士通株式会社 窒化物半導体装置及びその製造方法
JP2018174245A (ja) * 2017-03-31 2018-11-08 富士通株式会社 窒化物半導体装置及びその製造方法
US11024730B2 (en) 2017-03-31 2021-06-01 Fujitsu Limited Nitride semiconductor device and manufacturing method for the same
WO2023153154A1 (ja) * 2022-02-10 2023-08-17 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板、エピタキシャル基板および機能素子

Also Published As

Publication number Publication date
US20150200257A1 (en) 2015-07-16
US9252220B2 (en) 2016-02-02
KR20150085724A (ko) 2015-07-24
EP2897173A1 (en) 2015-07-22

Similar Documents

Publication Publication Date Title
JP2015135946A (ja) 窒化物半導体素子及びその製造方法
JP5731687B2 (ja) 窒化物半導体素子及びその製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP2007311733A (ja) 電界効果トランジスタ
JP5919703B2 (ja) 半導体装置
JP6392498B2 (ja) 化合物半導体装置及びその製造方法
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2012231002A (ja) 半導体装置
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US9276103B2 (en) Nitride semiconductor and fabricating method thereof
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR101427280B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR101951421B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR102091516B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR101427279B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR101364029B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR20150091703A (ko) 질화물 반도체 소자 및 그 제조 방법
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20240170565A1 (en) Semiconductor device and wireless communication device
KR102135344B1 (ko) 질화물 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161108

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161209