JP2011018844A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011018844A
JP2011018844A JP2009163838A JP2009163838A JP2011018844A JP 2011018844 A JP2011018844 A JP 2011018844A JP 2009163838 A JP2009163838 A JP 2009163838A JP 2009163838 A JP2009163838 A JP 2009163838A JP 2011018844 A JP2011018844 A JP 2011018844A
Authority
JP
Japan
Prior art keywords
composition
region
substrate
buffer layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009163838A
Other languages
English (en)
Other versions
JP5564842B2 (ja
Inventor
Ken Sato
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009163838A priority Critical patent/JP5564842B2/ja
Priority to US12/833,483 priority patent/US8563984B2/en
Publication of JP2011018844A publication Critical patent/JP2011018844A/ja
Application granted granted Critical
Publication of JP5564842B2 publication Critical patent/JP5564842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ＧａＮ基板上において、バッファリークを低減したデバイスを得る。
【解決手段】このＨＥＭＴ素子１０においては、基板１１としてｎ−ＧａＮ（ｎ型のＧａＮウェハ）が用いられる。この上に、緩衝層１２として、組成ｐが一定でないノンドープのＡｌｐＧａ１−ｐＮ層が用いられる。緩衝層１２上には、半絶縁性ＧａＮからなる電子走行層１３、ｎ−ＡｌＧａＮからなる電子供給層１４が順次形成される。この緩衝層１２の組成においては、下端側においてｐ＝０（ＧａＮ）となった領域（基板接続領域１２１）が、上端側（電子走行層１３側）においてもｐ＝０（ＧａＮ）となった領域（能動層接続領域１２２）が、それぞれ設けられている。これらの領域間には、ｐ＝１（ＡｌＮ）となっている領域（高Ａｌ組成領域１２３）が設けられている。高Ａｌ組成領域１２３の抵抗率は、この緩衝層１２中で最も高くなっている。
【選択図】図１

Description

本発明は、窒化物半導体のヘテロ接合上に能動領域を具備する半導体装置の構造に関する。
化合物半導体を用いた半導体装置、特に高出力・高周波用の素子として、例えばＧａＮを用いた高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が用いられている。このＨＥＭＴ素子９０の断面構造の概略を図１０に示す。図において、基板９１上に、緩衝層９２を介して電子走行層９３、電子供給層９４がエピタキシャル成長によって形成される。ここで、電子走行層９３は半絶縁性（ノンドープ）ＧａＮで構成され、電子供給層９４はｎ−ＡｌＧａＮ（正確にはｎ型ＡｌｘＧａ１−ｘＮであり、ｘ＝０．２０程度）で構成される。ここで、電子走行層９３と電子供給層９４との界面の電子走行層９３側において、２次元電子ガス層が形成される。この２次元電子ガス層はソース電極９５とドレイン電極９６との間に形成され、これによりソース電極９５とドレイン電極９６間に電流が流れるが、この２次元電子ガスのチャンネルのオン・オフがゲート電極９７に印加した電圧によって制御され、スイッチング動作が行われる。この際、この２次元電子ガス中の電子の速度（移動度）は極めて高くなるため、高速動作が可能である。また、ＧａＮはＧａＡｓ等と比べてバンドギャップが大きいため、このＨＥＭＴ素子９０は高い絶縁耐圧をもち、高出力動作をすることができる。この場合、良好な増幅特性やスイッチング特性を得るためには、ソース電極９５とドレイン電極９６間に流れる電流のオン／オフ時の比率、あるいはこれらの間の抵抗のオフ／オン時の比率を大きくすることが必要である。なお、図１０に示された構造はＨＥＭＴ素子の最も単純な構造であり、実際には、例えばソース電極９５、ドレイン電極９６と電子供給層層９４とのコンタクトの形状やゲート電極９７近傍の形状等はより最適化され、図１０とは異なったものとなる場合が多い。
電子走行層９３や電子供給層９４は、基板９１上にエピタキシャル成長によって形成され、ＨＥＭＴ素子９０の特性は、電子走行層９３、電子供給層９４の結晶性の影響を大きく受ける。これらの結晶性や製造コストは基板９１の影響を大きく受けるため、基板９１の選定は重要である。基板９１としては、例えば、サファイアや半絶縁性のＳｉＣ等が用いられる。ただし、こうした材料（ウェハ）上に結晶性の良好な電子走行層９３（半絶縁性ＧａＮ）を直接形成することは困難であるため、他の材料からなる緩衝層９２を電子走行層９３と基板９１との間に形成することが必要となる。また、サファイアや半絶縁性のＳｉＣ等は高価であるため、他のウェハを用いることが検討されてきた。
近年は、ＧａＮのウェハとして、取り扱い容易な大きさのｎ−ＧａＮ（ｎ型ＧａＮ）ウェハを安価に得ることができるようになり、これを基板９１として用いることもできるようになった。例えば、特許文献１における第４の実施の形態として、ＧａＮウェハを基板９１として用いた構造のＨＥＭＴ素子が記載されている。この場合、この上に良好な特性の半絶縁性ＧａＮを電子走行層９３として形成することは、同じ材料であるため、比較的容易である。
また、ＨＥＭＴ素子９０のオン抵抗を小さくするという観点からは、例えば特許文献２の図１３、１４には、ソース電極９５から基板９１まで貫通した貫通電極を用い、ソース電極９５と基板９１とを強制的に同電位とする技術が記載されている。これによれば、基板９１の裏面に大きく形成された裏面電極をソース電極として使用できる。従って、特許文献２の段落番号００４６に記載されるように、ＨＥＭＴ素子９０の表面（上面）側にソース電極パッドを形成する必要がないため、チップ全体を有効利用することもできる。
特開２００９−１２６７２７号公報 特開２００６−２１６６７１号公報
しかしながら、上記の技術においては、ソース電極９５とドレイン電極９６間に高電圧を印加した場合の耐圧、あるいはこれらの間のリーク電流が問題になる。すなわち、オフ時のソース電極９５とドレイン電極９６間の絶縁抵抗が低くなる、あるいは、オン時のピンチオフ動作時においても同様にリーク電流が流れるため、その動作に支障をきたすことがある。
前記の通り、オン時に流れる電流の主体となる２次元電子ガス（チャンネル）はゲート電極９７直下を通り、ゲート電極９７に印加した電圧によってそのオン・オフは制御されるが、これ以外の経路でもソース電極９５とドレイン電極９６間には電流が流れる。こうした経路を流れる電流（電子の流れ）が上記のリーク電流の主体となる場合がある。こうした経路としては、例えば、図１０中の矢印で示されるように、緩衝層９２と基板９１を介した経路がある。例えば、上記のｎ−ＧａＮウェハを基板９１として用いた場合には、基板９１自身が電気伝導性であるため、この影響は大きい。
こうした状況を改善するために、ＧａＮよりも更にバンドギャップが広く、良絶縁性材料として知られているＡｌＮ層、あるいは、これとＧａＮとの混晶である半絶縁性のノンドープＡｌＧａＮ層を緩衝層９２としてｎ−ＧａＮウェハ（基板９１）上に形成し、その上に電子走行層９３を形成することが考えられる。しかしながら、この場合には、緩衝層９２を構成するＡｌＮやＡｌＧａＮと、電子走行層を構成するＧａＮとの間の格子不整合が大きく、これらの間の界面には転位等の結晶欠陥が多く形成され、この結晶欠陥層を介した電気伝導が起こる。従って、ソース電極９５とドレイン電極９６間にはリーク電流（バッファリーク）が流れる。この状況は、上記のサファイアやＳｉＣ等を基板として用いた場合も同様である。
こうした状況は、ＨＥＭＴ素子に限らず、ＧａＮを基板としたヘテロ構造をもち、横方向（基板面と平行な方向）に電流を流して動作するデバイス、例えばＭＥＳＦＥＴ（ＭＥｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）あるいはＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）等においても同様である。
従って、ＧａＮ基板上において、バッファリークを低減したデバイスを得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、導電性の窒化ガリウム（ＧａＮ）基板上に、緩衝層を介して、化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ＜１、ここで、ＭはＩｎ、Ｂのうちの１種を少なくとも含む）で表される組成をもつ能動層が形成された構成を具備し、該能動層において前記基板の基板面と平行な方向に電流が流されて動作する半導体装置であって、前記緩衝層は、化学式ＡｌｐＭｑＧａ１−ｐ−ｑＮ（０≦ｐ≦１、０≦ｑ≦１、０≦ｐ＋ｑ＜１）で表される組成をもち、かつ、その厚さ方向において、前記基板と接する側に形成され、ｐ＝ｑ＝０である基板接続領域と、前記能動層と接する側に形成され、ｐ＝ｘ、ｑ＝ｙである能動層接続領域と、前記基板接続領域と前記能動層接続領域との間に形成され、ｐ＞ｘであり、前記基板及び前記能動層よりも高い抵抗率をもつ高Ａｌ組成領域と、を具備することを特徴とする。
本発明の半導体装置において、前記緩衝層は、その厚さ方向において、前記高Ａｌ組成領域と前記基板接続領域との間に形成され、前記高Ａｌ組成領域側で前記高Ａｌ組成領域と同一の組成、及び前記基板接続領域側で前記基板接続領域と同一の組成となるように変化する傾斜組成をもつ基板側傾斜組成領域と、前記高Ａｌ組成領域と前記能動層接続領域との間に形成され、前記高Ａｌ組成領域側で前記高Ａｌ組成領域と同一の組成、及び前記能動層接続領域側で前記能動層接続領域と同一の組成となるように変化する傾斜組成をもつ能動層側傾斜組成領域と、を具備することを特徴とする。
本発明の半導体装置において、前記緩衝層は、その厚さ方向において、前記高Ａｌ組成領域におけるｐ＝ｐ１としたときに、ｐ＜ｐ１である低Ａｌ組成領域と隣接し、当該低Ａｌ組成領域を挟んで複数の前記高Ａｌ組成領域が配列された構成を具備することを特徴とする。
本発明の半導体装置において、前記高Ａｌ組成領域が３層以上形成され、前記緩衝層の厚さ方向における中央部に形成された前記高Ａｌ組成領域は、前記緩衝層の厚さ方向における両端部側に形成された前記高Ａｌ組成領域よりも、厚いことを特徴とする。
本発明の半導体装置において、前記高Ａｌ組成領域が４層以上形成され、前記緩衝層の厚さ方向における中央部に形成された前記低Ａｌ組成領域は、前記緩衝層の厚さ方向における両端部側に形成された前記低Ａｌ組成領域よりも、薄いことを特徴とする。
本発明の半導体装置において、前記高Ａｌ組成領域が３層以上形成され、前記緩衝層の厚さ方向における中央部に形成された前記高Ａｌ組成領域におけるｐの値が、前記緩衝層の厚さ方向における両端部側に形成された前記高Ａｌ組成領域におけるｐの値よりも、大きいことを特徴とする。
本発明の半導体装置において、前記高Ａｌ組成領域が４層以上形成され、前記緩衝層の厚さ方向における中央部に形成された前記低Ａｌ組成領域におけるｐの値が、前記緩衝層の厚さ方向における両端部側に形成された前記低Ａｌ組成領域におけるｐの値よりも、大きいことを特徴とする。
本発明の半導体装置において、前記能動層に接続して形成された電極のうちの一つが、前記緩衝層を貫通する貫通電極を介して前記基板に接続されることを特徴とする。
本発明の半導体装置において、前記基板における前記緩衝層が形成された面と反対側の面に裏面電極が形成され、前記貫通電極は、前記基板を貫通し、前記裏面電極に接続されることを特徴とする。
本発明は以上のように構成されているので、ＧａＮ基板上において、バッファリークを低減したデバイスを得ることができる。
本発明の第１の実施の形態に係るＨＥＭＴ素子の断面図、及びこのうちの緩衝層の組成分布を示す図である。 本発明の第１の実施の形態に係るＨＥＭＴ素子における緩衝層の組成分布の他の一例である。 本発明の第１の実施の形態に係るＨＥＭＴ素子における緩衝層の組成分布の他の一例である。 本発明の第２の実施の形態に係るＨＥＭＴ素子における緩衝層の組成分布の一例である。 本発明の第２の実施の形態に係るＨＥＭＴ素子における緩衝層の組成分布の他の一例である。 本発明の第２の実施の形態に係るＨＥＭＴ素子における緩衝層の組成分布の他の一例である。 本発明の第３の実施の形態に係るＨＥＭＴ素子における緩衝層の組成分布の一例である。 本発明の第３の実施の形態に係るＨＥＭＴ素子における緩衝層の組成分布の他の一例である。 本発明の第４の実施の形態に係るＨＥＭＴ素子の断面図である。 窒化物半導体を用いた従来のＨＥＭＴ素子の断面図である。
以下、本発明の実施の形態に係る半導体装置として、特に高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）素子について説明する。このＨＥＭＴ素子においては、ＧａＮ基板上にヘテロ構造が形成され、横方向、すなわち基板面と平行な方向に電流が流されて動作する。この際に、縦方向に流れるリーク電流（バッファリーク）が抑制された構造を具備する。
（第１の実施の形態）
図１に、第１の実施の形態に係るＨＥＭＴ素子の断面構造（左）、その緩衝層における組成分布（右）を示す。このＨＥＭＴ素子１０においては、基板１１としてｎ−ＧａＮ（ｎ型のＧａＮウェハ）が用いられる。この上に、緩衝層１２として、組成ｐが一定でないノンドープのＡｌｐＧａ１−ｐＮ層が用いられる。緩衝層１２上には、半絶縁性ＧａＮからなる電子走行層１３、ｎ−ＡｌＧａＮからなる電子供給層１４が、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法等によって順次形成される。電子走行層１３及び電子供給層１４は、共にＨＥＭＴ素子１０における能動層として機能する。ここで、電子供給層１４を構成するｎ−ＡｌＧａＮは、ｎ型のＡｌｘＧａ１−ｘＮ（ｘ＝０．２０程度）である。電子供給層１４上には、ソース電極１５、ドレイン電極１６が形成され、これらの間における電子走行層１３と電子供給層１４との界面の電子走行層１３側に２次元電子ガスが形成される。この２次元電子ガスからなるチャンネルのオン・オフが、空乏層を介してゲート電極１７に印加された電圧で制御される。ソース電極１５、ドレイン電極１６は、共に電子供給層１４（ｎ−ＡｌＧａＮ）とオーミック接触をする材料として、例えばＴｉ／Ａｕ等で構成される。ゲート電極１７は、ｎ−ＡｌＧａＮとショットキー接触をし、ｎ−ＡｌＧａＮ中に空乏層を形成する材料として、例えばＮｉ／Ａｕで構成される。
このＨＥＭＴ素子１０の特徴は、組成ｐが一定でないノンドープのＡｌｐＧａ１−ｐＮで緩衝層１２が構成されていることである。図１右のグラフにおいては、この緩衝層１２中における厚さ方向の位置を、基板１１側を下側、電子走行層１３側を上側として縦軸に示し、その位置における組成ｐの値を横軸にして示している。この組成においては、下端側（基板１１側）においてｐ＝０（ＧａＮ）となった領域（基板接続領域１２１）が、上端側（電子走行層１３側）においてもｐ＝０（ＧａＮ）となった領域（能動層接続領域１２２）が、それぞれ設けられている。これらの領域間には、ｐ＝１（ＡｌＮ）となっている領域（高Ａｌ組成領域１２３）が設けられている。高Ａｌ組成領域１２３の抵抗率は、この緩衝層１２中で最も高くなっている。
また、高Ａｌ組成領域１２３と基板接続領域１２１との間には、組成ｐが徐々に変動する傾斜組成をもった領域（基板側傾斜組成領域１２４）が設けられている。この領域においては、その組成ｐは、高Ａｌ組成領域１２３側でｐ＝１（高Ａｌ組成領域１２３と同一の組成）となり、基板接続領域１２１側でｐ＝０（基板接続領域１２１と同一の組成）となるように変化する。同様に、高Ａｌ組成領域１２３と能動層接続領域１２２との間には、組成ｐが徐々に変動する傾斜組成をもった領域（能動層側傾斜組成領域１２５）が設けられている。この領域においては、その組成ｐは、高Ａｌ組成領域１２３側でｐ＝１（高Ａｌ組成領域１２３と同一の組成）となり、能動層接続領域１２２側でｐ＝０（能動層接続領域１２２と同一の組成）となるように変化する。
この緩衝層１２全体はノンドープのＡｌｐＧａ１−ｐＮであり、半絶縁性となるが、その中でも特にｐ＝１となっている層（高Ａｌ組成領域１２３）は、ＧａＮの３．４ｅＶに対してそのバンドギャップが６．３ｅＶと大きなＡｌＮで構成されるため、高い絶縁性をもつ。従って、この緩衝層１２を介した電気伝導は抑制され、電子走行層１３から基板１１（ｎ−ＧａＮ）への電気伝導も抑制される。あるいは、この緩衝層１２の平均抵抗率は、基板１１、電子走行層１３よりも充分高くなっている。
一方、基板１１（ｎ−ＧａＮ）と接する下端近傍の基板接続領域１２１、電子走行層１３（半絶縁性ＧａＮ層）と接する上端近傍の能動層接続領域１２２は、基板１１や電子走行層１３と同じＧａＮで構成される。従って、これらの界面において格子不整合に起因する転位等の結晶欠陥が多く発生することはない。また、良好な特性の電子走行層１３（半絶縁性ＧａＮ層）を緩衝層１２上に成長させることができる。
また、緩衝層１２中においては、基板側傾斜組成領域１２４及び能動層側傾斜組成領域１２５が設けられている。基板接続領域１２１と高Ａｌ組成領域１２３間、及び能動層接続領域１２２と高Ａｌ組成領域１２３間では格子定数が異なるが、基板側傾斜組成領域１２４、及び能動層側傾斜組成領域１２５がこの格子不整合を緩和するため、これによって発生する転位等の結晶欠陥を減少させることができる。従って、緩衝層１２中における結晶欠陥を介した電気伝導も抑制される。
従って、この緩衝層１２を介したバッファリークは低減され、良好な特性のＨＥＭＴ素子１０を得ることができる。
ＭＯＶＰＥ法を用いてこの緩衝層１２を基板（ｎ−ＧａＮ）１１上に形成するに際しては、Ａｌの原料ガス（例えばＴＭＡ：トリメチルアルミニウム）の流量を、図１の組成分布に対応させて変化させればよい。ＭＢＥ法においても、同様にＡｌ分子線強度を変化させればよい。なお、図１中の基板側傾斜組成領域１２４及び能動層側傾斜組成領域１２５においては、ｐは連続的に変動しているが、この変動をステップ的としてもよく、緩衝層１２の形成方法によってこれらにおける組成変動は適宜設定することができる。また、図１の例では基板側傾斜組成領域１２４と能動層側傾斜組成領域１２５の厚さは等しく、組成変動は対称な形としているが、これらの厚さを等しくする必要はなく、組成変動を対称な形とする必要もなく、上記の効果を奏する限りにおいて任意である。
なお、上記の効果を奏する限りにおいて、高Ａｌ組成領域１２３（最も絶縁抵抗の高い領域）におけるｐをｐ＝１ではなく、０＜ｐ＜１の範囲で適宜設定することも可能である。一例として、図１に示された組成の代わりに、図２に示された組成分布を用いることができる。この場合には、高Ａｌ組成領域１２３におけるｐを１ではなく０．７０としている。この場合には、高Ａｌ組成領域１２３自身の絶縁性は図１の場合と比べて劣るが、高Ａｌ組成領域１２３の格子定数と基板接続領域１２１及び能動層接続領域１２２の格子定数とが近づくため、基板側傾斜組成領域１２４と能動層側傾斜組成領域１２５における結晶欠陥を更に減少させることができる。
また、上記の例では、電子走行層１３を半絶縁性ＧａＮ層としたが、例えばこれを半絶縁性（ノンドープ）のＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）層とすることもできる。この場合には、図３に示されるように、能動層接続領域１２２の組成を、この電子走行層の組成に適合させればよい。この場合には、電子走行層を半絶縁性のＡｌ０．６Ｇａ０．４Ｎ層としている。
なお、上記の例では、緩衝層１２はノンドープのＡｌｐＧａ１−ｐＮ層としたが、緩衝層１２の平均抵抗率を電子走行層１３、基板１１よりも高くする限りにおいて任意であり、抵抗性、応力や格子定数を制御するために、Ｃ、Ｍｇ、Ｆｅ等の不純物を適宜ドープすることも可能である。
また、上記の例では、基板１１をｎ−ＧａＮ、電子走行層１３の組成をＧａＮ、あるいはＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）とし、緩衝層１２中の組成をＡｌｐＧａ１−ｐＮ（０≦ｐ≦１）とした。しかしながら、ＧａＮ系の混晶である他の材料系も電子走行層１３として同様に使用できることは明らかである。例えば、電子走行層１３を、Ｇａ、Ａｌと同じＩＩＩＢ属元素であるインジウム（Ｉｎ）、ホウ素（Ｂ）を含んだ窒化物半導体混晶として、ＡｌｘＭｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ＜１、ここで、ＭはＩｎ、Ｂのうちの１種を少なくとも含む）で構成することもできる。この場合、緩衝層１２中の組成はノンドープのＡｌｐＭｑＧａ１−ｐ−ｑＮとし、基板接続領域１２１においてはｐ＝０、ｑ＝０（ＧａＮ）、能動層接続領域１２２においてはｐ＝ｘ、ｑ＝ｙ（電子走行層１３と同じ）とすることにより、基板１１／緩衝層１２界面、緩衝層１２／電子走行層１３界面の格子不整合を低減することができる。また、高Ａｌ組成領域１２３において、ｐ＞ｘとすることにより、緩衝層１２の抵抗率を基板１１及び電子走行層１３よりも高くすることができる。基板側傾斜組成領域１２４の組成は基板１１及び高Ａｌ組成領域１２３に応じ、能動層側傾斜組成領域１２５の組成は電子走行層１３及び高Ａｌ組成領域１２３に応じて、それぞれ上記と同様に設定することができる。
なお、上記の例ではＨＥＭＴ素子について説明したが、これ以外の電子デバイスにおいても本願発明が適用できることは明らかである。ＧａＮ基板とデバイス能動層との間に緩衝層が設けられ、横方向、すなわちＧａＮ基板の基板面と平行な方向に電流が流れるデバイスにおいて、緩衝層を介したリーク（バッファリーク）を減少させ、その耐圧を向上させることができる。
（第２の実施の形態）
第１の実施の形態のＨＥＭＴ素子においては、ＡｌｐＧａ１−ｐＮで構成され、２つの接続領域（基板接続領域、能動層接続領域）、高Ａｌ組成領域、２つの傾斜組成領域（基板側傾斜組成領域、能動層側傾斜組成領域）からなる緩衝層が用いられていた。第２の実施の形態のＨＥＭＴ素子の構造は図１左に示されたものと同様であるが、ここで用いられる緩衝層は、傾斜組成領域を用いずに同様の効果を奏する。
第２の実施の形態に係るＨＥＭＴ素子において用いられる緩衝層の組成分布（ＡｌｐＧａ１−ｐＮにおけるｐ）の一例を図４に示す。図１に示したＨＥＭＴ素子１０と異なるのは、緩衝層の組成分布だけである。
この緩衝層においては、傾斜組成領域がなく、ｐ＝０の層（ＧａＮ層：低Ａｌ組成領域１２６）とｐ＝１の層（ＡｌＮ層：高Ａｌ組成領域１２３）とが交互に形成され、下端及び上端には、第１の実施の形態と同様に、基板接続領域１２１、能動層接続領域１２２がそれぞれ形成されることによって、基板１１（ｎ−ＧａＮ）、電子走行層１３（半絶縁性ＧａＮ層）と整合している。この例では、高Ａｌ組成領域１２３としては、同一の厚さのものが等間隔で７層形成されている。
この構造においては、下端及び上端にそれぞれ基板接続領域１２１、能動層接続領域１２２を設けたことによって、電子走行層１３／緩衝層、緩衝層／基板１１界面の格子不整合の影響を低減している。これにより、これらの界面において格子不整合に起因する結晶欠陥が多く発生することはなく、良好な特性の電子走行層１３（半絶縁性ＧａＮ層）を緩衝層上に成長させることができることは第１の実施の形態と同様である。
また、緩衝層中の高Ａｌ組成領域１２３は、前記の通りに高い絶縁性をもつ。従って、この緩衝層は、図４中の上下方向においては高い絶縁性をもつ。
一方、この構造においては、傾斜組成領域がないため、高Ａｌ組成領域１２３／基板接続領域１２１、高Ａｌ組成領域１２３／能動層接続領域１２２、あるいは高Ａｌ組成領域１２３／低Ａｌ組成領域１２６界面においては大きな格子不整合が存在する。しかしながら、高Ａｌ組成領域１２３単体あるいは低Ａｌ組成領域１２６単体を薄くし、これらに歪みを内在させることによってこの格子不整合を吸収しやすい構成としている。従って、格子不整合による結晶欠陥は発生しにくく、この緩衝層における結晶欠陥を介した電気伝導は抑制される。
この構成においては、緩衝層を構成するＡｌｐＧａ１−ｐＮ層の組成は、ｐ＝０とｐ＝１の２種類のみである。従って、例えばＭＯＶＰＥ法を用いてこの緩衝層を形成するに際しては、ｐ＝０に対応したガス組成とｐ＝１に対応したガス組成とを適宜切り替えて成長を行うことで、図４の組成分布の緩衝層を基板１１上に形成することができる。従って、傾斜組成領域をもつ第１の実施の形態と比べて、より制御性よくこの緩衝層を形成することができる。
この緩衝層における組成分布の第１の変形例を図５に示す。図５の例においては、図４と同数の高抵抗層が配されているが、上端部側及び下端部側で高Ａｌ組成領域１２３が薄く、中央部で厚くなっている。この構成により、中央部において実質的に高Ａｌ組成領域１２３（ＡｌＮ）の寄与を大きくし、端部で高Ａｌ組成領域１２３（ＡｌＮ）の寄与を小さくしている、従って、図４の構造と比べて、電子走行層１３／緩衝層、緩衝層／基板１１界面の格子不整合の影響を更に低減することができる。その形成も、図４の組成の緩衝層と同様に行うことができる。また、高Ａｌ組成領域１２３が薄い場合にはトンネル電流によってその絶縁性が不充分となる場合があるが、この場合には厚い高Ａｌ組成領域１２３（ＡｌＮ層）を用いることができるため、この緩衝層における上下方向の絶縁性を更に高めることができる。この構成は、高Ａｌ組成領域１２３が３層以上設けられた場合に有効である。
また、この組成分布の第２の変形例を図６に示す。図６の例においては、同じ厚さの高Ａｌ組成領域１２３が複数用いられ、その厚さ方向の存在密度が、上下端部で小さく、中央部で大きくなっている。あるいは、低Ａｌ組成領域１２６の厚さが、上下端部で厚く、中央部で薄くなっている。これによって、図５の構成と同様に、中央部で高Ａｌ組成領域１２３（ＡｌＮ）の寄与を大きく、端部でその寄与を小さくしており、図５の構成と同様の効果を奏する。その形成も、図４の組成の緩衝層と同様に行うことができる。この構成は、低Ａｌ組成領域１２６が３層以上（これに対応した高Ａｌ組成領域１２３の総数が４層以上）設けられた場合に有効である。
第２の実施の形態において用いられる緩衝層においては、高Ａｌ組成領域１２３と低Ａｌ組成領域１２６を薄くかつ多層形成することによって、格子不整合を歪みによって吸収させやすい構成とした。この歪みは、高Ａｌ組成領域１２３と低Ａｌ組成領域１２６の配置を図４〜６のどの構成とするかと共に、これらの形成条件（基板温度やガス組成等）、基板１１の特性、電子走行層１３の厚さ、形成条件等に依存する。従って、高Ａｌ組成領域１２３及び低Ａｌ組成領域１２６の厚さや層数、あるいは図４〜６のどの構成とするかは、基板１１の特性や、高抵抗領域と低抵抗領域の形成条件、電子走行層１３の形成条件等に応じ、適宜設定することが可能であり、これによってこの緩衝層に内在する歪み量を調整することができる。
また、上記の例では、低Ａｌ組成領域１２６においてｐ＝０（ＧａＮ）、高Ａｌ組成領域１２３においてｐ＝１（ＡｌＮ）としたが、第１の実施の形態と同様に、これ以外の場合でも、同様の効果を奏することは明らかである。例えば、図２の場合と同様に、高Ａｌ組成領域１２３におけるｐを０＜ｐ＝ｐ１＜１としてもよい。この場合、低Ａｌ組成領域１２６におけるｐはｐ＜ｐ１とすればよい。
なお、電子走行層を半絶縁性ＧａＮでなく、例えば半絶縁性ＡｌＧａＮで構成した場合には、能動層接続領域の組成をこの半絶縁性ＡｌＧａＮ組成と適合させる点は、第１の実施の形態と同様である。更に、電子走行層をより一般的なＡｌｘＭｙＧａ１−ｘ−ｙＮとすることができる点についても同様である。
（第３の実施の形態）
第３の実施の形態において用いられる緩衝層は、第１の実施の形態と第２の実施の形態との両方の特徴を兼ね備え、高Ａｌ組成領域１２３と低Ａｌ組成領域１２６とが交互に複数設けられるが、これらの組成はこれらが設けられた厚さ方向における位置によって異なる。図７は、この一例を示す組成分布である。この例においては、厚さが一定の低Ａｌ組成領域１２６と高Ａｌ組成領域１２３とが等間隔で交互に形成され、低Ａｌ組成領域１２６においてはその深さによらずｐ＝０とされる。一方、高Ａｌ組成領域１２３におけるｐの値は深さによって変動し、上下端部で小さく、中央部で大きく設定され、これは図１の組成分布と類似している。この構成は、高Ａｌ組成領域１２３が３層以上設けられた場合に有効である。
従って、この場合においても、中央部で高Ａｌ組成領域１２３（ＡｌＮ）の寄与を大きく、端部でその寄与を小さくしており、図１、図５の構成と同様の効果を奏する。また、第２の実施の形態と同様に、内在する歪み量を調整することが可能であるが、第２の実施の形態と比べて、高Ａｌ組成領域１２３におけるｐの値を更にこの調整に用いることができる。従って、第２の実施の形態よりも更にこの歪み量の調整範囲が広くなる。
また、図７の構成の緩衝層の変形例の組成分布を図８に示す。この例においては、高Ａｌ組成領域１２３のｐの値（分布）は図７と同様である。一方、隣接する低Ａｌ組成領域１２６と高Ａｌ組成領域１２３において、高Ａｌ組成領域１２３のｐと、向かって上側にある低Ａｌ組成領域１２６のｐとの差分が一定となるように、低Ａｌ組成領域のｐが調整されている。この構成においても、図７の組成分布の緩衝層と同様の効果を奏することは明らかである。なお、この場合には、隣接しない高Ａｌ組成領域１２３と低Ａｌ組成領域１２６との関係において、高Ａｌ組成領域１２３におけるｐの値が、低Ａｌ組成領域１２６におけるｐの値よりも小さくなる場合がある。従って、この場合の高Ａｌ組成領域１２３とは、上下に隣接する領域（低Ａｌ組成領域１２６）よりも大きなｐをもった領域であり、低Ａｌ組成領域１２６とは、上下に隣接する領域（高Ａｌ組成領域１２３）よりも小さなｐをもった領域であると定義される。また、この構成は、低Ａｌ組成領域１２６が３層以上（これに対応した高Ａｌ組成領域１２３の総数が４層以上）設けられた場合に有効である。図８の構成の場合には、隣接する高Ａｌ組成領域１２３と低Ａｌ組成領域１２６間の格子不整合を緩衝層の全域にわたり低減することができる。
なお、図７、８に示された組成分布においては、高Ａｌ組成領域１２３の厚さ、低Ａｌ組成領域１２６の厚さは一定とされたが、第２の実施の形態と同様に、端部で高Ａｌ組成領域１２３を薄く、中央部で厚くする設定等とすることもできる。また、図８に示された組成分布において、全ての高Ａｌ組成領域１２３におけるｐを一定（例えばｐ＝１）とし、低Ａｌ組成領域１２６におけるｐの値だけを図８のような分布とすることもできる。また、図８においては、高Ａｌ組成領域１２３のｐと、隣接する（向かって上側にある）低Ａｌ組成領域１２６のｐとの差分が一定となるような分布をしていたが、この差分が、中央部側で大きく、上下端部側で小さくなる分布とすることも可能である。
なお、電子走行層を半絶縁性ＧａＮでなく、半絶縁性ＡｌＧａＮで構成した場合には、緩衝層における上端部の低抵抗領域をＧａＮとせずに、この半絶縁性ＡｌＧａＮ組成と適合させる点は第１、第２の実施の形態と同様である。電子走行層をより一般的なＡｌｘＭｙＧａ１−ｘ−ｙＮとすることができる点についても同様である。
（第４の実施の形態）
第１〜第３の実施の形態に係るＨＥＭＴ素子においては、緩衝層の構造を最適化することにより、バッファリークが抑制され、オフ抵抗を増大させることができた。しかしながら、実際のＨＥＭＴ素子等においては、オフ抵抗を増大させるだけでなく、オン抵抗を減少させ、オフ抵抗／オン抵抗比率を増大させることも重要である。図９は、第１〜第３の実施の形態における緩衝層を用いてバッファリークを抑制した上で、更にオン抵抗を減少させ、オフ抵抗／オン抵抗比率を増大させた第４の実施の形態となるＨＥＭＴ素子の断面図である。
このＨＥＭＴ素子３０においては、図１の構成と同様に、基板３１（ｎ−ＧａＮウェハ）上に、緩衝層３２、電子走行層３３（半絶縁性ＧａＮ）、電子供給層３４（ｎ−ＡｌＧａＮ）、ソース電極３５、ドレイン電極３６、ゲート電極３７が形成されている。緩衝層３２としては、第１〜第３の実施の形態におけるものを用いることができる。ここでは、電流が流される電極のうちの一方であるソース電極３５と基板３１との間に、電子走行層３３、緩衝層３２、及び基板３１を貫通する貫通電極３８が形成されている。この貫通電極３８、基板３１の裏面に形成された裏面電極３９に接続されている。
貫通電極３８及び裏面電極３９の構成及び効果は、特許文献２における第７の実施の形態（図１４）に記載されたものと同様である。すなわち、この構造によって、裏面に大きく形成された裏面電極３９をソースとして用いることができるため、オン抵抗を減少させることができる。また、ＨＥＭＴ素子３０の表面（上面）側にソース電極パッドを形成する必要がないため、チップ全体を有効利用することもできる。この構造は、基板３１が導電性であるために特に有効である。
一方で、この構造をとる際には、裏面電極３９（ソース）とドレイン電極３６との実質的な距離が図１の構造よりも近くなる。更に、基板３１は導電性であるため、これらの間の絶縁性は、主に緩衝層３２によって決まる。従って、高Ａｌ組成領域によって高い絶縁性が保たれ、かつ結晶欠陥による電気伝導も抑制された第１〜第３の実施の形態に係る緩衝層を用いることが、この構造を用いる際には特に有効である。
すなわち、これによって、このＨＥＭＴ素子３０は、高いオフ抵抗／オン抵抗比率を得ることができる。同様の構成はＳＢＤにおいても用いることができる。この場合には、アノード又はカソード電極と基板３１との間に貫通電極を形成した構造とすることができる。
なお、特許文献２の図１３と同様に、基板３１が高い導電性をもつ場合には、必ずしも貫通電極３８が基板３１を貫通する必要はなく、この場合でも、同様にオン抵抗を低くすることができる。また、オン抵抗を低くできる限りにおいて、裏面電極３９の構成も任意であり、必ずしも裏面電極３９を基板３１の裏面全体に設ける必要はない。
前記と同様に、この第４の実施の形態における貫通電極３８を用いた構造も、ＨＥＭＴ素子、ＳＢＤに限らず、これ以外の電子デバイスにおいても適用できることは明らかである。
１０、３０、９０ ＨＥＭＴ素子
１１、３１、９１ 基板（ｎ−ＧａＮ）
１２、３２、９２ 緩衝層
１３、３３、９３ 電子走行層（能動層）
１４、３４、９４ 電子供給層（能動層）
１５、３５、９５ ソース電極
１６、３６、９６ ドレイン電極
１７、３７、９７ ゲート電極
３８ 貫通電極
３９ 裏面電極
１２１ 基板接続領域（緩衝層）
１２２ 能動層接続領域（緩衝層）
１２３ 高Ａｌ組成領域（緩衝層）
１２４ 基板側傾斜組成領域（緩衝層）
１２５ 能動層側傾斜組成領域（緩衝層）
１２６ 低Ａｌ組成領域（緩衝層）

Claims (9)

  1. 導電性の窒化ガリウム（ＧａＮ）基板上に、緩衝層を介して、化学式ＡｌｘＭｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ＜１、ここで、ＭはＩｎ、Ｂのうちの１種を少なくとも含む）で表される組成をもつ能動層が形成された構成を具備し、該能動層において前記基板の基板面と平行な方向に電流が流されて動作する半導体装置であって、
    前記緩衝層は、
    化学式ＡｌｐＭｑＧａ１−ｐ−ｑＮ（０≦ｐ≦１、０≦ｑ≦１、０≦ｐ＋ｑ＜１）で表される組成をもち、かつ、その厚さ方向において、
    前記基板と接する側に形成され、ｐ＝ｑ＝０である基板接続領域と、
    前記能動層と接する側に形成され、ｐ＝ｘ、ｑ＝ｙである能動層接続領域と、
    前記基板接続領域と前記能動層接続領域との間に形成され、ｐ＞ｘであり、前記基板及び前記能動層よりも高い抵抗率をもつ高Ａｌ組成領域と、
    を具備する、
    ことを特徴とする半導体装置。
  2. 前記緩衝層は、その厚さ方向において、
    前記高Ａｌ組成領域と前記基板接続領域との間に形成され、前記高Ａｌ組成領域側で前記高Ａｌ組成領域と同一の組成、及び前記基板接続領域側で前記基板接続領域と同一の組成となるように変化する傾斜組成をもつ基板側傾斜組成領域と、
    前記高Ａｌ組成領域と前記能動層接続領域との間に形成され、前記高Ａｌ組成領域側で前記高Ａｌ組成領域と同一の組成、及び前記能動層接続領域側で前記能動層接続領域と同一の組成となるように変化する傾斜組成をもつ能動層側傾斜組成領域と、
    を具備することを特徴とする請求項１に記載の半導体装置。
  3. 前記緩衝層は、その厚さ方向において、
    前記高Ａｌ組成領域におけるｐ＝ｐ１としたときに、ｐ＜ｐ１である低Ａｌ組成領域と隣接し、当該低Ａｌ組成領域を挟んで複数の前記高Ａｌ組成領域が配列された構成を具備することを特徴とする請求項１に記載の半導体装置。
  4. 前記高Ａｌ組成領域が３層以上形成され、
    前記緩衝層の厚さ方向における中央部に形成された前記高Ａｌ組成領域は、前記緩衝層の厚さ方向における両端部側に形成された前記高Ａｌ組成領域よりも、厚いことを特徴とする請求項３に記載の半導体装置。
  5. 前記高Ａｌ組成領域が４層以上形成され、
    前記緩衝層の厚さ方向における中央部に形成された前記低Ａｌ組成領域は、前記緩衝層の厚さ方向における両端部側に形成された前記低Ａｌ組成領域よりも、薄いことを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記高Ａｌ組成領域が３層以上形成され、
    前記緩衝層の厚さ方向における中央部に形成された前記高Ａｌ組成領域におけるｐの値が、前記緩衝層の厚さ方向における両端部側に形成された前記高Ａｌ組成領域におけるｐの値よりも、大きいことを特徴とする請求項３から５までのいずれか１項に記載の半導体装置。
  7. 前記高Ａｌ組成領域が４層以上形成され、
    前記緩衝層の厚さ方向における中央部に形成された前記低Ａｌ組成領域におけるｐの値が、前記緩衝層の厚さ方向における両端部側に形成された前記低Ａｌ組成領域におけるｐの値よりも、大きいことを特徴とする請求項３から６までのいずれか１項に記載の半導体装置。
  8. 前記能動層に接続して形成された電極のうちの一つが、前記緩衝層を貫通する貫通電極を介して前記基板に接続されることを特徴とする請求項１から請求項７までのいずれか１項に記載の半導体装置。
  9. 前記基板における前記緩衝層が形成された面と反対側の面に裏面電極が形成され、
    前記貫通電極は、前記基板を貫通し、前記裏面電極に接続されることを特徴とする請求項８に記載の半導体装置。
JP2009163838A 2009-07-10 2009-07-10 半導体装置 Active JP5564842B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009163838A JP5564842B2 (ja) 2009-07-10 2009-07-10 半導体装置
US12/833,483 US8563984B2 (en) 2009-07-10 2010-07-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009163838A JP5564842B2 (ja) 2009-07-10 2009-07-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2011018844A true JP2011018844A (ja) 2011-01-27
JP5564842B2 JP5564842B2 (ja) 2014-08-06

Family

ID=43426801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009163838A Active JP5564842B2 (ja) 2009-07-10 2009-07-10 半導体装置

Country Status (2)

Country Link
US (1) US8563984B2 (ja)
JP (1) JP5564842B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157229A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
WO2012157228A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
WO2013008461A1 (ja) * 2011-07-11 2013-01-17 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法
JP2013038218A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013069714A (ja) * 2011-09-20 2013-04-18 Advanced Power Device Research Association 窒化物半導体素子及び製造方法
JP2014522581A (ja) * 2011-06-30 2014-09-04 ピーカント・リサーチ・リミテッド・ライアビリティ・カンパニー 半導体デバイス用の欠陥低減構造
WO2014192229A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 半導体装置
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015135946A (ja) * 2014-01-16 2015-07-27 エルジー エレクトロニクス インコーポレイティド 窒化物半導体素子及びその製造方法
JP2018064103A (ja) * 2013-06-06 2018-04-19 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP2020043357A (ja) * 2015-08-10 2020-03-19 ローム株式会社 窒化物半導体デバイス
WO2021245895A1 (ja) * 2020-06-05 2021-12-09 三菱電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
US8692319B2 (en) * 2011-06-03 2014-04-08 Infineon Technologies Austria Ag Lateral trench MESFET
US8637924B2 (en) 2011-06-03 2014-01-28 Infineon Technologies Austria Ag Lateral trench MESFET
US20130087803A1 (en) * 2011-10-06 2013-04-11 Epowersoft, Inc. Monolithically integrated hemt and schottky diode
CN103117209B (zh) * 2013-02-01 2015-05-13 中山大学 一种渐变AlGaN层的制备方法及采用该方法得到的器件
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124173A (ja) * 1984-08-31 1986-06-11 テキサス　インスツルメンツ　インコ−ポレイテツド 超格子半導体デバイス
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2006216671A (ja) * 2005-02-02 2006-08-17 Toshiba Corp 窒素化合物半導体素子
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2007311537A (ja) * 2006-05-18 2007-11-29 National Institute Of Information & Communication Technology ＧａＮ系電界効果トランジスタ
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
WO2009066434A1 (ja) * 2007-11-19 2009-05-28 Nec Corporation 電界効果トランジスタおよびその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326232A (ja) 2000-05-12 2001-11-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP3481225B2 (ja) 2000-11-21 2003-12-22 松下電器産業株式会社 半導体装置及び通信システム用機器
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
JP4645034B2 (ja) 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
US7052942B1 (en) * 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
JP4824920B2 (ja) 2003-10-20 2011-11-30 パナソニック株式会社 Ｉｉｉ族元素窒化物結晶半導体デバイス
JP2005311326A (ja) 2004-03-22 2005-11-04 Matsushita Electric Ind Co Ltd 半導体素子
JP4379208B2 (ja) 2004-06-03 2009-12-09 三菱電機株式会社 窒化物半導体装置の製造方法
JP2006134935A (ja) 2004-11-02 2006-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US7326962B2 (en) 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
JP2006295126A (ja) 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP2006269586A (ja) 2005-03-23 2006-10-05 Toshiba Corp 半導体素子
JP2006303475A (ja) 2005-03-23 2006-11-02 Nichia Chem Ind Ltd 電界効果トランジスタ
JP5135686B2 (ja) 2005-03-23 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子
JP5051980B2 (ja) 2005-03-31 2012-10-17 住友電工デバイス・イノベーション株式会社 半導体装置
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
JP4821178B2 (ja) 2005-06-15 2011-11-24 住友電気工業株式会社 電界効果トランジスタ
JP4593402B2 (ja) 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP2007103451A (ja) 2005-09-30 2007-04-19 Toshiba Corp 半導体装置及びその製造方法
JP5182835B2 (ja) 2005-11-14 2013-04-17 独立行政法人産業技術総合研究所 リサーフ構造を用いた窒化物半導体ヘテロ接合トランジスタ
TWI311796B (en) 2005-11-17 2009-07-01 Ememory Technology Inc Semiconductor device and manufacturing method thereof
JP2007142243A (ja) 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法
JP2007266203A (ja) 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体素子
JP2007305609A (ja) 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2007294769A (ja) 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP2008130655A (ja) 2006-11-17 2008-06-05 Toshiba Corp 半導体素子
CN101611479B (zh) 2007-02-16 2012-05-02 住友化学株式会社 氮化镓系外延结晶、其制造方法及场效应晶体管
JP2009126727A (ja) 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd ＧａＮ基板の製造方法、ＧａＮ基板及び半導体デバイス

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124173A (ja) * 1984-08-31 1986-06-11 テキサス　インスツルメンツ　インコ−ポレイテツド 超格子半導体デバイス
JP2004363563A (ja) * 2003-05-15 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2006216671A (ja) * 2005-02-02 2006-08-17 Toshiba Corp 窒素化合物半導体素子
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2007311537A (ja) * 2006-05-18 2007-11-29 National Institute Of Information & Communication Technology ＧａＮ系電界効果トランジスタ
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
WO2009066434A1 (ja) * 2007-11-19 2009-05-28 Nec Corporation 電界効果トランジスタおよびその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157228A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
JP2012243871A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2012243868A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
WO2012157229A1 (ja) * 2011-05-17 2012-11-22 次世代パワーデバイス技術研究組合 半導体素子及びその製造方法
US9105469B2 (en) 2011-06-30 2015-08-11 Piquant Research Llc Defect mitigation structures for semiconductor devices
JP2014522581A (ja) * 2011-06-30 2014-09-04 ピーカント・リサーチ・リミテッド・ライアビリティ・カンパニー 半導体デバイス用の欠陥低減構造
WO2013008461A1 (ja) * 2011-07-11 2013-01-17 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物エピタキシャル基板およびその製造方法
JP2013021124A (ja) * 2011-07-11 2013-01-31 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
US10727303B2 (en) 2011-07-11 2020-07-28 Dowa Electronics Materials Co., Ltd. Group III nitride epitaxial substrate and method for manufacturing the same
JP2013038218A (ja) * 2011-08-08 2013-02-21 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013069714A (ja) * 2011-09-20 2013-04-18 Advanced Power Device Research Association 窒化物半導体素子及び製造方法
US8860038B2 (en) 2011-09-20 2014-10-14 Furukawa Electric Co., Ltd. Nitride semiconductor device and manufacturing method for the same
WO2014192229A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 半導体装置
US9401420B2 (en) 2013-05-31 2016-07-26 Shanken Electric Co., Ltd. Semiconductor device
TWI574310B (zh) * 2013-05-31 2017-03-11 Sanken Electric Co Ltd Semiconductor device
JP2014236080A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 半導体装置
JP2018064103A (ja) * 2013-06-06 2018-04-19 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015135946A (ja) * 2014-01-16 2015-07-27 エルジー エレクトロニクス インコーポレイティド 窒化物半導体素子及びその製造方法
US9252220B2 (en) 2014-01-16 2016-02-02 Lg Electronics Inc. Nitride semiconductor device and fabricating method thereof
JP2020043357A (ja) * 2015-08-10 2020-03-19 ローム株式会社 窒化物半導体デバイス
WO2021245895A1 (ja) * 2020-06-05 2021-12-09 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2021245895A1 (ja) * 2020-06-05 2021-12-09

Also Published As

Publication number Publication date
JP5564842B2 (ja) 2014-08-06
US8563984B2 (en) 2013-10-22
US20110006308A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
JP5564842B2 (ja) 半導体装置
JP6371986B2 (ja) 窒化物半導体構造物
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
US7898004B2 (en) Semiconductor heterostructure diodes
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US9911842B2 (en) Nitride semiconductor device, production method thereof, diode, and field effect transistor
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP2011071356A (ja) 半導体装置
KR20190058668A (ko) 반도체 디바이스 및 반도체 디바이스를 설계하는 방법
CN103311291B (zh) 半导体器件及方法
US8564021B2 (en) Semiconductor device and its manufacturing method
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
US9087890B2 (en) Semiconductor device
JP5655424B2 (ja) 化合物半導体装置
US20130256681A1 (en) Group iii nitride-based high electron mobility transistor
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
JP2008053436A (ja) 半導体素子
JP7361723B2 (ja) 窒化物半導体装置
JP2015008244A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
TW202141787A (zh) 半導體結構以及半導體裝置
JP2010056340A (ja) 半導体装置
US9627489B2 (en) Semiconductor device
US20230170408A1 (en) Semiconductor structures and manufacturing methods thereof
KR102087945B1 (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5564842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250