JP2006303475A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2006303475A JP2006303475A JP2006080681A JP2006080681A JP2006303475A JP 2006303475 A JP2006303475 A JP 2006303475A JP 2006080681 A JP2006080681 A JP 2006080681A JP 2006080681 A JP2006080681 A JP 2006080681A JP 2006303475 A JP2006303475 A JP 2006303475A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- type impurity
- effect transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本発明は、リーク電流を軽減し耐圧をより向上させた窒化物半導体からなるFETを提供することを目的とする。
【解決手段】
本発明は、基板101と、窒化物半導体からなるバッファ層102と、窒化物半導体からなる第1の半導体層103aと、窒化物半導体からなる第2の半導体層103bと、を順に有する電界効果トランジスタであって、少なくともバッファ層102と第1の半導体層103aはp型不純物を含み、バッファ層102のp型不純物濃度は第1の半導体層103aよりも高く、第1の半導体層103aのp型不純物濃度は第2の半導体層103bよりも高くなるよう構成されていることを特徴とする。
【選択図】 図1
Description
まず、MOCVD反応炉内にサファイア基板101を配置し、C面サファイア基板101の表面を水素雰囲気中で、基板温度を1100℃まで上昇させて、水素を流しながらクリーニングする。
本発明におけるFETでは、その基本的な構造として、下地層を介して、その下地層の上に、素子として機能する能動領域を有する。下地層は、上記実施例では、バッファ層、第1の半導体層を少なくとも有するものであり、好ましくは、これに加えて、第2の半導体層の基板側の一部領域を有する。下地層は、基板の上に設けられ、素子領域となる能動領域を形成するために、主に結晶性を良くするために、形成される。
具体的には、その検討用の比較例として、200ÅのアンドープGaNのバッファ層と3μmのアンドープGaN層の積層を、エッチング除去により約3μm、約2μm、約0.5μmの各膜厚の半導体層として、そこに側面電極を設けてその層全体について測定する。この時の単位立方のキャリア濃度は、1016/cm−3台で、3μmから2μmになると僅かに高くなり、2μmから0.5μmになると急激に高くなる。
また、単位平方の移動度及びキャリア濃度は、それぞれ100〜120cm2/Vs、4〜6×1012/cm2の範囲となる。従って、基板から膜厚0.5μmの領域に残留キャリアの多くが分布していると考えられる。他方、上記実施例と同様にして作製し、上記検討例と同様に、本発明の検討例として0.5μmの検体を作製して、ホール測定しても、高抵抗なため、測定できないものとなる。
更に、ドーパントについて検討してみると、上記実施例においてバッファ層へのドーパントをFeとする場合では、上記下地層の測定では移動度が上記実施例に比べて1/3程度低下し、そのHEMTのオン耐圧が比較例1,2よりも悪くなり、100V未満となる傾向が観られ、一方でリーク電流、リークパスについては比較例1,2よりも改善する傾向が観られる。他方、ドーパントをZnとする場合では、上記下地層の測定では上記実施例に比べて、ほぼ同程度の各特性となる傾向が観られる。
従って、深層部の基板方向に向かって、不純物濃度が高くなる勾配を有することで、縦方向のパスが閉じるように機能させ、且つ能動領域の結晶性を高い状態とできると考えられる。特に横方向パスが存在すると考えられるバッファ層近くに設けられる第1の半導体層に、このような濃度勾配を設けることで、上記パスの閉塞作用を高められ、能動領域と下地層間に介在して互いを離間する第2の半導体層による結晶性回復作用も高められると考えられる。そのため、第1の半導体層の膜厚としては、成長方法・条件などに依存する残留キャリア、リークパスの状態によるが、上記実施例では、0.5〜1μmの範囲で設けられることが好ましい。
バッファ層は、基板と半導体層との間に設けられ、基板と半導体層との格子整合性を良好にしたり、半導体層の結晶成長を可能にするように機能する。具体的には、半導体結晶の結晶核の核形成、核成長する層となる。このような核形成、核成長の層としては、上記実施例に示すように、低温成長バッファ層、2段階成長を用いる他に、別の方法によるバッファ層形成、さらには半導体層とは異なる異種材料を介在させる方法なども、用いることができる。これは、半導体層とバッファ層との間における結晶性の違いなどの異質性が存在すれば、上記リークパスが形成されると考えられるためである。
バッファ層102のp型不純物濃度は、その成長条件として、具体例としては1×1018/cm3〜5×1021/cm3、好ましくは1×1019/cm3〜1×1021/cm3、さらに好ましくは1×1019/cm3〜5×1020/cm3として形成することができる。これにより、バッファ層102と第1の半導体層103aが一体となって、再現性よく本発明の効果が得られるとともに、本発明の効果をより向上させることができる。また、拡散によりp型不純物を第1の半導体層に含有させる場合、第1の半導体層に本発明の効果を奏するのに適した濃度、濃度分布で再現性よくp型不純物を含有させることができる。
第1の半導体層103aのp型不純物濃度は、具体例としては5×1016/cm3〜1×1019/cm3、好ましくは5×1016/cm3〜5×1018/cm3、さらに好ましくは1×1017/cm3〜1×1018/cm3とすることができる。これにより、バッファ層102と第1の半導体層103aが一体となって、再現性よく本発明の効果が得られるとともに、本発明の効果をより向上させることができる。
上述の検討例と同様に、残し膜厚800nmの本発明に係る検体を作製し、SIMS分析に供して、不純物の濃度分布を検討すると、約400nmの膜厚まで約1.8×1018/cm3の濃度がほぼ一定の分布が観られ、さらにそこから表面まで、バックグラウンドレベルの1×1017/cm3へ、単純に濃度が下がる濃度勾配が観られる。従って、上記残留キャリアの主分布領域である0.5μmまでの領域では、ほぼ一定のp型不純物濃度の分布を有し、一方で、第2の半導体層側に向かって濃度が下降する濃度勾配を併せて有する第1の半導体層となっていることがわかる。
なお、バッファ層、第1の半導体層、第2の半導体層は互いに異なる組成としてもよく、同様に、スペーサ層、キャリア供給層も互いに異なる組成としてもよい。
本発明に係るFETは、下地層の上に設けられた能動領域でもって、素子駆動する構造となり、具体的には後述するキャリア走行層(チャネル)、キャリア供給層を備える構造を有し、更に、能動領域に電極が設けられた素子構造となる。
上記実施例では、キャリアが基板面にほぼ平行にキャリア走行方向とする横方向伝導型の素子となっているが、縦方向のキャリア走行を有する構造でも良く、また、電子をキャリアとするユニポーラ素子としているが、正孔をキャリアとしても良い。更に、第2の半導体層は、第1の半導体層側の領域を下地層として用い、他方、上方の第3の半導体層側の領域をチャネルとして、能動領域として用いているが、能動領域を設けずに、下地層としてだけ用いても良く、能動領域のキャリアと異なる導電型として逆導電型層としても良い。しかしながら、窒化物半導体においては、基板側のp型化が困難であるため、下地層として用いることが好ましい。
このように、下地層、又は、それに加えて第2の半導体層内の下地機能を有する領域は、半絶縁性、i型層として設けることが、好ましい。
第2の半導体層は、下地層と能動領域間に両者を離間させるように介在させることで、能動領域への下地層の不純物含有による悪影響を低減させることができる。上記下地層の不純物含有による結晶性悪化は、不純物濃度が低く、具体的には第1の半導体層より低く、調整された領域を、第2の半導体層に設けることであり、これにより結晶性回復が期待される。このとき、この領域の膜厚としては、好ましくは1μm以上、更に好ましくは1.5μm以上であると、十分な結晶性が得られる。他方、キャリア走行部となるチャネルを設ける場合には、この濃度調整領域の上に設けることが好ましく、具体的には、表面近傍の数nmの領域が割り当てられても良い。
第2の半導体層103bのp型不純物濃度は、具体例としては5×1017/cm3未満、好ましくは1×1017/cm3未満、さらに好ましくは5×1016/cm3未満とすることができる。これにより、第2の半導体層103bのキャリア(電子)移動度をより向上させることができる。なお、これらの範囲には、実際にその範囲でp型不純物を含有する場合と、p型不純物を含有しない場合とを含むものとする。上記結晶性を考慮すると、不純物無添加、アンドープで形成されることが好ましい。
実施例では、基板としてC面サファイア基板を用いているが、各半導体層を積層する基板としては、異種基板が好適に用いられ、他にも、R面、A面のサファイア(Al2O3)、スピネル(MgAl2O4)などの絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si等の導電性基板若しくは半導体基板が挙げられ、バッファ層を必要とする窒化物半導体と異なる基板を用いることができる。また、半導体層と同種材料の窒化物基板、例えばGaN、AlNを用いて、バッファ層を設けることもできるが、このような同種材料の基板では、下地層、特にバッファ層によるリークパスの問題が発生しない場合が考えられる。しかしながら、本発明の効果をより効果的に再現性よく得るにはサファイア基板を用いることが好ましい。
以下では、第2の半導体層の上に設けられる第3の半導体層、また素子構造層となるスペーサ層、キャリア供給層、加えて、キャリア走行層などの能動領域について説明する。
上記実施例では、バッファ層、第1の半導体層、第2の半導体層としてGaN、スペーサ層、キャリア供給層としてAlGaNを用いているが、例えば、バッファ層としてAlN、AlGaN等、各層において実施例と異なる組成の窒化物半導体を用いることもできる。
上記実施例において、バッファ層102を成長させる際にCp2Mgを供給しない以外は同様にHEMTを作製する。つまり、比較例1のHEMTは、バッファ層102及び第1の半導体層103aにMgが含有されていないことのみが実施例と異なる。
実施例において、Cp2Mgを供給しないでバッファ層102を成長させ、Cp2Mgを供給してGaN層を形成させ、さらにGaN層103を形成させる以外は、同様に作製する。詳細には、バッファ層とGaN層103との間に設けたMgを含むGaN層は、膜厚200Å、Mg濃度5×1019/cm3になるように形成する。
このように、比較例2と上記実施例との対比により、上述したp型不純物濃度分布、その領域の位置が、FETの特性、特に上記リーク問題に重要な要因となることがわかる。
102・・・バッファ層
103a・・・第1の半導体層
103b・・・第2の半導体層(キャリア走行層)
103・・・GaN層
104・・・AlGaN層(スペーサ層)
105・・・n型AlGaN層(キャリア供給層)
111、311・・・ソース電極
112、312・・・ゲート電極
113、313・・・ドレイン電極
301・・・基板
302・・・バッファ層
303・・・キャリア走行層
305・・・キャリア供給層
Claims (14)
- 基板と、窒化物半導体の第1の半導体層とその上に窒化物半導体の第2の半導体層の少なくとも一部とを有する下地層と、その上に窒化物半導体の能動領域を有する電界効果トランジスタであって、
前記第1の半導体層がp型不純物を含み、該p型不純物濃度が前記第2の半導体層より高いと共に、前記第1の半導体層がi型層若しくは半絶縁性の層である電界効果トランジスタ。 - 請求項1に記載の電界効果トランジスタであって、前記第2の半導体層の膜厚が、1μm以上である電界効果トランジスタ。
- 請求項1又は2に記載の電界効果トランジスタであって、前記第1の半導体層のp型不純物濃度は、5×1016/cm3〜1×1019/cm3である電界効果トランジスタ。
- 請求項1〜3のいずれかに記載の電界効果トランジスタであって、前記能動領域がn型不純物を含む、若しくは、前記能動領域内を移動するキャリアが電子である電界効果トランジスタ。
- 請求項1〜4のいずれかに記載の電界効果トランジスタであって、前記第2の半導体層の上端一部にチャネルが設けられると共に、該チャネルが前記能動領域に含まれたHEMTである電界効果トランジスタ。
- 電界効果トランジスタの製造方法であって、
基板上に、窒化物半導体からなる、バッファ層、第1の半導体層、第2の半導体層、を少なくとも順次積層して積層構造を形成する工程を具備し、
前記第1の半導体層がp型不純物を有すると共に、該p型不純物濃度が前記第2の半導体層より高い電界効果トランジスタの製造方法。 - 請求項6に記載の電界効果トランジスタのであって、前記積層構造を形成する工程において、前記バッファ層の成長時若しくは前記第1の半導体層成長前にp型不純物をドープし、前記第1の半導体層又は第1及び2の半導体層の成長時に不純物をほぼアンドープとする電界効果トランジスタの製造方法。
- 請求項7に記載の電界効果トランジスタの製造方法であって、前記第1の半導体層のp型不純物濃度が、基板側から第2の半導体層側に向かって減少する傾向の分布を有する電界効果トランジスタの製造方法。
- 基板と、窒化物半導体からなるバッファ層と、窒化物半導体からなる第1の半導体層と、窒化物半導体からなる第2の半導体層と、を順に有する電界効果トランジスタであって、
少なくとも前記バッファ層と前記第1の半導体層は、p型不純物を含み、
前記バッファ層のp型不純物濃度は、前記第1の半導体層よりも高く、
前記第1の半導体層のp型不純物濃度は、前記第2の半導体層よりも高くなるよう構成されていることを特徴とする電界効果トランジスタ。 - 請求項9に記載の電界効果トランジスタであって、
前記第1の半導体層のp型不純物濃度は、前記バッファ層と前記第1の半導体層との界面又はその近傍から前記第2の半導体層側へ、減少するよう構成されていることを特徴とする電界効果トランジスタ。 - 請求項9又は10に記載の電界効果トランジスタであって、
前記バッファ層のp型不純物濃度は、1×1018/cm3〜5×1021/cm3であることを特徴とする電界効果トランジスタ。 - 請求項9〜11のいずれかに記載の電界効果トランジスタであって、
前記第1の半導体層のp型不純物濃度は、5×1016/cm3〜1×1019/cm3であることを特徴とする電界効果トランジスタ。 - 請求項9〜12のいずれかに記載の電界効果トランジスタであって、
前記第2の半導体層のp型不純物濃度は、5×1017/cm3未満であることを特徴とする電界効果トランジスタ。 - 請求項9〜13のいずれかに記載の電界効果トランジスタであって、
前記電界効果トランジスタは、前記基板と、前記バッファ層と、前記第1の半導体層と、前記第2の半導体層と、窒化物半導体からなる第3の半導体層と、を順に有し、
前記第2の半導体層は、キャリア走行層であり、
前記第3の半導体層は、キャリア供給層であることを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080681A JP2006303475A (ja) | 2005-03-23 | 2006-03-23 | 電界効果トランジスタ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084463 | 2005-03-23 | ||
JP2006080681A JP2006303475A (ja) | 2005-03-23 | 2006-03-23 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303475A true JP2006303475A (ja) | 2006-11-02 |
Family
ID=37471337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006080681A Pending JP2006303475A (ja) | 2005-03-23 | 2006-03-23 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303475A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288474A (ja) * | 2007-05-21 | 2008-11-27 | Sharp Corp | ヘテロ接合電界効果トランジスタ |
JP2009021362A (ja) * | 2007-07-11 | 2009-01-29 | Sumitomo Electric Ind Ltd | Iii族窒化物電子デバイス、iii族窒化物電子デバイスのための積層体ウエハ、およびiii族窒化物電子デバイスを作製する方法 |
JP2009231302A (ja) * | 2008-03-19 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 |
JP2011035065A (ja) * | 2009-07-30 | 2011-02-17 | Hitachi Cable Ltd | 半導体装置 |
JP2011040676A (ja) * | 2009-08-18 | 2011-02-24 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2012033645A (ja) * | 2010-07-29 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置 |
US8563984B2 (en) | 2009-07-10 | 2013-10-22 | Sanken Electric Co., Ltd. | Semiconductor device |
WO2017164841A1 (en) * | 2016-03-22 | 2017-09-28 | Intel Corporation | Reduced punchthrough breakdown in gallium-nitride transistors |
CN115000260A (zh) * | 2022-07-01 | 2022-09-02 | 淮安澳洋顺昌光电技术有限公司 | 外延结构层及其制备方法和led芯片 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210657A (ja) * | 2000-01-25 | 2001-08-03 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
JP2002057158A (ja) * | 2000-08-09 | 2002-02-22 | Sony Corp | 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法 |
JP2003110197A (ja) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | 窒化物半導体発光装置、窒化物半導体装置及びその製造方法 |
JP2003197643A (ja) * | 2001-12-26 | 2003-07-11 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ |
JP2004311913A (ja) * | 2003-04-02 | 2004-11-04 | Sumitomo Electric Ind Ltd | 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板 |
JP2004342810A (ja) * | 2003-05-15 | 2004-12-02 | Fujitsu Ltd | 化合物半導体装置 |
-
2006
- 2006-03-23 JP JP2006080681A patent/JP2006303475A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210657A (ja) * | 2000-01-25 | 2001-08-03 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
JP2002057158A (ja) * | 2000-08-09 | 2002-02-22 | Sony Corp | 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法 |
JP2003110197A (ja) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | 窒化物半導体発光装置、窒化物半導体装置及びその製造方法 |
JP2003197643A (ja) * | 2001-12-26 | 2003-07-11 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ |
JP2004311913A (ja) * | 2003-04-02 | 2004-11-04 | Sumitomo Electric Ind Ltd | 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板 |
JP2004342810A (ja) * | 2003-05-15 | 2004-12-02 | Fujitsu Ltd | 化合物半導体装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008288474A (ja) * | 2007-05-21 | 2008-11-27 | Sharp Corp | ヘテロ接合電界効果トランジスタ |
JP2009021362A (ja) * | 2007-07-11 | 2009-01-29 | Sumitomo Electric Ind Ltd | Iii族窒化物電子デバイス、iii族窒化物電子デバイスのための積層体ウエハ、およびiii族窒化物電子デバイスを作製する方法 |
JP2009231302A (ja) * | 2008-03-19 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 |
US8563984B2 (en) | 2009-07-10 | 2013-10-22 | Sanken Electric Co., Ltd. | Semiconductor device |
JP2011035065A (ja) * | 2009-07-30 | 2011-02-17 | Hitachi Cable Ltd | 半導体装置 |
JP2011040676A (ja) * | 2009-08-18 | 2011-02-24 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP2012033645A (ja) * | 2010-07-29 | 2012-02-16 | Sumitomo Electric Ind Ltd | 半導体装置 |
WO2017164841A1 (en) * | 2016-03-22 | 2017-09-28 | Intel Corporation | Reduced punchthrough breakdown in gallium-nitride transistors |
US20190088773A1 (en) * | 2016-03-22 | 2019-03-21 | Intel Corporation | Reduced punchthrough breakdown in gallium-nitride transistors |
US10615280B2 (en) * | 2016-03-22 | 2020-04-07 | Intel Corporation | Reduced punchthrough breakdown in gallium-nitride transistors |
TWI721101B (zh) * | 2016-03-22 | 2021-03-11 | 美商英特爾股份有限公司 | 在氮化鎵電晶體中的減少的擊穿崩潰 |
CN115000260A (zh) * | 2022-07-01 | 2022-09-02 | 淮安澳洋顺昌光电技术有限公司 | 外延结构层及其制备方法和led芯片 |
CN115000260B (zh) * | 2022-07-01 | 2024-01-19 | 淮安澳洋顺昌光电技术有限公司 | 外延结构层及其制备方法和led芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459718B2 (en) | Field effect transistor | |
US8247796B2 (en) | Semiconductor device | |
JP4224737B2 (ja) | 半導体素子 | |
US20120299060A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP4968747B2 (ja) | Iii−v族化合物半導体素子 | |
JP2006303475A (ja) | 電界効果トランジスタ | |
TWI765880B (zh) | 半導體結構、hemt結構及其形成方法 | |
JP4577460B2 (ja) | 半導体素子およびその製造方法 | |
US20130240901A1 (en) | Nitride semiconductor device | |
JPWO2005015642A1 (ja) | 半導体装置及びその製造方法 | |
US20110049571A1 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
US20120320642A1 (en) | Compound semiconductor device and method of manufacturing the same | |
US10388736B2 (en) | Methods of forming substrate structures and semiconductor components | |
US7554132B2 (en) | Electronic device containing group-III element based nitride semiconductors | |
JP5746927B2 (ja) | 半導体基板、半導体デバイスおよび半導体基板の製造方法 | |
JP2007088252A5 (ja) | ||
JP5810521B2 (ja) | 高電子移動度トランジスタ | |
US20210193820A1 (en) | Semiconductor structure and forming method thereof | |
US10910489B2 (en) | Semiconductor device | |
US20200194580A1 (en) | Nitride semiconductor substrate and nitride semiconductor device | |
US11699723B1 (en) | N-polar III-nitride device structures with a p-type layer | |
KR20140139890A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
TWI730516B (zh) | 氮化物半導體基板以及氮化物半導體裝置 | |
JP2024015770A (ja) | 半導体装置 | |
JP2024015771A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20090814 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101005 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |