JP2011035065A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011035065A
JP2011035065A JP2009178143A JP2009178143A JP2011035065A JP 2011035065 A JP2011035065 A JP 2011035065A JP 2009178143 A JP2009178143 A JP 2009178143A JP 2009178143 A JP2009178143 A JP 2009178143A JP 2011035065 A JP2011035065 A JP 2011035065A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009178143A
Other languages
English (en)
Inventor
Takeshi Tanaka
丈士 田中
Michiko Matsuda
三智子 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009178143A priority Critical patent/JP2011035065A/ja
Publication of JP2011035065A publication Critical patent/JP2011035065A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ドレイン耐圧の向上、乃至素子間リーク電流の抑止を実現できる半導体装置を提供する。
【解決手段】基板2と、基板2上に形成された第一の窒化物半導体層4と、第一の窒化物半導体層4上に形成され、かつ第一の窒化物半導体層4よりも電子親和力の小さい第二の窒化物半導体層5と、第二の窒化物半導体層5上に、直接乃至は中間層6を介して形成されると共に、離間して配置されたソース電極7及びドレイン電極8と、第二の窒化物半導体層5上に、直接乃至は中間層6を介して形成されると共に、ソース電極7とドレイン電極8との間に配置されたゲート電極9と、を主な構成材としてなる半導体装置1において、第一の窒化物半導体層4内部での炭素濃度が深さ(厚さ)方向に対して、基板2側から第二の窒化物半導体層5側にかけて低くなっているものである。
【選択図】図1

Description

本発明は、炭素ドープされた絶縁性の窒化物半導体層を有する半導体装置に関するものである。
インジウム、ガリウム、アルミニウム、及び窒素からなる窒化物半導体は、そのIII族元素の組成比を制御することにより、紫外から可視光の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。
さらに、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、将来的には高周波領域で桁違いの高効率・高出力を実現する夢の電子デバイス用材料としての応用も期待されている。
また、窒化物半導体は、基板との格子不整合による結晶欠陥の発生が指摘される。そのため、結晶成長の際に窒化物半導体に意図的に炭素をドーピングし、結晶欠陥を減らしてデバイス特性を向上させる試みがなされている(例えば、特許文献1参照)。
窒化物半導体を用いた従来の半導体装置としては、例えば、図5に示すような電界効果型窒化物トランジスタ100がある。
電界効果型窒化物トランジスタ100は、炭化ケイ素からなる半絶縁性の基板101と、基板101上に形成され、窒化アルミニウムからなる核生成層102と、核生成層102上に形成され、窒化ガリウムからなる第一の窒化物半導体層103と、第一の窒化物半導体層103上に形成され、第一の窒化物半導体層103よりも電子親和力が小さく、窒化アルミニウムガリウムからなる第二の窒化物半導体層104と、第二の窒化物半導体層104上に形成され、窒化ガリウムからなる中間層105と、中間層105上に互いに離間されて形成されたソース電極106及びドレイン電極107と、中間層105上に形成され、ソース電極106とドレイン電極107との間に形成されたゲート電極108とからなる。
第一の窒化物半導体層103と第二の窒化物半導体層104との界面付近には、第二の窒化物半導体層104に生じるピエゾ効果によって高移動度で高キャリア濃度の二次元電子ガス109がもたらされる。
電界効果型窒化物トランジスタ100は、この二次元電子ガス109によって、高出力で高速スイッチング動作が可能な素子として開発が進められている。
特開2000−31588号公報 特開2005−32823号公報
しかしながら、電界効果型窒化物トランジスタ100では、蒸気圧の高い窒素が半導体層の構成原子であることから窒素空孔が形成されやすい、或いは同じ理由で半導体層の結晶成長時に高いV/III比(V族原料とIII族原料の供給量モル比)が要求されるためガス中の不純物が取り込まれやすい、といったことが原因で高抵抗であるべき箇所の窒化物半導体層(第一の窒化物半導体層103)が導電性となり、結果としてトランジスタのドレイン耐圧が低下する乃至は素子間リーク電流が増大して特性が劣化するという問題があった。
そこで、本発明の目的は、高抵抗であるべき箇所の窒化物半導体層を高抵抗化し、ドレイン耐圧の向上、乃至素子間リーク電流の抑止を実現できる半導体装置(電界効果型窒化物トランジスタ)を提供することにある。
本発明は上記目的を達成するために創案されたものであり、請求項1の発明は、基板と、該基板上に形成された第一の窒化物半導体層と、該第一の窒化物半導体層上に形成され、かつ前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、該第二の窒化物半導体層上に、直接乃至は中間層を介して形成されると共に、離間して配置されたソース電極及びドレイン電極と、前記第二の窒化物半導体層上に、直接乃至は中間層を介して形成されると共に、前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、を主な構成材としてなる半導体装置において、前記第一の窒化物半導体層内部での炭素濃度が深さ(厚さ)方向に対して、前記基板側よりも前記第二の窒化物半導体層側の方が低くなっており、かつ前記第一の窒化物半導体層内部における炭素の最小濃度と最大濃度の差が2×1016cm-3以上である半導体装置である。
請求項2の発明は、前記第一の窒化物半導体層が上層部と下層部とを有する多層構造であり、その上層部の炭素濃度が5.5×1016cm-3以下、その下層部の炭素濃度が8.0×1016cm-3以上とされる請求項1に記載の半導体装置である。
請求項3の発明は、前記上層部の厚さが20nmを超える厚さにされ、前記下層部の厚さが280nmを超える厚さにされた請求項2に記載の半導体装置である。
請求項4の発明は、前記第一の窒化物半導体層のケイ素濃度が1.0×1016cm-3未満である請求項1乃至3のいずれかに記載の半導体装置である。
請求項5の発明は、前記第一の窒化物半導体層が窒化ガリウムであり、前記第二の窒化物半導体層が窒化アルミニウムガリウムであり、前記基板が炭化ケイ素基板である請求項1乃至4のいずれかに記載の半導体装置である。
請求項6の発明は、前記第二の窒化物半導体層と前記ソース電極或いは前記ドレイン電極との間の前記中間層が窒化ガリウムである請求項1乃至5のいずれかに記載の半導体装置である。
本発明によれば、高抵抗であるべき箇所の窒化物半導体層を高抵抗化し、ドレイン耐圧の向上、乃至素子間リーク電流の抑止を実現できる。
本発明の一実施の形態に係る半導体装置の構造図である。 第一の窒化物半導体層中の最小炭素濃度と最大炭素濃度の差と、素子間リーク電流との関係を示す図である。 図1の半導体装置の窒化物半導体構造中の原子濃度をSIMSにより分析した結果を示す測定図である。 (a)は、図1の半導体装置における素子間電圧と素子間リーク電流の関係を示す測定図であり、(b)は、従来の半導体装置における素子間電圧と素子間リーク電流の関係を示す測定図である。 従来の半導体装置の構造図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図1は、本発明の好適な実施の形態に係る半導体装置の構造図である。本明細書で言う半導体装置とは、基板上に窒化物半導体層を有する電界効果型窒化物トランジスタのことである。
図1に示すように、本発明の半導体装置1は、炭化ケイ素からなる半絶縁性の基板2と、基板2上に形成され、窒化アルミニウムからなる核生成層3と、核生成層3上に形成され、窒化ガリウムからなる第一の窒化物半導体層4と、第一の窒化物半導体層4上に形成され、第一の窒化物半導体層4よりも電子親和力が小さく、窒化アルミニウムガリウムからなる第二の窒化物半導体層5と、第二の窒化物半導体層5上に形成され、窒化ガリウムからなる中間層6と、中間層6上に形成されると共に、離間して配置されたソース電極7及びドレイン電極8と、同じく中間層105上に形成され、ソース電極7とドレイン電極8との間に配置されたゲート電極9とからなる。
基板2は、窒化物半導体層を成長させる土台であり、核生成層3は、基板2と第一の窒化物半導体層4との格子不整合を緩和するための層である。格子不整合を緩和することで、欠陥の発生を抑制しつつ第一の窒化物半導体層4を形成できる。
第一の窒化物半導体層4と第二の窒化物半導体層5との界面付近(正確には第一の窒化物半導体層4の上層部10)には、第二の窒化物半導体層5に生じるピエゾ効果によって高移動度で高キャリア濃度の二次元電子ガス11がもたらされる。つまり、第一の窒化物半導体層4の上層部10は、電子が走行するキャリア部であり、第二の窒化物半導体層4は、そのキャリア部に電子を供給するための電子供給層(バリア層)である。
さて、本発明においては、第一の窒化物半導体層4内部での炭素濃度が深さ(厚さ)方向に対して、基板2側から第二の窒化物半導体層5側にかけて低くなっている点に特徴がある。具体的には、第一の窒化物半導体層4内部での炭素濃度が深さ(厚さ)方向に対して、基板2側から第二の窒化物半導体層5側にかけて段階的に低くなっている。
このとき、第一の窒化物半導体層4内部における炭素の最小濃度と最大濃度の差が2×1016cm-3以上、より好ましくは3.4×1016cm-3以上であるとよい。これは、炭素の最小濃度と最大濃度の差が2×1016cm-3より低いと素子間リーク電流が増大してしまう場合があるからである。素子間リーク電流とは、電子素子や電子回路上で本来電流が流れないはずの場所や経路に電流が漏れだしてしまうものであり、漏れ出す電流が増大していくと、素子の誤動作や消費電力・発熱量の増加、それに伴う素子の劣化等を生じさせる場合がある。
本実施の形態においては、第一の窒化物半導体層4の下層部12は、8.0×1016cm-3の濃度で炭素ドープされており、第一の窒化物半導体層4の上層部10は、意図的な炭素ドープはされておらず炭素濃度は5.5×1016cm-3である。つまり、第一の窒化物半導体層4内部における炭素の最小濃度と最大濃度の差は、2.5×1016cm-3である。
また、本実施の形態においては、第一の窒化物半導体層4の全体でケイ素(Si)濃度を、1.0×1016cm-3未満とした。
本発明者らの検討では、少なくとも第一の窒化物半導体層4の上層部10の炭素濃度は、1.0×1017cm-3を超えないように、好ましくは5.5×1016cm-3以下となるように形成される必要がある。これは、上層部10の炭素濃度が1.0×1017cm-3を超えるとデバイス特性の劣化を生じるおそれがあるためである。さらに好ましくは、第一の窒化物半導体層4の上層部10の炭素濃度が5.5×1016cm-3以下、かつ上層部10の厚さが20nmを超える厚さ、より好ましくは50nmを超える厚さに形成されるとよい。これは、上層部10の厚さが20nm以下ではデバイス特性に劣化が生じる場合があるからである。
また、本発明者らの検討では、高抵抗化・リーク電流軽減の効果を得るには、少なくとも第一の窒化物半導体層4の下層部12の炭素濃度は、2.5×1016cm-3を超える濃度に形成される必要がある。より好ましくは8.0×1016cm-3以上の濃度にするとよい。さらに好ましくは、第一の窒化物半導体層4の下層部12の炭素濃度は8.0×1016cm-3以上、かつ下層部12の厚さは280nmを超える厚さ、より好ましくは550nmを超える厚さに形成されるとよい。また、第一の窒化物半導体層4の全体の厚さは、1.5μm未満に形成されるのが好ましい。
本発明者らの検討では、ケイ素濃度が1.0×1016cm-3未満では、特性等に問題がなかったが、ケイ素濃度が1.0×1016cm-3を超えると、炭素濃度を所定の範囲内としても、高電圧下における良好な耐圧性が安定的に得られない場合があった。つまり、第一の窒化物半導体層4のケイ素濃度を、1.0×1016cm-3未満とすることで、上記炭素濃度・層厚としたときに、所望の比抵抗を安定的に得ることができる。本実施の形態においては、ケイ素濃度を所定値以下とするために、ガリウム原料に、高度に生成された原料ガス(TMG)を用いた。
なお、本実施の形態では炭素濃度の変化を上層部10と下層部12による2段階としているが、上層部10と下層部12との間に介在層を備えた3段階以上の多段階であってもよい。介在層は、上層部10と下層部12の中間の炭素濃度としてもよく、下層部12から上層部10にかけて炭素濃度が徐々に変化するグレーデッド層としてもよい。
このような構造の半導体装置1によれば、ドレイン耐圧の向上、乃至素子間リーク電流の抑止を実現できる。
以下、第一の窒化物半導体層4内部での炭素濃度を基板2側から第二の窒化物半導体層5側にかけて低くすることにより、ドレイン耐圧の向上、乃至素子間リーク電流の抑止を実現できる理由を述べる。
本発明者らの考察では、炭素は窒化物半導体層中において点欠陥(例えば窒素空孔)、或いはn型不純物に起因するフリーのn型キャリアをトラッピングし、不活性化する役割を果たしている。
また、電界効果型窒化物トランジスタに用いる窒化物半導体エピタキシャルウェハでは、素子を良好にピンチオフさせドレイン耐圧を良好に保つために、第一の窒化物半導体層4を極力高抵抗とする必要がある。
そこで、電界効果型窒化物トランジスタに用いる窒化物半導体エピタキシャルウェハのチャネル部となる第一の窒化物半導体層4中において、炭素を意図的にドーピングすることにより、フリーのn型キャリアが不活性化されて高抵抗化され、結果として素子のドレイン耐圧特性を著しく向上させることができる。
ところで、第一の窒化物半導体層4の上層部10にもたらされる二次元電子ガス11は、電界効果型窒化物トランジスタに高電流を流す上で重要な役割を果たしている。
しかし、第一の窒化物半導体層4に均一に炭素をドーピングすると、二次元電子ガス11の濃度が炭素の存在によって逆に劣化してしまう場合がある。すなわち、ドーピングされた炭素が二次元電子ガス11のキャリアまでトラップしてしまい、二次元電子ガス11のキャリア濃度が低下してデバイス特性が劣化してしまう場合がある。
そのため、第一の窒化物半導体層4中の第二の窒化物半導体層5側の炭素濃度は極力小さい方が望ましく、さらに言えば第一の窒化物半導体層4中の炭素の最小濃度と最大濃度の差が大きければ大きいほど好ましい。
図2は、第一の窒化物半導体層4中の炭素の最小濃度と最大濃度の差を横軸とし、素子間リーク電流を縦軸として、その関係をプロットした測定図である。
図2から分かるように、素子間リーク電流は第一の窒化物半導体層4中の炭素の最小濃度と最大濃度の差が大きければ大きいほど小さく、優れた値を示している。また、よく見ると、その効果は第一の窒化物半導体層4中の炭素の最小濃度と最大濃度の差が2×1016cm-3以上となったときに顕著に現れていることが分かる。
そのため、本発明の半導体装置1では、第一の窒化物半導体層4中において、二次元電子ガス11が蓄積される界面近傍以外の領域に、炭素の最小濃度と最大濃度の差が2×1016cm-3以上となるように炭素を意図的にドーピングすることにより、チャネル部となる第一の窒化物半導体層4中の二次元電子ガス11が蓄積される界面近傍以外の領域が極力高抵抗となるようにしている。
図3は、本発明の半導体装置1の窒化物半導体構造中の原子濃度をSIMS(Secondary Ion Mass Spectroscopy)により分析した結果を示す測定図である。図3において、横軸は窒化物半導体層深さ(厚さ)を示し、左端は表面近傍、右端は窒化物半導体層と基板2との界面付近となっていて、特に1μmより深い位置は核生成層3の存在を示している。また、ガリウム原子のカウント数について深さ0.9μm付近でグラフが下がっていることから、表面より0.1μmから0.9μmまでの領域は第一の窒化物半導体層4、これより深い領域は核生成層3であることを示している。
図3から分かるように、半導体装置1の窒化物半導体構造は、第一の窒化物半導体層4内部での炭素濃度が深さ(厚さ)方向に対して、基板2側から第二の窒化物半導体層5側にかけて段階的に低くなるように形成されている。より具体的には、表面からの深さ(厚さ)が0.2μmの位置で炭素濃度に段差があり、第一の窒化物半導体層4中の炭素の最小濃度と最大濃度の差が約2.5×1016cm-3となっている。
なお、図3では、表面側の第二の窒化物半導体層5では、炭素濃度が急激に上昇しているように見えるが、これは大気等に曝露した表面汚染の影響によるものである。SIMSによる測定では、測定直後の層において、表面を汚染しているSiやCの影響が出てしまうものである。ここでは、深さ0.08〜0.09μm程度から正確に測定できているものと考えられる(第二の窒化物半導体層5は、その炭素濃度が1×1017cm-3未満となるように形成される)。
図4(a)は、本発明の半導体装置1をウェハ上でアイソレーション処理した後の素子間電圧と素子間リーク電流との関係を示す測定図であり、図4(b)は、従来の半導体装置(電界効果型窒化物トランジスタ100)をウェハ上でアイソレーション処理した後の素子間電圧と素子間リーク電流の関係を示す測定図である。なお、従来の半導体装置の第一の窒化物半導体層の炭素濃度は5.5×1016cm-3で略均一ある。
図4から明らかなように、本発明の半導体装置1は、従来の半導体装置よりも素子間リーク電流が一桁以上小さく、優れた効果を示していることが分かる。また同様に、従来の半導体装置における素子間リーク電流は、高電圧で急激に劣化する、すなわちブレイクダウンしてしまうのに対し、本発明の半導体装置1は高電圧でも破壊せず、優れたドレイン耐圧を示していることが分かる。
以上要するに、本発明の半導体装置1によれば、第一の窒化物半導体層4内部での炭素濃度が深さ(厚さ)方向に対して、基板2側から第二の窒化物半導体層5側にかけて段階的に低くなっており、かつ第一の窒化物半導体層4中の炭素の最小濃度と最大濃度の差が2×1016cm-3以上であるため、高抵抗であるべき箇所の窒化物半導体層、すなわち第一の窒化物半導体層4を高抵抗化しつつもその上層部10にもたらされる二次元電子ガス11の濃度を劣化させることなく、ドレイン耐圧の向上、乃至素子間リーク電流の抑止を実現できる。
次に、本発明の半導体装置1の製造方法の一例を説明する。
先ず、基板2上に、例えばMOVPE(Metal Organic Chemical Vapor Deposition)装置により、原料としてアンモニアガスとTMA(Tri Methyl Aluminum)を用いて膜厚150nmのアンドープの核生成層(窒化アルミニウム層)3を形成する。核生成層3を形成する際の反応温度は、特許文献2で示されるとおり、1200℃が最も望ましい。
次いで、核生成層3上に同一のMOVPE装置を引き続き使用し、また原料としてアンモニアガスとTMG(Tri Methyl Gallium)を用いて、例えば膜厚900nmの高炭素濃度の第一の窒化物半導体層(窒化ガリウム層)4の下層部12を形成する。このときの反応温度は1020℃以下、最も望ましくは980℃以下に設定する。さらにこの下層部12を形成する際にはMOVPE反応炉の圧力を約6666Pa(50Torr)に制御することにより、高濃度の炭素を含有させる。
その後、下層部12上に、同一のMOVPE装置を引き続き使用し、また原料としてアンモニアガスとTMGを用いて、例えば膜厚100nmの低炭素濃度の第一の窒化物半導体層4の上層部10を形成する。このときの反応温度は1020℃以上に設定する。さらにこの上層部10を形成する際にはMOVPE反応炉の圧力を約13332(100Torr)に制御することにより、炭素の混入を抑制させる。
さらに、上層部10上に、引き続いて同一のMOVPE装置を使用し、アンモニアガスとTMA、及びTMGを用いて、例えば膜厚30nmの第二の窒化物半導体層(窒化アルミニウムガリウム層)5を形成する。
そして、第二の窒化物半導体層5上に、引き続いて同一のMOVPE装置を使用し、アンモニアガス及びTMGを用いて、例えば膜厚8nmの中間層(窒化ガリウム層)6を形成する。
最後に、公知のフォトリソグラフィ技術を用いてソース電極7、ドレイン電極8、及びゲート電極9を、それぞれ中間層6上に形成する。
以上の工程により、本発明の半導体装置1を作製することができる。
上述の実施の形態においては、第一の窒化物半導体層4内部での炭素濃度が深さ(厚さ)方向に対して、基板2側から第二の窒化物半導体層5側にかけて段階的に低くなっているとしたが、基板2側から第二の窒化物半導体層5側にかけて直線的(連続的)に低くなるように形成してもよい。
1 半導体装置
2 基板
4 第一の窒化物半導体層
5 第二の窒化物半導体層
6 中間層
7 ソース電極
8 ドレイン電極
9 ゲート電極

Claims (6)

  1. 基板と、
    該基板上に形成された第一の窒化物半導体層と、
    該第一の窒化物半導体層上に形成され、かつ前記第一の窒化物半導体層よりも電子親和力の小さい第二の窒化物半導体層と、
    該第二の窒化物半導体層上に、直接乃至は中間層を介して形成されると共に、離間して配置されたソース電極及びドレイン電極と、
    前記第二の窒化物半導体層上に、直接乃至は中間層を介して形成されると共に、前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
    を主な構成材としてなる半導体装置において、
    前記第一の窒化物半導体層内部での炭素濃度が深さ(厚さ)方向に対して、前記基板側よりも前記第二の窒化物半導体層側の方が低くなっており、かつ前記第一の窒化物半導体層内部における炭素の最小濃度と最大濃度の差が2×1016cm-3以上であることを特徴とする、
    半導体装置。
  2. 前記第一の窒化物半導体層が上層部と下層部とを有する多層構造であり、その上層部の炭素濃度が5.5×1016cm-3以下、その下層部の炭素濃度が8.0×1016cm-3以上とされる請求項1に記載の半導体装置。
  3. 前記上層部の厚さが20nmを超える厚さにされ、前記下層部の厚さが280nmを超える厚さにされた請求項2に記載の半導体装置。
  4. 前記第一の窒化物半導体層のケイ素濃度が1.0×1016cm-3未満である請求項1乃至3のいずれかに記載の半導体装置。
  5. 前記第一の窒化物半導体層が窒化ガリウムであり、前記第二の窒化物半導体層が窒化アルミニウムガリウムであり、前記基板が炭化ケイ素基板である請求項1乃至4のいずれかに記載の半導体装置。
  6. 前記第二の窒化物半導体層と前記ソース電極或いは前記ドレイン電極との間の前記中間層が窒化ガリウムである請求項1乃至5のいずれかに記載の半導体装置。
JP2009178143A 2009-07-30 2009-07-30 半導体装置 Pending JP2011035065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009178143A JP2011035065A (ja) 2009-07-30 2009-07-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009178143A JP2011035065A (ja) 2009-07-30 2009-07-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2011035065A true JP2011035065A (ja) 2011-02-17

Family

ID=43763869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009178143A Pending JP2011035065A (ja) 2009-07-30 2009-07-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2011035065A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033645A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2013008836A (ja) * 2011-06-24 2013-01-10 Sharp Corp 窒化物半導体装置
JP2013069772A (ja) * 2011-09-21 2013-04-18 Sumitomo Electric Ind Ltd 半導体装置、及び半導体装置の製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2014017285A (ja) * 2012-07-05 2014-01-30 Advanced Power Device Research Association 窒化物系化合物半導体素子
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
CN110838514A (zh) * 2018-08-17 2020-02-25 苏州能讯高能半导体有限公司 一种半导体器件的外延结构及其制备方法、半导体器件
WO2024004016A1 (ja) * 2022-06-28 2024-01-04 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235935A (ja) * 2004-02-18 2005-09-02 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2006303475A (ja) * 2005-03-23 2006-11-02 Nichia Chem Ind Ltd 電界効果トランジスタ
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235935A (ja) * 2004-02-18 2005-09-02 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2006147663A (ja) * 2004-11-16 2006-06-08 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2006303475A (ja) * 2005-03-23 2006-11-02 Nichia Chem Ind Ltd 電界効果トランジスタ
JP2006332367A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033645A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP2013008836A (ja) * 2011-06-24 2013-01-10 Sharp Corp 窒化物半導体装置
JP2013069772A (ja) * 2011-09-21 2013-04-18 Sumitomo Electric Ind Ltd 半導体装置、及び半導体装置の製造方法
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
JP2014017285A (ja) * 2012-07-05 2014-01-30 Advanced Power Device Research Association 窒化物系化合物半導体素子
JP2014017422A (ja) * 2012-07-10 2014-01-30 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2016213507A (ja) * 2016-09-07 2016-12-15 富士通株式会社 化合物半導体装置
CN110838514A (zh) * 2018-08-17 2020-02-25 苏州能讯高能半导体有限公司 一种半导体器件的外延结构及其制备方法、半导体器件
WO2024004016A1 (ja) * 2022-06-28 2024-01-04 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2011035065A (ja) 半導体装置
JP5665171B2 (ja) Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
JP5064824B2 (ja) 半導体素子
JP5787417B2 (ja) 窒化物半導体基板
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
US9330905B2 (en) Semiconductor device and manufacturing method of the same
JP2011166067A (ja) 窒化物半導体装置
JP2018503252A (ja) Hemtトランジスタ
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP6560117B2 (ja) 半導体装置の製造方法
JP5328704B2 (ja) 窒化物半導体エピタキシャルウェハおよび電界効果型トランジスタ素子
CN105047695A (zh) 用于高电子迁移率晶体管的高阻衬底以及生长方法
JP2011187643A (ja) ヘテロ接合型電界効果トランジスタ
JP2016062910A (ja) 半導体装置
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP2007088252A (ja) 電界効果トランジスタ
JP2007088252A5 (ja)
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP2018026431A (ja) 窒化物半導体装置
JP2010056298A (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP5664262B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
JP2016174153A (ja) 半導体装置、および、その製造方法
KR101427279B1 (ko) 질화물 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131107