JP2014017285A - 窒化物系化合物半導体素子 - Google Patents

窒化物系化合物半導体素子 Download PDF

Info

Publication number
JP2014017285A
JP2014017285A JP2012151740A JP2012151740A JP2014017285A JP 2014017285 A JP2014017285 A JP 2014017285A JP 2012151740 A JP2012151740 A JP 2012151740A JP 2012151740 A JP2012151740 A JP 2012151740A JP 2014017285 A JP2014017285 A JP 2014017285A
Authority
JP
Japan
Prior art keywords
compound semiconductor
layer
nitride
semiconductor layer
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012151740A
Other languages
English (en)
Other versions
JP5656930B2 (ja
Inventor
Masayuki Iwami
正之 岩見
Takuya Furukawa
拓也 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Power Device Research Association
Original Assignee
Advanced Power Device Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Power Device Research Association filed Critical Advanced Power Device Research Association
Priority to JP2012151740A priority Critical patent/JP5656930B2/ja
Priority to CN201310278096.3A priority patent/CN103531625A/zh
Priority to US13/935,834 priority patent/US20140008661A1/en
Publication of JP2014017285A publication Critical patent/JP2014017285A/ja
Application granted granted Critical
Publication of JP5656930B2 publication Critical patent/JP5656930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】リーク電流が低く、かつ、電流コラプス現象が低減された窒化物系化合物半導体素子を提供すること。
【解決手段】基板と、前記基板上にバッファ層を介して形成された第１窒化物系化合物半導体層と、前記第１窒化物系化合物半導体層上に形成された、該第１窒化物系化合物半導体のバンドギャップよりも大きいバンドギャップを有する第２窒化物系化合物半導体層と、前記第２窒化物系化合物半導体層上に形成された電極と、を備え、前記第２窒化物系化合物半導体層は、表面近傍に炭素がドープされた領域を有する窒化物系化合物半導体素子。
【選択図】図６

Description

本発明は、窒化物系化合物半導体素子に関するものである。
窒化物系化合物半導体、たとえば窒化ガリウム（ＧａＮ）系半導体は、シリコン系材料に比べてバンドギャップエネルギーが大きく絶縁破壊電圧が大きいため、これを用いて高温環境下においても動作するオン抵抗の低い半導体素子を作製することが可能である。このため、ＧａＮ系半導体はシリコン系材料に代わるインバーターやコンバーター等のパワーデバイスの材料として期待されている。特に、ＡｌＧａＮ／ＧａＮヘテロ構造を用いた電界効果トランジスタであるＡｌＧａＮ／ＧａＮ−ＨＦＥＴ（Heterojunction Field Effect Transistor）は高周波デバイスとして期待されている。
パワーデバイスにとって、高いオフ耐圧は、たとえばトランジスタの最大出力を決める重要なパラメータである。高いオフ耐圧を得るためには、高いバッファ耐圧の実現、すなわち漏れ電流（リーク電流）の低減が必要になる。
窒化物系化合物半導体表面におけるショットキー・リークは、いわゆる表面ドナーモデルで説明される（非特許文献１参照）。表面ドナーモデルによれば、エピタクシャル成長された窒化物系化合物半導体表面には、窒素抜けによる窒素空孔（ＶＮ）が表面１０〜３０ｎｍの領域に存在して浅いドナー準位を形成しており、窒化物系化合物半導体表面はドナー濃度が高くなっている。このため、ショットキー・リークの低減が困難となっている。
ショットキー・リーク低減の施策として、例えば、ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ構造においては、障壁（電子供給）層であるＡｌＧａＮ層に炭素をドープし、ＡｌＧａＮ層中の残留キャリアを補償する方法が提案されている（特許文献１参照）。なお、窒化物系化合物半導体層のエピタクシャル成長時の炭素ドープ法として、オートドープ法（特許文献２参照）、炭化水素を用いたドープ法（特許文献３参照）等がある。
特開２０１０−１７１４１６号公報 特開２００７−２５１１４４号公報 特開２０１０−２３９０３４号公報 特開２０１２−１０４７２２号公報
J.Kotani, H.Hasegawa, and T.Hashizume, Applied Surface Science ２００４年、第２３７巻、第２１３頁 T.Roy, Y.S.Puzyrev, B.R.Tuttle, D.M.Fleetwood, R.D.Schrimpf, D.F.Broｗn, U.K.Mishra, and S.T.Pantelides, Applied Physics Letter. ２０１０年、第９６巻、第１３３５０３頁
しかしながら、特許文献１では、炭素はＡｌＧａＮ層中に一様にドープされている。このため、炭素が、電子走行層（ＧａＮ層）に存在する２次元電子ガス（２ＤＥＧ）濃度の低下や不純物散乱による移動度低下の原因となり、たとえばオン抵抗が増大するという問題がある。また、炭素が形成する深い準位の密度が増大するため、電流コラプス現象が悪化するという問題もある。
本発明は、上記に鑑みてなされたものであって、リーク電流が低く、電流コラプス現象が低減された窒化物系化合物半導体素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る窒化物系化合物半導体素子は、基板と、前記基板上にバッファ層を介して形成された第１窒化物系化合物半導体層と、前記第１窒化物系化合物半導体層上に形成された、該第１窒化物系化合物半導体層のバンドギャップよりも大きいバンドギャップを有する第２窒化物系化合物半導体層と、前記第２窒化物系化合物半導体層上に形成された電極と、を備え、前記第２窒化物系化合物半導体層は、表面近傍に炭素がドープされた領域を有することを特徴とする。
また、本発明に係る窒化物系化合物半導体素子は、上記発明において、前記炭素がドープされた領域は、前記第２窒化物系化合物半導体層の表面から１０ｎｍ以内の深さであることを特徴とする。
また、本発明に係る窒化物系化合物半導体素子は、上記発明において、前記炭素は水素共鳴核反応を利用してドープされたものであることを特徴とする。
また、本発明に係る窒化物系化合物半導体素子は、上記発明において、前記炭素はイオン注入によりドープされたものであることを特徴とする。
また、本発明に係る窒化物系化合物半導体素子は、上記発明において、前記第２窒化物系化合物半導体層の表面から３〜４μｍの領域に照射欠陥が形成されたことを特徴とする。
また、本発明に係る窒化物系化合物半導体素子は、上記発明において、前記バッファ層または前記第２窒化物系化合物半導体層は、ガリウム空孔と水素とからなる複合欠陥が分解されて形成されたガリウム空孔を含むことを特徴とする。
また、本発明に係る窒化物系化合物半導体素子は、上記発明において、前記第１窒化物系化合物半導体層はＧａＮからなり、前記第２窒化物系化合物半導体層はＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなることを特徴とする。
また、本発明に係る窒化物系化合物半導体素子は、上記発明において、電界効果トランジスタまたはショットキーバリアダイオードであることを特徴とする。
本発明によれば、表面に電極が形成される第２窒化物系化合物半導体層が、表面近傍に炭素がドープされた領域を有するので、２ＤＥＧに影響を及ぼさず、リーク電流が低く、かつ、電流コラプス現象が低減された窒化物系化合物半導体素子を実現できるという効果を奏する。
図１は、原子モデルを示す模式図である。 図２は、表面に欠陥が無いモデルの電子状態密度を示す図である。 図３は、窒素原子を空孔に置換したモデルの電子状態密度を示す図である。 図４は、空孔を炭素原子に置換したモデルの電子状態密度を示す図である。 図５は、各モデルにおける表面準位数と原子数当たりの凝集エネルギーとを示す図である。 図６は、実施の形態１に係る窒化物系化合物半導体素子であるＨＦＥＴの模式的な断面図である。 図７は、図６に示すＨＦＥＴの製造工程を説明する図である。 図８は、図６に示すＨＦＥＴの製造工程を説明する図である。 図９は、エピタクシャル層の表面における反応を説明する図である。 図１０は、実施例および比較例のゲート・リーク特性を示す図である。 図１１は、実施例および比較例のオン特性を示す図である。 図１２は、実施の形態２に係る窒化物系化合物半導体素子であるＭＯＳＦＥＴの模式的な断面図である。 図１３は、図１２に示すＭＯＳＦＥＴの製造工程を説明する図である。 図１４は、図１２に示すＭＯＳＦＥＴの製造工程を説明する図である。 図１５は、実施の形態３に係る窒化物系化合物半導体素子であるＳＢＤの模式的な断面図である。 図１６は、図１５に示すＳＢＤの上面図である。 図１７は、図１５に示すＳＢＤの製造工程を説明する図である。 図１８は、図１５に示すＳＢＤの製造工程を説明する図である。 図１９は、注入された炭素原子のプロファイルを示す図である。
＜第一原理電子状態計算による特性評価＞
はじめに、ＧａＮ結晶の表面における、窒素空孔（ＶＮ）の電気特性への影響と炭素ドープによる効果とを確認するため、第一原理電子状態計算（シミュレーション）を行った結果を説明する。
このシミュレーションには、アドバンスソフト株式会社製のＡｄｖａｎｃｅ／ＰＨＡＳＥを用いた。また、計算には、Ｖａｎｄｅｒｂｉｌｔ型のウルトラソフト擬ポテンシャルを用いた。また、交換相互作用は、一般化勾配近似の範囲で計算した。
主な計算条件は、以下の通りである。
・原子モデル：８４原子（ガリウム４０個、窒素４０個（うち一個を空孔または炭素原子置換）、水素原子４個）と１０オングストロームの真空層からなるスラブモデル
・カットオフエネルギー：波動函数および電荷密度分布で、それぞれ２５Ｒｙおよび２３０Ｒｙ
・ｋ点サンプル：３×３×１
・計算したバンド数：３６４
図１は、シミュレーションに用いた原子モデルを示す。原子の上方は１０オングストロームの真空層である。図１において表面近傍に存在する窒素原子ＮＡ１を空孔または炭素原子に置き換えて計算を行った。
図２、図３、図４は、それぞれ、表面に欠陥が無いモデル、窒素原子を空孔に置換したモデル、空孔を炭素原子に置換したモデルの電子状態密度（ＤＯＳ；Ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ）を示す図である。図２〜４では、比較のためバルクＧａＮ結晶のＤＯＳを重ねて破線で表示している。また、エネルギーの原点は価電子帯の最大エネルギー（ＶＢＭ）とした。Ｅｆはフェルミエネルギーを示す。
図２に示す通り、欠陥のないＧａＮ表面ではＥｆ近傍とミッドギャップから伝導帯の最小エネルギー（ＣＢＭ）にかけて表面準位が形成されていることが分かる。
図３に示すように、表面にＶＮが導入された場合、ＣＢＭ下のドナー準位数が増加していることが分る。このドナー準位がショットキー・リークの原因となる。また、Ｅｆ近傍の準位は電流コラプス現象の要因となる。
一方、図４に示すように、ＶＮを炭素原子に置換した場合、ＣＢＭ下の準位とＥｆ近傍の準位は共に減少している（以下、ＶＮと置換した炭素原子をＣＮと表示する）。また、ＶＢＭ上に浅いアクセプタ準位Ｅを形成することから、残留キャリアを補償することができる。このように、ＣＮの導入により、ショットキー・リークの低減効果、および電流コラプス現象の抑制効果が期待できる。
図５は、各モデルにおける表面準位数と原子数当たりの凝集エネルギーとを示す図である。図５に示すように、ＶＮ導入により増加した表面準位数は、ＣＮに置換することによって約３０％減少し、欠陥のないＧａＮ表面と同程度となる。また、ＣＮ置換により系の凝集エネルギーは低下することから、表面に導入された炭素原子は容易にＣＮを形成することができる。
以上、ＧａＮ表面のシミュレーション結果を示したが、ＡｌＧａＮ表面でも同様の結果が得られる。
＜実施の形態＞
つぎに、図面を参照して本発明に係る窒化物系化合物半導体素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面においては、同一または対応する要素には適宜同一符号を付している。また、図面は模式的なものであり、各層の厚さや厚さの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
（実施の形態１）
図６は、本発明の実施の形態１に係る窒化物系化合物半導体素子である異種接合電界効果トランジスタ（ＨＦＥＴ）の模式的な断面図である。
このＨＦＥＴ１００は、主表面が（１１１）面のシリコン基板１と、シリコン基板１上に順次形成された、窒化珪素層２、ＡｌＮからなるシード層３、ＧａＮ層４ａａ、４ｂａ、４ｃａ、４ｄａ、４ｅａ、４ｆａとＡｌＮ層４ａｂ、４ｂｂ、４ｃｂ、４ｄｂ、４ｅｂ、４ｆｂとを交互に６周期積層したバッファ層４、ＧａＮからなる高抵抗層５、電子走行（チャネル）層として機能する第１窒化物系化合物半導体層としてのＧａＮ層６、および、電子供給層として機能する第２窒化物系化合物半導体層としてのＡｌＧａＮ層７からなるエピタクシャル層８と、ＡｌＧａＮ層７の表面に形成されたソース電極９Ｓ、ゲート電極９Ｇ、ドレイン電極９Ｄとを備えている。すなわち、このＨＦＥＴ１００は、ＡｌＧａＮ／ＧａＮのヘテロ接合を有するＡｌＧａＮ／ＧａＮ−ＨＦＥＴである。ＧａＮ層６にはＡｌＧａＮ層７との界面近傍に２次元電子ガスが発生している。
このＨＦＥＴ１００では、ＡｌＧａＮ層７が、表面近傍に炭素がドープされた領域を有するので、表面近傍の窒素空孔が炭素原子によって置換されており、ショットキー・リーク電流が低く、かつ、電流コラプス現象が低減されたものである。
ＨＦＥＴ１００の製造方法の一例について説明する。図７は、図６に示すＨＦＥＴ１００の製造工程のうち、エピタクシャル基板作製工程を説明する図である。
１．エピタクシャル基板作製：
はじめに、シリコン基板１上にエピタクシャル層８を形成して、エピタクシャル基板を作製する。
具体的には、まず、ＣＺ（チョコラルスキー）法で成長された４インチ（約１００ｍｍ）径、厚さ１ｍｍのシリコン基板１（面方位（１１１））を設置した有機金属気相成長（ＭＯＣＶＤ）装置内に、１０００℃の温度でアンモニア（ＮＨ３）を３５Ｌ／ｍｉｎの流量で０．３分間導入し、窒化珪素層２を形成する。
次に、トリメチルアルミニウム（ＴＭＡｌ）とＮＨ３とを、それぞれ１７５μｍｏｌ／ｍｉｎ、３５Ｌ／ｍｉｎの流量で導入し、成長温度１０００℃にて、層厚４０ｎｍのＡｌＮからなるシード層３を窒化珪素層２上にエピタクシャル成長させる。
続いて、シード層３上にバッファ層４を形成する。ＧａＮ層４ａａ、４ｂａ、４ｃａ、４ｄａ、４ｅａ、４ｆａの層厚はそれぞれ、２９０ｎｍ、３４０ｎｍ、３９０ｎｍ、４５０ｎｍ、５６０ｎｍ、７２０ｎｍ、である。ＡｌＮ層４ａｂ、４ｂｂ、４ｃｂ、４ｄｂ、４ｅｂ、４ｆｂの層厚はいずれも５０ｎｍである。
バッファ層４を積層することで、エピタクシャル層８に発生するクラックを抑制し、そり量も制御可能となる。また、シリコン基板１側から、徐々にＧａＮ層の層厚を厚くすることで、クラックの抑制効果とそり量の抑制効果が増大し、エピタクシャル層８をより厚く積層することが可能となる。
なお、ＡｌＮ層およびＧａＮ層成長時のＴＭＡｌ、トリメチルガリウム（ＴＭＧａ）およびＮＨ３の流量は、それぞれ、１９５μｍｏｌ／ｍｉｎ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎである。
次に、バッファ層４上に、ＧａＮからなる高抵抗層５を、成長温度１０５０℃、成長圧力５０Ｔｏｒｒの条件で６００ｎｍの層厚で積層する。高抵抗層５を形成する際、ＴＭＧａおよびＮＨ３の流量は５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎである。高抵抗層５中の炭素濃度が、１×１０１８ｃｍ−３以上であれば、バッファリークを低減させる効果があるので好ましい。
次に、ＴＭＧａとＮＨ３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、高抵抗層５上にＧａＮ層６を１００ｎｍの層厚でエピタクシャル成長させる。ＧａＮ層６の成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒである。ＧａＮ層６中の炭素濃度が、１×１０１８ｃｍ−３以下であれば、この濃度では２次元電子ガス濃度や電子移動度に悪影響を及ぼすことはないので好ましい。
次に、ＴＭＡｌとＴＭＧａとＮＨ３とを、それぞれ１００μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度１０６０℃で、層厚２５ｎｍのＡｌＧａＮ層７をＧａＮ層６上にエピタクシャル成長させる。ＡｌＧａＮ層７のアルミニウム組成は０．２２である。アルミニウム組成は、例えば、Ｘ線回折から評価できる。
以上の製造工程にて、エピタクシャル基板が作製される。
２．タンデム型加速器による炭素ドープ：
つぎに、１．で作製したエピタクシャル基板に窒素イオンを照射する。
図８は、図６に示すＨＦＥＴの製造工程のうち、炭素ドープ工程を説明する図である。図８に示すように、６．３８５ＭｅＶに加速したＮイオンのビームＢ１をビーム電流５０ｎＡで照射する。ビームＢ１のビーム径は５ｍｍφ程度である。
ＮイオンのビームＢ１の照射によって、水素共鳴核反応を利用して、窒化物系化合物半導体表面近傍（ＡｌＧａＮ層７の表面近傍）にある水素を炭素に核変換する。
ここで、共鳴核反応について説明する。共鳴核反応とは、決まったエネルギーを持つ粒子のみが共鳴的に核反応する現象であり、窒素原子と水素原子とでは、加速エネルギーが６．３８５ＭｅＶのときのみ
１５Ｎ＋１Ｈ→１２Ｃ＋α＋γ （式１）
の反応が生じる。ここでαはアルファ粒子（ヘリウム原子核）であり、γはガンマ線を示す。
水素共鳴核反応は、例えば、タンデム型加速器（ファン・デ・グラーフ加速装置の改良形）を利用すれば実現することが可能である。なお、タンデム型加速器は、例えば、ＪＡＥＡ（日本原子力研究開発機構）の設備を利用すればよい。
図９は、エピタクシャル層８の表面における反応を説明する図である。タンデム型加速器等で６．３８５ＭｅＶに加速した１５Ｎを窒化物系化合物半導体表面に照射した場合、反応の半値幅は１．５ｋｅＶと非常に狭いため、エピタクシャル層８の表面（ＡｌＧａＮ層７の表面）から１０ｎｍ程度以内の深さの領域に存在する水素原子のみが共鳴的に核反応し、１２Ｃを表面に生じる。
この１２Ｃは、表面近傍に存在する窒素空孔ＶＮと反応し、窒素サイトに置換する（ＣＮ）。図４に示した通りＣＮは浅いアクセプタ準位を形成し、ＡｌＧａＮ層７中の残留キャリアを補償することが出来る。また、表面のドナー準位を低減することができる。このため、表面ドナーモデルで説明されるショットキー・リークを低減することが可能となる。
なお、式１で示したように、核反応時にガンマ線が放出される。このガンマ線のエネルギーは４．４３ＭｅＶであり、窒化物系化合物半導体層全体に照射される。
このガンマ線によって、バッファ層４、５およびＧａＮ層６中に存在する、ガリウム空孔と水素とからなる複合欠陥ＶＧａ−Ｈの結合を切断することができる。このとき、複合欠陥は分解してＶＧａとＨとになる。この分解により半導体中の残留キャリアは変調を受けるため、フォトルミネッセンス（ＰＬ）スペクトルにおける２．２ｅＶ近傍のブロードな発光（いわゆる黄色発光）の強度が減少する。したがって、ＰＬ測定よりＶＧａ−Ｈ分解を確認することができる。これによって、非特許文献２や、本願発明者らによる特許文献４で指摘された長期通電時の特性変動を抑制することが可能となる。なお、窒化物系化合物半導体中のヘリウム原子は電気的に中性であり、その電気特性に何の影響も及ぼさない。
窒化物系化合物半導体表面には、水素原子が、原子状あるいは水（ＯＨ）として存在する。その濃度は体積密度換算で１０１８ｃｍ−３から１０１９ｃｍ−３とされており、ＶＮを置換すべき炭素を供給するのに十分な量の水素原子が存在する。
以上のように、ＡｌＧａＮ層７の表面近傍に炭素がドープされた領域を形成することができる。また、図５に示すように、ＶＮのＣＮ置換により系の凝集エネルギーは低下することから、共鳴核反応で生成された炭素原子は容易にＣＮを形成することができる。
なお、特許文献２、３に開示される方法で炭素をドープしようとした場合、表面近傍のみに炭素をドープするためには、エピタクシャル成長途中で成長条件を変更する、あるいは成長を一時的に中断する必要があるため、窒素空孔やガリウム空孔が生じ、リーク電流の増加や電流コラプス現象が悪化するおそれがある。また、炭素原子は成長時に拡散するため電子走行層の２次元電子ガス濃度が減少してしまうおそれがある。しかしながら、水素共鳴核反応を用いる方法では、これらの問題の発生が防止される。
図８にもどって、ビーム電流５０ｎＡ、ビーム径５ｍｍφ程度の条件では、ビームＢ１は１×１０１２ｃｍ−２ｓ−１の流束となり、１０秒程度照射することで、ＡｌＧａＮ層７表面から１０ｎｍ以内の深さの領域に５×１０１８ｃｍ−３以上の炭素をドープすることができる。なお、核反応時に放出されるガンマ線量をシンチレーション検出器でモニターしておくことで、核反応によって生成される炭素濃度を、その場観察することができる。
図８では、エピタクシャル基板にＮイオンを一様に照射するため、ｘｙステージを用いてビームＢ１を矢印Ａｒ１のようにエピタクシャル基板に対して相対的にスキャンさせている。
なお、照射されるＮイオンのほとんどはＡｌＧａＮ層７の表面近傍に存在する水素と核反応するため、ＡｌＧａＮ層７以下の構造に影響を及ぼすことがない。また、ＴＲＩＭ（Transport of Ions in Matter）コードを用いたモンテカルロ・シミュレーションによれば、核反応せずにＡｌＧａＮ層７内に侵入した、エネルギーが〜６．３８５ＭｅＶのＮイオンは、ＡｌＧａＮ層７、ＧａＮ層６でエネルギーを失うことはない。すなわち、ＡｌＧａＮ層７およびＧａＮ層６において照射欠陥を形成しない。したがって、核反応しなかったＮイオンがＨＦＥＴ１００の電気特性に悪影響を及ぼすことはない。
水素の量よりも照射されるＮイオンの数が多いなど、一部核反応しないＮイオンがある場合は、核反応しなかった、エネルギーが〜６．３８５ＭｅＶのＮイオンは、エピタクシャル層８の表面から３〜４μｍの領域（ここではバッファ層４の内部）でエネルギーのほとんどを失い停止する。この領域には照射欠陥が残るが、照射欠陥が形成する深い準位は、バッファ層４内の残留キャリアを補償する効果があるため、素子の高耐圧化・低リーク電流化にはむしろ有利に働く。
なお、エピタクシャル層８の表面から３〜４μｍにおける格子間原子等の照射欠陥の有無を調べることで、表面から１０ｎｍ程度以内の深さの領域にドープされた炭素が、水素核共鳴反応によるものなのか、他のドープ法によるかを検知することができる。
３．素子作製：
次に、ＨＦＥＴ１００の素子を作製する。素子は公知の工程に従って、フォトリソグラフィ工程を用いてパターンニングを行い作製できる。
なお、電極形成については、ＡｌＧａＮ層７上に、Ｔｉ（膜厚２５ｎｍ）及びＡｌ（膜厚３００ｎｍ）をこの順に蒸着して、オーミック電極としてソース電極９Ｓ及びドレイン電極９Ｄとを形成する。また、当該電極間にＮｉ（膜厚１００ｎｍ）およびＡｕ（膜厚２００ｎｍ）を、この順に蒸着して、ショットキー電極としてゲート電極９Ｇを形成する。ソース電極９Ｓ及びドレイン電極９Ｄの蒸着後、７００℃で３０分の熱処理を行うことで、良好なオーミック特性が得られる。
ＨＦＥＴ１００の形状については、例えば、ゲート長２μｍ、ゲート幅０．２ｍｍ、ソース・ドレイン間距離１５μｍの形状で作製すればよい。以上の工程で製造したＨＦＥＴ１００は、１０００Ｖ以上の耐圧を有することができる。
ここで、上記の製造方法によって製造されるＨＦＥＴ（実施例）と、共鳴核反応による炭素ドープを行わない以外は上記の製造方法によって製造されるＨＦＥＴ（比較例）との電気的特性について説明する。
図１０は、ゲート電圧を−５Ｖに印加したときの、実施例および比較例のゲート（ショットキー）・リーク特性を示す図である。なお、横軸はソース・ドレイン間電圧である。縦軸のリーク電流値はゲート幅当りの電流値に規格化している。図１０に示すように、実施例のＨＦＥＴは、比較例のＨＦＥＴよりもリーク電流値が２桁以上低くなる。
図１１は、ゲート電圧を０Ｖとして、ソース・ドレイン間に電圧を印加したときの、実施例および比較例のオン特性を示す図である。なお、横軸に示すソース・ドレイン間電圧は０から１５Ｖまで増加し、その後、１５から０Ｖまで減少させた。
図１１において、グラフの立ち上がりが素子のオン抵抗を示している。また、ソース・ドレイン間電圧の増加・減少によってヒステリシスが生じているが、このヒステリシスは電流コラプス現象によるものである。図１１からわかるように、実施例では、グラフの立ち上がりが急であり、オン抵抗が低いことが分かる。また、実施例では、ヒステリシスも小さく、電流コラプス現象も抑制されたことが分かる。
これらの特性改善は、ＡｌＧａＮ層７の表面近傍に炭素がドープされ、ＶＮに起因する表面ドナーを補償した効果である。炭素ドープによりオン抵抗が悪化していないことから、炭素は表面から１０ｎｍ程度以内の深さまでにのみ存在し、ＧａＮ層６の２次元電子ガスの存在する領域には達していないと考えられる。
さらに、共鳴核反応時に放出されたガンマ線により、ＧａＮ層６やバッファ層４中のＶＧａ−Ｈが分解されるため、ＨＦＥＴ１００では長期通電による特性変動も抑制される。
（実施の形態２）
図１２は、本発明の実施の形態２に係る窒化物系化合物半導体素子であるＭＯＳＦＥＴの模式的な断面図である。
このＭＯＳＦＥＴ２００は、主表面が（１１０）面のシリコン基板２１と、シリコン基板２１上に順次形成された、ＡｌＮからなるシード層２２、ＧａＮ層とＡｌＮ層とを交互に１２０周期積層したバッファ層２３、ＧａＮからなる高抵抗層２４、反転層（チャネル層）が形成されるｐ−ＧａＮ層２５、電子走行層として機能する第１窒化物系化合物半導体層としてのＧａＮ層２６、および、電子供給層として機能する第２窒化物系化合物半導体層としてのＡｌＧａＮ層２７からなるエピタクシャル層２８と、ＧａＮ層２６とＡｌＧａＮ層２７とに形成されたリセス部Ｒのリセス面およびＡｌＧａＮ層２７の表面を覆うゲート酸化膜２９と、ＡｌＧａＮ層２７上に形成されたソース電極３０Ｓ、ドレイン電極３０Ｄと、開口部Ｒにおけるゲート酸化膜２９上に形成されたゲート電極３０Ｇと、を備えている。
ＭＯＳＦＥＴ２００では、ｐ−ＧａＮ層２５に反転層（チャネル層）が形成され、ＭＯＳＦＥＴとして動作する。また、ｐ−ＧａＮ層２５上のＧａＮ層２６／ＡｌＧａＮ層２７界面に発生する２次元電子ガスが、電界緩和層（リサーフ層）およびドリフト層として働く。この構造では、２次元電子ガス層がドリフト層として働くため、オン抵抗を低減できるという利点がある。
さらに、ＭＯＳＦＥＴ２００では、ＡｌＧａＮ層２７が、表面近傍に炭素がドープされた領域を有するので、表面近傍の窒素空孔が炭素原子によって置換されており、ＡｌＧａＮ表面をパスとしたリーク電流が低く、かつ、電流コラプス現象が低減されたものである。
ＭＯＳＦＥＴ２００の製造方法の一例について説明する。図１３は、図１２に示すＭＯＳＦＥＴ２００の製造工程のうち、エピタクシャル基板作製工程を説明する図である。
１．エピタクシャル基板製造方法：
はじめに、シリコン基板２１上にエピタクシャル層２８を形成して、エピタクシャル基板を作製する。
具体的には、まず、ＣＺ法で成長された厚さが１ｍｍのシリコン基板２１（面方位（１１０））を設置したＭＯＣＶＤ装置内に、ＴＭＡｌとＮＨ３を、それぞれ１７５μｍｏｌ／ｍｉｎ、３５Ｌ／ｍｉｎの流量で導入し、成長温度１０００℃で、層厚４０ｎｍのＡｌＮからなるシード層２２をシリコン基板２１上にエピタクシャル成長させる。
ここで、面方位が（１１０）のシリコン基板２１を用いることによって、面方位が（１１１）のシリコン基板を用いる場合と比較して、転位密度の低減効果を得ることができる。
次に、例えば、層厚７ｎｍのＡｌＮ層と、層厚２１ｎｍのＧａＮ層とを一対とし、成長温度１０５０℃、成長圧力２００Ｔｏｒｒの条件で、上記の一対の層を１２０周期繰り返して成長し、バッファ層２３を形成する。バッファ層２３を形成することによって、エピタクシャル層２８に発生するクラックを抑制し、そり量も制御可能となる。
なお、ＡｌＮ層およびＧａＮ層成長時のＴＭＡｌ、ＴＭＧａおよびＮＨ３の流量は、それぞれ、１９５μｍｏｌ／ｍｉｎ、５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎである。
次に、成長温度１０５０℃、成長圧力５０Ｔｏｒｒの条件で、ＧａＮからなる高抵抗層２４を１００ｎｍの層厚で積層する。高抵抗層２４を形成する際のＴＭＧａおよびＮＨ３の流量は５８μｍｏｌ／ｍｉｎおよび１２Ｌ／ｍｉｎである。高抵抗層２４中の炭素濃度が、１×１０１８ｃｍ−３以上であれば、バッファリークを低減させる効果があるので好ましい。
次に、ＴＭＧａとＮＨ３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、ｐ−ＧａＮ層２５を４５０ｎｍの層厚で成長する。成長温度は１０５０℃、成長圧力は２００Ｔｏｒｒである。ｐ−ＧａＮ層２５は、ｐ型のドーパントとしてＭｇをアクセプタ濃度が１×１０１７ｃｍ−３となるようにドープする。Ｍｇはビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を原料ガスとしてドープできる。なお、ｐ型ドーパントはＺｎやＢｅでも良い。
また、ｐ−ＧａＮ層２５に、ｐ型ドーパントであるＭｇと同時に遷移金属をドープすることで、ｎ型の残留キャリアを補償することが可能となり、素子耐圧を向上できる。このとき、遷移金属の濃度は、ｐ−ＧａＮ層２５のアクセプタ濃度と同程度か、より低いことが望ましい。遷移金属の濃度が高い場合、素子のオン抵抗が悪化する場合がある。
遷移金属の例としてＦｅをドープする場合は、ｐ−ＧａＮ層２５の成長時に、Ｆｅの有機原料としてビスシクロペンタジエニル鉄（Ｃｐ２Ｆｅ）を流量５ｓｃｃｍで流す。これによって、５×１０１６ｃｍ−３のＦｅがｐ−ＧａＮ層２５にドープされる。
なお、Ｆｅの有機原料としては、ビスエチルシクロペンタジエニル鉄（ＥｔＣｐ２Ｆｅ）を用いることもできる。
また、遷移金属としてＮｉをドープする場合は、有機原料としてアリルシクロペンタジエニルニッケル（ＡｌｌｙｌＣｐＮｉ）、ビスシクロペンタジエニルニッケル（Ｃｐ２Ｎｉ）やｔｅｔｒａｋｉｓ（ｐｈｏｓｐｈｏｒｕｓ ｔｒｉｆｌｕｏｒｉｄｅ）Ｎｉ（Ｎｉ（ＰＦ３）４）などを用いることができる。
次に、ＴＭＧａとＮＨ３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃、成長圧力２００Ｔｏｒｒの条件で、電子走行層として機能するＧａＮ層２６を５０ｎｍの層厚で積層する。
さらに、ＴＭＡｌとＴＭＧａとＮＨ３とを、それぞれ１００μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、電子供給層として機能するＡｌＧａＮ層２７を、２０ｎｍの層厚で積層する。ＡｌＧａＮ層２７のアルミニウム組成は０．２２である。アルミニウム組成は、例えば、Ｘ線回折から評価できる。
以上の製造工程にて、エピタクシャル基板が作製される。
２．タンデム型加速器による炭素ドープ：
次に、１．で作製したエピタクシャル基板に窒素イオンを照射し、水素共鳴核反応を利用した炭素ドープを行う。図１４は、図１２に示すＭＯＳＦＥＴの製造工程のうち、炭素ドープ工程を説明する図である。図１４に示すように、６．３８５ＭｅＶに加速したＮイオンのビームＢ２をビーム電流５０ｎＡで照射し、ビームＢ２を矢印Ａｒ２のように相対的にスキャンする。照射条件等は実施の形態１の場合と同様である。これによって、ＡｌＧａＮ層２７の表面から１０ｎｍ程度以内の深さの領域に炭素がドープされる。
３．素子作製：
次に、ＭＯＳＦＥＴ２００の素子を作製する。
まず、ＡｌＧａＮ層２７上に、プラズマＣＶＤによりＳｉＯ２膜を形成する。次に、ＳｉＯ２膜上にフォトレジストを塗布し、フォトリソグラフィ工程を用いてパターンニングを行い、弗化水素酸系溶液を用いてエッチングを行い、ゲート電極３０Ｇを形成すべき位置のＳｉＯ２膜に開口部を形成する。
次に、ドライエッチング装置を用いて、ＡｌＧａＮ層２７、ＧａＮ層２６、およびｐ−ＧａＮ層２５をエッチングし、リセス部Ｒを形成する。リセス部Ｒのエッチング深さはＧａＮ層／ｐ−ＧａＮ層界面から２０ｎｍとする。ドライエッチング後、ＳｉＯ２膜を弗化水素酸系溶液を用いて除去する。
次に、プラズマＣＶＤにより、ゲート酸化膜２９として機能するＳｉＯ２膜を、６０ｎｍの厚さで、リセス部Ｒのリセス面およびＡｌＧａＮ層２７の表面を覆うように積層する。
続いて、ゲート酸化膜２９の一部を弗化水素酸系溶液によるエッチングにより除去し、除去した領域のＡｌＧａＮ層２７表面にソース電極３０Ｓ、ドレイン電極３０Ｄを形成する。ソース電極３０Ｓおよびドレイン電極３０ＤはＡｌＧａＮ層２７／ＧａＮ層２６界面の２次元電子ガス層にオーミック接触するものとし、例えば、Ｔｉ（膜厚２５ｎｍ）／Ａｌ（膜厚３００ｎｍ）構造とする。電極を構成する各金属膜の形成は、スパッタ法や真空蒸着法を用いて行うことができる。ソース電極３０Ｓ及びドレイン電極３０Ｄ作製後、７００℃で３０分の熱処理を行うことで、良好なオーミック特性が得られる。
最後に、ゲート電極３０Ｇとして、リン（Ｐ）によりｐ型にドープされたポリシリコンを低圧ＣＶＤによりリセス部Ｒにおけるゲート酸化膜２９上に形成する。
ＭＯＳＦＥＴ２００の形状については、例えば、ゲート・ソース電極間距離、ゲート・ドレイン間距離はそれぞれ、５μｍおよび２０μｍであり、ゲート長２μｍ、ゲート幅０．２ｍｍである。
以上の工程で製造したＭＯＳＦＥＴ２００は、６００Ｖ以上の耐圧を有することができる。また、ＡｌＧａＮ層２７の表面近傍のＶＮがＣＮで置換されているため、ゲート・ドレイン電極間のＡｌＧａＮ表面をパスとするリーク電流が低減され、かつ電流コラプス現象が抑制されることができる。
さらに、共鳴核反応時に放出されたガンマ線により、バッファ層２３中のＶＧａ−Ｈが分解されるため、長期通電による特性変動も見られないものとなる。さらに、これらの効果に加えて、上記ガンマ線はｐ−ＧａＮ層２４中のＭｇと水素とがつくる複合欠陥（Ｍｇ−Ｈ）の結合も切断できるため、ドープしたアクセプタの活性化率が向上する。これによって、ＭＯＳＦＥＴ２００の素子毎のしきい値のばらつきが抑制されるという利点が得られる。
（実施の形態３）
図１５は、本発明の実施の形態３に係る窒化物系化合物半導体素子であるショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）の模式的な断面図である。図１６は、図１５に示すＳＢＤの上面図である。
このＳＢＤ３００は、サファイア基板３１と、サファイア基板３１上に順次形成された、ＧａＮからなるバッファ層３２、電子走行層として機能する第１窒化物系化合物半導体層としてのＧａＮ層３３、および、電子供給層として機能する第２窒化物系化合物半導体層としてのＡｌＧａＮ層３４からなるエピタクシャル層３５と、ＡｌＧａＮ層３４上に形成されたアノード電極３６Ａ、カソード電極３６Ｃと、を備えている。アノード電極３６Ａは丸型電極であり、カソード電極３６Ｃはアノード電極３６Ａを囲むように形成されている。
ＳＢＤ３００では、ＡｌＧａＮ層３４が、表面近傍に炭素がドープされた領域を有するので、表面近傍の窒素空孔が炭素原子によって置換されており、ショットキー・リーク電流が低く、かつ、電流コラプス現象が低減されたものである。
ＳＢＤ３００の製造方法の一例について説明する。図１７は、図１５に示すＳＢＤ３００の製造工程のうち、エピタクシャル基板作製工程を説明する図である。
１．エピタクシャル基板作製：
はじめに、サファイア基板３１上にエピタクシャル層３５を形成して、エピタクシャル基板を作製する。
具体的には、まず、厚さが５００μｍの２インチ（約５０ｍｍ）径のサファイア基板３１を設置したＭＯＣＶＤ装置内に、ＴＭＧａとＮＨ３とを、それぞれ１４μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度５５０℃で、層厚３０ｎｍのＧａＮからなるバッファ層３２をエピタクシャル成長させる。
次に、ＴＭＧａとＮＨ３とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、電子走行層として機能するＧａＮ層３３を３μｍの層厚で成長する。成長温度は１０５０℃、成長圧力は１００Ｔｏｒｒである。
次に、ＴＭＡｌとＴＭＧａとＮＨ３とを、それぞれ１００μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、層厚３０ｎｍの電子供給層として機能するＡｌＧａＮ層３４をＧａＮ層３３上にエピタクシャル成長させる。ＡｌＧａＮ層３４のアルミニウム組成は０．２４である。
以上の製造工程にて、エピタクシャル基板が作製される。
なお、エピタクシャル基板は、基板上に、ＨＶＰＥ（ハイドライド気相エピタクシャル成長法）、ＭＢＥ（分子線エピタクシャル成長法）やレーザーアブレーション法で窒化物系化合物半導体層を形成することによって、作製してもよい。
２．イオン注入による炭素ドープ：
つぎに、１．で作製したエピタクシャル基板に、以下の工程によってイオン注入による炭素ドープを行う。これによって、ＡｌＧａＮ層３４の表面近傍の領域に炭素がドープされる。
まず、ＡｌＧａＮ層３４上に、プラズマＣＶＤにより、表面保護膜としてのＳｉＯ２膜を膜厚１０ｎｍで積層する。
次に、炭素イオンを注入する。図１８は、図１５に示すＳＢＤ３００の製造工程のうち、炭素ドープ工程を説明する図である。図１８に示すように、炭素イオンを５ｋＶより低い低加速電圧でエピタクシャル層３５の表面に注入し、炭素イオンのビームＢ３を矢印Ａｒ３のように相対的にスキャンする。炭素濃度は、濃度のピーク値が１×１０１９ｃｍ−３になるように、照射時間またはビーム電流（流束）を調整する。なお、イオン注入後、表面保護膜としてのＳｉＯ２膜は弗化水素酸系溶液で除去する。
図１９は、ＴＲＩＭコードを用いて計算した、注入された炭素原子のプロファイルを示す図である。図１８において、深さ０ｎｍがＡｌＧａＮ層３４の表面の位置である。図１９に示す通り、５ｋＶの加速電圧では、炭素原子が表面から２０ｎｍ程度の深さまで侵入するため、ＡｌＧａＮ層３４／ＧａＮ層３３界面の２次元電子ガスに悪影響を及ぼす場合がある。したがって、加速電圧としては５ｋＶより低いことが好ましく、３ｋＶ以下であることが望ましい。ただし、加速電圧は、ＡｌＧａＮ層３４の層厚に応じて、２次元電子ガスに悪影響を及ぼさない程度に適宜設定すれば良い。
３．素子作製：
次に、ＳＢＤ３００の素子を作製する。素子は公知の工程に従って、フォトリソグラフィ工程を用いてパターンニングを行い作製できる。
なお、電極形成については、ＡｌＧａＮ層３４上に、Ｔｉ（膜厚２５ｎｍ）及びＡｌ（膜厚３００ｎｍ）をこの順に蒸着して、オーミック電極としてカソード電極３６Ｃを形成する。また、当該電極に囲まれた領域にＮｉ（膜厚１００ｎｍ）およびＡｕ（膜厚２００ｎｍ）を、この順に蒸着して、ショットキー電極としてアノード電極３６Ａを形成する。なお、アノード電極３６Ａは直径が１６０μｍの丸型電極であり、アノード電極３６Ａとカソード電極３６Ｃの間隔は１０μｍである。なお、カソード電極３６Ｃの蒸着後、７００℃で３０分の熱処理を行うことで、良好なオーミック特性が得られる。
以上の工程で製造したＳＢＤ３００は、ＡｌＧａＮ層２７の表面近傍のＶＮがＣＮで置換されているため、炭素のドープをしないＳＢＤと比べて、ショットキー・リーク電流が低減され、電流コラプス現象が抑制されたものである。
さらに、ＳＢＤ３００のバッファ層３２中のＶＧａ−Ｈを分解し、長期通電による特性変動を抑制するために、エピタクシャル基板作製後に、エピタクシャル層３５に硬Ｘ線領域のシンクロトロン放射光や熱中性子線を照射してもよい。
なお、上記の実施の形態において、ショットキー電極であるアノード電極やゲート電極の材料として、仕事函数の大きいＰｔやＰｄを用いてもよい。
また、上記の実施の形態において、基板としては、シリコン基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＯ基板、または、β−Ｇａ２Ｏ３基板等の基板を適宜用いることができる。
また、上記実施の形態において、第２窒化物系化合物半導体層としてのＡｌＧａＮ層の組成は、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）としてもよい。アルミニウム組成ｘは０．５以下が好ましく、たとえば０．２０〜０．２５の範囲である。また、ＡｌＧａＮ層の層厚は２０ｎｍ〜３０ｎｍとしてもよい。
また、第１窒化物系化合物半導体層、第２窒化物系化合物半導体層は、それぞれＧａＮ層、ＡｌＧａＮ層に限られない。第１窒化物系化合物半導体層は任意の組成の窒化物系化合物半導体であればよく、たとえばＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる。第２窒化物系化合物半導体層は、バンドギャップが第１窒化物系化合物半導体層のバンドギャップよりも大きい組成の窒化物系化合物半導体であればよい。
また、本発明に係る窒化物系化合物半導体素子は、電界効果トランジスタまたはショットキーバリアダイオード等、各種半導体素子を含むものであり、素子の種類は特に限定されない。
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
１、２１ シリコン基板
２ 窒化珪素層
３、２２ シード層
４、２３、３２ バッファ層
５，２４ 高抵抗層
４ａａ、４ｂａ、４ｃａ、４ｄａ、４ｅａ、４ｆａ、６、２６、３３ ＧａＮ層
４ａｂ、４ｂｂ、４ｃｂ、４ｄｂ、４ｅｂ、４ｆｂ ＡｌＮ層
７、２７、３４ ＡｌＧａＮ層
８、２８、３５ エピタクシャル層
９Ｇ、３０Ｇ ゲート電極
９Ｓ、３０Ｓ ソース電極
９Ｄ、３０Ｄ ドレイン電極
２５ ｐ−ＧａＮ層
２９ ゲート酸化膜
３１ サファイア基板
３６Ａ アノード電極
３６Ｃ カソード電極
１００ ＨＦＥＴ
２００ ＭＯＳＦＥＴ
３００ ＳＢＤ
Ａｒ１、Ａｒ２、Ａｒ３ 矢印
Ｂ１、Ｂ２、Ｂ３ ビーム
ＮＡ１ 窒素原子
Ｒ リセス部

Claims (8)

  1. 基板と、
    前記基板上にバッファ層を介して形成された第１窒化物系化合物半導体層と、
    前記第１窒化物系化合物半導体層上に形成された、該第１窒化物系化合物半導体層のバンドギャップよりも大きいバンドギャップを有する第２窒化物系化合物半導体層と、
    前記第２窒化物系化合物半導体層上に形成された電極と、
    を備え、前記第２窒化物系化合物半導体層は、表面近傍に炭素がドープされた領域を有することを特徴とする窒化物系化合物半導体素子。
  2. 前記炭素がドープされた領域は、前記第２窒化物系化合物半導体層の表面から１０ｎｍ以内の深さであることを特徴とする請求項１に記載の窒化物系化合物半導体素子。
  3. 前記炭素は水素共鳴核反応を利用してドープされたものであることを特徴とする請求項１または２に記載の窒化物系化合物半導体素子。
  4. 前記炭素はイオン注入によりドープされたものであることを特徴とする請求項１または２に記載の窒化物系化合物半導体素子。
  5. 前記第２窒化物系化合物半導体層の表面から３〜４μｍの領域に照射欠陥が形成されたことを特徴とする請求項１〜３のいずれか一つに記載の窒化物系化合物半導体素子。
  6. 前記バッファ層または前記第２窒化物系化合物半導体層は、ガリウム空孔と水素とからなる複合欠陥が分解されて形成されたガリウム空孔を含むことを特徴とする請求項１〜３および請求項５のいずれか一つに記載の窒化物系化合物半導体素子。
  7. 前記第１窒化物系化合物半導体層はＧａＮからなり、前記第２窒化物系化合物半導体層はＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなることを特徴とする請求項１〜６のいずれか一つに記載の窒化物系化合物半導体素子。
  8. 電界効果トランジスタまたはショットキーバリアダイオードであることを特徴とする請求項１〜７のいずれか一つに記載の窒化物系化合物半導体素子。
JP2012151740A 2012-07-05 2012-07-05 窒化物系化合物半導体素子 Active JP5656930B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012151740A JP5656930B2 (ja) 2012-07-05 2012-07-05 窒化物系化合物半導体素子
CN201310278096.3A CN103531625A (zh) 2012-07-05 2013-07-04 氮化物系化合物半导体元件
US13/935,834 US20140008661A1 (en) 2012-07-05 2013-07-05 Nitride-based compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012151740A JP5656930B2 (ja) 2012-07-05 2012-07-05 窒化物系化合物半導体素子

Publications (2)

Publication Number Publication Date
JP2014017285A true JP2014017285A (ja) 2014-01-30
JP5656930B2 JP5656930B2 (ja) 2015-01-21

Family

ID=49877852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012151740A Active JP5656930B2 (ja) 2012-07-05 2012-07-05 窒化物系化合物半導体素子

Country Status (3)

Country Link
US (1) US20140008661A1 (ja)
JP (1) JP5656930B2 (ja)
CN (1) CN103531625A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156454A (ja) * 2014-02-21 2015-08-27 パナソニック株式会社 電界効果トランジスタ
KR20150107557A (ko) * 2014-03-13 2015-09-23 가부시끼가이샤 도시바 반도체 장치
JP2016076681A (ja) * 2014-10-02 2016-05-12 株式会社東芝 半導体装置およびその製造方法
WO2017002317A1 (ja) * 2015-06-29 2017-01-05 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
US9859413B2 (en) 2014-07-11 2018-01-02 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method of manufacturing the same
JP2018014457A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US10079285B2 (en) 2016-07-22 2018-09-18 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, computer, and method for manufacturing semiconductor device
JP2018200934A (ja) * 2017-05-26 2018-12-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2021044596A (ja) * 2020-12-22 2021-03-18 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102086360B1 (ko) * 2013-11-07 2020-03-09 삼성전자주식회사 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP6671124B2 (ja) * 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
JP7224300B2 (ja) * 2017-11-20 2023-02-17 ローム株式会社 半導体装置
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
US20220376053A1 (en) * 2020-06-04 2022-11-24 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080347A1 (en) * 2001-10-26 2003-05-01 Pohang University Of Science And Technology Foundation Method for manufacturing heterojunction field effect transistor device
JP2007158274A (ja) * 2005-12-08 2007-06-21 Toyota Motor Corp 半導体装置の製造方法および半導体基板の製造方法
JP2009117482A (ja) * 2007-11-02 2009-05-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス及びｉｉｉ族窒化物半導体エピタキシャル基板
WO2010016388A1 (ja) * 2008-08-05 2010-02-11 住友電気工業株式会社 ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法
JP2010171416A (ja) * 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP2011082392A (ja) * 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd ショットキーバリアダイオード

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674862B1 (ko) * 2005-08-25 2007-01-29 삼성전기주식회사 질화물 반도체 발광 소자
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080347A1 (en) * 2001-10-26 2003-05-01 Pohang University Of Science And Technology Foundation Method for manufacturing heterojunction field effect transistor device
JP2007158274A (ja) * 2005-12-08 2007-06-21 Toyota Motor Corp 半導体装置の製造方法および半導体基板の製造方法
JP2009117482A (ja) * 2007-11-02 2009-05-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物電子デバイス及びｉｉｉ族窒化物半導体エピタキシャル基板
WO2010016388A1 (ja) * 2008-08-05 2010-02-11 住友電気工業株式会社 ショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法
JP2010171416A (ja) * 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP2011082392A (ja) * 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd ショットキーバリアダイオード

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156454A (ja) * 2014-02-21 2015-08-27 パナソニック株式会社 電界効果トランジスタ
KR20150107557A (ko) * 2014-03-13 2015-09-23 가부시끼가이샤 도시바 반도체 장치
KR101599618B1 (ko) * 2014-03-13 2016-03-03 가부시끼가이샤 도시바 반도체 장치
US9859413B2 (en) 2014-07-11 2018-01-02 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device and method of manufacturing the same
JP2016076681A (ja) * 2014-10-02 2016-05-12 株式会社東芝 半導体装置およびその製造方法
WO2017002317A1 (ja) * 2015-06-29 2017-01-05 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2017017088A (ja) * 2015-06-29 2017-01-19 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
US10553674B2 (en) 2015-06-29 2020-02-04 Sanken Electric Co., Ltd. Substrate for semiconductor device, semiconductor device, and method for manufacturing semiconductor device
US10079285B2 (en) 2016-07-22 2018-09-18 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, computer, and method for manufacturing semiconductor device
US10388742B2 (en) 2016-07-22 2019-08-20 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
JP2018014457A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US11101355B2 (en) 2016-07-22 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
JP2018200934A (ja) * 2017-05-26 2018-12-20 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2021044596A (ja) * 2020-12-22 2021-03-18 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP7054730B2 (ja) 2020-12-22 2022-04-14 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP2022084951A (ja) * 2020-12-22 2022-06-07 株式会社サイオクス 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
JP7457053B2 (ja) 2020-12-22 2024-03-27 住友化学株式会社 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法

Also Published As

Publication number Publication date
JP5656930B2 (ja) 2015-01-21
US20140008661A1 (en) 2014-01-09
CN103531625A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5656930B2 (ja) 窒化物系化合物半導体素子
US9818855B2 (en) Semiconductor device
Pearton et al. Radiation effects in GaN-based high electron mobility transistors
Puzyrev et al. Radiation-induced defect evolution and electrical degradation of AlGaN/GaN high-electron-mobility transistors
JP6190582B2 (ja) 窒化物半導体装置の製造方法
JP5782033B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
CN109494154B (zh) 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
TW201539751A (zh) 含植入緩衝層之ｉｉｉ族氮化物基板與電晶體
Hwang et al. Effect of electron irradiation on AlGaN/GaN and InAlN/GaN heterojunctions
JP2012033645A (ja) 半導体装置
US9099383B2 (en) Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
Wan et al. Effects of ionization and displacement damage in AlGaN/GaN HEMT devices caused by various heavy ions
JP5566856B2 (ja) 窒化物系化合物半導体素子の製造方法および窒化物系化合物半導体素子
Berthet et al. Influence of thermal and fast neutron irradiation on DC electrical performances of AlGaN/GaN transistors
Wan et al. The study of displacement damage in AlGaN/GaN high electron mobility transistors based on experiment and simulation method
Polyakov Radiation effects in GaN
JP2015053340A (ja) 窒化物系化合物半導体素子、および、窒化物系化合物半導体素子の製造方法
JP2012209297A (ja) 半導体装置およびその製造方法
JP5561530B2 (ja) 窒化物半導体の炭素ドーピング方法、半導体素子の製造方法
Vega et al. Outstanding reliability of heavy-ion-irradiated AlInN/GaN on silicon HFETs
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
JP2007096261A (ja) 半導体素子
Zhang et al. High-density 2D hole gas in P-GaN/AlN/AlGaN on a silicon substrate with polarization-enhanced Mg ionization

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20131029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140707

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141125

R151 Written notification of patent or utility model registration

Ref document number: 5656930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350