JP2007096261A - 半導体素子 - Google Patents

Abstract

【課題】電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させること。
【解決手段】ＨＥＭＴ１は、基板２上に、それぞれＧａＮ系化合物半導体からなる低温バッファ層３、バッファ層４、電子走行層５および電子供給層６を、この順に積層して有し、電子供給層６上には、ソース電極７Ｓ、ゲート電極７Ｇおよびドレイン電極７Ｄを備える。バッファ層４の転位密度は、転位密度に対する体積抵抗率が極大値近傍となる密度値を有する。また、バッファ層４の（１０２）面に対するＸ線ロッキングカーブの半値幅は、この半値幅に対する体積抵抗率が極大値近傍となる幅値を有する。
【選択図】 図１

Description

本発明は、基板上にバッファ層を介して積層された化合物半導体層を備える半導体素子に関するものである。

化合物半導体を用いて形成された半導体素子は、直接遷移性等、化合物半導体材料が本質的に有する特性から、高耐圧素子、高速素子として有望な電子素子である。かかる半導体素子として、近年、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）の一種である、窒化物系化合物半導体を用いて形成された高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が注目を集めており、種々のＨＥＭＴが提案されている。

図１４は、窒化物系化合物半導体としてＧａＮ系化合物半導体を用いて形成された、従来技術にかかるＨＥＭＴの一例を示す断面図である。図１４に示すＨＥＭＴ１１では、サファイア基板等の基板１２上に、低温形成したＧａＮからなる低温バッファ層１３と、ＧａＮからなるバッファ層１４と、ＧａＮからなる電子走行層１５と、ＡｌＧａＮからなる電子供給層１６とがこの順に積層され、ヘテロ接合構造が形成されている。電子供給層１６上には、ソース電極１７Ｓ、ゲート電極１７Ｇおよびドレイン電極１７Ｄが配設されている。なお、ソース電極１７Ｓおよびドレイン電極１７Ｄと、電子供給層１６との間には、各層間のコンタクト抵抗を低減させるための図示しないｎ−ＧａＮからなるコンタクト層が形成されている。

かかる構成のＨＥＭＴ１１では、電子走行層１５と電子供給層１６とのヘテロ接合界面直下に形成される２次元電子ガス１５ａがキャリアとして利用される。ソース電極１７Ｓとドレイン電極１７Ｄとを作動させた場合、電子走行層１５に供給された電子が２次元電子ガス層１５ａ中を高速走行してドレイン電極１７Ｄまで移動する。このとき、ゲート電極１７Ｇに加える電圧を制御してゲート電極１７Ｇ直下の空乏層の厚さを変化させることによって、ソース電極１７Ｓからドレイン電極１７Ｄへ移動する電子、すなわちドレイン電流を制御することができる。

ところで、ＧａＮ等の窒化物系化合物半導体を用いたＨＥＭＴ等の半導体素子では、バッファ層中のリーク電流の発生を抑制するなどの目的で、一般にバッファ層を高抵抗化する必要がある。バッファ層が高抵抗化されていない場合、例えば図１４に示したＨＥＭＴ１１では、ゲート電極１７Ｇ直下の空乏層を拡大させてドレイン電流をオフしようとしても、バッファ層１４や低温バッファ層１３にリーク電流が流れるため、完全にオフすることができないという問題が生じる。これに対して、従来、バッファ層を高抵抗化する方法が提案されている（例えば、特許文献１および２を参照。）。特許文献１および２では、ＧａＮからなるバッファ層にＺｎ、Ｍｇ等の不純物をドーピングして高抵抗化する方法が開示されている。

特開２００２−５７１５８号公報 特開２００３−１９７６４３号公報

しかしながら、不純物をドーピングして高抵抗化したバッファ層を有するＨＥＭＴ等の半導体素子では、出力電流にかかる電気特性が時間変化する現象である電流コラプスの発生が顕著になるという問題があった。この電流コラプスは、半導体素子に電流を流した際に、ドーピングされた不純物のうち活性化していなかった一部の不純物が帯電し、２次元電子ガス層中の電子の移動が妨げられることによって発生するものと推測される。

本発明は、上記に鑑みてなされたものであって、電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させた半導体素子を提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる半導体素子は、基板上にバッファ層を介して積層された化合物半導体層を備える半導体素子において、前記バッファ層内にあって該バッファ層の積層面に平行な所定面内の転位密度は、該転位密度に対する前記バッファ層の体積抵抗率が極大値近傍となる密度値であることを特徴とする。

また、請求項２にかかる半導体素子は、上記の発明において、前記転位密度は、２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下であることを特徴とする。

また、請求項３にかかる半導体素子は、基板上にバッファ層を介して積層された化合物半導体層を備える半導体素子において、前記バッファ層の（１０２）面に対するＸ線ロッキングカーブの半値幅は、該半値幅に対する前記バッファ層の体積抵抗率が極大値近傍となる幅値であることを特徴とする。

また、請求項４にかかる半導体素子は、上記の発明において、前記半値幅は、３００秒以上、２７００秒以下であることを特徴とする。

また、請求項５にかかる半導体素子は、上記の発明において、前記バッファ層の（００２）面に対するＸ線ロッキングカーブの半値幅を基準とした、前記バッファ層の（１０２）面に対するＸ線ロッキングカーブの半値幅比は、１．２以上であることを特徴とする。

また、請求項６にかかる半導体素子は、上記の発明において、前記転位密度を基準とした前記バッファ層のらせん転位密度比は、０．１２以下であることを特徴とする。

また、請求項７にかかる半導体素子は、上記の発明において、前記基板と前記バッファ層との間に、５８０℃以上、６２０℃以下の成長温度で形成された低温バッファ層を備えることを特徴とする。

また、請求項８にかかる半導体素子は、上記の発明において、前記化合物半導体層は、窒化物系化合物半導体を用いて形成されることを特徴とする。

また、請求項９にかかる半導体素子は、上記の発明において、当該半導体素子は、ダイオードまたは電界効果トランジスタであることを特徴とする。

本発明にかかる半導体素子によれば、電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させることができる。

以下、添付図面を参照して、本発明にかかる半導体素子の好適な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。

（実施の形態）
図１は、本実施の形態にかかる半導体素子としてのＨＥＭＴ１の構成を示す断面図である。図１に示すように、ＨＥＭＴ１は、サファイア基板等の基板２上に、バッファ層を介して積層された化合物半導体層を備える。具体的には、基板２上に、低温形成したＧａＮからなる低温バッファ層３と、ＧａＮからなるバッファ層４と、ＧａＮからなる電子走行層５と、Ａｌ_0.3Ｇａ_0.7Ｎからなる電子供給層６とを、この順に積層して形成されたヘテロ接合構造を有する。

また、ＨＥＭＴ１は、電子供給層６上にソース電極７Ｓ、ゲート電極７Ｇおよびドレイン電極７Ｄを備える。オーミック電極としてのソース電極７Ｓおよびドレイン電極７Ｄは、電子供給層６上にＴｉ，Ａｌ，Ａｕをこの順に積層して形成され、ショットキー電極としてのゲート電極７Ｇは、電子供給層６上にＰｔ，Ａｕをこの順に積層して形成されている。

かかる構成のＨＥＭＴ１では、電子供給層６は電子走行層５に比べてバンドギャップエネルギーが大きく、この２つの層のヘテロ接合界面直下に２次元電子ガス層５ａが形成され、この２次元電子ガス層５ａがキャリアとして利用される。すなわち、ソース電極７Ｓとドレイン電極７Ｄとを作動させた場合、電子走行層５に供給された電子が２次元電子ガス層５ａ中を高速走行してドレイン電極７Ｄまで移動する。このとき、ゲート電極７Ｇに加える電圧を制御してゲート電極７Ｇ直下の空乏層の厚さを変化させることによって、ソース電極７Ｓからドレイン電極７Ｄへ移動する電子、すなわちドレイン電流を制御することができる。

ここで、ＨＥＭＴ１が備えるバッファ層４について説明する。バッファ層４は、内部に発生するリーク電流を低減するように高抵抗化して形成されている。このバッファ層４の形成にあたって、本発明者らは、まずバッファ層４内の、積層面に垂直な積層面垂直方向の結晶性を維持したまま、積層面に平行な積層面平行方向の結晶性を悪くすることによって、少なくとも積層面に沿った方向にバッファ層４を高抵抗化することが可能であるものと考察した。そして具体的に、バッファ層４を積層方向に貫通する貫通転位の量を制御することによって、かかる結晶性を得ることが可能であるという推測のもと、バッファ層４の貫通転位量と体積抵抗率との対応関係の導出を行った。

そこで第１に、本発明者らは、バッファ層４の貫通転位量を示す指標値として、バッファ層４内にあってバッファ層４の積層面に平行な所定面内の転位密度を用い、この転位密度と体積抵抗率との対応関係を実測して導出した。図２は、この導出結果を示すグラフである。

図２に示す結果から、本発明者らは、バッファ層４の体積抵抗率が転位密度の変化に対して極大値を有するとともに、この転位密度を体積抵抗率の極大値近傍に対応する密度値とすることによって、バッファ層４を高抵抗化できることを見出した。また、具体的には、バッファ層４の転位密度が、２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下であることが望ましいことを見出した。バッファ層４の転位密度がこの範囲内である場合、体積抵抗率は約１．０×１０⁵Ωｃｍ以上の高抵抗となる。

バッファ層４の転位密度は、例えば、バッファ層４をPlan-View法によってＴＥＭ（Transmission Electron Microscope）観察した際に黒点として示される転位を計数して求めることができる。この場合、バッファ層４は、イオンミリング装置等によって厚さ０．１μｍ程度以下に薄厚化加工して成形される。この成形された厚さは、バッファ層４のもとの層厚に比して十分に薄く、ＴＥＭ観察により得られる転位密度は、バッファ層４の所定面内における転位密度を示すものと考えて差し支えない。なお、この所定面は、バッファ層４と電子走行層５との境界面近傍にあることが好ましく、したがって、ＴＥＭ観察に用いる試料は、バッファ層４と電子走行層５との境界面近傍部分を加工して成形したものであることが好ましい。

そして第２に、本発明者らは、バッファ層４の貫通転位量を示す指標値として、バッファ層４の（１０２）面に対するＸ線ロッキングカーブの半値幅を用い、この半値幅としての半値全幅と体積抵抗率との対応関係を実測して導出した。図３は、この導出結果を示すグラフである。

図３に示す結果から、本発明者らは、バッファ層４の体積抵抗率が、（１０２）面に対するＸ線ロッキングカーブの半値全幅（以下、（１０２）半値全幅と称す。）の変化に対して極大値を有するとともに、この（１０２）半値全幅を体積抵抗率の極大値近傍に対応する幅値とすることによって、バッファ層４を高抵抗化できることを見出した。また、具体的には、バッファ層４の（１０２）半値全幅が、３００秒（arcsec）以上、２７００秒以下であることが望ましいことを見出した。バッファ層４の（１０２）半値全幅がこの範囲内である場合、体積抵抗率は約１．０×１０⁵Ωｃｍ以上の高抵抗となる。

ここでバッファ層４の（１０２）面とは、バッファ層４を形成するＧａＮの単位格子である六方晶におけるミラー指数（１０２）の結晶面であって、図４−１に示す六方晶ＨＸにおける結晶面Ｍ１０２に相当する。また、（１０２）面に対するＸ線ロッキングカーブとは、（１０２）面に対するＸ線回折によって得られるロッキングカーブを意味する。図３に示した（１０２）半値全幅の値は、ＣｕのＫα線（波長λ＝１．５４Å）を用いたＸ線回折によるロッキングカーブの半値全幅を示している。なお、ロッキングカーブを取得する際に使用するＸ線は、ＣｕのＫα線に限定して解釈する必要はなく、ＭｏのＫα線等、他のＸ線であってもよい。

ところで、バッファ層４に形成される貫通転位は、大きく２種類に分類され、すなわち積層面垂直方向に形成される垂直貫通転位（もしくは、刃状転位と称す。）と、積層面垂直方向から傾斜して形成される傾斜貫通転位（もしくは、らせん転位と称す。）とに分類される。図５−１〜５−３は、これらの貫通転位の構造を説明する模式図である。図５−１は、ＧａＮからなるバッファ層４の結晶構造の一部を示す斜視図であり、図５−２は、図５−１に示す結晶構造の正面図であり、図５−３は、図５−１に示す結晶構造の平面図である。なお、図５−１〜５−３では、実際には厚さ方向（図中ｚ方向）に積層構造を有する六方晶系のうち１層のみを示している。

ＧａＮからなるバッファ層４では、理想的には、単位格子としての各六方晶が互いに密接し規則的に配列されたハニカム構造が形成される。しかし一般には、結晶内の応力等によって歪みが発生して格子配列にずれが生じる。格子配列のずれは、六方晶の中軸であるｃ軸のタオレによるずれと、ｃ軸まわりの回転によるずれの２種類に大別さる。ｃ軸のタオレによるずれが生じた場合、積層面垂直方向に対して傾斜して結晶方位がずれ、ｃ軸まわりの回転によるずれが生じた場合、積層面垂直方向を軸とした回転方向の結晶のずれが形成される。そして、これらのずれが六方晶系の積層方向、すなわちバッファ層４の層厚方向に引き継がれた形として、それぞれ傾斜貫通転位、垂直貫通転位が形成される。

具体的には、例えば図５−１〜５−３に示すように、ｃ軸Ｃ２のｃ軸Ｃ３に対する−ｙ方向へのタオレによって、六方晶Ｈ２と六方晶Ｈ１，Ｈ３との間には、積層面垂直方向であるｚ方向に対して傾斜したずれＤｔが形成される。また、ｃ軸Ｃ４まわりの回転によって六方晶Ｈ４と六方晶Ｈ１，Ｈ３との間には、ｚ方向に沿ったずれＤｒが形成される。そして、ずれＤｔが六方晶系の積層方向に引き継がれた形として傾斜貫通転位が形成され、ずれＤｒが積層方向に引き継がれた形として垂直貫通転位が形成される。

本発明者らは、かかる垂直貫通転位と傾斜貫通転位とに着目し、垂直貫通転位量を傾斜貫通転位量に比して大きくし、好ましくはバッファ層４における貫通転位の多くを垂直貫通転位で構成することによって、バッファ層４を積層面平行方向に、より高抵抗化することができるという推測のもと、垂直貫通転位量と体積抵抗率との対応関係を導出した。

まず、図６は、バッファ層４の垂直貫通転位量を示す指標値として、バッファ層４の（００２）面に対するＸ線ロッキングカーブの半値幅を基準とした、バッファ層４の（１０２）面に対するＸ線ロッキングカーブの半値幅比（以下、（１０２）／（００２）半値幅比と称す。）を用い、この（１０２）／（００２）半値幅比と体積抵抗率との対応関係を実測して導出した結果を示すグラフである。図６に示す結果から、本発明者らは、（１０２）／（００２）半値幅比を１．２以上とすることによって、バッファ層４の体積抵抗率を約１．０×１０⁵Ωｃｍ以上の高抵抗にすることが可能であることを見出した。

ここでバッファ層４の（００２）面とは、（１０２）面と同様に、ＧａＮの六方晶におけるミラー指数（００２）の結晶面であって、図４−２に示す六方晶ＨＸにおける結晶面Ｍ００２に相当する。そして、（００２）面に対するＸ線ロッキングカーブの半値幅（以下、（００２）半値幅と称す。）は、積層面に平行な（００２）面に対するＸ線回折によって得られるロッキングカーブであって、積層面から傾斜した結晶面の量、すなわち傾斜貫通転位量を反映した指標値である。

また、積層面から傾斜した（１０２）面に対するＸ線ロッキングカーブの半値幅（以下、（１０２）半値幅と称す。）は、積層面から傾斜した結晶面と積層面に垂直な結晶面との量、すなわち傾斜貫通転位と垂直貫通転位との両方の貫通転位量を反映した指標値であると考えられる。これより、（１０２）半値幅を（００２）半値幅で除算した（１０２）／（００２）半値幅比は、垂直貫通転位量を示す指標値となり得るものと考えられる。

なお、図６に示す各データは、いずれもバッファ層４の転位密度が、図１に示した結果から見出した２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下の範囲にあるとともに、（１０２）半値全幅が、図２に示した結果から見出した３００秒以上、２７００秒以下の範囲にある。バッファ層４の転位密度および（１０２）半値全幅がかかる範囲に含まれていない場合には、（１０２）／（００２）半値幅比が１．２以上であっても、バッファ層４の体積抵抗率を約１．０×１０⁵Ωｃｍ以上の高抵抗とすることは困難である。

また逆に、バッファ層４の転位密度が、２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下であり、（１０２）半値全幅が、３００秒以上、２７００秒以下の範囲にあっても、（１０２）／（００２）半値幅比が１．２以上でない場合には、バッファ層４の体積抵抗率を約１．０×１０⁵Ωｃｍ以上の高抵抗とすることは困難である。例えば、本発明者らは、転位密度がともに１．０×１０⁹ｃｍ^-2であって、（１０２）／（００２）半値幅比が２．３０４と１．０６７との場合に、それぞれ体積抵抗率が１．８１×１０¹⁰Ωｃｍと４．５３×１０²Ωｃｍとになる結果を得ている。

つぎに、バッファ層４の垂直貫通転位量を示す指標値として、全転位密度を基準とした、バッファ層４のらせん転位密度比を用い、らせん転位密度比と体積低効率との対応関係を実測して導出した。図７は、その導出結果を示すグラフである。これより、本発明者らは、らせん転位密度比を０．１２以下にすることによって、バッファ層４の体積低効率を約１．０×１０⁵Ωｃｍ以上の高抵抗にすることが可能であることを見出した。

ここで、全転位密度は、上述したPlan-View法でＴＥＭ観察して計測される転位密度であり、垂直貫通転位と傾斜貫通転位、つまり刃状転位とらせん転位とを合わせた全転位の転位密度を示す。また、らせん転位密度は、［０００２］励起の暗視野法でＴＥＭ観察して計測される転位密度である。らせん転位密度比は、これら各転位密度の比を演算して求められるものであって、垂直貫通転位量を示す指標値となり得るものと考えられる。

一方、刃状転位密度は、［１１−２０］励起の暗視野法でＴＥＭ観察して計測することができる。これにより、例えば、刃状転位密度と全転位密度との比を演算して得られる刃状転位密度比を、垂直貫通転位量を示す指標値として用いることもできる。また、らせん転位密度と刃状転位密度との比を演算して得られるらせん／刃状転位密度比を、同様に指標値として用いてもよい。本発明者らは、らせん／刃状転位密度比を０．２０以下にすることによって、バッファ層４を高耐圧化できることを見出している。

なお、図７に示す各データは、いずれもバッファ層４の転位密度が、図１に示した結果から見出した２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下の範囲にあるとともに、（１０２）半値全幅が、図２に示した結果から見出した３００秒以上、２７００秒以下の範囲にある。また、（１０２）／（００２）半値幅比が、図６に示した結果から見出した１．２以上の範囲にある。

以上のことから、本実施の形態にかかるＨＥＭＴ１が備えるバッファ層４は、転位密度と体積抵抗率との対応関係における体積抵抗率が極大値近傍となる転位密度を有するように形成され、具体的には、転位密度が２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下となるように形成されている。また、バッファ層４は、（１０２）面に対するＸ線ロッキングカーブの半値幅と体積抵抗率との対応関係における体積抵抗率が極大値近傍となる該半値幅を有するように形成され、具体的には、（１０２）半値全幅が３００秒以上、２７００秒以下となるように形成されている。さらに、バッファ層４は、（１０２）／（００２）半値幅比が１．２以上となるように形成され、らせん転位密度比が０．１２以下となるように形成されている。そして、この結果、バッファ層４の体積抵抗率は、約１．０×１０⁵Ωｃｍ以上の高抵抗とされている。

このように形成されたバッファ層４は、高抵抗化とともに高耐圧化が実現できるという効果を奏する。図８および図９は、それぞれバッファ層４の転位密度と耐圧との対応関係、およびバッファ層４の（１０２）半値全幅と耐圧との対応関係を実測して導出した結果を示すグラフである。また、図１０は、バッファ層４のらせん転位密度比と耐圧との対応関係を実測して導出した結果を示すグラフである。

図８に示す結果から、バッファ層４の転位密度が上述した２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下である場合に、耐圧が約４００Ｖ以上となることがわかる。また、図９に示す結果から、バッファ層４の（１０２）半値全幅が上述した３００秒以上、２７００秒以下である場合に、耐圧が約４００Ｖ以上となることがわかる。さらに、図１０に示す結果から、バッファ層４のらせん転位密度比が上述した０．１２以下である場合に、耐圧が４００Ｖ以上となることがわかる。なお、図８〜図１０に示す耐圧は、ピンチオフ状態でソース電極７Ｓとドレイン電極７Ｄとの間に電圧を印加し、ＨＥＭＴ１を破壊する電圧値として示している。

一般に、耐圧とは、電源電圧に応じて要求される値であって、例えば１００Ｖや１２０Ｖの交流電源では、電圧変動を１．１倍まで考慮して、それぞれ３１０Ｖ、３７５Ｖの耐圧が要求される。これに対して、４００Ｖ以上の耐圧を有するバッファ層４は、十分な耐圧特性を有するものといえる。

一方、例えば２３０Ｖの電源電圧に対して７５０Ｖの耐圧が要求される場合がある。このように、より高耐圧性が要求される場合には、バッファ層４をより高耐圧化できるように、転位密度と耐圧との対応関係における耐圧が極大値近傍となる転位密度を有するようにバッファ層４を形成することが好ましく、具体的には、転位密度を１．０×１０⁹ｃｍ^-2以上、２．０×１０¹⁰ｃｍ^-2以下とすることが好ましい。また、（１０２）半値全幅と耐圧との対応関係における耐圧が極大値近傍となる（１０２）半値全幅を有するようにバッファ層４を形成することが好ましく、具体的には、（１０２）半値全幅を８００秒以上、１８００秒以下とすることが好ましい。さらに、らせん転位密度比が０．０８以下となるようにバッファ層４を形成することが好ましい。このように形成することによって、バッファ層４は、約８００Ｖ以上の高耐圧を有することができる。

ここで、ＨＥＭＴ１の製造工程について説明する。ＨＥＭＴ１は、基板２上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって窒化物系化合物半導体層を積層して形成される。具体的には、まず、サファイア基板等の基板２を設置したＭＯＣＶＤ装置内に、化合物半導体の原料となるトリメチルガリウム（ＴＭＧａ）とアンモニア（ＮＨ₃）とを、それぞれ１４μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度５８０〜６２０℃で、層厚４０ｎｍのＧａＮからなる低温バッファ層３を基板２上にエピタキシャル成長させる。つぎに、ＴＭＧａとＮＨ₃とを、それぞれ５８μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、層厚３０００ｎｍのＧａＮからなるバッファ層４を低温バッファ層３上にエピタキシャル成長させる。

つづいて、ＴＭＧａとＮＨ₃とを、それぞれ１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、層厚５０ｎｍのＧａＮからなる電子走行層５をバッファ層４上にエピタキシャル成長させる。さらに、トリメチルアルミニウム（ＴＭＡｌ）とＴＭＧａとＮＨ₃とを、それぞれ１００μｍｏｌ／ｍｉｎ、１９μｍｏｌ／ｍｉｎ、１２ｌ／ｍｉｎの流量で導入し、成長温度１０５０℃で、層厚３０ｎｍのＡｌ_0.3Ｇａ_0.7Ｎからなる電子供給層６を電子走行層５上にエピタキシャル成長させる。なお、これら各層の形成工程におけるＴＭＡｌ、ＴＭＧａ、ＮＨ₃の導入では、１００％水素がキャリアガスとして用いられる。

つぎに、フォトリソグラフィを利用したパターンニングによって、電子供給層６上にＳｉＯ₂膜からなるマスクを形成するとともに、ソース電極７Ｓおよびドレイン電極７Ｄを形成すべき領域に各電極形状に対応した開口部を形成する。そして、この開口部にＴｉ、ＡｌおよびＡｕをこの順に蒸着して、ソース電極７Ｓおよびドレイン電極７Ｄを形成する。その後、電子供給層６上のマスクを一旦除去し、再び電子供給層６上にＳｉＯ₂膜からなるマスクを形成するとともに、ゲート電極７Ｇを形成すべき領域にゲート電極形状に対応した開口部を形成する。そして、この開口部にＰｔおよびＡｕをこの順に蒸着して、ゲート電極７Ｇを形成する。

かかるＨＥＭＴ１の製造工程におけるバッファ層４の形成工程では、転位密度と（１０２）半値全幅とがそれぞれ上述した所望の範囲内の値となるように、さらに成長時圧力が制御される。図１１および図１２は、それぞれ成長時圧力と転位密度との対応関係、および成長時圧力と（１０２）半値全幅との対応関係を実測して導出した結果を示すグラフである。図１１および図１２に示す結果から、バッファ層４の成長時圧力を低減することによって、転位密度および（１０２）半値全幅が増加することがわかる。バッファ層４の形成工程では、この特性を利用し、成長時圧力を制御することによって、バッファ層４の転位密度と（１０２）半値全幅とを制御するようにしている。なお、バッファ層４の成長時圧力は、１００Ｔｏｒｒ以下とすることが好ましい。

また、本発明者らは、低温バッファ層３の形成工程における成長温度をより高くすることによって、バッファ層４の（００２）半値幅を増加させることが可能であることを見出し、具体的には、低温バッファ層３の成長温度を５５０℃から６００℃に変更して、（００２）半値幅を２８３秒から５６４秒に増加した結果を得ている。すなわち、ＨＥＭＴ１の製造工程では、この特性を利用し、低温バッファ層３の成長温度を制御することによって、バッファ層４の（１０２）／（００２）半値幅比を制御することができる。

さらに、本発明者らは、図１３に示すように、低温バッファ層３の成長温度と、バッファ層４のらせん転位密度比との対応関係を実測して導出した結果を得ている。この図に示す結果から、低温バッファ層３の成長温度を制御し、約５８０℃以上、６２０℃以下の成長温度で低温バッファ層３を形成することによって、バッファ層４のらせん転位密度比を０．１２以下にできることがわかる。

以上説明したように、本実施の形態にかかるＨＥＭＴ１では、バッファ層４の転位密度を、転位密度に対する体積抵抗率が極大値近傍となる密度値とし、具体的には２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下としている。また、バッファ層４の（１０２）面に対するＸ線ロッキングカーブの半値幅を、この半値幅に対する体積抵抗率が極大値となる幅値とし、具体的には、（１０２）半値全幅を３００秒以上、２７００秒以下としている。さらに、バッファ層４の（１０２）／（００２）半値幅比を１．２以上とし、らせん転位密度比を０．１２以下としている。これによって、ＨＥＭＴ１では、電流コラプスを悪化させることなくバッファ層４を高抵抗化することができ、バッファ層４中に発生するリーク電流を低減することができる。また、高抵抗化とともに高耐圧化を実現することもできる。

なお、ＨＥＭＴ１では、そもそも電流コラプスの発生を防止するため、各化合物半導体層の不純物濃度を極力低減することが望ましく、例えば、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）による検出限界値以下とすることが好ましい。

ところで、上述した実施の形態では、本発明にかかる半導体素子として、ＦＥＴの一種であるＨＥＭＴについて説明したが、ＨＥＭＴに限定して解釈する必要はなく、ＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）、ＭＥＳＦＥＴ（Metal Semiconductor FET）等、種々のＦＥＴに対して本発明は適用可能である。

また、ＦＥＴ以外にも、ショットキーダイオード等、各種ダイオードに対して本発明は適用可能である。本発明を適用したダイオードとして、例えば、ＨＥＭＴ１が備えたソース電極７Ｓ、ドレイン電極７Ｄおよびゲート電極７Ｄに替えて、カソード電極およびアノード電極を形成したダイオードが実現できる。

なお、上述した実施の形態では、本発明にかかる半導体素子が、窒化物系化合物半導体、特にＧａＮ系化合物半導体を用いて形成された化合物半導体層を備えるものとして説明したが、窒化物系およびＧａＮ系に限定して解釈する必要はなく、他の化合物半導体を用いて形成された化合物半導体層を備える半導体素子に対しても、本発明は適用可能である。

また、上述した実施の形態では、バッファ層４がＧａＮを用いて形成されるものとして説明したが、この他、ＡｌＧａＮ、ＩｎＧａＮ等を用いて形成することもできる。さらに、上述した実施の形態では、基板２としてサファイア基板等が用いられるものとして説明したが、より具体的には、サファイア基板の他、例えばＳｉ基板またはＳｉＣ基板を用いることができる。

本発明の実施の形態にかかる半導体素子の構成を示す断面図である。 バッファ層の転位密度と体積抵抗率との対応関係を示すグラフである。 バッファ層の（１０２）半値全幅と体積抵抗率との対応関係を示すグラフである。 六方晶におけるミラー指数（１０２）の結晶面を示す図である。 六方晶におけるミラー指数（００２）の結晶面を示す図である。 バッファ層に形成される貫通転位の構造を説明する斜視図である。 バッファ層に形成される貫通転位の構造を説明する正面図である。 バッファ層に形成される貫通転位の構造を説明する平面図である。 バッファ層の（１０２）／（００２）半値幅比と体積抵抗率との対応関係を示すグラフである。 バッファ層のらせん転位密度比と体積抵抗率との対応関係を示すグラフである。 バッファ層の転位密度と耐圧との対応関係を示すグラフである。 バッファ層の（１０２）半値全幅と耐圧との対応関係を示すグラフである。 バッファ層のらせん転位密度比と耐圧との対応関係を示すグラフである。 バッファ層の成長時圧力と転位密度との対応関係を示すグラフである。 バッファ層の成長時圧力と（１０２）半値全幅との対応関係を示すグラフである。 低温バッファ層の成長温度とバッファ層のらせん転位密度比との対応関係を示すグラフである。 従来技術にかかる半導体素子の構成を示す断面図である。

符号の説明

１ ＨＥＭＴ
２，１２ 基板
３，１３ 低温バッファ層
４，１４ バッファ層
５，１５ 電子走行層
５ａ，１５ａ ２次元電子ガス層
６，１６ 電子供給層
７Ｄ ドレイン電極
７Ｇ ゲート電極
７Ｓ ソース電極
ＨＸ，Ｈ１〜Ｈ７ 六方晶

Claims (9)

1. 基板上にバッファ層を介して積層された化合物半導体層を備える半導体素子において、
   前記バッファ層内にあって該バッファ層の積層面に平行な所定面内の転位密度は、該転位密度に対する前記バッファ層の体積抵抗率が極大値近傍となる密度値であることを特徴とする半導体素子。
2. 前記転位密度は、２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下であることを特徴とする請求項１に記載の半導体素子。
3. 基板上にバッファ層を介して積層された化合物半導体層を備える半導体素子において、
   前記バッファ層の（１０２）面に対するＸ線ロッキングカーブの半値幅は、該半値幅に対する前記バッファ層の体積抵抗率が極大値近傍となる幅値であることを特徴とする半導体素子。
4. 前記半値幅は、３００秒以上、２７００秒以下であることを特徴とする請求項３に記載の半導体素子。
5. 前記バッファ層の（００２）面に対するＸ線ロッキングカーブの半値幅を基準とした、前記バッファ層の（１０２）面に対するＸ線ロッキングカーブの半値幅比は、１．２以上であることを特徴とする請求項１〜４のいずれか一つに記載の半導体素子。
6. 前記転位密度を基準とした前記バッファ層のらせん転位密度比は、０．１２以下であることを特徴とする請求項１〜４のいずれか一つに記載の半導体素子。
7. 前記基板と前記バッファ層との間に、５８０℃以上、６２０℃以下の成長温度で形成された低温バッファ層を備えることを特徴とする請求項６に記載の半導体素子。
8. 前記化合物半導体層は、窒化物系化合物半導体を用いて形成されることを特徴とする請求項１〜５のいずれか一つに記載の半導体素子。
9. 当該半導体素子は、ダイオードまたは電界効果トランジスタであることを特徴とする請求項１〜６のいずれか一つに記載の半導体素子。

Images