TWI469343B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI469343B
TWI469343B TW101126025A TW101126025A TWI469343B TW I469343 B TWI469343 B TW I469343B TW 101126025 A TW101126025 A TW 101126025A TW 101126025 A TW101126025 A TW 101126025A TW I469343 B TWI469343 B TW I469343B
Authority
TW
Taiwan
Prior art keywords
layer
gan
compound semiconductor
crystal
cap layer
Prior art date
Application number
TW101126025A
Other languages
English (en)
Other versions
TW201314893A (zh
Inventor
Toyoo Miyajima
Kenji Imanishi
Atsushi Yamada
Norikazu Nakamura
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201314893A publication Critical patent/TW201314893A/zh
Application granted granted Critical
Publication of TWI469343B publication Critical patent/TWI469343B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

化合物半導體裝置及其製造方法 領域
本實施例係有關於一種包括一化合物半導體層之化合物半導體裝置及製造該化合物半導體裝置之方法。
 背景
氮化物半導體裝置正積極地發展為利用例如高飽和電子速度及寬能帶間隙之特性的高耐受電壓高功率裝置。在氮化物半導體裝置中，已作成關於氮化物半導體場效電晶體，特別是高電子遷移率電晶體(HEMT)之許多報告。注意係特別集中在具有一GaN之電子傳輸層及一AlGaN之電子供應層的AlGaN/GaN高電子遷移率電晶體上。在一AlGaN/GaN高電子遷移率電晶體中，由於在GaN與AlGaN之間晶格常數的差在AlGaN中產生畸變。這造成壓電極化及AlGaN自發極化以提供一高濃度二維電子氣體(2DEG)。因此，可達到高耐受電壓及高功率。
非專利文獻1：Panasonic Technical Journal Vol.55, No.2, 2009
在例如電源供應裝置中使用之開關元件中，就故障安全而言，在缺少電壓之情形下沒有電流流動之所謂正常關操作是必要的。但是，在使用高濃度2DEG之一GaN高電子遷移率電晶體中，由於在該電晶體之通道中有許多電子，所以即使在缺少閘極電壓之情形下電流亦會流動。為切斷 該電流，必須施加一負電壓至該閘極電極，且因此該裝置以一正常開模式操作。
用以實現通常關GaN高電子遷移率電晶體之一建議方法係在一電子供應層上形成一p型GaN層或一p型AlGaN層以藉由一帶調變效應控制2DEG之濃度。
該p型(Al)GaN層係以一通常是Mg之受體雜質摻雜。由於Mg具有一低至大約1%之活化速度，所以作成一具有高電洞濃度之p型GaN結晶是困難的。因此，在該p型(Al)GaN層形成在電子供應層上之情形下，該p型(Al)GaN層必須加厚以便將在該AlGaN/GaN異質界面之傳導帶的能階增加至一比費米能階高之能階。
但是，加厚該p型GaN層會增加作為一通道之該閘極電極至AlGaN/GaN異質界面之距離。因此，反應速度減少且在通道中來自該閘極電極之電場將不足，因此造成裝置特性之劣化，例如不良夾止。
 概要
本實施例已有鑒於該問題作成且本實施例之目的在於提供一種高可靠、高耐受電壓化合物半導體裝置及用以製造該化合物半導體裝置之方法，且該化合物半導體裝置具有一薄蓋層且仍具有高反應速度並且防止裝置特性之劣化，例如不良夾止，因此實現一穩定正常關操作。
一種化合物半導體裝置之一形態包括：一電極傳輸層；一電子供應層，其形成在該電子傳輸層上方；及一蓋 層，其形成在該電子供應層上方。該蓋層包含一以與該電子傳輸層與該電子供應層相同之方向極化之第一結晶，及一以與該電子傳輸層及該電子供應層之極化方向相反之方向極化之第二結晶。
一種用以製造一化合物半導體裝置之方法之一形態包含：形成一電極傳輸層；在該電子傳輸層上方形成一電子供應層；在該電子供應層上方形成一蓋層。該蓋層包含一以與該電子傳輸層與該電子供應層相同之方向極化之第一結晶，及一以與該電子傳輸層及該電子供應層之極化方向相反之方向極化之第二結晶。
圖式簡單說明
第1A~1C圖是示意橫截面圖，逐步地顯示用以製造依據一第一實施例之肖特基(Schottky)型AlGaN/GaN高電子遷移率電晶體之方法；第2A~2C圖是接續第1圖之示意橫截面圖，逐步地顯示用以製造依據第一實施例之肖特基型AlGaN/GaN高電子遷移率電晶體之方法；第3A、3B圖是示意部份橫截面圖，顯示依據用以與第一實施例比較之一比較例之AlGaN/GaN高電子遷移率電晶體之一化合物半導體多層結構；第4圖是一示意部份橫截面圖，顯示依據第一實施例之AlGaN/GaN高電子遷移率電晶體之一化合物半導體多層結構；第5A~5C圖是示意橫截面圖，顯示用以製造依據第一 實施例之一變化例之AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟；第6A~6C圖是示意橫截面圖，顯示用以製造依據一第二實施例之一MIS型AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟；第7圖是示意地顯示依據一第三實施例之一電源供應裝置之一組態的連接圖；及第8圖是示意地顯示依據一第四實施例之一高頻放大器之一組態的連接圖。
 實施例之說明
以下將參照圖式詳細說明化合物半導體裝置之特定實施例。應注意的是在某些圖中之某些組件的厚度及尺寸未成比例以便於了解。
(第一實施例)
在一第一實施例中，將揭露一肖特基型AlGaN/GaN高電子遷移率電晶體作為一化合物半導體裝置。
第1與2圖是示意橫截面圖，逐步地顯示用以製造依據該第一實施例之一肖特基型AlGaN/GaN高電子遷移率電晶體之一方法。
在該第一實施例中，一化合物半導體多層結構2形成在一成長基材上，例如一Si基材1，如第1A圖所示。除了該Si基材以外，該成長基材可為一半絕緣SiC基材、一藍寶石基材、一GaAs基材、或一GaN基材，。該基材可以是一半絕 緣基材或一導電基材。
該化合物半導體多層結構2包括一電子傳輸層2a，一中間層(間隔層)2b，一電子供應層2c，及一蓋層2d。
詳而言之，以下化合物半導體係藉由，例如，金屬有機汽相磊晶(MOVPE)成長在該Si基材1上。除了MOVPE以外，可使用例如分子束磊晶(MBE)之其他方法。
將作為該電子傳輸層2a，該中間層2b，該電子供應層2c及該蓋層2d依此順序形成在該Si基材1上。該電子傳輸層2a係藉由成長i(刻意未摻雜)-GaN至在一大約1μm至大約3μm之範圍內之厚度而形成。該中間層2b係藉由成長i-AlGaN至一大約5nm之厚度而形成。該供應層2c係藉由成長n-AlGaN至一大約30nm之厚度而形成。
該蓋層2d係藉由成長p-GaN至一相當小厚度，例如至一在大約50nm至大約100nm之範圍內之厚度而形成。如果該蓋層2d比50nm薄，則無法實現一所欲正常關操作；如果該蓋層2d比100nm厚，則作為一通道之一閘極電極至該AlGaN/GaN異質界面之距離將會過長，使得反應速度將降低且在該通道中來自該閘極電極之電場將會不足，因此產生例如不良夾止等之缺點。因此，該蓋層2d係形成至一在大約50nm至大約100nm之範圍內的厚度以確保高反應速度且防止例如不良夾止等裝置特性劣化。在這實施例中，該蓋層2d之p-GaN係形成至一大約50nm之厚度。該蓋層2d可由p-AlGaN而非p-GaN形成。
為成長GaN，使用作為Ga源之三甲基鎵(TMGa)氣體與 銨(NH3 )氣體之混合氣體作為材料氣體。為成長AlGaN，使用TMAl氣體，TMGa氣體與NH3 氣體之混合氣體作為材料氣體。該等TMAl與TMGa氣體之供應與中斷供應及該等TMAl與TMGa氣體之流速係依據該化合物半導體層之成長適當地設定。一共用於該等層之材料之NH3 氣體之流速係設定為一在大約100sccm至大約10slm之範圍內之值。該成長壓力係設定為一在大約50Torr至300Torr之範圍內之值且該成長溫度係設定為一在大約1000℃至1200℃之範圍內之值。
當AlGaN係成長為n型時，即，當該電子供應層2c(n-AlGaN)形成時，一n型雜質加入該AlGaN之材料氣體。在此，例如，含例如Si之矽烷(SiH4 )氣體以一預定流速加入該材料氣體以便以Si摻雜AlGaN。Si之摻雜濃度係設定為一在大約1×1018 /cm3 至大約1×1020 /cm3 之範圍內之值，例如大約2×1018 /cm3 。
當GaN係成長為p型時，即，當該蓋層2d形成時，一p型雜質，例如Mg，加入GaN之材料氣體。在這實施例中，使用Mg作為該p型雜質。Mg係以一預定流速加入該材料氣體以便以Mg摻雜GaN。Mg之摻雜濃度係在，例如，大約5×1019 /cm3 至大約1×1020 /cm3 之範圍內。如果該摻雜濃度小於大約5×1019 /cm3 ，則將產生沒有極性反轉之結晶的p型GaN。如果該摻雜濃度大於大約1×1020 /cm3 ，則會產生Mg之偏析或GaN之結晶度之劣化。藉由選擇一在大約5×1019 /cm3 至大約1×1020 /cm3 之範圍內之Mg摻雜濃度，可產 生一在GaN結晶中包括極性反轉之結晶的p型GaN結晶。
應注意的是如果該蓋層係藉由成長p型AlGaN而形成，則Mg亦可以在上述範圍內之摻雜濃度加入該材料氣體。
在這實施例中，由於如上所述地成長p-GaN，因此形成含有一第一GaN結晶及一第二GaN結晶的蓋層2d。該第一GaN結晶是一以與該電子傳輸層2a及該電子供應層2c相同之方向極化之GaN結晶。該第二GaN結晶是一以與該電子傳輸層2a及該電子供應層2c之極化方向相反之方向極化之GaN結晶(極性反轉結晶)。該電子傳輸層2a及該電子供應層2c具有一結晶成長平面(0001)。另一方面，該蓋層2d包含具有一結晶成長平面(0001)之第一結晶2d1 (變成Ga-面)及具有一結晶成長平面(000-1)之第二結晶2d2 (變成N-面)。在這實施例中，該第二結晶2d2 係形成在該蓋層2d之頂部。該第二結晶2d2 係形成，例如，一倒三角形之形狀。
接著，一元件隔離結構3係如第1B圖所示地形成。該元件隔離結構3係由第1C圖及隨後之圖中省略。
詳而言之，氬(Ar)，例如，被注入該化合物半導體多層結構2之元件隔離區域。因此，該元件隔離結構3形成在該化合物半導體多層結構2及該Si基材1之一表面部份中。在該化合物半導體多層結構2上藉由該元件隔離結構3界定一作用區域。
應注意的是元件隔離可，例如，藉由例如淺槽隔離(STI)之其他習知方法達成，而不是上述注入方法。在此，例如， 以氯為主之蝕刻氣體係用於該化合物半導體多層結構2之乾式蝕刻。
接著，蝕刻該蓋層2d，如第1C圖所示。
詳而言之，藉由微影術及乾式蝕刻處理該蓋層2d以移除欲形成一閘極電極之部份以外之該蓋層2d的部份。因此，只在欲形成閘極電極之位置局部地留下該蓋層2d。
接著，形成一源極電極4及一汲極電極5，如第2A圖所示。
詳而言之，首先形成一用以形成該源極電極及該汲極電極之抗蝕遮罩。在此，例如，使用適合蒸氣沈積法及剝離法之一懸伸雙層抗蝕層。該抗蝕層係施加在該化合物半導體多層結構2上且暴露欲形成該源極電極之一區域及欲形成該汲極電極之一區域的多數開口上。這完成一具有該開口之抗蝕遮罩。
一電極材料，例如Ta及Al係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上(Ta是下層且Al是上層)，包括在該等開口內之區域。Ta係沈積至一大約20nm之厚度；Al係沈積至一大約200nm之厚度。接著藉由剝離法移除該抗蝕遮罩及沈積在該抗蝕遮罩上之Ta/Al。然後，例如，在一氮環境中以一在400℃至1000℃之範圍內，例如大約550℃之溫度熱處理該Si基材1，以使剩餘之Ta及Al與該電子供應層2c歐姆接觸。如果在Ta/Al與該電子供應層2c之間的歐姆接觸可在沒有該熱處理之情形下達成，則可省略該熱處理。依此方式，該源極電極4及該汲極電極5形成在該電子供應層2c上。
接著，形成一閘極電極6，如第2B圖所示。
詳而言之，先形成一用以形成該閘極電極之抗蝕遮罩。在此，例如，使用適合蒸氣沈積法及剝離法之一懸伸雙層抗蝕層。該抗蝕層係施加在包括該蓋層2d之化合物半導體多層結構2上，且藉由微影術形成一暴露該蓋層2d之開口。依此方式，形成一包括該開口之抗蝕遮罩。
一電極材料，例如Ni及Au係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上(Ni是下層且Au是上層)，包括在暴露該蓋層2d之開口內的區域。Ni係沈積至一大約30nm之厚度；Au係沈積至一大約400nm之厚度。接著藉由剝離法移除該抗蝕遮罩及沈積在該抗蝕遮罩上之Ni/Au。在該蓋層2d上形成該閘極電極6。
接著，形成一保護該化合物半導體多層結構2之表面的鈍化膜7，如第2C圖所示。
詳而言之，例如，藉由電漿CVD法在該化合物半導體多層結構2上沈積一絕緣膜，在此為一單層氮化矽膜(SiN膜)至一大約100nm之厚度以覆蓋該源極電極4、該汲極電極5及該閘極電極6。依此方式，形成該鈍化膜7。該鈍化膜7可為一單層氧化矽膜(SiO膜)，一單層氮氧化矽膜(SiON膜)，或一單層氮化鋁膜(AlN膜)，而不是該單層SiN膜。由選自於由SiN、SiO、SiON及AlN構成之群組之材料形成的一包括兩層或兩層以上之多層膜亦是理想的。
然後，實施如在該鈍化膜7中形成多數開口及形成與該源極電極4、該汲極電極5及該閘極電極6之互連部之步驟等 多數步驟以完成一依據這實施例之肖特基型AlGaN/GaN高電子遷移率電晶體。
以下將與依據比較例之AlGaN/GaN高電子遷移率電晶體比較，說明依據這實施例之AlGaN/GaN高電子遷移率電晶體的效果。
第3A與3B圖是該等比較例之AlGaN/GaN高電子遷移率電晶體之化合物半導體多層結構的示意部份橫截面圖。第3A圖顯示比較例1且第3B圖顯示比較例2。第4圖是依據這實施例之AlGaN/GaN高電子遷移率電晶體之化合物半導體多層結構的示意部份橫截面圖。為了方便說明，中間層由第3A、3B與4圖中省略且該電子傳輸層係以GaN表示，該電子供應層係以AlGaN表示，且該蓋層係以p-GaN表示。在圖中，PSP(Ga-面) 表示在Ga面中之自發極化，PSP(N-面) 表示在N面中之自發極化，且PPE 表示壓電極化。
GaN具有纖鋅礦結晶結構，該纖鋅礦結晶結構缺少結晶反轉對稱性且因此具有自發極化。極化電荷係藉由GaN中之自發極化與在AlGaN中之自發極化之間的差在該GaN/AlGaN/p-GaN異質界面產生。此外，壓電極化係藉由在GaN與AlGaN之間的晶格常數差在該GaN/AlGaN異質界面產生。該壓電極化與該自發極化之效果一起在該GaN/AlGaN/p-GaN異質界面之GaN/AlGaN界面產生高濃度二維氣體(2DEG)。
在比較例1與2中，該蓋層係由只含有與在第3A與3B圖所示之電子傳輸層及該電子供應層中之第一結晶相同之在 該(0001)結晶成長平面中之第一結晶的p-GaN構成。在這情形下，如果p-GaN如在比較例1中地比較薄(例如大約50nm)，則2DEG仍留在p-GaN下方以提供一正常開操作。另一方面，如果p-GaN如在比較例2中地比較厚(例如大約100nm)，則在p-GaN下方之2DEG耗盡以提供一正常關操作。但是，在此情形下，作為一通道之閘極電極至該AlGaN/GaN異質界面之距離將會過長，使得反應速度將降低且在該通道中來自該閘極電極之電場將會不足，因此產生例如不良夾止等之缺點。
與比較例1與2不同，這實施例導入在該蓋層之p-GaN中於相反方向具有自發極化之極性反轉自發極化，如第4圖所示，以減少自發極化。因此，即使p-GaN是薄的(例如大約50nm)，在該AlGaN/GaN界面產生之2DEG濃度亦可忽略。由於該蓋層只存該閘極電極下方，所以當該閘極電壓中斷時在該通道中沒有2DEG，因此提供正常關操作。當該閘極電壓作用時，在該通道中產生所欲2DEG以便驅動。依此方式，可確保高反應速度且可在該蓋層之p-GaN形成為薄時防止例如不良夾止之裝置特性劣化以提供一適當正常關操作。
如上所述，這實施例實現一高可靠、高耐受電壓肖特基型AlGaN/GaN高電子遷移率電晶體，且該AlGaN/GaN高電子遷移率電晶體具有一薄p-GaN蓋層2d且仍具有高反應速度並且防止裝置特性之劣化，例如不良夾止，因此實現一穩定正常關操作。
(變化例)
以下將說明該第一實施例之一變化例。在這變化例中，以與在第一實施例中相同之方式製造一AlGaN/GaN高電子遷移率電晶體，且不同處在於製造一閘極電極之步驟。
第5圖是顯示用以製造依據第一實施例之一變化例之AlGaN/GaN高電子遷移率電晶體之一方法之主要步驟的示意橫截面圖。
在這變化例中，先如在第一實施例中般地實施第1A與1B圖之步驟。
接著，在該化合物半導體多層結構2上形成一電極膜11，如第5A圖所示。
詳而言之，Ni/Au，例如，係藉由一例如蒸氣沈積法之方法沈積在該化合物半導體多層結構2之蓋層2d上。Ni係沈積至一大約30nm之厚度；Au係沈積至一大約400nm之厚度。依此方式，在該蓋層2d之整個表面上形成該電極膜11。
接著，同時蝕刻該電極膜11及該蓋層2d，如第5B圖所示。
詳而言之，藉由微影法及乾式蝕刻處理該電極膜11及該蓋層2d以移除除了欲形成一閘極電極之部份以外之該電極膜11及該蓋層2d之部份。依此方式，形成一閘極電極12，同時該蓋層2d自動對準該閘極電極12且只局部地留在該閘極電極12下方。
為實現一所需正常關操作，該蓋層2d必須只提供在該閘極電極12下方且與該閘極電極12自動對準。在這實施例 中，該蓋層2d係與該閘極電極12自動對準且成形為與該閘極電極12實質相同之形狀。因此，可以輕易地且可靠地實現一所欲正常關操作。
接著，依序實施第一實施例之第2A與2C圖之步驟以提供第5圖所示之結構。
然後，實施例如在該鈍化膜7中形成多數開口及形成與該源極電極4、該汲極電極5及該閘極電極6之互連部之步驟等多數步驟以完成一依據這變化例之肖特基型AlGaN/GaN高電子遷移率電晶體。
如上所述，這變化例實現一高可靠、高耐受電壓肖特基型AlGaN/GaN高電子遷移率電晶體，且該AlGaN/GaN高電子遷移率電晶體具有一薄p-GaN蓋層2d且仍具有高反應速度並且防止裝置特性之劣化，例如不良夾止，因此實現一穩定正常關操作。
(第二實施例)
在一第二實施例中，將揭露一MIS型AlGaN/GaN高電子遷移率電晶體作為一化合物半導體裝置。
第6圖是示意橫截面圖，顯示用以製造依據第二實施例之MIS型AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟。
在這實施例中，先如在第一實施例中地依序實施第1A至2A圖之步驟。
接著，形成一閘極絕緣膜21，如第6A圖所示。
詳而言之，在該化合物半導體多層結構2上沈積一絕緣 材料，例如Al2 O3 ，以覆蓋一蓋層2d。Al2 O3 係，例如，藉由使用原子層沈積(ALD)交替地供應TMA氣體及O3 氣體沈積至一在大約2nm至大約200nm之範圍內，在此，例如大約10nm之厚度。因此形成該閘極絕緣膜21。
Al2 O3 可藉由例如電漿CVD或濺鍍等其他方法，而不是ALD沈積。可沈積一Al之氮化物或氮氧化物，而不是Al2 O3 。例如Si、Hf、Zr、Ti、Ta、或W之氧化物或氮化物，或由這些材料適當選擇之兩或兩種以上之材料可沈積成多層以形成該閘極絕緣膜。
接著，形成一閘極電極22，如第6B圖所示。
詳而言之，先形成一用以形成該閘極電極之抗蝕遮罩。在此，例如，使用適合蒸氣沈積法及剝離法之一懸伸雙層抗蝕層。該抗蝕層係施加在該閘極絕緣膜21上且藉由微影術形成一暴露在該閘極絕緣膜21中之蓋層2d上方在該閘極絕緣膜21中之區域的開口。依此方式，形成一具有惡臭之抗蝕遮罩。
一電極材料，例如Ni/Au係藉由例如蒸氣沈積法沈積在該抗蝕遮罩上，包括在該蓋層2d上方在該閘極絕緣膜21中之開口內的區域。Ni係沈積至一大約30nm之厚度；Au係沈積至一大約400nm之厚度。接著藉由剝離法移除該抗蝕遮罩及沈積在該抗蝕遮罩上之Ni/Au。依此方式，該閘極電極22形成在該閘極絕緣膜21中，在該蓋層2d上方。
接著，形成一鈍化膜23，如第6C圖所示。
詳而言之，例如，藉由電漿CVD法在該閘極絕緣膜21 上沈積一絕緣膜，在此為一單層氮化矽膜(SiN膜)至一大約100nm之厚度以覆蓋該閘極電極22。依此方式，形成該鈍化膜23。該鈍化膜23可為一單層氧化矽膜(SiO膜)，一單層氮氧化矽膜(SiON膜)，或一單層氮化鋁膜(AlN膜)，而不是該單層SiN膜。由選自於由SiN、SiO、SiON及AlN構成之群組之材料形成的一包括兩層或兩層以上之多層膜亦是理想的。
然後，實施如在該鈍化膜23及該閘極絕緣膜21中形成多數開口及形成與該源極電極4、該汲極電極5及該閘極電極23之互連部之步驟等多數步驟以完成一依據這實施例之MIS型AlGaN/GaN高電子遷移率電晶體。
如上所述，這實施例實現一高可靠、高耐受電壓MIS型AlGaN/GaN高電子遷移率電晶體，且該AlGaN/GaN高電子遷移率電晶體具有一薄p-GaN蓋層2d且仍具有高反應速度並且防止裝置特性之劣化，例如不良夾止，因此實現一穩定正常關操作。
(第三實施例)
在一第三實施例中，將揭露應用於選自於該第一實施例與其變化例及該第二實施例之一種AlGaN/GaN高電子遷移率電晶體的一電源供應裝置。
第7圖是示意地顯示依據第三實施例之一電源供應裝置之一組態的連接圖。
依據這實施例之電源供應裝置包括一高電壓一次電路31，一低電壓二次電路32，及一設置在該一次電路31與該 二次電路32之間的變壓器33。
該一次電路31包括一交流電源34，一所謂橋式整流電路35，及多數(在這例子中為五個)開關元件36a、36b、36c、36d與36e。該橋式整流電路35亦包括開關元件36e。
該二次電路32包括多數(在這例子中為三個)開關元件37a、37b與37c。
在這實施例中，該一次電路31之開關元件36a、36b、36c、36d與36e係一種選自於該第一實施例與其變化例及該第二實施例之一種AlGaN/GaN高電子遷移率電晶體。該二次電路32之開關元件37a、37b與37c係習知以矽為主之MISFET。
在這實施例中，具有有薄p-GaN之一薄p-GaN蓋層2d且仍具有高反應速度並且防止例如不良夾止等之裝置特性劣化以實現一穩定正常關操作的一高可靠、高耐受電壓AlGaN/GaN高電子遷移率電晶體應用於該高壓電路。因此，實現一高可靠之高功率電源供應電路。
(第四實施例)
在一第四實施例中，將揭露應用於選自於該第一實施例與其變化例及該第二實施例之一種AlGaN/GaN高電子遷移率電晶體的一高功率放大器裝置。
第8圖是示意地顯示依據一第四實施例之一高頻放大器之一組態的連接圖。
依據這實施例之高頻放大器包括一數位預失真電路41，混合器42a與42b及一功率放大器43。
該數位預失真電路41補償一輸入信號之非直線畸變。該混合器42a混合其非直線畸變已被補償之一輸入信號與一AC信號。該功率放大器43放大與一AC信號混合之一輸入信號且包括選自於第一實施例與其變化例及第二實施例之一種AlGaN/GaN高電子遷移率電晶體。應注意的是在第8圖中，例如，一開關之一開關操作使一輸出信號可與該AC信號在該混合器42b混合且送回該數位預失真電路41。
在這實施例中，具有一薄p-GaN蓋層2d且仍具有高反應速度並且防止例如不良夾止之裝置特性劣化以實現一穩定正常關操作的一高可靠、高耐受電壓MIS型AlGaN/GaN高電子遷移率電晶體係應用於該高頻放大器。因此，實現一高可靠高高耐受電壓功率放大器。
在第一至第四實施例中已顯示AlGaN/GaN高電子遷移率電晶體作為化合物半導體裝置之例子。除了AlGaN/GaN高電子遷移率電晶體以外，這化合物半導體裝置亦可應用於例如以下所述之其他高電子遷移率電晶體。
另一示範高電子遷移率電晶體1
在這例子中，揭露一InAlN/GaN高電子遷移率電晶體作為一化合物半導體裝置。
InAlN及GaN係具有可藉由調整組分比率作成互相更接近之晶格常數的化合物半導體。在這情形下，在第一至第四實施例中之電子傳輸層係由i-GaN構成，該中間層係由AlN構成，該電子供應層係由n-InAlN構成，該蓋層係由p-GaN構成。又，在這情形下，壓電極化幾乎不會發生且因 此二維電子氣體係主要藉由InAlN之自發極化產生。
類似上述AlGaN/GaN高電子遷移率電晶體，這例子實現一高可靠性、高耐受電壓InAlN/GaN高電子遷移率電晶體，且該InAlN/GaN高電子遷移率電晶體具有一薄蓋層且仍具有高反應速度並且防止裝置特性之劣化，例如不良夾止，因此實現一穩定正常關操作。
另一示範高電子遷移率電晶體2
在這例子中，揭露一InAlGaN/GaN高電子遷移率電晶體作為一化合物半導體裝置。
GaN及InAlGaN係化合物半導體且後者之晶格常數可藉由調整組分比率作成比前者之晶格常數小。在這情形下，在第一至第四實施例中之電子傳輸層係由i-GaN構成，該中間層係由i-InAlGaN構成，該電子供應層係由n-InAlGaN構成，且該蓋層係由p-GaN構成。
類似上述AlGaN/GaN高電子遷移率電晶體，這例子實現一高可靠性、高耐受電壓InAlGaN/GaN高電子遷移率電晶體，且該InAlGaN/GaN高電子遷移率電晶體具有一薄蓋層且仍具有高反應速度並且防止裝置特性之劣化，例如不良夾止，因此實現一穩定正常關操作。
在另一化合物半導體裝置中，該氮化物半導體可以是AlN及/或InN，這些半導體之任一者與GaN之一混合結晶。
上述態樣實現具有一薄蓋層且仍具有高反應速度並且防止例如不良夾止等之裝置特性劣化，因此實現一穩定正常關操作的一高可靠高耐受電壓化合物半導體裝置。
1‧‧‧Si基材
2‧‧‧化合物半導體多層結構
2a‧‧‧電子傳輸層
2b‧‧‧中間層(間隔層)
2c‧‧‧電子供應層
2d‧‧‧蓋層
2d1 ‧‧‧第一結晶
2d2 ‧‧‧第二結晶
3‧‧‧元件隔離結構
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧閘極電極
7‧‧‧鈍化膜
11‧‧‧電極膜
12‧‧‧閘極電極
21‧‧‧閘極絕緣膜
22‧‧‧閘極電極
23‧‧‧鈍化膜
31‧‧‧一次電路
32‧‧‧二次電路
33‧‧‧變壓器
34‧‧‧交流電源
35‧‧‧橋式整流電路
36a,36b,36c,36d,36e‧‧‧開關元件
37a,37b,37c‧‧‧開關元件
41‧‧‧數位預失真電路
42a,42b‧‧‧混合器
43‧‧‧功率放大器
PPE ‧‧‧壓電極化
PSP(Ga-面) ‧‧‧在Ga面中之自發極化
PSP(N-面) ‧‧‧在N面中之自發極化
第1A~1C圖是示意橫截面圖，逐步地顯示用以製造依據一第一實施例之肖特基(Schottky)型AlGaN/GaN高電子遷移率電晶體之方法；第2A~2C圖是接續第1圖之示意橫截面圖，逐步地顯示用以製造依據第一實施例之肖特基型AlGaN/GaN高電子遷移率電晶體之方法；第3A、3B圖是示意部份橫截面圖，顯示依據用以與第一實施例比較之一比較例之AlGaN/GaN高電子遷移率電晶體之一化合物半導體多層結構；第4圖是一示意部份橫截面圖，顯示依據第一實施例之AlGaN/GaN高電子遷移率電晶體之一化合物半導體多層結構；第5A~5C圖是示意橫截面圖，顯示用以製造依據第一實施例之一變化例之AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟；第6A~6C圖是示意橫截面圖，顯示用以製造依據一第二實施例之一MIS型AlGaN/GaN高電子遷移率電晶體之一方法的主要步驟；第7圖是示意地顯示依據一第三實施例之一電源供應裝置之一組態的連接圖；及第8圖是示意地顯示依據一第四實施例之一高頻放大器之一組態的連接圖。
1‧‧‧Si基材
2‧‧‧化合物半導體多層結構
2a‧‧‧電子傳輸層
2b‧‧‧中間層(間隔層)
2c‧‧‧電子供應層
2d‧‧‧蓋層
2d1 ‧‧‧第一結晶
2d2 ‧‧‧第二結晶
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧閘極電極
7‧‧‧鈍化膜

Claims (10)

  1. 一種化合物半導體裝置，包含：一電極傳輸層；一電子供應層，其形成在該電子傳輸層上方；及一蓋層，其形成在該電子供應層上方；其中該蓋層包含一以與該電子傳輸層與該電子供應層相同之方向自發極化之第一結晶，及一以與該電子傳輸層及該電子供應層之自發極化方向相反之方向自發極化之第二結晶。
  2. 如申請專利範圍第1項之化合物半導體裝置，其中該電子傳輸層及該電子供應層之各層具有一結晶成長平面(0001)；且該蓋層含有包括一結晶成長平面(0001)之該第一結晶及包括一結晶成長平面(000-1)之該第二結晶。
  3. 如申請專利範圍第1或2項之化合物半導體裝置，其中該蓋層係在該電子供應層上方之一預定區域中定域化。
  4. 如申請專利範圍第1或2項之化合物半導體裝置，更包含一形成在該蓋層上之電極。
  5. 如申請專利範圍第1或2項之化合物半導體裝置，其中該蓋層含有一p型摻雜物。
  6. 如申請專利範圍第1或2項之化合物半導體裝置，其中該第二結晶係形成為一倒三角形之形狀。
  7. 一種用以製造一化合物半導體裝置之方法，該方法包含： 形成一電極傳輸層；在該電子傳輸層上方形成一電子供應層；及在該電子供應層上方形成一蓋層，該蓋層包含一以與該電子傳輸層與該電子供應層相同之方向自發極化之第一結晶，及一以與該電子傳輸層及該電子供應層之自發極化方向相反之方向自發極化之第二結晶。
  8. 如申請專利範圍第7項之用以製造一化合物半導體裝置之方法，其中該電子傳輸層及該電子供應層之各層具有一結晶成長平面(0001)；且該蓋層含有包括一結晶成長平面(0001)之該第一結晶及包括一結晶成長平面(000-1)之該第二結晶。
  9. 如申請專利範圍第7或8項之用以製造一化合物半導體裝置之方法，其中該蓋層係形成為使得該蓋層在該電子供應層上方之一預定區域中定域化。
  10. 如申請專利範圍第7或8項之用以製造一化合物半導體裝置之方法，該方法更包含在該蓋層上形成一電極。
TW101126025A 2011-09-29 2012-07-19 化合物半導體裝置及其製造方法 TWI469343B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011214724A JP5825017B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201314893A TW201314893A (zh) 2013-04-01
TWI469343B true TWI469343B (zh) 2015-01-11

Family

ID=47991786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126025A TWI469343B (zh) 2011-09-29 2012-07-19 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US8669592B2 (zh)
JP (1) JP5825017B2 (zh)
KR (1) KR101365302B1 (zh)
CN (1) CN103035696B (zh)
TW (1) TWI469343B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6064483B2 (ja) * 2012-09-21 2017-01-25 富士通株式会社 化合物半導体装置及びその製造方法
JP6066337B2 (ja) * 2014-03-25 2017-01-25 トヨタ自動車株式会社 半導体の表面・界面準位を評価する方法
JP2015204425A (ja) * 2014-04-16 2015-11-16 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
US9425301B2 (en) 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9601608B2 (en) 2014-11-13 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for a gallium nitride (GaN) high electron mobility transistor
US20180061975A1 (en) 2016-08-24 2018-03-01 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
JP7308593B2 (ja) * 2017-03-23 2023-07-14 ローム株式会社 窒化物半導体装置
CN113892186B (zh) * 2019-03-26 2024-05-03 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN110429132B (zh) * 2019-08-16 2023-05-09 广东省半导体产业技术研究院 栅极结构、栅极结构的制造方法和增强型半导体器件
CN110518068A (zh) * 2019-08-30 2019-11-29 重庆邮电大学 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法
CN112687733B (zh) * 2020-12-21 2022-09-16 广东省科学院半导体研究所 一种增强型功率器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363730A (zh) * 2001-12-13 2002-08-14 南京大学 一种控制氮化镓(GaN)极性的方法
US20040067648A1 (en) * 2001-01-18 2004-04-08 Etsuo Morita Crystal film, crystal substrate, and semiconductor device
JP2010135641A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ及びその製造方法
US20110127540A1 (en) * 2009-11-30 2011-06-02 Sumitomo Electric Industries, Ltd. Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103778A (ja) 2005-10-06 2007-04-19 Mitsubishi Electric Corp 電界効果型トランジスタ
JP5396911B2 (ja) 2009-02-25 2014-01-22 富士通株式会社 化合物半導体装置及びその製造方法
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040067648A1 (en) * 2001-01-18 2004-04-08 Etsuo Morita Crystal film, crystal substrate, and semiconductor device
CN1363730A (zh) * 2001-12-13 2002-08-14 南京大学 一种控制氮化镓(GaN)极性的方法
JP2010135641A (ja) * 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ及びその製造方法
US20110127540A1 (en) * 2009-11-30 2011-06-02 Sumitomo Electric Industries, Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20130035172A (ko) 2013-04-08
CN103035696A (zh) 2013-04-10
US8669592B2 (en) 2014-03-11
JP5825017B2 (ja) 2015-12-02
JP2013074281A (ja) 2013-04-22
CN103035696B (zh) 2015-09-16
TW201314893A (zh) 2013-04-01
KR101365302B1 (ko) 2014-02-19
US20130082360A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
TWI469343B (zh) 化合物半導體裝置及其製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
TW201413952A (zh) 化合物半導體裝置及其製造方法
US10600901B2 (en) Compound semiconductor device and manufacturing method thereof
US10992269B2 (en) Compound semiconductor device with high power and reduced off-leakage and method for manufacturing the same
JP2014027187A (ja) 化合物半導体装置及びその製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
WO2018180021A1 (ja) 窒化物半導体装置及びその製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
US10847642B2 (en) Compound semiconductor device and fabrication method
JP2018195665A (ja) 化合物半導体装置及びその製造方法
JP6233476B2 (ja) 化合物半導体装置
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP2018198255A (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP2019054133A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees