TW201413952A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201413952A
TW201413952A TW102128082A TW102128082A TW201413952A TW 201413952 A TW201413952 A TW 201413952A TW 102128082 A TW102128082 A TW 102128082A TW 102128082 A TW102128082 A TW 102128082A TW 201413952 A TW201413952 A TW 201413952A
Authority
TW
Taiwan
Prior art keywords
layer
electron
electrode
type semiconductor
semiconductor region
Prior art date
Application number
TW102128082A
Other languages
English (en)
Inventor
Kenji Imanishi
Atsushi Yamada
Tetsuro Ishiguro
Toyoo Miyajima
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201413952A publication Critical patent/TW201413952A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種AlGaN/GaN HEMT包括：一電子轉移層；一形成於該電子轉移層之上的電子供應層；及一形成於該電子供應層之上的閘極電極，其中，一p-型半導體區域是僅形成在該電子轉移層之一個被包含在一個位於該閘極電極下面之區域中的地點。

Description

化合物半導體裝置及其製造方法 發明領域
於此中所討論的實施例係有關於一種化合物半導體裝置及其製造方法。
發明背景
利用諸如高飽和電子速度與寬帶隙般的特性，是有把氮化物半導體應用於具高崩潰電壓與高輸出功率之半導體裝置的考量。例如，作為氮化物半導體之GaN的帶隙是為3.4eV，其是比Si的帶隙(1.1eV)與GaAs的帶隙(1.4eV)大，而因此GaN具有高崩潰電場強度。據此，GaN是相當有希望作為用於電源供應器之得到高電壓運作與高輸出功率之半導體裝置的材料。
作為使用氮化物半導體的裝置，對於場效電晶體，特別地，高電子移動率電晶體(HEMT)的很多報告是業已被完成。例如，在GaN-基HEMTs(GaN-HEMTs)當中，使用GaN作為電子轉移層與AlGaN作為電子供應層的AlGaN/GaN‧HEMT是有吸引力的。在該AlGaN/GaN‧HEMT中，因在GaN與AlGaN 之間之晶格常數差異而導致的應變(strain)是發生在AlGaN。高濃度的二維電子氣(2DEG)是由於由AlGaN之自發性極化(spontaneous polarization)與應變所引起的壓電極化而被得到。據此，該AlGaN/GaN‧HEMT是被期待作為用於電動車等等的高耐壓電力裝置與高效率開關元件。
專利文件1：日本早期公開專利公告第2007-294598號
專利文件2：日本早期公開專利公告第2009-71270號
專利文件3：日本早期公開專利公告第2010-199409號
就一氮化物半導體裝置而言，一種局部地控制2DEG之產量的技術是必須的。例如，在HEMT的情況中，從所謂的故障-安全(fail-safe)觀點看，一種在電壓關閉時是無電流流動的所謂常關運作是被渴求的。為此，必須設計在電壓關閉時抑制位在閘極電極下面之2DEG的產量。
作為用於實現一執行常關運作之GaN HEMT的其中一種技術，一種形成一p-型GaN層於一電子供應層上來抵消位於一個對應於一個在一供常關運作用之p-型GaN層下面之位置之地點之2DEG的技術是被提出。在這技術中，p-型GaN是被長成，例如，在將會是為電子供應層之AlGaN的整個表面上，該p-型GaN是以餘留在一供閘極電極用之形成預定地點上的形式被乾蝕刻來形成該p-型GaN層，而該閘極電極被形成在其上。
如上所述，乾蝕刻被用於該p-型GaN的圖案化。這乾蝕刻毀損佈設在該p-型GaN下面之電子供應層的表面層，而 該蝕刻毀損是被引進至該GaN HEMT的存取區域內。這引起因為片電阻(Rsh)與接觸電阻(ρt)之增大而增大導通電阻的問題。毀損也產生缺陷(defects)與陷阱(traps)，致使運作上的不穩定性。
發明概要
目前的實施例業已在上述問題的考量下被作成，而且其之目的是為提供一種減低電阻俾穩定運作並改進裝置性能俾可確實達成常關的高可靠化合物半導體裝置，及其製造方法。
一種化合物半導體裝置的特徵包括：一電子轉移層；一形成於該電子轉移層之上的電子供應層；及一形成於該電子供應層之上的電極，其中，一p-型半導體區域是僅形成在該電子轉移層之一被包含於一個位於該電極下面之區域中的位置。
一種製造化合物半導體裝置之方法之特徵包括：形成一電子轉移層；僅在該電子轉移層之一電極形成預定位置形成一p-型半導體區域；形成一電子供應層於該電子轉移層之上；及形成一電極於該電子供應層之上在一個包含該p-型半導體區域的位置。
1‧‧‧基體
2‧‧‧緩衝器層
3‧‧‧電子轉移層
4‧‧‧間隔層
4a‧‧‧間隔層
5‧‧‧電子供應層
6‧‧‧保護層
7‧‧‧源極電極
7a‧‧‧電極凹坑
8‧‧‧汲極電極
8a‧‧‧電極凹坑
9‧‧‧閘極電極
10‧‧‧p-型半導體區域
10a‧‧‧p-型半導體區域
11‧‧‧光阻光罩
11a‧‧‧開孔
20‧‧‧p-型半導體區域
20a‧‧‧p-型半導體區域
21‧‧‧間隔層
30‧‧‧p-型半導體區域
30a‧‧‧p-型半導體區域
31‧‧‧重新生長層
32‧‧‧間隔層
40‧‧‧p-型半導體區域
41‧‧‧閘極絕緣層
51‧‧‧MgO層
51a‧‧‧MgO層
61‧‧‧初級側電路
62‧‧‧次級側電路
63‧‧‧變壓器
64‧‧‧AC電源供應器
65‧‧‧橋式整流器電路
66a‧‧‧切換元件
66b‧‧‧切換元件
66c‧‧‧切換元件
66d‧‧‧切換元件
66e‧‧‧切換元件
67a‧‧‧切換元件
67b‧‧‧切換元件
67c‧‧‧切換元件
71‧‧‧數位預失真電路
72a‧‧‧混合器
72b‧‧‧混合器
73‧‧‧功率放大器
2DEG‧‧‧二維電子氣
圖1A至圖1C是為按製程順序描繪一第一實施例之一種製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖2A至圖2C是為在圖1A至圖1C之後按製程順序描 繪該第一實施例之製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖3A至圖3C是為按製程順序描繪一第二實施例之一種製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖4A至4C是為在圖3A至圖3C之後按製程順序描繪該第二實施例之製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖5A至圖5C是為描繪一第三實施例之一種製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖6A與圖6B是為在圖5A至圖5C之後按製程順序描繪該第三實施例之製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖7A與圖7B是為在圖6A與圖6B之後按製程順序描繪該第三實施例之製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖8A至圖8C是為描繪在一第四實施例之一種製造AlGaN/GaN HEMT之方法中之主製程的示意橫截面圖；圖9A與圖9B是為按製程順序描繪一第五實施例之一種製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖10A與圖10B是為在圖9A與圖9B之後按製程順序描繪該第五實施例之製造AlGaN/GaN HEMT之方法的示意橫截面圖；圖11是為一描繪一第六實施例之電源供應器裝置之示意架構的連線圖；及 圖12是為一描繪一第七實施例之高頻放大器之示意架構的連線圖。
較佳實施例之詳細說明
於此後，實施例將會配合該等圖式來詳細地作描述。在後面的實施例中，一種化合物半導體裝置的結構將會與一種製造該化合物半導體裝置的方法一起作描述。
注意的是，在後面的圖式中，為了描繪的便利，一些構成元件是未以相當精準的尺寸與厚度來被描繪。
(第一實施例)
在這實施例中，一AlGaN/GaN HEMT是被揭示作為該化合物半導體裝置。
圖1A至圖1C與圖2A至圖2C是為按製程順序描繪該第一實施例之製造AlGaN/GaN HEMT之方法的示意橫截面圖。
首先，如在圖1A中所示，作為由化合物半導體形成之層的一緩衝器層2、一電子轉移層3、與一間隔層4是依序形成在，例如，一是為一生長基體的電阻式(resistive)Si基體1上。作為該生長基體，一藍寶石基體、一GaAs基體、一SiC基體、一GaN基體等等是可以被使用代替該Si基體。該基體的導電性可以是電阻式或導電式。
更具體地，在該Si基體1上，由後面之化合物半導體形成的層是以，例如，MOVPE(金屬有機氣相磊晶)法形成。一MBE(分子束磊晶)法等等是可以被使用代替該MOVPE法。
該緩衝器層2是藉由生長AlN到，例如，大約10nm 至2000nm之厚度來被形成於該Si基體1上。該電子轉移層3是藉由生長i(刻意地未摻雜(intentionally undoped))-GaN到，例如，大約1000nm至3000nm的厚度來被形成。該間隔層4是藉由生長i-AlGaN到大約5nm或更小，例如，大約2nm的厚度來被形成。作為該間隔層，i-InAlN或i-InAlGaN是可以被形成代替i-AlGaN。此外，該間隔層4在一些情況中是未被形成。
就AlN的生長而言，由是為一Al源之三甲基鋁(TMAl)氣體與氨(NH3)氣形成的混合氣體是被使用作為一來源氣體。就GaN的生長而言，由是為一Ga源之三甲基鎵(TMGa)氣體與NH3氣體形成的混合氣體是被使用作為一來源氣體。就AlGaN的生長而言，由是為一Al源之TMAl氣體、是為一Ga源之TMGa氣體、與NH3氣體形成的混合氣體是被使用作為一來源氣體。根據要被生長的化合物半導體，不管是否供應該TMAl氣體與該TMGa氣體，其之流動速率是被適當地設定。是為一共同源之NH3氣體的流動速率是被設定成大約100sccm到大約100slm。此外，生長壓力是被設定成大約50Torr到大約300Torr，而生長溫度是被設定到大約800℃至大約1200℃。
隨後，如在圖1B中所示，一p-型半導體區域10是被形成在該電子轉移層3與該間隔層4中。
更具體地，首先，一光阻是被施加在該電子轉移層3上或之上並且以光刻法加工來形成一個具有一開孔11a的光阻光罩11。取代該光阻光罩11，一個由SiN等等形成的硬光罩是可以被形成。該光阻光罩11，在該開孔11a中，露出該電子轉移層3之一對應於一供閘極電極用之形成預定地點的地點。在 該p-型半導體區域中，p-型受體(p-型雜質)的範圍是藉由隨後的退火來被放大。在這實施例中，該開孔11a是在預期放大下被形成因此該放大p-型半導體區域的寬度變成比該供閘極電極用之形成預定地點的寬度(閘極長度)小。該開孔11a被形成適當地比一供該閘極電極用的形成預定範圍窄俾可被包含在供該閘極電極用的形成預定範圍內。
接著，一p-型雜質，在這裡，Mg是利用該光阻光罩11來被離子植入至該間隔層4與該電子轉移層3內。Mg的摻雜濃度是設定成大約1 X 1018/cm3到大約1 X 1020/cm3，例如，設定成大約1 X 1019/cm3。作為該p-型雜質，Zn、Be、Cd、C(碳)等等是可以被使用代替Mg。藉著這離子植入，Mg是透過該開孔11a被引進至該間隔層4與該電子轉移層3內來形成該p-型半導體區域10。被引進至該間隔層4之一在該p-型半導體區域10中之部份內的Mg在濃度上通常是比被引進至該電子轉移層3之一部份內的Mg低。
其後，該光阻光罩11是藉灰化(ashing)、化學處理等等來被移除。
隨後，如在圖1C中所示，退火是被施行到該Si基體1。
更具體地，該Si基體1被設置在MOVPE的一腔室內並且藉由把它保持在一相當高溫度，例如，大約1000℃來經歷退火(annealing)。這修復在該p-型半導體區域10中之因離子植入而起的缺陷並且激活被引進的Mg。伴隨那個一起，在高溫下的退火從該間隔層4的AlGaN熱去吸附(thermally desorbs)GaN成分，因此該間隔層4變成具有高Al成分的AlGaN。在退火 之後的p-型半導體區域是以10a標示，而在退火之後的間隔層是以4a標示。
因為p-型雜質是如上所述藉由該退火來被擴散，該p-型半導體區域10a的範圍被放大成比在退火之前之p-型半導體區域10的範圍大。同樣地在該範圍的放大之後，該p-型區域10a被形成被包含在該供閘極電極用的形成預定範圍內而且是適當地比該形成預定範圍窄。這致使僅位於一個是與二維電子氣(2DEG)之閘極電極對準且是在該2DEG之閘極電極下面之部份的2DEG在該AlGaN/GaN HEMT中確實消失。
在間隔層4未被形成的情況中，當退火是在該電子轉移層3之表面被露出之下對該p-型半導體區域10執行時，GaN電子轉移層3的一些區域可能熱去吸附。在這實施例中，由於退火是在電子轉移層3由間隔層4覆蓋之下被執行，電子轉移層3之GaN的熱去吸附被抑制。該退火把該間隔層形成成具有高Al成分之由AlGaN形成的間隔層4a而因此提高產生在電子轉移層3之表面附近之2DEG的濃度。此外，在該AlGaN/GaN HEMT中具高Al成分之由AlGaN形成之間隔層4a的存在防止在該p-型半導體區域10a中的Mg向上擴散。在這實施例中，該間隔層4a之該在p-型半導體區域10a中的部份在Mg濃度上是比電子轉移層3之該在p-型半導體區域10a中的部份低。這確實地抑制Mg在該p-型半導體區域10a中的向上擴散。注意的是，縱使因Mg之離子植入而起的晶體缺陷繼續存在於該間隔層4a之在p-型半導體區域10a中的部份，就元件運作方面來說是無問題的，因為間隔層4a對閘極空乏層的體積比率是非常小。
隨後，如在圖2A中所示，一電子供應層5與一保護層6是按順序被形成。
更具體地，由後面之半導體形成的電子供應層5與保護層6是再次以MOVPE法按順序外延地生長(重新生長)在該間隔層4上。
該電子供應層5是藉由生長n-AlGaN到，例如，大約20nm的厚度來被形成在該間隔層4上。作為該電子供應層，i-AlGaN是可以被形成。就AlGaN的生長而言，由是為一Al源之TMAl氣體、是為一Ga源之TMGa氣體、與NH3氣體形成的混合氣體是被使用作為一來源氣體。該保護層6是藉由生長n-GaN到，例如，大約2nm至大約10nm的厚度來被形成。就GaN的生長而言，由是為一Ga源之TMGa氣體與NH3氣體形成的混合氣體是被使用作為一來源氣體。這些化合物半導體的重新生長溫度是設定到大約850℃到大約950℃。
為了生長AlGaN為n-型，即，形成該電子供應層5(n-AlGaN)，一n-型雜質被加入到AlGaN的來源氣體。為了生長GaN為n-型，即，形成該保護層6(n-GaN)，一n-型雜質被加入到GaN的來源氣體。在這裡，例如，包含，例如，Si的矽烷(SiH4)氣體是以預定的流動速率被加入至該來源氣體，藉此以Si摻雜AlGaN。Si的摻雜濃度設定成大約1 X 1017/cm3到大約1 X 1020/cm3，例如，設定到大約3 X 1018/cm3。
二維電子氣(2DEG)是產生在該電子轉移層3與該電子供應層5(確切地說，該間隔層4a)的界面附近。該2DEG是由因在電子轉移層3之化合物半導體(在這裡，GaN)與電子供應層 5之化合物半導體(在這裡，AlGaN)之間之晶格常數差異所導致之應變而起的壓電極化以及由該電子轉移層3與該電子供應層5的自發性極化來被產生。在這實施例中，2DEG僅在該p-型半導體區域10a的一地點消失而高濃度的2DEG是產生在另一地點，在該電子轉移層3的界面附近。
隨後，元件隔離結構是被形成。
更具體地，氬(Ar)，例如，是被植入至位於保護層6上的元件隔離區域內。因此，該等元件隔離結構被形成。該等元件隔離結構劃界標定一在保護層6上的主動區域。
順便一提，代替上述的植入法，該元件隔離是可以利用另一眾所周知的方法來被執行，例如，一STI(淺構渠隔離)法等等。在這事件中，例如，氯-基蝕刻氣體是被用於化合物半導體的乾蝕刻。
隨後，如在圖2B中所示，一源極電極7和一汲極電極8是被形成。
更具體地，電極凹坑7a,8a是首先被形成在供源極電極與汲極電極用的形成預定地點。
一光阻是被施加到該保護層6的表面上。該光阻是以光刻法加工俾可對應於供源極電極與汲極電極用之形成預定地點在該光阻中形成露出保護層6之表面的開孔。因此，一個具有這些開孔的光阻光罩是被形成。代替形成該光阻光罩，由，例如，SiN形成的硬光罩是可以被形成。
使用這光阻光罩，供源極電極與汲極電極用之保護層6、電子供應層5與間隔層4a的形成預定地點是被乾蝕刻以及 移除直到電子轉移層3的表面被露出為止。因此，該等電極凹坑7a,8a是被形成，其露出供源極電極與汲極電極用之電子轉移層3的形成預定地點。關於蝕刻條件，例如，諸如Ar般的惰性氣體與諸如Cl2般的氯-基氣體是被使用作為蝕刻氣體，Cl2的流動速率是設定成大約30sccm，壓力是設定成2Pa，而RF輸入功率是設定成20W，例如。注意的是，該等電極凹坑7a,8a可以是藉由執行該蝕刻到一個稍微比電子轉移層3之表面深的水平來被形成。該等電極凹坑7a,8a可以藉由執行該蝕刻到該電子供應層5的中途來被形成。
該光阻光罩是藉由灰化、化學處理等等來被移除。
接著，一個用於形成源極電極與汲極電極的光阻光罩是被形成，在這裡，例如，一屋簷結構雙-層光阻(eaves structure two-layer resist)是被使用，其是適於蒸氣沉積法與剝離法。這光阻是被施加在該保護層6上，而用於露出電極凹坑7a,8a的開孔是被形成。因此，具有這些開孔的光阻光罩是被形成。
利用這光阻光罩，Ta/Al，例如，是以蒸氣沉積法來被沉積在，例如，該光阻光罩上，包括該等用於露出該等電極凹坑7a,8a之開孔的內部，作為一電極材料。Ta的厚度是大約20nm而Al的厚度是大約200nm。藉著剝離法，該光阻光罩以及被沉積在它上面的Ta/Al是被移除。其後，該Si基體1是在氮大氣中於大約400℃到大約1000℃的溫度下，例如，大約600℃，被熱處理，例如，藉此使餘下的Ta/Al與電子轉移層3成歐姆接觸。只要Ta/Al與電子轉移層3的歐姆接觸能夠被得到，可能出現熱 處理是不必要的情況。因此，該源極電極7與該汲極電極8是被形成以致於該等電極凹坑7a,8a是由電極材料的一部份填充。
隨後，如在圖2C中所示，一閘極電極9是被形成。
更具體地，首先，一用於形成閘極電極的光阻光罩是被形成。在這裡，例如，一屋簷結構雙-層光阻是被使用，其是適於蒸氣沉積法與剝離法。這光阻是被施加在該保護層6上，而一用於露出供在保護層6上之閘極電極用之形成預定地點的開孔是被形成。因此，具有該開孔的光阻光罩是被形成。
使用這光阻光罩，Ni/Au，例如，是以蒸氣沉積法來被沉積在，例如，該光阻光罩上，包括保護層6之表面之一在該開孔中被露出的部份，作為一電極材料。Ni的厚度是大約30nm，而Au的厚度是大約400nm。藉著剝離法，該光阻光罩與被沉積在它上面的Ni/Au是被移除。因此，該閘極電極9是形成在該保護層6上。該閘極電極9是與該保護層6成肖特基接觸。該p-型半導體區域10a具有一個比閘極電極9的閘極長度小的寬度而且是位在該閘極電極9下方與該閘極電極9對準。注意的是，一閘極絕緣薄膜可以存在於該閘極電極9下面。
其後，透過諸如形成連接到源極電極7、汲極電極8、與閘極電極9等等之導線的製程，這實施例的AlGaN/GaN‧HEMT是被形成。
在這實施例中，升高能帶的p-型半導體區域10a是僅設置在該電子轉移層3(與該間隔層4)之一與該閘極電極9對準且是位在該閘極電極9下面的地點。在p-型雜質濃度(Mg濃度)方面該p-型半導體區域10a在電流導通方向上與在GaN晶體的 堆疊方向上皆是局部地高。
由於電子轉移層3的蝕刻在形成該p-型半導體區域10a時是不必要的，片電阻與接觸電阻是被降低俾可獲得穩定的運作。
在這實施例中，以上的結構允許僅在p-型半導體區域10a之一地點的2DEG消失俾可確實達成常關。
在該電子轉移層3中，該p-型半導體區域10a是僅形成在一個被包含於一個位在閘極電極9下面之區域內的地點。由於位在該閘極電極9正下方的保護層6與電子供應層5無包含p-型雜質，該導通電壓(on-voltage)能夠被控制到一適當值，藉此大大地改進元件可靠度。
如上所述，在這實施例中，一降低片電阻與接觸電阻以穩定運作與改進裝置性能俾可確實達成常關的高度可靠AlGaN/GaN HEMT是被實現。
(第二實施例)
這實施例如同在第一實施例中一樣揭露一種AlGaN/GaN HEMT作為一化合物半導體裝置但是與該第一實施例不同的地方是在於該p-型半導體區域的形成狀態是稍微不同。注意的是，與在第一實施例中的那些相同的構成元件等等將會由相同的標號標示，而其之詳細描述將會被省略。
圖3A至圖3C與圖4A至圖4C是為按順序描繪一第二實施例之一種製造AlGaN/GaN HEMT之方法的示意橫截面圖。
首先，如在圖3A中所示，作為由化合物半導體形成之層的一緩衝器層2與一電子轉移層3是按順序形成在，例如， 一是為一生長基體的半絕緣Si基體上。
更具體地，在該Si基體1上，由後面之化合物半導體形成的層是以，例如，MOVPE法來被外延地生長。一MBE法等等是可以被使用代替該MOVPE法。
該緩衝器層2是藉由生長AlN到，例如，大約10nm到2000nm的厚度來被形成在該Si基體1上。該電子轉移層3是藉由生長i(刻意地未摻雜)-GaN到，例如，大約1000nm到3000nm的厚度來被形成。
就AlN的生長而言，由是為一Al源之三甲基鋁(TMAl)氣體與NH3氣形成的混合氣體是被使用作為一來源氣體。就GaN的生長而言，由是為一Ga源之三甲基鎵(TMGa)氣體與NH3氣體形成的混合氣體是被使用作為一來源氣體。根據要被生長的化合物半導體，不管是否供應該TMAl氣體與該TMGa氣體，其之流動速率是被適當地設定。是為一共同源之NH3氣體的流動速率是被設定成大約100sccm到大約100slm。此外，生長壓力是被設定成大約50Torr到大約300Torr，而生長溫度是被設定到大約800℃至大約1200℃。
隨後，如在圖3B中所示，一p-型半導體區域20是被形成在該電子轉移層3中。
更具體地，首先，一光阻是被施加在該電子轉移層3上並且是以光刻法加工來形成一個具有一開孔11a的光阻光罩11。取代該光阻光罩11，一個由SiN等等形成的硬光罩是可以被形成。該光阻光罩11，在該開孔11a中，露出該電子轉移層3之一對應於一供閘極電極用之形成預定地點的地點。在該p-型 半導體區域中，p-型雜質的範圍是藉由隨後的退火來被放大。在這實施例中，該開孔11a是在預期放大下被形成因此該放大p-型半導體區域的寬度變成比該供閘極電極用之形成預定地點的寬度(閘極長度)小。該開孔11a被形成適當地比一供該閘極電極用的形成預定範圍窄俾可被包含在供該閘極電極用的形成預定範圍內。
接著，一p-型雜質，在這裡，Mg是利用該光阻光罩11來被離子植入至該電子轉移層3內。Mg的摻雜濃度是設定成大約1 X 1019/cm3到大約1 X 1020/cm3，例如，設定成大約5 X 1019/cm3。作為該p-型雜質，Zn、Be、Cd、C(碳)等等是可以被使用代替Mg。藉著這離子植入，Mg是透過該開孔11a被引進至該電子轉移層3內來形成該p-型半導體區域20。
其後，該光阻光罩11是藉灰化、化學處理等等來被移除。
隨後，如在圖3C中所示，退火是被施行到該Si基體1。
更具體地，該Si基體1被設置在MOVPE的一腔室內並且藉由把它保持在一相當高溫度，例如，大約1000℃來經歷退火(annealing)。這修復在該p-型半導體區域20中之因離子植入而起的缺陷並且激活被引進的Mg。在退火之後的p-型半導體區域是以20a標示。
因為p-型雜質是如上所述藉由該退火來被擴散，該p-型半導體區域20a的範圍被放大成比在退火之前之p-型半導體區域20的範圍大。同樣地在該範圍的放大之後，該p-型區域20a被包含在該供閘極電極用的形成預定範圍內而且是被形成 適當地比該形成預定範圍窄。這致使僅位於一個是與2DEG之閘極電極對準且是位在該2DEG之閘極電極下面之部份的2DEG在該AlGaN/GaN HEMT中確實消失。
隨後，如在圖4A中所示，一間隔層21、一電子供應層5與一保護層6是按順序被形成。
更具體地，由後面之半導體形成的間隔層21、電子供應層5與保護層6是再次以MOVPE法按順序外延地生長(重新生長)在該電子轉移層3上。
該間隔層21是藉由生長i-AlGaN到大約5nm或更小的厚度，例如，大約2nm，來被形成在該電子轉移層3上。該間隔層21的i-AlGaN最好是被形成具有高Al成分，例如，成Al()Ga()N。形成間隔層21的i-AlGaN具有高Al成分防止在該p-型半導體區域20a內的Mg在該AlGaN/GaN HEMT中向上擴散。作為該間隔層，i-InAlN或i-InAlGaN可以被形成代替i-AlGaN。
該電子供應層5是藉由生長n-AlGaN到，例如，大約20nm的厚度來被形成在該間隔層21上。作為該電子供應層，i-AlGaN是可以被形成。就AlGaN的生長而言，由是為一Al源之TMAl氣體、是為一Ga源之TMGa氣體、與NH3氣體形成的混合氣體是被使用作為一來源氣體。該保護層6是藉由生長n-GaN到，例如，大約2nm至大約10nm的厚度來被形成。就GaN的生長而言，由是為一Ga源之TMGa氣體與NH3氣體形成的混合氣體是被使用作為一來源氣體。這些化合物半導體的重新生長溫度是設定到大約800℃到大約900℃。
為了生長AlGaN為n-型，即，形成該電子供應層5 (n-AlGaN)，一n-型雜質被加入到AlGaN的來源氣體。為了生長GaN為n-型，即，形成該保護層6(n-GaN)，一n-型雜質被加入到GaN的來源氣體。在這裡，例如，包含，例如，Si的矽烷(SiH4)氣體是以預定的流動速率被加入至該來源氣體，藉此以Si摻雜AlGaN。Si的摻雜濃度設定成大約1 X 1018/cm3到大約1 X 1020/cm3，例如，設定到大約3 X 1018/cm3。
二維電子氣(2DEG)是產生在該電子轉移層3與該電子供應層5(確切地說，該間隔層21)的界面附近。該2DEG是由因在電子轉移層3之化合物半導體(在這裡，GaN)與電子供應層5之化合物半導體(在這裡，AlGaN)之間之晶格常數差異所導致之應變而起的壓電極化以及由該電子轉移層3與該電子供應層5的自發性極化來被產生。在這實施例中，2DEG僅在該p-型半導體區域20a的一地點消失而高濃度的2DEG是產生在另一地點，在該電子轉移層3的界面附近。
隨後，元件隔離結構是被形成。
更具體地，氬(Ar)，例如，是被植入至位於保護層6上的元件隔離區域內。因此，該等元件隔離結構被形成。該等元件隔離結構劃界標定一在保護層6上的主動區域。
順便一提，代替上述的植入法，該元件隔離是可以利用另一眾所周知的方法來被執行，例如，一STI法等等。在這事件中，例如，氯-基蝕刻氣體是被用於化合物半導體的乾蝕刻。
隨後，如在圖4B中所示，一源極電極7和一汲極電極8是被形成。
更具體地，電極凹坑7a,8a是首先被形成在供源極電極與汲極電極用的形成預定地點。
一光阻是被施加到該保護層6的表面上。該光阻是以光刻法加工俾可對應於供源極電極與汲極電極用之形成預定地點在該光阻中形成露出保護層6之表面的開孔。因此，一個具有這些開孔的光阻光罩是被形成。代替形成該光阻光罩，由，例如，SiN形成的硬光罩是可以被形成。
使用這光阻光罩，供源極電極與汲極電極用之保護層6、電子供應層5與間隔層21的形成預定地點是被乾蝕刻以及移除直到電子轉移層3的表面被露出為止。因此，該等電極凹坑7a,8a是被形成，其露出供源極電極與汲極電極用之電子轉移層3的形成預定地點。關於蝕刻條件，例如，諸如Ar般的惰性氣體與諸如Cl2般的氯-基氣體是被使用作為蝕刻氣體，Cl2的流動速率是設定成大約30sccm，壓力是設定成2Pa，而RF輸入功率是設定成20W，例如。注意的是，該等電極凹坑7a,8a可以是藉由執行該蝕刻到一個稍微比電子轉移層3之表面深的水平來被形成。
該光阻光罩是藉由灰化、化學處理等等來被移除。
接著，一個用於形成源極電極與汲極電極的光阻光罩是被形成，在這裡，例如，一屋簷結構雙-層光阻是被使用，其是適於蒸氣沉積法與剝離法。這光阻是被施加在該保護層6上，而用於露出電極凹坑7a,8a的開孔是被形成。因此，具有這些開孔的光阻光罩是被形成。
利用這光阻光罩，Ta/Al，例如，是以蒸氣沉積法來 被沉積在，例如，該光阻光罩上，包括該等用於露出該等電極凹坑7a,8a之開孔的內部，作為一電極材料。Ta的厚度是大約20nm而Al的厚度是大約200nm。藉著剝離法，該光阻光罩以及被沉積在它上面的Ta/Al是被移除。其後，該Si基體1是在氮大氣中於大約400℃到大約1000℃的溫度下，例如，大約600℃，被熱處理，例如，藉此使餘下的Ta/Al與電子轉移層3成歐姆接觸。只要Ta/Al與電子轉移層3的歐姆接觸能夠被得到，可能出現熱處理是不必要的情況。因此，該源極電極7與該汲極電極8是被形成以致於該等電極凹坑7a,8a是由電極材料的一部份填充。
隨後，如在圖4C中所示，一閘極電極9是被形成。
更具體地，首先，一用於形成閘極電極的光阻光罩是被形成。在這裡，例如，一屋簷結構雙-層光阻是被使用，其是適於蒸氣沉積法與剝離法。這光阻是被施加在該保護層6上，而一用於露出供在保護層6上之閘極電極用之形成預定地點的開孔是被形成。因此，具有該開孔的光阻光罩是被形成。
使用這光阻光罩，Ni/Au，例如，是以蒸氣沉積法來被沉積在，例如，該光阻光罩上，包括保護層6之表面之一在該開孔中被露出的部份，作為一電極材料。Ni的厚度是大約30nm，而Au的厚度是大約400nm。藉著剝離法，該光阻光罩與被沉積在它上面的Ni/Au是被移除。因此，該閘極電極9是形成在該保護層6上。該閘極電極9是與該保護層6成肖特基接觸。該p-型半導體區域20a具有一個比閘極電極9的閘極長度小的寬度而且是位在該閘極電極9下方與該閘極電極9對準。
其後，透過諸如形成連接到源極電極7、汲極電極8、 與閘極電極9等等之導線的製程，這實施例的AlGaN/GaN‧HEMT是被形成。
在這實施例中，升高能帶的p-型半導體區域20a是僅設置在該電子轉移層3之一與該閘極電極9對準且是位在該閘極電極9下面的地點。在p-型雜質濃度(Mg濃度)方面該p-型半導體區域20a在電流導通方向上與在GaN晶體的堆疊方向上皆是局部地高。
由於電子轉移層3的蝕刻在形成該p-型半導體區域20a時是不必要的，片電阻與接觸電阻是被降低俾可獲得穩定的運作。
在這實施例中，以上的結構允許僅在p-型半導體區域20a之一地點的2DEG消失俾可確實達成常關。
在該電子轉移層3中，該p-型半導體區域20a是僅形成在一個被包含於一個位在閘極電極9下面之區域內的地點。由於位在該閘極電極9正下方的保護層6與電子供應層5無包含p-型雜質，該導通電壓能夠被控制到一適當值，藉此大大地改進元件可靠度。
如上所述，在這實施例中，一降低片電阻與接觸電阻以穩定運作與改進裝置性能俾可確實達成常關的高度可靠AlGaN/GaN HEMT是被實現。
(第三實施例)
這實施例如同在第一實施例中一樣揭露一種AlGaN/GaN HEMT作為一化合物半導體裝置但是與該第一實施例不同的地方是在於該p-型半導體區域的形成狀態是稍微 不同。注意的是，與在第一實施例中的那些相同的構成元件等等將會由相同的標號標示，而其之詳細描述將會被省略。
圖5A至圖5C與圖7A和圖7B是為按順序描繪一第三實施例之一種製造AlGaN/GaN HEMT之方法的示意橫截面圖。
首先，如在圖5A中所示，作為由化合物半導體形成之層的一緩衝器層2與一電子轉移層3是按順序形成在，例如，一是為一生長基體的半絕緣Si基體上。
更具體地，在該Si基體1上，由後面之化合物半導體形成的層是以，例如，MOVPE法來被外延地生長。一MBE法等等是可以被使用代替該MOVPE法。
該緩衝器層2是藉由生長AlN到，例如，大約10nm到2000nm的厚度來被形成在該Si基體1上。該電子轉移層3是藉由生長i(刻意地未摻雜)-GaN到，例如，大約1000nm到3000nm的厚度來被形成。
就AlN的生長而言，由是為一Al源之三甲基鋁(TMAl)氣體與NH3氣形成的混合氣體是被使用作為一來源氣體。就GaN的生長而言，由是為一Ga源之三甲基鎵(TMGa)氣體與NH3氣體形成的混合氣體是被使用作為一來源氣體。根據要被生長的化合物半導體，不管是否供應該TMAl氣體與該TMGa氣體，其之流動速率是被適當地設定。是為一共同源之NH3氣體的流動速率是被設定成大約100sccm到大約100slm。此外，生長壓力是被設定成大約50Torr到大約300Torr，而生長溫度是被設定到大約800℃至大約1200℃。
隨後，如在圖5B中所示，一p-型半導體區域30是被 形成在該電子轉移層3中。
更具體地，首先，一光阻是被施加在該電子轉移層3上並且是以光刻法加工來形成一個具有一開孔11a的光阻光罩11。取代該光阻光罩11，一個由SiN等等形成的硬光罩是可以被形成。該光阻光罩11，在該開孔11a中，露出該電子轉移層3之一對應於一供閘極電極用之形成預定地點的地點。在該p-型半導體區域中，p-型雜質的範圍是藉由隨後的退火來被放大。在這實施例中，該開孔11a是在預期放大下被形成因此該放大p-型半導體區域的寬度變成比該供閘極電極用之形成預定地點的寬度(閘極長度)小。該開孔11a被形成適當地比一供該閘極電極用的形成預定範圍窄俾可被包含在供該閘極電極用的形成預定範圍內。
接著，一p-型雜質，在這裡，Mg是利用該光阻光罩11來被離子植入至該電子轉移層3內。Mg的摻雜濃度是設定成大約1 X 1019/cm3到大約1 X 1020/cm3，例如，設定成大約5 X 1019/cm3。作為該p-型雜質，Zn、Be、Cd、C(碳)等等是可以被使用代替Mg。藉著這離子植入，Mg是透過該開孔11a被引進至該電子轉移層3內來形成該p-型半導體區域30。
其後，該光阻光罩11是藉灰化、化學處理等等來被移除。
隨後，如在圖5C中所示，退火是被施行到該Si基體1。
更具體地，該Si基體1被設置在MOVPE的一腔室內並且藉由把它保持在一相當高溫度，例如，大約1000℃來經歷退火(annealing)。這修復在該p-型半導體區域20中之因離子植 入而起的缺陷並且激活被引進的Mg。在退火之後的p-型半導體區域是以30a標示。
因為p-型雜質是如上所述藉由該退火來被擴散，該p-型半導體區域30a的範圍被放大成比在退火之前之p-型半導體區域30的範圍大。同樣地在該範圍的放大之後，該p-型區域30a被包含在該供閘極電極用的形成預定範圍內而且是被形成適當地比該形成預定範圍窄。這致使僅位於一個是與2DEG之閘極電極對準且是位在該2DEG之閘極電極下面之部份的2DEG在該AlGaN/GaN HEMT中確實消失。
隨後，一重新生長層31如在圖6A中所示被形成，而一間隔層32、一電子供應層5與一保護層6是如在圖6B中所示按順序被形成。
更具體地，該重新生長層31、該間隔層32、該電子供應層5與該保護層6是再次以MOVPE法按順序外延地生長(重新生長)在該電子轉移層3上。
該重新生長層31是藉由生長i-GaN，其是為與電子轉移層3之材料相同的材料，到，例如，大約100nm的厚度來被形成在該電子轉移層3上，作為該電子轉移層3的重新生長層。形成由i-GaN形成的重新生長層31改進在該AlGaN/GaN HEMT中的移動率。該電子轉移層3與該重新生長層31是被整合俾實際上作用如一電子轉移層。該p-型半導體區域30a的上表面是位在一個在一深度方向上遠離該電子轉移層之表面的地點(遠離了該重新生長層31的厚度)。
該間隔層32是藉由生長i-AlGaN到大約5nm或更小 的厚度，例如，大約2nm，來被形成在該電子轉移層3之上。該間隔層32的i-AlGaN最好是被形成為AlN或者具有高Al成分，例如，成Al0.8Ga0.2N。形成間隔層32的i-AlGaN具有高Al成分防止在該p-型半導體區域30a內的Mg在該AlGaN/GaN HEMT中向上擴散。作為該間隔層，i-InAlN或i-InAlGaN可以被形成代替i-AlGaN。該間隔層4在某些情況中是未被形成。
該電子供應層5是藉由生長n-AlGaN到，例如，大約20nm的厚度來被形成在該間隔層32上。作為該電子供應層，i-AlGaN是可以被形成。就AlGaN的生長而言，由是為一Al源之TMAl氣體、是為一Ga源之TMGa氣體、與NH3氣體形成的混合氣體是被使用作為一來源氣體。該保護層6是藉由生長n-GaN到，例如，大約2nm至大約10nm的厚度來被形成。就GaN的生長而言，由是為一Ga源之TMGa氣體與NH3氣體形成的混合氣體是被使用作為一來源氣體。這些化合物半導體的重新生長溫度是設定到大約850℃到大約950℃。
為了生長AlGaN為n-型，即，形成該電子供應層5(n-AlGaN)，一n-型雜質被加入到AlGaN的來源氣體。為了生長GaN為n-型，即，形成該保護層6(n-GaN)，一n-型雜質被加入到GaN的來源氣體。在這裡，例如，包含，例如，Si的矽烷(SiH4)氣體是以預定的流動速率被加入至該來源氣體，藉此以Si摻雜AlGaN。Si的摻雜濃度是設定成大約1 X 1018/cm3到大約1 X 1020/cm3，例如，是設定到大約3 X 1018/cm3。
二維電子氣(2DEG)是產生在該構成電子轉移層之重新生長層31與該電子供應層5(確切地說，該間隔層32)的界 面附近。該2DEG是由因在電子轉移層之化合物半導體(在這裡，GaN)與電子供應層5之化合物半導體(在這裡，AlGaN)之間之晶格常數差異所導致之應變而起的壓電極化以及由該電子轉移層與該電子供應層5的自發性極化來被產生。在這實施例中，2DEG僅在一個與該p-型半導體區域30a對準且位在該p-型半導體區域30a之上的地點消失而高濃度的2DEG是產生在另一地點，在該電子轉移層的界面附近。
隨後，元件隔離結構是被形成。
更具體地，氬(Ar)，例如，是被植入至位於保護層6上的元件隔離區域內。因此，該等元件隔離結構被形成。該等元件隔離結構劃界標定一在保護層6上的主動區域。
順便一提，代替上述的植入法，該元件隔離是可以利用另一眾所周知的方法來被執行，例如，一STI法等等。在這事件中，例如，氯-基蝕刻氣體是被用於化合物半導體的乾蝕刻。
隨後，如在圖7A中所示，一源極電極7和一汲極電極8是被形成。
更具體地，電極凹坑7a,8a是首先被形成在供源極電極與汲極電極用的形成預定地點。
一光阻是被施加到該保護層6的表面上。該光阻是以光刻法加工俾可對應於供源極電極與汲極電極用之形成預定地點在該光阻中形成露出保護層6之表面的開孔。因此，一個具有這些開孔的光阻光罩是被形成。代替形成該光阻光罩，由，例如，SiN形成的硬光罩是可以被形成。
使用這光阻光罩，供源極電極與汲極電極用之保護層6、電子供應層5、間隔層32與重新生長層31的形成預定地點是被乾蝕刻以及移除直到電子轉移層3的表面被露出為止。因此，該等電極凹坑7a,8a是被形成，其露出供源極電極與汲極電極用之電子轉移層3的形成預定地點。關於蝕刻條件，例如，諸如Ar般的惰性氣體與諸如Cl2般的氯-基氣體是被使用作為蝕刻氣體，Cl2的流動速率是設定成大約30sccm，壓力是設定成2Pa，而RF輸入功率是設定成20W，例如。注意的是，該等電極凹坑7a,8a可以是藉由執行該蝕刻到一個稍微比電子轉移層3之表面深的水平來被形成。
該光阻光罩是藉由灰化、化學處理等等來被移除。
接著，一個用於形成源極電極與汲極電極的光阻光罩是被形成，在這裡，例如，一屋簷結構雙-層光阻是被使用，其是適於蒸氣沉積法與剝離法。這光阻是被施加在該保護層6上，而用於露出電極凹坑7a,8a的開孔是被形成。因此，具有這些開孔的光阻光罩是被形成。
利用這光阻光罩，Ta/Al，例如，是以蒸氣沉積法來被沉積在，例如，該光阻光罩上，包括該等用於露出該等電極凹坑7a,8a之開孔的內部，作為一電極材料。Ta的厚度是大約20nm而Al的厚度是大約200nm。藉著剝離法，該光阻光罩以及被沉積在它上面的Ta/Al是被移除。其後，該Si基體1是在氮大氣中於大約400℃到大約1000℃的溫度下，例如，大約600℃，被熱處理，例如，藉此使餘下的Ta/Al與電子轉移層3成歐姆接觸。只要Ta/Al與電子轉移層3的歐姆接觸能夠被得到，可能出現熱 處理是不必要的情況。因此，該源極電極7與該汲極電極8是被形成以致於該等電極凹坑7a,8a是由電極材料的一部份填充。
隨後，如在圖7B中所示，一閘極電極9是被形成。
更具體地，首先，一用於形成閘極電極的光阻光罩是被形成。在這裡，例如，一屋簷結構雙-層光阻是被使用，其是適於蒸氣沉積法與剝離法。這光阻是被施加在該保護層6上，而一用於露出供在保護層6上之閘極電極用之形成預定地點的開孔是被形成。因此，具有該開孔的光阻光罩是被形成。
使用這光阻光罩，Ni/Au，例如，是以蒸氣沉積法來被沉積在，例如，該光阻光罩上，包括保護層6之表面之一在該開孔中被露出的部份，作為一電極材料。Ni的厚度是大約30nm，而Au的厚度是大約400nm。藉著剝離法，該光阻光罩與被沉積在它上面的Ni/Au是被移除。因此，該閘極電極9是形成在該保護層6上。該閘極電極9是與該保護層6成肖特基接觸。該p-型半導體區域30a具有一個比閘極電極9的閘極長度小的寬度而且是位在該閘極電極9下方與該閘極電極9對準。
其後，透過諸如形成連接到源極電極7、汲極電極8、與閘極電極9等等之導線的製程，這實施例的AlGaN/GaN‧HEMT是被形成。
在這實施例中，升高能帶的p-型半導體區域30a是僅設置在該電子轉移層3之一個與該閘極電極9對準且是位在該閘極電極9下方的地點。在p-型雜質濃度(Mg濃度)方面該p-型半導體區域30a在電流導通方向上與在GaN晶體的堆疊方向上皆是局部地高。
由於電子轉移層3的蝕刻在形成該p-型半導體區域30a時是不必要的，片電阻與接觸電阻是被降低俾可獲得穩定的運作。
在這實施例中，以上的結構允許僅在位於p-型半導體區域30a上之重新生長層31之一地點的2DEG消失俾可確實達成常關。
在該電子轉移層3中，該p-型半導體區域30a是僅形成在一個被包含於一個位在閘極電極9下面之區域內的地點。由於位在該閘極電極9正下方的保護層6與電子供應層5無包含p-型雜質，該導通電壓能夠被控制到一適當值，藉此大大地改進元件可靠度。
如上所述，在這實施例中，一降低片電阻與接觸電阻以穩定運作與改進裝置性能俾可確實達成常關的高度可靠AlGaN/GaN HEMT是被實現。
(第四實施例)
這實施例如同在該第一實施例中一樣揭露一種AlGaN/GaN HEMT作為一化合物半導體裝置然而是與在該第一實施例中的肖特基-型AlGaN/GaN HEMT成對比以一種所謂的MIS-型AlGaN/GaN HEMT作為範例。
圖8A至圖8C是為描繪在該第四實施例之一種製造AlGaN/GaN HEMT之方法中之主要製程的示意橫截面圖。
在這實施例中，首先，在圖1A至圖2A中的形成製程以及元件隔離結構的形成製程是按順序執行。
隨後，如在圖8A中所示，一閘極絕緣薄膜41是形成 在一保護層6上。
更具體地，例如，Al2O3是被沉積在該保護層6上作為絕緣材料。Al2O3是，例如，以ALD(原子層沉積)法被沉積到大約2nm到大約200nm的薄膜厚度，在這裡，大約10nm。因此，該閘極絕緣薄膜41是被形成。
順便一提，就Al2O3的沉積而言，電漿CVD法、濺鍍法等等，例如，是可以被執行代替該ALD法。此外，取代沉積Al2O3，Al的氮化物或氮氧化物是可以被使用。除此之外，Si、Hf、Zr、Ti、Ta、或W的氧化物、氮化物、氮氧化物或者從這些當中適當地選擇之一者形成的多層是可以被沉積來形成該閘極絕緣薄膜。
隨後，如在圖8B中所示，一源極電極7與一汲極電極8是被形成。
更具體地，電極凹坑7a,8a是首先被形成在供源極電極與汲極電極用的形成預定地點。
一光阻是被施加到該閘極絕緣薄膜41的表面上。該光阻是以光刻法加工俾可對應於供源極電極與汲極電極用之形成預定地點在該光阻中形成露出該閘極絕緣薄膜41之表面的開孔。因此，一個具有這些開孔的光阻光罩是被形成。代替形成該光阻光罩，由，例如，SiN形成的硬光罩是可以被形成。
使用這光阻光罩，供源極電極與汲極電極用之閘極絕緣薄膜41、保護層6、電子供應層5與間隔層4a的形成預定地點是被乾蝕刻以及移除直到電子轉移層3的表面被露出為止。因此，該等電極凹坑7a,8a是被形成，其露出供源極電極與汲極 電極用之電子轉移層3的形成預定地點。關於蝕刻條件，例如，諸如Ar般的惰性氣體與諸如Cl2般的氯-基氣體是被使用作為蝕刻氣體，Cl2的流動速率是設定成大約30sccm，壓力是設定成2Pa，而RF輸入功率是設定成20W，例如。注意的是，該等電極凹坑7a,8a可以是藉由執行該蝕刻到一個稍微比電子轉移層3之表面深的水平來被形成。
該光阻光罩是藉由灰化、化學處理等等來被移除。
接著，一個用於形成源極電極與汲極電極的光阻光罩是被形成，在這裡，例如，一屋簷結構雙-層光阻是被使用，其是適於蒸氣沉積法與剝離法。這光阻是被施加在該閘極絕緣薄膜41上，而用於露出電極凹坑7a,8a的開孔是被形成。因此，具有這些開孔的光阻光罩是被形成。
利用這光阻光罩，Ta/Al，例如，是以蒸氣沉積法來被沉積在，例如，該光阻光罩上，包括該等用於露出該等電極凹坑7a,8a之開孔的內部，作為一電極材料。Ta的厚度是大約20nm，而Al的厚度是大約200nm。藉著剝離法，該光阻光罩以及被沉積在它上面的Ta/Al是被移除。其後，該Si基體1是在氮大氣中於大約400℃到大約1000℃的溫度下，例如，大約600℃，被熱處理，例如，藉此使餘下的Ta/Al與電子轉移層3成歐姆接觸。只要Ta/Al與電子轉移層3的歐姆接觸能夠被得到，可能出現熱處理是不必要的情況。因此，該源極電極7與該汲極電極8是被形成以致於該等電極凹坑7a,8a是由電極材料的一部份填充。
隨後，如在圖8C中所示，一閘極電極9是被形成。
更具體地，首先，一用於形成閘極電極的光阻光罩是被形成。在這裡，例如，一屋簷結構雙-層光阻是被使用，其是適於蒸氣沉積法與剝離法。這光阻是被施加在該閘極絕緣薄膜41上，而一用於露出供在閘極絕緣薄膜41上之閘極電極用之形成預定地點的開孔是被形成。因此，具有該開孔的光阻光罩是被形成。
使用這光阻光罩，Ni/Au，例如，是以蒸氣沉積法來被沉積在，例如，該光阻光罩上，包括該閘極絕緣薄膜41之表面之一在該開孔中被露出的部份，作為一電極材料。Ni的厚度是大約30nm，而Au的厚度是大約400nm。藉著剝離法，該光阻光罩與被沉積在它上面的Ni/Au是被移除。因此，該閘極電極9是形成在該閘極絕緣薄膜41上。該p-型半導體區域10a具有一個比閘極電極9的閘極長度小的寬度而且是位在該閘極電極9下方與該閘極電極9對準。
其後，透過諸如形成連接到源極電極7、汲極電極8、與閘極電極9等等之導線的製程，這實施例的MIS-型AlGaN/GaN‧HEMT是被形成。
在這實施例中，升高能帶的p-型半導體區域10a是僅設置在該電子轉移層3(與該間隔層4)之一個與該閘極電極9對準且是位在該閘極電極9下方的地點。在p-型雜質濃度(Mg濃度)方面該p-型半導體區域10a在電流導通方向上與在GaN晶體的堆疊方向上皆是局部地高。
由於電子轉移層3的蝕刻在形成該p-型半導體區域10a時是不必要的，片電阻與接觸電阻是被降低俾可獲得穩定 的運作。
在這實施例中，以上的結構允許僅在該p-型半導體區域10a之一地點的2DEG消失俾可確實達成常關。
在該電子轉移層3中，該p-型半導體區域10a是僅形成在一個被包含於一個位在閘極電極9下面之區域內的地點。由於位在該閘極電極9正下方的保護層6與電子供應層5無包含p-型雜質，該導通電壓能夠被控制到一適當值，藉此大大地改進元件可靠度。
如上所述，在這實施例中，一降低片電阻與接觸電阻以穩定運作與改進裝置性能俾可確實達成常關的高度可靠MIS-型AlGaN/GaN HEMT是被實現。
(第五實施例)
這實施例如同在該第一實施例中一樣揭露一種AlGaN/GaN HEMT作為一化合物半導體裝置然而是與該第一實施例不同的地方是在於該p-型半導體區域的形成方法是不同。
圖9A與圖9B以及圖10A與圖10B是為描繪在一第五實施例之一種製造AlGaN/GaN HEMT之方法中之主要製程的示意橫截面圖。
首先，在圖9A中所示，一緩衝器層2與一電子轉移層3是按順序形成在，例如，一Si基體1上，而一MgO層51是進一步被形成。
更具體地，在該Si基體1上，由後面化合物半導體形成的層是以，例如，MOVPE法來被外延生長。一MBE法等等 是可以被使用代替該MOVPE法。
該緩衝器層2是藉由生長AlN到，例如，大約10nm至2000nm的厚度來被形成在該Si基體1上。該電子轉移層3是藉由生長i(刻意地未摻雜)-GaN到，例如，大約1000nm至3000nm的厚度來被形成。
就AlN的生長而言，由是為一Al源之TMAl氣體與NH3氣形成的混合氣體是被使用作為一來源氣體。就GaN的生長而言，由是為一Ga源之TMGa氣體與NH3氣體形成的混合氣體是被使用作為一來源氣體。根據要被生長的化合物半導體，不管是否供應該TMAl氣體與該TMGa氣體，其之流動速率是被適當地設定。是為一共同源之NH3氣體的流動速率是被設定成大約100sccm到大約100slm。此外，生長壓力是被設定成大約50Torr到大約300Torr，而生長溫度是被設定到大約800℃至大約1200℃。
接著，由p-型雜質形成的化合物層，在這裡，該MgO層51是形成在該電子轉移層3上。
隨後，MgO是，例如，以蒸氣沉積法來被沉積在該電子轉移層3上到大約50nm的厚度。因此，該MgO層51是形成在該電子轉移層3上。
隨後，如在圖9B中所示，該MgO層51是被加工。
更具體地，氧化矽(SiO2)是形成在該MgO層51上而且是以光刻法加工來形成一個覆蓋該MgO層51之一部份之一個對應於一供閘極電極用之形成預定地點之比該閘極長度小之預定地點，並開放其他部份的SiO2光罩。利用該SiO2光罩，濕 蝕刻是對該MgO層51執行。該濕蝕刻是藉著浸泡在硫酸裡來被執行。藉著該濕蝕刻，該MgO層51之一經由該SiO2光罩之開孔露出的部份是被蝕刻並被移除以致於該MgO層51餘留在該電子轉移層3上的預定地點。餘下的MgO層51是被描繪為51a。該MgO層51a成為是為p-型雜質之Mg之稍後作描述的擴散源。
該SiO2光罩是藉濕處理等等來被移除。
MgO是為一種合意地可由濕蝕刻加工的材料。在這實施例中，該MgO層51是在沒有使用乾蝕刻之下以濕蝕刻加工。因此，成一合意形狀的MgO層51a能夠在沒有因蝕刻而毀損該電子轉移層3之下被得到。注意的是，為了保護該電子轉移層3的GaN表面，由SiO2等等形成的保護薄膜是能夠以覆蓋該MgO層51a的形式來被形成在該電子轉移層3上。
隨後，如在圖10A中所示，一p-型半導體區域40是形成在該電子轉移層3中。
更具體地，該MgO層51a是經由一保護薄膜4來被熱處理。處理溫度是大約1000℃而處理時間是大約一小時。這熱處理使是為p-型雜質的Mg從該MgO層51a擴散到在該MgO層51a下方的電子轉移層3。在這事件中，氧氣(O)也是在同一時間擴散。Mg與O是從該電子轉移層3之處於電子轉移層3與MgO層51a對準之範圍內的表面向下擴散。因此，該p-型半導體區域40是形成在該電子轉移層3中。
該MgO層51a是藉濕處理等等來被移除。
該p-型半導體區域40是被包含在一供閘極電極用的形成預定範圍內而且是被形成成適當地比該形成預定範圍 窄。這致使僅位於一個與二維電子氣(2DEG)之閘極電極對準且在該2DEG之閘極電極下面的2DEG確實地在該AlGaN/GaN HEMT中消失。
隨後，例如，在第二實施例之圖4A至圖4C中的形成製程是按順序被執行。在這實施例中之相當於在圖4C中之狀態的狀態是被描繪在圖10B中。在圖4A中之重新生長製程中的熱處理促使在該p-型半導體區域40內之Mg的活化。
其後，透過諸如形成連接到源極電極7、汲極電極8、與閘極電極9等等之導線的製程，這實施例的AlGaN/GaN‧HEMT是被形成。
在這實施例中，升高能帶的p-型半導體區域40是僅設置在該電子轉移層3a之一個與該閘極電極9對準且是位在該閘極電極9下方的地點。在p-型雜質濃度(Mg濃度)方面該p-型半導體區域40在電流導通方向上與在GaN晶體的堆疊方向上皆是局部地高。
由於電子轉移層3的蝕刻在形成該p-型半導體區域40時是不必要的，片電阻與接觸電阻是被降低俾可獲得穩定的運作。
在這實施例中，以上的結構允許僅在該p-型半導體區域40之一地點的2DEG消失俾可確實達成常關。
在該電子轉移層3中，該p-型半導體區域40是僅形成在一個被包含於一個位在閘極電極9下面之區域內的地點。由於位在該閘極電極9正下方的保護層6與電子供應層5無包含p-型雜質，該導通電壓能夠被控制到一適當值，藉此大大地改進 元件可靠度。
如上所述，在這實施例中，一降低片電阻與接觸電阻以穩定運作與改進裝置性能俾可確實達成常關的高度可靠AlGaN/GaN HEMT是被實現。
(第六實施例)
這實施例揭露一種電源供應器裝置，從該第一至第五實施例之AlGaN/GaN HEMT當中選擇出來之一種AlGaN/GaN HEMT是被應用到該電源供應器裝置。
圖11是為一描繪一第六實施例之電源供應器裝置之示意架構的連接圖。
這實施例的電源供應器裝置包括一高-電壓初級側電路61、一低-電壓次級側電路62、與一置於該初級側電路61與該次級側電路62之間的變壓器63。
該初級側電路61包括一AC電源供應器64，一所謂橋式整流器電路65、及數個(在這裡為四個)切換元件66a,66b,66c,66d。此外，該橋式整流器電路65具有一切換元件66e。
在這實施例中，該初級側電路61的切換元件66a,66b,66c,66d,66e各是為從該第一至第五實施例之AlGaN/GaN HEMT當中選擇出來之一種類型的AlGaN/GaN HEMT。另一方面，該次級側電路62的切換元件67a,67b,67c各是為使用矽的傳統MIS‧FET。
在這實施例中，一降低片電阻與接觸電阻以穩定運作與改進裝置性能俾可確實達成常關的高度可靠AlGaN/GaN HEMT是被應用到一高-電壓電路。這實現一種高度可靠大功率電源供應器電路。
(第七實施例)
這實施例接露一種包括從該第一至第五實施例之AlGaN/GaN HEMTs當中選擇出來之一種類型之AlGaN/GaN HEMT的高-頻放大器。
圖12是為一描繪一第七實施例之高-頻放大器之示意架構的連接圖。
這實施例的高-頻放大器包括一數位預失真電路71、混合器72a,72b、及一功率放大器73。
該數位預失真電路71補償一輸入訊號的非線性失真。該等混合器72a,72b把其之非線性失真已被補償的輸入訊號與一AC訊號混合。該功率放大器73把該業已與該AC訊號混合一起的輸入訊號放大，並且具有從該第一至第五實施例之AlGaN/GaN HEMTs當中選擇出來之一種類型的AlGaN/GaN HEMT。在圖12中，藉由，例如，改變該等開關，一輸出側訊號能夠藉該混合器72b來與該AC訊號混合一起，而結果是被發送到該數位預失真電路71。
在這實施例中，一降低片電阻與接觸電阻以穩定運作與改進裝置性能俾可確實達成常關的高度可靠AlGaN/GaN HEMT是被應用到一高-頻放大器。這實現一種高度可靠高耐壓高頻放大器。
(其他實施例)
在該第一至第七實施例中，該等AlGaN/GaN HEMTs 是被舉例作為化合物半導體裝置。除了該等AlGaN/GaN HEMTs之外，後面的HEMTs是可應用作為化合物半導體裝置。
其他HEMT範例1
這範例揭露一種InAlN/GaN HEMT作為化合物半導體裝置。
InAlN與GaN是為化合物半導體，它們的晶格常數由於它們的成分而能夠被造成彼此接近。在這情況中，在上述的第一至第七實施例中，該電子轉移層是由i-GaN形成，該電子供應層是由i-InAlN形成，而該保護層是由n-GaN形成。該間隔層是被形成成一由一個由薄i-AlGaN形成之下層與一個由i-InAlN形成之上層構成的堆疊結構，或者是被形成成一由AlN形成的單層。由於壓電極化僅出現於InAlN/GaN HEMT中，2DEG主要是由於InAlN的自發性極化而出現。
根據這範例，一種如同在上述之AlGaN/GaN‧HEMTs中一樣穩定運作與改進裝置性能俾可確實達成常關的高度可靠高耐壓InAlN/GaN HEMT是被實現。
其他HEMT範例2
這範例揭露一種InAlGaN/GaN HEMT作為化合物半導體裝置。
GaN與InAlGaN是為化合物半導體，由於它們的成分，後者的晶格常數能夠被造成比前者的晶格常數小。在這情況中，在上述的第一至第七實施例中，該電子轉移層是由i-GaN形成，該電子供應層是由i-InAlGaN形成，而該保護層是由n-GaN形成。該間隔層是被形成成一由一個由薄i-AlGaN形成之 下層與一個由i-InAlGaN形成之上層構成的堆疊結構，或者是被形成成一由AlN形成的單層。
根據這範例，一種如同在上述之AlGaN/GaN‧HEMTs中一樣穩定運作與改進裝置性能俾可確實達成常關的高度可靠高耐壓InAlGaN/GaN HEMT是被實現。
根據以上的特徵，一種降低電阻以穩定運作與改進裝置性能俾可確實達成常關的高度可靠化合物半導體裝置是被實現。
1‧‧‧基體
2‧‧‧緩衝器層
3‧‧‧電子轉移層
4a‧‧‧間隔層
5‧‧‧電子供應層
6‧‧‧保護層
7‧‧‧源極電極
7a‧‧‧電極凹坑
8‧‧‧汲極電極
8a‧‧‧電極凹坑
9‧‧‧閘極電極
10a‧‧‧p-型半導體區域
2DEG‧‧‧二維電子氣

Claims (15)

  1. 一種化合物半導體裝置，包含：一電子轉移層；一形成在該電子轉移層之上的電子供應層；及一形成在該電子供應層之上的電極；其中，一p-型半導體區域是僅形成在該電子轉移層之一個被包含於一個位在該電極下面之區域內的位置。
  2. 如請求項1所述之化合物半導體裝置，其中，該p-型半導體區域在寬度上是被形成比該電極窄。
  3. 如請求項1或2所述之化合物半導體裝置，其中，該p-型半導體區域具有一個形成於該電子轉移層之表面的上表面。
  4. 如請求項1所述之化合物半導體裝置，更包含：一形成在該電子轉移層與該電子供應層之間的間隔層。
  5. 如請求項4所述之化合物半導體裝置，其中，該p-型半導體區域是被形成在該電子轉移層與該間隔層中，且其中，該間隔層之一個在該p-型半導體區域中的部份在p-型雜質濃度上是比該電子轉移層之一個在該p-型半導體區域中的部份低。
  6. 如請求項1或2所述之化合物半導體裝置， 其中，該p-型半導體區域具有一個形成在一個於深度方向上遠離該電子轉移層之表面之位置的上表面。
  7. 如請求項1所述之化合物半導體裝置，更包含：一在該電子供應層與該電極之間的保護層。
  8. 如請求項7所述之化合物半導體裝置，更包含：一在該保護層與該電極之間的閘極絕緣薄膜。
  9. 一種製造化合物半導體裝置之方法，包含：形成一電子轉移層；僅在該電子轉移層之一電極形成預定位置形成一p-型半導體區域；形成一電子供應層在該電子轉移層之上；及形成一電極在一個位於包含該p-型半導體區域之該電子供應層之上的位置。
  10. 如請求項9所述之製造化合物半導體裝置之方法，其中，該p-型半導體區域在寬度上是被形成比該電極窄。
  11. 如請求項9或10所述之製造化合物半導體裝置之方法，其中，該p-型半導體區域具有一個形成在電子轉移層之表面的上表面。
  12. 如請求項9所述之製造化合物半導體裝置之方法，更包含：形成一間隔層在該電子轉移層與該電子供應層之間。
  13. 如請求項12所述之製造化合物半導體裝置之方法， 其中，該p-型半導體區域是形成在該電子轉移層與該間隔層中，且其中，該間隔層之一個位於該p-型半導體區域中的部份在p-型雜質濃度上是比該電子轉移層之一個位於該p-型半導體區域中的部份低。
  14. 如請求項9或10所述之製造化合物半導體裝置之方法，其中，該p-型半導體區域具有一個形成在一個於深度方向上遠離該電子轉移層之表面之位置的上表面。
  15. 如請求項9所述之製造化合物半導體裝置之方法，更包含：形成一保護層在該電子供應層與該電極之間。
TW102128082A 2012-09-28 2013-08-06 化合物半導體裝置及其製造方法 TW201413952A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217756A JP2014072397A (ja) 2012-09-28 2012-09-28 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201413952A true TW201413952A (zh) 2014-04-01

Family

ID=50384350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128082A TW201413952A (zh) 2012-09-28 2013-08-06 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20140091364A1 (zh)
JP (1) JP2014072397A (zh)
CN (1) CN103715249A (zh)
TW (1) TW201413952A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217831B1 (en) 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
TWI692873B (zh) * 2017-07-03 2020-05-01 世界先進積體電路股份有限公司 高電子遷移率電晶體元件及其製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
CN106158949A (zh) * 2015-04-10 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件
CN106158948B (zh) * 2015-04-10 2020-05-19 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物增强型hemt器件及其制作方法
JP6604036B2 (ja) * 2015-06-03 2019-11-13 富士通株式会社 化合物半導体装置及びその製造方法
JP6687831B2 (ja) * 2015-10-30 2020-04-28 富士通株式会社 化合物半導体装置及びその製造方法
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US20170278960A1 (en) * 2016-03-24 2017-09-28 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
JP2018026431A (ja) 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置
JP6237845B1 (ja) 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
JP7019942B2 (ja) * 2016-09-28 2022-02-16 富士通株式会社 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
CN111033752B (zh) * 2017-08-25 2024-02-09 苏州晶湛半导体有限公司 p型半导体的制造方法、增强型器件及其制造方法
CN108110054B (zh) * 2017-12-22 2020-09-04 苏州闻颂智能科技有限公司 一种GaN基HEMT器件及其制备方法
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
JP7016311B2 (ja) * 2018-11-06 2022-02-04 株式会社東芝 半導体装置
WO2020203541A1 (ja) * 2019-03-29 2020-10-08 三菱ケミカル株式会社 ＧａＮ基板ウエハおよびＧａＮ基板ウエハの製造方法
CN110112214A (zh) * 2019-04-25 2019-08-09 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
US20210126120A1 (en) * 2019-10-23 2021-04-29 Analog Devices, Inc. Modification of electric fields of compound semiconductor devices
CN113571516B (zh) * 2020-04-29 2024-02-06 广东致能科技有限公司 一种iii族氮化物半导体集成电路结构、制造方法及其应用
CN111681958A (zh) * 2020-05-29 2020-09-18 华南理工大学 一种新型异质结构镁扩散制备常关型hemt器件的方法
CN113838929A (zh) * 2020-06-23 2021-12-24 广东致能科技有限公司 一种半导体器件及其制造方法
US20240030327A1 (en) * 2021-08-13 2024-01-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
WO2023181749A1 (ja) * 2022-03-25 2023-09-28 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6853018B2 (en) * 2001-07-19 2005-02-08 Sony Corporation Semiconductor device having a channel layer, first semiconductor layer, second semiconductor layer, and a conductive impurity region
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7459718B2 (en) * 2005-03-23 2008-12-02 Nichia Corporation Field effect transistor
JP2008112868A (ja) * 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
US8008689B2 (en) * 2007-08-23 2011-08-30 Ngk Insulators, Ltd. MIS gate structure type HEMT device and method of fabricating MIS gate structure type HEMT device
JP2009200395A (ja) * 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP5533661B2 (ja) * 2008-10-29 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692873B (zh) * 2017-07-03 2020-05-01 世界先進積體電路股份有限公司 高電子遷移率電晶體元件及其製造方法
US10217831B1 (en) 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
US10355096B2 (en) 2017-08-31 2019-07-16 Vanguard International Semiconductor Corporation High electron mobility transistor devices and method for fabricating the same

Also Published As

Publication number Publication date
US20140091364A1 (en) 2014-04-03
CN103715249A (zh) 2014-04-09
JP2014072397A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
TW201413952A (zh) 化合物半導體裝置及其製造方法
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP5908692B2 (ja) 化合物半導体装置及びその製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5919626B2 (ja) 化合物半導体装置及びその製造方法
TWI469343B (zh) 化合物半導體裝置及其製造方法
WO2009116283A1 (ja) 半導体装置および半導体装置の製造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
TW201413961A (zh) 化合物半導體裝置及其製造方法
JP5546104B2 (ja) ＧａＮ系電界効果トランジスタ
JP2014027187A (ja) 化合物半導体装置及びその製造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
JP2014017423A (ja) 化合物半導体装置及びその製造方法
JP2014072388A (ja) 化合物半導体装置及びその製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP7025622B2 (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP2015103622A (ja) 半導体装置及びその製造方法
JP2019054133A (ja) 化合物半導体装置及びその製造方法