TWI692873B - 高電子遷移率電晶體元件及其製造方法 - Google Patents

高電子遷移率電晶體元件及其製造方法 Download PDF

Info

Publication number
TWI692873B
TWI692873B TW106122196A TW106122196A TWI692873B TW I692873 B TWI692873 B TW I692873B TW 106122196 A TW106122196 A TW 106122196A TW 106122196 A TW106122196 A TW 106122196A TW I692873 B TWI692873 B TW I692873B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
depth
electron mobility
high electron
mobility transistor
Prior art date
Application number
TW106122196A
Other languages
English (en)
Other versions
TW201907567A (zh
Inventor
林信志
林鑫成
林永豪
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW106122196A priority Critical patent/TWI692873B/zh
Publication of TW201907567A publication Critical patent/TW201907567A/zh
Application granted granted Critical
Publication of TWI692873B publication Critical patent/TWI692873B/zh

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供一種高電子遷移率電晶體元件，包括：一基板；一第一磊晶層，形成於該基板上；一第二磊晶層，形成於該第一磊晶層上；一絕緣層，形成於該第二磊晶層上；一閘極，形成於該絕緣層中，並延伸進入該第二磊晶層；以及一源極與一汲極，形成於該絕緣層中，並延伸進入該第二磊晶層，位於該閘極之兩側。

Description

高電子遷移率電晶體元件及其製造方法
本揭露係有關於一種高電子遷移率電晶體(HEMT)元件，特別是有關於一種具有閘極掘入(gate recess)均勻性的高電子遷移率電晶體元件。
具有閘極掘入(gate recess)結構的高電子遷移率電晶體(HEMT)元件是眾多高電子遷移率電晶體元件類型中的其中之一，亦是業界較廣泛使用的類型。在此種元件結構中，係藉由改變閘極掘入磊晶層的深度，以降低二維電子雲的密度。然而，其製程上的困難處在於，如何準確地在整片晶圓上控制閘極掘入深度的均勻性。因閘極掘入深度是否均勻，將影響整體電性的表現。
因此，開發一種具有閘極掘入均勻性的高電子遷移率電晶體(HEMT)元件是眾所期待的。
根據本揭露之一實施例，提供一種高電子遷移率電晶體(HEMT)元件，包括：一基板；一第一磊晶層，形成於該基板上；一第二磊晶層，形成於該第一磊晶層上；一絕緣層，形成於該第二磊晶層上；一閘極，形成於該絕緣層中，並延伸進入該第二磊晶層；以及一源極與一汲極，形成於該絕緣層中，並延伸進入該第二磊晶層，位於該閘極之兩側。
根據部分實施例，上述第一磊晶層為一氮化鎵層。
根據部分實施例，上述第二磊晶層為一氮化鎵鋁層。
根據部分實施例，上述絕緣層為一氧化矽層、一氮化矽層、或一氮氧化矽層。
根據部分實施例，上述閘極之底部與上述第二磊晶層之表面之距離定義為一第一深度，以及上述源極與上述汲極之底部與上述第二磊晶層之表面之距離定義為一第二深度。
根據部分實施例，上述第一深度大於上述第二深度。
根據部分實施例，上述第一深度小於上述第二深度。
根據部分實施例，上述第一深度等於上述第二深度。
根據部分實施例，上述閘極之底部與側壁之夾角大於或等於90度。
根據部分實施例，上述源極與上述汲極之底部與側壁之夾角大於或等於90度。
根據本揭露之一實施例，提供一種高電子遷移率電晶體(HEMT)元件之製造方法，包括：提供一基板；形成一第一磊晶層於該基板上；形成一第二磊晶層於該第一磊晶層上；形成一絕緣層於該第二磊晶層上；對該第二磊晶層進行一第一 佈植製程，以於該第二磊晶層中形成一第一佈植區；於該第一佈植區之兩側，對該第二磊晶層進行一第二佈植製程，以於該第二磊晶層中形成複數個第二佈植區；蝕刻該絕緣層及該第二磊晶層之該第一佈植區與該等第二佈植區，以形成一第一溝槽與複數個第二溝槽，其中該等第二溝槽位於該第一溝槽之兩側；形成一閘極於該第一溝槽中；以及形成一源極與一汲極於該等第二溝槽中。
根據部分實施例，上述第一佈植製程與上述第二佈植製程所植入之摻質包括氮原子、氧原子、氬原子、矽原子、或碳原子。
根據部分實施例，上述第一佈植區具有一第一深度，以及上述第二佈植區具有一第二深度。
根據部分實施例，上述第一深度大於上述第二深度。
根據部分實施例，上述第一深度小於上述第二深度。
根據部分實施例，上述第一深度等於上述第二深度。
根據部分實施例，上述第一佈植區之佈植濃度介於1E10-1E16。
根據部分實施例，上述第二佈植區之佈植濃度介於1E10-1E16。
根據部分實施例，上述第一溝槽之底部與側壁之夾角大於或等於90度。
根據部分實施例，上述第二溝槽之底部與側壁之夾角大於或等於90度。
本揭露於實施蝕刻製程之前，先行導入佈植製程，將例如氮原子或氧原子的摻質植入位於絕緣層下方的第二磊晶層至一適當深度範圍(即後續閘極掘入(gate recess)的深度)，以於第二磊晶層中形成非晶系的佈植區，當進行蝕刻製程時，由於此非晶系佈植區與其周圍單晶系區域在蝕刻速率上形成的顯著差異，使得所實施的蝕刻製程會順利終止於佈植區底部，準確地控制了於第二磊晶層中所欲達成的蝕刻深度，即後續閘極掘入的深度。
此外，由於整片晶圓的蝕刻速率分布在製程上會有由中心點朝向邊緣處遞減的現象，因此，藉由上述以佈植製程形成蝕刻速率差異而得以精準控制蝕刻終止點的方式，將可有效彌補此製程上的限制，避免於中心點出現過蝕刻(over-etching)的現象，使得整片晶圓於各閘極相對位置的蝕刻深度的偏差率都能控制在約3-5%以內，達到整片晶圓閘極掘入的均勻性。同樣地，源極/汲極亦可藉由上述方式製作，達到整片晶圓源極/汲極掘入(source/drain recess)的均勻性，使整體獲得期望的電性表現。
再者，藉由本揭露的製作方法，於第一溝槽(供後續閘極的設置)及第二溝層(供後續源極/汲極的設置)的底部與側壁之間會形成接近90度的夾角，即溝槽底部會呈現一平坦態樣，當後續填入電極後，電場會呈現均勻分布，而確保了元件在長時間使用下的操作品質，然而，在未實施佈植製程即進行 蝕刻製程的傳統製程方法中，其所製作形成的溝槽底部與側壁之間則會出現尖角的結構態樣，當後續填入電極後，由於尖角處會有電場過於集中的現象，遂經長時間使用下，此處的結構將變得極易裂化，而影響元件品質。因此，本揭露的製作方法亦一併解決了傳統蝕刻製程上的限制。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
10‧‧‧高電子遷移率電晶體(HEMT)元件
12‧‧‧基板
14‧‧‧第一磊晶層
16‧‧‧第二磊晶層
16’‧‧‧第二磊晶層的表面
18‧‧‧絕緣層
20‧‧‧閘極
20’‧‧‧閘極的底部
20”‧‧‧閘極的側壁
22‧‧‧源極
22’‧‧‧源極的底部
22”‧‧‧源極的側壁
24‧‧‧汲極
24’‧‧‧汲極的底部
24”‧‧‧汲極的側壁
26‧‧‧圖案化光阻層
28‧‧‧第一佈植製程
30‧‧‧第一佈植區
32‧‧‧第二佈植製程
34‧‧‧第二佈植區
36‧‧‧蝕刻製程
38‧‧‧第一溝槽
38’‧‧‧第一溝槽的底部
38”‧‧‧第一溝槽的側壁
40‧‧‧第二溝槽
40’‧‧‧第二溝槽的底部
40”‧‧‧第二溝槽的側壁
H1‧‧‧閘極底部與第二磊晶層表面的距離(第一佈植區的深度)
H2‧‧‧源極/汲極底部與第二磊晶層表面的距離(第二佈植區的深度)
θ1‧‧‧閘極底部與側壁的夾角(第一溝槽底部與側壁的夾角)
θ2‧‧‧源極/汲極底部與側壁的夾角(第二溝槽底部與側壁的 夾角)
第1圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件之剖面示意圖；第2圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件之剖面示意圖；第3圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件之剖面示意圖；以及第4A-4D圖係根據本揭露之一實施例，一種高電子遷移率電晶體元件製造方法之剖面示意圖。
請參閱第1圖，根據本揭露的一實施例，提供一種高電子遷移率電晶體(HEMT)元件10。第1圖為高電子遷移率電晶體元件10的剖面示意圖。
如第1圖所示，在本實施例中，高電子遷移率電晶體(high electron mobility transistor，HEMT)元件10包括一基板 12、一第一磊晶層14、一第二磊晶層16、一絕緣層18、一閘極20、一源極22、以及一汲極24。第一磊晶層14形成於基板12上。第二磊晶層16形成於第一磊晶層14上。絕緣層18形成於第二磊晶層16上。閘極20形成於絕緣層18中，並延伸進入第二磊晶層16。源極22與汲極24形成於絕緣層18中，並延伸進入第二磊晶層16，位於閘極20的兩側。
在部分實施例中，第一磊晶層14可為一氮化鎵層。
在部分實施例中，第二磊晶層16可為一氮化鎵鋁層。
在部分實施例中，絕緣層18可為一氧化矽層、一氮化矽層、或一氮氧化矽層。
在部分實施例中，閘極20的底部20’與第二磊晶層16的表面16’的距離定義為一第一深度H1，以及源極22的底部22’與汲極24的底部24’與第二磊晶層16的表面16’的距離定義為一第二深度H2。
在本實施例中，第一深度H1大於第二深度H2。值得注意的是，第一深度H1與第二深度H2的大小或其相對關係隨製程上的需要加以調整。
在部分實施例中，閘極20的底部20’與側壁20”的夾角θ1大於或等於90度。
在部分實施例中，閘極20的底部20’呈現一平坦態樣。
在部分實施例中，源極22的底部22’與側壁22”的 夾角θ2大於或等於90度，以及汲極24的底部24’與側壁24”的夾角θ2大於或等於90度。
在部分實施例中，源極22的底部22’與汲極24的底部24’均呈現一平坦態樣。
請參閱第2圖，根據本揭露的一實施例，提供一種高電子遷移率電晶體(HEMT)元件10。第2圖為高電子遷移率電晶體元件10的剖面示意圖。
如第2圖所示，在本實施例中，高電子遷移率電晶體(high electron mobility transistor，HEMT)元件10包括一基板12、一第一磊晶層14、一第二磊晶層16、一絕緣層18、一閘極20、一源極22、以及一汲極24。第一磊晶層14形成於基板12上。第二磊晶層16形成於第一磊晶層14上。絕緣層18形成於第二磊晶層16上。閘極20形成於絕緣層18中，並延伸進入第二磊晶層16。源極22與汲極24形成於絕緣層18中，並延伸進入第二磊晶層16，位於閘極20的兩側。
在部分實施例中，第一磊晶層14可為一氮化鎵層。
在部分實施例中，第二磊晶層16可為一氮化鎵鋁層。
在部分實施例中，絕緣層18可為一氧化矽層、一氮化矽層、或一氮氧化矽層。
在部分實施例中，閘極20的底部20’與第二磊晶層16的表面16’的距離定義為一第一深度H1，以及源極22的底部22’與汲極24的底部24’與第二磊晶層16的表面16’的距離定義 為一第二深度H2。
在本實施例中，第一深度H1小於第二深度H2。值得注意的是，第一深度H1與第二深度H2的大小或其相對關係隨製程上的需要加以調整。
在部分實施例中，閘極20的底部20’與側壁20”的夾角θ1大於或等於90度。
在部分實施例中，閘極20的底部20’呈現一平坦態樣。
在部分實施例中，源極22的底部22’與側壁22”的夾角θ2大於或等於90度，以及汲極24的底部24’與側壁24”的夾角θ2大於或等於90度。
在部分實施例中，源極22的底部22’與汲極24的底部24’均呈現一平坦態樣。
請參閱第3圖，根據本揭露的一實施例，提供一種高電子遷移率電晶體(HEMT)元件10。第3圖為高電子遷移率電晶體元件10的剖面示意圖。
如第3圖所示，在本實施例中，高電子遷移率電晶體(high electron mobility transistor，HEMT)元件10包括一基板12、一第一磊晶層14、一第二磊晶層16、一絕緣層18、一閘極20、一源極22、以及一汲極24。第一磊晶層14形成於基板12上。第二磊晶層16形成於第一磊晶層14上。絕緣層18形成於第二磊晶層16上。閘極20形成於絕緣層18中，並延伸進入第二磊晶層16。源極22與汲極24形成於絕緣層18中，並延伸進入第二磊晶層16，位於閘極20的兩側。
在部分實施例中，第一磊晶層14可為一氮化鎵層。
在部分實施例中，第二磊晶層16可為一氮化鎵鋁層。
在部分實施例中，絕緣層18可為一氧化矽層、一氮化矽層、或一氮氧化矽層。
在部分實施例中，閘極20的底部20’與第二磊晶層16的表面16’的距離定義為一第一深度H1，以及源極22的底部22’與汲極24的底部24’與第二磊晶層16的表面16’的距離定義為一第二深度H2。
在本實施例中，第一深度H1等於第二深度H2。值得注意的是，第一深度H1與第二深度H2的大小或其相對關係隨製程上的需要加以調整。
在部分實施例中，閘極20的底部20’與側壁20”的夾角θ1大於或等於90度。
在部分實施例中，閘極20的底部20’呈現一平坦態樣。
在部分實施例中，源極22的底部22’與側壁22”的夾角θ2大於或等於90度，以及汲極24的底部24’與側壁24”的夾角θ2大於或等於90度。
在部分實施例中，源極22的底部22’與汲極24的底部24’均呈現一平坦態樣。
請參閱第4A-4D圖，根據本揭露的一實施例，提供一種高電子遷移率電晶體(HEMT)元件10的製造方法。第4A-4D 圖為高電子遷移率電晶體(HEMT)元件10製造方法的剖面示意圖。
如第4A圖所示，提供一基板12，其上依序形成有一第一磊晶層14、一第二磊晶層16、以及一絕緣層18。
在部分實施例中，第一磊晶層14可為一氮化鎵層。
在部分實施例中，第二磊晶層16可為一氮化鎵鋁層。
在部分實施例中，絕緣層18可為一氧化矽層、一氮化矽層、或一氮氧化矽層。
之後，請參閱第4B圖，形成一圖案化光阻層26於絕緣層18上，露出後續定義佈植區的位置。
之後，對第二磊晶層16進行一第一佈植製程28，以於第二磊晶層16中形成一第一佈植區30。
在部分實施例中，第一佈植製程28所植入的摻質可包括氮原子、氧原子、氬原子、矽原子、或碳原子。
在部分實施例中，第一佈植區30具有一第一深度H1。
在部分實施例中，第一佈植區30的佈植濃度介於1E10-1E16。
之後，仍請參閱第4B圖，於第一佈植區30的兩側，對第二磊晶層16進行一第二佈植製程32，以於第二磊晶層16中形成複數個第二佈植區34。
在部分實施例中，第二佈植製程32所植入的摻質 可包括氮原子、氧原子、氬原子、矽原子、或碳原子。
在部分實施例中，第二佈植區34具有一第二深度H2。
在本實施例中，第一佈植區30第一深度H1等於第二佈植區34的第二深度H2。
在部分實施例中，第一深度H1可大於第二深度H2。
在部分實施例中，第一深度H1可小於第二深度H2。值得注意的是，第一深度H1與第二深度H2的大小或其相對關係隨製程上的需要加以調整。
在部分實施例中，第二佈植區34的佈植濃度介於1E10-1E16。
之後，請參閱第4C圖，對絕緣層18及第二磊晶層16的第一佈植區30與第二佈植區34進行一蝕刻製程36，以形成一第一溝槽38與複數個第二溝槽40，第二溝槽40位於第一溝槽38的兩側。
在部分實施例中，第一溝槽38的底部38’與側壁38”的夾角θ1大於或等於90度。
在部分實施例中，第一溝槽38的底部38’呈現一平坦態樣。
在部分實施例中，第二溝槽40的底部40’與側壁40”的夾角θ2大於或等於90度。
在部分實施例中，第二溝槽40的底部40’均呈現一平坦態樣。
之後，請參閱第4D圖，形成一閘極20於第一溝槽38中，以及形成一源極22與一汲極24於第二溝槽40中，並移除圖案化光阻層26。至此，即完成本實施例高電子遷移率電晶體(HEMT)元件10的製作。
本揭露於實施蝕刻製程之前，先行導入佈植製程，將例如氮原子或氧原子的摻質植入位於絕緣層下方的第二磊晶層至一適當深度範圍(即後續閘極掘入(gate recess)的深度)，以於第二磊晶層中形成非晶系的佈植區，當進行蝕刻製程時，由於此非晶系佈植區與其周圍單晶系區域在蝕刻速率上形成的顯著差異，使得所實施的蝕刻製程會順利終止於佈植區底部，準確地控制了於第二磊晶層中所欲達成的蝕刻深度，即後續閘極掘入的深度。
此外，由於整片晶圓的蝕刻速率分布在製程上會有由中心點朝向邊緣處遞減的現象，因此，藉由上述以佈植製程形成蝕刻速率差異而得以精準控制蝕刻終止點的方式，將可有效彌補此製程上的限制，避免於中心點出現過蝕刻(over-etching)的現象，使得整片晶圓於各閘極相對位置的蝕刻深度的偏差率都能控制在約3-5%以內，達到整片晶圓閘極掘入的均勻性。同樣地，源極/汲極亦可藉由上述方式製作，達到整片晶圓源極/汲極掘入(source/drain recess)的均勻性，使整體獲得期望的電性表現。
再者，藉由本揭露的製作方法，於第一溝槽(供後續閘極的設置)及第二溝層(供後續源極/汲極的設置)的底部與側壁之間會形成接近90度的夾角，即溝槽底部會呈現一平坦態 樣，當後續填入電極後，電場會呈現均勻分布，而確保了元件在長時間使用下的操作品質，然而，在未實施佈植製程即進行蝕刻製程的傳統製程方法中，其所製作形成的溝槽底部與側壁之間則會出現尖角的結構態樣，當後續填入電極後，由於尖角處會有電場過於集中的現象，遂經長時間使用下，此處的結構將變得極易裂化，而影響元件品質。因此，本揭露的製作方法亦一併解決了傳統蝕刻製程上的限制。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧高電子遷移率電晶體(HEMT)元件
12‧‧‧基板
14‧‧‧第一磊晶層
16‧‧‧第二磊晶層
16’‧‧‧第二磊晶層的表面
18‧‧‧絕緣層
20‧‧‧閘極
20’‧‧‧閘極的底部
20”‧‧‧閘極的側壁
22‧‧‧源極
22’‧‧‧源極的底部
22”‧‧‧源極的側壁
24‧‧‧汲極
24’‧‧‧汲極的底部
24”‧‧‧汲極的側壁
H1‧‧‧閘極底部與第二磊晶層表面的距離
H2‧‧‧源極/汲極底部與第二磊晶層表面的距離
θ1‧‧‧閘極底部與側壁的夾角
θ2‧‧‧源極/汲極底部與側壁的夾角

Claims (22)

  1. 一種高電子遷移率電晶體元件，包括：一基板；一第一磊晶層，形成於該基板上；一第二磊晶層，形成於該第一磊晶層上；一絕緣層，形成於該第二磊晶層上；一閘極，形成於該絕緣層中，並延伸進入該第二磊晶層，其中該閘極之側壁與該絕緣層以及該第二磊晶層接觸；以及一源極與一汲極，形成於該絕緣層中，並延伸進入該第二磊晶層，位於該閘極之兩側。
  2. 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該第一磊晶層為一氮化鎵層。
  3. 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該第二磊晶層為一氮化鎵鋁層。
  4. 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該絕緣層為一氧化矽層、一氮化矽層、或一氮氧化矽層。
  5. 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該閘極之底部與該第二磊晶層之表面之距離定義為一第一深度，以及該源極與該汲極之底部與該第二磊晶層之表面之距離定義為一第二深度。
  6. 如申請專利範圍第5項所述之高電子遷移率電晶體元件，其中該第一深度大於該第二深度。
  7. 如申請專利範圍第5項所述之高電子遷移率電晶體元件，其 中該第一深度小於該第二深度。
  8. 如申請專利範圍第5項所述之高電子遷移率電晶體元件，其中該第一深度等於該第二深度。
  9. 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該閘極之底部與側壁之夾角大於或等於90度。
  10. 如申請專利範圍第1項所述之高電子遷移率電晶體元件，其中該源極與該汲極之底部與側壁之夾角大於或等於90度。
  11. 一種高電子遷移率電晶體元件之製造方法，包括：提供一基板；形成一第一磊晶層於該基板上；形成一第二磊晶層於該第一磊晶層上；形成一絕緣層於該第二磊晶層上；對該第二磊晶層進行一第一佈植製程，以於該第二磊晶層中形成一第一佈植區；於該第一佈植區之兩側，對該第二磊晶層進行一第二佈植製程，以於該第二磊晶層中形成複數個第二佈植區；蝕刻該絕緣層及該第二磊晶層之該第一佈植區與該等第二佈植區，以形成一第一溝槽與複數個第二溝槽，其中該第一溝槽形成於該絕緣層以及該第二磊晶層中，該等第二溝槽位於該第一溝槽之兩側；形成一閘極於該第一溝槽中；以及形成一源極與一汲極於該等第二溝槽中。
  12. 如申請專利範圍第11項所述之高電子遷移率電晶體元件之製造方法，其中該第一磊晶層為一氮化鎵層。
  13. 如申請專利範圍第11項所述之高電子遷移率電晶體元件之製造方法，其中該第二磊晶層為一氮化鎵鋁層。
  14. 如申請專利範圍第11項所述之高電子遷移率電晶體元件之製造方法，其中該第一佈植製程與該第二佈植製程所植入之摻質包括氮原子、氧原子、氬原子、矽原子、或碳原子。
  15. 如申請專利範圍第11項所述之高電子遷移率電晶體元件之製造方法，其中該第一佈植區具有一第一深度，以及該等第二佈植區具有一第二深度。
  16. 如申請專利範圍第15項所述之高電子遷移率電晶體元件之製造方法，其中該第一深度大於該第二深度。
  17. 如申請專利範圍第15項所述之高電子遷移率電晶體元件之製造方法，其中該第一深度小於該第二深度。
  18. 如申請專利範圍第15項所述之高電子遷移率電晶體元件之製造方法，其中該第一深度等於該第二深度。
  19. 如申請專利範圍第11項所述之高電子遷移率電晶體元件之製造方法，其中該第一佈植區之佈植濃度介於1E10-1E16。
  20. 如申請專利範圍第11項所述之高電子遷移率電晶體元件之製造方法，其中該等第二佈植區之佈植濃度介於1E10-1E16。
  21. 如申請專利範圍第11項所述之高電子遷移率電晶體元件之製造方法，其中該第一溝槽之底部與側壁之夾角大於或等於90度。
  22. 如申請專利範圍第11項所述之高電子遷移率電晶體元件之製造方法，其中該等第二溝槽之底部與側壁之夾角大於或 等於90度。
TW106122196A 2017-07-03 2017-07-03 高電子遷移率電晶體元件及其製造方法 TWI692873B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106122196A TWI692873B (zh) 2017-07-03 2017-07-03 高電子遷移率電晶體元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106122196A TWI692873B (zh) 2017-07-03 2017-07-03 高電子遷移率電晶體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201907567A TW201907567A (zh) 2019-02-16
TWI692873B true TWI692873B (zh) 2020-05-01

Family

ID=66213404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122196A TWI692873B (zh) 2017-07-03 2017-07-03 高電子遷移率電晶體元件及其製造方法

Country Status (1)

Country Link
TW (1) TWI692873B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201413952A (zh) * 2012-09-28 2014-04-01 Fujitsu Ltd 化合物半導體裝置及其製造方法
TW201511264A (zh) * 2013-08-12 2015-03-16 Fujitsu Ltd 半導體裝置及其製造方法
TW201714302A (zh) * 2015-10-06 2017-04-16 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201413952A (zh) * 2012-09-28 2014-04-01 Fujitsu Ltd 化合物半導體裝置及其製造方法
TW201511264A (zh) * 2013-08-12 2015-03-16 Fujitsu Ltd 半導體裝置及其製造方法
TW201714302A (zh) * 2015-10-06 2017-04-16 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW201907567A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
US10431671B2 (en) Fin field-effect transistor
TWI543301B (zh) 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術
US9117909B2 (en) Non-planar transistor
US9570340B2 (en) Method of etching a crystalline semiconductor material by ion implantation and then chemical etching based on hydrogen chloride
US9111874B2 (en) Semiconductor structures and fabrication method thereof
TW201639014A (zh) 半導體裝置與其製作方法
JP2013508981A5 (zh)
TW201438110A (zh) 調整低溫多晶矽電晶體閥值電壓的方法
US20160372573A1 (en) Method for manufacturing injection-enhanced insulated-gate bipolar transistor
JPWO2012137412A1 (ja) 半導体装置
TWI564942B (zh) 埋層的形成方法
WO2020134669A1 (zh) 晶体管的制作方法及全包围栅极器件结构
TW201135852A (en) Structure and method for post oxidation silicon trench bottom shaping
TW201916121A (zh) 半導體裝置的形成方法
CN103839791A (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
CN106847698A (zh) 半导体器件以及改善半导体器件性能的方法
TWI692873B (zh) 高電子遷移率電晶體元件及其製造方法
TW201603271A (zh) 半導體裝置及其形成方法
US20120256255A1 (en) Recessed trench gate structure and method of fabricating the same
JP2017117963A (ja) 半導体装置の製造方法
US9960255B2 (en) Method for manufacturing thin film transistor
US10355096B2 (en) High electron mobility transistor devices and method for fabricating the same
CN103943486A (zh) 多晶硅膜层形貌的形成方法
JP2018082079A (ja) 炭化珪素半導体装置の製造方法
TWI524524B (zh) 功率半導體元件之製法及結構