JP7019942B2 - 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器 - Google Patents

化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器 Download PDF

Info

Publication number
JP7019942B2
JP7019942B2 JP2016189942A JP2016189942A JP7019942B2 JP 7019942 B2 JP7019942 B2 JP 7019942B2 JP 2016189942 A JP2016189942 A JP 2016189942A JP 2016189942 A JP2016189942 A JP 2016189942A JP 7019942 B2 JP7019942 B2 JP 7019942B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
forming
compound semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016189942A
Other languages
English (en)
Other versions
JP2018056299A (ja
Inventor
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016189942A priority Critical patent/JP7019942B2/ja
Priority to US15/676,451 priority patent/US10269950B2/en
Publication of JP2018056299A publication Critical patent/JP2018056299A/ja
Application granted granted Critical
Publication of JP7019942B2 publication Critical patent/JP7019942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器に関する。
窒化物半導体デバイスは、高い飽和電子速度やワイドバンドギャップなどの特徴を有する。この特徴を利用して高耐圧・高出力デバイスの開発が活発に行われている。
このような高耐圧・高出力デバイスに用いられる窒化物半導体デバイスとしては、電界効果トランジスタ、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある。
例えば、ＧａＮチャネル層上にＡｌＧａＮ電子供給層を積層したＨＥＭＴ（ＡｌＧａＮ－ＨＥＭＴ）がある。また、ＧａＮチャネル層上にＩｎＡｌＮ電子供給層を積層したＨＥＭＴ（ＩｎＡｌＮ－ＨＥＭＴ）の研究も行なわれている。
特開２００１－２３０４０７号公報 国際公開第２０１１／０１６３０４号 国際公開第２０１３／１２５１２６号
ところで、上述のようなＨＥＭＴにおいて、チャネル層と電子供給層との間にスペーサ層として窒化物半導体層を設ける場合がある。
この場合、スペーサ層としての窒化物半導体層が十分に平坦化されず、その上に成長した電子供給層の表面の平坦性が劣化してしまい、シート抵抗が増加し、これが高出力化を阻害する要因になっていることがわかった。
本発明は、平坦な表面を実現して、シート抵抗を低減し、高出力化を可能とすることを目的とする。
１つの態様では、化合物半導体基板は、基板と、基板の上方に設けられたチャネル層と、チャネル層の上方に設けられたＡｌＮからなる窒化物半導体層と、窒化物半導体層上に設けられたと共に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層とを備え、化合物半導体基板の主面の面方位がｃ軸方向であり、半導体を構成する結晶におけるｃ軸方向の格子定数である窒化物半導体層のｃ軸方向の長さは０．４９９０ｎｍ以上である。
１つの態様では、化合物半導体装置は、基板と、基板の上方に設けられたチャネル層と、チャネル層の上方に設けられた窒化物半導体層と、窒化物半導体層上に設けられたと共に、表面の算術平均粗さＲａが０．２５ｎｍ以下である電子供給層と、電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、化合物半導体基板の主面の面方位がｃ軸方向であり、半導体を構成する結晶におけるｃ軸方向の格子定数である窒化物半導体層のｃ軸方向の長さは０．４９９０ｎｍ以上である。
１つの態様では、電源装置は、トランジスタチップを備え、トランジスタチップは、基板と、基板の上方に設けられたチャネル層と、チャネル層の上方に設けられたＡｌＮからなる窒化物半導体層と、窒化物半導体層上に設けられたと共に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層と、電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、化合物半導体基板の主面の面方位がｃ軸方向であり、半導体を構成する結晶におけるｃ軸方向の格子定数である窒化物半導体層のｃ軸方向の長さは０．４９９０ｎｍ以上である。
１つの態様では、高出力増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタチップを含み、トランジスタチップは、基板と、基板の上方に設けられたチャネル層と、チャネル層の上方に設けられたＡｌＮからなる窒化物半導体層と、窒化物半導体層上に設けられたと共に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層と、電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、化合物半導体基板の主面の面方位がｃ軸方向であり、半導体を構成する結晶におけるｃ軸方向の格子定数である窒化物半導体層のｃ軸方向の長さは０．４９９０ｎｍ以上である。
１つの態様では、化合物半導体基板の製造方法は、基板の上方に、チャネル層を形成する工程と、チャネル層の上方に、ＡｌＮからなる窒化物半導体層を形成する工程と、窒化物半導体層上に、電子供給層を形成する工程とを含み、窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上で、窒化物半導体層を形成する。
１つの態様では、化合物半導体基板の製造方法は、基板の上方に、チャネル層を形成する工程と、チャネル層の上方に、ＡｌＮからなる窒化物半導体層を形成する工程と、窒化物半導体層上に、電子供給層を形成する工程とを含み、窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、窒化物半導体層を形成する。
１つの態様では、化合物半導体装置の製造方法は、基板の上方に、チャネル層を形成する工程と、チャネル層の上方に、ＡｌＮからなる窒化物半導体層を形成する工程と、窒化物半導体層上に、電子供給層を形成する工程と、電子供給層の上方に、ゲート電極、ソース電極及びドレイン電極を形成する工程とを含み、窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成する。
１つの態様では、化合物半導体装置の製造方法は、基板の上方に、チャネル層を形成する工程と、チャネル層の上方に、ＡｌＮからなる窒化物半導体層を形成する工程と、窒化物半導体層上に、電子供給層を形成する工程と、電子供給層の上方に、ゲート電極、ソース電極及びドレイン電極を形成する工程とを含み、窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、窒化物半導体層を形成する。
１つの側面として、平坦な表面を実現して、シート抵抗を低減し、高出力化が可能となるという効果を有する。
第１実施形態にかかる化合物半導体基板及び化合物半導体装置の構成を示す模式的断面図である。 第１実施形態にかかる化合物半導体基板及び化合物半導体装置におけるスペーサ層のｃ軸の長さを説明するための図である。 第１実施形態にかかる化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための図である。 第１実施形態にかかる化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための図である。 第１実施形態の具体例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の具体例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の具体例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の具体例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の具体例の化合物半導体基板及びその製造方法、及び、化合物半導体装置及びその製造方法を説明するための模式的断面図である。 第１実施形態の第１変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の第１変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の第１変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の第１変形例の化合物半導体基板及びその製造方法、及び、化合物半導体装置及びその製造方法を説明するための模式的断面図である。 第１実施形態の第２変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の第２変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の第２変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の第２変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の第２変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の第２変形例の化合物半導体基板及びその製造方法、及び、化合物半導体装置及びその製造方法を説明するための模式的断面図である。 第２実施形態にかかる化合物半導体装置（半導体パッケージ）の構成を示す模式的平面図である。 第２実施形態にかかる電源装置に含まれるＰＦＣ回路の構成を示す模式図である。 第３実施形態の高出力増幅器の構成を示す模式図である。
以下、図面により、本発明の実施の形態にかかる化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器について説明する。
［第１実施形態］
まず、第１実施形態にかかる化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法について、図１～図１９を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、窒化物半導体材料を用いた高耐圧・高出力デバイスである。なお、これを窒化物半導体装置ともいう。
また、本化合物半導体装置は、窒化物半導体材料を用いた電界効果トランジスタを備える。なお、これを窒化物半導体電界効果トランジスタともいう。なお、窒化物半導体材料を用いたダイオードを備えていても良い。
本実施形態では、化合物半導体装置として、ＧａＮチャネル層上にＩｎＡｌＮ電子供給層を積層した半導体積層構造（ＨＥＭＴ構造）を備えるＨＥＭＴ（ＩｎＡｌＮ－ＨＥＭＴ）を備えるものを例に挙げて説明する。なお、半導体積層構造を、窒化物半導体積層構造又は化合物半導体積層構造ともいう。
本実施形態のＩｎＡｌＮ－ＨＥＭＴは、図１に示すように、基板１の上方に、ＧａＮチャネル層（電子走行層）２、ＡｌＮスペーサ層（窒化物半導体層）３、ＩｎＡｌＮ電子供給層（バリア層）４を積層させた半導体積層構造５を備え、さらに、その上方に、ゲート電極６、ソース電極７及びドレイン電極８を備える。
この場合、ＧａＮチャネル層２とＡｌＮスペーサ層３との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。
ここで、ＧａＮチャネル層２、ＡｌＮスペーサ層３、ＩｎＡｌＮ電子供給層４は、他の元素を含む場合がある。
このため、ＧａＮチャネル層２、即ち、ＧａＮからなるチャネル層、及び、これに他の元素を含むものを、まとめて「ＧａＮを含むチャネル層」という。
また、ＡｌＮスペーサ層３、即ち、ＡｌＮからなるスペーサ層、及び、これに他の元素を含むものを、まとめて「ＡｌＮを含むスペーサ層」という。例えば、ＡｌＮスペーサ層３は、ＧａＮチャネル層２上に形成されるため、他の元素としてＧａを含む場合がある。この場合、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１）スペーサ層（ＡｌＮ又はＡｌＧａＮからなるスペーサ層、即ち、少なくともＡｌＮを含むスペーサ層）となる。なお、ＡｌＮを含むスペーサ層３を、ＡｌＮを含む窒化物半導体層ともいう。
また、ＩｎＡｌＮ電子供給層４、即ち、ＩｎＡｌＮからなる電子供給層、及び、これに他の元素を含むものを、まとめて「ＩｎＡｌＮを含む電子供給層」という。
特に、本実施形態では、図２に示すように、窒化物半導体層であるＡｌＮスペーサ層３のｃ軸の長さ、即ち、ＡｌＮスペーサ層３を構成する結晶のｃ軸の長さは、０．４９９０ｎｍ以上である。
これにより、平坦な表面（例えば表面モフォロジを示す表面の算術平均粗さＲａが０．２５ｎｍ以下）を実現し、シート抵抗を低減（例えば２００ｏｈｍ／ｓｑ以下に低減）することが可能となる。つまり、シート抵抗が低く、表面モフォロジも良好なＩｎＡｌＮ－ＨＥＭＴを実現できることになる。この場合、電子供給層４の表面の算術平均粗さＲａは０．２５ｎｍ以下となる。
なお、基板１上に半導体積層構造５を設けたものを、化合物半導体基板という。この場合、化合物半導体装置は、化合物半導体基板と、化合物半導体基板の上方（ここでは電子供給層４の上方）に設けられたゲート電極６、ソース電極７及びドレイン電極８を備えるものとなる。
つまり、本実施形態では、化合物半導体基板は、基板１と、基板１の上方に設けられたチャネル層２と、チャネル層２の上方に設けられた窒化物半導体層（スペーサ層）３と、窒化物半導体層（スペーサ層）３上に設けられた電子供給層４とを備え、窒化物半導体層（スペーサ層）３のｃ軸の長さは０．４９９０ｎｍ以上になっている。
また、本実施形態では、化合物半導体装置は、基板１と、基板１の上方に設けられたチャネル層２と、チャネル層２の上方に設けられた窒化物半導体層（スペーサ層）３と、窒化物半導体層（スペーサ層）３上に設けられた電子供給層４と、電子供給層４の上方に設けられたゲート電極６、ソース電極７及びドレイン電極８とを備え、窒化物半導体層（スペーサ層）３のｃ軸の長さは０．４９９０ｎｍ以上になっている。
なお、ここでは、電子供給層４を、ＩｎＡｌＮを含む電子供給層としているが、これに限られるものではなく、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層であれば良い。
また、本実施形態では、窒化物半導体層としてのＡｌＮスペーサ層３の厚さは２ｎｍ以下である。これにより、シート抵抗が増加してしまうのを防止することができる。
なお、上述の化合物半導体装置において、半導体積層構造５上に、その表面全体を覆うように、絶縁膜を設けても良い（例えば図９、図１３、図１９参照）。この場合、絶縁膜に開口部を設け、その開口部にゲート電極６を設けることで、ゲート電極６が電子供給層４に接するようにして、ショットキー型ゲート構造としても良いし、また、絶縁膜上にゲート電極６を設けることで、電子供給層４上に絶縁膜を介してゲート電極６を設けるようにして、ＭＩＳ型ゲート構造としても良い。
また、上述の化合物半導体装置において、電子供給層４上にキャップ層を設けても良い（例えば図１９参照）。この場合、キャップ層は、Ｉｎｘ２Ａｌｙ２Ｇａ１－ｘ２－ｙ２Ｎ（０＜ｘ２＜０．１，０＜ｙ２≦０．０５）を含むキャップ層とすれば良い。
ところで、上述のように、窒化物半導体層としてのＡｌＮスペーサ層３のｃ軸の長さが０．４９９０ｎｍ以上になっている化合物半導体基板又は化合物半導体装置は、以下のようにして製造することができる。
まず、第１の方法では、図３に示すように、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上で、窒化物半導体層としてのＡｌＮスペーサ層３を成長させることで、窒化物半導体層としてのＡｌＮスペーサ層３のｃ軸の長さが０．４９９０ｎｍ以上になっている化合物半導体基板又は化合物半導体装置を実現することができる。
このため、本実施形態の化合物半導体基板の製造方法は、基板１の上方に、チャネル層２を形成する工程と、チャネル層２の上方に、窒化物半導体層（スペーサ層）３を形成する工程と、窒化物半導体層（スペーサ層）３上に、電子供給層４を形成する工程とを含み、窒化物半導体層（スペーサ層）３を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上で、窒化物半導体層（スペーサ層）３を形成することになる（例えば図１～図３参照）。
また、本実施形態の化合物半導体装置の製造方法は、基板１の上方に、チャネル層２を形成する工程と、チャネル層２の上方に、窒化物半導体層（スペーサ層）３を形成する工程と、窒化物半導体層（スペーサ層）３上に、電子供給層４を形成する工程と、電子供給層４の上方に、ゲート電極６、ソース電極７及びドレイン電極８を形成する工程とを含み、窒化物半導体層（スペーサ層）３を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、窒化物半導体層（スペーサ層）３を形成することになる（例えば図１～３参照）。
次に、第２の方法では、図３、図４に示すように、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、窒化物半導体層としてのＡｌＮスペーサ層３を成長させることで、窒化物半導体層としてのＡｌＮスペーサ層３のｃ軸の長さが０．４９９０ｎｍ以上になっている化合物半導体基板又は化合物半導体装置を実現することができる。
このため、本実施形態の化合物半導体基板の製造方法は、基板１の上方に、チャネル層２を形成する工程と、チャネル層２の上方に、窒化物半導体層（スペーサ層）３を形成する工程と、窒化物半導体層（スペーサ層）３上に、電子供給層４を形成する工程とを含み、窒化物半導体層（スペーサ層）３を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、窒化物半導体層（スペーサ層）３を形成することになる（例えば図１～図４参照）。
また、本実施形態の化合物半導体装置の製造方法は、基板１の上方に、チャネル層２を形成する工程と、チャネル層２の上方に、窒化物半導体層（スペーサ層）３を形成する工程と、窒化物半導体層（スペーサ層）３上に、電子供給層４を形成する工程と、電子供給層４の上方に、ゲート電極６、ソース電極７及びドレイン電極８を形成する工程とを含み、窒化物半導体層（スペーサ層）３を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、窒化物半導体層（スペーサ層）３を形成することになる（例えば図１～図４参照）。
このように、本実施形態の化合物半導体基板の製造方法及び化合物半導体装置の製造方法では、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３のみを用いてスペーサ層３を形成するが、このようにして、例えばＧａＮチャネル層２上にＡｌＮスペーサ層３を形成する場合に、ＡｌＮスペーサ層３にＧａが含まれる場合がある。この場合、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１）スペーサ層（ＡｌＮ又はＡｌＧａＮからなるスペーサ層、即ち、少なくともＡｌＮを含むスペーサ層）となる。
なお、上述の化合物半導体基板の製造方法又は化合物半導体装置の製造方法で、電子供給層４を形成する工程において、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層４を形成する場合に、上述のようにして、窒化物半導体層（スペーサ層）３を形成するのが好ましい。
また、上述の化合物半導体基板の製造方法又は化合物半導体装置の製造方法では、チャネル層２を形成する工程、及び、電子供給層４を形成する工程においても、ＭＯＶＰＥ法によって、チャネル層２、電子供給層４を形成するのが好ましい。
ところで、本実施形態において、上述のようにしているのは、以下の理由による。
近年、ＩｎＡｌＮを電子供給層として用いたＩｎＡｌＮ－ＨＥＭＴの研究が盛んに行なわれている。
ＩｎＡｌＮは、Ｉｎ組成１７～１８％においてＧａＮと格子整合することが知られている。また、この組成領域においてＩｎＡｌＮは非常に高い自発分極を有し、従来のＡｌＧａＮ－ＨＥＭＴよりも高濃度の２次元電子ガスが（２ＤＥＧ）を実現できる。このため、ＩｎＡｌＮ－ＨＥＭＴは次世代の高出力デバイスとして注目されている。
しかしながら、ＩｎＡｌＮは同時に高い合金散乱も有しており、ＧａＮに直接ＩｎＡｌＮを形成すると、２ＤＥＧの移動度が合金散乱により大きく低下する。なお、Ｉｎを含む電子供給層、即ち、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層を用いる場合に同様の課題がある。
そこで、ＡｌＮスペーサ層を挿入することによって合金散乱を低減することが考えられる（例えばM. Gonschorek, J.-F. et al., “High electron mobility lattice-matched AlInN/GaN field-effect transistor heterostructures”, Appl. Phys. Lett. 89, 062106 (2006)）。
このようにして、ＡｌＮスペーサ層を挿入することによって合金散乱を低減することで、ＩｎＡｌＮ－ＨＥＭＴの移動度は大きく向上する。
このＩｎＡｌＮ－ＨＥＭＴの移動度は、ＡｌＮスペーサ層の品質に大きく影響される。
しかしながら、Ａｌ組成の高い窒化物半導体は最適な成長温度が高いなど、成長が難しいため、高品質なＡｌＮスペーサ層を形成するのは困難である。
このため、ＡｌＮスペーサ層が十分に平坦化されず、この上に成長したＩｎＡｌＮ電子供給層の表面の平坦性も著しく劣化することがわかった。そして、この表面平坦性の劣化によって、シート抵抗も増加し、高出力化を阻害する要因となっていることがわかった。
なお、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ－ＨＥＭＴにおいてスペーサ層を挿入する場合、ＡｌＧａＮ電子供給層よりもＡｌ組成の高いスペーサ層（Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１）スペーサ層）を用いるため、上述のＩｎＡｌＮ－ＨＥＭＴの場合と同様に、高品質なスペーサ層を形成するのは困難であり、同様の課題がある。
そこで、ＩｎＡｌＧａＮ系ＨＥＭＴ構造におけるシート抵抗の低減と表面モフォロジの改善を実現すべく、上述のように、窒化物半導体層としてのスペーサ層３（上述の実施形態ではＡｌＮスペーサ層）のｃ軸の長さ（ｃ軸長）を０．４９９０ｎｍ以上にしている。なお、理想的なＡｌＮ（バルク；文献値）のｃ軸長は０．４９８２ｎｍである。これにより、平坦な表面（例えば表面の算術平均粗さＲａが０．２５ｎｍ以下）を実現し、シート抵抗を低減（例えば２００ｏｈｍ／ｓｑ以下に低減）することが可能となる。
また、このような０．４９９０ｎｍ以上のｃ軸長を有する窒化物半導体層としてのスペーサ層３（上述の実施形態ではＡｌＮスペーサ層）は、上述のように、原料としてＡｌ源であるＴＭＡｌ（トリメチルアルミニウム）ガス又はＴＥＡｌ（トリエチルアルミニウム）ガスとＮ源であるＮＨ３（アンモニア）を用い、成長レート１２ｎｍ／ｍｉｎ以上、又は、成長レート８ｎｍ／ｍｉｎ以上かつＶ／ＩＩＩ比１０００以上の成長条件によって形成することによって実現している。
このように、上述のような課題をふまえて検討した結果、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上として、スペーサ層３（上述の実施形態ではＡｌＮスペーサ層）を形成することで、平坦な表面を実現し、シート抵抗の低減が可能となることを見出した。
そして、このようにして形成されたスペーサ層３（上述の実施形態ではＡｌＮスペーサ層）は、０．４９９０ｎｍ以上のｃ軸長を有するものとなることを見出した。
また、１２ｎｍ／ｍｉｎ以上の成長レートは非常に速いため、成長膜厚の制御が難しいことを考慮して、さらに検討した結果、成長レート８ｎｍ／ｍｉｎ以上でもＶ／ＩＩＩ比を１０００以上として成長させれば、同様に、平坦な表面を実現し、シート抵抗の抵抗が可能となり、この場合も、スペーサ層３（上述の実施形態ではＡｌＮスペーサ層）は、０．４９９０ｎｍ以上のｃ軸長を有するものとなることを見出した。
これにより、低シート抵抗と平坦な表面の両立が可能となる。また、低シート抵抗化によって高出力化が可能となり、表面モフォロジの改善によって平坦な表面となり、ゲートリーク電流の低減や耐圧の向上など、信頼性を向上させることが可能となる。このようにしてＩｎＡｌＧａＮ系ＨＥＭＴの性能を大きく改善することができる。
以下、具体例を挙げて、図５～図９を参照しながら説明する。
この具体例では、化合物半導体基板を、図９に示すように、半絶縁性ＳｉＣ基板１１上に、ＡｌＮ核形成層１２、ＧａＮチャネル層１３、ＡｌＮスペーサ層１４、ＩｎＡｌＮ電子供給層１５を積層させた半導体積層構造２０を備えるものとしている。そして、この化合物半導体基板の上方、即ち、半導体積層構造２０（ここではＩｎＡｌＮ電子供給層１５）の上方に、ソース電極１６、ドレイン電極１７及びゲート電極１９を設けて、化合物半導体装置としている。また、この具体例では、半導体積層構造２０上に、その表面全体を覆うように、パッシベーション膜１８としての絶縁膜（例えばＳｉＮ膜）が設けられており、この絶縁膜１８に設けられた開口部にゲート電極１９を設けることで、ゲート電極１９がＩｎＡｌＮ電子供給層１５に接してショットキー接合されるようにしている。
次に、この具体例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法について、図５～図９を参照しながら説明する。
まず、図５に示すように、半絶縁性ＳｉＣ基板１１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法などによって、ＡｌＮ核形成層１２、ＧａＮチャネル層１３、ＡｌＮスペーサ層１４、ＩｎＡｌＮ電子供給層１５を順次積層させて半導体積層構造２０を形成する。これにより、化合物半導体基板が形成される。
ここで、ＡｌＮ核形成層１２は、その厚さが例えば約１００ｎｍ程度である。また、ＧａＮチャネル層１３は、その厚さが例えば約３μｍ程度である。また、ＡｌＮスペーサ層１４は、その厚さが例えば約１ｎｍ程度である。また、ＩｎＡｌＮ電子供給層１５は、その厚さが例えば約１０ｎｍ程度であり、Ｉｎ組成が約１８％（即ち、Ｉｎ０．１８Ａｌ０．８２Ｎ）である。
また、ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ３）ガスの混合ガスを用いる。また、ＡｌＮの成長には、原料ガスとしてＡｌ源であるトリメチルアルミニウム（ＴＭＡｌ）ガス及びＮＨ３ガスの混合ガスを用いる。また、ＩｎＡｌＮの成長には、原料ガスとしてトリメチルインジウム（ＴＭＩｎ）ガス、ＴＭＡｌガス及びＮＨ３ガスの混合ガスを用いる。また、成長する化合物半導体層に応じて、ＴＭＩｎガス、ＴＭＡｌガス及びＴＭＧａガスの供給の有無及び流量を適宜設定すれば良い。また、成長圧力は約１ｋＰａ～約１００ｋＰａ程度、成長温度は約７００℃～約１２００℃程度とすれば良い。
特に、ここでは、ＡｌＮスペーサ層１４は、原料ガスとしてＡｌ源であるＴＭＡｌガス及びＮ源であるＮＨ３ガスの混合ガスを用い、成長レート約１２ｎｍ／ｍｉｎ以上、又は、成長レート約８ｎｍ／ｍｉｎ以上かつＶ／ＩＩＩ比約１０００以上の成長条件によって形成する。また、成長温度は、約８００℃から約１１００℃の間、例えば約１０００℃とし、成長圧力は、約１ｋＰａから約１５ｋＰａの間、例えば約１０ｋＰａとする。
次に、図示していないが、例えばフォトリソグラフィ技術を用いて、素子間分離領域に開口部を有するレジストマスクを形成し、このレジストマスクを用いて、例えば塩素系ガスを用いたドライエッチング又はイオン注入法によって、素子間分離を行なう。
次に、例えばフォトリソグラフィ技術及び蒸着・リフトオフ技術を用いて、図６に示すように、ソース電極形成予定領域及びドレイン電極形成予定領域にソース電極１６及びドレイン電極１７を形成する。つまり、ＩｎＡｌＮ電子供給層１５上に、Ｔａ、Ａｌを順に積層させてＴａ／Ａｌからなるソース電極１６及びドレイン電極１７を形成する。この場合、Ｔａの厚さは例えば約２０ｎｍとし、Ａｌの厚さは例えば約２００ｎｍとすれば良い。そして、例えば窒素雰囲気中にて約４００℃から約１０００℃の間、例えば５５０℃で熱処理を行ない、オーミック特性を確立する。
次に、図７に示すように、ウェハ全面に、例えばプラズマＣＶＤ法を用いて、パッシベーション膜（絶縁膜）１８を形成する。
ここで、パッシベーション膜１８の厚さは約２ｎｍから約５００ｎｍの間、例えば約１００ｎｍとすれば良い。また、パッシベーション膜１８は、例えばＡＬＤ法、プラズマＣＶＤ法、スパッタ法などを用いて形成することができる。また、パッシベーション膜１８の材料としては、例えばＳｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｗの酸化物、窒化物又は酸窒化物を用いることができる。例えばＳｉＮ膜とすれば良い。
次に、例えばフォトリソグラフィ技術を用いて、ゲート電極形成予定領域の一部に開口部を有するレジストマスク（図示せず）を形成する。そして、このレジストマスクを用いて、例えば弗素系もしくは塩素系ガスを用いたドライエッチングによって、図８に示すように、開口部に位置するパッシベーション膜１８を除去する。なお、エッチング手法としては、例えば弗酸やバッファード弗酸などを用いたウェットエッチングでも良い。
次に、例えばフォトリソグラフィ技術及び蒸着・リフトオフ技術を用いて、図９に示すように、ゲート電極形成予定領域にゲート電極１９を形成する。つまり、ＩｎＡｌＮ電子供給層１５上に、Ｎｉ、Ａｕを順に積層させてＮｉ／Ａｌからなるゲート電極１９を形成する。この場合、Ｎｉの厚さは例えば約３０ｎｍとし、Ａｕの厚さは例えば約４００ｎｍとすれば良い。このように、ＩｎＡｌＮ電子供給層１５に接してショットキー接合されるようにゲート電極１９を形成する。
その後、図示していないが、例えば配線やパッド等を形成して、化合物半導体装置（ＩｎＡｌＮ－ＨＥＭＴ）が完成する。
したがって、本実施形態にかかる化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法は、平坦な表面を実現して、シート抵抗を低減し、高出力化が可能となるという効果を有する。
なお、上述の具体例の化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法では、ショットキー型ゲート構造のものを例に挙げて説明しているが、これに限られるものではなく、以下の各変形例の構成及び製造方法のようにしても良い。
まず、第１変形例について、図１０～図１３を参照しながら説明する。
第１変形例では、図１３に示すように、ショットキー型ゲート構造に代えて、ＭＩＳ型ゲート構造にしている点が異なる。
この第１変形例では、化合物半導体基板を、図１３に示すように、半絶縁性ＳｉＣ基板２１上に、ＡｌＮ核形成層２２、ＧａＮチャネル層２３、ＡｌＮスペーサ層２４、ＩｎＡｌＮ電子供給層２５を積層させた半導体積層構造３０を備えるものとしている。
そして、この化合物半導体基板の上方、即ち、半導体積層構造３０（ここではＩｎＡｌＮ電子供給層２５）の上方に、ソース電極２６、ドレイン電極２７及びゲート電極２９を設けて、化合物半導体装置としている。
また、この第１変形例では、半導体積層構造３０上に、その表面全体を覆うように、パッシベーション膜及びゲート絶縁膜となる絶縁膜２８（例えばＡｌ２Ｏ３膜）が設けられており、この絶縁膜２８上にゲート電極２９を設けることで、ＭＩＳ型ゲート構造にしている。
次に、この第１変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法について、図１０～図１３を参照しながら説明する。
まず、図１０に示すように、半絶縁性ＳｉＣ基板２１上に、例えばＭＯＶＰＥ法などによって、ＡｌＮ核形成層２２、ＧａＮチャネル層２３、ＡｌＮスペーサ層２４、ＩｎＡｌＮ電子供給層２５を順次積層させて半導体積層構造３０を形成する。これにより、化合物半導体基板が形成される。
ここで、ＡｌＮ核形成層２２は、その厚さが例えば約１００ｎｍ程度である。また、ＧａＮチャネル層２３は、その厚さが例えば約３μｍ程度である。また、ＡｌＮスペーサ層２４は、その厚さが例えば約１ｎｍ程度である。また、ＩｎＡｌＮ電子供給層２５は、その厚さが例えば約１０ｎｍ程度であり、Ｉｎ組成が約１８％（即ち、Ｉｎ０．１８Ａｌ０．８２Ｎ）である。
また、ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ３）ガスの混合ガスを用いる。また、ＡｌＮの成長には、原料ガスとしてＡｌ源であるトリメチルアルミニウム（ＴＭＡｌ）ガス及びＮＨ３ガスの混合ガスを用いる。また、ＩｎＡｌＮの成長には、原料ガスとしてトリメチルインジウム（ＴＭＩｎ）ガス、ＴＭＡｌガス及びＮＨ３ガスの混合ガスを用いる。また、成長する化合物半導体層に応じて、ＴＭＩｎガス、ＴＭＡｌガス及びＴＭＧａガスの供給の有無及び流量を適宜設定すれば良い。また、成長圧力は約１ｋＰａ～約１００ｋＰａ程度、成長温度は約７００℃～約１２００℃程度とすれば良い。
特に、ここでは、ＡｌＮスペーサ層２４は、原料ガスとしてＡｌ源であるＴＭＡｌガス及びＮ源であるＮＨ３ガスの混合ガスを用い、成長レート約１２ｎｍ／ｍｉｎ以上、又は、成長レート約８ｎｍ／ｍｉｎ以上かつＶ／ＩＩＩ比約１０００以上の成長条件によって形成する。また、成長温度は、約８００℃から約１１００℃の間、例えば約１０００℃とし、成長圧力は、約１ｋＰａから約１５ｋＰａの間、例えば約１０ｋＰａとする。
次に、図示していないが、例えばフォトリソグラフィ技術を用いて、素子間分離領域に開口部を有するレジストマスクを形成し、このレジストマスクを用いて、例えば塩素系ガスを用いたドライエッチング又はイオン注入法によって、素子間分離を行なう。
次に、例えばフォトリソグラフィ技術及び蒸着・リフトオフ技術を用いて、図１１に示すように、ソース電極形成予定領域及びドレイン電極形成予定領域にソース電極２６及びドレイン電極２７を形成する。つまり、ＩｎＡｌＮ電子供給層２５上に、Ｔａ、Ａｌを順に積層させてＴａ／Ａｌからなるソース電極２６及びドレイン電極２７を形成する。この場合、Ｔａの厚さは例えば約２０ｎｍとし、Ａｌの厚さは例えば約２００ｎｍとすれば良い。そして、例えば窒素雰囲気中にて約４００℃から約１０００℃の間、例えば５５０℃で熱処理を行ない、オーミック特性を確立する。
次に、図１２に示すように、ウェハ全面に、例えばＡＬＤ法を用いて、パッシベーション膜及びゲート絶縁膜として機能する絶縁膜２８を形成する。
ここで、絶縁膜２８の厚さは約２ｎｍから約２００ｎｍの間、例えば約２０ｎｍとすれば良い。また、絶縁膜２８は、例えばＡＬＤ法、プラズマＣＶＤ法、スパッタ法などを用いて形成することができるが、ＡＬＤ法を用いるのが好ましい。また、絶縁膜２８の材料としては、例えばＳｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｗの酸化物、窒化物又は酸窒化物を用いることができる。例えばＡｌ２Ｏ３膜とすれば良い。
次に、例えばフォトリソグラフィ技術及び蒸着・リフトオフ技術を用いて、図１３に示すように、ゲート電極形成予定領域にゲート電極２９を形成する。つまり、絶縁膜２８上に、Ｎｉ、Ａｕを順に積層させてＮｉ／Ａｌからなるゲート電極２９を形成する。この場合、Ｎｉの厚さは例えば約３０ｎｍとし、Ａｕの厚さは例えば約４００ｎｍとすれば良い。このように、ＩｎＡｌＮ電子供給層２５上に絶縁膜２８を介してゲート電極２９を設けるようにして、ＭＩＳ型ゲート構造としている。
その後、図示していないが、例えば配線やパッド等を形成して、化合物半導体装置（ＩｎＡｌＮ－ＨＥＭＴ）が完成する。
この第１変形例のものは、ＭＩＳ型ゲート構造であるため、ショットキーゲート構造のものに比べてゲートリーク電流が低減できるため、高効率なＨＥＭＴの実現が可能となる。
次に、第２変形例について、図１４～図１９を参照しながら説明する。
第２変形例では、図１９に示すように、さらに、ＧａＮキャップ層３６を備えるものとしている点が異なる。
この第２変形例では、化合物半導体基板を、図１９に示すように、半絶縁性ＳｉＣ基板３１上に、ＡｌＮ核形成層３２、ＧａＮチャネル層３３、ＡｌＮスペーサ層３４、ＩｎＡｌＮ電子供給層３５、ＧａＮキャップ層３６を積層させた半導体積層構造４１を備えるものとしている。
そして、この化合物半導体基板の上方、即ち、半導体積層構造４１（ここではＩｎＡｌＮ電子供給層３５及びＧａＮキャップ層３６）の上方に、ソース電極３７、ドレイン電極３８及びゲート電極４０を設けて、化合物半導体装置としている。
また、この第２変形例では、半導体積層構造４１上に、その表面全体を覆うように、パッシベーション膜としての絶縁膜３９（例えばＳｉＮ膜）が設けられており、この絶縁膜３９に設けられた開口部にゲート電極４０を設けることで、ゲート電極４０がＧａＮキャップ層３６に接してショットキー接合されるようにしている。
次に、この第２変形例の化合物半導体基板の製造方法及び化合物半導体装置の製造方法について、図１４～図１９を参照しながら説明する。
まず、図１４に示すように、半絶縁性ＳｉＣ基板３１上に、例えばＭＯＶＰＥ法などによって、ＡｌＮ核形成層３２、ＧａＮチャネル層３３、ＡｌＮスペーサ層３４、ＩｎＡｌＮ電子供給層３５、ＧａＮキャップ層３６を順次積層させて半導体積層構造４１を形成する。これにより、化合物半導体基板が形成される。
ここで、ＡｌＮ核形成層３２は、その厚さが例えば約１００ｎｍ程度である。また、ＧａＮチャネル層３３は、その厚さが例えば約３μｍ程度である。また、ＡｌＮスペーサ層３４は、その厚さが例えば約１ｎｍ程度である。また、ＩｎＡｌＮ電子供給層３５は、その厚さが例えば約１０ｎｍ程度であり、Ｉｎ組成が約１８％（即ち、Ｉｎ０．１８Ａｌ０．８２Ｎ）である。また、ＧａＮキャップ層３６は、その厚さが例えば約４ｎｍ程度である。
また、ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ３）ガスの混合ガスを用いる。また、ＡｌＮの成長には、原料ガスとしてＡｌ源であるトリメチルアルミニウム（ＴＭＡｌ）ガス及びＮＨ３ガスの混合ガスを用いる。また、ＩｎＡｌＮの成長には、原料ガスとしてトリメチルインジウム（ＴＭＩｎ）ガス、ＴＭＡｌガス及びＮＨ３ガスの混合ガスを用いる。また、成長する化合物半導体層に応じて、ＴＭＩｎガス、ＴＭＡｌガス及びＴＭＧａガスの供給の有無及び流量を適宜設定すれば良い。また、成長圧力は約１ｋＰａ～約１００ｋＰａ程度、成長温度は約７００℃～約１２００℃程度とすれば良い。
特に、ここでは、ＡｌＮスペーサ層３４は、原料ガスとしてＡｌ源であるＴＭＡｌガス及びＮ源であるＮＨ３ガスの混合ガスを用い、成長レート約１２ｎｍ／ｍｉｎ以上、又は、成長レート約８ｎｍ／ｍｉｎ以上かつＶ／ＩＩＩ比約１０００以上の成長条件によって形成する。また、成長温度は、約８００℃から約１１００℃の間、例えば約１０００℃とし、成長圧力は、約１ｋＰａから約１５ｋＰａの間、例えば約１０ｋＰａとする。
次に、図示していないが、例えばフォトリソグラフィ技術を用いて、素子間分離領域に開口部を有するレジストマスクを形成し、このレジストマスクを用いて、例えば塩素系ガスを用いたドライエッチング又はイオン注入法によって、素子間分離を行なう。
次に、例えばフォトリソグラフィ技術を用いて、ソース電極形成予定領域及びドレイン電極形成予定領域にそれぞれ開口部を有するレジストマスク（図示せず）を形成する。そして、このレジストマスクを用いて、例えば塩素系ガスを用いたドライエッチングによって、図１５に示すように、ソース電極形成予定領域及びドレイン電極形成予定領域のＧａＮキャップ層３６を除去する。
次に、例えばフォトリソグラフィ技術及び蒸着・リフトオフ技術を用いて、図１６に示すように、ソース電極形成予定領域及びドレイン電極形成予定領域にソース電極３７及びドレイン電極３８を形成する。つまり、ＩｎＡｌＮ電子供給層３５上に、Ｔａ、Ａｌを順に積層させてＴａ／Ａｌからなるソース電極３７及びドレイン電極３８を形成する。この場合、Ｔａの厚さは例えば約２０ｎｍとし、Ａｌの厚さは例えば約２００ｎｍとすれば良い。そして、例えば窒素雰囲気中にて約４００℃から約１０００℃の間、例えば５５０℃で熱処理を行ない、オーミック特性を確立する。
次に、図１７に示すように、ウェハ全面に、例えばプラズマＣＶＤ法を用いて、パッシベーション膜（絶縁膜）３９を形成する。
ここで、パッシベーション膜３９の厚さは約２ｎｍから約５００ｎｍの間、例えば約１００ｎｍとすれば良い。また、パッシベーション膜３９は、例えばＡＬＤ法、プラズマＣＶＤ法、スパッタ法などを用いて形成することができる。また、パッシベーション膜３９の材料としては、例えばＳｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｗの酸化物、窒化物又は酸窒化物を用いることができる。例えばＳｉＮ膜とすれば良い。
次に、例えばフォトリソグラフィ技術を用いて、ゲート電極形成予定領域の一部に開口部を有するレジストマスク（図示せず）を形成する。そして、このレジストマスクを用いて、例えば弗素系もしくは塩素系ガスを用いたドライエッチングによって、図１８に示すように、開口部に位置するパッシベーション膜３９を除去する。なお、エッチング手法としては、例えば弗酸やバッファード弗酸などを用いたウェットエッチングでも良い。
次に、例えばフォトリソグラフィ技術及び蒸着・リフトオフ技術を用いて、図１９に示すように、ゲート電極形成予定領域にゲート電極４０を形成する。つまり、ＧａＮキャップ層３６上に、Ｎｉ、Ａｕを順に積層させてＮｉ／Ａｌからなるゲート電極４０を形成する。この場合、Ｎｉの厚さは例えば約３０ｎｍとし、Ａｕの厚さは例えば約４００ｎｍとすれば良い。このように、ＧａＮキャップ層３６に接してショットキー接合されるようにゲート電極４０を形成する。
その後、図示していないが、例えば配線やパッド等を形成して、化合物半導体装置（ＩｎＡｌＮ－ＨＥＭＴ）が完成する。
なお、この第２変形例では、ショットキー型ゲート構造を有する場合を例に挙げて説明しているが、上述の第１変形例のように、ＭＩＳ型ゲート構造を有するものとしても良い。
また、この第２変形例では、キャップ層にＧａＮを用いているが、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどを用いても良い。ただし、歪みによるクラックを防止するため、Ａｌ組成は約５％以下とするのが好ましく、ピエゾ電界によるシート抵抗の増加を抑制するため、Ｉｎ組成は約１０％以下とするのが好ましい。つまり、Ｉｎｘ２Ａｌｙ２Ｇａ１－ｘ２－ｙ２Ｎ（０＜ｘ２＜０．１，０＜ｙ２≦０．０５）を含むキャップ層を用いるのが好ましい。
なお、上述の実施形態の具体例、第１変形例及び第２変形例では、基板としてＳｉＣ基板を例に挙げているが、これに限られるものではなく、例えば、サファイア基板、Ｓｉ基板、ＧａＮ基板、ダイヤモンド基板などの他の基板を用いても良い。また、ここでは、半絶縁性の基板を用いているが、これに限られるものではなく、例えば、ｎ型導電性やｐ型導電性の導電性の基板を用いても良い。
また、半導体積層構造は、上述の実施形態、その具体例、第１変形例及び第２変形例のものに限られるものではなく、チャネル層、スペーサ層（窒化物半導体層）及び電子供給層を含む半導体積層構造であれば、他の半導体積層構造であっても良い。例えば、窒化物半導体を用いた電界効果トランジスタなどの電界効果トランジスタを構成しうる窒化物半導体積層構造であれば良い。なお、窒化物半導体積層構造を半導体エピタキシャル構造ともいう。
例えば、電子供給層にＩｎＡｌＮを用いているが、ＡｌＧａＮ、ＩｎＡｌＧａＮなどを用いても良い。ただし、自発分極を高くするためＩｎ組成は約２０％よりも小さくするのが好ましい。つまり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０≦ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層を用いるのが好ましい。
また、上述の実施形態の具体例、第１変形例及び第２変形例におけるゲート電極、ソース電極、ドレイン電極の層構造は一例であり、上述のものに限られるものではなく、他の層構造であっても良い。例えば、上述の実施形態の具体例、第１変形例及び第２変形例におけるゲート電極、ソース電極、ドレイン電極の層構造は、単層であっても良いし、多層であっても良い。また、上述の実施形態の具体例、第１変形例及び第２変形例におけるゲート電極、ソース電極、ドレイン電極の形成方法についても、一例にすぎず、他のいかなる方法によって形成しても良い。
また、上述の実施形態の具体例、第１変形例及び第２変形例では、ソース電極、ドレイン電極のオーミック特性を得るために熱処理を行なっているが、これに限られるものではなく、熱処理を行なわなくてもオーミック特性が得られるのであれば、ソース電極、ドレイン電極のオーミック特性を得るための熱処理は行なわなくても良い。また、ここでは、ゲート電極に熱処理を施していないが、ゲート電極に熱処理を施しても良い。
［第２実施形態］
次に、第２実施形態にかかる化合物半導体装置及びその製造方法、電源装置について、図２０、図２１を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、上述の第１実施形態、具体例及び各変形例のいずれかの化合物半導体装置（ＩｎＡｌＧａＮ系ＨＥＭＴ）を半導体チップとして備える半導体パッケージである。なお、半導体チップをＨＥＭＴチップ又はトランジスタチップともいう。
以下、ディスクリートパッケージを例に挙げて説明する。
本化合物半導体装置は、図２０に示すように、上述の第１実施形態、具体例及び各変形例のいずれかの半導体チップ５０を搭載するステージ５１と、ゲートリード５２と、ソースリード５３と、ドレインリード５４と、ボンディングワイヤ５５（ここではＡｌワイヤ）と、封止樹脂５６とを備える。なお、封止樹脂をモールド樹脂ともいう。
そして、ステージ５１上に搭載された半導体チップ５０のゲートパッド５７、ソースパッド５８及びドレインパッド５９は、それぞれ、ゲートリード５２、ソースリード５３及びドレインリード５４に、Ａｌワイヤ５５によって接続されており、これらが樹脂封止されている。
ここでは、半導体チップ５０の基板裏面がダイアタッチ剤６０（ここでははんだ）によって固定されたステージ５１は、ドレインリード５４と電気的に接続されている。なお、これに限られるものではなく、ステージ５１がソースリード５３と電気的に接続されるようにしても良い。
次に、本実施形態にかかる化合物半導体装置（ディスクリートパッケージ）の製造方法について説明する。
まず、上述の第１実施形態、具体例及び各変形例のいずれかの半導体チップ５０（ＩｎＡｌＧａＮ系ＨＥＭＴ）を、例えばダイアタッチ剤６０（ここでははんだ）を用いてリードフレームのステージ５１上に固定する。
次に、例えばＡｌワイヤ５５を用いたボンディングによって、半導体チップ５０のゲートパッド５７をゲートリード５２に接続し、ドレインパッド５９をドレインリード５４に接続し、ソースパッド５８をソースリード５３に接続する。
その後、例えばトランスファーモールド法によって樹脂封止を行なった後、リードフレームを切り離す。
このようにして、化合物半導体装置（ディスクリートパッケージ）を作製することができる。
なお、ここでは、半導体チップ５０の各パッド５７～５９を、ワイヤボンディングのためのボンディングパッドとして用いたディスクリートパッケージを例に挙げて説明しているが、これに限られるものではなく、他の半導体パッケージであっても良い。例えば、半導体チップの各パッドを、例えばフリップチップボンディングなどのワイヤレスボンディングのためのボンディングパッドとして用いた半導体パッケージであっても良い。また、ウエハレベルパッケージであっても良い。また、ディスクリートパッケージ以外の半導体パッケージであっても良い。
次に、上述のＩｎＡｌＧａＮ系ＨＥＭＴを含む半導体パッケージを備える電源装置について、図２１を参照しながら説明する。
以下、サーバに用いられる電源装置に備えられるＰＦＣ（power factor correction）回路に、上述の半導体パッケージに含まれるＩｎＡｌＧａＮ系ＨＥＭＴを用いる場合を例に挙げて説明する。
本ＰＦＣ回路は、図２１に示すように、ダイオードブリッジ６１と、チョークコイル６２と、第１コンデンサ６３と、上述の半導体パッケージに含まれるＩｎＡｌＧａＮ系ＨＥＭＴ６４と、ダイオード６５と、第２コンデンサ６６とを備える。
ここでは、本ＰＦＣ回路は、回路基板上に、ダイオードブリッジ６１、チョークコイル６２、第１コンデンサ６３、上述の半導体パッケージに含まれるＩｎＡｌＧａＮ系ＨＥＭＴ６４、ダイオード６５、及び、第２コンデンサ６６が実装されて構成されている。
本実施形態では、上述の半導体パッケージのドレインリード５４、ソースリード５３及びゲートリード５２が、それぞれ、回路基板のドレインリード挿入部、ソースリード挿入部及びゲートリード挿入部に挿入され、例えばはんだなどによって固定されている。このようにして、回路基板に形成されたＰＦＣ回路に、上述の半導体パッケージに含まれるＩｎＡｌＧａＮ系ＨＥＭＴ６４が接続されている。
そして、本ＰＦＣ回路では、ＩｎＡｌＧａＮ系ＨＥＭＴ６４のドレイン電極Ｄに、チョークコイル６２の一方の端子及びダイオード６５のアノード端子が接続されている。また、チョークコイル６２の他方の端子には第１コンデンサ６３の一方の端子が接続され、ダイオード６５のカソード端子には第２コンデンサ６６の一方の端子が接続されている。そして、第１コンデンサ６３の他方の端子、ＩｎＡｌＧａＮ系ＨＥＭＴ６４のソース電極Ｓ及び第２コンデンサ６６の他方の端子が接地されている。また、第１コンデンサ６３の両端子には、ダイオードブリッジ５６の一対の端子が接続されており、ダイオードブリッジ６１の他の一対の端子は、交流（ＡＣ）電圧が入力される入力端子に接続されている。また、第２コンデンサ６６の両端子は、直流（ＤＣ）電圧が出力される出力端子に接続されている。また、ＩｎＡｌＧａＮ系ＨＥＭＴ６４のゲート電極Ｇには、図示しないゲートドライバが接続されている。そして、本ＰＦＣ回路では、ゲートドライバによってＩｎＡｌＧａＮ系ＨＥＭＴ６４を駆動することで、入力端子から入力されたＡＣ電圧を、ＤＣ電圧に変換して、出力端子から出力するようになっている。
したがって、本実施形態にかかる電源装置によれば、信頼性の向上させることができるという利点がある。つまり、上述の第１実施形態、具体例及び各変形例のいずれかの半導体チップを備えるため、信頼性の高い電源装置を構築することができるという利点がある。
なお、ここでは、上述の化合物半導体装置（ＩｎＡｌＧａＮ系ＨＥＭＴを含む半導体チップ又は半導体パッケージ）を、サーバに用いられる電源装置に備えられるＰＦＣ回路に用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、上述の化合物半導体装置（ＩｎＡｌＧａＮ系ＨＥＭＴを含む半導体チップ又は半導体パッケージ）を、サーバ以外のコンピュータなどの電子機器（電子装置）に用いても良い。また、上述の化合物半導体装置（ＩｎＡｌＧａＮ系ＨＥＭＴを含む半導体チップ又は半導体パッケージ）を、電源装置に備えられる他の回路（例えばＤＣ－ＤＣコンバータなど）に用いても良い。
［第３実施形態］
次に、第３実施形態にかかる高出力増幅器について、図２２を参照しながら説明する。
本実施形態にかかる高出力増幅器は、上述の第１実施形態、具体例及び各変形例の化合物半導体装置のいずれかを備える高出力増幅器（高周波増幅器）である。
本高出力増幅器は、図２２に示すように、ディジタル・プレディストーション回路７０と、ミキサー７１ａ，７１ｂと、パワーアンプ７２とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
ディジタル・プレディストーション回路７０は、入力信号の非線形歪みを補償するものである。
ミキサー７１ａ，７１ｂは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ７２は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第１実施形態、具体例及び各変形例のいずれかの化合物半導体装置、即ち、ＩｎＡｌＧａＮ系ＨＥＭＴを含む半導体チップを備える。なお、半導体チップをＨＥＭＴチップ又はトランジスタチップともいう。
なお、図２２では、例えばスイッチの切り替えによって、出力側の信号をミキサー７１ｂで交流信号とミキシングしてディジタル・プレディストーション回路７０に送出できる構成となっている。
したがって、本実施形態にかかる高出力増幅器によれば、上述の第１実施形態、具体例及び各変形例にかかる化合物半導体装置を、パワーアンプ７２に適用しているため、信頼性の高い高出力増幅器を実現することができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態、具体例及び各変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の各実施形態、具体例及び各変形例に関し、更に、付記を開示する。
（付記１）
基板と、
前記基板の上方に設けられたチャネル層と、
前記チャネル層の上方に設けられた窒化物半導体層と、
前記窒化物半導体層上に設けられた電子供給層とを備え、
前記窒化物半導体層のｃ軸の長さは０．４９９０ｎｍ以上であることを特徴とする化合物半導体基板。
（付記２）
前記窒化物半導体層は、ＡｌＮを含むことを特徴とする、付記１に記載の化合物半導体基板。
（付記３）
前記電子供給層は、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含むことを特徴とする、付記１又は２に記載の化合物半導体基板。
（付記４）
前記チャネル層は、ＧａＮを含むことを特徴とする、付記１～３のいずれか１項に記載の化合物半導体基板。
（付記５）
前記窒化物半導体層の厚さは２ｎｍ以下であることを特徴とする、付記１～４のいずれか１項に記載の化合物半導体基板。
（付記６）
前記電子供給層の表面の算術平均粗さＲａは０．２５ｎｍ以下であることを特徴とする、付記１～５のいずれか１項に記載の化合物半導体基板。
（付記７）
前記電子供給層上に設けられたキャップ層を備えることを特徴とする、付記１～６のいずれか１項に記載の化合物半導体基板。
（付記８）
前記キャップ層は、Ｉｎｘ２Ａｌｙ２Ｇａ１－ｘ２－ｙ２Ｎ（０＜ｘ２＜０．１，０＜ｙ２≦０．０５）を含むことを特徴とする、付記７に記載の化合物半導体基板。
（付記９）
基板と、
前記基板の上方に設けられたチャネル層と、
前記チャネル層の上方に設けられた窒化物半導体層と、
前記窒化物半導体層上に設けられた電子供給層と、
前記電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、
前記窒化物半導体層のｃ軸の長さは０．４９９０ｎｍ以上であることを特徴とする化合物半導体装置。
（付記１０）
前記窒化物半導体層は、ＡｌＮを含むことを特徴とする、付記９に記載の化合物半導体装置。
（付記１１）
前記電子供給層は、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含むことを特徴とする、付記９又は１０に記載の化合物半導体装置。
（付記１２）
トランジスタチップを備え、
前記トランジスタチップは、
基板と、
前記基板の上方に設けられたチャネル層と、
前記チャネル層の上方に設けられた窒化物半導体層と、
前記窒化物半導体層上に設けられた電子供給層と、
前記電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、
前記窒化物半導体層のｃ軸の長さは０．４９９０ｎｍ以上であることを特徴とする電源装置。
（付記１３）
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタチップを含み、
前記トランジスタチップは、
基板と、
前記基板の上方に設けられたチャネル層と、
前記チャネル層の上方に設けられた窒化物半導体層と、
前記窒化物半導体層上に設けられた電子供給層と、
前記電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、
前記窒化物半導体層のｃ軸の長さは０．４９９０ｎｍ以上であることを特徴とする高出力増幅器。
（付記１４）
基板の上方に、チャネル層を形成する工程と、
前記チャネル層の上方に、窒化物半導体層を形成する工程と、
前記窒化物半導体層上に、電子供給層を形成する工程とを含み、
前記窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成することを特徴とする化合物半導体基板の製造方法。
（付記１５）
基板の上方に、チャネル層を形成する工程と、
前記チャネル層の上方に、窒化物半導体層を形成する工程と、
前記窒化物半導体層上に、電子供給層を形成する工程とを含み、
前記窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成することを特徴とする化合物半導体基板の製造方法。
（付記１６）
前記電子供給層を形成する工程において、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層を形成することを特徴とする、付記１４又は１５に記載の化合物半導体基板の製造方法。
（付記１７）
基板の上方に、チャネル層を形成する工程と、
前記チャネル層の上方に、窒化物半導体層を形成する工程と、
前記窒化物半導体層上に、電子供給層を形成する工程と、
前記電子供給層の上方に、ゲート電極、ソース電極及びドレイン電極を形成する工程とを含み、
前記窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成することを特徴とする化合物半導体装置の製造方法。
（付記１８）
基板の上方に、チャネル層を形成する工程と、
前記チャネル層の上方に、窒化物半導体層を形成する工程と、
前記窒化物半導体層上に、電子供給層を形成する工程と、
前記電子供給層の上方に、ゲート電極、ソース電極及びドレイン電極を形成する工程とを含み、
前記窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成することを特徴とする化合物半導体装置の製造方法。
（付記１９）
前記電子供給層を形成する工程において、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層を形成することを特徴とする、付記１７又は１８に記載の化合物半導体装置の製造方法。
１ 基板
２ ＧａＮチャネル層（電子走行層）
３ ＡｌＮスペーサ層（窒化物半導体層）
４ ＩｎＡｌＮ電子供給層（バリア層）
５ 半導体積層構造
６ ゲート電極
７ ソース電極
８ ドレイン電極
１１ 半絶縁性ＳｉＣ基板
１２ ＡｌＮ核形成層
１３ ＧａＮチャネル層
１４ ＡｌＮスペーサ層
１５ ＩｎＡｌＮ電子供給層
１６ ソース電極
１７ ドレイン電極
１８ パッシベーション膜（絶縁膜）
１９ゲート電極
２０ 半導体積層構造
２１ 半絶縁性ＳｉＣ基板
２２ ＡｌＮ核形成層
２３ ＧａＮチャネル層
２４ ＡｌＮスペーサ層
２５ ＩｎＡｌＮ電子供給層２５
２６ ソース電極
２７ ドレイン電極
２８ 絶縁膜
２９ ゲート電極
３０ 半導体積層構造
３１ 半絶縁性ＳｉＣ基板
３２ ＡｌＮ核形成層
３３ ＧａＮチャネル層
３４ ＡｌＮスペーサ層
３５ ＩｎＡｌＮ電子供給層
３６ ＧａＮキャップ層
３７ ソース電極
３８ ドレイン電極
３９ パッシベーション膜（絶縁膜）
４０ ゲート電極
４１ 半導体積層構造
５０ 半導体チップ
５１ ステージ
５２ ゲートリード
５３ ドレインリード
５４ ソースリード
５５ ワイヤ
５６ 封止樹脂
５７ ゲートパッド
５８ ソースパッド
５９ ドレインパッド
６０ ダイアタッチ剤
６１ ダイオードブリッジ
６２ チョークコイル
６３ 第１コンデンサ
６４ ＩｎＡｌＧａＮ系ＨＥＭＴ
６５ ダイオード
６６ 第２コンデンサ
７０ ディジタル・プレディストーション回路
７１ａ，７１ｂ ミキサー
７２ パワーアンプ

Claims (12)

  1. 基板と、
    前記基板の上方に設けられたチャネル層と、
    前記チャネル層の上方に設けられたＡｌＮからなる窒化物半導体層と、
    前記窒化物半導体層上に設けられたと共に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層とを備え、
    化合物半導体基板の主面の面方位がｃ軸方向であり、半導体を構成する結晶における前記ｃ軸方向の格子定数である前記窒化物半導体層の前記ｃ軸方向の長さは０．４９９０ｎｍ以上であることを特徴とする化合物半導体基板。
  2. 前記チャネル層は、ＧａＮを含むことを特徴とする、請求項１に記載の化合物半導体基板。
  3. 前記窒化物半導体層の厚さは２ｎｍ以下であることを特徴とする、請求項１又は２に記載の化合物半導体基板。
  4. 前記電子供給層上に設けられたキャップ層を備えることを特徴とする、請求項１～３のいずれか１項に記載の化合物半導体基板。
  5. 前記キャップ層は、Ｉｎｘ２Ａｌｙ２Ｇａ１－ｘ２－ｙ２Ｎ（０＜ｘ２＜０．１，０＜ｙ２≦０．０５）を含むことを特徴とする、請求項４に記載の化合物半導体基板。
  6. 基板と、
    前記基板の上方に設けられたチャネル層と、
    前記チャネル層の上方に設けられたＡｌＮからなる窒化物半導体層と、
    前記窒化物半導体層上に設けられたと共に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層と、
    前記電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、
    化合物半導体基板の主面の面方位がｃ軸方向であり、半導体を構成する結晶における前記ｃ軸方向の格子定数である前記窒化物半導体層の前記ｃ軸方向の長さは０．４９９０ｎｍ以上であることを特徴とする化合物半導体装置。
  7. トランジスタチップを備え、
    前記トランジスタチップは、
    基板と、
    前記基板の上方に設けられたチャネル層と、
    前記チャネル層の上方に設けられたＡｌＮからなる窒化物半導体層と、
    前記窒化物半導体層上に設けられたと共に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層と、
    前記電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、
    化合物半導体基板の主面の面方位がｃ軸方向であり、半導体を構成する結晶における前記ｃ軸方向の格子定数である前記窒化物半導体層の前記ｃ軸方向の長さは０．４９９０ｎｍ以上であることを特徴とする電源装置。
  8. 入力信号を増幅するアンプを備え、
    前記アンプは、トランジスタチップを含み、
    前記トランジスタチップは、
    基板と、
    前記基板の上方に設けられたチャネル層と、
    前記チャネル層の上方に設けられたＡｌＮからなる窒化物半導体層と、
    前記窒化物半導体層上に設けられたと共に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層と、
    前記電子供給層の上方に設けられたゲート電極、ソース電極及びドレイン電極とを備え、
    化合物半導体基板の主面の面方位がｃ軸方向であり、半導体を構成する結晶における前記ｃ軸方向の格子定数である前記窒化物半導体層の前記ｃ軸方向の長さは０．４９９０ｎｍ以上であることを特徴とする高出力増幅器。
  9. 基板の上方に、チャネル層を形成する工程と、
    前記チャネル層の上方に、ＡｌＮからなる窒化物半導体層を形成する工程と、
    前記窒化物半導体層上に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層を形成する工程とを含み、
    前記窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成することを特徴とする化合物半導体基板の製造方法。
  10. 基板の上方に、チャネル層を形成する工程と、
    前記チャネル層の上方に、ＡｌＮからなる窒化物半導体層を形成する工程と、
    前記窒化物半導体層上に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層を形成する工程とを含み、
    前記窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成することを特徴とする化合物半導体基板の製造方法。
  11. 基板の上方に、チャネル層を形成する工程と、
    前記チャネル層の上方に、ＡｌＮからなる窒化物半導体層を形成する工程と、
    前記窒化物半導体層上に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層を形成する工程と、
    前記電子供給層の上方に、ゲート電極、ソース電極及びドレイン電極を形成する工程とを含み、
    前記窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、成長レート１２ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成することを特徴とする化合物半導体装置の製造方法。
  12. 基板の上方に、チャネル層を形成する工程と、
    前記チャネル層の上方に、ＡｌＮからなる窒化物半導体層を形成する工程と、
    前記窒化物半導体層上に、表面の算術平均粗さＲａが０．２５ｎｍ以下であり、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０＜ｘ１＜０．２０，０＜ｙ１≦１）を含む電子供給層を形成する工程と、
    前記電子供給層の上方に、ゲート電極、ソース電極及びドレイン電極を形成する工程とを含み、
    前記窒化物半導体層を形成する工程において、ＭＯＶＰＥ法によって、原料ガスとしてＴＭＡｌ又はＴＥＡｌとＮＨ３を用い、Ｖ／ＩＩＩ比１０００以上、かつ、成長レート８ｎｍ／ｍｉｎ以上で、前記窒化物半導体層を形成することを特徴とする化合物半導体装置の製造方法。
JP2016189942A 2016-09-28 2016-09-28 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器 Active JP7019942B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016189942A JP7019942B2 (ja) 2016-09-28 2016-09-28 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
US15/676,451 US10269950B2 (en) 2016-09-28 2017-08-14 Compound semiconductor substrate and fabrication method therefor, compound semiconductor device and fabrication method therefor, power supply apparatus and high-output amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016189942A JP7019942B2 (ja) 2016-09-28 2016-09-28 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器

Publications (2)

Publication Number Publication Date
JP2018056299A JP2018056299A (ja) 2018-04-05
JP7019942B2 true JP7019942B2 (ja) 2022-02-16

Family

ID=61686669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016189942A Active JP7019942B2 (ja) 2016-09-28 2016-09-28 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器

Country Status (2)

Country Link
US (1) US10269950B2 (ja)
JP (1) JP7019942B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102455088B1 (ko) * 2016-01-11 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
KR102293962B1 (ko) * 2017-12-01 2021-08-25 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치
US10535650B2 (en) 2018-02-02 2020-01-14 International Business Machines Corporation High switching frequency, low loss and small form factor fully integrated power stage
JP2019177126A (ja) * 2018-03-30 2019-10-17 株式会社三洋物産 遊技機
JP7060207B2 (ja) * 2018-12-06 2022-04-26 理一郎 白田 窒化物半導体トランジスタ装置
CN112736135B (zh) * 2021-01-11 2022-04-19 西安电子科技大学 基于质子辐照处理的金刚石基InAlN/GaN高电子迁移率晶体管及制备方法
CN117546301A (zh) * 2021-06-30 2024-02-09 索尼集团公司 半导体器件、半导体模块和无线通信装置
WO2024048266A1 (ja) * 2022-09-01 2024-03-07 ソニーグループ株式会社 半導体デバイス、半導体モジュールおよび無線通信装置
CN115775832A (zh) * 2022-11-10 2023-03-10 上海百功微电子有限公司 一种GaN半导体器件及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183551A (ja) 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2005526384A (ja) 2002-03-25 2005-09-02 クリー　インコーポレイテッド ドープｉｉｉ−ｖ族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
JP2008527802A (ja) 2004-12-31 2008-07-24 クリー インコーポレイテッド 高効率スイッチモード電力増幅器
JP2008251966A (ja) 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2009218290A (ja) 2008-03-07 2009-09-24 Rohm Co Ltd 電界効果トランジスタ
JP2012109345A (ja) 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2014072397A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014120732A (ja) 2012-12-19 2014-06-30 Fujitsu Ltd 電子装置及びその製造方法
JP2014209522A (ja) 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
JP2014239159A (ja) 2013-06-07 2014-12-18 住友電気工業株式会社 半導体装置およびその製造方法
WO2016039177A1 (ja) 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
JP4457564B2 (ja) * 2002-04-26 2010-04-28 沖電気工業株式会社 半導体装置の製造方法
CN102484049B (zh) 2009-08-07 2015-05-20 日本碍子株式会社 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
EP2610898B1 (en) * 2010-08-25 2020-11-25 NGK Insulators, Ltd. Method for fabricating epitaxial substrate for semiconductor device, and method for fabricating semiconductor device
WO2013125126A1 (ja) 2012-02-23 2013-08-29 日本碍子株式会社 半導体素子および半導体素子の製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005526384A (ja) 2002-03-25 2005-09-02 クリー　インコーポレイテッド ドープｉｉｉ−ｖ族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
JP2005183551A (ja) 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2008527802A (ja) 2004-12-31 2008-07-24 クリー インコーポレイテッド 高効率スイッチモード電力増幅器
JP2008251966A (ja) 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2009218290A (ja) 2008-03-07 2009-09-24 Rohm Co Ltd 電界効果トランジスタ
JP2012109345A (ja) 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
JP2014072397A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014120732A (ja) 2012-12-19 2014-06-30 Fujitsu Ltd 電子装置及びその製造方法
JP2014209522A (ja) 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
JP2014239159A (ja) 2013-06-07 2014-12-18 住友電気工業株式会社 半導体装置およびその製造方法
WO2016039177A1 (ja) 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体

Also Published As

Publication number Publication date
JP2018056299A (ja) 2018-04-05
US10269950B2 (en) 2019-04-23
US20180090603A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
JP7019942B2 (ja) 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
US9054170B2 (en) Semiconductor device, method for manufacturing the same, power supply, and high-frequency amplifier
JP5950643B2 (ja) 化合物半導体装置及びその製造方法
JP6565223B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP5895666B2 (ja) 化合物半導体装置及びその製造方法
US10964805B2 (en) Compound semiconductor device
JP7024534B2 (ja) 半導体装置及びその製造方法
JP6418032B2 (ja) 半導体装置
JP2018085414A (ja) 化合物半導体装置
JP7009952B2 (ja) 半導体装置及び半導体装置の製造方法
JP6996241B2 (ja) 化合物半導体装置及びその製造方法、電源装置、高周波増幅器
US10665710B2 (en) Compound semiconductor device and fabrication method
JP6623684B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6819318B2 (ja) 半導体装置、半導体集積回路及び半導体装置の製造方法
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP6183145B2 (ja) 化合物半導体装置及びその製造方法
JP7439536B2 (ja) 半導体装置
JP6940762B2 (ja) 半導体装置及びその製造方法
US20210288169A1 (en) Semiconductor device
JP2022076302A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2022016951A (ja) 半導体装置
JP2024005729A (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220117

R150 Certificate of patent or registration of utility model

Ref document number: 7019942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150