JP2005183551A - 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法 - Google Patents

Abstract

【課題】 寄生抵抗の増大を生じることなくゲートリーク電流を低減し、素子の耐圧を向上させることのできる半導体装置を提供する。
【解決手段】 基板１０１上に、バッファ層１０２、チャネル層１０３、電子供給層１０４、バリア層１０５およびキャップ層１０６が順に積層され、キャップ層１０６上にゲート電極１０８が形成される。電子供給層１０４は、バッファ層１０２よりもａ軸格子定数が小さく、かつ、チャネル層１０３よりも電子親和力の小さいＡｌＧａＮで構成される。バリア層１０５、電子供給層１０４よりも電子親和力が小さいＡｌＮで構成される。キャップ層１０６は、バッファ層１０２とａ軸格子定数がほぼ整合し、かつ、バリア層１０２よりもＡｌＮの混晶比が小さいＧａＮで構成される。バリア層１０５は、ウェットエッチングによって形成される。
【選択図】 図１

Description

本発明は、窒化物系半導体材料を用いた半導体装置、特に、耐圧、高周波動作および高温動作に優れた電界効果トランジスタならびに電界効果トランジスタの製造方法に関する。

ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどの窒化物系半導体は、高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度を有しているので、高周波のパワーデバイス材料として有望である。特に、ＡｌＧａＮ／ＧａＮヘテロ接合構造を有する半導体装置では、ＡｌＧａＮとＧａＮのヘテロ接合界面付近に電子が高濃度で蓄積し、いわゆる二次元電子ガスが形成される。ＡｌＧａＮ／ＧａＮヘテロ接合構造では、ＡｌＧａＮとＧａＮとの自発分極の差に、ＡｌＧａＮが受ける引っ張り応力によるピエゾ分極の効果が加わるため、１×１０^１３／ｃｍ^２を超える高い二次元電子ガス濃度が比較的容易に得られることが知られている（例えば、特許文献１参照。）。

この二次元電子ガス濃度の値は、現在高周波トランジスタとして普及しているＡｌＧａＡｓ／ＩｎＧａＡｓ系の値に比べて３〜５倍の値に相当する。さらに、ＡｌＧａＮ／ＧａＮヘテロ接合構造における二次元電子ガスは、１×１０^５Ｖ／ｃｍ程度の高電界領域で、ＡｌＧａＡｓ／ＩｎＧａＡｓ系の電子速度の２倍以上の電子速度を有している。これらの特徴により、ＡｌＧａＮ／ＧａＮヘテロ接合構造を用いた電界効果トランジスタ（ＦＥＴ）は、低寄生抵抗かつ大ドレイン電流を実現し得るため、パワーデバイスとして非常に有望視されている。

図６は、特許文献１に記載されている従来の半導体装置を示す断面図である。図６に示す半導体装置４００は、サファイアまたはＳｉＣで形成される基板４０１と、基板４０１上に形成され表面がＧａ原子のｃ面であるＧａＮを含むバッファ層４０２と、バッファ層４０２の上に形成され表面がＧａまたはＩｎ原子のｃ面であるＧａＮまたはＩｎＧａＮを含むチャネル層４０３と、チャネル層４０３の上に形成され表面がＡｌまたはＧａ原子のｃ面であるＡｌＧａＮを含む電子供給層４０４と、電子供給層４０４の上に形成されたソース電極４０６およびドレイン電極４０８と、ソース電極４０６とドレイン電極４０８との間に形成され表面がＧａまたはＩｎ原子のｃ面であるＧａＮまたはＩｎＡｌＧａＮを含むキャップ層４０５と、キャップ層４０５に接するように形成されたゲート電極４０７から構成されている。

従来の半導体装置４００は、以下のように製造される。サファイアまたはＳｉＣで形成される基板４０１の上に、例えば有機金属気相成長法（ＭＯＶＰＥ）を用いて、膜厚が約２〜３μｍのＧａＮのバッファ層４０２、ＧａＮまたはＩｎＧａＮで構成されるチャネル層４０３、およびＡｌＮの組成比が約０．１５〜０．５でありＳｉなどのｎ型不純物が２×１０^１８／ｃｍ^３の濃度で添加されたｎ型ＡｌＧａＮの電子供給層４０４を順次積層する。その上に、キャップ層４０５を形成するために、膜厚が約１０〜２０ｎｍのＧａＮを積層する。その後、ドライエッチング（例えばＥＣＲ法）を用いて、ＧａＮの層を中央部のみ残して選択的に除去してキャップ層を形成する。ＧａＮが除去されて露出した後のＡｌＧａＮの電子供給層４０４の表面上にソース電極４０６およびドレイン電極４０８を形成する。最後に、ゲート電極４０７をＧａＮのキャップ層４０５の上に形成することによって、半導体装置４００が得られる。

特許文献１では、ゲート電極４０７をＧａＮのキャップ層４０５の上に形成することにより、ショットキー接合の障壁高さを高めることができ（特許文献１の図４参照。）、その結果、ゲートリーク電流が低減され、半導体装置４００の耐圧が向上することが記載されている。

特開２００１−２１０４０７号公報（第１０頁、図１、図４）

しかし、特許文献１に記載されている半導体装置４００には、以下のような課題がある。

第１の課題は、ゲートリーク電流を十分に低減しきれないことである。それは、ＧａＮで構成されているキャップ層４０５によって持ち上げられるショットキー障壁の高さが十分ではないこと、およびキャップ層４０５を形成する際のＧａＮ層の除去にドライエッチングを用いることに起因する。一般に、ＧａＮをウェットエッチングを用いて除去することは困難である。そのために、ＧａＮ層の除去にはドライエッチングを用いざるを得ない。この場合、ドライエッチングによって形成される表面の損傷は、電子供給層４０４が露出した表面から、ＧａＮのキャップ層４０５の側面に及ぶ。このような表面の損傷はリーク電流の原因となり、損傷を受けた表面からキャップ層４０５に電子が注入される。キャップ層４０５内では電子をゲート電極４０７に引き寄せる方向に電界がかかっているために（特許文献１、図４参照。）、注入された電子は速やかにゲート電極４０７に達し、ゲートリーク電流に寄与することになる。すなわち、キャップ層４０５を設けてショットキー障壁の高さを高めても、損傷を受けた表面を流れるリーク電流を阻止することは困難であり、結果として、この構造によってゲートリーク電流低減に関して十分な効果を得ることはできない。

第２の課題は、寄生抵抗を十分に低減しきれないことである。それは、キャップ層４０５が形成される領域（ドライエッチング時に除去せずに残された領域）が、ゲート電極４０７が形成される領域よりも大きいこと、およびキャップ層４０５を形成する際のＧａＮ層の除去にドライエッチングを用いることに起因する。ＧａＮのキャップ層４０５の厚さを増加させると、ショットキー障壁の高さをより高めることができるが、その一方で、電子供給層４０４とチャネル層４０３との界面に蓄積する二次元電子ガスの濃度は低下する。そのために、キャップ層４０５が形成される領域が大きければ大きいほど寄生抵抗が増大することになる。ゲート電極４０７は、キャップ層４０５上に目合わせ法を用いて形成されるため、目合わせマージン分だけキャップ層４０５を大きく形成する必要があり、この部分で寄生抵抗が増大する。

また、キャップ層４０５を形成するためにＧａＮが除去された部分において、ＧａＮとＡｌＧａＮとのエッチング速度比が１０程度とあまり大きくないために、ＡｌＧａＮの電子供給層４０４の表面が削れて薄くなったり、ドライエッチング工程で損傷が生じたりする。そのことにも起因して、二次元電子ガス濃度が低下して寄生抵抗が増大する。

第３の課題は、０．３μｍ以下の微細なゲート長を作製するのに電子ビームリソグラフィのような高コストなプロセスを必要とすることである。その原因は半導体装置４００においては、ゲート電極４０７の寸法がそのままゲート長となることによる。通常用いられている紫外光（ｉ線）でのフォトリソグラフィでは、このような微細なパターンを形成することは困難である。従って、高周波特性向上のために微細なゲートを形成しようとすると、電子ビームリソグラフィのような高コストなプロセスが必要となってしまう。

第２および第３の課題に対して、特許文献１には、キャップ層４０５を形成する領域を、ゲート電極４０７を形成する領域よりも小さくする構造が記載されている（特許文献１の図５参照。）。しかし、そのような構造の半導体装置を製造するには、ゲート電極４０７を形成した後に、これをエッチングマスクとしてキャップ層４０５を形成するためにドライエッチングでＧａＮを除去し、キャップ層４０５の残る領域がゲート電極４０７を形成する領域よりも小さくなるまでエッチングする必要がある。そのため、以下のような新たな課題を生ずる。

（１）ドライエッチング工程で損傷を受ける表面、すなわちキャップ層４０５の側面がゲート電極４０７に直に接するようになってしまうためゲートリーク電流が増大する。
（２）ドライエッチング工程においてエッチングする時間が長くなるため、電子供給層４０４の削れによる二次元電子ガス濃度の低下が起こり、寄生抵抗が増大する。
（３）ゲート電極４０７を形成する金属がドライエッチング雰囲気に曝されることに起因する電子供給層４０４表面への金属汚染により、デバイスの歩留まりおよび信頼性が著しく低下する。

本発明は、上記の窒化物系半導体を用いたヘテロ接合ＦＥＴの課題を解決するためになされたものであり、その目的は寄生抵抗の増大を生じることなくゲートリーク電流を低減し、素子の耐圧を向上させることのできる半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法を提供することである。

本発明の半導体装置は、基板上に、バッファ層、チャネル層、電子供給層、バリア層およびキャップ層がこの順序で積層され、キャップ層上に形成されるショットキー電極を備える。また、電子供給層はバッファ層よりもａ軸格子定数が小さくかつチャネル層よりも電子親和力の小さい窒化物系半導体で構成され、バリア層は電子供給層の最表面を構成する窒化物系半導体よりも電子親和力が小さく、かつＡｌＮの混晶比が大きい窒化物系半導体で構成され、キャップ層はバッファ層とa軸格子定数がほぼ整合し、かつバリア層よりもＡｌＮの混晶比が小さい窒化物系半導体で構成される。

本発明の半導体装置では、バリア層の電子親和力が電子供給層の電子親和力よりも小さいため、バリア層が電子に対するエネルギー障壁として機能し、これによってゲートリーク電流を低減することができる。

また、バリア層を構成する窒化物半導体は、キャップ層を構成する窒化物半導体よりもＡｌＮの混晶比が大きいために、ドライエッチングでキャップ層を形成する際にバリア層を構成する窒化物半導体のエッチング速度は小さく、制御性よくエッチングを停止することができる。特に、本発明では、バリア層を構成する窒化物半導体は、電子供給層の最表面を構成する窒化物半導体よりもＡｌＮの混晶比を大きくしているため、キャップ層が電子供給層に接している場合のキャップ層と電子供給層のエッチング速度比に比べて、キャップ層とバリア層のエッチング速度比を大きくすることができ、エッチング停止の制御性が著しく向上する。バリア層中のＡｌＮの混晶比が大きいほど、この効果が高まるので、バリア層材料としては、例えばＡｌＮが好適である。ＡｌＮは窒化物系半導体材料の中で最も電子親和力の小さい材料であり、前述のエネルギー障壁としての機能という観点からも好適な材料である。

さらに、バリア層中のＡｌＮの混晶比を大きく（望ましくは０．７以上）することにより、バリア層を形成する領域以外の部分をウェットエッチングで除去することが可能となる（ジャーナル・オブ・バキューム・サイエンス・テクノロジー（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ａ 第１４巻、第３号、８３６頁、１９９９年参照）。これにより、キャップ層のドライエッチング工程において表面に損傷を受けたバリア層を形成する領域以外の部分を、電子供給層に損傷を与えることなく除去することができ、素子の表面リーク電流を著しく低減することができ、表面が損傷を受けることによる二次元電子ガス濃度の低下とそれに伴う寄生抵抗の増大を抑制することができる。また、電子供給層中のＡｌＮの混晶比（望ましくは０．５以下）が、バリア層中のＡｌＮの混晶比より小さいために、バリア層を形成する領域以外の部分をウェットエッチングで除去する際の電子供給層のエッチング速度は極めて小さく、それらの層のウェットエッチングの速度比はドライエッチを用いる場合に比べて１０倍以上高くできる。よって、極めて制御性よくエッチングを停止することができ、電子供給層の削れによる二次元電子ガス濃度の低下とそれに伴う寄生抵抗の増大を抑制することができる。バリア層と電子供給層のＡｌＮの混晶比の差が大きいほど、ウェットエッチングの際のエッチング速度比を大きくすることができるため、バリア層の材料としては、例えばＡｌＮが好適である。

また、バリア層を形成する（ウェットエッチング時に残す）領域をキャップ層あるいはゲート電極を形成する領域よりも小さくすることにより、電子ビームリソグラフィのような高コストなプロセスを用いることなく０．３μｍ以下の微細なゲート長を形成することが可能となる。このとき、前述したように、ウェットエッチングの際のバリア層と電子供給層のエッチング速度比はドライエッチングの場合に比べて極めて大きいために、電子供給層の削れによる二次元電子ガス濃度の低下とそれに伴う寄生抵抗の増大はない。また、ゲート電極をドライエッチ雰囲気に曝すこともないので、電子供給層表面への金属汚染による歩留まり低下や素子の信頼性劣化も起こらない。

第１の効果は、電子供給層よりも電子親和力の小さいバリア層がエネルギー障壁として働くため、ゲートリーク電流を格段に低減し、耐圧を向上させた半導体装置を提供することができることである。

第２の効果は、キャップ層のドライエッチング工程において、キャップ層とバリア層とのエッチング速度比を大きくできるため、エッチングをバリア層で制御性よく停止させることができ、電子供給層の削れによる二次元電子ガス濃度の低下とそれに伴う寄生抵抗の増大を抑制した半導体装置を提供することができることである。

第３の効果は、バリア層をウェットエッチングで除去できるため、ドライエッチングで損傷を受けた表面を除去することができ、表面リーク電流を著しく低減した半導体装置を提供することができることである。

第４の効果は、バリア層のウェットエッチングにおいて、バリア層と電子供給層とのエッチング速度比を大きくできるため、エッチングを電子供給層表面で制御性よく停止させることができ、電子供給層の削れによる二次元電子ガス濃度の低下とそれに伴う寄生抵抗の増大を抑制した半導体装置を提供することができることである。

実施の形態１．
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明による電界効果トランジスタの第１の実施形態を示す断面図である。図１に示すように、電界効果トランジスタ１００は、サファイア、ＳｉＣ、ＧａＮまたはＳｉで形成される基板１０１上に、十分厚く堆積され格子緩和している（この例では、層厚が２〜３μｍのＧａＮ）バッファ層１０２、ＧａＮまたはＩｎＧａＮで構成され電流輸送のキャリアとなる二次元電子ガスが走行するチャネル層１０３、ＡｌＮの混晶比が０．１５〜０．５であって格子緩和しない層厚で構成されピエゾ効果による内部電界の作用でチャネル層１０３に二次元電子ガスを蓄積させるＡｌＧａＮの電子供給層１０４、層厚が１〜１０ｎｍのＡｌＮ窒化物系半導体で構成されゲートリーク電流を低減させるとともにキャップ層１０６のエッチングを停止させるために形成されるバリア層１０５、および層厚が５〜２０ｎｍのＧａＮで構成されピエゾ効果による内部電界の作用でエネルギー障壁高さを増大させるキャップ層１０６が順次積層された構造である。

バリア層１０５は、ＡｌＮの層が選択的にエッチング除去されることにより中央部のみが残されて形成されている。また、キャップ層１０６は、ＧａＮの層が選択的にエッチング除去されることにより中央部のみが残されて形成されている。キャップ層１０６はドライエッチングで形成される。そして、表面が露出した電子供給層１０４の上に、ソース電極１０７およびドレイン電極１０９が形成される。ドライエッチングにおいて残されたキャップ層１０６上にゲート電極１０８となるショットキー電極が形成される。

図２には、図１のＡ−Ａ’線に沿った断面でのポテンシャル分布を模式的に示すポテンシャル分布図である。図２において、横方向はゲート電極１０８からの距離を示し、縦方向はポテンシャルを示す。本実施の形態では、バリア層１０５が存在するので、図２に示されるように、その部分で電子に対するエネルギー障壁が形成される。これは、バリア層１０５が、電子供給層１０４の材料（特に電子供給層１０４のバリア層１０５と接する最表面、この例では、ＡｌＮが混晶されたＡｌＧａＮ）よりも電子親和力の小さい材料（この例では、ＡｌＮ）で構成されていることによる。このエネルギー障壁により、実効的なショットキー障壁が高くなるために、ゲートリーク電流を低減できるという効果がもたらされる。

また、従来技術におけるキャップ層の効果、すなわち、キャップ層１０６内のピエゾ分極の影響で生じる電位差により、バリア層１０５との界面におけるポテンシャルが引き上げられ、実効的なショットキー障壁が高められるという効果は、本実施の形態におけるバリア層１０５の存在によって損なわれることはない。なぜなら、本実施の形態でも、格子不整による歪の加わる電子供給層１０４、バリア層１０５およびキャップ層１０６が、いずれも格子緩和しない臨界膜厚以下の層厚で構成されるので、キャップ層１０６に生じるピエゾ分極効果は、図６に示された従来の半導体装置４００における効果と何ら変わらないからである。

また、バリア層１０５を形成するためのＡｌＮ層の存在により、キャップ層１０６を形成するためにＧａＮ層の一部をドライエッチングで除去する工程において、バリア層１０５（厳密にいうとバリア層１０５を形成するためのＡｌＮ層）のエッチング速度に対するキャップ層１０６（厳密にいうとキャップ層１０６を形成するためのＧａＮ層）のエッチング速度の比を大きくし、この界面でのエッチング停止の制御性を高めることができる。キャップ層１０６が直接電子供給層１０４に接している場合にはキャップ層１０６と電子供給層１０４とのエッチング速度比を１０程度にしかとれないのに対して、バリア層１０５にＡｌＮを用いた場合には、電子供給層１０４よりもバリア層１０５の方がＡｌＮの混晶比が大きいため、エッチング速度比を５０程度にまで高めることができる。この高いエッチング速度比により、キャップ層１０６を形成するためのドライエッチング工程で、バリア層１０５を形成するためのＡｌＮ層でドライエッチングを停止することができる。その結果、電子供給層１０４が削れることによる二次元電子ガス濃度の低下とそれに伴う寄生抵抗の増大とを抑制する効果がもたらされる。

さらに、バリア層１０５をＡｌＮの混晶比の大きい（望ましくは０．７以上）窒化物系半導体で構成する場合には、バリア層１０５をエッチング除去により形成する工程にウェットエッチングを用いることができる。ウェットエッチングは、文献（ジャーナル・オブ・バキューム・サイエンス・テクノロジー（Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ａ 第１４巻、第３号、８３６頁、１９９９年））にも示されているように、例えばＫＯＨ系のエッチャントを８０℃以上に加熱して用いることにより達成される。このエッチャントを用いた場合には、ＧａＮはほとんどエッチングされないので、ＡｌＮ混晶比の大きい（望ましくは０．７以上）バリア層１０５とＡｌＮ混晶比の小さい（望ましくは０．５以下）電子供給層１０４とのエッチング速度比を、ドライエッチングを用いる場合に比べて１０倍以上大きくできる。

よって、ドライエッチング工程で表面に損傷を受けたＡｌＮの層の一部（バリア層１０５が形成される領域以外）を、エッチングによる損傷のないウェットエッチングで除去することができ、表面リーク電流を格段に低減できる。また、図１に示されるようにエッチングにおいて残されるバリア層１０５が形成される領域をゲート電極１０８が形成される領域より小さくして微細なゲート長を形成する場合にも、電子供給層１０４の削れは非常に小さく、二次元電子ガス濃度の低下とそれに伴う寄生抵抗の増大とを抑制することができる。

なお、本実施の形態で示した窒化物半導体材料や、電極材料、および製法における条件はこれに限定されるものではなく、ＧａＮ系ヘテロ接合電界効果トランジスタの製造に使われている材料や構造に、広く本発明を適用することができる。

例えば、本実施の形態ではバリア層１０５をＡｌＮで構成したが、電子親和力が電子供給層１０４よりも小さく、かつＡｌＮの混晶比が電子供給層１０４およびキャップ層１０６よりも大きく、かつウェットエッチングが可能な窒化物系半導体（好ましくは、ＡｌＮの混晶比が０．７以上）であれば、本実施の形態に示したのと同様の効果が得られる。

また、電子供給層１０４についても、材料がＡｌＧａＮに限定されるものではなく、チャネル層１０３よりもａ軸格子定数と電子親和力が小さく、かつ、バリア層１０５よりもＡｌＮ混晶比が小さく、電子親和力が大きい窒化物系半導体であれば、本実施の形態に示したのと同様の効果が得られる。

また、キャップ層１０６についても、材料がＧａＮに限定されるものではなく、バッファ層１０２とａ軸格子定数がほぼ整合し、かつバリア層１０５よりもＡｌＮ混晶比が小さい窒化物系半導体であれば、本実施の形態に示したのと同様の効果が得られる。

さらに、バッファ層１０２についても、電子供給層１０４よりもａ軸格子定数が大きく、キャップ層１０６とａ軸格子定数がほぼ格子整合するという条件を満たせばよいので、バッファ層１０２の材料はＧａＮに限定されるものではく、Ａｌ_αＧａ_１−αＮ（０＜α≦１）を用いたり、ＧａＮとＡｌ_αＧａ_１−αＮ（０＜α≦１）との積層構造などを用いることも可能である。

なお、本発明における効果を得るために、電子供給層１０４およびキャップ層１０６については、格子定数およびＡｌＮ混晶比が適切に制御されていればよく、電子供給層１０４およびキャップ層１０６に不純物を添加しても本発明の効果は損なわれない。従って、電子供給層１０４およびキャップ層１０６それぞれの一部または全部にｎ型あるいはｐ型の不純物を添加した構成を用いることも可能である。

実施の形態２．
上記の実施の形態において、ソース電極１０７およびドレイン電極１０９をバリア層１０５上に形成することもできる。そのような構成の半導体装置２００を、第２の実施の形態として図３に示す。第１の実施の形態と異なる点は、ソース電極１０７およびドレイン電極１０９が電子供給層１０４上ではなく、バリア層１０５上に形成されていることである。

各層の形成の仕方は、第１の実施の形態の場合と同じである。ただし、本実施の形態では、キャップ層１０６を形成する部分以外のＧａＮ層をドライエッチングで除去した後、バリア層１０５についてのウェットエッチング工程を省略して、ソース電極１０７およびドレイン電極１０９を形成する工程を実行することによって得ることができる。

本実施の形態では、ドライエッチング工程で表面に損傷を受けたバリア層１０５をエッチングしないため、表面リーク電流低減の効果は低下する。しかし、バリア層１０５が受ける歪によるピエゾ分極の方向は、二次元電子ガス濃度を増加させる方向である（図２参照）ことから、第１の実施の形態よりも寄生抵抗を低減できるという効果が得られる。

実施の形態３．
上記の実施の形態において、ソース電極１０７およびドレイン電極１０９をキャップ層１０６上に形成することもできる。そのような構成の半導体装置３００を、第３の実施の形態として図４に示す。第１の実施の形態と異なる点は、ソース電極１０７およびドレイン電極１０９が電子供給層１０４上ではなく、キャップ層１０６上に形成されていることである。

各層の形成の仕方は、第１の実施の形態の場合と同じである。ただし、本実施の形態では、キャップ層１０６を積層した後、エッチングを全く行わず、ソース電極１０７およびドレイン電極１０９を形成する工程を実行することによって得ることができる。

本実施の形態では、エッチングを全く行わないことから、表面への損傷が全くない半導体装置を構成することができ、著しく表面リーク電流を低減できるという効果が得られる。ただし、ピエゾ分極が二次元電子ガスを減少させる方向に働くキャップ層１０６が全面に残っているため、第１および第２の実施の形態に比べて寄生抵抗は大きめになる。

実施例１．
次に、図５を参照して本発明の半導体装置の製造法の具体例を説明する。まず、サファイア、ＳｉＣ、ＧａＮまたはＳｉで構成される基板１０１上に、例えば有機金属気相成長法（ＭＯＶＰＥ）を用いて、層厚が２〜３μｍのＧａＮで構成されるバッファ層１０２、ＧａＮまたはＩｎＧａＮで構成されるチャネル層１０３、ＡｌＮの混晶比が０．１５〜０．５であり層厚が５〜６０ｎｍのＡｌＧａＮで構成される電子供給層１０４、層厚が１〜１０ｎｍのＡｌＮで構成されるバリア層１０５、および層厚が５〜２０ｎｍのＧａＮのキャップ層１０６を順次積層する（図５（ａ））。

次に、フォトリソグラフィを用いてパターニングされたフォトレジスト１０１０を形成し、これをエッチングマスクとして、例えばＥＣＲ法によるドライエッチを用いて選択的にエッチング除去することによってＧａＮのキャップ層１０６を形成する（図５（ｂ））。このとき、ＧａＮのキャップ層１０６とＡｌＮのバリア層１０５のエッチング速度比が大きいため、バリア層１０５を形成するためのＡｌＮ層の表面で制御性よくエッチングを停止させることができる。

次に、フォトレジストを除去し、例えば８０℃に加熱したＫＯＨ系のエッチャントを用いて、バリア層１０５が形成される領域以外のＡｌＮ層をウェットエッチングにより除去する（図５（ｃ））。図１および図５（ｃ）に示すように、バリア層１０５が形成される領域を、キャップ層１０６が形成される領域よりも狭くする。次いで、例えばＴｉ／Ａｌ（Ｔｉ層の厚さ１０ｎｍ、Ａｌ層の厚さ２００ｎｍ）より構成されるソース電極１０７およびドレイン電極１０９を、電子銃蒸着およびリフトオフ法を用いて、表面が露出した電子供給層１０４上の所望の位置に設置した後、ランプアニール（例えば６５０℃、３０秒）することで形成する（図５（ｄ））。最後に、Ｎｉ／Ａｕ（Ｎｉ層の厚さ１０ｎｍ、Ａｕ層の厚さ２００ｎｍ）より構成されるゲート電極１０８を、電子銃蒸着およびリフトオフ法を用いて、キャップ層１０６上に形成して第１の実施の形態の半導体装置１００としての電界効果トランジスタを得る。

実施例２.
図５（ａ），（ｂ）に示される工程を実行するが、図５（ｃ）に示す工程を省く。その後、実施例１と同様にして、ソース電極１０７およびドレイン電極１０９を形成する工程を実行することによって第２の実施の形態の半導体装置２００としての電界効果トランジスタを得る。

実施例３．
図５（ａ）に示される工程すなわちＭＯＶＰＥで窒化物半導体を積層する工程を実行するが、図５（ｂ），（ｃ）に示す工程を省く。その後、実施例１と同様にして、ソース電極１０７およびドレイン電極１０９を形成する工程を実行することによって第３の実施の形態の半導体装置３００としての電界効果トランジスタを得る。

上記各実施例においては、ゲート電極１０８としてキャップ層１０６に対するショットキー電極を用いたが、ゲート電極として満たすべき条件はチャネル層１０３に蓄積される２次元電子ガスの濃度を変化させる機能を有していることのみである。従って、本発明による構造は、ショットキー電極を用いた電界効果トランジスタ以外の半導体装置（ショットキー電極以外の電極を用いた半導体装置）にも広く適用することが可能である。

本発明の第１の実施の形態による電界効果トランジスタを説明する断面図である。 本発明の第１の実施の形態に関わるポテンシャル分布図である。 本発明の第２の実施の形態による電界効果トランジスタを説明する断面図である。 本発明の第３の実施の形態による電界効果トランジスタを説明する断面図である。 本発明の第１の実施の形態の製法を説明する断面図である。 従来の電界効果トランジスタの構成を説明する断面図である。

符号の説明

１００，２００，３００ 半導体装置（電界効果トランジスタ）
１０１ 基板
１０２ バッファ層
１０３ チャネル層
１０４ 電子供給層
１０５ バリア層
１０６ キャップ層
１０７ ソース電極
１０８ ゲート電極
１０９ ドレイン電極
１０１０ フォトレジスト

Claims (17)

1. 基板上に、バッファ層、チャネル層、電子供給層、バリア層およびキャップ層がこの順序で積層され、該キャップ層上に電極が形成される半導体装置において、
   前記電子供給層が、前記バッファ層よりもａ軸格子定数が小さく、かつ、前記チャネル層よりも電子親和力の小さい窒化物系半導体で構成され、
   前記バリア層が、前記電子供給層の最表面を構成する窒化物系半導体よりも電子親和力が小さく、かつ、ＡｌＮの混晶比が大きい窒化物系半導体で構成され、
   前記キャップ層が、前記バッファ層とａ軸格子定数がほぼ整合し、かつ、前記バリア層よりもＡｌＮの混晶比が小さい窒化物系半導体で構成される
   ことを特徴とする半導体装置。
2. バッファ層が、少なくともＧａＮまたはＡｌ_αＧａ_１−αＮ（０＜α≦１）のいずれか一方を含む
   請求項１記載の半導体装置。
3. 電子供給層の最表面がＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）であり、かつ、バリア層がＡｌ_ＹＧａ_１−ＹＮ（Ｘ＜Ｙ≦１）で構成される
   請求項１または２記載の半導体装置。
4. バリア層がＡｌ_ＺＧａ_１−ＺＮ（Ｚ≧０．７）で構成される
   請求項１から請求項３記載のうちのいずれか１項に記載の半導体装置。
5. バリア層がＡｌＮで構成される
   請求項１または２記載の半導体装置。
6. 電子供給層およびバリア層の層厚が臨界層厚以下であり、該電子供給層および該バリア層がいずれも格子緩和していない
   請求項１から請求項５記載のうちのいずれか１項に記載の半導体装置。
7. バッファ層がＧａＮで構成され、かつ、キャップ層が少なくともＧａＮまたはＩｎＡｌＧａＮのいずれか一方を含む
   請求項１から請求項６記載のうちのいずれか１項に記載の半導体装置。
8. バッファ層がＡｌＧａＮで構成され、かつ、キャップ層が少なくともＡｌＧａＮまたはＩｎＡｌＧａＮのいずれか一方を含む
   請求項１から請求項６記載のうちのいずれか１項に記載の半導体装置。
9. 電子供給層の一部または全部にｎ型不純物が添加されている
   請求項１から請求項８記載のうちのいずれか１項に記載の半導体装置。
10. キャップ層の一部または全部にｎ型不純物が添加されている
    請求項１から請求項９記載のうちのいずれか１項に記載の半導体装置。
11. 請求項１から請求項１０記載のうちのいずれか１項に記載の半導体装置において、前記電極がゲート電極であって、さらにソース電極およびドレイン電極を備えたことを特徴とする電界効果トランジスタ。
12. 前記ゲート電極がショットキー電極である
    請求項１１記載の電界効果トランジスタ。
13. ソース電極およびドレイン電極が、キャップ層上に形成されている
    請求項１１または請求項１２記載の電界効果トランジスタ。
14. ソース電極およびドレイン電極が、バリア層上に形成されている
    請求項１１または請求項１２記載の電界効果トランジスタ。
15. ソース電極およびドレイン電極が、電子供給層上に形成されている
    請求項１１または請求項１２記載の電界効果トランジスタ。
16. バリア層が形成される領域が、キャップ層が形成される領域よりも小さい
    請求項１５記載の電界効果トランジスタ。
17. 請求項１５または請求項１６記載の電界効果トランジスタを製造する製造方法であって、バリア層が形成される領域以外の窒化物系半導体を除去する工程をウェットエッチングで行うことを特徴とする電界効果トランジスタの製造方法。

Images