JP4457564B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4457564B2 JP4457564B2 JP2003066251A JP2003066251A JP4457564B2 JP 4457564 B2 JP4457564 B2 JP 4457564B2 JP 2003066251 A JP2003066251 A JP 2003066251A JP 2003066251 A JP2003066251 A JP 2003066251A JP 4457564 B2 JP4457564 B2 JP 4457564B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- gan
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、有機金属気相成長法（ＭＯＣＶＤ）を利用して製造される積層体を具える半導体装置に関する。
【０００２】
【従来の技術】
異種化合物半導体層によるヘテロ接合界面で量子化された２次元電子ガス（２ＤＥＧ）を利用した高電子移動度トランジスタ(High Electron Mobility Transistor:ＨＥＭＴ 以下、ＨＥＭＴと称する。)は、高速・高周波動作特性及び低雑音特性等に優れているため、現在、マイクロ波機器等の高出力デバイスに利用されている。特に、ＧａＮチャネル層とｎ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）電子供給層とのヘテロ接合を具える窒化ガリウム（ＧａＮ）系ＨＥＭＴ（より詳しくは、ＧａＮ／ＡｌＧａＮ系ＨＥＭＴ）は、種々の優れた電気的特性を発揮することから現在研究が盛んに行われている。
【０００３】
ところで、基板上に、こうした化合物半導体層をエピタキシャル成長させてヘテロ接合を形成する場合に、有機金属気相成長法（Metal-organic Chemical Vapor Deposition：ＭＯＣＶＤ 以下、ＭＯＣＶＤと称する。）が広く利用されている。ＭＯＣＶＤ法は、所定の高温下において、基板上に所定の原料ガスを順次供給してエピタキシャル成長させることにより、所望の結晶層を形成する成膜技術である。
【０００４】
【非特許文献１】
S.keller, T-F.Wu, N.Ziang, J.J.Xu, B.p.Keller, P.Denbaars,U.K.Mishra, IEEE Transaction on Electron Devices, vol.48, 552(2001) "Gallium Nitride Based High Power Heterojunction Field Effect Transisitor: Process Development and Present Status at UCSB"
【０００５】
【発明が解決しようとする課題】
しかしながら、ＭＯＣＶＤ法を利用した成膜を行う場合には、以下の問題点がある。
【０００６】
ＭＯＣＶＤ法によって、基板上に、例えば、ＧａＮ層及びＡｌxＧａ1-xＮ（０＜ｘ＜１）層を順次に結晶成長させて積層体を形成する場合がある。このとき、結晶成長後の冷却（降温）工程において、表面が露出しているＡｌＧａＮ層にＧａＮ層との熱膨張係数（線膨張係数）の差に起因する不所望な内部応力がかかる。
【０００７】
その結果、この出願に係る発明者は、結晶成長直後は平坦（平滑）であったＡｌxＧａ1-xＮ層表面が、冷却後の室温下ではひび割れたような構造を呈することを、図１１に示す原子間力顕微鏡 (Atomic Force Microscopy：ＡＦＭ 以下、ＡＦＭと称する。）による画像によって確認している。図１１は、表面が露出された状態で冷却させたＡｌxＧａ1-xＮ層のうち、縦１μｍ及び横１μｍ四方の領域に対して走査（走査速度：約１．２Ｈｚ）を行った場合のＡＦＭ画像である。図中の（ａ）で示す白色領域を基準面（ＡＦＭ探針との接触面）として、（ｃ）で示す黒色領域は基準面から約１０ｎｍの深さを有する凹状領域である。また、（ｂ）で示す灰色領域は、黒色領域（ｃ）よりも浅い深さ（＜１０ｎｍ）の凹状領域である。図１１に示すように、ＡｌxＧａ1-xＮ層表面には、複数の凹状領域が形成されており著しく粗い表面状態を呈している。より詳細には、これらひび割れは、深さが３ｎｍ〜７ｎｍ程度、及び、幅が１０ｎｍ〜３０ｎｍ程度にまで及んでいることが確認されている。
【０００８】
そのため、例えば、ＧａＮ系ＨＥＭＴ等のように、ＡｌxＧａ1-xＮ層上にゲート電極を設ける構成の場合には、ＡｌxＧａ1-xＮ層とゲート電極との接触面が凹凸となるため正常なＦＥＴ動作が損なわれ、デバイスの電気特性評価を正確に行うことができない。
【０００９】
また、この接触面の凹凸によってＡｌxＧａ1-xＮ層とゲート電極との密着力が弱まるために、ゲート電極が脱落する恐れもある。
【００１０】
そこで、上記の非特許文献１ によれば、ＭＯＣＶＤ法によるＡｌxＧａ1-xＮ層の結晶成長を、アンモニア（ＮＨ3）ガスを低流量とし金属種の表面移動速度を高くした条件下で行うことにより、図１１に示すようなＡｌxＧａ1-xＮ層表面のひび割れたような構造の誘因となるグレイン（結晶粒子）の発生を抑制できることが開示されている。
【００１１】
しかしながら、アンモニア流量を最適化することによりＡｌxＧａ1-xＮ層表面を平坦化させる手法を、装置依存性が高いＭＯＣＶＤ法に適用するのは困難である。
【００１２】
すなわち、上記非特許文献１に記載されたアンモニア流量が、全てのＭＯＣＶＤ装置に必ずしも適用される最適値とは限らないうえに、例えば、装置自体の制御能力を超えたアンモニア流量が最適値となる場合もあるため、この非特許文献１に記載の手法が汎用な平坦化方法であるとは言い難い。
【００１３】
そこで、従来より、有機金属気相成長法で結晶成長させて作られる積層体の表面を平坦化する手法の出現が望まれていた。
【００１４】
【課題を解決するための手段】
そこで、この発明の半導体装置の製造方法は、下記のような構成上の特徴を有する。
【００１５】
すなわち、第１の半導体装置の製造方法は、熱膨張係数ＡのＧａＮからなる第１半導体層の上に熱膨張係数Ｂ（但し、Ａ＜Ｂ）のＡｌ ｘ Ｇａ １−ｘ Ｎ（０＜ｘ＜１）からなる第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、基板上に、有機金属気相成長法によって、所定の高温度Ｔ １ ℃下で、第１半導体層、第２半導体層、及び、熱膨張係数ＡのＧａＮからなる第３半導体層を順次設けて構造体を形成する構造体形成工程と、構造体を所定の温度Ｔ ２ ℃（但し、Ｔ ２ ＜Ｔ １ ）にまで冷却する冷却工程と、第３半導体層を反応性イオンエッチングにより除去して第２半導体層を露出させる第３半導体層除去工程とを含み、第３半導体層除去工程の後に、露出する前記第２半導体層の表面上に、互いに離間されてなる金属製の制御電極、第１主電極及び第２主電極をそれぞれ形成する電極形成工程を含むことを特徴とする。
第２の半導体装置の製造方法は、前述の第１半導体層と前述の第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、前述の構造体形成工程と、前述の冷却工程と、前述の第３半導体層除去工程とを含み、第３半導体層除去工程の後に、露出する第２半導体層上に絶縁層を形成する絶縁層形成工程と、絶縁層上の一部に制御電極を形成する制御電極形成工程と、絶縁層のうち、制御電極と第２半導体層との間の絶縁層を挟む位置の各々を除去して第２半導体層を露出させる絶縁層除去工程と、露出する第２半導体層上の各々に、制御電極と非接触となるように第１主電極及び第２主電極を形成する第１・第２主電極形成工程とを含むことを特徴とする。
第３の半導体装置の製造方法は、前述の第１半導体層と前述の第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、前述の構造体形成工程と、前述の冷却工程と、前述の第３半導体層除去工程とを含み、冷却工程の後であって第３半導体層除去工程の前に、第３半導体層上に所定距離離間した第１主電極及び第２主電極とを各々形成する第１・第２主電極形成工程と、第３半導体層除去工程では、第３半導体層のうち、第１主電極が形成された部分と第２主電極が形成された部分とを所定距離離間され残存させるように第３半導体層を除去し、第３半導体層除去工程の後に、第１及び第２主電極間に露出する第２半導体層上に、第３半導体層の各々と非接触となるように制御電極を形成する制御電極形成工程とを含むことを特徴とする。
【００１６】
この発明に係る半導体装置の製造方法によれば、従来、冷却（降温）工程において第１半導体層と第２半導体層との熱膨張係数の差に起因して当該第２半導体層に発生していた内部応力を、第３半導体層によって緩和（軽減）させることができる。その結果、第３半導体層除去工程後の第２半導体層表面を、従来よりも平坦（平滑）化させることができる。
【００１７】
【発明の実施の形態】
以下、図１〜図１０を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明に係る半導体装置の製造方法の一構成例を断面の切り口で示す工程図である。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明を図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング（斜線）は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００１８】
＜第１の実施の形態＞
図１〜図５及び図１０を参照して、この発明の第１の実施の形態に係る半導体装置の製造方法につき説明する。尚、図１０は、以下に述べる各工程及び各工程に対応する基板温度（℃）の関係について概略的に示す図である。
【００１９】
この実施の形態では、一例として、ＧａＮ系ＨＥＭＴの製造方法につき説明する。尚、以下に説明する各層の成膜は一般的な有機金属気相成長法（ＭＯＣＶＤ）法を用いて行うこととし、供給するIII族原料としてはアルキル基を構成要素とする有機金属化合物であるトリメチルガリウム（Ｇａ（ＣＨ3）3）トリメチルアルミニウム（Ａｌ（ＣＨ3）3）を用い、Ｖ族元素としてはアンモニア（ＮＨ3）を用いる。また、各層を結晶成長させる際の具体的な方法については従来公知であるため、その詳細な説明は割愛する。
【００２０】
先ず、構造体形成工程として、基板上に、ＭＯＣＶＤ法によって、所定の高温度Ｔ1℃下で、熱膨張係数Ａの第１半導体層、熱膨張係数Ｂ（但し、Ａ＞Ｂ、若しくは、Ａ＜Ｂ）の第２半導体層、及び、Ａ＞Ｂの場合にはＣ＞Ｂ、Ａ＜Ｂの場合にはＣ＜Ｂを満足するような熱膨張係数Ｃの第３半導体層を順次設けて構造体を形成する。
【００２１】
そこで、先ず、Ｃ軸配向サファイア（Ａｌ2Ｏ3）基板１２上に、第１半導体層としてＧａＮチャネル層２０（熱膨張係数（ここでは、線膨張係数とする。）Ａ＝５．４×１０-6／K）と、第２半導体層としてｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２（熱膨張係数Ｂ＝５．６〜５．７×１０-6／K）とを順次具える前駆積層体２５’を形成する（図３（Ａ））。
【００２２】
より詳細には、ＭＯＣＶＤ装置内（このときの装置内温度は、Ｔ2℃とする。この温度Ｔ2℃は、例えば、２０℃から１００℃の範囲内の温度とする。）に設置されたサファイア基板１２を、例えば、４００℃から６００℃の範囲内の温度Ｔa℃に加熱した後、当該サファイア基板１２上に、低温で非晶質（アモルファス）状態のＧａＮ層１４（低温バッファ層）を、例えば、１０ｎｍから５０ｎｍの範囲内の膜厚で表面を平坦に形成する（図１（Ａ））。尚、図１０中、時刻ｔAは基板設置時であり、時刻ｔAから時刻ｔBまでが基板加熱時間であり、時刻ｔBから時刻ｔCまでが非晶質ＧａＮ層１４の成膜時間である。
【００２３】
その後、サファイア基板１２を、９５０℃から１１５０℃の範囲内の温度（すなわち、成長温度Ｔ1℃）として、例えば、約１０４０℃まで加熱する昇温過程において、以下の形成を順次行う。
【００２４】
先ず、成長温度Ｔ1℃（ここでは、約１０４０℃）までの昇温過程において、非晶質状態のＧａＮ層１４を結晶状態のＧａＮ層１６に改質させる。
【００２５】
より具体的には、Ｔ1℃までの昇温過程において、非晶質状態のＧａＮ層１４は基板面側から多数の成長核を有する柱状組織に変質していく。この柱状組織への変質の間、反応ガスによる非晶質ＧａＮ層１４のエッチングも同時に進行するが、柱状組織の変質速度の増大によって基板表面上にＧａＮバッファ層１６を一様に形成することができる。尚、成長温度Ｔ1℃までの昇温時間は、低温バッファ層であるＧａＮ層１４が柱状組織であるＧａＮバッファ層１６に変質するのに充分であり、且つ、成長温度Ｔ1℃までの昇温過程の間にＧａＮ層１４が反応ガスによってエッチングされずに残留する時間内となるように設定する必要がある。
【００２６】
そこで、例えば、Ｔa＝５００℃において非晶質ＧａＮ層１４を２０ｎｍの膜厚で堆積させた後、Ｔ1＝１０４０℃までの昇温過程において当該非晶質ＧａＮ層１４をＧａＮバッファ層１６に改質させる場合には、昇温時間の最適値は７分程度である。尚、昇温時間の最適値はこれに限られるものではなく、低温バッファ層の種類（ＧａＮやＡｌＮ）、膜厚、堆積時のガス種、ガス流量、及び、ＭＯＣＶＤ装置の仕様などに依存する。また、成長温度Ｔ1℃としては、好ましくは９５０℃から１１５０℃の範囲内の温度であり、より好ましくは１０００℃から１１００℃の範囲内の温度とするのが良い。そうすることにより、良質な結晶性を有するＧａＮバッファ層１６を形成することができる。尚、図１０中、時刻ｔCから時刻ｔDまでが、ＧａＮバッファ層１６の固相成長時間である。
【００２７】
続いて、Ｔ1℃に到達後、ＧａＮバッファ層１６上に、有機金属気相成長法により、均一かつ高密度になるようにＧａＮ成長核１８を形成する（図１（Ｂ））。
【００２８】
続いて、成長温度Ｔ1℃下において、ＧａＮ成長核１８をシードとして、お互いの結晶配向性が僅かにずれた多数のＧａＮ結晶粒界を再成長させる。その結果、隣接する結晶粒同士が合体や転位を繰り返すことにより、結晶配向性の揃った比較的欠陥の少ない良好な単結晶である（アンドープ）ＧａＮチャネル層２０を、例えば、２０００ｎｍから５０００ｎｍの範囲内の膜厚で形成することができる（図１（Ｃ））。尚、図１０中、時刻ｔDから時刻ｔEまでが、ＧａＮチャネル層２０の成膜時間である。また、欠陥の少ない良好な結晶性を有するＧａＮチャネル層２０を得るためにも、当該ＧａＮチャネル層２０の膜厚を１００ｎｍ以上とするのが好適である。
【００２９】
そこで、図２（Ａ）に、上述した過程を経て得られた、結晶配向性が揃った状態、すなわち、結晶成長条件が最適化された状態のＧａＮチャネル層２０表面のＡＦＭ画像を示す。図２（Ａ）は、ＧａＮチャネル層２０表面のうち、縦１μｍ及び横１μｍ四方の領域に対して走査（走査速度：約０．９Ｈｚ）を行った場合のＡＦＭ画像である。図中の（ａ）で示す白色領域を基準面として、（ｃ）で示す黒色領域は基準面から約１０ｎｍの深さを有する凹状領域である。また、（ｂ）で示す灰色領域は、黒色領域（ｃ）よりも浅い深さ（＜１０ｎｍ）の凹状領域である。
【００３０】
図２（Ａ）に示すように、結晶成長条件が最適化されたＧａＮ層２０表面は、大部分が白色領域（ａ）、すなわち、六方晶ＧａＮのＣ軸長（＝０．５１８ｎｍ程度）よりも低い高さのステップ（概ね、０．２ｎｍ〜４ｎｍ程度の段差）を有する、極めて平坦な表面状態を呈している（具体的には、ＧａＮ層２０表面には、平均１０10／ｃｍ2程度の密度でピット（窪み）が存在している。）。
【００３１】
続いて、成長温度（Ｔ1℃）下において、ＧａＮチャネル層２０上にＡｌ0.2Ｇａ0.8Ｎ電子供給層２２を形成するが、ここでは、ｎ型不純物であるケイ素（Ｓｉ）を５×１０18ｃｍ-3添加しながら結晶成長させて、膜厚が１０ｎｍから２０ｎｍの範囲内であるｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２を形成する。尚、図１０中、時刻ｔEから時刻ｔFまでが、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２の成膜時間である。このとき、ＧａＮチャネル層２０とｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２との界面には、バンドギャップの差から２ＤＥＧ（２次元電子ガス）２３が形成される。また、Ａｌ0.2Ｇａ0.8Ｎ層２２の結晶成長条件は、ＧａＮ層２０を結晶成長させる際に既に設定された最適化条件とすれば良く、新たな最適化を行う必要はない。
【００３２】
こうして、サファイア基板１２上に、ＧａＮバッファ層１６、ＧａＮチャネル層２０及びＡｌ0.2Ｇａ0.8Ｎ電子供給層２２を具える前駆積層体２５’が形成される（図３（Ａ））。尚、ＧａＮチャネル層２０とｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２とのヘテロ界面に、アンドープＡｌ0.2Ｇａ0.8Ｎスペーサ層を設けても良い。スペーサ層を介挿させることによりＧａＮチャネル層２０での電子移動度を更に増大できる。
【００３３】
従来のＧａＮ系ＨＥＭＴの製造工程では、この後、前駆積層体２５’をｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２表面が露出する状態で所定温度まで冷却することにより積層体を作製していたが、この発明では、当該冷却を行う前に、更に、第２半導体層２２上に、Ａ＞Ｂの場合にはＣ＞Ｂ、Ａ＜Ｂの場合にはＣ＜Ｂを満足するような熱膨張係数Ｃの第３半導体層を設けて構造体を形成する。このときの成長温度を、上述の第１及び第２半導体層の成長温度と同様にＴ1℃とする。
【００３４】
この実施の形態では、上述したように、Ａ（＝５．４×１０-6／K）＜Ｂ（＝５．６〜５．７×１０-6／K）であることから、Ｃ＜Ｂを満足する熱膨張係数Ｃを有する第３半導体層として、例えば、ＧａＮ層（熱膨張係数Ｃ（＝Ａ）＝５．４×１０-6／K）２６を１０ｎｍから２０ｎｍの範囲内の膜厚でｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に形成して、構造体５０を得る（図３（Ｂ））。尚、図１０中、時刻ｔFから時刻ｔGまでが、ＧａＮ層２６の成膜時間であり構造体５０を完成させる。また、ＧａＮ層２６が成膜される間、当該ＧａＮ層２６表層部では、ＧａＮ層２６の構成原子の蒸着及び蒸発が繰り返されている。また、第３半導体層２６はＧａＮ層のみに限定されず、上述した条件を満足する熱膨張係数Ｃを有する材料であれば良い。しかし、第３半導体層をＧａＮチャネル層２０と同一材料とすることにより、第３半導体層を結晶成長させる新たな供給ガスを追加する必要がなくＭＯＣＶＤ装置構成を簡便にでき好適である。
【００３５】
次に、冷却工程として、構造体５０を所定温度Ｔ2℃（但し、Ｔ2＜Ｔ1）にまで冷却する。ここでのＴ2℃は、例えば、２０℃から１００℃の範囲内の温度とする。
【００３６】
例えば、構造体５０をＴ2℃まで放冷した後、ＭＯＣＶＤ装置から取り出す。尚、図１０中、時刻ｔGから時刻ｔHまでが、構造体５０の冷却時間である。また、この冷却工程は、例えば、成膜終了直後にＭＯＣＶＤ装置内のヒータの電源を切り（ＯＦＦにする）、自然降温させて行うことができる。周囲の環境温度にも依存するが、ヒータ電源を切った後１時間〜１時間３０分程度放置することにより積層体５０をＭＯＣＶＤ装置から取り出すことができる。また、放冷後の第３半導体層であるＧａＮ層２６表面は、図２（Ａ）と実質同様に、六方晶ＧａＮのＣ軸長（＝０．５１８ｎｍ程度）よりも低い高さのステップ（概ね、０．２ｎｍ〜４ｎｍ程度の段差）を有する、極めて平坦な表面状態を呈している。
【００３７】
尚、所定温度Ｔ2℃の温度は、必ずしも２０℃から１００℃の範囲内の温度に限定されず、構造体５０表層のＧａＮ層２６の劣化が発生しない温度として、ＧａＮ層２６の表層部分から当該ＧａＮ層２６層の構成原子の蒸着後の蒸発（ここでは、再蒸発）が停止する温度、例えば、低温バッファ層の成長温度未満の温度とすることができる。
【００３８】
次に、第３半導体層除去工程として、冷却された第３半導体層２６を除去して第２半導体層２２を露出させる。
【００３９】
具体的には、比較的試料に与えるダメージの小さい塩素（Ｃｌ2）系や塩化ホウ素（ＢＣｌ3）等をエッチングガスとする誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ）や電子サイクロトン反応性イオンエッチング（ＥＣＲ）等のドライエッチングを利用して、室温環境下でＧａＮ層２６を除去する。
【００４０】
そこで、エッチングガスとして、水素（Ｈ2）及びメタン（ＣＨ4）を含有する塩素系ガスを用いたＩＣＰ−ＲＩＥを行いＧａＮ層２６を除去して、Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２表面を露出させる（図３（Ｃ））。
【００４１】
そこで、図２（Ｂ）に、このドライエッチングによって露出するＡｌ0.2Ｇａ0.8Ｎ電子供給層２２表面のＡＦＭ画像を示す。図２（Ｂ）は、図２（Ａ）と同様に、１μｍ四方領域に対して走査（走査速度：約１．０Ｈｚ）を行った場合であり、図中の（ａ）で示す白色領域を基準面として、（ｃ）で示す黒色領域は基準面から約１０ｎｍの深さを有する凹状領域である。また、（ｂ）で示す灰色領域は、黒色領域（ｃ）よりも浅い深さ（＜１０ｎｍ）の凹状領域である。図２（Ｂ）に示すように、室温環境下で露出させたＡｌ0.2Ｇａ0.8Ｎ電子供給層２２の表面は、図２（Ａ）と実質同様に、六方晶ＧａＮのＣ軸長（＝０．５１８ｎｍ程度）よりも低い高さのステップ（概ね、０．２ｎｍ〜４ｎｍ程度の段差）を有する、極めて平坦な表面状態を呈しており、従来のようなひび割れ構造が形成されていないことが判る。
【００４２】
こうして、第２半導体層の表面が平坦（平滑）性を有する積層体２５を得ることができる。
【００４３】
このことから、第３半導体層２６は、冷却過程において、Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２に発生するＧａＮチャネル層２０との熱膨張係数の差による内部応力を、室温に戻るに従って緩和（軽減）させる働きを有する。尚、Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮのエッチング選択比が小さいため、ＧａＮ層２６をエッチング除去する場合にＡｌ0.2Ｇａ0.8Ｎ層２２がオーバーエッチングされることがあるが、オーバーエッチング後のＡｌ0.2Ｇａ0.8Ｎ層２２表面も良好な平坦化状態が確保されることを確認している。
【００４４】
その後、積層体２５に対して、窒素（Ｎ2）又はアルゴン（Ａｒ）雰囲気中で４００℃以上の温度で、５分から２０分間程度のアニール処理を行い、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２表面に吸着した不要なエッチングガス種の除去を行う。
【００４５】
図４に、以下に述べる各条件下でのＡｌ0.2Ｇａ0.8Ｎ層２２表面のＸ線光電子分光法（ＸＰＳ）の測定結果（ＸＰＳスペクトル）を示す。同図において、横軸は結合エネルギー（ｅＶ）を示し、縦軸はピーク強度（任意）を示している。
【００４６】
図４中の（Ａ）で示す測定グラフは、上述したＩＣＰ−ＲＩＥ（ここでは、エッチングガスとしてＢＣｌ3を使用。）直後のＡｌ0.2Ｇａ0.8Ｎ層２２表面のスペクトルである。また、（Ｂ）で示す測定グラフは、上述したアニール処理を施した直後のＡｌ0.2Ｇａ0.8Ｎ層２２表面のスペクトルである。また、（Ｃ）で示す測定グラフは、比較として、Ａｌ0.2Ｇａ0.8Ｎ層２２形成後（図３（Ａ）参照）、アンモニアボイル（５０℃の温度で約１５分間）によって表面洗浄した直後のＡｌ0.2Ｇａ0.8Ｎ層２２表面のスペクトルである。
【００４７】
図４で示した（Ａ）及び（Ｂ）のスペクトルから明らかなように、アニール処理によって、結合エネルギー１９９．５（ｅＶ）付近にあるＣl原子に帰属するピークが消失していることから、ｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２表面に吸着していたＣlが除去されたことが判る。
【００４８】
次に、上述した積層体２５を基板本体として、この基板本体に半導体の主要の電極を形成する。電極形成工程として、露出する第２半導体層２２の上側に、互いに離間されてなる、制御電極、第１主電極及び第２主電極を形成する。この構成例では、第２半導体層の上面にこれら電極を形成する。
【００４９】
具体的には、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２の少なくとも一部を所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）をフォトリソグラフィによって形成する（以下、単にレジストパターンを形成すると称する。）。
【００５０】
その後、このレジストパターンをマスクとして、当該マスクの上方から、制御電極（ゲート電極）用金属として、例えば、ニッケル（Ｎｉ）及び金（Ａｕ）を順次蒸着して第１積層金属３２を形成する。より詳しくは、一例として、ニッケルの膜厚を５０ｎｍ及び金の膜厚を７００ｎｍとなるようにそれぞれ蒸着させる。その後、リフトオフ法によってレジストパターンを除去し、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に第１積層金属からなる所定幅のストライプ状のゲート電極３２を形成する（図５（Ａ））。
【００５１】
その後、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２のうち、ゲート電極３２を挟むような位置であって、かつ、ゲート電極３２と非接触となるような領域を所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）を形成する。
【００５２】
その後、このレジストパターンをマスクとして、当該マスクの上方から、第１主電極（ソース電極）及び第２主電極（ドレイン電極）用金属として、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）及び金（Ａｕ）を順次蒸着して第２積層金属３３を形成する。より詳しくは、一例として、チタンの膜厚を１５ｎｍ、アルミニウムの膜厚を２００ｎｍ及び金の膜厚を６００ｎｍなるようにそれぞれ蒸着させる。その後、リフトオフ法によってレジストパターンを除去し、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に第２積層金属からなる所定幅のストライプ状のソース電極３４及びドレイン電極３６を形成して、ＧａＮ系ＨＥＭＴ１０を完成させる（図５（Ｂ））。
【００５３】
上述した説明から明らかなように、この実施の形態では、第１半導体層（ここでは、ＧａＮ層２０）及び第２半導体層（ここでは、Ａｌ0.2Ｇａ0.8Ｎ層）の熱膨張係数の関係に基づいて決定される熱膨張係数条件を満たす第３半導体層（ここでは、ＧａＮ層２６）によってＡｌ0.2Ｇａ0.8Ｎ層２２を被膜した状態で、冷却（降温）工程を行っている。
【００５４】
その結果、従来のようにＡｌ0.2Ｇａ0.8Ｎ電子供給層２２表面を露出させた状態で冷却過程を行っていた場合に比べて、第３半導体層によって、ＧａＮ層２０とＡｌ0.2Ｇａ0.8Ｎ電子供給層２２との熱膨張係数の差に起因してＡｌ0.2Ｇａ0.8Ｎ電子供給層に発生する内部応力を緩和させることができる。
【００５５】
よって、冷却工程後に第３半導体層を除去して得られるｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２表面を、従来よりも平坦化させることができる。
【００５６】
従って、Ａｌ0.2Ｇａ0.8Ｎ層２２と各電極（ゲート電極３２、ソース電極３４及びドレイン電極３６）との接触状態が従来よりも改善され、良好な電気的特性を有するＧａＮ系ＨＥＭＴが得られる。
【００５７】
＜第２の実施の形態＞
図６及び図７を参照して、この発明の第２の実施の形態に係る半導体装置の製造方法につき説明する。
【００５８】
第２の実施の形態では、第１の実施の形態と同様に、基板１２から第２半導体層２２までの積層体２５によって基板本体を構成しているが、更に、第２半導体層のｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２上に絶縁膜を介して制御電極を形成することにより、ヘテロ構造を有するＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）を形成している点が相違している。以下、この相違点を主に説明し、第１の実施の形態と重複する説明は省略する（以下の実施の形態についても同様。）。
【００５９】
先ず、第１の実施の形態と同様にして構造体形成工程から第３半導体層除去工程までを行う。
【００６０】
次に、第３半導体層除去工程の後に、絶縁層形成工程として、露出する第２半導体層上に絶縁層を形成する。
【００６１】
具体的には、露出する第２半導体層であるｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に、絶縁層として、例えば、シリコン酸化膜（ＳｉＯ2）３０を、例えば、１０ｎｍから１５ｎｍの範囲内の膜厚となるように形成する（図６（Ａ））。こうして、この構成例では、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）を製造することとする。尚、絶縁層には、シリコン酸化膜の他にシリコン窒化膜（Ｓｉ3Ｎ4）等を用いても良い。シリコン窒化膜を用いる場合には、例えば、１０ｎｍから３０ｎｍの範囲内の膜厚とすることができる。
【００６２】
その後、制御電極形成工程として、第１の実施の形態と同様の方法によって、絶縁層であるシリコン酸化膜３０上の一部に、第１積層金属からなる所定幅のストライプ状の制御電極であるゲート電極３２を形成する（図６（Ｂ））。
【００６３】
その後、絶縁層除去工程として、絶縁層のうち、ゲート電極３２とｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２との間の絶縁膜を挟む位置の各々を除去して、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２を露出させる。
【００６４】
具体的には、ゲート電極３２を挟む位置であって、かつ、後工程で第１及び第２主電極（ソース電極３４、ドレイン電極３６）が形成されるｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上を覆っているシリコン酸化膜の各々を、任意好適なフォトリソ・エッチングによって除去する（図６（Ｃ））。
【００６５】
その後、第１・第２主電極形成工程として、絶縁層除去工程によって露出されたｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上の各々に、ゲート電極３２と非接触となるように第１主電極（例えば、ソース電極３４）及び第２主電極（例えば、ドレイン電極３６）を形成する。
【００６６】
具体的には、露出するｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２を、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、当該マスクの上方から、第１の実施の形態と同様の方法によって、第２積層金属３３を形成する。その後、リフトオフ法によってレジストパターンを除去し、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に第２積層金属からなる所定幅のストライプ状のソース電極３４及びドレイン電極３６を形成して、ヘテロ構造を有するＭＯＳＦＥＴ１５を完成させる（図７）。
【００６７】
また、このＭＯＳＦＥＴ１５では、積層体２５の表面領域のうちソース電極３４及びドレイン電極３６以外の領域はシリコン酸化膜３０で覆われている。よって、シリコン酸化膜３０を素子の保護膜として利用することができ、安定した電気的特性を有するＭＩＳＦＥＴ（ＭＯＳＦＥＴ）が得られる。
【００６８】
上述した説明から明らかなように、この実施の形態では、第１の実施の形態と同様に、冷却工程後に第３半導体層を除去して得られるｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２表面を、従来よりも平坦化させることができる。
【００６９】
従って、Ａｌ0.2Ｇａ0.8Ｎ層２２とソース電極３４及びドレイン電極３６との接触状態、並びに、Ａｌ0.2Ｇａ0.8Ｎ層２２とゲート絶縁層であるシリコン酸化膜３０との接触状態が従来よりも改善され、良好な電気特性を有するＭＩＳＦＥＴ（ＭＯＳＦＥＴ）が得られる。
【００７０】
＜第３の実施の形態＞
図８及び図９を参照して、この発明の第３の実施の形態に係る半導体装置の製造方法につき説明する。
【００７１】
第３の実施の形態では、第１の実施の形態と同様に、基板１２から第２半導体層２２までの積層体２５によって基板本体を構成しているが、更に、第２半導体層のｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２上に第３半導体層２７をコンタクト層として一部残存させてリセス構造を形成してる点が主に相違している。
【００７２】
先ず、第１の実施の形態と同様にして構造体形成工程を行うが、この実施の形態では、第３半導体層を、ｎ型不純物であるケイ素を５×１０18ｃｍ-3添加しながら結晶成長させてｎ型ＧａＮ層２７とする（図８（Ａ））。このときの成長温度は、前述のＴ1℃とする。その後、第１の実施の形態と同様に、室温Ｔ2℃までの冷却工程を行う。
【００７３】
次に、第３半導体層除去工程の前に、第１・第２主電極形成工程として、第３半導体層であるｎ型ＧａＮ層２７上に、所定距離離間した、例えば、ストライプ状の第１主電極（ソース電極）及び第２主電極（ドレイン電極）を各々形成する。すなわち、この構成例では、これら電極を、第２半導体層２２の上側にコンタクト層２７を介して形成する。
【００７４】
具体的には、ｎ型ＧａＮ層２７のうち所定距離離間する領域に所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）を各々形成して、第１の実施の形態と同様の方法によって第２積層金属３３を蒸着させる。
【００７５】
その後、リフトオフ法によってレジストパターンを除去して、ｎ型ＧａＮ層上に第２積層金属からなる所定幅のストライプ状のソース電極３４及びドレイン電極３６を形成する（図８（Ｂ））。
【００７６】
次に、第３半導体層除去工程では、第３半導体層２７のうちソース電極３４及びドレイン電極３６が形成された第３半導体層２７が、所定距離離間されて残存するように除去する。
【００７７】
具体的には、ｎ型ＧａＮ層２７のうち、ソース電極３４及びドレイン電極３６に挟まれる領域を所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）を形成し、レジストパターンをマスクとしてＩＣＰ−ＲＩＥを行う。こうして、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２の一部を露出させるとともに残存するｎ型ＧａＮコンタクト層２７を形成した後、レジストパターンを除去する（図８（Ｃ））。
【００７８】
その後、露出するｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２の少なくとも一部を所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターンを形成して、第１の実施の形態と同様の方法によって第１積層金属３２を蒸着させる。
【００７９】
その後、リフトオフ法によってレジストパターンを除去して、Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に第１積層金属からなる所定幅のストライプ状のゲート電極３２を形成して、リセス構造を有するＧａＮ系ＨＥＭＴ１０を完成させる（図９）。
【００８０】
尚、この実施の形態では、ソース電極３４及びドレイン電極３６を形成後にゲート電極３２を形成しているが、ゲート電極３２の形成後にソース電極３４及びドレイン電極３６を形成しても良い。但し、通常、形成されたソース電極３４及びドレイン電極３６に対してアニール処理が施されるために、この実施の形態の形成方法とすれば、ゲート電極が当該アニール処理下に晒されない構成にでき良質なショットキー接触が得られる。
【００８１】
上述した説明から明らかなように、この実施の形態で製造されたＧａＮ系ＨＥＭＴは、第１の実施の形態と同様の効果を得ることができる。
【００８２】
更に、この実施の形態では、Ａｌ0.2Ｇａ0.8Ｎ層２２とゲート電極３２との接触状態が改善されるうえに、ｎ型ＧａＮコンタクト層上にソース電極３４及びドレイン電極３６が形成されたリセス構造である。
【００８３】
よって、ｎ型ＧａＮコンタクト層２７とソース電極３４及びドレイン電極３６との間のオーミック接触抵抗を低減でき、より一層良好な電気的特性を有するＧａＮ系ＨＥＭＴを得ることができる。
【００８４】
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
【００８５】
例えば、この発明が適用される半導体装置としては、上述したＨＥＭＴのみに限定されるものではなく、ＨＦＥＴやＭＩＳＦＥＴ等であっても良い。
【００８６】
更に、平坦性を要する第２半導体層を最終的に最表層とする構成の他に、第２半導体層を積層界面とする構成であってもこの発明を適宜適用することができる。
【００８７】
また、各実施の形態ではサファイア基板を用いたが、炭化ケイ素（ＳｉＣ）基板等であっても良い。尚、炭化ケイ素基板を用いる場合には、バッファ層を窒化アルミニウム（ＡｌＮ）で形成するのが好適である。
【００８８】
また、各実施の形態における第２半導体層の組成比はＡｌ0.2Ｇａ0.8Ｎのみに限定されず、目的や設計に応じて任意好適な組成比とすることができる。
【００８９】
【発明の効果】
上述した説明から明らかなように、この発明によれば、第３半導体層によって第２半導体層を被覆することにより、従来のように第２半導体層表面を露出させて冷却過程を行っていた場合に比べ、第１半導体層と第２半導体層との間の熱膨張係数の差によって第２半導体層に発生していた内部応力を緩和できる。
【００９０】
その結果、第３半導体層を除去して得られる第２半導体層表面を従来よりも平坦化させることができるので、第２半導体層の表面粗さによって電気的特性が損なわれる懸念のない良好な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図２】この発明の第１の実施の形態の説明に供する、原子間力電子顕微鏡（ＡＦＭ）画像である。
【図３】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図４】この発明の第１の実施の形態の説明に供する、Ｘ線光電子分光法（ＸＰＳ）による測定スペクトルである。
【図５】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図６】（Ａ）〜（Ｃ）は、この発明の第２の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図７】この発明の第２の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図８】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図９】この発明の第３の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図１０】この発明の第１の実施の形態の半導体装置の製造工程の説明に供する図である。
【図１１】従来のＡｌＧａＮ層の表面状態の説明に供する図である。
【符号の説明】
１０：ＧａＮ系ＨＥＭＴ
１２：サファイア基板
１４：非晶質ＧａＮ層
１６：ＧａＮバッファ層
１５：ＭＯＳＦＥＴ
１８：ＧａＮ成長核
２０：ＧａＮチャネル層
２２：ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層
２３：２ＤＥＧ（２次元電子ガス）
２５’：前駆積層体
２５：積層体
２６：ＧａＮ層
２７：ｎ型ＧａＮ層
３０：シリコン酸化膜
３２：ゲート電極（第１積層金属）
３３：第２積層金属
３４：ソース電極
３６：ドレイン電極
５０：構造体
【発明の属する技術分野】
この発明は、有機金属気相成長法（ＭＯＣＶＤ）を利用して製造される積層体を具える半導体装置に関する。
【０００２】
【従来の技術】
異種化合物半導体層によるヘテロ接合界面で量子化された２次元電子ガス（２ＤＥＧ）を利用した高電子移動度トランジスタ(High Electron Mobility Transistor:ＨＥＭＴ 以下、ＨＥＭＴと称する。)は、高速・高周波動作特性及び低雑音特性等に優れているため、現在、マイクロ波機器等の高出力デバイスに利用されている。特に、ＧａＮチャネル層とｎ型ＡｌxＧａ1-xＮ（０＜ｘ＜１）電子供給層とのヘテロ接合を具える窒化ガリウム（ＧａＮ）系ＨＥＭＴ（より詳しくは、ＧａＮ／ＡｌＧａＮ系ＨＥＭＴ）は、種々の優れた電気的特性を発揮することから現在研究が盛んに行われている。
【０００３】
ところで、基板上に、こうした化合物半導体層をエピタキシャル成長させてヘテロ接合を形成する場合に、有機金属気相成長法（Metal-organic Chemical Vapor Deposition：ＭＯＣＶＤ 以下、ＭＯＣＶＤと称する。）が広く利用されている。ＭＯＣＶＤ法は、所定の高温下において、基板上に所定の原料ガスを順次供給してエピタキシャル成長させることにより、所望の結晶層を形成する成膜技術である。
【０００４】
【非特許文献１】
S.keller, T-F.Wu, N.Ziang, J.J.Xu, B.p.Keller, P.Denbaars,U.K.Mishra, IEEE Transaction on Electron Devices, vol.48, 552(2001) "Gallium Nitride Based High Power Heterojunction Field Effect Transisitor: Process Development and Present Status at UCSB"
【０００５】
【発明が解決しようとする課題】
しかしながら、ＭＯＣＶＤ法を利用した成膜を行う場合には、以下の問題点がある。
【０００６】
ＭＯＣＶＤ法によって、基板上に、例えば、ＧａＮ層及びＡｌxＧａ1-xＮ（０＜ｘ＜１）層を順次に結晶成長させて積層体を形成する場合がある。このとき、結晶成長後の冷却（降温）工程において、表面が露出しているＡｌＧａＮ層にＧａＮ層との熱膨張係数（線膨張係数）の差に起因する不所望な内部応力がかかる。
【０００７】
その結果、この出願に係る発明者は、結晶成長直後は平坦（平滑）であったＡｌxＧａ1-xＮ層表面が、冷却後の室温下ではひび割れたような構造を呈することを、図１１に示す原子間力顕微鏡 (Atomic Force Microscopy：ＡＦＭ 以下、ＡＦＭと称する。）による画像によって確認している。図１１は、表面が露出された状態で冷却させたＡｌxＧａ1-xＮ層のうち、縦１μｍ及び横１μｍ四方の領域に対して走査（走査速度：約１．２Ｈｚ）を行った場合のＡＦＭ画像である。図中の（ａ）で示す白色領域を基準面（ＡＦＭ探針との接触面）として、（ｃ）で示す黒色領域は基準面から約１０ｎｍの深さを有する凹状領域である。また、（ｂ）で示す灰色領域は、黒色領域（ｃ）よりも浅い深さ（＜１０ｎｍ）の凹状領域である。図１１に示すように、ＡｌxＧａ1-xＮ層表面には、複数の凹状領域が形成されており著しく粗い表面状態を呈している。より詳細には、これらひび割れは、深さが３ｎｍ〜７ｎｍ程度、及び、幅が１０ｎｍ〜３０ｎｍ程度にまで及んでいることが確認されている。
【０００８】
そのため、例えば、ＧａＮ系ＨＥＭＴ等のように、ＡｌxＧａ1-xＮ層上にゲート電極を設ける構成の場合には、ＡｌxＧａ1-xＮ層とゲート電極との接触面が凹凸となるため正常なＦＥＴ動作が損なわれ、デバイスの電気特性評価を正確に行うことができない。
【０００９】
また、この接触面の凹凸によってＡｌxＧａ1-xＮ層とゲート電極との密着力が弱まるために、ゲート電極が脱落する恐れもある。
【００１０】
そこで、上記の非特許文献１ によれば、ＭＯＣＶＤ法によるＡｌxＧａ1-xＮ層の結晶成長を、アンモニア（ＮＨ3）ガスを低流量とし金属種の表面移動速度を高くした条件下で行うことにより、図１１に示すようなＡｌxＧａ1-xＮ層表面のひび割れたような構造の誘因となるグレイン（結晶粒子）の発生を抑制できることが開示されている。
【００１１】
しかしながら、アンモニア流量を最適化することによりＡｌxＧａ1-xＮ層表面を平坦化させる手法を、装置依存性が高いＭＯＣＶＤ法に適用するのは困難である。
【００１２】
すなわち、上記非特許文献１に記載されたアンモニア流量が、全てのＭＯＣＶＤ装置に必ずしも適用される最適値とは限らないうえに、例えば、装置自体の制御能力を超えたアンモニア流量が最適値となる場合もあるため、この非特許文献１に記載の手法が汎用な平坦化方法であるとは言い難い。
【００１３】
そこで、従来より、有機金属気相成長法で結晶成長させて作られる積層体の表面を平坦化する手法の出現が望まれていた。
【００１４】
【課題を解決するための手段】
そこで、この発明の半導体装置の製造方法は、下記のような構成上の特徴を有する。
【００１５】
すなわち、第１の半導体装置の製造方法は、熱膨張係数ＡのＧａＮからなる第１半導体層の上に熱膨張係数Ｂ（但し、Ａ＜Ｂ）のＡｌ ｘ Ｇａ １−ｘ Ｎ（０＜ｘ＜１）からなる第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、基板上に、有機金属気相成長法によって、所定の高温度Ｔ １ ℃下で、第１半導体層、第２半導体層、及び、熱膨張係数ＡのＧａＮからなる第３半導体層を順次設けて構造体を形成する構造体形成工程と、構造体を所定の温度Ｔ ２ ℃（但し、Ｔ ２ ＜Ｔ １ ）にまで冷却する冷却工程と、第３半導体層を反応性イオンエッチングにより除去して第２半導体層を露出させる第３半導体層除去工程とを含み、第３半導体層除去工程の後に、露出する前記第２半導体層の表面上に、互いに離間されてなる金属製の制御電極、第１主電極及び第２主電極をそれぞれ形成する電極形成工程を含むことを特徴とする。
第２の半導体装置の製造方法は、前述の第１半導体層と前述の第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、前述の構造体形成工程と、前述の冷却工程と、前述の第３半導体層除去工程とを含み、第３半導体層除去工程の後に、露出する第２半導体層上に絶縁層を形成する絶縁層形成工程と、絶縁層上の一部に制御電極を形成する制御電極形成工程と、絶縁層のうち、制御電極と第２半導体層との間の絶縁層を挟む位置の各々を除去して第２半導体層を露出させる絶縁層除去工程と、露出する第２半導体層上の各々に、制御電極と非接触となるように第１主電極及び第２主電極を形成する第１・第２主電極形成工程とを含むことを特徴とする。
第３の半導体装置の製造方法は、前述の第１半導体層と前述の第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、前述の構造体形成工程と、前述の冷却工程と、前述の第３半導体層除去工程とを含み、冷却工程の後であって第３半導体層除去工程の前に、第３半導体層上に所定距離離間した第１主電極及び第２主電極とを各々形成する第１・第２主電極形成工程と、第３半導体層除去工程では、第３半導体層のうち、第１主電極が形成された部分と第２主電極が形成された部分とを所定距離離間され残存させるように第３半導体層を除去し、第３半導体層除去工程の後に、第１及び第２主電極間に露出する第２半導体層上に、第３半導体層の各々と非接触となるように制御電極を形成する制御電極形成工程とを含むことを特徴とする。
【００１６】
この発明に係る半導体装置の製造方法によれば、従来、冷却（降温）工程において第１半導体層と第２半導体層との熱膨張係数の差に起因して当該第２半導体層に発生していた内部応力を、第３半導体層によって緩和（軽減）させることができる。その結果、第３半導体層除去工程後の第２半導体層表面を、従来よりも平坦（平滑）化させることができる。
【００１７】
【発明の実施の形態】
以下、図１〜図１０を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明に係る半導体装置の製造方法の一構成例を断面の切り口で示す工程図である。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明を図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング（斜線）は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００１８】
＜第１の実施の形態＞
図１〜図５及び図１０を参照して、この発明の第１の実施の形態に係る半導体装置の製造方法につき説明する。尚、図１０は、以下に述べる各工程及び各工程に対応する基板温度（℃）の関係について概略的に示す図である。
【００１９】
この実施の形態では、一例として、ＧａＮ系ＨＥＭＴの製造方法につき説明する。尚、以下に説明する各層の成膜は一般的な有機金属気相成長法（ＭＯＣＶＤ）法を用いて行うこととし、供給するIII族原料としてはアルキル基を構成要素とする有機金属化合物であるトリメチルガリウム（Ｇａ（ＣＨ3）3）トリメチルアルミニウム（Ａｌ（ＣＨ3）3）を用い、Ｖ族元素としてはアンモニア（ＮＨ3）を用いる。また、各層を結晶成長させる際の具体的な方法については従来公知であるため、その詳細な説明は割愛する。
【００２０】
先ず、構造体形成工程として、基板上に、ＭＯＣＶＤ法によって、所定の高温度Ｔ1℃下で、熱膨張係数Ａの第１半導体層、熱膨張係数Ｂ（但し、Ａ＞Ｂ、若しくは、Ａ＜Ｂ）の第２半導体層、及び、Ａ＞Ｂの場合にはＣ＞Ｂ、Ａ＜Ｂの場合にはＣ＜Ｂを満足するような熱膨張係数Ｃの第３半導体層を順次設けて構造体を形成する。
【００２１】
そこで、先ず、Ｃ軸配向サファイア（Ａｌ2Ｏ3）基板１２上に、第１半導体層としてＧａＮチャネル層２０（熱膨張係数（ここでは、線膨張係数とする。）Ａ＝５．４×１０-6／K）と、第２半導体層としてｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２（熱膨張係数Ｂ＝５．６〜５．７×１０-6／K）とを順次具える前駆積層体２５’を形成する（図３（Ａ））。
【００２２】
より詳細には、ＭＯＣＶＤ装置内（このときの装置内温度は、Ｔ2℃とする。この温度Ｔ2℃は、例えば、２０℃から１００℃の範囲内の温度とする。）に設置されたサファイア基板１２を、例えば、４００℃から６００℃の範囲内の温度Ｔa℃に加熱した後、当該サファイア基板１２上に、低温で非晶質（アモルファス）状態のＧａＮ層１４（低温バッファ層）を、例えば、１０ｎｍから５０ｎｍの範囲内の膜厚で表面を平坦に形成する（図１（Ａ））。尚、図１０中、時刻ｔAは基板設置時であり、時刻ｔAから時刻ｔBまでが基板加熱時間であり、時刻ｔBから時刻ｔCまでが非晶質ＧａＮ層１４の成膜時間である。
【００２３】
その後、サファイア基板１２を、９５０℃から１１５０℃の範囲内の温度（すなわち、成長温度Ｔ1℃）として、例えば、約１０４０℃まで加熱する昇温過程において、以下の形成を順次行う。
【００２４】
先ず、成長温度Ｔ1℃（ここでは、約１０４０℃）までの昇温過程において、非晶質状態のＧａＮ層１４を結晶状態のＧａＮ層１６に改質させる。
【００２５】
より具体的には、Ｔ1℃までの昇温過程において、非晶質状態のＧａＮ層１４は基板面側から多数の成長核を有する柱状組織に変質していく。この柱状組織への変質の間、反応ガスによる非晶質ＧａＮ層１４のエッチングも同時に進行するが、柱状組織の変質速度の増大によって基板表面上にＧａＮバッファ層１６を一様に形成することができる。尚、成長温度Ｔ1℃までの昇温時間は、低温バッファ層であるＧａＮ層１４が柱状組織であるＧａＮバッファ層１６に変質するのに充分であり、且つ、成長温度Ｔ1℃までの昇温過程の間にＧａＮ層１４が反応ガスによってエッチングされずに残留する時間内となるように設定する必要がある。
【００２６】
そこで、例えば、Ｔa＝５００℃において非晶質ＧａＮ層１４を２０ｎｍの膜厚で堆積させた後、Ｔ1＝１０４０℃までの昇温過程において当該非晶質ＧａＮ層１４をＧａＮバッファ層１６に改質させる場合には、昇温時間の最適値は７分程度である。尚、昇温時間の最適値はこれに限られるものではなく、低温バッファ層の種類（ＧａＮやＡｌＮ）、膜厚、堆積時のガス種、ガス流量、及び、ＭＯＣＶＤ装置の仕様などに依存する。また、成長温度Ｔ1℃としては、好ましくは９５０℃から１１５０℃の範囲内の温度であり、より好ましくは１０００℃から１１００℃の範囲内の温度とするのが良い。そうすることにより、良質な結晶性を有するＧａＮバッファ層１６を形成することができる。尚、図１０中、時刻ｔCから時刻ｔDまでが、ＧａＮバッファ層１６の固相成長時間である。
【００２７】
続いて、Ｔ1℃に到達後、ＧａＮバッファ層１６上に、有機金属気相成長法により、均一かつ高密度になるようにＧａＮ成長核１８を形成する（図１（Ｂ））。
【００２８】
続いて、成長温度Ｔ1℃下において、ＧａＮ成長核１８をシードとして、お互いの結晶配向性が僅かにずれた多数のＧａＮ結晶粒界を再成長させる。その結果、隣接する結晶粒同士が合体や転位を繰り返すことにより、結晶配向性の揃った比較的欠陥の少ない良好な単結晶である（アンドープ）ＧａＮチャネル層２０を、例えば、２０００ｎｍから５０００ｎｍの範囲内の膜厚で形成することができる（図１（Ｃ））。尚、図１０中、時刻ｔDから時刻ｔEまでが、ＧａＮチャネル層２０の成膜時間である。また、欠陥の少ない良好な結晶性を有するＧａＮチャネル層２０を得るためにも、当該ＧａＮチャネル層２０の膜厚を１００ｎｍ以上とするのが好適である。
【００２９】
そこで、図２（Ａ）に、上述した過程を経て得られた、結晶配向性が揃った状態、すなわち、結晶成長条件が最適化された状態のＧａＮチャネル層２０表面のＡＦＭ画像を示す。図２（Ａ）は、ＧａＮチャネル層２０表面のうち、縦１μｍ及び横１μｍ四方の領域に対して走査（走査速度：約０．９Ｈｚ）を行った場合のＡＦＭ画像である。図中の（ａ）で示す白色領域を基準面として、（ｃ）で示す黒色領域は基準面から約１０ｎｍの深さを有する凹状領域である。また、（ｂ）で示す灰色領域は、黒色領域（ｃ）よりも浅い深さ（＜１０ｎｍ）の凹状領域である。
【００３０】
図２（Ａ）に示すように、結晶成長条件が最適化されたＧａＮ層２０表面は、大部分が白色領域（ａ）、すなわち、六方晶ＧａＮのＣ軸長（＝０．５１８ｎｍ程度）よりも低い高さのステップ（概ね、０．２ｎｍ〜４ｎｍ程度の段差）を有する、極めて平坦な表面状態を呈している（具体的には、ＧａＮ層２０表面には、平均１０10／ｃｍ2程度の密度でピット（窪み）が存在している。）。
【００３１】
続いて、成長温度（Ｔ1℃）下において、ＧａＮチャネル層２０上にＡｌ0.2Ｇａ0.8Ｎ電子供給層２２を形成するが、ここでは、ｎ型不純物であるケイ素（Ｓｉ）を５×１０18ｃｍ-3添加しながら結晶成長させて、膜厚が１０ｎｍから２０ｎｍの範囲内であるｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２を形成する。尚、図１０中、時刻ｔEから時刻ｔFまでが、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２の成膜時間である。このとき、ＧａＮチャネル層２０とｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２との界面には、バンドギャップの差から２ＤＥＧ（２次元電子ガス）２３が形成される。また、Ａｌ0.2Ｇａ0.8Ｎ層２２の結晶成長条件は、ＧａＮ層２０を結晶成長させる際に既に設定された最適化条件とすれば良く、新たな最適化を行う必要はない。
【００３２】
こうして、サファイア基板１２上に、ＧａＮバッファ層１６、ＧａＮチャネル層２０及びＡｌ0.2Ｇａ0.8Ｎ電子供給層２２を具える前駆積層体２５’が形成される（図３（Ａ））。尚、ＧａＮチャネル層２０とｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２とのヘテロ界面に、アンドープＡｌ0.2Ｇａ0.8Ｎスペーサ層を設けても良い。スペーサ層を介挿させることによりＧａＮチャネル層２０での電子移動度を更に増大できる。
【００３３】
従来のＧａＮ系ＨＥＭＴの製造工程では、この後、前駆積層体２５’をｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２表面が露出する状態で所定温度まで冷却することにより積層体を作製していたが、この発明では、当該冷却を行う前に、更に、第２半導体層２２上に、Ａ＞Ｂの場合にはＣ＞Ｂ、Ａ＜Ｂの場合にはＣ＜Ｂを満足するような熱膨張係数Ｃの第３半導体層を設けて構造体を形成する。このときの成長温度を、上述の第１及び第２半導体層の成長温度と同様にＴ1℃とする。
【００３４】
この実施の形態では、上述したように、Ａ（＝５．４×１０-6／K）＜Ｂ（＝５．６〜５．７×１０-6／K）であることから、Ｃ＜Ｂを満足する熱膨張係数Ｃを有する第３半導体層として、例えば、ＧａＮ層（熱膨張係数Ｃ（＝Ａ）＝５．４×１０-6／K）２６を１０ｎｍから２０ｎｍの範囲内の膜厚でｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に形成して、構造体５０を得る（図３（Ｂ））。尚、図１０中、時刻ｔFから時刻ｔGまでが、ＧａＮ層２６の成膜時間であり構造体５０を完成させる。また、ＧａＮ層２６が成膜される間、当該ＧａＮ層２６表層部では、ＧａＮ層２６の構成原子の蒸着及び蒸発が繰り返されている。また、第３半導体層２６はＧａＮ層のみに限定されず、上述した条件を満足する熱膨張係数Ｃを有する材料であれば良い。しかし、第３半導体層をＧａＮチャネル層２０と同一材料とすることにより、第３半導体層を結晶成長させる新たな供給ガスを追加する必要がなくＭＯＣＶＤ装置構成を簡便にでき好適である。
【００３５】
次に、冷却工程として、構造体５０を所定温度Ｔ2℃（但し、Ｔ2＜Ｔ1）にまで冷却する。ここでのＴ2℃は、例えば、２０℃から１００℃の範囲内の温度とする。
【００３６】
例えば、構造体５０をＴ2℃まで放冷した後、ＭＯＣＶＤ装置から取り出す。尚、図１０中、時刻ｔGから時刻ｔHまでが、構造体５０の冷却時間である。また、この冷却工程は、例えば、成膜終了直後にＭＯＣＶＤ装置内のヒータの電源を切り（ＯＦＦにする）、自然降温させて行うことができる。周囲の環境温度にも依存するが、ヒータ電源を切った後１時間〜１時間３０分程度放置することにより積層体５０をＭＯＣＶＤ装置から取り出すことができる。また、放冷後の第３半導体層であるＧａＮ層２６表面は、図２（Ａ）と実質同様に、六方晶ＧａＮのＣ軸長（＝０．５１８ｎｍ程度）よりも低い高さのステップ（概ね、０．２ｎｍ〜４ｎｍ程度の段差）を有する、極めて平坦な表面状態を呈している。
【００３７】
尚、所定温度Ｔ2℃の温度は、必ずしも２０℃から１００℃の範囲内の温度に限定されず、構造体５０表層のＧａＮ層２６の劣化が発生しない温度として、ＧａＮ層２６の表層部分から当該ＧａＮ層２６層の構成原子の蒸着後の蒸発（ここでは、再蒸発）が停止する温度、例えば、低温バッファ層の成長温度未満の温度とすることができる。
【００３８】
次に、第３半導体層除去工程として、冷却された第３半導体層２６を除去して第２半導体層２２を露出させる。
【００３９】
具体的には、比較的試料に与えるダメージの小さい塩素（Ｃｌ2）系や塩化ホウ素（ＢＣｌ3）等をエッチングガスとする誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ）や電子サイクロトン反応性イオンエッチング（ＥＣＲ）等のドライエッチングを利用して、室温環境下でＧａＮ層２６を除去する。
【００４０】
そこで、エッチングガスとして、水素（Ｈ2）及びメタン（ＣＨ4）を含有する塩素系ガスを用いたＩＣＰ−ＲＩＥを行いＧａＮ層２６を除去して、Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２表面を露出させる（図３（Ｃ））。
【００４１】
そこで、図２（Ｂ）に、このドライエッチングによって露出するＡｌ0.2Ｇａ0.8Ｎ電子供給層２２表面のＡＦＭ画像を示す。図２（Ｂ）は、図２（Ａ）と同様に、１μｍ四方領域に対して走査（走査速度：約１．０Ｈｚ）を行った場合であり、図中の（ａ）で示す白色領域を基準面として、（ｃ）で示す黒色領域は基準面から約１０ｎｍの深さを有する凹状領域である。また、（ｂ）で示す灰色領域は、黒色領域（ｃ）よりも浅い深さ（＜１０ｎｍ）の凹状領域である。図２（Ｂ）に示すように、室温環境下で露出させたＡｌ0.2Ｇａ0.8Ｎ電子供給層２２の表面は、図２（Ａ）と実質同様に、六方晶ＧａＮのＣ軸長（＝０．５１８ｎｍ程度）よりも低い高さのステップ（概ね、０．２ｎｍ〜４ｎｍ程度の段差）を有する、極めて平坦な表面状態を呈しており、従来のようなひび割れ構造が形成されていないことが判る。
【００４２】
こうして、第２半導体層の表面が平坦（平滑）性を有する積層体２５を得ることができる。
【００４３】
このことから、第３半導体層２６は、冷却過程において、Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２に発生するＧａＮチャネル層２０との熱膨張係数の差による内部応力を、室温に戻るに従って緩和（軽減）させる働きを有する。尚、Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮのエッチング選択比が小さいため、ＧａＮ層２６をエッチング除去する場合にＡｌ0.2Ｇａ0.8Ｎ層２２がオーバーエッチングされることがあるが、オーバーエッチング後のＡｌ0.2Ｇａ0.8Ｎ層２２表面も良好な平坦化状態が確保されることを確認している。
【００４４】
その後、積層体２５に対して、窒素（Ｎ2）又はアルゴン（Ａｒ）雰囲気中で４００℃以上の温度で、５分から２０分間程度のアニール処理を行い、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２表面に吸着した不要なエッチングガス種の除去を行う。
【００４５】
図４に、以下に述べる各条件下でのＡｌ0.2Ｇａ0.8Ｎ層２２表面のＸ線光電子分光法（ＸＰＳ）の測定結果（ＸＰＳスペクトル）を示す。同図において、横軸は結合エネルギー（ｅＶ）を示し、縦軸はピーク強度（任意）を示している。
【００４６】
図４中の（Ａ）で示す測定グラフは、上述したＩＣＰ−ＲＩＥ（ここでは、エッチングガスとしてＢＣｌ3を使用。）直後のＡｌ0.2Ｇａ0.8Ｎ層２２表面のスペクトルである。また、（Ｂ）で示す測定グラフは、上述したアニール処理を施した直後のＡｌ0.2Ｇａ0.8Ｎ層２２表面のスペクトルである。また、（Ｃ）で示す測定グラフは、比較として、Ａｌ0.2Ｇａ0.8Ｎ層２２形成後（図３（Ａ）参照）、アンモニアボイル（５０℃の温度で約１５分間）によって表面洗浄した直後のＡｌ0.2Ｇａ0.8Ｎ層２２表面のスペクトルである。
【００４７】
図４で示した（Ａ）及び（Ｂ）のスペクトルから明らかなように、アニール処理によって、結合エネルギー１９９．５（ｅＶ）付近にあるＣl原子に帰属するピークが消失していることから、ｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２表面に吸着していたＣlが除去されたことが判る。
【００４８】
次に、上述した積層体２５を基板本体として、この基板本体に半導体の主要の電極を形成する。電極形成工程として、露出する第２半導体層２２の上側に、互いに離間されてなる、制御電極、第１主電極及び第２主電極を形成する。この構成例では、第２半導体層の上面にこれら電極を形成する。
【００４９】
具体的には、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２の少なくとも一部を所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）をフォトリソグラフィによって形成する（以下、単にレジストパターンを形成すると称する。）。
【００５０】
その後、このレジストパターンをマスクとして、当該マスクの上方から、制御電極（ゲート電極）用金属として、例えば、ニッケル（Ｎｉ）及び金（Ａｕ）を順次蒸着して第１積層金属３２を形成する。より詳しくは、一例として、ニッケルの膜厚を５０ｎｍ及び金の膜厚を７００ｎｍとなるようにそれぞれ蒸着させる。その後、リフトオフ法によってレジストパターンを除去し、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に第１積層金属からなる所定幅のストライプ状のゲート電極３２を形成する（図５（Ａ））。
【００５１】
その後、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２のうち、ゲート電極３２を挟むような位置であって、かつ、ゲート電極３２と非接触となるような領域を所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）を形成する。
【００５２】
その後、このレジストパターンをマスクとして、当該マスクの上方から、第１主電極（ソース電極）及び第２主電極（ドレイン電極）用金属として、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）及び金（Ａｕ）を順次蒸着して第２積層金属３３を形成する。より詳しくは、一例として、チタンの膜厚を１５ｎｍ、アルミニウムの膜厚を２００ｎｍ及び金の膜厚を６００ｎｍなるようにそれぞれ蒸着させる。その後、リフトオフ法によってレジストパターンを除去し、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に第２積層金属からなる所定幅のストライプ状のソース電極３４及びドレイン電極３６を形成して、ＧａＮ系ＨＥＭＴ１０を完成させる（図５（Ｂ））。
【００５３】
上述した説明から明らかなように、この実施の形態では、第１半導体層（ここでは、ＧａＮ層２０）及び第２半導体層（ここでは、Ａｌ0.2Ｇａ0.8Ｎ層）の熱膨張係数の関係に基づいて決定される熱膨張係数条件を満たす第３半導体層（ここでは、ＧａＮ層２６）によってＡｌ0.2Ｇａ0.8Ｎ層２２を被膜した状態で、冷却（降温）工程を行っている。
【００５４】
その結果、従来のようにＡｌ0.2Ｇａ0.8Ｎ電子供給層２２表面を露出させた状態で冷却過程を行っていた場合に比べて、第３半導体層によって、ＧａＮ層２０とＡｌ0.2Ｇａ0.8Ｎ電子供給層２２との熱膨張係数の差に起因してＡｌ0.2Ｇａ0.8Ｎ電子供給層に発生する内部応力を緩和させることができる。
【００５５】
よって、冷却工程後に第３半導体層を除去して得られるｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２表面を、従来よりも平坦化させることができる。
【００５６】
従って、Ａｌ0.2Ｇａ0.8Ｎ層２２と各電極（ゲート電極３２、ソース電極３４及びドレイン電極３６）との接触状態が従来よりも改善され、良好な電気的特性を有するＧａＮ系ＨＥＭＴが得られる。
【００５７】
＜第２の実施の形態＞
図６及び図７を参照して、この発明の第２の実施の形態に係る半導体装置の製造方法につき説明する。
【００５８】
第２の実施の形態では、第１の実施の形態と同様に、基板１２から第２半導体層２２までの積層体２５によって基板本体を構成しているが、更に、第２半導体層のｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２上に絶縁膜を介して制御電極を形成することにより、ヘテロ構造を有するＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）を形成している点が相違している。以下、この相違点を主に説明し、第１の実施の形態と重複する説明は省略する（以下の実施の形態についても同様。）。
【００５９】
先ず、第１の実施の形態と同様にして構造体形成工程から第３半導体層除去工程までを行う。
【００６０】
次に、第３半導体層除去工程の後に、絶縁層形成工程として、露出する第２半導体層上に絶縁層を形成する。
【００６１】
具体的には、露出する第２半導体層であるｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に、絶縁層として、例えば、シリコン酸化膜（ＳｉＯ2）３０を、例えば、１０ｎｍから１５ｎｍの範囲内の膜厚となるように形成する（図６（Ａ））。こうして、この構成例では、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）を製造することとする。尚、絶縁層には、シリコン酸化膜の他にシリコン窒化膜（Ｓｉ3Ｎ4）等を用いても良い。シリコン窒化膜を用いる場合には、例えば、１０ｎｍから３０ｎｍの範囲内の膜厚とすることができる。
【００６２】
その後、制御電極形成工程として、第１の実施の形態と同様の方法によって、絶縁層であるシリコン酸化膜３０上の一部に、第１積層金属からなる所定幅のストライプ状の制御電極であるゲート電極３２を形成する（図６（Ｂ））。
【００６３】
その後、絶縁層除去工程として、絶縁層のうち、ゲート電極３２とｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２との間の絶縁膜を挟む位置の各々を除去して、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２を露出させる。
【００６４】
具体的には、ゲート電極３２を挟む位置であって、かつ、後工程で第１及び第２主電極（ソース電極３４、ドレイン電極３６）が形成されるｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上を覆っているシリコン酸化膜の各々を、任意好適なフォトリソ・エッチングによって除去する（図６（Ｃ））。
【００６５】
その後、第１・第２主電極形成工程として、絶縁層除去工程によって露出されたｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上の各々に、ゲート電極３２と非接触となるように第１主電極（例えば、ソース電極３４）及び第２主電極（例えば、ドレイン電極３６）を形成する。
【００６６】
具体的には、露出するｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２を、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、当該マスクの上方から、第１の実施の形態と同様の方法によって、第２積層金属３３を形成する。その後、リフトオフ法によってレジストパターンを除去し、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に第２積層金属からなる所定幅のストライプ状のソース電極３４及びドレイン電極３６を形成して、ヘテロ構造を有するＭＯＳＦＥＴ１５を完成させる（図７）。
【００６７】
また、このＭＯＳＦＥＴ１５では、積層体２５の表面領域のうちソース電極３４及びドレイン電極３６以外の領域はシリコン酸化膜３０で覆われている。よって、シリコン酸化膜３０を素子の保護膜として利用することができ、安定した電気的特性を有するＭＩＳＦＥＴ（ＭＯＳＦＥＴ）が得られる。
【００６８】
上述した説明から明らかなように、この実施の形態では、第１の実施の形態と同様に、冷却工程後に第３半導体層を除去して得られるｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２表面を、従来よりも平坦化させることができる。
【００６９】
従って、Ａｌ0.2Ｇａ0.8Ｎ層２２とソース電極３４及びドレイン電極３６との接触状態、並びに、Ａｌ0.2Ｇａ0.8Ｎ層２２とゲート絶縁層であるシリコン酸化膜３０との接触状態が従来よりも改善され、良好な電気特性を有するＭＩＳＦＥＴ（ＭＯＳＦＥＴ）が得られる。
【００７０】
＜第３の実施の形態＞
図８及び図９を参照して、この発明の第３の実施の形態に係る半導体装置の製造方法につき説明する。
【００７１】
第３の実施の形態では、第１の実施の形態と同様に、基板１２から第２半導体層２２までの積層体２５によって基板本体を構成しているが、更に、第２半導体層のｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２上に第３半導体層２７をコンタクト層として一部残存させてリセス構造を形成してる点が主に相違している。
【００７２】
先ず、第１の実施の形態と同様にして構造体形成工程を行うが、この実施の形態では、第３半導体層を、ｎ型不純物であるケイ素を５×１０18ｃｍ-3添加しながら結晶成長させてｎ型ＧａＮ層２７とする（図８（Ａ））。このときの成長温度は、前述のＴ1℃とする。その後、第１の実施の形態と同様に、室温Ｔ2℃までの冷却工程を行う。
【００７３】
次に、第３半導体層除去工程の前に、第１・第２主電極形成工程として、第３半導体層であるｎ型ＧａＮ層２７上に、所定距離離間した、例えば、ストライプ状の第１主電極（ソース電極）及び第２主電極（ドレイン電極）を各々形成する。すなわち、この構成例では、これら電極を、第２半導体層２２の上側にコンタクト層２７を介して形成する。
【００７４】
具体的には、ｎ型ＧａＮ層２７のうち所定距離離間する領域に所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）を各々形成して、第１の実施の形態と同様の方法によって第２積層金属３３を蒸着させる。
【００７５】
その後、リフトオフ法によってレジストパターンを除去して、ｎ型ＧａＮ層上に第２積層金属からなる所定幅のストライプ状のソース電極３４及びドレイン電極３６を形成する（図８（Ｂ））。
【００７６】
次に、第３半導体層除去工程では、第３半導体層２７のうちソース電極３４及びドレイン電極３６が形成された第３半導体層２７が、所定距離離間されて残存するように除去する。
【００７７】
具体的には、ｎ型ＧａＮ層２７のうち、ソース電極３４及びドレイン電極３６に挟まれる領域を所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターン（図示せず）を形成し、レジストパターンをマスクとしてＩＣＰ−ＲＩＥを行う。こうして、ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２の一部を露出させるとともに残存するｎ型ＧａＮコンタクト層２７を形成した後、レジストパターンを除去する（図８（Ｃ））。
【００７８】
その後、露出するｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２の少なくとも一部を所定幅だけ、例えば、ストライプ状に露出させるようなレジストパターンを形成して、第１の実施の形態と同様の方法によって第１積層金属３２を蒸着させる。
【００７９】
その後、リフトオフ法によってレジストパターンを除去して、Ａｌ0.2Ｇａ0.8Ｎ電子供給層２２上に第１積層金属からなる所定幅のストライプ状のゲート電極３２を形成して、リセス構造を有するＧａＮ系ＨＥＭＴ１０を完成させる（図９）。
【００８０】
尚、この実施の形態では、ソース電極３４及びドレイン電極３６を形成後にゲート電極３２を形成しているが、ゲート電極３２の形成後にソース電極３４及びドレイン電極３６を形成しても良い。但し、通常、形成されたソース電極３４及びドレイン電極３６に対してアニール処理が施されるために、この実施の形態の形成方法とすれば、ゲート電極が当該アニール処理下に晒されない構成にでき良質なショットキー接触が得られる。
【００８１】
上述した説明から明らかなように、この実施の形態で製造されたＧａＮ系ＨＥＭＴは、第１の実施の形態と同様の効果を得ることができる。
【００８２】
更に、この実施の形態では、Ａｌ0.2Ｇａ0.8Ｎ層２２とゲート電極３２との接触状態が改善されるうえに、ｎ型ＧａＮコンタクト層上にソース電極３４及びドレイン電極３６が形成されたリセス構造である。
【００８３】
よって、ｎ型ＧａＮコンタクト層２７とソース電極３４及びドレイン電極３６との間のオーミック接触抵抗を低減でき、より一層良好な電気的特性を有するＧａＮ系ＨＥＭＴを得ることができる。
【００８４】
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
【００８５】
例えば、この発明が適用される半導体装置としては、上述したＨＥＭＴのみに限定されるものではなく、ＨＦＥＴやＭＩＳＦＥＴ等であっても良い。
【００８６】
更に、平坦性を要する第２半導体層を最終的に最表層とする構成の他に、第２半導体層を積層界面とする構成であってもこの発明を適宜適用することができる。
【００８７】
また、各実施の形態ではサファイア基板を用いたが、炭化ケイ素（ＳｉＣ）基板等であっても良い。尚、炭化ケイ素基板を用いる場合には、バッファ層を窒化アルミニウム（ＡｌＮ）で形成するのが好適である。
【００８８】
また、各実施の形態における第２半導体層の組成比はＡｌ0.2Ｇａ0.8Ｎのみに限定されず、目的や設計に応じて任意好適な組成比とすることができる。
【００８９】
【発明の効果】
上述した説明から明らかなように、この発明によれば、第３半導体層によって第２半導体層を被覆することにより、従来のように第２半導体層表面を露出させて冷却過程を行っていた場合に比べ、第１半導体層と第２半導体層との間の熱膨張係数の差によって第２半導体層に発生していた内部応力を緩和できる。
【００９０】
その結果、第３半導体層を除去して得られる第２半導体層表面を従来よりも平坦化させることができるので、第２半導体層の表面粗さによって電気的特性が損なわれる懸念のない良好な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図２】この発明の第１の実施の形態の説明に供する、原子間力電子顕微鏡（ＡＦＭ）画像である。
【図３】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図４】この発明の第１の実施の形態の説明に供する、Ｘ線光電子分光法（ＸＰＳ）による測定スペクトルである。
【図５】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図６】（Ａ）〜（Ｃ）は、この発明の第２の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図７】この発明の第２の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図８】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図９】この発明の第３の実施の形態の半導体装置の製造工程の説明に供する断面図である。
【図１０】この発明の第１の実施の形態の半導体装置の製造工程の説明に供する図である。
【図１１】従来のＡｌＧａＮ層の表面状態の説明に供する図である。
【符号の説明】
１０：ＧａＮ系ＨＥＭＴ
１２：サファイア基板
１４：非晶質ＧａＮ層
１６：ＧａＮバッファ層
１５：ＭＯＳＦＥＴ
１８：ＧａＮ成長核
２０：ＧａＮチャネル層
２２：ｎ型Ａｌ0.2Ｇａ0.8Ｎ電子供給層
２３：２ＤＥＧ（２次元電子ガス）
２５’：前駆積層体
２５：積層体
２６：ＧａＮ層
２７：ｎ型ＧａＮ層
３０：シリコン酸化膜
３２：ゲート電極（第１積層金属）
３３：第２積層金属
３４：ソース電極
３６：ドレイン電極
５０：構造体
Claims (6)
- 熱膨張係数ＡのＧａＮからなる第１半導体層の上に熱膨張係数Ｂ（但し、Ａ＜Ｂ）のＡｌ ｘ Ｇａ １−ｘ Ｎ（０＜ｘ＜１）からなる第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、
基板上に、有機金属気相成長法によって、所定の高温度Ｔ １ ℃下で、前記第１半導体層、前記第２半導体層、及び、熱膨張係数ＡのＧａＮからなる第３半導体層を順次設けて構造体を形成する構造体形成工程と、
前記構造体を所定の温度Ｔ ２ ℃（但し、Ｔ ２ ＜Ｔ １ ）にまで冷却する冷却工程と、
前記第３半導体層を反応性イオンエッチングにより除去して前記第２半導体層を露出させる第３半導体層除去工程と
を含み、
前記第３半導体層除去工程の後に、露出する前記第２半導体層の表面上に、互いに離間されてなる金属製の制御電極、第１主電極及び第２主電極をそれぞれ形成する電極形成工程を含むことを特徴とする半導体装置の製造方法。 - 熱膨張係数ＡのＧａＮからなる第１半導体層の上に熱膨張係数Ｂ（但し、Ａ＜Ｂ）のＡｌ ｘ Ｇａ １−ｘ Ｎ（０＜ｘ＜１）からなる第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、
基板上に、有機金属気相成長法によって、所定の高温度Ｔ １ ℃下で、前記第１半導体層、前記第２半導体層、及び、熱膨張係数ＡのＧａＮからなる第３半導体層を順次設けて構造体を形成する構造体形成工程と、
前記構造体を所定の温度Ｔ ２ ℃（但し、Ｔ ２ ＜Ｔ １ ）にまで冷却する冷却工程と、
前記第３半導体層を反応性イオンエッチングにより除去して前記第２半導体層を露出させる第３半導体層除去工程と
を含み、
前記第３半導体層除去工程の後に、露出する前記第２半導体層上に絶縁層を形成する絶縁層形成工程と、
該絶縁層上の一部に制御電極を形成する制御電極形成工程と、
前記絶縁層のうち、前記制御電極と前記第２半導体層との間の絶縁層を挟む位置の各々を除去して前記第２半導体層を露出させる絶縁層除去工程と、
露出する前記第２半導体層上の各々に、前記制御電極と非接触となるように第１主電極及び第２主電極を形成する第１・第２主電極形成工程と
を含むことを特徴とする半導体装置の製造方法。 - 熱膨張係数ＡのＧａＮからなる第１半導体層の上に熱膨張係数Ｂ（但し、Ａ＜Ｂ）のＡｌ ｘ Ｇａ １−ｘ Ｎ（０＜ｘ＜１）からなる第２半導体層が積層されてなる積層体を基板本体として具える半導体装置の製造方法であって、
基板上に、有機金属気相成長法によって、所定の高温度Ｔ １ ℃下で、前記第１半導体層、前記第２半導体層、及び、熱膨張係数ＡのＧａＮからなる第３半導体層を順次設けて構造体を形成する構造体形成工程と、
前記構造体を所定の温度Ｔ ２ ℃（但し、Ｔ ２ ＜Ｔ １ ）にまで冷却する冷却工程と、
前記第３半導体層を反応性イオンエッチングにより除去して前記第２半導体層を露出させる第３半導体層除去工程と
を含み、
前記冷却工程の後であって前記第３半導体層除去工程の前に、前記第３半導体層上に所定距離離間した第１主電極及び第２主電極とを各々形成する第１・第２主電極形成工程と、
前記第３半導体層除去工程では、前記第３半導体層のうち、前記第１主電極が形成された部分と前記第２主電極が形成された部分とを所定距離離間され残存させるように前記第３半導体層を除去し、
前記第３半導体層除去工程の後に、前記第１及び第２主電極間に露出する前記第２半導体層上に、前記第３半導体層の各々と非接触となるように制御電極を形成する制御電極形成工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項１〜３のいずれか一項に記載の半導体装置の製造方法において、前記所定の高温度Ｔ１℃は、９５０℃以上であってかつ１１５０℃以下の範囲内の温度であることを特徴とする半導体装置の製造方法。
- 請求項１〜４のいずれか一項に記載の半導体装置の製造方法において、所定の温度Ｔ２℃は、前記第３半導体層の表層部分から該第３半導体層の構成原子の再蒸発が停止する温度であることを特徴とする半導体装置の製造方法。
- 請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、前記第３半導体層の厚みを１０〜２０ｎｍの範囲内の値とすることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003066251A JP4457564B2 (ja) | 2002-04-26 | 2003-03-12 | 半導体装置の製造方法 |
| US10/400,378 US6696306B2 (en) | 2002-04-26 | 2003-04-01 | Methods of fabricating layered structure and semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127250 | 2002-04-26 | ||
| JP2002240971 | 2002-08-21 | ||
| JP2003066251A JP4457564B2 (ja) | 2002-04-26 | 2003-03-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140317A JP2004140317A (ja) | 2004-05-13 |
| JP4457564B2 true JP4457564B2 (ja) | 2010-04-28 |
Family
ID=29255108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003066251A Expired - Fee Related JP4457564B2 (ja) | 2002-04-26 | 2003-03-12 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6696306B2 (ja) |
| JP (1) | JP4457564B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3940699B2 (ja) * | 2003-05-16 | 2007-07-04 | 株式会社東芝 | 電力用半導体素子 |
| JP4869563B2 (ja) | 2004-04-21 | 2012-02-08 | 新日本無線株式会社 | 窒化物半導体装置及びその製造方法 |
| JP4889203B2 (ja) * | 2004-04-21 | 2012-03-07 | 新日本無線株式会社 | 窒化物半導体装置及びその製造方法 |
| JP2005317684A (ja) * | 2004-04-27 | 2005-11-10 | Eudyna Devices Inc | ドライエッチング方法および半導体装置 |
| JP4575745B2 (ja) * | 2004-10-18 | 2010-11-04 | 株式会社豊田中央研究所 | ＧａＮ系半導体層に上部層が積層されている半導体装置の製造方法 |
| JP5087818B2 (ja) * | 2005-03-25 | 2012-12-05 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| JP4544628B2 (ja) * | 2005-03-28 | 2010-09-15 | 独立行政法人理化学研究所 | 窒化物半導体の製造方法 |
| JP2006351762A (ja) * | 2005-06-15 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4897948B2 (ja) * | 2005-09-02 | 2012-03-14 | 古河電気工業株式会社 | 半導体素子 |
| US7498191B2 (en) * | 2006-05-22 | 2009-03-03 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
| JP2008053312A (ja) * | 2006-08-22 | 2008-03-06 | Toyota Motor Corp | 半導体装置 |
| JP5479667B2 (ja) * | 2006-10-19 | 2014-04-23 | 古河電気工業株式会社 | 半導体パワーモジュール |
| JP2008288289A (ja) * | 2007-05-16 | 2008-11-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタとその製造方法 |
| JPWO2009081584A1 (ja) * | 2007-12-26 | 2011-05-06 | 日本電気株式会社 | 半導体装置 |
| JP5942204B2 (ja) * | 2011-07-01 | 2016-06-29 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JP2013074069A (ja) * | 2011-09-27 | 2013-04-22 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| TWI497721B (zh) * | 2013-05-27 | 2015-08-21 | Univ Nat Chiao Tung | 增強型氮化鎵電晶體及其形成方法 |
| US20170092747A1 (en) * | 2015-09-30 | 2017-03-30 | Sumitomo Electric Industries, Ltd. | Hemt having heavily doped n-type regions and process of forming the same |
| JP7019942B2 (ja) * | 2016-09-28 | 2022-02-16 | 富士通株式会社 | 化合物半導体基板及びその製造方法、化合物半導体装置及びその製造方法、電源装置、高出力増幅器 |
| TWI605552B (zh) * | 2016-12-08 | 2017-11-11 | 新唐科技股份有限公司 | 半導體元件、半導體基底及其形成方法 |
| JP6668316B2 (ja) * | 2017-12-25 | 2020-03-18 | 株式会社サイオクス | 窒化物半導体積層物および半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679965A (en) * | 1995-03-29 | 1997-10-21 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same |
| US5670798A (en) * | 1995-03-29 | 1997-09-23 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same |
| JP3644191B2 (ja) * | 1996-06-25 | 2005-04-27 | 住友電気工業株式会社 | 半導体素子 |
| JP3813740B2 (ja) * | 1997-07-11 | 2006-08-23 | Ｔｄｋ株式会社 | 電子デバイス用基板 |
| JPH1168158A (ja) * | 1997-08-20 | 1999-03-09 | Sanyo Electric Co Ltd | 窒化ガリウム系化合物半導体装置 |
| US6335217B1 (en) * | 1997-10-10 | 2002-01-01 | Toyoda Gosei Co., Ltd. | GaN type semiconductor device fabrication |
| US6459100B1 (en) * | 1998-09-16 | 2002-10-01 | Cree, Inc. | Vertical geometry ingan LED |
| TW449937B (en) * | 1999-02-26 | 2001-08-11 | Matsushita Electronics Corp | Semiconductor device and the manufacturing method thereof |
| JP2001094212A (ja) * | 1999-09-24 | 2001-04-06 | Sanyo Electric Co Ltd | 半導体素子およびその製造方法 |
| US6649287B2 (en) * | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
| US6497763B2 (en) * | 2001-01-19 | 2002-12-24 | The United States Of America As Represented By The Secretary Of The Navy | Electronic device with composite substrate |
-
2003
- 2003-03-12 JP JP2003066251A patent/JP4457564B2/ja not_active Expired - Fee Related
- 2003-04-01 US US10/400,378 patent/US6696306B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6696306B2 (en) | 2004-02-24 |
| JP2004140317A (ja) | 2004-05-13 |
| US20030203604A1 (en) | 2003-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4457564B2 (ja) | 半導体装置の製造方法 | |
| JP4530171B2 (ja) | 半導体装置 | |
| US8592823B2 (en) | Compound semiconductor device and method for manufacturing the same | |
| TW552712B (en) | Insulating gate AlGaN/GaN HEMT | |
| JP4381380B2 (ja) | 半導体装置及びその製造方法 | |
| JP4339657B2 (ja) | 半導体装置及びその製造方法 | |
| JP5634681B2 (ja) | 半導体素子 | |
| JP4479222B2 (ja) | 化合物半導体層の表面処理方法及び半導体装置の製造方法 | |
| JP5580009B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
| US20090001381A1 (en) | Semiconductor device | |
| JP5702058B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
| WO2011102044A1 (ja) | エピタキシャル基板およびエピタキシャル基板の製造方法 | |
| KR20070091629A (ko) | 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법 | |
| WO2011055774A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 | |
| WO2013125126A1 (ja) | 半導体素子および半導体素子の製造方法 | |
| JP5562579B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
| JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
| KR20230056686A (ko) | 다이아몬드 방열판을 갖는 헤테로에피택셜 구조 | |
| US20140159055A1 (en) | Substrates for semiconductor devices | |
| JP2018509362A (ja) | 単結晶ｉｉｉａ族窒化物層を備える半導体ウェハ | |
| JP2003178976A (ja) | 半導体装置およびその製造方法 | |
| JP5399021B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
| JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
| JP2011003882A (ja) | エピタキシャル基板の製造方法 | |
| JP5616420B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |