JP2008288289A - 電界効果トランジスタとその製造方法 - Google Patents
電界効果トランジスタとその製造方法 Download PDFInfo
- Publication number
- JP2008288289A JP2008288289A JP2007129970A JP2007129970A JP2008288289A JP 2008288289 A JP2008288289 A JP 2008288289A JP 2007129970 A JP2007129970 A JP 2007129970A JP 2007129970 A JP2007129970 A JP 2007129970A JP 2008288289 A JP2008288289 A JP 2008288289A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- resist pattern
- forming
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000005669 field effect Effects 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000001020 plasma etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000009616 inductively coupled plasma Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims 2
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000001939 inductive effect Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000003754 fetus Anatomy 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
【課題】フィールドプレートと絶縁膜との密着性が高く、かつゲート電極と半導体層との間に酸化膜が存在しないＧａＮ系ＦＥＴの構造と製造方法を提供する。
【解決手段】絶縁膜２１にゲート電極２形成用の開口部を設けるための第１のレジストパターンを形成し、これをマスクとして絶縁膜２１に誘導結合プラズマによる反応性イオンエッチングを施し、ＧａＮ半導体層１０〜１３の表面を露出させ、ＮｉＡｕ等のゲート金属を蒸着させ、セルフアライン的にゲート電極２を形成する。これにより、半導体層の表面に酸化膜が生じない。ゲート電極２の形成後、第２のレジストパターンを形成し、これをマスクとしてゲート電極２と絶縁膜２１の上にフィールドプレート６を形成する。これにより、フィールドプレート金属として、ＳｉＮ等による絶縁膜との密着性が高いＴｉを使用することができる。
【選択図】図１
【解決手段】絶縁膜２１にゲート電極２形成用の開口部を設けるための第１のレジストパターンを形成し、これをマスクとして絶縁膜２１に誘導結合プラズマによる反応性イオンエッチングを施し、ＧａＮ半導体層１０〜１３の表面を露出させ、ＮｉＡｕ等のゲート金属を蒸着させ、セルフアライン的にゲート電極２を形成する。これにより、半導体層の表面に酸化膜が生じない。ゲート電極２の形成後、第２のレジストパターンを形成し、これをマスクとしてゲート電極２と絶縁膜２１の上にフィールドプレート６を形成する。これにより、フィールドプレート金属として、ＳｉＮ等による絶縁膜との密着性が高いＴｉを使用することができる。
【選択図】図１
Description
本発明は、電界効果トランジスタ（以下、「ＦＥＴ」という）、特にパワー増幅用のＧａＮ系のＦＥＴにおけるゲート電極の製造方法に関するものである。
高耐圧を必要とするパワー増幅用のＦＥＴでは、ゲート電極のドレイン電極側端部に集中する電界を緩和して、ショットキー逆方向リークの低減とドレイン耐圧を向上させるために、ゲート電極にフィールドプレートがしばしば設けられる。
図２は、下記特許文献１に記載されたフィールドプレートを有する従来のＦＥＴの説明図である。
このＦＥＴは、図２（ａ）に断面構造を示すように、基板１０の上に、バッファ層１１、チャネル層１２、及び電子供給／ショットキーバリア層１３が順次形成されたノンドープのＧａＮ半導体層の表面に、ソース電極１とゲート電極２とドレイン電極３を配置したものである。ソース電極１とゲート電極２の間、及びゲート電極２とドレイン電極３の間は、絶縁膜２１で隔てられており、この絶縁膜２１の上にゲート電極２からドレイン電極３側に向かって、フィールドプレート５がひさし状に張り出して設けられている。
このＦＥＴは、図２（ｂ）に製造方法を示すように、次のような工程で製造される。
（１） 工程１
サファイア、ＳｉＣまたはＳｉ等の基板１０の表面に、バッファ層１１、チャネル層１２、及び電子供給／ショットキーバリア層１３を順次形成する。バッファ層１１は、基板１０の材質によって異なるが、例えばＳｉＣ基板の場合、約０．１μｍのＡｌＮ膜と約０．５μｍのＧａＮ膜で構成される。チャネル層１２は、電子走行層となる膜厚２μｍ程度のＧａＮ膜である。電子供給／ショットキーバリア層１３は、Ａｌを約２０％含むＡｌＧａＮ膜で、膜厚は２０ｎｍ程度である。
（１） 工程１
サファイア、ＳｉＣまたはＳｉ等の基板１０の表面に、バッファ層１１、チャネル層１２、及び電子供給／ショットキーバリア層１３を順次形成する。バッファ層１１は、基板１０の材質によって異なるが、例えばＳｉＣ基板の場合、約０．１μｍのＡｌＮ膜と約０．５μｍのＧａＮ膜で構成される。チャネル層１２は、電子走行層となる膜厚２μｍ程度のＧａＮ膜である。電子供給／ショットキーバリア層１３は、Ａｌを約２０％含むＡｌＧａＮ膜で、膜厚は２０ｎｍ程度である。
続いて、電子供給／ショットキーバリア層１３の上に、Ｔｉ／Ａｌ等の金属を蒸着してソース電極１とドレイン電極３を形成し、６５０℃でアニールを行うことにより、オーム性接触を取る。
（２） 工程２
ソース電極１とドレイン電極３の間の電子供給／ショットキーバリア層１３表面に、ＳｉＮによる絶縁膜２１をプラズマＣＶＤ法等によって形成する。
ソース電極１とドレイン電極３の間の電子供給／ショットキーバリア層１３表面に、ＳｉＮによる絶縁膜２１をプラズマＣＶＤ法等によって形成する。
（３） 工程３
絶縁膜２１の一部をエッチングで除去してゲート電極を形成するための開口部ＨＡを設け、電子供給／ショットキーバリア層１３を露出させる。
絶縁膜２１の一部をエッチングで除去してゲート電極を形成するための開口部ＨＡを設け、電子供給／ショットキーバリア層１３を露出させる。
（４） 工程４
ソース電極１、ドレイン電極３及び開口部ＨＡが設けられた基板の表面にレジスト材を塗布し、フォトリソグラフィ技術を用いて、ゲート電極とフィールドプレートの形成領域を露出する開口部ＨＢを有するフォトレジストパターン３０を形成する。更に、レジスト材の現像残渣を取り除くために、Ｏ２プラズマによるアッシングを行う。
ソース電極１、ドレイン電極３及び開口部ＨＡが設けられた基板の表面にレジスト材を塗布し、フォトリソグラフィ技術を用いて、ゲート電極とフィールドプレートの形成領域を露出する開口部ＨＢを有するフォトレジストパターン３０を形成する。更に、レジスト材の現像残渣を取り除くために、Ｏ２プラズマによるアッシングを行う。
（５） 工程５
フォトレジストパターン３０の開口部ＨＢからＮｉ／Ａｕを蒸着し、ゲート電極２とフィールドプレート５を一体形成する。これにより、電子供給／ショットキーバリア層１３に対してショットキー接合されたゲート電極２と、このゲート電極２からドレイン電極３側に向かって絶縁膜２１上にひさし状に張り出したフィールドプレート５が形成される。その後、フォトレジストパターン３０とその上に堆積したＮｉ／Ａｕを除去することにより、図２（ａ）の構造が得られる。
フォトレジストパターン３０の開口部ＨＢからＮｉ／Ａｕを蒸着し、ゲート電極２とフィールドプレート５を一体形成する。これにより、電子供給／ショットキーバリア層１３に対してショットキー接合されたゲート電極２と、このゲート電極２からドレイン電極３側に向かって絶縁膜２１上にひさし状に張り出したフィールドプレート５が形成される。その後、フォトレジストパターン３０とその上に堆積したＮｉ／Ａｕを除去することにより、図２（ａ）の構造が得られる。
このＦＥＴは、ＧａＮをはじめとするIII族窒化物半導体を用いているので、バンドギャップが大きく、絶縁破壊電界が高く、電子の飽和ドリフト速度が大きい上、ヘテロ接合による２次元キャリアガスの利用が可能である。このため、高温動作、高速スイッチング動作、大電力動作等の点で優れた性能を有するものとして期待を集めている。
しかしながら、前記ＦＥＴは、次のような課題が有った。
第１の課題は、フィールドプレート５が、絶縁膜２１から剥離しやすいということである。これは、フィールドプレート５とゲート電極２をＮｉ／Ａｕの金属を用いて一体形成しており、このＮｉと絶縁膜２１で用いられているＳｉＮとの密着性が低いことによるものである。その結果、僅かな刺激により、フィールドプレート５が絶縁膜２１から剥離してしまうという問題があった。
第１の課題は、フィールドプレート５が、絶縁膜２１から剥離しやすいということである。これは、フィールドプレート５とゲート電極２をＮｉ／Ａｕの金属を用いて一体形成しており、このＮｉと絶縁膜２１で用いられているＳｉＮとの密着性が低いことによるものである。その結果、僅かな刺激により、フィールドプレート５が絶縁膜２１から剥離してしまうという問題があった。
従来からのＧａＡｓ系のＦＥＴでは、ゲート電極としてＴｉ／Ｐｔ／Ａｕが一般的に用いられており、ＴｉとＳｉＮは密着性が良いので、このような剥離の問題は生じない。なお、ＴｉとＧａＮの接続は、ソース電極１とドレイン電極３でも用いているように、オーム性接触となるので、ショットキー接合を必要とするゲート電極に用いることはできない。
第２の課題は、工程４において、ゲート電極とフィールドプレートの形成領域を露出する開口部ＨＢを有するフォトレジストパターン３０を形成した際に、レジスト材の現像残渣を取り除くために、Ｏ２プラズマによるアッシングを行うことである。このＯ２プラズマによるアッシングで、ゲート電極形成予定領域のショットキーバリア層１３の表面が酸化され、ゲート電極２とショットキーバリア層１３の間に、酸化膜が形成される。このため、非特許文献２に記載されるように、ゲートリーク電流が増大するという問題があった。
本発明は、上記課題に鑑みてなされたもので、フィールドプレートと絶縁膜との密着性が高く、かつ、ゲート電極と半導体層との間に酸化膜が存在しない、ＧａＮ系ＦＥＴの構造と製造方法を提供することを目的としている。
本発明のトランジスタの製造方法は、ＧａＮ半導体基板上に形成されたソース電極とドレイン電極の間の該ＧａＮ半導体基板表面に絶縁膜を形成する工程と、前記絶縁膜にゲート電極形成用の開口部を設けるための第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクとして前記絶縁膜に誘導結合プラズマによる異方性のある反応性イオンエッチングを施し、該絶縁膜に前記ＧａＮ半導体基板の表面が露出する前記開口部を形成する工程と、前記第１のレジストパターンを用いたセルフアライン法により、前記開口部にＮｉとその他のゲート電極用金属を順次堆積してゲート電極を形成する工程と、前記第１のレジストパターンとその上に堆積した前記Ｎｉとその他のゲート電極用金属を除去する工程と、前記ゲート電極上から前記ドレイン電極側に向かって前記絶縁膜上にひさし状に張り出すフィールドプレートを形成するための第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクとして、前記ゲート電極と絶縁膜の上にＴｉとその他のフィールドプレート用金属を順次堆積して前記フィールドプレートを形成する工程と、前記第２のレジストパターンとその上に堆積した前記Ｔｉとその他のフィールドプレート用金属を除去する工程とを順次実行することを特徴としている。
本発明では、絶縁膜にゲート電極形成用の開口部を設けるための第１のレジストパターンを形成し、これをマスクとして絶縁膜に誘導結合プラズマによる反応性イオンエッチングを施し、ＧａＮ半導体基板の表面が露出する開口部を形成している。絶縁膜は酸化シリコン（SiO2）や酸窒化シリコン（SiON）、窒化シリコン（SiN）などで形成されるため、反応性イオンエッチングに用いるガスは6フッ化硫黄（SF6）や4フッ化炭素（CF4）である。そのため絶縁膜エッチングには酸素を用いない。これにより、ＧａＮ半導体基板の表面に酸化膜が形成されず、ＧａＮ半導体基板にゲート電極を直接形成することができる。
また、ゲート電極を形成した後、第２のレジストパターンを形成し、これをマスクとしてゲート電極と絶縁膜の上にフィールドプレートを形成している。これにより、フィールドプレート用金属として、ＳｉＮ等による絶縁膜との密着性が高いＴｉを使用することが可能になる。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図１は、本発明の実施例を示すＦＥＴの構成図であり、図２中の要素と共通の要素には共通の符号が付されている。
このＦＥＴは、図１に断面構造を示すように、サファイア、ＳｉＣまたはＳｉ等の基板１０の上に、バッファ層１１、チャネル層１２、及び電子供給／ショットキーバリア層１３が順次形成されたノンドープのＧａＮ半導体層を有している。
バッファ層１１は、基板１０が例えばＳｉＣの場合、約０．１μｍのＡｌＮ膜と約０．５μｍのＧａＮ膜で構成されている。また、チャネル層１２は、電子走行層となる膜厚２μｍ程度のＧａＮ膜である。電子供給／ショットキーバリア層１３は、Ａｌを約２０％含むＡｌＧａＮ膜で、膜厚は２０ｎｍ程度である。
ＧａＮ半導体層の電子供給／ショットキーバリア層１３の表面には、ソース電極１とゲート電極２とドレイン電極３が配置されている。ソース電極１とドレイン電極３は、Ｔｉ／Ａｌ等の金属で構成され、ゲート電極２は、Ｎｉ／Ａｕ等の金属で構成されている。
ソース電極１とゲート電極２の間、及びゲート電極２とドレイン電極３の間は、ＳｉＮによる絶縁膜２１で隔てられ、この絶縁膜２１の上にゲート電極２からドレイン電極３側に向かって、フィールドプレート６がひさし状に張り出して設けられている。このフィールドプレート６は、Ｔｉ／Ｐｔ／Ａｕ等の金属膜で形成されている。
図３は、図１のＦＥＴの製造方法を示す工程図である。以下、この図３を参照しつつ、図１の製造方法を説明する。
（１） 工程ａ（図３−ａ）
基板１０の表面に、バッファ層１１、チャネル層１２、及び電子供給／ショットキーバリア層１３からなるＧａＮ半導体層を形成する。続いて、このＧａＮ半導体層の電子供給／ショットキーバリア層１３の上に、Ｔｉ／Ａｌ等の金属を蒸着してソース電極１とドレイン電極３を形成し、６５０℃でアニールを行うことにより、オーム性接触を取る。
基板１０の表面に、バッファ層１１、チャネル層１２、及び電子供給／ショットキーバリア層１３からなるＧａＮ半導体層を形成する。続いて、このＧａＮ半導体層の電子供給／ショットキーバリア層１３の上に、Ｔｉ／Ａｌ等の金属を蒸着してソース電極１とドレイン電極３を形成し、６５０℃でアニールを行うことにより、オーム性接触を取る。
（２） 工程ｂ（図３−ｂ）
ソース電極１とドレイン電極３の間の電子供給／ショットキーバリア層１３表面に、ＳｉＮによる絶縁膜２１をプラズマＣＶＤ法等によって形成する。
ソース電極１とドレイン電極３の間の電子供給／ショットキーバリア層１３表面に、ＳｉＮによる絶縁膜２１をプラズマＣＶＤ法等によって形成する。
（３） 工程ｃ（図３−ｃ）
ソース電極１、ドレイン電極３及び絶縁膜２１が形成された基板の表面にレジスト材を塗布し、フォトリソグラフィ技術を用いて、ゲート電極の形成領域を露出する開口部Ｈ１を有するフォトレジストパターン３２を形成する。なお、フォトレジストパターン３２の開口部Ｈ１は、入り口が狭く奥に行くほど広くなるオーバーハング状に形成する。
ソース電極１、ドレイン電極３及び絶縁膜２１が形成された基板の表面にレジスト材を塗布し、フォトリソグラフィ技術を用いて、ゲート電極の形成領域を露出する開口部Ｈ１を有するフォトレジストパターン３２を形成する。なお、フォトレジストパターン３２の開口部Ｈ１は、入り口が狭く奥に行くほど広くなるオーバーハング状に形成する。
（４） 工程ｄ（図３−ｄ）
フォトレジストパターン３２の開口部Ｈ１で露出された絶縁膜２１に、ＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）によるＲＩＥ（反応性イオンエッチング）を施し、この絶縁膜２１に電子供給／ショットキーバリア層１３の表面が露出する開口部Ｈ２を形成する。
フォトレジストパターン３２の開口部Ｈ１で露出された絶縁膜２１に、ＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）によるＲＩＥ（反応性イオンエッチング）を施し、この絶縁膜２１に電子供給／ショットキーバリア層１３の表面が露出する開口部Ｈ２を形成する。
このＩＣＰ−ＲＩＥにおけるＩＣＰパワーは２０〜１００Ｗ、ＲＩＥパワーは５〜５０Ｗとし、エッチング室の気圧は１〜１００ｍＴｏｒｒであり、導入ガスはＳＦ６である。これにより、図３−ｄに示すように、絶縁膜２１の一部にゲート電極の形成領域に達する穴と、その穴の表面の周囲が少し削られた箇所からなる開口部Ｈ２が形成される。
開口部Ｈ２を形成した後、エッチング時の残留付着物を水洗し、乾燥を行う。
開口部Ｈ２を形成した後、エッチング時の残留付着物を水洗し、乾燥を行う。
（５） 工程ｅ（図３−ｅ）
フォトレジストパターン３２をマスクとして、開口部Ｈ１からＮｉ／Ａｕによるゲート金属３３を電子ビーム蒸着法により真空蒸着する。これにより、絶縁膜２１の開口部Ｈ２で露出されたゲート電極形成領域に、電子供給／ショットキーバリア層１３に対してショットキー接合されたＮｉ／Ａｕによるゲート電極２が形成される。
フォトレジストパターン３２をマスクとして、開口部Ｈ１からＮｉ／Ａｕによるゲート金属３３を電子ビーム蒸着法により真空蒸着する。これにより、絶縁膜２１の開口部Ｈ２で露出されたゲート電極形成領域に、電子供給／ショットキーバリア層１３に対してショットキー接合されたＮｉ／Ａｕによるゲート電極２が形成される。
（６） 工程ｆ（図３−ｆ）
フォトレジストパターン３２とその上に堆積したゲート金属３３を除去する。
フォトレジストパターン３２とその上に堆積したゲート金属３３を除去する。
（７） 工程ｇ（図３−ｇ）
ソース電極１、ドレイン電極３、絶縁膜２１及びゲート電極２が形成された基板の表面にレジスト材を塗布し、フォトリソグラフィ技術を用いて、フィールドプレートの形成領域を露出する開口部Ｈ３を有するフォトレジストパターン３４を形成する。なお、フォトレジストパターン３４の開口部Ｈ３は、入り口が狭く奥に行くほど広くなるオーバーハング状に形成する。
ソース電極１、ドレイン電極３、絶縁膜２１及びゲート電極２が形成された基板の表面にレジスト材を塗布し、フォトリソグラフィ技術を用いて、フィールドプレートの形成領域を露出する開口部Ｈ３を有するフォトレジストパターン３４を形成する。なお、フォトレジストパターン３４の開口部Ｈ３は、入り口が狭く奥に行くほど広くなるオーバーハング状に形成する。
（８） 工程ｈ（図３−ｈ）
フォトレジストパターン３４をマスクとして、その開口部Ｈ３から、Ｔｉ／Ｐｔ／Ａｕによるフィールドプレート金属３５を電子ビーム蒸着法により真空蒸着する。Ｔｉ，Ｐｔ，Ａｕのそれぞれの膜厚は、例えば１００，５０，７００ｎｍである。これにより、開口部Ｈ３に対応するゲート電極２と絶縁膜２１の表面に、フィールドプレート６が形成される。
フォトレジストパターン３４をマスクとして、その開口部Ｈ３から、Ｔｉ／Ｐｔ／Ａｕによるフィールドプレート金属３５を電子ビーム蒸着法により真空蒸着する。Ｔｉ，Ｐｔ，Ａｕのそれぞれの膜厚は、例えば１００，５０，７００ｎｍである。これにより、開口部Ｈ３に対応するゲート電極２と絶縁膜２１の表面に、フィールドプレート６が形成される。
その後、フォトレジストパターン３４とその上に堆積したフィールドプレート金属３５を除去することにより、図１の構造が得られる。
以上のように、この実施例のＦＥＴの構造と製造方法は、次のような利点がある。
フィールドプレート６は、Ｔｉ膜によって絶縁膜２１に接続されている。Ｔｉは、絶縁膜２１を構成するＳｉＮとの密着性が非常に良いので、フィールドプレート６が絶縁膜２１から剥離するおそれがない。
フィールドプレート６は、Ｔｉ膜によって絶縁膜２１に接続されている。Ｔｉは、絶縁膜２１を構成するＳｉＮとの密着性が非常に良いので、フィールドプレート６が絶縁膜２１から剥離するおそれがない。
また、絶縁膜２１にゲート電極用の開口部Ｈ２を形成する際に、ＩＣＰ−ＲＩＥ法を採用している。このＩＰＣ−ＲＩＥ法では、プラズマ密度が高いので、パワーを下げてもエッチングが可能である。このため半導体へのダメージが少なく、またＲＩＥによる残渣物の少ない開口部Ｈ２を形成することができ、Ｏ２プラズマによるアッシングを必要としない。従って、開口部Ｈ２の電子供給／ショットキーバリア層１３の表面に酸化膜が形成されず、ゲートリーク電流を小さくすることができる。これにより、ＧａＮ系半導体の特徴である、高温動作、高速スイッチング動作、大電力動作等の優れた性能を、安定して発揮することができるＦＥＴ構造を形成することができる。
更に、ゲート電極２は、開口部Ｈ２を形成するために使用したフォトレジストパターン３２を用いて自己整合的に形成し、その後にフィールドプレート６を形成している。これにより、フィールドプレート６のソース電極１側へのはみ出し幅を小さくすることができる。即ち、従来の方法では、露光装置のアライメント精度分（例えば、ステッパ装置の場合は０．２μｍ程度）のはみ出しが発生するが、本方法の場合、セルフアラインで決まるゲートはみ出しは、０．０３μｍ程度である。その差０．１７μｍが、ソース・ゲート電極間の空間的距離と関係の深いソース・ゲート寄生容量を小さくするため、ＦＥＴの遮断周波数特性向上に寄与する。
更にまた、ゲート電極２を形成するために使用したフォトレジストパターン３２とは別のフォトレジストパターン３４を使用して、このゲート電極２上にフィールドプレート６を形成している。これにより、ゲート電極２とフィールドプレート６の各厚さを任意に制御することにより、これらを合わせたゲートメタルの厚さを厚くすることができ、ゲート抵抗を低減することができる。即ち、従来のように、１つのフォトレジストパターンを使用する場合、積層されるメタル厚がレジストの厚さに律則する関係でゲートメタル（Ａｕ）の厚さは７００ｎｍであるが、本方法の場合、２回のメタル積層によりゲートメタルの厚さを１４００ｎｍ程度まで増加することができ、ゲート抵抗を従来の約５割に低減することができる。
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。例えば、例示した材料や寸法は一例であり、目的に合わせて任意に変更することができる。
１ ソース電極
２ ゲート電極
３ ドレイン電極
６ フィールドプレート
１０ 基板
１１ バッファ層
１２ チャネル層
１３ 電子供給／ショットキーバリア層
３２，３４ フォトレジスト
３３ ゲート金属
３５ フィールドプレート金属
Ｈ１，Ｈ２，Ｈ３ 開口部
２ ゲート電極
３ ドレイン電極
６ フィールドプレート
１０ 基板
１１ バッファ層
１２ チャネル層
１３ 電子供給／ショットキーバリア層
３２，３４ フォトレジスト
３３ ゲート金属
３５ フィールドプレート金属
Ｈ１，Ｈ２，Ｈ３ 開口部
Claims (5)
- ＧａＮ半導体基板上に形成されたソース電極とドレイン電極の間の該ＧａＮ半導体基板表面に絶縁膜を形成する工程と、
前記絶縁膜にゲート電極形成用の開口部を設けるための第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクとして前記絶縁膜に誘導結合プラズマによる異方性のある反応性イオンエッチングを施し、該絶縁膜に前記ＧａＮ半導体基板の表面が露出する前記開口部を形成する工程と、
前記第１のレジストパターンを用いたセルフアライン法により、前記開口部にＮｉとその他のゲート電極用金属を順次堆積してゲート電極を形成する工程と、
前記第１のレジストパターンとその上に堆積した前記Ｎｉとその他のゲート電極用金属を除去する工程と、
前記ゲート電極上から前記ドレイン電極側に向かって前記絶縁膜上にひさし状に張り出すフィールドプレートを形成するための第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクとして、前記ゲート電極と絶縁膜の上にＴｉとその他のフィールドプレート用金属を順次堆積して前記フィールドプレートを形成する工程と、
前記第２のレジストパターンとその上に堆積した前記Ｔｉとその他のフィールドプレート用金属を除去する工程とを、
順次実行することを特徴とする電界効果トランジスタの製造方法。 - 前記絶縁膜は、窒化シリコンであることを特徴とする請求項１記載の電界効果トランジスタの製造方法。
- 前記第１及び第２のレジストパターンは、入り口が狭く奥になるに従って広くなる開口部を有する、いわゆるオーバーハング形状を特徴とする請求項１または２記載の電界効果トランジスタの製造方法。
- 前記フィールドプレートを、前記ゲート電極よりも厚い金属膜で形成したことを特徴とする請求項１〜３のいずれか１項に記載の電界効果トランジスタの製造方法。
- 請求項１〜４のいずれかの製造方法で製造されたことを特徴とする電界効果トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007129970A JP2008288289A (ja) | 2007-05-16 | 2007-05-16 | 電界効果トランジスタとその製造方法 |
| CNA200810092505XA CN101308796A (zh) | 2007-05-16 | 2008-04-18 | 场效应晶体管及其制造方法 |
| US12/149,823 US7811872B2 (en) | 2007-05-16 | 2008-05-08 | Method for manufacturing a field effect transistor having a field plate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007129970A JP2008288289A (ja) | 2007-05-16 | 2007-05-16 | 電界効果トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008288289A true JP2008288289A (ja) | 2008-11-27 |
Family
ID=40026599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007129970A Pending JP2008288289A (ja) | 2007-05-16 | 2007-05-16 | 電界効果トランジスタとその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7811872B2 (ja) |
| JP (1) | JP2008288289A (ja) |
| CN (1) | CN101308796A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124282A (ja) * | 2009-12-08 | 2011-06-23 | Sharp Corp | 電界効果トランジスタ |
| JP2012019069A (ja) * | 2010-07-08 | 2012-01-26 | Toshiba Corp | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| JP2015195288A (ja) * | 2014-03-31 | 2015-11-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2016062976A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2017028312A (ja) * | 2016-10-07 | 2017-02-02 | 三菱電機株式会社 | トランジスタの製造方法、増幅器の製造方法 |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076843B2 (en) | 2001-05-22 | 2015-07-07 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
| US7915643B2 (en) * | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| US7965126B2 (en) | 2008-02-12 | 2011-06-21 | Transphorm Inc. | Bridge circuits and their components |
| US8519438B2 (en) | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| JP2010010412A (ja) * | 2008-06-27 | 2010-01-14 | Furukawa Electric Co Ltd:The | 半導体素子及びその製造方法 |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US7898004B2 (en) | 2008-12-10 | 2011-03-01 | Transphorm Inc. | Semiconductor heterostructure diodes |
| US7884394B2 (en) * | 2009-02-09 | 2011-02-08 | Transphorm Inc. | III-nitride devices and circuits |
| US8623733B2 (en) | 2009-04-16 | 2014-01-07 | Novellus Systems, Inc. | Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects |
| US8742459B2 (en) | 2009-05-14 | 2014-06-03 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US8390000B2 (en) | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
| US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
| JP5625336B2 (ja) * | 2009-11-30 | 2014-11-19 | サンケン電気株式会社 | 半導体装置 |
| US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| CN102315262B (zh) * | 2010-07-06 | 2013-11-20 | 西安能讯微电子有限公司 | 半导体器件及其制造方法 |
| JP5685918B2 (ja) * | 2010-12-10 | 2015-03-18 | 富士通株式会社 | 半導体装置の製造方法 |
| JP5685917B2 (ja) * | 2010-12-10 | 2015-03-18 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
| US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
| US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
| US8716141B2 (en) | 2011-03-04 | 2014-05-06 | Transphorm Inc. | Electrode configurations for semiconductor devices |
| US8772842B2 (en) | 2011-03-04 | 2014-07-08 | Transphorm, Inc. | Semiconductor diodes with low reverse bias currents |
| US20120248533A1 (en) * | 2011-04-04 | 2012-10-04 | Rob Van Dalen | Field plate and circuit therewith |
| EP2525524B1 (en) | 2011-05-12 | 2016-08-10 | Nxp B.V. | Transponder, reader and methods for operating the same |
| US8901604B2 (en) | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
| US9257547B2 (en) | 2011-09-13 | 2016-02-09 | Transphorm Inc. | III-N device structures having a non-insulating substrate |
| US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
| US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US9165766B2 (en) | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
| CN113862634A (zh) | 2012-03-27 | 2021-12-31 | 诺发系统公司 | 钨特征填充 |
| WO2013155108A1 (en) | 2012-04-09 | 2013-10-17 | Transphorm Inc. | N-polar iii-nitride transistors |
| US9184275B2 (en) | 2012-06-27 | 2015-11-10 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
| US8748942B2 (en) * | 2012-07-09 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor and method of forming the same |
| US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9969622B2 (en) | 2012-07-26 | 2018-05-15 | Lam Research Corporation | Ternary tungsten boride nitride films and methods for forming same |
| PT2900676T (pt) | 2012-09-26 | 2019-03-29 | Immunogen Inc | Método melhorado para a acilação de maitansinol |
| US9171730B2 (en) | 2013-02-15 | 2015-10-27 | Transphorm Inc. | Electrodes for semiconductor devices and methods of forming the same |
| US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9245993B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
| US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
| US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
| TWI555209B (zh) * | 2013-07-29 | 2016-10-21 | 高效電源轉換公司 | 具有降低的輸出電容之氮化鎵裝置及其製法 |
| US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
| US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
| US10756208B2 (en) | 2014-11-25 | 2020-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated chip and method of forming the same |
| US11164970B2 (en) | 2014-11-25 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact field plate |
| US9590053B2 (en) | 2014-11-25 | 2017-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology and structure for field plate design |
| US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
| US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
| US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
| US10200030B2 (en) | 2015-03-13 | 2019-02-05 | Transphorm Inc. | Paralleling of switching devices for high power circuits |
| US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
| US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
| US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
| CN108604597B (zh) | 2016-01-15 | 2021-09-17 | 创世舫电子有限公司 | 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件 |
| US10224401B2 (en) | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
| US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
| TWI674631B (zh) * | 2018-12-11 | 2019-10-11 | 新唐科技股份有限公司 | 半導體裝置及其製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289670A (ja) * | 1985-06-18 | 1986-12-19 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003218130A (ja) * | 1998-05-01 | 2003-07-31 | Oki Electric Ind Co Ltd | 半導体装置 |
| WO2005059983A1 (en) * | 2003-12-17 | 2005-06-30 | Nitronex Corporation | Gallium nitride material devices including an electrode-defining layer and methods of forming the same |
| WO2005076365A1 (en) * | 2004-01-16 | 2005-08-18 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| JP2005317684A (ja) * | 2004-04-27 | 2005-11-10 | Eudyna Devices Inc | ドライエッチング方法および半導体装置 |
| JP2007088371A (ja) * | 2005-09-26 | 2007-04-05 | Furukawa Electric Co Ltd:The | 半導体素子および半導体素子の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4457564B2 (ja) * | 2002-04-26 | 2010-04-28 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP4385205B2 (ja) | 2002-12-16 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
-
2007
- 2007-05-16 JP JP2007129970A patent/JP2008288289A/ja active Pending
-
2008
- 2008-04-18 CN CNA200810092505XA patent/CN101308796A/zh active Pending
- 2008-05-08 US US12/149,823 patent/US7811872B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289670A (ja) * | 1985-06-18 | 1986-12-19 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003218130A (ja) * | 1998-05-01 | 2003-07-31 | Oki Electric Ind Co Ltd | 半導体装置 |
| WO2005059983A1 (en) * | 2003-12-17 | 2005-06-30 | Nitronex Corporation | Gallium nitride material devices including an electrode-defining layer and methods of forming the same |
| JP2007516615A (ja) * | 2003-12-17 | 2007-06-21 | ニトロネックス・コーポレーション | 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法 |
| WO2005076365A1 (en) * | 2004-01-16 | 2005-08-18 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| JP2007518265A (ja) * | 2004-01-16 | 2007-07-05 | クリー インコーポレイテッド | 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法 |
| JP2005317684A (ja) * | 2004-04-27 | 2005-11-10 | Eudyna Devices Inc | ドライエッチング方法および半導体装置 |
| JP2007088371A (ja) * | 2005-09-26 | 2007-04-05 | Furukawa Electric Co Ltd:The | 半導体素子および半導体素子の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124282A (ja) * | 2009-12-08 | 2011-06-23 | Sharp Corp | 電界効果トランジスタ |
| JP2012019069A (ja) * | 2010-07-08 | 2012-01-26 | Toshiba Corp | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| JP2015195288A (ja) * | 2014-03-31 | 2015-11-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2016062976A (ja) * | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2017028312A (ja) * | 2016-10-07 | 2017-02-02 | 三菱電機株式会社 | トランジスタの製造方法、増幅器の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7811872B2 (en) | 2010-10-12 |
| US20080283844A1 (en) | 2008-11-20 |
| CN101308796A (zh) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008288289A (ja) | 電界効果トランジスタとその製造方法 | |
| JP6434625B2 (ja) | 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法 | |
| JP4845872B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| CN103579328B (zh) | 高电子迁移率晶体管及其制造方法 | |
| KR101775560B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| JP5635888B2 (ja) | 高導電性のソース／ドレイン接点を有するｉｉｉ族窒化物トランジスタ及びその製造方法 | |
| JPWO2008035403A1 (ja) | 電界効果トランジスタ | |
| JP2006165507A (ja) | 電界効果トランジスタの製造方法 | |
| KR102154336B1 (ko) | 고전압 구동용 전계효과 트랜지스터 및 제조 방법 | |
| JP2014199864A (ja) | 半導体装置及びその製造方法 | |
| TW201431078A (zh) | 半導體裝置及其製造方法、電源供應裝置與高頻放大器 | |
| US11538908B2 (en) | Semiconductor device | |
| US10134854B2 (en) | High electron mobility transistor and fabrication method thereof | |
| US8324037B1 (en) | Fabrication methods for HEMT devices and circuits on compound semiconductor materials | |
| TW201545315A (zh) | 半導體裝置與其之製造方法 | |
| US20130069127A1 (en) | Field effect transistor and fabrication method thereof | |
| JP2024042046A (ja) | エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ | |
| US8901608B2 (en) | Transistor and method of fabricating the same | |
| JP6792135B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN109727918B (zh) | 集成增强型与耗尽型场效应管的结构及其制造方法 | |
| JP2008535241A (ja) | 改善されたフィールドプレートを備える半導体デバイス | |
| KR102165249B1 (ko) | 고전자 이동도 트랜지스터의 핀 구조 형성 방법 | |
| US8952422B2 (en) | Transistor and method of fabricating the same | |
| KR20190042424A (ko) | 고주파 소자 제조방법 | |
| US20230361198A1 (en) | Transistor with dielectric spacers and method of fabrication therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130409 |